KR20070077439A - 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법 - Google Patents

개선된 전기적 특성들을 갖는 복합물 기판의 제조방법 Download PDF

Info

Publication number
KR20070077439A
KR20070077439A KR1020060135340A KR20060135340A KR20070077439A KR 20070077439 A KR20070077439 A KR 20070077439A KR 1020060135340 A KR1020060135340 A KR 1020060135340A KR 20060135340 A KR20060135340 A KR 20060135340A KR 20070077439 A KR20070077439 A KR 20070077439A
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
layer
source substrate
support substrate
Prior art date
Application number
KR1020060135340A
Other languages
English (en)
Other versions
KR100878060B1 (ko
Inventor
프레드릭 알리베르뜨
세바스티앙 깨흐딜르
Original Assignee
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) filed Critical 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Publication of KR20070077439A publication Critical patent/KR20070077439A/ko
Application granted granted Critical
Publication of KR100878060B1 publication Critical patent/KR100878060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 지지 기판(1)과 반도체 재료의 활성층(21) 사이에 개재된 적어도 하나의 얇은 절연층(32)을 포함하는 복합물 기판(4)의 제조방법을 개시한다.
본 발명에 따른 방법은 이하에 개시된 순서로서, 소스 기판 상에 절연층(32)을 형성 또는 증착하고, 또한 상기 지지 기판(1) 상에 절연층(31)을 선택적으로 형성 또는 증착하고, 상기 절연층(32) 및 선택적으로 지지 기판(1) 상에 형성된 상기 절연층(31)을 회복 열처리하고, 서로 본딩되는 두 면들 중에 적어도 하나를 플라즈마 활성처리하고, 두 기판들 사이에 상기 절연층(32)이 위치하도록 두 기판들을 분자결합에 의하여 본딩하고, 및 상기 활성층(21)으로 구성된 재료의 두께만을 보유하기 위하여, 상기 소스 기판의 부분을 리프팅-오프(lifting off)한다.
이 방법은 개선된 전기적 특성들을 포함하는 기판(4)을 제조할 수 있다.
복합물 기판, 계면트랩밀도(DIT), 소스 기판, 지지 기판, 본딩

Description

개선된 전기적 특성들을 갖는 복합물 기판의 제조방법{A method of fabricating a composite substrate with improved electrical properties}
도 1a 내지 1e는 종래 기술에 따른 SOI(silicon-on-insulator)형 기판의 제조방법의 다양한 단계들을 도시한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 제조 방법의 다양한 단계들을 도시한다.
도 3a 내지 도 3g는 상술한 방법의 변형예를 도시한다.
본 발명은 적어도 하나의 매립된 절연층, 즉, 지지 기판과 소스 기판으로부터 유도된 반도체 재료의 활성층 사이에 개재된 절연층을 포함하는 유형의 "하이브리드(hybrid)" 또는 "복합물(composite)"로 명명되는 기판의 저온제조방법에 관한 것이다.
보다 상세하게는, 본 발명은 실질적으로 개선된 전기적 특성들을 갖는 상술한 바와 같은 복합물 기판의 제조방법에 관한 것이다. 상기 기판들은 광학, 전자공학, 및 광전자공학의 분야에서 사용된다.
하기의 상세한 설명과 청구항들에 있어서, 용어 "절연물"은 선택적으로 높은 유전율(dielectric permittivity)을 가지는 전기적 절연물질을 의미한다.
또한, 본 발명에 따른 방법에 의하여 파악되는 복합물 기판들 모두는 고온 열처리를 손상 없이 할 수 없다는 특징이 있다. 이들은 두 개의 군으로 구분될 수 있다.
제1 군은, 도우너(donor) 기판과 수신(receiving) 기판 사이의 기판들 중에 적어도 하나는 "상승한" 온도, 또는 심지어는 고온으로 정의되는 온도에 노출될 수 없는 복합물 기판들을 포함한다.
이와 같은 도우너 기판들과 수신 기판들은 여러 유형으로 구분될 수 있다:
a) 확산하는 구성요소들을 포함하는 기판들:
이어서, 상기 "상승한" 온도는 상기 구성요소의 확산이 손상을 주기 시작하는 온도 이상이다. 이는 이하의 구성요소들을 포함하는 기판들의 경우이다:
도핑 프로파일들(예를 들어 보론 또는 비소);
매립된 금속 층들(기저면(ground plane), 매립된 게이트들); 또는
보존될 필요가 있는 예리한 계면들을 갖는 반도체 층들의 적층들(실리콘 게르마늄(SiGe) 상의 실리콘(Si), 또는 게르마늄(Ge) 상의 실리콘(Si));
b) 고온에서 불안정하거나 액상인 기판들:
예를 들어, 게르마늄은 약 900℃의 녹는점을 갖지만, 750℃ 보다 높은 온도 또는 심지어는 600℃ 보다 높은 온도 내에 있을 수 없다;
보유하여야 할 스트레인 상태(완화되거나, 인장 또는 압축의 스트레인 상태) 갖는 층을 포함하는 기판으로, 상기 층들은 상기 기판이 고온에 노출되는 경우 상기 스트레인 상태가 교란될 수 있는 경우이다.
제2 군은 지지 기판 상에 소스 기판을 본딩한 후에는 상승한 온도에 노출될 수 없는 복합물 기판들을 포함한다:
a) 이것은 첫째, 이러한 두 재료들의 열 팽창 계수들의 차이 때문이다. 특히, SOQ("silicon on quartz") 기판의 경우이다.;
b) 둘째, 구성요소들이 한 기판으로부터 다른 기판으로의 확산하지 못하기 때문이다.
보다 상세하게는, 본 발명에 따른 방법에 의하여 개선하고자 하는 전기적 특성들은 다음과 같다:
- 매립된 절연층 내의 전하 밀도(약어 "Qbox "로 표시됨)는, 5×1011 전하/cm2 보다 작은 값을 얻는 것이 바람직하다.;
- 항복 전압(breakdown voltage), 즉, 절연물의 비저항이 급격하게 저하되기 시작하는 전압은 최대값들을 얻는 것이 바람직하다. 예를 들어, 매립된 실리콘 산화층에 있어서 바람직한 값은 가능한 한 10 MV/cm [메가볼트/센티미터]에 근접한다;
- 활성층 내의 홀 및/또는 전자의 이동도는, 예시적으로, 1015 원자들/cm3 의 수준의 농도로 보론(boron)으로 도핑된 실리콘에서 500 cm2 V-1 s-1 [센티미터2 볼트- 1 초-1] 이상의 전자 이동도를 얻는 것이 바람직하다;
- "DIT" 값, 또는 "계면 트랩 밀도(density of interface trap, DIT)". 이는 두 층들 사이의 계면에서의 트랩 밀도이다. 본 발명에서는, 매립된 절연층과 활성층 사이의 계면의 DIT 값들 및 선택적으로 절연층과 이웃의 층 사이의 계면에서의 DIT 값들에 대하여 개선한다.
하기의 상세한 설명에서는 DIT 값에 중점을 두는데, 그 이유는 본 발명에 따른 기판 제조단계들에 영향을 주는 주요한 파라미터들의 하나이기 때문이다. 또한, 이러한 파라미터는 이동도에도 영향을 준다. 그러나, 본 발명은 전체적으로 최종 기판의 전기적 성능 개선에 목적을 둔다.
트랩들은 계면들에서 전하 캐리어들을 보유하거나 방출하는 용량을 갖는다. 트랩들은 복합물 기판 상에 형성되는 전자적 구성 요소들의 전기적 특성들에 매우 유해한 영향을 준다.
계면에서의 트랩들의 밀도(이하에서는 간단하게 "DIT 값"이라 한다)는 트랩들/eV cm2의 단위로 표시된다. 상기 DIT값이 높을수록, 기판의 전기적 특성들이 저하된다.
예를 들어, 1012 eV-1 cm-2는 기판의 낮은 전기적 특성에 상응하는 높은 값이다. 현재 얻을 수 있는 가장 좋은 DIT 값들은 "게이트 산화물들"로 알려진 매우 좋은 품질의 산화물들과 그들의 지지물 사이의 계면들에 대하여 1010 eV-1 cm-2의 수 준이다. 이와 같은 산화물들은, 예를 들어, 트랜지스터들, 메모리들, 캐패시터들 및 집적회로들을 형성하는 다른 종류의 구성 요소들에서 발견된다.
도 1a 내지 1e는 종래 기술에 따른 SOI(silicon-on-insulator)형 기판의 제조방법의 다양한 단계들을 도시한다.
도 1a 및 1b를 참조하면, 소스 기판(Sou)의 표면 상에 산화층(Oxy)을 형성하기 위하여 소스 기판(Sou)을 산화하고, 이어서 활성층(Cact)을 한정하기 위하여 원자종 주입(atomic species implantation)을 수행한다. 상기 산화층은 일반적으로 150 nm [나노미터] 수준으로 상당히 두껍다.
소스 기판(Sou)을 지지 기판(Sup)에 본딩하고(도 1c 참조), 소스 기판(Sou)의 남은 영역을 제거한 후에(도 1d 참조), 지지 기판(Sup)과 활성층(Cact) 사이에 개재되고, 부재번호가 각각 I1 및 I2인 접촉 계면들을 갖는 산화층(Oxy)을 포함하는 복합물 기판을 얻을 수 있다.
최종적으로, 기판 상에 수행되는 열처리들을 종료하는 동안 그 표면을 방어하도록 층을 상기 얻어진 복합물 기판의 상부 표면에 형성할 수 있다. 따라서, 기판은 보호층(Cpr)으로 덮여지고, 보호층(Cpr) 및 활성층(Cact) 사이에 계면(I3)이 존재한다.
종래 기술로부터, 복합물 기판의 계면에서 DIT 값들을 개선, 즉 감소할 수 있는 방법들이 이미 알려져 있다.
그 중 하나인 "형성 가스 어닐링(forming gas anneal, FGA)"은, 수소 및 중 성(neutral gas) 가스를 포함하는 분위기에서 450℃ 수준의 저온으로 계면들의 수선/회복 열처리를 수행하는 단계를 포함한다.
그러나, 이러한 방법이 450℃에서 수행되면, DIT 값의 개선에 관련된 효과는 보호층(Cpr) 및 활성층(Cact) 간의 계면(I3)에만 그 영향을 미치며, 다른 계면들(I1, I2)에는 영향을 미치지 않거나 근소한 영향만을 미친다. 이러한 FGA 처리 방법은 대면하는 각각의 계면에는 효과를 잃게 된다. 즉, 깊이 존재하는 계면들에는 상대적으로 효과가 없다.
다른 가능성은 고온, 즉, 900℃ 이상 또는 1000℃ 이상의 고온에서 어닐링 열처리의 수행을 포함한다. 이와 같은 처리는 계면 I2 에서의 DIT 값을 개선할 수는 있으나, 하기에 설명한 바와 같이 많은 기판들에는 적용할 수 없다.
예를 들어, 본딩에 의해 형성되는 어떤 구조들, 또는 예를 들어, 게르마늄(Ge) 또는 스트레인드 실리콘(sSi)과 같은 고온에서 불안정한 재료들을 포함하는 복합물 기판들이다.
또한, 다른 예는, 열팽창 계수의 현저한 차이를 가지는 복수의 재료들로 형성된 기판들(예를 들어, SOQ) 또는 확산을 허용하지 않는 구성요소들, 예를 들어 도핑 프로파일들 또는 금속 기저면을 포함하는 구조를 포함하는 기판들이다.
따라서, 이러한 유형의 구조에는 고온을 사용하는 DIT 개선 처리들을 적용할 수 없다.
또한, 고온 열처리들을 필요로 하지 않는 본딩 기술들의 사용이 그들의 제조 에 필수적이다.
이에 따라, Suni 등에 의해 저술된, "Si와 SiO2의 친수성 본딩에 있어서 플라즈마 활성효과(Effect of plasma activation on hydrophobic bonding Si and SiO2)", Electrochemical Society Proceedings, Volume 2001-27, pp20 22-30 은, 표면들을 밀접한 접촉으로 본딩하는 단계 이전에, 이름하여 지지 기판(Sup) 및/또는 소스 기판(Sou)의 본딩하려고 하는 표면들 중에 적어도 하나를 플라즈마 활성처리하는 단계를 포함하는 방법을 개시한다.
따라서, 심지어 200℃에서 단지 1시간 어닐링한 후에, 계면 I1 에서 1 J/m2 [joule/meter2]에 근접하는 높은 본딩 에너지를 얻는다.
그러나, 플라즈마 활성은 계면 I1의 전기적 특성들을 저하하며, 특히 DIT 값들을 매우 심각하게 저하한다.
이에 관련된 참조는 K. Schjolberg-Henriksen 등에 의한, "웨이퍼 본딩을 위한 플라즈마 활성으로 유도되는 산화물 전하들(Oxide charges induced by plasma activation for wafer bonding)", Sensors and Actuators A 102(2002), 99-105, 에 개시되어 있으며, 이는 기판들의 전기적 특성들에의 플라즈마 활성의 부정적인 효과들을 개시한다.
또한, 상기 논문은 이어지는 "FGA"형 어닐링 처리에 의하여, 기판들의 전기적 특성들에의 플라즈마 활성의 유해한 효과들을 치유할 가능성을 보여준다. 상기 논문은 실리콘 기판 상에 좋은 품질의 산화물이 형성된 경우에는 플라즈마 활성처리 후에 DIT 값이 수 1010 eV-1cm-2의 수준이지만, 본딩 강도들은 상기 "FGA" 처리 후에는 50% 이상이 감소한다는 것을 개시한다.
그러나, 이어지는 상기 구성 층들 중의 하나를 얇게 하는 단계를 고려할 때, 이동하지 않는 영역들(non transferred zones)에 대한 문제점을 방지하기 위하여, 복합물 구조 내의 강한 본딩을 형성하는 것이 또한 중요하다.
본 발명의 목적은 종래 기술의 상술한 단점들을 극복하기 위한 것으로서, 보다 상세하게는, 주로 활성층을 지지하는 계면에서 우수한 전기적 특성들을 갖는 매립된 절연층을 포함하는 복합물 기판의 제조방법을 제공하는 것이다.
보다 상세하게는, 본 발명에 따른 방법은, 400℃ 또는 500℃에 근접하는 상승한 온도들에서, 또는 심지어는 고온들 즉, 900℃ 또는 그 이상에서의 열처리를 견디는 못하는 적어도 하나의 층을 포함하는 복합물 기판들에 적용될 수 있다.
또한, 본 발명에 따른 방법은, 이동하여 안착되는 절연층에 매우 강하게 부착되는 활성층을 포함하는 복합물 기판을 제조할 수 있다.
본 발명은 "지지 기판"으로 명명된 제1 기판과 "활성층"으로 명명된 반도체 재료의 층 사이에 개재된 적어도 하나의 얇은 절연층을 포함하고, 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법에 관한 것이다.
본 발명에 의한 복합물 기판 제조방법은, 하기의 순서로서,
- "소스 기판"으로 명명된 제2 기판 상에 절연층을 형성 또는 증착하고, 상기 지지 기판 상에 절연층을 선택적으로 형성 또는 증착하는 단계;
- 상기 절연층 및 선택적으로 상기 지지 기판 상에 형성된 상기 절연층을 회복 열처리하는 단계;
- 상기 소스 기판의 상기 절연층의 전면(front face) 및 상기 지지 기판의 전면 또는 상기 지지 기판의 상기 절연층의 전면으로부터 선택되어, 서로 본딩되는 두 면들 중에 적어도 하나를 플라즈마 활성처리하는 단계;
- 상기 지지 기판과 상기 소스 기판의 사이에 상기 절연층이 위치하도록 상기 지지 기판을 상기 소스 기판과 분자결합에 의하여 함께 본딩하는 단계; 및
- 상기 활성층으로 구성된 재료의 두께만을 보유하고 상기 복합물 기판을 제조하기 위하여, 상기 소스 기판의 "후측(back)"으로 명명된 부분을 리프팅-오프(lifting off)하는 단계를 포함한다.
본 발명의 다른 우수하고 제한 없는 특성들을 개별적으로 또는 조합하면 다음과 같다:
회복 열처리는, 중성 가스 및 수소의 분위기에서, 400℃ 내지 600℃의 온도범위로 약 30 분 내지 두 시간 동안 어닐링을 수행하는 FGA형 처리단계를 포함한다;
회복 열처리는 중성 가스, 선택적으로 산소가 존재하는 분위기에서, 900℃ 이상의 온도로 약 30 분 내지 한 시간 동안의 열처리를 포함한다;
회복 열처리는 약 수 초 내지 수 분 동안 속성 열 어닐링(rapid thermal annealing, RTA)형 열처리를 포함한다;
플라즈마 활성 처리는 처리하고자 하는 기판을 활성 챔버에 장입하는 단계 및 상기 활성 챔버 내에서 상기 기판을 약 5초 내지 60초간 플라즈마에 노출하는 단계를 포함하고, 상기 플라즈마는 산소(O2), 질소(N2), 아르곤(Ar) 및 헬륨(He) 또는 상기 가스들의 혼합 가스로부터 선택된 순수한 가스(pure gas)로부터 형성되고, 상기 가스는 10 sccm(standard cubic centimeter per minute) 내지 1000 sccm의 범위의 유량속도로 상기 챔버에 장입되며, 상기 챔버 내에 형성된 압력은 10 mTorr(milli Torr) 내지 200 mTorr 이고, 상기 플라즈마는 100 W 내지 3000 W의 범위의 RF(radiofrequency) 전력을 인가함으로써 시작되고 또 유지된다;
상기 절연층은 산화물이다;
상기 절연층은 고유전율 유전체 재료이다;
상기 고유전율 유전체 재료는 하프늄 산화물(HfO2), 이트륨 산화물(Y2O3), 스트로튬 티타늄 산화물(SrTiO3), 알루미나(AI2O3), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O5), 티타늄 산화물(TiO2), 이들의 질화물들 및 이들의 실리사이드들(silicides)으로 이루어지는 군에서 선택된다;
상기 소스 기판의 후측(back) 부분은 그라인딩(grinding) 및/또는 폴리싱(polishing)에 의해 리프팅-오프(lifting-off)된다;
상기 방법은 상기 플라즈마 활성처리 단계 이전에 상기 소스 기판 내에 약한 구역을 형성하는 단계, 및 상기 소스 기판의 상기 후측 부분을 상기 약한 구역을 따라서 분리하는 리프팅 오프하는 단계를 포함한다;
상기 약한 구역은 원자 종 주입(atomic species implantation)을 이용하여 상기 소스 기판 내에 형성된다;
상기 활성층은 실리콘, 게르마늄, 및 스트레인드(strained) 실리콘에서 선택되는 재료로 형성된다;
상기 방법은 상기 소스 기판 또는 지지 기판 중의 하나의 전부 또는 부분을 도핑하는 단계를 포함한다.
본 발명의 다른 특성들 및 장점들은 첨부된 도면을 참조한 하기의 상세한 설명에 의하여 명백해지며, 이는 예시적이며 반드시 이에 한정하는 것은 아니다.
본 발명에 따른 복합물 기판의 제조방법의 여러 단계들을 도 2a 내지 도 2f를 참조하여 간단하게 설명한다.
도 2a를 참조하면, 본 발명에 따른 방법은 "지지 기판"으로 명명된 제1 기판(1) 및 "소스 기판"으로 명명된 제2 기판(2)을 사용한다.
지지 기판(1) 및 소스 기판(2)의 상면들을 부재번호 "10" 및 "20"으로 각각 표시한다.
이어서, 도 2b에 도시된 바와 같이, 적어도 상기 소스 기판(2) 상에, 또한 선택적으로 상기 지지 기판(1) 상에 절연층을 형성 또는 증착한다.
상기 지지 기판(1) 상에 형성된 절연층을 부재번호 "31"로 표시하고, 또한 상기 소스 기판(2) 상에 형성된 절연층을 부재번호 "32"로 표시한다.
절연층들(31, 32)의 자유 표면들 또는 전면들(front faces)을 부재번호 "310" 및 "320"으로 각각 표시한다.
절연층(31)과 지지 기판(1) 사이의 계면을 부재번호 "311"로 표시하고, 또한 절연층(32)과 소스 기판(2) 사이의 계면을 부재번호 "321"로 표시한다.
이어서, 도 2c에 도시된 바와 같이, 절연층(32)을 "회복(recover)"하기 위하여, 즉, 절연층(32)과 계면(321)의 전기적 특성들을 개선하기 위하여, 절연층(32)이 덮인 소스 기판(2)을 열처리한다. 이하의 상세한 설명과 청구항에서는 이와 같은 처리를 "회복 열처리(recovery heat treatment)"라고 한다.
지지 기판(1) 상에 절연층(31)이 존재하는 경우에도, 선택적으로 회복 열처리를 할 수 있다.
도 2d는 서로 본딩되는 두 면들 중 적어도 하나에, 즉, 표면들(320, 310) 및 절연층(31)이 없는 경우의 표면(10) 중에 적어도 하나에 수행하는 플라즈마 활성처리단계를 도시한다.
도 2e를 참조하면, 두 기판들(1, 2)의 전면들(10, 20)이 서로 대면하도록, 두 기판들(1, 2)이 분자 본딩에 의하여 본딩된다. 상기 본딩 계면은 부재번호 "5"로 표시한다.
도 2f를 참조하면, 최종 복합물 기판(4) 내에 활성층(21)으로 구성된 재료의 두께만을 보유하기 위하여, 소스 기판(2)의 "후측(back)"으로 명명된 부분을 리프팅-오프(lifting off)한다.
상기 방법의 여러 단계들과 선택된 재료들을 하기에 상세하게 설명하기로 한 다.
복합물 기판(4) 내에서, 기판(1)은 기계적 지지물로 작용하며, 이는 본 기술분야에서 통상적이다.
또한, 지지 기판(1)이 전극들, 기저면, 채널 등과 같은 최종 전자적 구성 요소들로 구성된 구성요소들을 포함할 수 있다.
지지 기판(1)은 반도체 재료로부터 형성되는 것이 바람직하다.
하기에 설명한 바와 같이, 복합물 기판(4)의 활성층(21)은 소스 기판(2)으로부터 얻어진다. 상기 소스 기판(2)은 또한 반도체 재료로 형성된다.
단지 예시적으로, 기판들(1, 2)로 사용될 수 있는 재료들의 다양한 예들을 하기에 기술한다.
- 지지 기판(1): 실리콘(Si), 실리콘 탄화물(SiC), 게르마늄(Ge), 에피택셜하게 성장된 모든 층, 예를 들어 실리콘 기판 또는 심지어는 스트레인드(strained) 실리콘 층 상의 게르마늄(Ge)층 , 실리콘 게르마늄(SiGe)층 또는 질화갈륨(GaN)층;
- 소스 기판(2): 실리콘(Si), 게르마늄(Ge), 실리콘 탄화물(SiC), 질화갈륨(GaN), 실리콘 게르마늄(SiGe), 갈륨비소(AsGa) 또는 인듐 포스파이드(InP).
기판들(1, 2)은 다중 층으로 형성될 수도 있음을 유의한다.
본 발명은 특히 상승한 온도 또는 고온 열처리들을 견디지 못하는 층을 포함하는 복합물 기판들을 제조하는 방법이다. 기판들(1, 2)을 구성할 수 있는 재료들의 예는 다음과 같다: 스트레인드 실리콘, 게르마늄, 금속 또는 도핑된 층, 또는 서로 확산될 수 있는 반도체들의 불순물 층들
절연층들(31, 32)은, 예를 들어, 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)과 같은 산화물 또는 질화물; 게르마늄 옥시나이트라이드(GexOyNz), 알루미늄 질화물(AlN); 하프늄 산화물(HfO2), 이트륨 산화물(Y2O3), 스트로튬 티타늄 산화물(SrTiO3), 알루미나(AI2O3), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O5), 티타늄 산화물(TiO2), 이들의 질화물들 및 이들의 실리사이드들(silicides)과 같은 고 유전율(high k) 유전체 재료들의 층들로부터 선택될 수 있다.
각각의 절연층(31, 32)의 성질은 지지 기판(1) 및 소스 기판(2)에 사용되는 재료들의 성질의 함수로서 선택된다. 또한, 절연물(32)은 계면(321)의 전기적 특성들을 최적화하도록 선택된다.
예시적으로, GeOI(germanium on insulator)형의 최종 기판(4)을 제조하기 위하여, 실리콘 산화물의 얇은 층이 실리콘 지지 기판 상에 형성될 수 있고. 하프늄 산화물(HfO2)의 층이 게르마늄 소스 기판 상에 형성될 수 있다.
바람직하게는, 절연물들(31, 32)은 전기적 특성들의 관점에서 우수한 품질을 갖는다. 보다 상세하게는, 절연물(32)은 계면(321)에서 가능한 낮은 DIT 값들을 갖는다.
단지 예시적으로, 기판들(1, 2)이 실리콘으로 형성되고, 절연층들(31, 32)이 실리콘 산화물로 형성된 경우에는, 계면(321)에서의 DIT 값들은 1011 eV-1 cm- 2 이거 나 작고, 또는 심지어 1010 eV-1 cm- 2 이거나 작다.
또한, 절연물이 산화물인 경우에는, 게이트 산화물들과 같은 최적의 품질의 산화물들을 형성하기 위한 모든 예방조치들을 이용하여 형성한다. 이에 대한 참조는 Green 등에 의해 저술된, "실리콘 미세전자공학의 매우 얇은(<4 nm) SiO2 및 Si-O-N 게이트 유전체 층들: 프로세싱, 구조, 물리적 및 전기적 한계들에 대한 이해(Ultrathin(<4nm) SiO2 and Si-O-N gate dielectric layers for silicon microelectronics: Understanding the processing, structure and physical and electrical limits)", Journal of Applied Physics, volume 90, No. 5, September 1, 2001, pages 2086 ff. 에 개시되어 있다.
상기 산화물이 형성된 기판들(1, 2)의 표면들을, 예를 들어 어떤 오염도 방지하기 위하여 "RCA" 화학 시약 내의 처리를 이용한, 깊은 세정(deep cleaning)을 수행하여 준비한다.
"RCA" 처리는 이하와 같은 연속적인 표면 처리를 포함한다.
- 암모늄 히드록사이드(ammonium hydroxide, NH4OH), 과산화수소(hydrogen peroxide, H2O2) 및 순수(deionized water)의 혼합물을 포함하는 제1 용액(SC1, standard clean 1)
- 염산(hydrochloric acid, HCl), 과산화수소(H2O2) 및 순수의 혼합물을 포함하는 제2 용액(SC2, standard clean 2)
이어서, 지지 기판(1) 및/또는 소스 기판(2)을 각각 산화 열처리하여 산화물들을 얻는다
절연층들(31, 32)은 또한 저압 화학기상증착법(low pressure chemical vapor deposition, LPCVD) 또는 원자층 증착법(atomic layer deposition, ALD)을 이용하여 얻을 수 있다.
회복 열처리:
도 2c에 도시된 바와 같은 상기 회복 처리는 여러 가지 방법으로 수행될 수 있다.
제1 가능한 방법은 "FGA"(형성가스 어닐링; forming gas anneal)형 열 어닐링을 수행하는 것을 포함한다.
바람직하게는, 상기 FGA 처리는 중성 가스 및 수소의 분위기에서 400℃ 내지 600℃의 온도범위에서, 바람직하게는 450℃에 근접한 온도에서, 30분에서 약 두 시간, 바람직하게는 약 90 분 동안 수행된다.
상기 처리는, 예를 들어, 조절된 분위기 하에서 관로(tube furnace)에서 수행된다.
이에 따라, 상기 처리가 수행된 절연층은 기판에 형성된 계면에서 상대적으로 낮은 "DIT" 값들을 갖는다.
1011 eV-1cm-2 이하의, 또는 심지어는 수 1010 eV-1cm-2 이하의 "DIT" 값들을 갖 는다.
제2 가능한 방법은 고온 열 어닐링을, 즉 900℃ 이상의 온도, 또는 심지어는 1100℃에서, 중성 가스(예를 들어 아르곤) 또는 중성 가스 및 산소의 분위기에서, 약 30 분 내지 1 시간 동안 수행한다. 상기 처리는, 예를 들어, 조절된 분위기 하에서 관로에서 수행된다
이러한 제2 가능한 방법은, 상기 두 기판들 둥 하나가 이와 같은 처리들을 견딜 수 있고, 상기 처리가 선택적으로 절연층에 덮인 상기 기판 중에 견딜 수 있는 기판에만 수행되는 경우에 한하여 채용되는 것은 명백하다.
상기 고온 처리는 선택적으로 FGA 처리의 수행과 함께, 또한 바람직하게는 그보다 먼저 수행될 수 있다.
마지막으로, 상술한 열 어닐링의 두 유형은 속성 열 어닐링(rapid thermal annealing, RTA) 장비 내에서 수행될 수 있으며, 그러나 반드시 이에 한정되는 것은 아님에 유의하여야 한다. 따라서, 회복 어닐링 방법은 수 초 내지 수 분, 일반적으로 30 초의 대략적인 유지시간을 갖는다.
플라즈마 활성처리:
플라즈마 활성 처리(도 2d)는 특히 절연층과 그 이웃의 층(이러한 층이 존재하는 경우) 사이의 계면의 전기적 특성들, 특히 DIT 값들을 보존하는 조건하에서 수행된다. 사실상, 이러한 값들은 선행한 회복 처리에서 이미 감소되었다(즉, 개선되었다).
표면의 "플라즈마 활성처리"는 표면을 플라즈마에 노출하는 단계를 의미하며, 특히 진공 또는 대기압의 챔버 내에서 수행될 수 있다.
활성처리가 수행되는 챔버에 공급되는 가스의 성질, 유량 속도 또는 압력 및 인가되는 전력과 같은 다양한 노출 파라미터들을 조절하면서 상기 활성처리가 수행된다.
본 발명에 따르면, 활성처리되는 절연층으로 덮인 기판은 챔버에 탑재되며, 이어서, 순수한 가스, 통상적으로 산소(O2), 선택적으로 질소(N2), 아르곤(Ar) 또는 헬륨(He) 또는 예를 들어, 산소와 헬륨, 산소와 아르곤 및 헬륨과 질소와 같은 상기 가스들의 혼합 가스가 상기 챔버 내로 인입되고, 전력이 공급되면 플라즈마가 이들 가스로부터 형성된다.
사용되는 가스의 유량 속도는 활성 챔버의 부피와 상기 기판의 크기의 함수이다.
바람직하게는, 상기 가스는 10 sccm(cm3/minute) 내지 1000 sccm의 유량 속도로 인입된다. 예를 들어, 200 mm 직경의 기판에는 75 sccm의 유량 속도가 사용되며, 반면 300 mm 직경의 기판에는 200 sccm의 유량 속도가 사용된다.
플라즈마 처리 중에 챔버 내에 형성되는 압력은 10 mTorr 내지 200 mTorr, 통상적으로 50 mTorr에 근접하도록 조절된다(1 mTorr는 1.33×10-1 Pa과 동일하다.)
200 mm 직경의 기판들의 경우에는 100 W 내지 2000 W, 바람직하게는 250 W에 근접하는 RF(radiofrequency) 전력, 및 300 mm 직경의 기판들의 경우에는 100 W 내 지 3000 W, 바람직하게는 500 W에 근접하는 RF 전력을 인가하여, 플라즈마가 시작되고 유지된다.
이어서, 본딩될 절연물의 표면은 플라즈마에 5초 내지 60초간, 바람직하게는 10 내지 30초간 노출된다.
또한. 플라즈마 처리의 노출 시간의 제한이 엄중하게 요구되는 것이 바람직하다.
바람직하게는, 이것은 1 분 이내 또는 더 바람직하게는 30초 이내이다. 장시간의 노출은 전기 전하들을 절연물에 축적시키고, 또한 절연물의 전하 밀도(Qbox)가 증가하는 위험이 있으며, 이는 상술한 바와 같이, 전기적 성능들의 개선에 반한다.
소스 기판의 후측 부분의 리프팅 - 오프 :
상기 리프팅-오프은 예를 들어, 그라인딩(grinding) 및/또는 폴리싱(polishing)에 의하여 수행될 수 있다.
변형예에서는, 상기 후측 부분은 약한 구역을 형성하여 리프팅-오프된다.
이러한 변형예가 도 3a 내지 3g에 도시되어 있고, 상술한 구성요소들과 동일한 구성요소는 같은 참조번호들을 갖는다.
소스 기판(2) 내에 형성된 약한 구역(22)은 후측 부분(23)으로부터 활성층(21)을 구분한다.
약한 구역(22)은 다공성(porous) 영역으로 형성될 수 있다; 이런 관점에서, K. Sakaguchi 등이 저술한, "다공질 실리콘 층들을 분할함에 의한 엘트란(Eltran® by splitting porous Si layers)", The Electrochemical Society Inc PV99-3, silicon-on-insulator technology 및 devices, P.L. Hemment, pp 117-121 를 참조한다.
그러나, 산화물(32)를 약화시키지 않도록 하기 위하여. 약한 구역(22)은 가벼운 원자 종들의, 바람직하게는 수소 및/또는 헬륨 이온들의 주입에 의하여 형성되는 것이 바람직하다(도 2c 참조).
주입 조건들에 관련된 참조는 C. Maleville 및 C. Mazure 이 저술한, "스마트 절단 기술; 300 nm 초박형 SOI 제조로부터 첨단 공학 기판들까지(Smart CutTM technology; from 300 nm ultrathin SOI production to advanced engineered substrates), Solid State electronics 48(2004), 1055-1063, 이며, 스마트 절단 기술이 개시되어 있다.
원자 종 주입이 사용되는 경우에는, 이는 도 3b의 회복 열처리 후에 수행된다.
약한 구역(22)을 따라서 후측 부분(23)을 분리하는 단계는, 예를 들어 어닐링 처리 또는 상기 약한 구역(22)에 블레이드(blade)를 장입하는 등의 열 또는 기계적 원인의 응력을 인가하는 단계를 포함한다.
이하에서는 원자 종 주입의 두 가지 예들을 설명하기로 한다.
예 1; 기저면(" GP - S01 ", 또는 " ground plane silicon on insulator ")을 포함하는 활성층을 포함하는 기판을 준비
본 예는 도 3a 내지 도 3g와 관련하여 설명한다.
그 내부에 기저면을 한정하기 위하여, 실리콘 지지 기판(1)은 보론으로 높게 도핑된 약 1 μm 두께의 얇은 층(60)의 증착으로 덮었다(도 3a 및 도 3b 참조).
이와 같이 높게 도핑된 층은 본딩을 위한 전면(600)을 포함한다(도 3c 참조). 상기 표면(600)의 거칠기를 감소하고 용이한 본딩을 위하여 갖도록 위하여 폴리싱하거나 매끄럽게 하였다
이어서, 도 3d에 도시된 바와 같이, 도핑된 층(60)으로 덮인 지지 기판(1)을 약 10 초 동안 1050℃에서의 일반적인 고온 열어닐링 처리(RTA)를 수행하였다.
또한, 약 50 nm 두께의 SiO2 층(32)으로 덮기 위하여, 산화시킨 실리콘 소스 기판(2)을 사용하여, 건식 산화에 하였다.
이어서, 층(32)을 450℃에서 약 1시간 30분(1h30) 동안 FGA형 회복 처리하였다(도 3b 참조). 산화물(32)은 수 1010 eV-1cm-2의 DIT 값들을 가졌다.
도 3c에 도시된 바와 같이, 약한 구역(22)을 한정하기 위하여, 5.5×1016 H+/cm2의 도즈와 37 keV의 주입 에너지를 사용하여 기판(2)에 수소 이온 주입을 수행하였다.
산화층(32)의 자유표면(320)을 플라즈마 활성처리 하였다(도 3e). 기판(2)은 300 mm의 직경이었으며, 또한 하기의 파라미터들을 사용하였다: 200 sccm의 유량속도, 500 W의 전력, 및 50 mTorr의 압력의 산소 플라즈마를 30 초간 수행.
분자 본딩에 의하여 본딩하고(도 3f), 또한 짧은 시간에 걸쳐서 500℃에 가까운 열처리를 하여 소스 기판(2)의 후측 부분을 분리한 후에, 도 3g에 도시된 복합물 기판을 얻었다. 전기적 성능을 감소시킬 위험이 있는, 산화물 내로 또는 활성층 내로 보론의 확산을 방지하기 위하여, 본딩 후의 열처리는 매우 제한되었을 유의하여야 한다.
상기 복합물 기판은 수 1010 eV-1cm-2의 DIT 값들을 가졌다.
예 2: 산화물 및 석영의 적층 상에 실리콘 활성층을 포함하는 복합물 기판을 준비
예 1에서 사용한 것과 동일한 소스 기판(2)을 사용하였고, 1100℃의 고온 어닐링에 의하여 수행된 회복처리 이외에는 동일한 처리를 수행하였다. 또한, 약한 구역은 헬륨(1.5×1016 He+/cm2) 및 수소(1×1016 H+/cm2)를 함께 주입하여 형성하였다.
또한, 석영 지지 기판(1)은 예 1에서 사용한 파라미터들을 기판(2)에 사용하여 플라즈마 활성처리를 한 전면(10)을 사용하였다.
얻어진 복합물 기판은 산화물 및 실리콘 사이의 계면에서 수 1010 eV-1cm-2 수 준의 DIT 값들을 나타내었다.
본 발명에 따르면, 플라즈마 활성처리 이전에, 상기 회복 처리가 시스템적으로 수행된 것은 본딩 에너지가 감소되지 않았고, "DIT" 값들이 매우 낮게 유지된 것을 의미한다.
본딩은 강하였으며 또한 이어서 소스 기판을 용이하게 얇게 할 수 있었다.
본 발명은 플라즈마 활성처리 이전에, 적절한 회복 처리를 수행하여, 본딩 에너지가 감소하지 않고, 우수한 전기적 특성, 즉, 낮은 계면트랩밀도(DIT)의 계면을 갖는 매립된 절연층을 포함하는 복합물 기판을 형성할 수 있다. 본 발명에 의한 복합물 기판은 수 1010 eV-1cm-2의 계면트랩밀도(DIT)를 가진다. 또한, 복합물 기판 내의 소스 기판과 지지 기판을 강하게 본딩할 수 있고, 기판을 용이하게 얇게 할 수 있다. 따라서, 본 발명에 따른 방법은, 400℃ 또는 500℃에 근접하는 상승한 온도들에서, 또는 심지어는 고온들 즉, 900℃ 또는 그 이상에서의 열처리를 견디는 못하는 적어도 하나의 층을 포함하는 복합물 기판들을 형성할 수 있다.

Claims (13)

  1. "지지 기판"으로 명명된 제1 기판(1)과 "활성층"으로 명명된 반도체 재료(21)의 층 사이에 개재된 적어도 하나의 얇은 절연층(32)을 포함하는 개선된 전기적 특성들을 갖는 복합물 기판(4)의 제조방법에 있어서:
    "소스 기판"으로 명명된 제2 기판(2) 상에 절연층(32)을 형성 또는 증착하고, 상기 지지 기판(1) 상에 절연층(31)을 선택적으로 형성 또는 증착하는 단계;
    상기 절연층(32) 및 상기 지지 기판(1) 상에 선택적으로 형성된 상기 절연층(31)을 회복 열처리하는 단계;
    -상기 소스 기판(2)의 상기 절연층(32)의 전면(front face, 320) 및 상기 지지 기판(1)의 전면(10) 또는 상기 지지 기판(1)의 상기 절연층(31)의 전면(10)으로부터 선택되어, 서로 본딩되는 두 면들 중에 적어도 하나를 플라즈마 활성처리하는 단계;
    상기 지지 기판(1) 과 상기 소스 기판(2)의 사이에 상기 절연층(32)이 위치하도록 상기 지지 기판(1)을 상기 소스 기판(2)과 분자결합에 의하여 함께 결합하는 단계; 및
    상기 활성층(21)을 포함하는 재료의 두께만을 보유하는 상기 복합물 기판(4)을 제조하기 위하여, 상기 소스 기판(2)의 "후측(back)"으로 명명된 부분(23)을 리프팅-오프(lifting off)하는 단계를 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  2. 제1항에 있어서,
    상기 회복 열처리단계는 중성 가스(neutral gas) 및 수소 분위기에서 400℃ 내지 600℃의 온도범위로 약 30분 내지 두 시간 동안 어닐링을 수행하는 형성가스 어닐링(forming gas annealing, FGA)형 처리를 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 회복 열처리단계는 중성 가스 및 선택적으로 산소가 포함되는 분위기에서 900℃ 보다 높은 온도로 약 30분 내지 한 시간 동안의 열처리를 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 회복 열처리단계는 약 수 초 내지 수 분 동안 수행되는 속성 열 어닐링(rapid thermal annealing, RTA)형 열처리를 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  5. 상술한 항들 중 어느 한 항에 있어서, 상기 플라즈마 활성처리 단계는,
    처리하고자 하는 상기 기판을 활성 챔버에 장입하는 단계; 및
    상기 기판을 상기 활성 챔버 내에서 약 5초 내지 60초간 플라즈마에 노출하 는 단계를 포함하고,
    상기 플라즈마는 산소(O2), 질소(N2), 아르곤(Ar) 및 헬륨(He) 또는 상기 가스들의 혼합 가스로부터 선택된 순수한 가스(pure gas)로부터 형성되고, 상기 가스는 10 sccm 내지 1000 sccm의 범위의 유량속도로 상기 챔버에 장입되며, 상기 챔버 내에 형성된 압력은 10 mTorr 내지 200 mTorr 이고, 상기 플라즈마는 100 W 내지 3000 W의 범위의 RF(radiofrequency) 전력을 인가하여 시작되고 유지되는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  6. 상술한 항들 중 어느 한 항에 있어서,
    상기 절연층(31, 32)은 산화물을 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 절연층(31, 32)은 고유전율 유전체 재료를 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  8. 제7항에 있어서,
    상기 고유전율 유전체 재료는 하프늄 산화물(HfO2), 이트륨 산화물(Y2O3), 스트로튬 티타늄 산화물(SrTiO3), 알루미나(AI2O3), 지르코늄 산화물(ZrO2), 탄탈륨 산 화물(Ta2O5), 티타늄 산화물(TiO2), 이들의 질화물들 및 이들의 실리사이드들(silicides)으로 이루어지는 군에서 선택된 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  9. 상술한 항들 중 어느 한 항에 있어서,
    상기 소스 기판(2)의 상기 후측 부분(23)은 그라인딩(grinding) 및/또는 폴리싱(polishing)에 의하여 리프팅-오프(lifting-off)되는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 플라즈마 활성처리 단계 이전에 상기 소스 기판(2) 내에 약한 구역(22)을 형성하는 단계; 및
    상기 소스 기판(2)의 상기 후측 부분(23)을 상기 약한 구역(22)을 따라서 분리하는 리프팅 오프단계를 더 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  11. 제10항에 있어서,
    상기 약한 구역(22)은 원자 종 주입(atomic species implantation)을 이용하여 상기 소스 기판(2) 내에 형성되는 것을 특징으로 하는 복합물 기판(4)의 제조방 법.
  12. 상술한 항들 중 어느 한 항에 있어서,
    상기 활성층(21)은 실리콘, 게르마늄 및 스트레인드(strained) 실리콘에서 선택된 재료를 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
  13. 상술한 항들 중 어느 한 항에 있어서,
    상기 소스 기판(2) 또는 지지 기판(1) 중의 하나의 전부 또는 부분을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 복합물 기판(4)의 제조방법.
KR1020060135340A 2006-01-23 2006-12-27 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법 KR100878060B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0600595A FR2896619B1 (fr) 2006-01-23 2006-01-23 Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FRFR0600595 2006-01-23

Publications (2)

Publication Number Publication Date
KR20070077439A true KR20070077439A (ko) 2007-07-26
KR100878060B1 KR100878060B1 (ko) 2009-01-14

Family

ID=36997780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135340A KR100878060B1 (ko) 2006-01-23 2006-12-27 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법

Country Status (8)

Country Link
US (1) US7449395B2 (ko)
EP (1) EP1811560A1 (ko)
JP (1) JP4722823B2 (ko)
KR (1) KR100878060B1 (ko)
CN (1) CN100446182C (ko)
FR (1) FR2896619B1 (ko)
SG (1) SG134270A1 (ko)
TW (1) TWI334629B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499395B2 (en) * 2005-03-18 2009-03-03 Cisco Technology, Inc. BFD rate-limiting and automatic session activation
US7466694B2 (en) 2006-06-10 2008-12-16 Cisco Technology, Inc. Routing protocol with packet network attributes for improved route selection
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP5044195B2 (ja) * 2006-11-10 2012-10-10 信越化学工業株式会社 Ｓｏｑ基板の製造方法
US8144631B2 (en) 2006-12-13 2012-03-27 Cisco Technology, Inc. Interconnecting IP video endpoints with reduced H.320 call setup time
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
FR2911431B1 (fr) * 2007-01-16 2009-05-15 Soitec Silicon On Insulator Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
JP4925902B2 (ja) * 2007-04-12 2012-05-09 信越化学工業株式会社 光導波路装置および光導波路装置の製造方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
US8067793B2 (en) * 2007-09-27 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2926671B1 (fr) * 2008-01-17 2010-04-02 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
US8148242B2 (en) * 2008-02-20 2012-04-03 Soitec Oxidation after oxide dissolution
CN102983167B (zh) * 2008-03-13 2015-06-17 Soitec公司 半导体结构
EP2269226A1 (en) * 2008-03-13 2011-01-05 S.O.I.Tec Silicon on Insulator Technologies Substrate having a charged zone in an insulating buried layer
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI484622B (zh) * 2009-09-08 2015-05-11 Soitec Silicon On Insulator 用以製造基材的方法
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2012111616A1 (ja) 2011-02-15 2012-08-23 住友電気工業株式会社 保護膜付複合基板、および半導体デバイスの製造方法
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
JP2013110161A (ja) * 2011-11-17 2013-06-06 National Institute Of Advanced Industrial & Technology 素子形成用基板及びその製造方法
FR2984598A1 (fr) * 2011-12-19 2013-06-21 Soitec Silicon On Insulator Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe
FR2989516B1 (fr) * 2012-04-11 2014-04-18 Soitec Silicon On Insulator Procede de fabrication d'une structure soi mettant en oeuvre deux rta
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2014017369A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
CN103456771B (zh) * 2013-07-26 2016-12-28 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法
CN106463416A (zh) * 2014-06-13 2017-02-22 英特尔公司 用于晶圆键合的表面包封
CN113541630A (zh) * 2020-04-21 2021-10-22 济南晶正电子科技有限公司 一种复合单晶压电基板及其制备方法
FR3120983A1 (fr) * 2021-03-18 2022-09-23 Soitec Substrat de type semi-conducteur sur isolant pour un transistor à effet de champ à capacité négative

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274312A (ja) * 1998-03-20 1999-10-08 Sony Corp 半導体装置及びその製造方法
TW444266B (en) 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6358866B1 (en) * 1999-05-14 2002-03-19 Imec Vzw Method for post-oxidation heating of a structure comprising SiO2
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
AU2002360825A1 (en) 2002-05-31 2003-12-19 Advanced Micro Devices, Inc. Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE

Also Published As

Publication number Publication date
JP2007201430A (ja) 2007-08-09
KR100878060B1 (ko) 2009-01-14
CN100446182C (zh) 2008-12-24
TW200737403A (en) 2007-10-01
EP1811560A1 (fr) 2007-07-25
FR2896619A1 (fr) 2007-07-27
US7449395B2 (en) 2008-11-11
FR2896619B1 (fr) 2008-05-23
US20070173033A1 (en) 2007-07-26
CN101009220A (zh) 2007-08-01
JP4722823B2 (ja) 2011-07-13
TWI334629B (en) 2010-12-11
SG134270A1 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100878060B1 (ko) 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법
KR100878061B1 (ko) 복합물 기판의 제조방법
US11145538B2 (en) High resistivity silicon-on-insulator structure and method of manufacture thereof
US7235812B2 (en) Method of creating defect free high Ge content (&gt;25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US6573126B2 (en) Process for producing semiconductor article using graded epitaxial growth
US7498229B1 (en) Transistor and in-situ fabrication process
US7615471B2 (en) Method for producing a tensioned layer on a substrate, and a layer structure
US20060073708A1 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US10796945B2 (en) High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He—N2 co-implantation
KR20080068870A (ko) 기판에 결합된 게르마늄층의 처리
JP2001094106A (ja) シリコン−ゲルマニウム・トランジスタおよび関連方法
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 12