KR20070065763A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070065763A
KR20070065763A KR1020060023270A KR20060023270A KR20070065763A KR 20070065763 A KR20070065763 A KR 20070065763A KR 1020060023270 A KR1020060023270 A KR 1020060023270A KR 20060023270 A KR20060023270 A KR 20060023270A KR 20070065763 A KR20070065763 A KR 20070065763A
Authority
KR
South Korea
Prior art keywords
heat
contact
semiconductor device
semiconductor element
conducting material
Prior art date
Application number
KR1020060023270A
Other languages
English (en)
Other versions
KR100824518B1 (ko
Inventor
마코토 이이지마
세이지 우에노
오사무 이가와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070065763A publication Critical patent/KR20070065763A/ko
Application granted granted Critical
Publication of KR100824518B1 publication Critical patent/KR100824518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자가 발생시키는 열을 히트 스프레더에 전달하는 열 전도 재료(예컨대, 땜납 합금)의 상기 히트 스프레더 표면에서의 유출을 효과적으로 제어할 수 있는 구조를 구비한 반도체 장치를 제공하는 것을 목적으로 한다.
기판(2)과, 상기 기판(2)의 한쪽 주요면에 탑재된 반도체 소자(1)와, 상기 반도체 소자(1) 근방 주변에 탑재된 복수의 수동 소자(8)와, 상기 반도체 소자(1)의 배면에 열 전도 재료(6)를 통해 접속되고 상기 기판(1) 상에 탑재되어 방열판(20)을 갖는 반도체 장치로서, 상기 방열판(20)의 상기 열 전도 재료(6)와 접하는 면에서의 표면 거칠기는 그 면의 전체면에 있어서 균일하지 않은 것을 특징으로 하는 반도체 장치(10)에 의해 상기 과제가 해결된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 단면도.
도 2는 도 1에 나타나는 반도체 장치에 마련된 히트 스프레더의 단면도.
도 3은 도 2에 나타난 히트 스프레더의 공간부 형성면의 평면도(도 2에서 화살표 방향으로 보았을 때의 도면).
도 4는 도 1 내지 도 3에 나타난 히트 스프레더의 변형예의 공간부 형성면의 평면도(도 2에서 화살표 방향으로 보았을 때의 도면).
도 5는 본 발명의 제2 실시 형태에 따른 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 소자
2: 프린트 기판
5: 배면
6: 반도체 합금
8: 수동 소자
10, 30: 반도체 장치
20, 40: 히트 스프레더
22: 공간부 형성면
23: 땜납 접합부
24: 니켈 금 도금
27-1, 27-2, 27-3, 27-4: 연장부(extending part)
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 반도체 소자로부터 열을 방산하는 히트 스프레더를 구비한 반도체 장치의 구성에 관한 것이다.
전자기기에 탑재된 반도체 장치에 있어서는, 그 반도체 장치에서의 반도체 소자가 동작할 때에 발생하는 열은 하나의 반도체 소자의 배면으로부터 열 전도성 수지, 은 페이스트 등의 열 전도층을 통해 히트 스프레더에 전달되어 방산되고 있다.
그러나, 최근의 전자기기의 고기능화, 고속 동작화에 따라 그 전자기기에 적용되는 반도체 장치에도 고기능화·고속 동작화가 요구되고 있으며, 그 반도체 장치에서의 반도체 소자도 소비 전력이 증가하고 있어, 그 반도체 소자로부터의 발열량은 계속 증가하고 있다.
이 때문에 상기 열 전도성 수지, 은 페이스트 등에서는 반도체 소자가 발생시키는 열을 충분히 히트 스프레더에 전달하는 것은 곤란하다.
그래서 열 전도성 수지, 은 페이스트 등보다 열 전도성이 높은 땜납 합금을 이용함으로써 반도체 소자가 발생시키는 열을 히트 스프레더에 전달하여 열을 효율적으로 방산하는 형태가 제안되어 있다.
예컨대, 절연 기판 상에 고정된 히트 싱크와, 상기 히트 싱크 상에 땜납재로 고정된 반도체 소자를 포함하는 반도체 장치로서, 상기 히트 싱크는, 상기 반도체 소자의 이면과 대략 동일한 형상으로 상기 반도체 소자가 적재되는 적재면과, 상기 적재면의 주위를 둘러싸는 홈부로서 그 홈부를 매립하도록 상기 적재면 상에 마련된 상기 땜납재로 상기 반도체 소자가 고정되는 홈부를 그 상면에 가지고, 재용융한 땜납재가 적재면 상과 홈부 내에 유지되어 있는 반도체 장치가 제안되어 있다(예컨대, 특허문헌 1 참조 1.).
[특허문헌 1] 일본 특허 공개 제2003-124438호 공보
한편, 반도체 장치는 저전압 동작화가 진행되어 그 반도체 장치가 취급하는 신호가 전원 노이즈, 크로스토크 노이즈 등의 영향을 받기 쉽게 되어 있다.
이 때문에, 전자기기에 있어서는 반도체 장치의 전원-접지 사이에 바이패스 컨덴서를 배치하여 그 반도체 장치의 사용에 따라 오동작의 원인이 되는 외계 노이즈의 혼입의 저감을 도모하는 것이 이루어져 있다. 통상, 이러한 바이패스 컨덴서는 반도체 소자가 탑재되는 지지 기판이 되는 프린트 기판 상에 배치된다.
상기 지지 기판은 인터포저라고 불리는 경우도 있다.
한편, 반도체 소자의 발열량을 감시하기 위해 서미스터가 프린트 기판 상에 탑재되는 경우도 있다.
그러나, 이러한 컨덴서(용량 소자), 서미스터 등의 수동 소자를 구비한 반도 체 장치에 있어서, 반도체 소자로부터 발생하는 열을 히트 스프레더에 전달하기 위해 상기 반도체 소자와 히트 스프레더 사이의 열 결합체로서 땜납 합금을 사용하면, 상기 반도체 장치의 상기 지지 기판 등으로의 실장 프로세스 등에 있어서 열이 인가되었을 때에 상기 땜납 합금의 용융이 발생해버리는 경우가 있다.
이 때문에, 용융한 땜납 합금이 히트 스프레더의 표면에서 흘러서 컨덴서, 서미스터 등의 수동 소자의 근방까지 흘러 수동 소자의 전극에 접촉하여, 상기 반도체 장치의 전압 및 그라운드 사이에 단락(쇼트)을 발생시켜버릴 우려가 있다.
또한, 상기 특허문헌 1에 나타나는 예에서는 홈부에 금속 도금이 실시되어 있는 경우에는 웨트(wet) 불량에 의해 땜납이 그 홈부로부터 외부에 유출될 가능성이 있다.
본 발명은 상기한 점에 감안하여 이루어진 것으로, 반도체 소자가 발생시키는 열을 히트 스프레더에 전달하는 열 전도 재료(예컨대, 땜납 합금)의, 그 히트 스프레더 표면에서의 유출을 효과적으로 제어할 수 있는 구조를 구비한 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 한 관점에 따르면, 기판과, 상기 기판의 한쪽 주요면에 탑재된 반도체 소자와, 상기 반도체 소자 근방 주변에 탑재된 복수의 수동 소자와, 상기 반도체 소자의 배면에 열 전도 재료를 통해 접속되고 상기 기판 상에 탑재되어 방열판을 갖는 반도체 장치로서, 상기 방열판의 상기 열 전도 재료와 접하는 면에서의 표면 거칠기는 상기 면의 전체면에 있어서 균일하지 않은 것을 특징으로 하는 반도 체 장치를 특징으로 하는 반도체 장치가 제공된다.
상기 열 전도 재료가 접하는 상기 열 방산부의 상기 면에 있어서 상기 열 전도 재료가 접하는 부분의 표면 거칠기는 다른 부분의 표면 거칠기보다 작게 할 수 있다.
또한, 상기 열 전도 재료가 접하는 상기 열 방산부의 상기 면에 있어서 상기 열 전도 재료가 접하는 부분을 구성하는 재료는 상기 다른 부분을 구성하는 재료와 상이하도록 구성하더라도 좋다.
또한 상기 열 방산부는 금속으로 구성되고 상기 열 전도 재료가 접하는 상기 열 방산부의 상기 면의 일부에 블러스트 처리가 실시되어, 상기 열 전도 재료가 접하는 부분의 표면 거칠기는 상기 다른 부분의 표면 거칠기보다 작게 설정되도록 구성하더라도 좋다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다.
[제1 실시 형태]
우선, 도 1 내지 도 4를 참조하여 본 발명에 따른 반도체 장치의 제1 실시 형태에 대해서 설명한다.
여기서, 도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 단면을 나타내고, 도 2는 도 1에 나타내는 반도체 장치에 적용되는 히트 스프레더의 단면을 나타내며, 도 3은 도 2에 나타내는 히트 스프레더의 공간부 형성면(도 2에서 화살표 방향으로 보았을 때의 도면)을 나타낸다. 또한 도 4는 도 1 내지 도 3에 나타난 히트 스프레더의 변형예에서의 공간부 형성면(도 2에서 화살표 방향으로 보았을 때의 도면)을 나타낸다.
도 1을 참조하는데 있어서 본 실시 형태에서의 반도체 장치(10)는 플립 칩 접속에 의해 반도체 소자(1)가 프린트 기판(배선 기판)(2)에 실장되어 이루어지는 반도체 장치이다.
즉, 본 실시 형태에서의 반도체 장치(10)에 있어서는 표면에 범프(3)가 형성된 반도체 소자(1)를 하향으로 하여 지지 기반인 프린트 기판(2)의 한쪽 주요면(상면)에 상기 반도체 소자(1)가 실장되어 있다. 상기 지지 기판은 인터포저로 불리는 경우도 있다.
상기 프린트 기판(2)은 그 다른 쪽의 주요면(하면)에 외부 접속용의 구형 범프(4)가 배치된 소위 BGA(Ball Grid Array)형 반도체 장치를 형성하는 프린트 기판이다.
물론, 본 발명은 이것에 한정되지 않고, 예컨대 LGA(Land Grid Array)형 반도체 장치에도 적용할 수 있다.
또, 반도체 소자(1)와 프린트 기판(2) 사이에는 언더필이 충전되어서 경화되어 있으며(도시하지 않음), 이에 따라 반도체 소자(1)와 프린트 기판(2)의 접속이 보강되어 있다.
이러한 구조를 갖는 프린트 기판(2) 상에 탑재된 반도체 소자(1)의 배면(5)(도 1에서는 상면에 해당하는 면)과 히트 스프레더(20)의 공간부 형성면(22) 사이에는 열 전도 재료로서 땜납 합금(6)이 배치된다. 따라서, 반도체 소자(1)의 배면(5)에는 그 배면(5) 상에서 땜납 합금(6)이 웨트-스프레드(wet-spread)되도록 금(Au) 도금 등의 금속 도금이 실시되어 있다.
한편, 상기 프린트 기판(2) 상에 있어서, 상기 반도체 소자(1)의 주위에는 디커플링 컨덴서 등의 수동 소자(8)가 탑재되어 있다. 이러한 수동 소자(8)는 전극이 노출된 상태로 프린트 기판(2) 상에 마련된다.
이러한 디커플링 컨덴서에 의해 반도체 장치(10)의 오동작의 원인이 되는 외계 노이즈의 혼입을 저감할 수 있다. 수동 소자(8)로서는 디커플링 컨덴서 외에 저항·코일 등이 필요에 따라서 탑재된다.
또한, 반도체 소자(1)의 배면(5)과 히트 스프레더(20)의 공간부 형성면(22)과의 간격은 약 100 내지 200 μm이 되고, 반도체 소자(1)와 히트 스프레더(20)는 그 사이에 배치된 땜납 합금(6)에 의해 열적으로 결합된다.
땜납 합금(6)은 반도체 소자(1)에서 발생한 열을 유효하게 히트 스프레더(20)에 전달한다.
땜납 합금(6)은 열 전도성 수지, 은 페이스트 등보다 열 전도성이 높아 반도체 소자(1)가 발생시키는 열을 히트 스프레더에 효율적으로 전달할 수 있다.
또한, 땜납 합금(6)은 그 땜납 합금(6)이 배치되는 면의 표면 거칠기가 작은 면에서는 웨트 스프레드되고, 표면 거칠기가 큰 면에서는 웨트 스프레드되지 않는다.
상기 히트 스프레더(20)의 구조에 대해서 도 1에 더하여 도 2 내지 도 4를 참조하여 설명한다.
열 방산부인 히트 스프레더(20)는 도 1 및 도 2에 나타낸 바와 같이 반도체 소자(1)에 접하는 면 측에는 오목형의 공간부(21)를 가지고, 이러한 공간부(21) 내에 반도체 소자(1) 및 수동 소자(8)가 내포되도록 그 히트 스프레더(20)는 프린트 기판(2) 상에 탑재된다.
공간부(21)의 상면에는 홈부 등의 형성에 의해 요철형으로는 되어 있지 않은 대략 균일한 면인 공간부 형성면(22)이 형성되어 있다.
그 히트 스프레더(20)는 알루미늄·실리콘·카바이드(AlSiC) 등의 분말 소성체에 의해 형성되어 있다.
이러한 히트 스프레더는 소정의 금형 내에 알루미늄·실리콘·카바이드(AlSiC) 등의 분말을 배치하고, 또한 땜납 합금을 통해 반도체 소자와의 사이에 열적인 결합이 행해지는 영역(땜납 접합부)(23)에는 분말 소성의 재료의 하나로서 분말 재료와 친화되기 쉬운 알루미늄(Al)박을 배치하고, 이러한 상태에서 소정의 압력을 가해 소성함으로써 형성된다.
그리고, 그 히트 스프레더(20)의 표면에는 니켈 금(NiAu) 도금(24)이 실시된다. 또한, 니켈 금 도금(24) 대신에 니켈 도금을 적용할 수도 있다.
이러한 금속 도금에 의해, 땜납 접합부(23)에 있어서 땜납 합금(6)의 웨트-스프레딩(wet-spreading)이 확보된다.
그 히트 스프레더(20)의 공간부 형성면(22)은 똑같은 평면이며, 그 중앙부에는 상기 알루미늄박으로 이루어지는 땜납 접합부(23)가 배치되어 있다.
또, 이하에서는 공간부 형성면(22) 중, 상기 땜납 접합부(23)가 마련되지 않는 영역, 즉 공간부 형성면(22)에서 상기 땜납 접합부(23)보다 외측의 영역을 땜납 비접합면(25)(도 3 참조)이라 부른다.
공간부 형성면(23)에서의 땜납 접합부(23)와 반도체 소자(1)의 배면(5) 사이에 땜납 합금(6)이 배치되어 반도체 소자(1)와 히트 스프레더(20) 사이의 열적 결합이 이루어진다.
땜납 접합부(23)는 공간부 형성면(22)의 대략 중앙에 마련된다고 했지만, 공간부 형성면(22)에서 프린트 기판(2)에 탑재된 반도체 소자(1)의 배면(5)에 대응하는 부분에 마련되고, 반도체 소자(1)의 배면(5)에 면하고 있는 영역보다 약간 외측의 영역에까지 넓어진 영역으로 되어 있다.
단, 땜납 합금(6)이 프린트 기판(2) 상에 탑재되어 있는 수동 소자(8) 상에까지 웨트 스프레드되어 수동 소자(8)의 전극에 접촉하여 반도체 장치의 전원 및 그라운드 사이에서 쇼트가 발생하는 것을 방지해야 하기 때문에, 땜납 합금(6)이 마련되는 땜납 접합부(23)의 최외부는 프린트 기판(2)에서의 수동 소자(8)의 탑재 위치보다 내측에 위치해야 한다.
전술한 바와 같이 본 실시 형태에서는 히트 스프레더(20)는 땜납 접합부(23)를 구성하는 알루미늄박을 포함하여 알루미늄·실리콘·카바이드(AlSiC) 등의 분말 소성에 의해 형성되어 있다.
따라서, 소성체인 히트 스프레더(20)의 땜납 접합부(23)를 구성하는 알루미늄 박 이외의 부분의 표면, 즉 땜납 비접합면(25)은 다공성을 가지고 표면 거칠기가 크다. 한편, 땜납 접합부(23)는 알루미늄 박으로 구성되기 때문에 표면 거칠기가 작다.
히트 스프레더(20)의 공간부 형성면(22)에는 니켈 금 도금(24)이 실시되어 있지만, 그 도금의 기초 재료에 따라 공간부 형성면(22)의 표면 거칠기는 정해진다.
본 실시 형태에서는 표면 거칠기가 큰 땜납 비접합면(25)의 표면 거칠기와 표면 거칠기가 작은 땜납 접합부(23)의 표면 거칠기의 차는 0.5 μm 이상으로 설정되어 있다.
땜납 합금(6)은 표면 거칠기가 작은 영역에서는 웨트 스프레드되고, 표면 거칠기가 큰 영역에서는 웨트-스프레드되지 않기 때문에, 땜납 합금(6)은 땜납 접합부(23)에서는 웨트-스프레드되지만, 땜납 비접합면(25)에서는 웨트 스프레드되지 않는다.
또, 땜납 접합부(23)의 형상은 도 3에 나타내는 대략 직사각형 형상에 한정되지 않는다.
예컨대, 도 4에 나타낸 바와 같이 땜납 접합부(23)의 네 모서리(코너) 근방에서 대략 반원형 또는 반타원형 형상으로 외측으로 넓어진 연장부(27-1 내지 27-4)를 마련하더라도 좋다. 땜납 합금(6)이 땜납 접합부(23) 상으로부터 외측으로 웨트 스프레드되는 경우라도, 상기 땜납 합금(6)은 연장부(27-1 내지 27-4)에 유입되어 상기 땜납 합금(6)이 수동 소자(8)의 전극부 등에 이르러 반도체 장치(10)의 전원 및 그라운드 사이에서 쇼트가 발생하는 것을 보다 효과적으로 방지할 수 있다.
이와 같이 본 실시 형태에서는 히트 스프레더(20)가 열 전도 재료인 땜납 합금(6)과 접하는 면(공간부 형성면(22))의 구성 재료를 영역마다 바꿈으로써 표면 거칠기를 달리 하여 이에 따라 땜납 합금(6)의 유동을 억제하고 있다.
즉, 공간부 형성면(22)에 있어서 프린트 기판(2)에 탑재된 반도체 소자(1)의 배면(5)에 면하고 있는 부분 등, 최외부가 프린트 기판(2)에서의 수동 소자(8)의 탑재 위치보다 내측에 위치하는 부분에서는 반도체 소자(1)로부터 발생하는 열을 히트 스프레더에 전달하기 위해 땜납 합금(6)이 충분히 웨트 스프레드되어야 한다. 이에 대해 공간부 형성면(22)에 있어서 상기 부분 이외의 부분에서는 땜납 합금이 흐르지 않도록 해야 한다.
본 실시 형태에서는 프린트 기판(2)에 탑재된 반도체 소자(1)의 배면(5)에 면하고 있는 부분 등, 최외부가 프린트 기판(2)에서의 수동 소자(8)의 탑재 위치보다 내측에 위치하는 부분에는 알루미늄 박으로 구성된 땜납 접합부(23)를 마련하고, 상기 땜납 접합부(23)의 주위 영역에서의 소성체로 이루어지는 영역(땜납 비접합면(25))보다 표면 거칠기를 작게 하여 땜납 접합부(23)에서는 땜납 합금(6)화(化)가 웨트 스프레드되는 것을 가능하게 하고, 주위의 땜납 비접합면(25)에서는 땜납 합금이 흐르기 어려운 구조로 하고 있다.
이에 따라, 땜납 합금(6)이 히트 스프레더(20)의 표면에서 흘러서 수동 소자(8)의 주위에 흘러 나오는 것을 억제할 수 있어, 상기 땜납 합금(6)이 수동 소자(8)의 전극 등에 접촉하여 반도체 장치(10)의 전원 및 그라운드 사이에서의 쇼트 등이 발생하는 것을 방지할 수 있다.
[제2 실시 형태]
다음에, 도 5를 참조하여 본 발명에 따른 반도체 장치의 제2 실시 형태에 대 해서 설명한다.
여기서, 도 5는 본 발명의 제2 실시 형태에 따른 반도체 장치의 단면도이다. 또, 이하에서는 도 1 내지 도 4에서 나타낸 부분과 동일한 부분에 대해서는 동일한 번호를 붙여 그 설명을 생략한다.
이 제2 실시 형태에 따른 반도체 장치(30)에서는 히트 스프레더(40)는 단일한 금속 재료로 구성되지만 그 표면 거칠기를 선택적으로 변경함으로써 상기 히트 스프레더 표면에서의 땜납 합금(6)의 유동을 억제한다.
즉, 본 실시 형태에서는 히트 스프레더(40)는 구리(Cu), 알루미늄(Al), 구리 텅스텐(CuW) 혹은 질화알루미늄(AlN) 등의 금속체로 구성된다.
그리고, 이러한 히트 스프레더(40)의 공간부 형성면(22)에는 소정의 마스크를 이용하여 선택적으로 블러스트 처리가 실시되고, 땜납 합금을 통해 반도체 소자와의 사이에 열적인 결합이 행해지는 영역의 표면 거칠기가 다른 영역의 표면 거칠기보다 작은 값으로 되어 있다.
본 실시 형태에서는 표면 거칠기가 작은 영역의 표면 거칠기와 표면 거칠기가 큰 영역의 표면 거칠기의 차는 0.5 μm 이상으로 되어 있다.
선택적 블러스트 처리가 이루어진 히트 스프레더(40)의 표면에는 니켈 금 도금(24)이 실시된다. 또한, 니켈 금 도금(24) 대신에 니켈 도금을 적용할 수도 있다. 상기 도금 처리에 의해 금속 히트 스프레더(40) 표면의 산화가 방지된다.
이와 같이 본 실시 형태에서는 히트 스프레더(40)를 단일한 재료로 구성하고 그 표면 거칠기를 선택적으로 변경하여 땜납 합금(6)의 불필요한 유출을 억제하고 있다.
즉, 본 실시 형태에서는 히트 스프레더(40)의 공간부 형성면(22)에 있어서 프린트 기판(2)에 탑재된 반도체 소자(1)의 배면(5)에 면하고 있는 부분 등, 최외부가 프린트 기판(2)에서의 수동 소자(8)의 탑재 위치보다 내측에 위치하는 부분에서는 표면 거칠기가 작기 때문에 땜납 합금(6)이 웨트 스프레드되는 것을 가능하게 하고, 다른 영역에서는 표면 거칠기가 크기 때문에 땜납 합금(6)은 흐르기 어렵다.
이에 따라, 땜납 합금(6)이 히트 스프레더(40)의 표면에서 흘러서 수동 소자(8) 주위로 흘러 나오는 것을 억제할 수 있어, 상기 땜납 합금(6)이 수동 소자(8)의 전극 등에 접촉하여 반도체 장치(30)의 전원 및 그라운드 사이에서의 쇼트 등이 발생하는 것을 방지할 수 있다.
이상, 본 발명의 실시 형태에 대해서 상술했지만, 본 발명은 특정한 실시 형태에 한정되는 것이 아니며 특허청구범위에 기재된 본 발명의 요지의 범위 내에서 여러가지 변형 및 변경이 가능하다.
이상의 설명에 관하여 이하의 항을 더 개시한다.
(부기 1)
기판과,
상기 기판의 한쪽 주요면에 탑재된 반도체 소자와,
상기 반도체 소자 근방 주변에 탑재된 복수의 수동 소자와,
상기 반도체 소자의 배면에 열 전도 재료를 통해 접속되고 상기 기판 상에 탑재되어 방열판을 갖는 반도체 장치로서,
상기 방열판의 상기 열 전도 재료와 접하는 면에서의 표면 거칠기는 상기 면의 전체면에 있어서 균일하지 않은 것을 특징으로 하는 반도체 장치.
(부기 2)
부기 1에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분의 표면 거칠기는 다른 부분의 표면 거칠기보다 작은 것을 특징으로 하는 반도체 장치.
(부기 3)
부기 2에 기재한 반도체 장치로서,
상기 다른 부분에서는 상기 열 전도 재료가 흐르지 않는 것을 특징으로 하는 반도체 장치.
(부기4)
부기 2 또는 부기 3에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분은 상기 배선 기판에 탑재된 상기 반도체 소자의 상기 배면에 면하고,
상기 부분의 크기는 상기 반도체 소자의 상기 배면의 크기와 대략 동일 이상이며,
상기 부분의 외측에 상기 다른 부분이 마련되는 것을 특징으로 하는 반도체 장치.
(부기 5)
부기 4에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분의 최외부는 상기 배선 기판 상에 있어서 상기 반도체 소자의 주위에 마련된 수동 소자의 탑재 위치보다 내측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
(부기 6)
부기 1 내지 부기 5 중 어느 한 항에 기재한 반도체 장치로서,
상기 열 전도 재료는 땜납 합금인 것을 특징으로 하는 반도체 장치.
(부기 7)
부기 2 내지 부기 6 중 어느 한 항에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분을 구성하는 재료는 상기 다른 부분을 구성하는 재료와 상이한 것을 특징으로 하는 반도체 장치.
(부기 8)
부기 7에 기재한 반도체 장치로서,
상기 다른 부분은 상기 열 전도 재료가 접하는 부분을 구성하는 재료를 포함하는 재료의 분말 소성에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 9)
부기 8에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 부분은 알루미늄을 포함하는 재료로 구성되고,
상기 다른 부분은 알루미늄·실리콘·카바이드의 분말 소성에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 10)
부기 2 내지 부기 6 중 어느 한 항에 기재한 반도체 장치로서,
상기 방열판은 금속으로 구성되고,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면의 일부에 블러스트 처리가 실시되며,
상기 열 전도 재료가 접하는 부분의 표면 거칠기는 상기 다른 부분의 표면 거칠기보다 작게 설정되어 있는 것을 특징으로 하는 반도체 장치.
(부기 11)
부기 10에 기재한 반도체 장치로서,
상기 방열판을 구성하는 상기 금속은 알루미늄 또는 구리인 것을 특징으로 하는 반도체 장치.
(부기 12)
부기 2 내지 부기 11 중 어느 한 항에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분의 상기 표면 거칠기와 상기 다른 부분의 상기 표면 거칠기의 차는 약 0.5 μm 이상인 것을 특징으로 하는 반도체 장치.
(부기 13)
부기 2 내지 부기 12 중 어느 한 항에 기재한 반도체 장치로서,
적어도 상기 열 전도 재료가 접하는 상기 방열판의 상기 면에 금속 도금이 실시되어 있는 것을 특징으로 하는 반도체 장치.
(부기 14)
부기 13에 기재한 반도체 장치로서,
적어도 상기 열 전도 재료가 접하는 상기 방열판의 상기 면에 실시되어 있는 상기 금속 도금은 니켈 금 도금 또는 니켈 도금인 것을 특징으로 하는 반도체 장치.
(부기 15)
부기 2 내지 부기 14 중 어느 한 항에 기재한 반도체 장치로서,
상기 열 전도 재료가 마련되는 상기 반도체 소자의 상기 배면에 금속 도금이 실시되어 있는 것을 특징으로 하는 반도체 장치.
(부기 16)
부기 15에 기재한 반도체 장치로서,
상기 열 전도 재료가 마련되는 상기 반도체 소자의 상기 배면에 실시되어 있는 상기 금속 도금은 금 도금인 것을 특징으로 하는 반도체 장치.
(부기 17)
부기 2 내지 부기 16 중 어느 한 항에 기재한 반도체 장치로서,
상기 열 전도 재료가 접하는 상기 방열판의 상기 면의 상기 열 전도 재료가 접하는 부분에 상기 부분으로부터 외측으로 넓어진 연장부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
본 발명에 따르면, 반도체 소자가 발생시키는 열을 히트 스프레더에 전달하는 열 전도 재료(예컨대, 땜납 합금)의 그 히트 스프레더 표면에서의 유출을 효과적으로 제어할 수 있는 구조를 구비한 반도체 장치를 제공할 수 있다.

Claims (10)

  1. 기판과,
    상기 기판의 한쪽 주요면에 탑재된 반도체 소자와,
    상기 반도체 소자 근방 주변에 탑재된 복수의 수동 소자와,
    상기 반도체 소자의 배면에 열 전도 재료를 통해 접속되고 상기 기판 상에 탑재되어 방열판을 갖는 반도체 장치로서,
    상기 방열판의 상기 열 전도 재료와 접하는 면에서의 표면 거칠기는 상기 면의 전체면에 있어서 균일하지 않은 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분의 표면 거칠기는 다른 부분의 표면 거칠기보다 작은 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분은 상기 배선 기판에 탑재된 상기 반도체 소자의 상기 배면에 면하고,
    상기 부분의 크기는 상기 반도체 소자의 상기 배면의 크기와 대략 동일 이상 이며,
    상기 부분의 외측에 상기 다른 부분이 마련되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분의 최외부는 상기 배선 기판 상에서 상기 반도체 소자의 주위에 마련된 수동 소자의 탑재 위치보다 내측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 열 전도 재료는 땜납 합금인 것을 특징으로 하는 반도체 장치.
  6. 제2항에 있어서,
    상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분을 구성하는 재료는 상기 다른 부분을 구성하는 재료와 상이한 것을 특징으로 하는 반도체 장치.
  7. 제2항에 있어서,
    상기 다른 부분은 상기 열 전도 재료가 접하는 부분을 구성하는 재료를 포함 하는 재료의 분말 소성에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제2항에 있어서,
    상기 방열판은 금속으로 구성되고,
    상기 열 전도 재료가 접하는 상기 방열판의 상기 면의 일부에 블러스트 처리가 실시되며,
    상기 열 전도 재료가 접하는 부분의 표면 거칠기는 상기 다른 부분의 표면 거칠기보다 작게 설정되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제2항에 있어서,
    상기 열 전도 재료가 접하는 상기 방열판의 상기 면에서 상기 열 전도 재료가 접하는 부분의 상기 표면 거칠기와 상기 다른 부분의 상기 표면 거칠기의 차는 약 0.5 μm 이상인 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서,
    적어도 상기 열 전도 재료가 접하는 상기 방열판의 상기 면에 금속 도금이 실시되어 있는 것을 특징으로 하는 반도체 장치.
KR1020060023270A 2005-12-20 2006-03-13 반도체 장치 KR100824518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00367211 2005-12-20
JP2005367211A JP4764159B2 (ja) 2005-12-20 2005-12-20 半導体装置

Publications (2)

Publication Number Publication Date
KR20070065763A true KR20070065763A (ko) 2007-06-25
KR100824518B1 KR100824518B1 (ko) 2008-04-22

Family

ID=38173182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023270A KR100824518B1 (ko) 2005-12-20 2006-03-13 반도체 장치

Country Status (5)

Country Link
US (1) US7813133B2 (ko)
JP (1) JP4764159B2 (ko)
KR (1) KR100824518B1 (ko)
CN (1) CN100470794C (ko)
TW (1) TWI320596B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
JP5447175B2 (ja) 2010-05-17 2014-03-19 富士通セミコンダクター株式会社 半導体装置
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
DE102011004171A1 (de) * 2011-02-15 2012-08-16 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Temperierelement und Verfahren zur Befestigung eines Elektrobauteils an dem Temperierelement
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
US9196537B2 (en) 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)
JP5708613B2 (ja) * 2012-11-01 2015-04-30 株式会社豊田自動織機 モジュール
KR20140115668A (ko) 2013-03-21 2014-10-01 삼성전자주식회사 방열판과 수동 소자를 갖는 반도체 패키지
WO2016044179A2 (en) * 2014-09-15 2016-03-24 Invensas Corporation Electronic structures strengthened by porous and non-porous layers, and methods of fabrication
US9560737B2 (en) * 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US10022896B2 (en) * 2015-11-23 2018-07-17 The Boeing Company Controlling the heating of a composite part
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
DE102016222631A1 (de) * 2016-11-17 2018-05-17 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11791237B2 (en) 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US11682605B2 (en) * 2019-05-28 2023-06-20 Intel Corporation Integrated circuit packages with asymmetric adhesion material regions
KR20220018645A (ko) * 2020-08-07 2022-02-15 삼성전기주식회사 전자 소자 모듈

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1252704B (it) * 1991-12-20 1995-06-26 Sgs Thomson Microelectronics Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
KR970010673B1 (ko) * 1994-03-24 1997-06-30 아남산업 주식회사 반도체용 방열판 표면구조
DE69531126T2 (de) * 1994-04-22 2004-05-06 Nec Corp. Trägerelement für Kühlvorrichtung und elektronisches Gehäuse mit einem solchen Element
US5686172A (en) * 1994-11-30 1997-11-11 Mitsubishi Gas Chemical Company, Inc. Metal-foil-clad composite ceramic board and process for the production thereof
KR0142591B1 (ko) * 1995-08-01 1998-07-01 정병천 합성수지재 볼을 이용한 수면상에서의 열에너지 보존율 및 폐수정화처리효과 극대화 방법
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JPH1060617A (ja) * 1996-08-22 1998-03-03 Suruzaa Meteko Japan Kk 高速フレーム溶射方法
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
US5825087A (en) * 1996-12-03 1998-10-20 International Business Machines Corporation Integral mesh flat plate cooling module
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US5907474A (en) * 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
US5881945A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates and process
JP3241639B2 (ja) * 1997-06-30 2001-12-25 日本電気株式会社 マルチチップモジュールの冷却構造およびその製造方法
JP3039488B2 (ja) 1997-11-21 2000-05-08 日本電気株式会社 半導体装置
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
JPH11307356A (ja) * 1998-04-23 1999-11-05 Tokin Corp フープ端子及び変成器
US6111314A (en) * 1998-08-26 2000-08-29 International Business Machines Corporation Thermal cap with embedded particles
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6876075B2 (en) * 2000-03-15 2005-04-05 Sumitomo Electric Industries, Ltd. Aluminum-silicon carbide semiconductor substrate and method for producing the same
US6292369B1 (en) * 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6407922B1 (en) * 2000-09-29 2002-06-18 Intel Corporation Heat spreader, electronic package including the heat spreader, and methods of manufacturing the heat spreader
JP2002217365A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3818102B2 (ja) * 2001-08-31 2006-09-06 住友電気工業株式会社 放熱基板とその製造方法及び半導体装置
US6617683B2 (en) * 2001-09-28 2003-09-09 Intel Corporation Thermal performance in flip chip/integral heat spreader packages using low modulus thermal interface material
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
JP3836010B2 (ja) 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
US7180745B2 (en) * 2003-10-10 2007-02-20 Delphi Technologies, Inc. Flip chip heat sink package and method
JP4086774B2 (ja) * 2003-12-25 2008-05-14 三菱電機株式会社 半導体装置
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
US7310233B2 (en) * 2005-01-28 2007-12-18 Tyco Electronics Power Systems Apparatus and method for transferring heat from an electrical module

Also Published As

Publication number Publication date
CN1988149A (zh) 2007-06-27
JP2007173416A (ja) 2007-07-05
TWI320596B (en) 2010-02-11
US7813133B2 (en) 2010-10-12
US20070139892A1 (en) 2007-06-21
CN100470794C (zh) 2009-03-18
KR100824518B1 (ko) 2008-04-22
TW200725870A (en) 2007-07-01
JP4764159B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
KR100824518B1 (ko) 반도체 장치
JP4589269B2 (ja) 半導体装置およびその製造方法
US6317326B1 (en) Integrated circuit device package and heat dissipation device
JP5573645B2 (ja) 半導体装置及び半導体装置の製造方法
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
JP4910439B2 (ja) 半導体装置
JP6299066B2 (ja) 半導体装置および半導体装置の製造方法
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
JP2004128219A (ja) 付加機能を有する半導体装置及びその製造方法
JP2011114192A (ja) 半導体装置
CN111508947A (zh) 半导体封装和印刷电路板
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
JP4494249B2 (ja) 半導体装置
JPH09293808A (ja) 半導体装置
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
CN111213234B (zh) 半导体组装件
JP4193702B2 (ja) 半導体パッケージの実装構造
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
JPH10256414A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JP2007049154A (ja) チップ埋め込み型パッケージ構造およびその製造方法
JP2001044243A (ja) フリップチップ実装構造
KR20130042937A (ko) 반도체 패키지 기판 및 이를 이용한 반도체 패키지
JPH10294399A (ja) Ｂｇａパッケージの実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee