KR20070037395A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070037395A KR20070037395A KR1020060095689A KR20060095689A KR20070037395A KR 20070037395 A KR20070037395 A KR 20070037395A KR 1020060095689 A KR1020060095689 A KR 1020060095689A KR 20060095689 A KR20060095689 A KR 20060095689A KR 20070037395 A KR20070037395 A KR 20070037395A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate
- dopant
- gate electrodes
- sidewall
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 85
- 239000002019 doping agent Substances 0.000 claims abstract description 90
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 230000000295 complement effect Effects 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 128
- 229910008482 TiSiN Inorganic materials 0.000 claims description 26
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 241000894007 species Species 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 229910004129 HfSiO Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910019001 CoSi Inorganic materials 0.000 claims description 4
- 229910003855 HfAlO Inorganic materials 0.000 claims description 4
- 229910004542 HfN Inorganic materials 0.000 claims description 4
- 229910005883 NiSi Inorganic materials 0.000 claims description 4
- 241001521328 Ruta Species 0.000 claims description 4
- 235000003976 Ruta Nutrition 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- 229910004200 TaSiN Inorganic materials 0.000 claims description 4
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- 229910008484 TiSi Inorganic materials 0.000 claims description 4
- 229910007875 ZrAlO Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052702 rhenium Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 235000005806 ruta Nutrition 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052727 yttrium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 2
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 71
- 230000008569 process Effects 0.000 description 37
- 238000012546 transfer Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001912 gas jet deposition Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000027294 Fusi Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
Description
디바이스 종류 | 게이트 유전체 | Si 추가 도즈 | 일 함수 | |
PMOS 고-성능 | HfSiOx | 0.3E15cm-2 | 4.85 eV | |
PMOS 저-전력 | SiO2 | 없음 | 4.75 eV | |
PMOS 저-대기-전력 | SiO2 | 0.3E15cm-2 | 4.65 eV | |
NMOS 저-대기-전력 | SiO2 | 0.3E15cm-2 | 4.65 eV | |
NMOS 저-전력 | SiO2 | 1E15cm-2 | 4.55 eV | |
NMOS 고-성능 | SiO2 | 2E15cm-2 | 4.45 eV |
도 11에서의 소자 개수 | 게이트 물질 | 게이트 유전체 물질 |
370 | TiSiN | SiO2 |
372 | TiN | SiO2 |
374 | TiSiN | HfSiOx |
376 | TiN | HfOx |
378 | TiN | HfSiOx |
380 | TiSiN | HfOx |
Claims (41)
- 반도체 디바이스에 있어서,제 1 트랜지스터를 포함하여 이루어지고, 상기 제 1 트랜지스터는 2 이상의 제 1 게이트 전극을 포함하며, 상기 2 이상의 제 1 게이트 전극은 제 1 파라미터를 갖고; 및상기 제 1 트랜지스터에 가까운 제 2 트랜지스터를 포함하여 이루어지고, 상기 제 2 트랜지스터는 2 이상의 제 2 게이트 전극을 포함하며, 상기 2 이상의 제 2 게이트 전극은 제 2 파라미터를 갖고, 상기 제 2 파라미터는 상기 제 1 파라미터와 상이한 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 파리미터는 제 1 두께를 포함하고, 상기 제 2 파라미터는 제 2 두께를 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 파라미터는 제 1 도펀트 레벨을 포함하고, 상기 제 2 파라미터는 제 2 도펀트 레벨을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 파라미터는 상기 제 1 트랜지스터의 제 1 일 함수를 형성하고, 상기 제 2 파라미터는 상기 제 2 트랜지스터의 제 2 일 함수를 형성하며, 상기 제 2 일 함수는 상기 제 1 일 함수와 상이한 것을 특징으로 하는 반도체 디바이스.
- 제 4 항에 있어서,상기 제 1 트랜지스터는 PMOS 트랜지스터를 포함하고, 상기 제 2 트랜지스터는 NMOS 트랜지스터를 포함하며, 상기 제 1 일 함수는 약 4.5 내지 4.9 eV를 포함하고, 상기 제 2 일 함수는 약 4.2 내지 4.6 eV를 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 트랜지스터는 1 이상의 제 1 핀 구조체를 포함하고, 상기 2 이상의 제 1 게이트 전극은 상기 1 이상의 제 1 핀 구조체의 제 1 측벽 및 상기 1 이상의 제 1 핀 구조체의 상기 제 1 측벽에 대향하는 상기 1 이상의 제 1 핀 구조체의 제 2 측벽 상에 배치되며, 상기 1 이상의 제 1 핀 구조체는 상기 제 1 트랜지스터의 채널을 포함하고, 상기 제 2 트랜지스터는 1 이상의 제 2 핀 구조체를 포함하고, 상기 2 이상의 제 2 게이트 전극은 상기 1 이상의 제 2 핀 구조체의 제 1 측벽 및 상기 1 이상의 제 2 핀 구조체의 상기 제 1 측벽에 대향하는 상기 1 이상의 제 2 핀 구조체의 제 2 측벽 상에 배치되며, 상기 1 이상의 제 2 핀 구조체는 상기 제 2 트랜지스터의 채널을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 6 항에 있어서,상기 제 1 트랜지스터는 3 개의 제 1 게이트 전극을 포함하고, 상기 3 개의 제 1 게이트 전극 중 하나는 상기 1 이상의 제 1 핀 구조체의 최상부 표면 상에 배치되며, 상기 제 2 트랜지스터는 3 개의 제 2 게이트 전극을 포함하고, 상기 3 개의 제 2 게이트 전극 중 하나는 상기 1 이상의 제 2 핀 구조체의 최상부 표면 상에 배치되는 것을 특징으로 하는 반도체 디바이스.
- 제 6 항에 있어서,상기 1 이상의 제 1 핀 구조체의 1 이상의 측벽들과 상기 2 이상의 제 1 게이트 전극 사이에 배치되고, 상기 1 이상의 제 2 핀 구조체의 1 이상의 측벽들과 상기 2 이상의 제 2 게이트 전극 사이에 배치된 게이트 유전체를 더 포함하여 이루어지고, 상기 게이트 유전체는 하프늄계 유전체, HfO2, HfSiOx, Al2O3, ZrO2, ZrSiOx, Ta2O5, La2O3, 그 질화물, SixNy, SiON, HfAlOx, HfAlOxN1 -x-y, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxN1 -x-y, HfSiAlOx, HfSiAlOxNy, ZrSiAlOx, ZrSiAlOxNy, 그 조합 또는 SiO2와의 그 조합을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 2 이상의 제 1 게이트 전극 및 상기 2 이상의 제 2 게이트 전극은 제 1 층 및 상기 제 1 층 위에 배치된 제 2 층을 포함하고, 상기 제 1 층은 금속을 포함하며, 상기 제 2 층은 반도전성 물질을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,복수의 제 1 트랜지스터 및 복수의 제 2 트랜지스터를 더 포함하여 이루어지고, 각각의 제 1 트랜지스터 및 각각의 제 2 트랜지스터는 각각 CMOS의 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하며, 제 1 CMOS 디바이스는 제 1 디바이스 타입을 포함하고, 제 2 CMOS 디바이스는 제 2 디바이스 타입을 포함하며, 상기 제 2 디바이스 타입은 상기 제 1 디바이스 타입과 상이하고, 상기 제 1 디바이스 타입 및 상기 제 2 디바이스 타입은 고성능(HP) 디바이스, 낮은 작동 전력(LOP) 디바이스, 또는 낮은 대기 전력(LSTP) 디바이스를 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 파라미터는 제 1 두께 및 제 1 도펀트 레벨을 포함하고, 상기 제 2 파라미터는 제 2 두께 및 제 2 도펀트 레벨을 포함하며, 상기 제 2 두께는 상기 제 1 두께와 상이하고, 상기 제 2 도펀트 레벨은 상기 제 1 도펀트 레벨과 상이한 것을 특징으로 하는 반도체 디바이스.
- 반도체 디바이스에 있어서,제 1 트랜지스터를 포함하여 이루어지고, 상기 제 1 트랜지스터는 2 이상의 제 1 게이트 전극을 포함하며, 상기 2 이상의 제 1 게이트 전극은 제 1 두께를 갖고; 및상기 제 1 트랜지스터에 가까운 제 2 트랜지스터를 포함하여 이루어지고, 상기 제 2 트랜지스터는 2 이상의 제 2 게이트 전극을 포함하며, 상기 2 이상의 제 2 게이트 전극은 제 2 두께를 갖고, 상기 제 2 두께는 상기 제 1 두께와 상이하며, 상기 제 1 두께는 상기 2 이상의 제 1 게이트 전극의 제 1 일 함수를 형성하고, 상기 제 2 두께는 상기 2 이상의 제 2 게이트 전극의 제 2 일 함수를 형성하며, 상기 제 2 일 함수는 상기 제 1 일 함수와 상이한 것을 특징으로 하는 반도체 디바이스.
- 제 12 항에 있어서,상기 2 이상의 제 1 게이트 전극 및 상기 2 이상의 제 2 게이트 전극은 TiSiN, TaN 또는 TiN을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 12 항에 있어서,상기 2 이상의 제 1 게이트 전극 및 상기 2 이상의 제 2 게이트 전극은 TiSiN, TiN, TaN, Ta, Ru, HfN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, Ti, PtTi, Pd, Re, Rh; Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW의 붕산화물, 인화물 또는 안티모나이드(antimonide), 부분적으로 실리사이드된(silicided) 물질, 전체적으로 실리사이드된 물질, 및/또는 그 조합을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 12 항에 있어서,상기 반도체 디바이스는 상보적 금속 산화물 반도체(CMOS) 디바이스를 포함하고, 상기 제 1 트랜지스터는 PMOS 트랜지스터를 포함하며, 상기 제 2 트랜지스터는 NMOS 트랜지스터를 포함하고, 상기 제 1 두께는 상기 제 2 두께보다 더 큰 것을 특징으로 하는 반도체 디바이스.
- 제 15 항에 있어서,상기 제 1 두께는 상기 제 2 두께보다 약 50 옹스트롬 이상 큰 것을 특징으로 하는 반도체 디바이스.
- 제 15 항에 있어서,상기 제 1 두께는 약 500 옹스트롬 미만을 포함하고, 상기 제 2 두께는 약 100 옹스트롬 미만을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 12 항에 있어서,상기 2 이상의 제 1 게이트 전극은 상기 2 이상의 제 2 게이트 전극과 동일 한 물질을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 반도체 디바이스에 있어서,제 1 트랜지스터를 포함하여 이루어지고, 상기 제 1 트랜지스터는 2 이상의 제 1 게이트 전극을 포함하며, 상기 2 이상의 제 1 게이트 전극은 제 1 도펀트 레벨을 갖고; 및상기 제 1 트랜지스터에 가까운 제 2 트랜지스터를 포함하여 이루어지고, 상기 제 2 트랜지스터는 2 이상의 제 2 게이트 전극을 포함하며, 상기 2 이상의 제 2 게이트 전극은 제 2 도펀트 레벨을 갖고, 상기 제 2 도펀트 레벨은 상기 제 1 도펀트 레벨과 상이하며, 상기 제 1 도펀트 레벨은 상기 2 이상의 제 1 게이트 전극의 제 1 일 함수를 형성하고, 상기 제 2 도펀트 레벨은 상기 2 이상의 제 2 게이트 전극의 제 2 일 함수를 형성하며, 상기 제 2 일 함수는 상기 제 1 일 함수와 상이한 것을 특징으로 하는 반도체 디바이스.
- 제 19 항에 있어서,상기 제 1 트랜지스터는 PMOS 트랜지스터를 포함하고, 상기 제 2 트랜지스터는 NMOS 트랜지스터를 포함하며, 상기 제 2 도펀트 레벨은 상기 제 1 도펀트 레벨보다 더 큰 것을 특징으로 하는 반도체 디바이스.
- 제 19 항에 있어서,상기 제 1 트랜지스터는 PMOS 트랜지스터를 포함하고, 상기 제 2 트랜지스터는 NMOS 트랜지스터를 포함하며, 상기 제 1 도펀트 레벨은 도펀트 스피시즈(dopant species)의 주입을 포함하지 않는 것을 특징으로 하는 반도체 디바이스.
- 제 19 항에 있어서,상기 2 이상의 제 1 게이트 전극 및 상기 2 이상의 제 2 게이트 전극은 TiSiN, TiN, TaN, Ta, Ru, HfN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, Ti, PtTi, Pd, Re, Rh; Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW의 붕산화물, 인화물 또는 안티모나이드, 부분적으로 실리사이드된 물질, 전체적으로 실리사이드된 물질, 및/또는 그 조합을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 19 항에 있어서,상기 제 2 도펀트 레벨의 도펀트 스피시즈는 적어도 N 이외의 물질을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 19 항에 있어서,상기 제 2 도펀트 레벨의 도펀트 스피시즈는 적어도 Si, B, As, P, C, Ge, Sb 또는 그 조합을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 19 항에 있어서,상기 제 1 트랜지스터는 1 이상의 제 1 핀 구조체를 포함하고, 상기 2 이상의 제 1 게이트 전극은 상기 1 이상의 제 1 핀 구조체의 제 1 측벽 및 상기 1 이상의 제 1 핀 구조체의 상기 제 1 측벽에 대향하는 상기 1 이상의 제 1 핀 구조체의 제 2 측벽 상에 배치되며, 상기 1 이상의 제 1 핀 구조체는 상기 제 1 트랜지스터의 채널을 포함하고, 상기 제 2 트랜지스터는 1 이상의 제 2 핀 구조체를 포함하고, 상기 2 이상의 제 2 게이트 전극은 상기 1 이상의 제 2 핀 구조체의 제 1 측벽 및 상기 제 1 측벽에 대향하는 상기 1 이상의 제 2 핀 구조체의 제 2 측벽 상에 배치되며, 상기 1 이상의 제 2 핀 구조체는 상기 제 2 트랜지스터의 채널을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 25 항에 있어서,상기 제 2 트랜지스터의 도펀트 프로파일은 상기 1 이상의 제 2 핀 구조체의 상기 제 1 측벽 상의 상기 제 2 게이트 전극에 대해 상기 1 이상의 제 2 핀 구조체의 상기 제 2 측벽 상의 제 2 게이트 전극의 도펀트 프로파일과 상이한 것을 특징으로 하는 반도체 디바이스.
- 제 25 항에 있어서,상기 제 2 트랜지스터의 도펀트 프로파일은 상기 1 이상의 제 2 핀 구조체의 상기 제 1 측벽 상의 상기 제 2 게이트 전극에 대해 상기 1 이상의 제 2 핀 구조체의 상기 제 2 측벽 상의 제 2 게이트 전극의 도펀트 프로파일과 실질적으로 동일한 것을 특징으로 하는 반도체 디바이스.
- 제 25 항에 있어서,상기 제 1 도펀트 레벨은 도펀트 스피시즈를 포함하고, 상기 제 2 도펀트 레벨은 도펀트 스피시즈를 포함하며, 상기 제 1 트랜지스터는 상기 1 이상의 제 1 핀 구조체 내에 형성된 제 1 소스 영역 및 제 1 드레인 영역을 포함하고, 상기 제 2 트랜지스터는 상기 1 이상의 제 2 핀 구조체 내에 형성된 제 2 소스 영역 및 제 2 드레인 영역을 포함하며, 상기 제 1 소스 영역, 상기 제 1 드레인 영역, 상기 제 2 소스 영역, 및 상기 제 2 드레인 영역은 상기 도펀트 스피시즈를 포함하는 것을 특징으로 하는 반도체 디바이스.
- 반도체 디바이스를 제조하는 방법에 있어서,제 1 트랜지스터를 형성하는 단계를 포함하여 이루어지고, 상기 제 1 트랜지스터는 2 이상의 제 1 게이트 전극을 포함하며, 상기 2 이상의 제 1 게이트 전극은 제 1 파라미터를 갖고; 및상기 제 1 트랜지스터에 가깝게 제 2 트랜지스터를 형성하는 단계를 포함하여 이루어지고, 상기 제 2 트랜지스터는 2 이상의 제 2 게이트 전극을 포함하며, 상기 2 이상의 제 2 게이트 전극은 제 2 파라미터를 갖고, 상기 제 2 파라미터는 상기 제 1 파라미터와 상이한 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 29 항에 있어서,상기 제 1 파라미터는 제 1 두께를 포함하고, 상기 제 2 파라미터는 제 2 두께를 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 30 항에 있어서,상기 제 1 트랜지스터를 형성하는 단계 및 상기 제 2 트랜지스터를 형성하는 단계 이전에,작업물을 제공하는 단계를 더 포함하여 이루어지고, 상기 작업물은 기판, 상기 기판 위에 배치된 매입된 절연 층(buried insulating layer), 및 상기 매입된 절연 층 위에 배치된 반도체 물질 층을 갖는 SOI(silicon-on-insulator) 기판을 포함하며, 상기 작업물은 제 1 영역 및 제 2 영역을 포함하고;상기 제 1 영역 및 상기 제 2 영역 내의 상기 반도체 물질 층 내에 1 이상의 제 1 핀 구조체 및 1 이상의 제 2 핀 구조체를 각각 형성하는 단계를 더 포함하여 이루어지고, 상기 1 이상의 제 1 핀 구조체의 각각 및 상기 1 이상의 제 2 핀 구조체의 각각은 제 1 측벽 및 대향하는 제 2 측벽을 포함하며; 및상기 1 이상의 제 1 핀 구조체 및 상기 1 이상의 제 2 핀 구조체의 1 이상의 상기 제 1 측벽 및 상기 제 2 측벽 상에 게이트 유전 물질을 형성하는 단계를 더 포함하여 이루어지고, 상기 제 1 트랜지스터를 형성하는 단계는 상기 제 1 영역 내의 상기 게이트 유전 물질 위에 상기 2 이상의 제 1 게이트 전극을 형성하는 단계를 포함하고, 상기 2 이상의 제 1 게이트 전극, 상기 게이트 유전 물질, 및 상기 1 이상의 제 1 핀 구조체는 제 1 트랜지스터를 포함하며, 상기 제 2 트랜지스터를 형성하는 단계는 상기 제 2 영역 내의 상기 게이트 유전 물질 위에 상기 2 이상의 제 2 게이트 전극을 형성하는 단계를 포함하고, 상기 2 이상의 제 2 게이트 전극, 상기 게이트 유전 물질, 및 상기 1 이상의 제 2 핀 구조체는 제 2 트랜지스터를 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 31 항에 있어서,상기 제 1 트랜지스터를 형성하는 단계 및 상기 제 2 트랜지스터를 형성하는 단계는 상기 게이트 유전 물질 위에 제 1 게이트 물질을 증착하는 단계 및 상기 제 2 트랜지스터 상으로부터 상기 제 1 게이트 물질의 전체 또는 일부분을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 32 항에 있어서,상기 제 2 트랜지스터 상으로부터 상기 제 1 게이트 물질의 전체 또는 일부분을 제거하는 단계는 상기 제 2 트랜지스터 상으로부터 상기 제 1 게이트 물질을 모두 제거하는 단계를 포함하고, 적어도 상기 제 2 트랜지스터 위에 제 2 게이트 물질을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스를 제조 하는 방법.
- 제 33 항에 있어서,상기 제 1 트랜지스터를 형성하는 단계 및 상기 제 2 트랜지스터를 형성하는 단계는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 상에 제 1 게이트 물질을 증착하는 단계, 상기 제 2 트랜지스터를 마스크로 덮는 단계, 상기 제 1 게이트 물질 및 상기 마스크 위에 제 2 게이트 물질을 증착하는 단계, 및 상기 제 2 트랜지스터 상으로부터 상기 제 2 게이트 물질 및 상기 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 29 항에 있어서,상기 제 1 파라미터는 제 1 도펀트 레벨을 포함하고, 상기 제 2 파라미터는 제 2 도펀트 레벨을 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 35 항에 있어서,상기 제 1 트랜지스터를 형성하는 단계 및 상기 제 2 트랜지스터를 형성하는 단계는 반도체 물질로 구성된 복수의 핀 상에 게이트 물질을 형성하는 단계, 상기 제 1 트랜지스터의 게이트 물질을 차단(mask)하는 단계; 및 상기 제 2 트랜지스터의 상기 게이트 물질 안으로 도펀트 스피시즈를 주입하는 단계를 포함하는 것을 특 징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 36 항에 있어서,상기 제 2 트랜지스터의 상기 게이트 물질 안으로 도펀트 스피시즈를 주입하는 단계는 상기 도펀트 스피시즈를 소정 각도로 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 37 항에 있어서,상기 복수의 핀의 각각은 제 1 측벽 및 상기 제 1 측벽에 대향하는 제 2 측벽을 포함하고, 상기 제 2 트랜지스터의 상기 게이트 물질의 도펀트를 주입하는 단계는 상기 복수의 핀의 제 1 측벽 상으로 상기 도펀트 스피시즈를 주입하는 단계를 포함하나, 상기 복수의 핀의 제 2 측벽 상으로는 주입하지 않는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 37 항에 있어서,상기 반도체 디바이스를 회전시키는 단계 및 상기 도펀트 스피시즈를 소정 각도로 주입하는 것을 반복하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 36 항에 있어서,상기 제 2 트랜지스터의 게이트 물질 안으로 도펀트 스피시즈를 주입하는 단계는 Si, B, As, P, C, Ge, Sb 또는 그 조합을 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
- 제 36 항에 있어서,상기 게이트 물질 안으로 도펀트 스피시즈를 주입하는 단계 이전에, 상기 복수의 핀 안으로 상기 도펀트 스피시즈를 주입함으로써 상기 복수의 핀의 각각에 소스 영역 및 드레인 영역을 형성하는 단계를 더 포함하여 이루어지고, 상기 복수의 핀 안으로 상기 도펀트 스피시즈를 주입하는 단계는 제 1 에너지 레벨 및 상기 도펀트 스피시즈의 제 1 도즈를 포함하며, 상기 게이트 물질 안으로 상기 도펀트 스피시즈를 주입하는 단계는 제 2 에너지 레벨 및 상기 도펀트 스피시즈의 제 2 도즈를 포함하고, 상기 도펀트 스피시즈의 제 2 도즈는 상기 도펀트 스피시즈의 제 1 도즈보다 더 낮으며, 상기 제 2 에너지 레벨은 상기 제 1 에너지 레벨보다 낮은 것을 특징으로 하는 반도체 디바이스를 제조하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/240,698 | 2005-09-30 | ||
US11/240,698 US8188551B2 (en) | 2005-09-30 | 2005-09-30 | Semiconductor devices and methods of manufacture thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070037395A true KR20070037395A (ko) | 2007-04-04 |
KR100911743B1 KR100911743B1 (ko) | 2009-08-10 |
Family
ID=37551811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060095689A KR100911743B1 (ko) | 2005-09-30 | 2006-09-29 | 반도체 디바이스 및 이의 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (3) | US8188551B2 (ko) |
EP (3) | EP1770789A3 (ko) |
JP (2) | JP4996903B2 (ko) |
KR (1) | KR100911743B1 (ko) |
TW (1) | TWI329926B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021518050A (ja) * | 2018-02-08 | 2021-07-29 | インテル・コーポレーション | 集積トランジスタデバイスのシリサイド構造、および当該シリサイド構造を提供する方法 |
Families Citing this family (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100679704B1 (ko) * | 2005-01-10 | 2007-02-06 | 한국과학기술원 | 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법 |
KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
US7968394B2 (en) * | 2005-12-16 | 2011-06-28 | Freescale Semiconductor, Inc. | Transistor with immersed contacts and methods of forming thereof |
US7414290B2 (en) * | 2006-06-23 | 2008-08-19 | Intel Corporation | Double gate transistor, method of manufacturing same, and system containing same |
US20080029827A1 (en) * | 2006-08-04 | 2008-02-07 | Ibrahim Ban | Double gate transistor, method of manufacturing same, and system containing same |
US7378713B2 (en) * | 2006-10-25 | 2008-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices with dual-metal gate structures and fabrication methods thereof |
US20080111185A1 (en) * | 2006-11-13 | 2008-05-15 | International Business Machines Corporation | Asymmetric multi-gated transistor and method for forming |
US7812414B2 (en) * | 2007-01-23 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid process for forming metal gates |
US20080237751A1 (en) * | 2007-03-30 | 2008-10-02 | Uday Shah | CMOS Structure and method of manufacturing same |
US8124483B2 (en) * | 2007-06-07 | 2012-02-28 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US7915681B2 (en) * | 2007-06-18 | 2011-03-29 | Infineon Technologies Ag | Transistor with reduced charge carrier mobility |
JP4459257B2 (ja) * | 2007-06-27 | 2010-04-28 | 株式会社東芝 | 半導体装置 |
JP2009094227A (ja) * | 2007-10-05 | 2009-04-30 | Fujitsu Ltd | nチャネルMOSトランジスタおよびその製造方法、半導体装置 |
JP5410666B2 (ja) | 2007-10-22 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI355069B (en) * | 2007-11-06 | 2011-12-21 | Nanya Technology Corp | Dram device |
US20090206405A1 (en) * | 2008-02-15 | 2009-08-20 | Doyle Brian S | Fin field effect transistor structures having two dielectric thicknesses |
US8536660B2 (en) * | 2008-03-12 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid process for forming metal gates of MOS devices |
US7781274B2 (en) * | 2008-03-27 | 2010-08-24 | Kabushiki Kaisha Toshiba | Multi-gate field effect transistor and method for manufacturing the same |
JP4518180B2 (ja) * | 2008-04-16 | 2010-08-04 | ソニー株式会社 | 半導体装置、および、その製造方法 |
US8753936B2 (en) * | 2008-08-12 | 2014-06-17 | International Business Machines Corporation | Changing effective work function using ion implantation during dual work function metal gate integration |
US8148776B2 (en) * | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
US8330170B2 (en) * | 2008-12-05 | 2012-12-11 | Micron Technology, Inc. | Semiconductor device structures including transistors with energy barriers adjacent to transistor channels and associated methods |
US8278691B2 (en) * | 2008-12-11 | 2012-10-02 | Micron Technology, Inc. | Low power memory device with JFET device structures |
US8252649B2 (en) * | 2008-12-22 | 2012-08-28 | Infineon Technologies Ag | Methods of fabricating semiconductor devices and structures thereof |
JP2010199161A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | 半導体集積回路装置及びその製造方法 |
US7871873B2 (en) * | 2009-03-27 | 2011-01-18 | Global Foundries Inc. | Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material |
US8110467B2 (en) | 2009-04-21 | 2012-02-07 | International Business Machines Corporation | Multiple Vt field-effect transistor devices |
US9245805B2 (en) | 2009-09-24 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs with metal gates and stressors |
US8101486B2 (en) | 2009-10-07 | 2012-01-24 | Globalfoundries Inc. | Methods for forming isolated fin structures on bulk semiconductor material |
US20110147804A1 (en) * | 2009-12-23 | 2011-06-23 | Rishabh Mehandru | Drive current enhancement in tri-gate MOSFETS by introduction of compressive metal gate stress using ion implantation |
US9922878B2 (en) * | 2010-01-08 | 2018-03-20 | Semiconductor Manufacturing International (Shanghai) Corporation | Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing |
US20120049281A1 (en) * | 2010-08-27 | 2012-03-01 | Toshiba America Electronic Components, Inc. | Semiconductor device with effective work function controlled metal gate |
US9012283B2 (en) * | 2011-05-16 | 2015-04-21 | International Business Machines Corporation | Integrated circuit (IC) chip having both metal and silicon gate field effect transistors (FETs) and method of manufacture |
KR101850703B1 (ko) * | 2011-05-17 | 2018-04-23 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US8597994B2 (en) | 2011-05-23 | 2013-12-03 | GlobalFoundries, Inc. | Semiconductor device and method of fabrication |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
US8969154B2 (en) * | 2011-08-23 | 2015-03-03 | Micron Technology, Inc. | Methods for fabricating semiconductor device structures and arrays of vertical transistor devices |
WO2013048417A1 (en) | 2011-09-29 | 2013-04-04 | Intel Corporation | Electropositive metal containing layers for semiconductor applications |
US8569125B2 (en) * | 2011-11-30 | 2013-10-29 | International Business Machines Corporation | FinFET with improved gate planarity |
US8896066B2 (en) | 2011-12-20 | 2014-11-25 | Intel Corporation | Tin doped III-V material contacts |
US9153583B2 (en) * | 2011-12-20 | 2015-10-06 | Intel Corporation | III-V layers for N-type and P-type MOS source-drain contacts |
CN104054181B (zh) | 2011-12-30 | 2017-10-20 | 英特尔公司 | 全包围栅晶体管的可变栅极宽度 |
US9202698B2 (en) | 2012-02-28 | 2015-12-01 | International Business Machines Corporation | Replacement gate electrode with multi-thickness conductive metallic nitride layers |
US9159626B2 (en) * | 2012-03-13 | 2015-10-13 | United Microelectronics Corp. | FinFET and fabricating method thereof |
CN103325683A (zh) * | 2012-03-23 | 2013-09-25 | 联华电子股份有限公司 | 鳍状场效晶体管及其工艺 |
US8673731B2 (en) * | 2012-08-20 | 2014-03-18 | International Business Machines Corporation | Techniques for gate workfunction engineering to reduce short channel effects in planar CMOS devices |
US8669167B1 (en) * | 2012-08-28 | 2014-03-11 | International Business Machines Corporation | Techniques for metal gate workfunction engineering to enable multiple threshold voltage FINFET devices |
JP5717706B2 (ja) | 2012-09-27 | 2015-05-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
US9177820B2 (en) * | 2012-10-24 | 2015-11-03 | Globalfoundries U.S. 2 Llc | Sub-lithographic semiconductor structures with non-constant pitch |
CN103855013A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | N型mosfet的制造方法 |
CN103855007A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | P型mosfet的制造方法 |
US8946014B2 (en) | 2012-12-28 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device structure and methods of making same |
US9190419B2 (en) * | 2013-02-07 | 2015-11-17 | International Business Machines Corporation | Diode structure and method for FINFET technologies |
KR20140106903A (ko) * | 2013-02-27 | 2014-09-04 | 에스케이하이닉스 주식회사 | 트랜지스터, 이를 구비하는 가변 저항 메모리 장치 및 그의 제조방법 |
US9780212B2 (en) * | 2013-09-18 | 2017-10-03 | Globalfoundries Inc. | Fin width measurement using quantum well structure |
EP3050103B1 (en) * | 2013-09-27 | 2020-03-18 | Intel Corporation | Non-planar i/o and logic semiconductor devices having different workfunction on common substrate |
US9219155B2 (en) * | 2013-12-16 | 2015-12-22 | Intel Corporation | Multi-threshold voltage devices and associated techniques and configurations |
US9553171B2 (en) * | 2014-02-14 | 2017-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device and method for forming the same |
US9362404B2 (en) * | 2014-02-21 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping for FinFET |
US10546856B2 (en) | 2014-02-25 | 2020-01-28 | Stmicroelectronics, Inc. | CMOS structure having low resistance contacts and fabrication method |
KR102190673B1 (ko) * | 2014-03-12 | 2020-12-14 | 삼성전자주식회사 | 중간갭 일함수 금속 게이트 전극을 갖는 반도체 소자 |
US9590105B2 (en) * | 2014-04-07 | 2017-03-07 | National Chiao-Tung University | Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof |
US9312191B2 (en) * | 2014-08-14 | 2016-04-12 | Globalfoundries Inc. | Block patterning process for post fin |
US10032683B2 (en) | 2015-06-16 | 2018-07-24 | International Business Machines Corporation | Time temperature monitoring system |
KR102350007B1 (ko) | 2015-08-20 | 2022-01-10 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
KR102396085B1 (ko) | 2015-10-28 | 2022-05-12 | 에스케이하이닉스 주식회사 | 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 |
US9960273B2 (en) * | 2015-11-16 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure with substrate isolation and un-doped channel |
US9966435B2 (en) * | 2015-12-09 | 2018-05-08 | Qualcomm Incorporated | Body tied intrinsic FET |
US9484347B1 (en) | 2015-12-15 | 2016-11-01 | International Business Machines Corporation | FinFET CMOS with Si NFET and SiGe PFET |
US10256161B2 (en) | 2016-02-17 | 2019-04-09 | International Business Machines Corporation | Dual work function CMOS devices |
US9553031B1 (en) * | 2016-04-01 | 2017-01-24 | Lam Research Corporation | Method for integrating germanides in high performance integrated circuits |
US11121040B2 (en) | 2016-09-30 | 2021-09-14 | Intel Corporation | Multi voltage threshold transistors through process and design-induced multiple work functions |
CN107958872B (zh) * | 2016-10-17 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US10163899B2 (en) * | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature compensation circuits |
CN107195631B (zh) * | 2017-04-24 | 2019-11-12 | 中国科学院微电子研究所 | 一种调节cmos器件阈值的方法及cmos器件 |
CN107195585B (zh) * | 2017-04-24 | 2019-11-12 | 中国科学院微电子研究所 | 一种调节cmos器件阈值的方法及cmos器件 |
CN107180794B (zh) * | 2017-06-14 | 2019-11-12 | 中国科学院微电子研究所 | 一种调节高k金属栅cmos器件阈值的方法和cmos器件 |
CN109087887B (zh) * | 2017-06-14 | 2021-04-02 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
JP6783710B2 (ja) * | 2017-06-22 | 2020-11-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
KR102341721B1 (ko) | 2017-09-08 | 2021-12-23 | 삼성전자주식회사 | 반도체 소자 |
US10510855B2 (en) | 2017-11-14 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor layout to reduce kink effect |
DE102018114750A1 (de) | 2017-11-14 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor-layout zum reduzieren des kink-effekts |
US10468410B2 (en) | 2017-11-15 | 2019-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate modulation to improve kink effect |
US11282933B2 (en) * | 2017-11-30 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET having a work function material gradient |
CN108511392B (zh) * | 2018-01-31 | 2019-11-12 | 中国科学院微电子研究所 | Cmos器件及调节cmos器件阈值的方法 |
CN108428667B (zh) * | 2018-01-31 | 2020-08-04 | 中国科学院微电子研究所 | Cmos器件及其制备方法 |
US11239313B2 (en) * | 2018-10-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated chip and method of forming thereof |
CN111554679B (zh) * | 2020-04-09 | 2023-03-31 | 中国科学院微电子研究所 | 一种SOI FinFET器件及其制作方法 |
KR20210128534A (ko) * | 2020-04-16 | 2021-10-27 | 삼성전자주식회사 | 반도체 장치 |
US11411180B2 (en) | 2020-04-28 | 2022-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
US11482543B2 (en) * | 2020-05-29 | 2022-10-25 | metaMOS Solutions Inc. | Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof |
Family Cites Families (130)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4432035A (en) * | 1982-06-11 | 1984-02-14 | International Business Machines Corp. | Method of making high dielectric constant insulators and capacitors using same |
US5066995A (en) * | 1987-03-13 | 1991-11-19 | Harris Corporation | Double level conductor structure |
US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
IT1235693B (it) * | 1989-05-02 | 1992-09-21 | Sgs Thomson Microelectronics | Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi. |
US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
JP2921889B2 (ja) * | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
US5352631A (en) * | 1992-12-16 | 1994-10-04 | Motorola, Inc. | Method for forming a transistor having silicided regions |
JPH08153804A (ja) * | 1994-09-28 | 1996-06-11 | Sony Corp | ゲート電極の形成方法 |
US5763922A (en) * | 1997-02-28 | 1998-06-09 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
JP3077630B2 (ja) * | 1997-06-05 | 2000-08-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6777759B1 (en) * | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
US6013553A (en) * | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
US5994747A (en) * | 1998-02-13 | 1999-11-30 | Texas Instruments-Acer Incorporated | MOSFETs with recessed self-aligned silicide gradual S/D junction |
US6348390B1 (en) * | 1998-02-19 | 2002-02-19 | Acer Semiconductor Manufacturing Corp. | Method for fabricating MOSFETS with a recessed self-aligned silicide contact and extended source/drain junctions |
JP2000012856A (ja) * | 1998-06-26 | 2000-01-14 | Sony Corp | Mosトランジスタの製造方法 |
US6027961A (en) * | 1998-06-30 | 2000-02-22 | Motorola, Inc. | CMOS semiconductor devices and method of formation |
US6166417A (en) * | 1998-06-30 | 2000-12-26 | Intel Corporation | Complementary metal gates and a process for implementation |
US6130123A (en) * | 1998-06-30 | 2000-10-10 | Intel Corporation | Method for making a complementary metal gate electrode technology |
JP4245692B2 (ja) * | 1998-08-11 | 2009-03-25 | シャープ株式会社 | デュアルゲートcmos型半導体装置およびその製造方法 |
US6204103B1 (en) * | 1998-09-18 | 2001-03-20 | Intel Corporation | Process to make complementary silicide metal gates for CMOS technology |
US6124171A (en) * | 1998-09-24 | 2000-09-26 | Intel Corporation | Method of forming gate oxide having dual thickness by oxidation process |
US6084280A (en) * | 1998-10-15 | 2000-07-04 | Advanced Micro Devices, Inc. | Transistor having a metal silicide self-aligned to the gate |
US6410967B1 (en) * | 1998-10-15 | 2002-06-25 | Advanced Micro Devices, Inc. | Transistor having enhanced metal silicide and a self-aligned gate electrode |
US6911707B2 (en) * | 1998-12-09 | 2005-06-28 | Advanced Micro Devices, Inc. | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance |
JP3287403B2 (ja) * | 1999-02-19 | 2002-06-04 | 日本電気株式会社 | Mis型電界効果トランジスタ及びその製造方法 |
US6344378B1 (en) | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
US6171910B1 (en) * | 1999-07-21 | 2001-01-09 | Motorola Inc. | Method for forming a semiconductor device |
US6159782A (en) * | 1999-08-05 | 2000-12-12 | Advanced Micro Devices, Inc. | Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant |
JP2001060630A (ja) * | 1999-08-23 | 2001-03-06 | Nec Corp | 半導体装置の製造方法 |
US6753556B2 (en) * | 1999-10-06 | 2004-06-22 | International Business Machines Corporation | Silicate gate dielectric |
US6861304B2 (en) * | 1999-11-01 | 2005-03-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing thereof |
US6373111B1 (en) * | 1999-11-30 | 2002-04-16 | Intel Corporation | Work function tuning for MOSFET gate electrodes |
US6444555B2 (en) * | 1999-12-07 | 2002-09-03 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator using anneal in ammonia |
US6448127B1 (en) * | 2000-01-14 | 2002-09-10 | Advanced Micro Devices, Inc. | Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets |
US6225163B1 (en) * | 2000-02-18 | 2001-05-01 | National Semiconductor Corporation | Process for forming high quality gate silicon dioxide layers of multiple thicknesses |
US6297103B1 (en) * | 2000-02-28 | 2001-10-02 | Micron Technology, Inc. | Structure and method for dual gate oxide thicknesses |
WO2001066832A2 (en) | 2000-03-07 | 2001-09-13 | Asm America, Inc. | Graded thin films |
JP2001284466A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6184072B1 (en) * | 2000-05-17 | 2001-02-06 | Motorola, Inc. | Process for forming a high-K gate dielectric |
JP3658342B2 (ja) | 2000-05-30 | 2005-06-08 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 |
JP2002118175A (ja) | 2000-10-05 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US20040113211A1 (en) * | 2001-10-02 | 2004-06-17 | Steven Hung | Gate electrode with depletion suppression and tunable workfunction |
US6831339B2 (en) * | 2001-01-08 | 2004-12-14 | International Business Machines Corporation | Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same |
US6436759B1 (en) * | 2001-01-19 | 2002-08-20 | Microelectronics Corp. | Method for fabricating a MOS transistor of an embedded memory |
JP2002237589A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置の製造方法 |
US6858865B2 (en) * | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
JP4895430B2 (ja) * | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2002299610A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
KR100399356B1 (ko) * | 2001-04-11 | 2003-09-26 | 삼성전자주식회사 | 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법 |
US6693333B1 (en) * | 2001-05-01 | 2004-02-17 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator circuit with multiple work functions |
US6740944B1 (en) * | 2001-07-05 | 2004-05-25 | Altera Corporation | Dual-oxide transistors for the improvement of reliability and off-state leakage |
US6794252B2 (en) | 2001-09-28 | 2004-09-21 | Texas Instruments Incorporated | Method and system for forming dual work function gate electrodes in a semiconductor device |
US6475908B1 (en) | 2001-10-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Dual metal gate process: metals and their silicides |
DE60134753D1 (de) * | 2001-11-26 | 2008-08-21 | Imec Inter Uni Micro Electr | Herstellungsverfahren für CMOS-Halbleiter-Bauelemente mit wählbaren Gatedicken |
US6770521B2 (en) | 2001-11-30 | 2004-08-03 | Texas Instruments Incorporated | Method of making multiple work function gates by implanting metals with metallic alloying additives |
JP4265882B2 (ja) | 2001-12-13 | 2009-05-20 | 忠弘 大見 | 相補型mis装置 |
US6653698B2 (en) * | 2001-12-20 | 2003-11-25 | International Business Machines Corporation | Integration of dual workfunction metal gate CMOS devices |
US6696332B2 (en) * | 2001-12-26 | 2004-02-24 | Texas Instruments Incorporated | Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing |
US6563183B1 (en) * | 2001-12-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Gate array with multiple dielectric properties and method for forming same |
US6528858B1 (en) * | 2002-01-11 | 2003-03-04 | Advanced Micro Devices, Inc. | MOSFETs with differing gate dielectrics and method of formation |
US20030141560A1 (en) * | 2002-01-25 | 2003-07-31 | Shi-Chung Sun | Incorporating TCS-SiN barrier layer in dual gate CMOS devices |
US20030151077A1 (en) * | 2002-02-13 | 2003-08-14 | Leo Mathew | Method of forming a vertical double gate semiconductor device and structure thereof |
JP2003273350A (ja) * | 2002-03-15 | 2003-09-26 | Nec Corp | 半導体装置及びその製造方法 |
JP2003282875A (ja) | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
KR100487525B1 (ko) * | 2002-04-25 | 2005-05-03 | 삼성전자주식회사 | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 |
US20030211682A1 (en) | 2002-05-10 | 2003-11-13 | Jenq Jason Jyh-Shyang | Method for fabricating a gate electrode |
US6656764B1 (en) * | 2002-05-15 | 2003-12-02 | Taiwan Semiconductor Manufacturing Company | Process for integration of a high dielectric constant gate insulator layer in a CMOS device |
JP2003347420A (ja) * | 2002-05-23 | 2003-12-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US6894931B2 (en) | 2002-06-20 | 2005-05-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR100476926B1 (ko) | 2002-07-02 | 2005-03-17 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 형성방법 |
US6723658B2 (en) * | 2002-07-15 | 2004-04-20 | Texas Instruments Incorporated | Gate structure and method |
US6919251B2 (en) * | 2002-07-31 | 2005-07-19 | Texas Instruments Incorporated | Gate dielectric and method |
US6894353B2 (en) | 2002-07-31 | 2005-05-17 | Freescale Semiconductor, Inc. | Capped dual metal gate transistors for CMOS process and method for making the same |
US20040029321A1 (en) | 2002-08-07 | 2004-02-12 | Chartered Semiconductor Manufacturing Ltd. | Method for forming gate insulating layer having multiple dielectric constants and multiple equivalent oxide thicknesses |
US6716685B2 (en) * | 2002-08-09 | 2004-04-06 | Micron Technology, Inc. | Methods for forming dual gate oxides |
JP2004111549A (ja) * | 2002-09-17 | 2004-04-08 | Seiko Epson Corp | 半導体装置の製造方法 |
US7122414B2 (en) * | 2002-12-03 | 2006-10-17 | Asm International, Inc. | Method to fabricate dual metal CMOS devices |
JP2004207481A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US6841441B2 (en) | 2003-01-08 | 2005-01-11 | Chartered Semiconductor Manufacturing Ltd. | Method to produce dual gates (one metal and one poly or metal silicide) for CMOS devices using sputtered metal deposition, metallic ion implantation, or silicon implantation, and laser annealing |
US6861712B2 (en) * | 2003-01-15 | 2005-03-01 | Sharp Laboratories Of America, Inc. | MOSFET threshold voltage tuning with metal gate stack control |
US6852645B2 (en) * | 2003-02-13 | 2005-02-08 | Texas Instruments Incorporated | High temperature interface layer growth for high-k gate dielectric |
US6873048B2 (en) * | 2003-02-27 | 2005-03-29 | Sharp Laboratories Of America, Inc. | System and method for integrating multiple metal gates for CMOS applications |
US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
JP4524995B2 (ja) | 2003-03-25 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6737313B1 (en) * | 2003-04-16 | 2004-05-18 | Micron Technology, Inc. | Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer |
US7071086B2 (en) | 2003-04-23 | 2006-07-04 | Advanced Micro Devices, Inc. | Method of forming a metal gate structure with tuning of work function by silicon incorporation |
US7179754B2 (en) * | 2003-05-28 | 2007-02-20 | Applied Materials, Inc. | Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy |
JP2004356472A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US20040262683A1 (en) * | 2003-06-27 | 2004-12-30 | Bohr Mark T. | PMOS transistor strain optimization with raised junction regions |
US6936882B1 (en) * | 2003-07-08 | 2005-08-30 | Advanced Micro Devices, Inc. | Selective silicidation of gates in semiconductor devices to achieve multiple threshold voltages |
US7045847B2 (en) * | 2003-08-11 | 2006-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric |
US6936508B2 (en) * | 2003-09-12 | 2005-08-30 | Texas Instruments Incorporated | Metal gate MOS transistors and methods for making the same |
JP3793190B2 (ja) * | 2003-09-19 | 2006-07-05 | 株式会社東芝 | 半導体装置の製造方法 |
US7148546B2 (en) * | 2003-09-30 | 2006-12-12 | Texas Instruments Incorporated | MOS transistor gates with doped silicide and methods for making the same |
JP4368180B2 (ja) * | 2003-10-21 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI258811B (en) | 2003-11-12 | 2006-07-21 | Samsung Electronics Co Ltd | Semiconductor devices having different gate dielectrics and methods for manufacturing the same |
US7105886B2 (en) * | 2003-11-12 | 2006-09-12 | Freescale Semiconductor, Inc. | High K dielectric film |
KR100618815B1 (ko) * | 2003-11-12 | 2006-08-31 | 삼성전자주식회사 | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 |
JP4473710B2 (ja) | 2003-12-05 | 2010-06-02 | 株式会社東芝 | 半導体装置 |
JP4085051B2 (ja) | 2003-12-26 | 2008-04-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7247578B2 (en) * | 2003-12-30 | 2007-07-24 | Intel Corporation | Method of varying etch selectivities of a film |
JP2005217309A (ja) * | 2004-01-30 | 2005-08-11 | Toshiba Corp | 半導体装置及びその製造方法 |
US6921691B1 (en) * | 2004-03-18 | 2005-07-26 | Infineon Technologies Ag | Transistor with dopant-bearing metal in source and drain |
JP2005268553A (ja) * | 2004-03-19 | 2005-09-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
KR100576361B1 (ko) * | 2004-03-23 | 2006-05-03 | 삼성전자주식회사 | 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법 |
US20050224897A1 (en) * | 2004-03-26 | 2005-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics |
US7001852B2 (en) * | 2004-04-30 | 2006-02-21 | Freescale Semiconductor, Inc. | Method of making a high quality thin dielectric layer |
US6897095B1 (en) * | 2004-05-12 | 2005-05-24 | Freescale Semiconductor, Inc. | Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode |
US8399934B2 (en) * | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
US8178902B2 (en) | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
US7060568B2 (en) * | 2004-06-30 | 2006-06-13 | Intel Corporation | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit |
TWI367560B (en) * | 2004-07-05 | 2012-07-01 | Samsung Electronics Co Ltd | Integrated circuit devices including a dual gate stack structure and methods of forming the same |
US7279756B2 (en) * | 2004-07-21 | 2007-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof |
US7416933B2 (en) | 2004-08-06 | 2008-08-26 | Micron Technology, Inc. | Methods of enabling polysilicon gate electrodes for high-k gate dielectrics |
US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7595538B2 (en) * | 2004-08-17 | 2009-09-29 | Nec Electronics Corporation | Semiconductor device |
US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
KR100604908B1 (ko) * | 2004-10-11 | 2006-07-28 | 삼성전자주식회사 | 이종의 게이트 절연막을 구비하는 씬-바디 채널 씨모스소자 및 그 제조방법 |
US7514310B2 (en) * | 2004-12-01 | 2009-04-07 | Samsung Electronics Co., Ltd. | Dual work function metal gate structure and related method of manufacture |
US7344934B2 (en) | 2004-12-06 | 2008-03-18 | Infineon Technologies Ag | CMOS transistor and method of manufacture thereof |
US7091568B2 (en) * | 2004-12-22 | 2006-08-15 | Freescale Semiconductor, Inc. | Electronic device including dielectric layer, and a process for forming the electronic device |
US7205186B2 (en) * | 2004-12-29 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for suppressing oxide formation |
US7160781B2 (en) * | 2005-03-21 | 2007-01-09 | Infineon Technologies Ag | Transistor device and methods of manufacture thereof |
US7282426B2 (en) * | 2005-03-29 | 2007-10-16 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having asymmetric dielectric regions and structure thereof |
US20060275975A1 (en) * | 2005-06-01 | 2006-12-07 | Matt Yeh | Nitridated gate dielectric layer |
US7361561B2 (en) * | 2005-06-24 | 2008-04-22 | Freescale Semiconductor, Inc. | Method of making a metal gate semiconductor device |
US7375394B2 (en) * | 2005-07-06 | 2008-05-20 | Applied Intellectual Properties Co., Ltd. | Fringing field induced localized charge trapping memory |
US7432201B2 (en) * | 2005-07-19 | 2008-10-07 | Applied Materials, Inc. | Hybrid PVD-CVD system |
US20070069302A1 (en) * | 2005-09-28 | 2007-03-29 | Been-Yih Jin | Method of fabricating CMOS devices having a single work function gate electrode by band gap engineering and article made thereby |
-
2005
- 2005-09-30 US US11/240,698 patent/US8188551B2/en active Active
-
2006
- 2006-09-25 TW TW095135441A patent/TWI329926B/zh active
- 2006-09-27 EP EP06121325A patent/EP1770789A3/en not_active Ceased
- 2006-09-27 EP EP10195478A patent/EP2290698A3/en not_active Ceased
- 2006-09-27 EP EP10196709A patent/EP2293339A3/en not_active Withdrawn
- 2006-09-29 JP JP2006267833A patent/JP4996903B2/ja active Active
- 2006-09-29 KR KR1020060095689A patent/KR100911743B1/ko active IP Right Grant
-
2010
- 2010-10-28 JP JP2010242271A patent/JP2011066433A/ja active Pending
-
2012
- 2012-04-19 US US13/451,183 patent/US8722473B2/en active Active
-
2014
- 2014-03-20 US US14/221,108 patent/US9659962B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021518050A (ja) * | 2018-02-08 | 2021-07-29 | インテル・コーポレーション | 集積トランジスタデバイスのシリサイド構造、および当該シリサイド構造を提供する方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1770789A2 (en) | 2007-04-04 |
US9659962B2 (en) | 2017-05-23 |
JP2011066433A (ja) | 2011-03-31 |
US8188551B2 (en) | 2012-05-29 |
EP2290698A3 (en) | 2012-06-20 |
TWI329926B (en) | 2010-09-01 |
US8722473B2 (en) | 2014-05-13 |
EP2290698A2 (en) | 2011-03-02 |
KR100911743B1 (ko) | 2009-08-10 |
US20140203366A1 (en) | 2014-07-24 |
US20120199909A1 (en) | 2012-08-09 |
EP2293339A2 (en) | 2011-03-09 |
EP2293339A3 (en) | 2012-06-20 |
EP1770789A3 (en) | 2010-07-07 |
TW200742068A (en) | 2007-11-01 |
JP4996903B2 (ja) | 2012-08-08 |
JP2007123867A (ja) | 2007-05-17 |
US20070075351A1 (en) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100911743B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
US7755144B2 (en) | Multiple-gate MOS transistors | |
US9269635B2 (en) | CMOS Transistor with dual high-k gate dielectric | |
US8399934B2 (en) | Transistor device | |
US7344934B2 (en) | CMOS transistor and method of manufacture thereof | |
US7592678B2 (en) | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof | |
US8507347B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US8169033B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US20070052037A1 (en) | Semiconductor devices and methods of manufacture thereof | |
US20060134870A1 (en) | Transistor device and method of manufacture thereof | |
US20080050898A1 (en) | Semiconductor devices and methods of manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B90T | Transfer of trial file for re-examination | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
E801 | Decision on dismissal of amendment | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080229 Effective date: 20080929 |
|
S901 | Examination by remand of revocation | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
S601 | Decision to reject again after remand of revocation | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130726 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140725 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150724 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170728 Year of fee payment: 9 |