KR20070026632A - 적층 기판 및 프로브 카드 - Google Patents

적층 기판 및 프로브 카드 Download PDF

Info

Publication number
KR20070026632A
KR20070026632A KR1020067026970A KR20067026970A KR20070026632A KR 20070026632 A KR20070026632 A KR 20070026632A KR 1020067026970 A KR1020067026970 A KR 1020067026970A KR 20067026970 A KR20067026970 A KR 20067026970A KR 20070026632 A KR20070026632 A KR 20070026632A
Authority
KR
South Korea
Prior art keywords
surface layer
layer
probe card
circuit board
substrate
Prior art date
Application number
KR1020067026970A
Other languages
English (en)
Other versions
KR100812418B1 (ko
Inventor
준 모치즈키
히사토미 호사카
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070026632A publication Critical patent/KR20070026632A/ko
Application granted granted Critical
Publication of KR100812418B1 publication Critical patent/KR100812418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 적층 기판이나 프로브 카드에 있어서, 특수한 재료를 사용하지 않고 열변형을 각별히 억제하는 것을 목적으로 한다. 본 발명에 따르면, 피검사체와 전기적으로 접촉하는 프로브와 전기적으로 도통이 자유롭게 접속된 회로 기판을 적어도 하나 갖는 프로브 카드에 있어서, 회로 기판은 기재층과, 이 기재층 중 적어도 피검사체측 면에 적층된 표면층을 구비하고 있다. 표면층은 기재층보다 큰 열팽창율을 가지며, 또한 표면층을 복수로 분할하는 홈이 표면층에 형성되어 있다.

Description

적층 기판 및 프로브 카드{LAMINATED BOARD AND PROBE CARD}
본 발명은 적층 기판 및 프로브 카드에 관한 것으로서, 더욱 상세하게 말하면, 열변형을 억제할 수 있는 적층 기판 및 프로브 카드에 관한 것이다.
적층 기판은 종래부터 전자 기기나 측정 장치 등의 정밀 기기류에 이용되는 전자 부품을 실장하기 위한 기판으로서 필요 불가결한 부품이다. 이들 전자 기기나 정밀 기기는 저온 환경에서 고온 환경까지 여러 가지 환경 하에서 이용되기 때문에, 적층 기판에는 각각 환경에 따른 내후성이 요구된다. 예컨대, 도 8에 도시된 바와 같이, 적층 기판(1)은 기재층(2)과 표면층(3)과 복수의 전극(4)을 갖고 있다. 표면층(3)이 기재층(2)보다 큰 열팽창율을 갖는 경우에는, 적층 기판(1)이 고온 환경에 노출되면 표면층(3)이 기재층(2)보다 크게 신장되기 때문에, 적층 기판(1)은 도 8의 화살표로 도시한 바와 같이 만곡된다. 또한, 도 8에서는 기재층(2) 및 표면층(3)은 모두 단층으로 도시하고 있지만, 적층 기판(1)은 기재층(2)이 복수 층으로 구성된 다층 기판으로서 구성된 것이 일반적이다.
또한, 반도체 제조 분야에 있어서 디바이스의 전기적 특성 검사를 행하는 프로브 장치의 경우에는 디바이스의 사용 환경에 따른 저온 시험이나 고온 시험을 행하기 위해서 프로브 장치에 이용되는 회로 기판은 온도의 영향을 받아 열변형되기 쉽다. 특히, 프로브 카드에 이용된 적층 기판은 저온 환경이나 고온 환경에 직접 노출되기 때문에, 특별히 온도의 영향이 크다.
프로브 장치는 예컨대 도 9의 (a)에 도시된 바와 같이, 웨이퍼(W)를 반송하는 로더(loader)실(1)과, 로더실(1)로부터 인도된 웨이퍼(W)의 전기적 특성 검사를 행하는 프로버(prober)실(2)을 구비하고 있다. 프로버실(2)은 도 9의 (a)에 도시된 바와 같이, 로더실(1)로부터 반송된 웨이퍼(W)를 적재하고 또한 승강 기구를 내장한 적재대(메인척)(3)와, 메인척(3)을 X 및 Y 방향으로 이동시키는 XY 테이블(4)과, XY 테이블(4)을 통해 이동하는 메인척(3)의 위쪽에 배치된 프로브 카드(5)와, 프로브 카드(5)를 착탈 가능하게 유지하는 카드 유지 기구(이하, 「클램프 기구」라고 칭함. 도시하지 않음)와, 프로브 카드(5)의 복수의 프로브(5A)와 메인척(3) 상의 웨이퍼(W)의 복수의 전극 패드를 정확히 정렬하는 얼라이먼트 기구(6)를 구비하고 있다. 얼라이먼트 기구(6)는 웨이퍼(W)를 촬상하는 상부 카메라(6A)와, 프로브(5A)를 촬상하는 하부 카메라(6B)를 구비하고 있다.
또한, 도 9의 (a)에 도시된 바와 같이, 프로버실(2)의 상면에는 헤드 플레이트(7)가 장착되고, 헤드 플레이트(7)의 개구부에는 프로브 카드(5)를 착탈이 자유롭게 유지하는 클램프 기구가 장착되어 있다. 그리고, 헤드 플레이트(7)에는 테스터(도시하지 않음)의 테스트 헤드(T)가 선회 가능하게 설치되고, 테스트 헤드(T)와 프로브 카드(5)는 접속링(포고링)(8)을 통해 전기적으로 접속되어 있다. 그리고, 테스터로부터 검사용 신호를 테스트 헤드(T), 퍼포먼스 보드 및 포고링(8)을 통해 프로브(5A)로 송신하고, 프로브(5A)로부터 웨이퍼(W)의 전극 패드에 검사용 신호를 인가하여 웨이퍼(W)에 형성된 복수의 반도체 소자(디바이스)의 전기적 특성 검사를 행한다.
그런데, 프로브 카드(5)를 구성하는 회로 기판(5B)이 예컨대 도 9의 (b)에 도시된 바와 같이, 유리 섬유 등의 무기 절연 재료로 이루어진 기재층(5C)과, 이 기재층(5C)의 양면에 적층된 수지 등의 유기 절연 재료로 이루어진 표면층(5D)과, 전극(5E)을 구비하여 구성되어 있는 경우에는, 고온 검사시에 메인척(3)측의 표면층(5D)(도 9에서는 하측)이 포고링(8)측의 표면층(5D)(도 9에서는 상측)보다 고온이 되어 크게 팽창되기 때문에, 회로 기판(5B)이 화살표 방향으로 만곡되고, 전극(5E)이 포고링(8)의 포고핀으로부터 위치가 어긋나 검사의 신뢰성을 저하시킬 우려가 있다.
그래서, 특허 문헌 1에 있어서, 열변형량이 적은 반도체 장치 검사용 지그(핀 프로브형 지그)가 제안되어 있다. 특허 문헌 1에 기재한 반도체 장치 검사용 지그는 프로브와 다층 프린트 배선판으로 이루어지고, 상기 다층 프린트 배선판은 적어도 프로브와 접속한 단자를 갖는 도체 회로(1)와, 검사 장치와 접속하는 단자를 갖는 도체 회로(2)와, 이들 회로 도체층을 지지한 2층 이상의 전기 절연층과, 이들 회로 도체층간을 전기적으로 접속한 관통 구멍으로 이루어지며, 도체 회로(1)를 지지하는 전기 절연층의 평면 방향의 열팽창 계수를 도체 회로(2)를 지지하는 전기 절연층의 평면 방향의 열팽창 계수보다 작게 한 것이다.
특허 문헌 1: 일본 특허 공개 평성 제9-133710호 공보
그러나, 특허 문헌 1에 기재한 반도체 장치 검사용 지그에 이용된 다층 프린트 배선판은 열변형을 억제할 수 있는 반면, 도체 회로(1)를 지지하는 전기 절연층의 평면 방향의 열팽창 계수가 도체 회로(2)를 지지하는 전기 절연층의 평면 방향의 열팽창 계수보다 작아지도록 전기 절연층을 형성하는 재료(유리 섬유 천 등의 무기 절연 재료)를 다수 중에서 선택해야만 하고, 따라서 전기 절연층의 층구성이 특수 사양이 되기 때문에, 제조 비용이 비싸진다고 하는 과제가 있었다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로서, 열변형을 각별히 억제할 수 있는 동시에 특수한 재료를 사용하지 않고 저비용으로 제조할 수 있는 적층 기판 및 프로브 카드를 제공하는 것을 목적으로 하고 있다.
본 발명의 적층 기판은 기재층과, 이 기재층 중 적어도 한쪽 면에 적층된 표면층을 구비하고, 상기 표면층은 상기 기재층보다 큰 열팽창율을 갖는 적층 기판에 있어서, 상기 표면층을 복수로 분할하는 홈을 상기 표면층에 형성한 것을 특징으로 한다.
상기 표면층의 분할 홈으로부터 상기 기재층이 노출되어 있어도 좋다. 또한, 상기 기재층의 다른 쪽 면에 제2 표면층을 마련하여도 좋다. 또한, 상기 표면층은 유기 절연 재료로 형성되어도 좋고, 또한, 상기 기재층이 무기 절연 재료로 형성되어도 좋다.
본 발명의 프로브 카드는 피검사체와 전기적으로 접촉하는 프로브와 전기적으로 도통이 자유롭게 접속된 적어도 하나의 회로 기판을 구비한 프로브 카드에 있어서, 상기 회로 기판은 기재층과, 이 기재층 중 적어도 상기 피검사체측 면에 적층된 표면층을 구비하고, 상기 표면층은 상기 기재층보다 큰 열팽창율을 가지며, 또한, 상기 표면층을 복수로 분할하는 홈이 상기 표면층에 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 다른 관점에 따르면, 본 발명은 피검사체와 전기적으로 접촉하는 접촉기를 구비하고, 상기 접촉기는 복수의 프로브와 이들 프로브가 부착된 회로 기판을 갖는 프로브 카드에 있어서, 상기 회로 기판은 기재층과, 이 기재층 중 적어도 상기 피검사체측 면에 적층된 표면층을 구비하며, 상기 표면층은 상기 기재층보다 큰 열팽창율을 가지며, 또한, 상기 표면층을 복수로 분할하는 홈이 상기 표면층에 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 프로브 카드에 있어서는, 상기 표면층의 분할 홈으로부터 상기 기재층이 노출되어 있어도 좋다. 또한, 상기 기재층의 다른 쪽 면에 제2 표면층을 마련하여도 좋다. 더욱이, 상기 표면층이 유기 절연 재료로 형성되어도 좋고, 상기 기재층은 무기 절연 재료로 형성되어도 좋다.
본 발명에 따르면, 열변형을 각별히 억제할 수 있는 동시에 특수한 재료를 사용하지 않고 적층 기판 및 프로브 카드를 저비용으로 제조할 수 있다.
도 1은 본 발명의 프로브 카드의 일 실시 형태의 사용 형태를 도시한 단면도.
도 2는 도 1의 프로브 카드에 있어서의 접촉기의 주요부를 도시한 단면도.
도 3은 도 1의 프로브 카드에 있어서의 회로 기판의 일부를 도시한 단면도.
도 4는 도 2의 접촉기와 메인척의 관계를 모식적으로 도시한 단면도.
도 5의 (a) 내지 (c)는 각각 회로 기판의 열팽창 측정 부위를 설명하기 위한 단면도.
도 6은 도 3의 회로 기판의 온도와 열팽창율의 관계를 나타낸 그래프.
도 7은 본 발명의 적층 기판의 다른 실시 형태의 주요부를 도시한 단면도.
도 8은 종래의 적층 기판의 열변형을 설명하기 위한 단면도.
도 9의 (a)는 종래의 프로브 카드를 적용한 프로브 장치의 일부를 파단하여 도시한 단면도이고, (b)는 (a)에 도시하는 프로브 카드에 적용된 회로 기판의 열변형을 설명하기 위한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 프로브 카드
11 : 접촉기
11A : 제2 회로 기판
11B : 기재층
11C, 11D : 표면층
11I : 홈
12 : 회로 기판
12A : 기재층
12C, 12D : 표면층
12F : 홈
50 : 적층 기판
51 : 기재층
52 : 표면층
54 : 홈
이하, 도 1 내지 도 4에 도시된 각 실시 형태에 기초하여 본 발명을 설명한다. 도 1은 본 발명의 프로브 카드의 일 실시 형태의 사용 형태를 도시한 단면도, 도 2는 도 1에 도시된 접촉기의 주요부를 도시한 단면도, 도 3은 도 1에 도시된 회로 기판의 일부를 도시한 단면도, 도 4는 도 2에 도시된 접촉기와 메인척의 관계를 모식적으로 도시한 단면도, 도 5의 (a) 내지 (c)는 각각 회로 기판의 열팽창 측정 부위를 설명하기 위한 단면도, 도 6은 도 3에 도시된 회로 기판의 온도와 열팽창율의 관계를 나타낸 그래프, 도 7은 본 발명의 적층 기판의 다른 실시 형태의 주요부를 도시한 단면도이다.
본 실시 형태의 프로브 카드(10)는 예컨대 도 1에 도시된 바와 같이 피검사체, 예컨대, 웨이퍼(W)와 전기적으로 접촉하는 접촉기(11)와, 이 접촉기(11)와 전기적으로 도통이 자유롭게 접속된 회로 기판(12)과, 이 회로 기판(12)을 보강하는 보강 부재(13)를 구비하고, 카드 홀더(20)를 통해 프로브 장치의 프로브실(도시하지 않음)에 장착되며, 메인척(30) 상의 웨이퍼(W)와 대향하도록 배치되어 있다. 접촉기(11)와 회로 기판(12) 사이에는 인터포저(접속 중계 매체)(14)가 개재되고, 인터포저(14)를 통해 접촉기(11)와 회로 기판(12)이 전기적으로 접속되어 있다. 접촉 기(11)는 인터포저(14)가 개재된 상태에서 고정구(15) 및 체결 부재(16)에 의해 회로 기판(12)에 대하여 고정되어 있다.
그리고, 상기 접촉기(11)는 도 2에서 부분적으로 확대하여 도시한 바와 같이, 예컨대 제2 회로 기판(11A)과, 이 제2 회로 기판(11A)의 하면에 웨이퍼(W)의 복수의 전극 패드(도시하지 않음)에 대응하여 배치된 복수의 프로브(11B)를 구비하고 있다. 제2 회로 기판(11A)은 예컨대 세라믹 등의 무기 절연 재료로 이루어진 기재층(11C)과, 기재층(11C)의 하면 및 상면에 각각 적층된 폴리이미드수지 등의 유기 절연 재료로 이루어진 표면층(11D, 11E)과, 상하의 표면층(11D, 11E)에 프로브(11B)에 각각 대응시켜 형성된 단자 전극(11F, 11G)과, 상하의 단자 전극(11F, 11G)을 접속하는 배선(11H)을 가지며, 복수의 칩을 동시에 검사할 수 있도록 구성되어 있다.
접촉기(11)의 기재층(11C)이 예컨대 세라믹로 형성되어 있는 경우에는, 예컨대 마이크로머신 기술 등의 미세 가공 기술을 이용함으로써 접촉기를 형성할 수 있다. 또한, 기재층(11C) 및 표면층(11D, 11E)은 모두 단층으로 형성된 것이어도 좋고, 복수 층으로 형성된 것이어도 좋다. 배선(11H)은 기재층(11C) 및 표면층(11D, 11E)에 형성된 비아 홀 도체나 도체 패턴에 의해 구성되어 있다.
기재층(11C)은 무기 절연 재료로 형성되고, 표면층(11D, 11E)은 유기 절연 재료로 형성되기 때문에, 표면층(11D, 11E)은 기재층(11C)보다 열팽창 계수가 커서 표면층(11D, 11E)은 각각 기재층(11C)보다 크게 팽창되는 동시에 하측의 표면층(11D)이 상측의 표면층(11E)보다 크게 팽창되어서 그 상태에서는 전술한 바와 같 이 제2 회로 기판(11A)이 아래쪽으로 팽출하여 아래쪽으로 만곡되어 변형한다.
그래서, 본 실시 형태에서는, 하측의 표면층(11D)에 복수의 홈(11I)을 형성하고, 이들 홈(11I)에 의해 표면층(11D)이 복수의 영역으로 분할되어 있다. 이들 홈(11I)은 예컨대 표면층(11D)을 스크린 인쇄함으로써 표면층(11D)과 동시에 형성할 수 있다. 이와 같이 하측의 표면층(11D)에 복수의 홈(11I)을 형성함으로써 표면층(11D)을 복수의 영역으로 분할하고, 독립된 복수의 열팽창 영역으로서 미세하게 분산시켜 하측의 표면층(11D)의 열팽창을 상측의 표면층(11E)의 열팽창보다 억제하였기 때문에, 회로 기판(11A), 나아가서는 접촉기(11)의 열변형도 억제할 수 있다. 따라서, 프로브(11B)와 웨이퍼(W)의 전극 패드를 확실하게 접촉시키는 동시에, 단자 전극(11G)과 인터포저(14)를 확실하게 접촉시켜 검사의 신뢰성을 높일 수 있다. 이들 홈(11I)은 회로 패턴을 손상시키지 않는 범위에서 하측의 표면층(11D)에 대하여 종횡의 어느 한 방향으로 복수 형성하여도 좋고, 또한, 종횡 양 방향으로 복수 형성하여도 좋다. 본 실시 형태에서는 홈(11I)은 한 방향으로만 형성되어 있다.
또한, 포고링과 접촉하는 회로 기판(12)에 대해서도 제2 회로 기판(11A)과 동일한 열 대책이 강구되고 있다. 즉, 회로 기판(12)은 예컨대 도 3에 도시된 바와 같이, 세라믹, 유리 섬유 등의 무기 절연 재료로 형성된 기재층(12A)과, 기재층(12A)의 상하 양면에 적층된 폴리이미드수지 등의 유기 절연 재료로 이루어진 표면층(12B, 12C)과, 상하의 표면층(12B, 12C) 상에 각각 형성된 단자 전극(12D, 12E)을 구비하고, 하측의 표면층(12B)에는 제2 회로 기판(11A)의 경우와 마찬가지로 복수의 홈(12F)이 스크린 인쇄법 등으로 형성되어 있다.
회로 기판(12) 하측의 복수의 단자 전극(12D)은 인터포저(14)의 접촉 단자(도시하지 않음)와 전기적으로 접촉하고, 상측의 복수의 단자 전극(12E)은 포고링을 구성하는 복수의 포고핀과 전기적으로 접촉함으로써, 회로 기판(12)은 접촉기(11)와 포고링(도시하지 않음)을 전기적으로 접속하는 역할을 갖고 있다. 하측의 표면층(12B)은 프로브실측에 인접해 있기 때문에, 검사시에는 상측의 표면층(12C)보다도 온도가 높아지지만, 하측의 표면층(12B)에는 복수의 홈(12F)이 형성되어 있기 때문에, 이들 홈(12F)에 의해 회로 기판(12)의 열변형에 따른 만곡이 억제된다. 따라서, 회로 기판(12)의 상하의 단자 전극(12D, 12E)과, 인터포저(14) 및 포고핀 각각을 확실하게 접촉시킬 수 있고, 나아가서는 검사의 신뢰성을 높일 수 있다.
다음에, 프로브 카드(10)의 동작에 대해서 설명한다. 도 4에 도시된 바와 같이 메인척(30) 상에 웨이퍼(W)를 적재하고, 메인척(30)의 가열원(31)에 의해 웨이퍼(W)를 예컨대 150℃ 정도까지 가열하여 웨이퍼(W)의 고온 검사를 실시한다. 검사시에는 메인척(30)이 X, Y 방향으로 이동하여 웨이퍼(W)의 인덱스를 제공하는 동시에 Z 방향에서의 승강을 반복하여 접촉기(11)와 웨이퍼(W)의 접촉, 이격을 반복한다. 따라서, 프로브 카드(10)도 웨이퍼(W)와 마찬가지로 150℃에 가까운 온도까지 승온한다.
이 때, 제2 회로 기판(11A)의 하면은 상면보다도 높은 온도까지 승온하고, 하측의 표면층(11D)과 상측의 표면층(11E) 사이에서 큰 온도차를 발생시킨다. 더구나, 기재층(11C)은 세라믹으로 형성되고, 표면층(11D)은 폴리이미드수지로 형성되고 있기 때문에, 표면층(11D, 11E)은 각각 기재층(11C)보다 크게 팽창되는 동시에 하측의 표면층(11D)이 상측의 표면층(11D)보다 크게 팽창되고, 제2 회로 기판(11A)이 아래쪽으로 팽출하여 아래쪽으로 만곡되려고 한다. 그러나, 하측의 표면층(11D)은 전술한 바와 같이 홈(11I)을 통해 복수로 분할되어 있기 때문에, 표면층(11D)은 분할 영역마다 독립적으로 열팽창되고, 도 4에 화살표로 도시한 바와 같이 인접한 영역의 열팽창에 의해 서로의 팽창에 의한 변형을 상쇄하는 힘이 작용하여 표면층(11D) 전체의 열팽창을 억제할 수 있으며, 나아가서는 하측의 표면층(11D)의 열팽창이 상측의 표면층(11E)의 열팽창에 가까워져 제2 회로 기판(11A)의 열변형을 각별히 억제할 수 있다. 이 결과, 접촉기(11)의 프로브(11B)와 메인척(30) 상의 웨이퍼(W)가 확실하게 접촉하는 동시에 단자 전극(11G)과 인터포저(14)가 확실하게 접촉하기 때문에, 검사의 신뢰성을 높일 수 있다.
또한, 포고링과 전기적으로 접촉하는 회로 기판(12)도 접촉기(11)의 제2 회로 기판(11A)과 마찬가지로 프로브 장치 내에 인접한 하측의 표면층(12B)에 홈(12F)이 형성되어 있기 때문에, 하측의 표면층(12B)이 상측의 표면층(12C)보다도 고온이 되어도 홈(12F)에 의해 분할된 영역이 독립적으로 팽창되어 인접한 영역 사이에서 열팽창을 상쇄하기 때문에, 하측의 표면층(12B)의 열팽창이 각별히 억제되며, 나아가서는 회로 기판(12)의 열변형에 따른 만곡이 억제된다. 따라서, 상하의 단자 전극(12D, 12E)이 각각 인터포저(14) 및 포고링과 위치가 어긋나지 않게 초기의 접촉 상태를 유지하여 검사의 신뢰성을 높일 수 있다.
회로 기판(12)의 열팽창에 의한 변형을 관찰하기 위해서 회로 기판(12)과 동일한 직사각 형상의 회로 기판을 제작하여 측정용 기판으로서 준비하였다. 이 측정 용 기판을 실온에서 150℃까지 가열하고, 50℃, 75℃, 100℃, 125℃ 및 150℃에서의 측정용 기판의 신장을 복수 지점에서 측정하며, 이들 측정 결과에 기초하여 각 측정 지점에서의 열팽창율을 각각 구하였다. 측정용 기판은 하측의 표면층(12B)에는 3 ㎜ 폭의 홈(12F)을 서로 평행하게 하여 한 방향으로 형성하고, 상측의 표면층(12C)에는 홈이 없는 것을 사용하였다.
홈(12F)이 있는 표면층(12B)에서는, 도 5의 (a)에 도시된 바와 같이 3개의 홈(12F)을 따른 35.103∼35.118 ㎜ 범위(L)에서 5개 지점을 샘플링하고, 각각의 지점에서의 신장에 기초한 열팽창율을 설정 온도마다 구하여 각 설정 온도에 대한 5개 지점의 열팽창율의 평균치를 도 6의 그래프에 ◆표로 나타내었다. 또한, 도 5의 (a)의 방향으로 직교하는 방향, 즉 도 5의 (b)에 도시된 바와 같이 홈(12F)을 따른 96.925∼98.411 ㎜ 범위(M)에서 10개 지점을 샘플링하고, 각각의 지점에서의 신장에 기초한 열팽창율을 설정 온도마다 구하여, 각 설정 온도에 대한 10개 지점의 열팽창율의 평균치를 도 6의 그래프에 ▲표로 나타내었다. 또한, 홈이 없는 표면층(12C)에 대해서는 도 5의 (c)에 도시된 바와 같이 96.003∼98.021 ㎜ 범위(N)에서 10개 지점을 샘플링하고, 각각의 지점에서의 신장에 기초한 열팽창율을 설정 온도마다 구하여, 각 설정 온도에 대한 10개 지점의 열팽창율의 평균치를 도 6의 그래프에 ■표로 나타내었다. 또한, 도 5의 (a) 내지 (c)에서는 한 면에만 표면층(12B) 또는 표면층(12C)을 마련한 것에 대해서 도시하고 있지만, 실제로는 기재층(12A)의 양면에 표면층(12B, 12C)이 있는 것을 사용하였다.
도 6에 나타낸 결과에 따르면, 홈(12F)을 형성한 표면층(12B)은 홈(12F)을 따른 방향 및 이것에 직교하는 방향 중 어느 한쪽 방향에서도 75∼150℃의 고온하에서 4.4∼5.0 ppm의 열팽창율을 보였다. 이것에 대하여, 홈이 없는 표면층(12C)은 75∼150℃의 고온하에서 6.6∼6.7 ppm의 열팽창율을 보이고, 홈(12F)을 형성한 표면층(12B)보다 큰 열팽창율을 보이는 것을 알 수 있다. 따라서, 표면층(12B)에 홈(12F)을 형성함으로써 표면층(12B)의 열팽창을 억제할 수 있고, 나아가서는 측정용 기판의 열변형을 억제할 수 있으며, 홈(12F)이 기판의 열변형을 억제하는 데에 있어서 유효하다는 것을 확인할 수 있었다.
이상 설명한 바와 같이 본 실시 형태에 따르면, 웨이퍼(W)와 전기적으로 접촉하는 프로브(11B)와 전기적으로 도통이 자유롭게 접속된 회로 기판(12)을 구비한 프로브 카드에 있어서, 회로 기판(12)은 기재층(12A)과, 이 기재층(12A)의 상하 양면에 적층된 표면층(12B, 12C)을 구비하고, 표면층(12B, 12C)은 기재층(12A)보다 큰 열팽창율을 가지며, 또한, 웨이퍼(W)측의 표면층(12B)을 복수로 분할하는 홈(12F)을 표면층(12B)에 형성하였기 때문에, 웨이퍼(W)측의 표면층(12B)의 열팽창을 포고링측의 표면층(12C)의 열팽창보다도 억제할 수 있었다. 따라서, 회로 기판(12)의 열변형을 억제하여 회로 기판(12)과 인터포저(14) 및 포고링과의 위치 어긋남을 확실하게 방지할 수 있고, 나아가서는 웨이퍼(W) 검사의 신뢰성을 높일 수 있다. 더구나, 하측의 표면층(12B)에 복수의 홈(12F)을 형성하기만 하여도 되기 때문에, 기재층(12A) 및 표면층(12B)에 특수한 재료를 사용하지 않고 저비용으로 회로 기판(12)을 제조할 수 있다.
또한, 본 실시 형태에 따르면, 접촉기(11)를 구성하는 제2 회로 기판(11A) 에 대해서도 웨이퍼(W)측 표면층(11D)에 복수의 홈(11I)을 형성하여 회로 기판(12)과 마찬가지로 구성하였기 때문에, 웨이퍼(W)측 표면층(11D)의 열팽창을 인터포저(14)측 표면층(11E)의 열팽창보다도 억제할 수 있고, 나아가서는 제2 회로 기판(11A)의 열변형을 억제하여 접촉기(11)와 웨이퍼(W) 및 인터포저(14)와의 위치 어긋남을 확실하게 방지할 수 있으며, 웨이퍼(W) 검사의 신뢰성을 높일 수 있다.
또한, 본 실시 형태에 따르면, 회로 기판(12)의 기재층(12A)을 유리 섬유 등의 무기 절연 재료에 의해 구성하는 동시에 표면층(12B, 12C)을 폴리이미드수지 등의 유기 절연 재료에 의해 구성하였기 때문에, 빌드업법 등에 의해 내부 배선이나 전극(12D, 12E)을 고정밀도로 형성할 수 있다. 또한, 기재층(12A)을 세라믹에 의해 구성하는 내열성 등을 부여할 수 있다. 또한, 접촉기(11)를 구성하는 제2 회로 기판(11A)에 대해서도 회로 기판(12)과 동일한 작용 효과를 기할 수 있다. 더욱이, 제2 회로 기판(11A)을 세라믹으로 형성함으로써 프로브(11B)의 미세화에 대응할 수 있다.
도 7은 한 면에만 표면층을 갖는 적층 기판을 도시하고 있다. 즉, 적층 기판(50)은 기재층(51)과, 기재층(51)의 상면에 적층된 표면층(52)과, 표면층(52) 상에 형성된 전극(53)을 가지며, 표면층(52)이 기재층(51)보다 큰 열팽창 계수를 갖고 있다. 그리고, 표면층(52)에는 복수(도 7에서는 하나의 홈만을 도시하고 있음)의 홈(54)이 형성되어 있다. 또한, 기재층(51) 및 표면층(52)은 모두 단층이어도 좋고, 복수 층이어도 좋다. 이 경우에 있어서도 표면층(52)에 복수의 홈(54)을 형성하였기 때문에, 표면층(52)의 열팽창을 억제할 수 있고, 나아가서는 적층 기 판(50)의 열변형을 억제할 수 있다.
상기 각 실시 형태에서는 적층 기판을 프로브 카드에 적용한 것에 대해서 설명하였지만, 본 발명은 상기 각 실시 형태에 한정되지 않고, 본 발명의 적층 기판은 고온 환경에 노출되는 적층 기판에 널리 적용할 수 있다.
본 발명은 고온 환경에 노출되는 적층 기판이나 프로브 카드에 적합하게 이용할 수 있다.

Claims (15)

  1. 기재층과, 이 기재층 중 적어도 한쪽 면에 적층된 표면층을 구비하고, 상기 표면층은 상기 기재층보다 큰 열팽창율을 갖는 적층 기판으로서,
    상기 표면층을 복수로 분할하는 홈이 상기 표면층에 형성되는 것인 적층 기판.
  2. 제1항에 있어서, 상기 표면층의 분할 홈으로부터 상기 기재층이 노출되어 있는 것인 적층 기판.
  3. 제1항에 있어서, 상기 기재층의 다른 쪽 면에는 제2 표면층이 마련되어 있는 것인 적층 기판.
  4. 제1항에 있어서, 상기 표면층은 유기 절연 재료로 형성되는 것인 적층 기판.
  5. 제1항에 있어서, 상기 기재층은 무기 절연 재료로 형성되는 것인 적층 기판.
  6. 피검사체와 전기적으로 접촉하는 프로브와 전기적으로 도통이 자유롭게 접속된 회로 기판을 적어도 하나 갖는 프로브 카드에 있어서,
    상기 회로 기판은 기재층과, 이 기재층 중 적어도 상기 피검사체측 면에 적 층된 표면층을 구비하고, 상기 표면층은 상기 기재층보다 큰 열팽창율을 가지며, 또한, 상기 표면층을 복수로 분할하는 홈이 상기 표면층에 형성되어 있는 것인 프로브 카드.
  7. 제6항에 있어서, 상기 표면층의 분할 홈으로부터 상기 기재층이 노출되어 있는 것인 프로브 카드.
  8. 제6항에 있어서, 상기 기재층의 다른 쪽 면에는 제2 표면층이 마련되어 있는 것인 프로브 카드.
  9. 제6항에 있어서, 상기 표면층은 유기 절연 재료로 형성되는 것인 프로브 카드.
  10. 제6항에 있어서, 상기 기재층은 무기 절연 재료로 형성되는 것인 프로브 카드.
  11. 피검사체와 전기적으로 접촉하는 접촉기를 구비하는 프로브 카드로서, 상기 접촉기는 복수의 프로브와 이들 프로브가 부착된 회로 기판을 갖는 것인 상기 프로브 카드에 있어서,
    상기 회로 기판은 기재층과, 이 기재층 중 적어도 상기 피검사체측 면에 적 층된 표면층을 구비하고, 상기 표면층은 상기 기재층보다 큰 열팽창율을 가지며, 또한, 상기 표면층을 복수로 분할하는 홈이 상기 표면층에 형성되어 있는 것인 프로브 카드.
  12. 제11항에 있어서, 상기 표면층의 분할 홈으로부터 상기 기재층이 노출되어 있는 것인 프로브 카드.
  13. 제11항에 있어서, 상기 기재층의 다른 쪽 면에는 제2 표면층이 마련되어 있는 것인 프로브 카드.
  14. 제11항에 있어서, 상기 표면층은 유기 절연 재료로 형성되는 것인 프로브 카드.
  15. 제11항에 있어서, 상기 기재층은 무기 절연 재료로 형성되는 것인 프로브 카드.
KR1020067026970A 2004-05-24 2005-05-24 적층 기판 및 프로브 카드 KR100812418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004153231A JP4727948B2 (ja) 2004-05-24 2004-05-24 プローブカードに用いられる積層基板
JPJP-P-2004-00153231 2004-05-24

Publications (2)

Publication Number Publication Date
KR20070026632A true KR20070026632A (ko) 2007-03-08
KR100812418B1 KR100812418B1 (ko) 2008-03-10

Family

ID=35428494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026970A KR100812418B1 (ko) 2004-05-24 2005-05-24 적층 기판 및 프로브 카드

Country Status (5)

Country Link
US (1) US7750655B2 (ko)
JP (1) JP4727948B2 (ko)
KR (1) KR100812418B1 (ko)
TW (1) TW200620519A (ko)
WO (1) WO2005114228A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136646A1 (en) * 2007-05-08 2008-11-13 Phicom Corporation Multilayer substrate and electrical tester having the same
KR101012735B1 (ko) * 2005-12-05 2011-02-09 니혼 하츠쵸 가부시키가이샤 프로브 카드
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011627A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY147876A (en) 2005-12-05 2013-01-31 Nhk Spring Co Ltd Probe card
JP4842640B2 (ja) * 2005-12-28 2011-12-21 日本発條株式会社 プローブカードおよび検査方法
JP5194215B2 (ja) * 2008-03-21 2013-05-08 豊丸産業株式会社 パチンコ機
KR20100019885A (ko) * 2008-08-11 2010-02-19 삼성전기주식회사 프로브 카드 제조 방법
KR20100025900A (ko) * 2008-08-28 2010-03-10 삼성전기주식회사 프로브 카드 및 그의 제조 방법
JP2010243303A (ja) * 2009-04-04 2010-10-28 Advanced Systems Japan Inc 低熱膨張インターポーザ
JP2010243302A (ja) * 2009-04-04 2010-10-28 Advanced Systems Japan Inc 干渉防止構造プローブカード
CN102033144B (zh) * 2009-09-30 2013-10-23 株式会社神户制钢所 电接点构件
JP5079890B2 (ja) * 2011-01-05 2012-11-21 東京エレクトロン株式会社 積層基板及びプローブカード
JPWO2013061486A1 (ja) * 2011-10-26 2015-04-02 ユニテクノ株式会社 コンタクトプローブおよびそれを備えた検査ソケット
US10371719B2 (en) * 2016-04-17 2019-08-06 Kinsus Interconnect Technology Corp. Printed circuit board circuit test fixture with adjustable density of test probes mounted thereon
JP2019160937A (ja) * 2018-03-09 2019-09-19 東京エレクトロン株式会社 位置補正方法、検査装置及びプローブカード
US11262401B2 (en) * 2020-04-22 2022-03-01 Mpi Corporation Wafer probe station

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218149A (ja) * 1992-02-04 1993-08-27 Tokyo Electron Ltd プローブ装置
JP3066784B2 (ja) * 1992-12-14 2000-07-17 東京エレクトロン株式会社 プローブカード及びその製造方法
JPH0763787A (ja) * 1993-06-16 1995-03-10 Nitto Denko Corp プローブ構造
EP0629867B1 (en) 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
JPH0763786A (ja) 1993-06-16 1995-03-10 Nitto Denko Corp プローブ構造
JPH07263863A (ja) * 1994-03-24 1995-10-13 Matsushita Electric Ind Co Ltd 厚膜多層基板
JP4108784B2 (ja) * 1997-05-19 2008-06-25 松下電器産業株式会社 回路基板
JP3365612B2 (ja) * 1998-01-30 2003-01-14 富士通株式会社 電子装置用試験装置
JP3565086B2 (ja) 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
JP2003501819A (ja) 1999-05-27 2003-01-14 ナノネクサス インコーポレイテッド 電子回路のための大規模並列処理インターフェース
WO2001098793A2 (en) 2000-06-20 2001-12-27 Nanonexus, Inc. Systems for testing integraged circuits during burn-in
AU6509500A (en) 1999-07-28 2001-02-19 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit waferprobe card assemblies
JP2001056346A (ja) 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP4476467B2 (ja) 2000-11-06 2010-06-09 東京エレクトロン株式会社 コンタクタの組立装置及び組立方法
KR100445077B1 (ko) * 2001-06-28 2004-08-21 동부전자 주식회사 반도체소자의 제조방법
TW546858B (en) * 2001-07-11 2003-08-11 Formfactor Inc Method of manufacturing a probe card
US7071714B2 (en) * 2001-11-02 2006-07-04 Formfactor, Inc. Method and system for compensating for thermally induced motion of probe cards
JP4391717B2 (ja) * 2002-01-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 コンタクタ及びその製造方法並びにコンタクト方法
JP2003279594A (ja) * 2002-03-26 2003-10-02 Toray Ind Inc プローバ用配線基板およびその製造方法
JP4099412B2 (ja) * 2003-03-19 2008-06-11 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7446544B2 (en) * 2004-03-31 2008-11-04 Jsr Corporation Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012735B1 (ko) * 2005-12-05 2011-02-09 니혼 하츠쵸 가부시키가이샤 프로브 카드
US8149006B2 (en) 2005-12-05 2012-04-03 Nhk Spring Co., Ltd. Probe card
WO2008136646A1 (en) * 2007-05-08 2008-11-13 Phicom Corporation Multilayer substrate and electrical tester having the same
KR100904388B1 (ko) * 2007-05-08 2009-06-26 주식회사 파이컴 다층 기판 및 이를 포함하는 전기 검사 장치
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011627A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011628A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법

Also Published As

Publication number Publication date
US7750655B2 (en) 2010-07-06
TW200620519A (en) 2006-06-16
KR100812418B1 (ko) 2008-03-10
TWI373084B (ko) 2012-09-21
JP2005337737A (ja) 2005-12-08
WO2005114228A1 (ja) 2005-12-01
US20080191720A1 (en) 2008-08-14
JP4727948B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
KR100812418B1 (ko) 적층 기판 및 프로브 카드
KR100828053B1 (ko) 프로브 가드
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
US7372286B2 (en) Modular probe card
KR101267145B1 (ko) 프로브 카드
US8468690B2 (en) Holding member for use in test and method for manufacturing same
US20110031991A1 (en) Probe block
US20080094093A1 (en) Universal array type probe card design for semiconductor device testing
KR101186915B1 (ko) 검사용 접촉 구조체
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
US9459286B2 (en) Large-area probe card and method of manufacturing the same
JP4962929B2 (ja) プローバ装置及びこれに用いるプローブ組立体
TWI484192B (zh) Probe card, inspection device and inspection method
JP5079890B2 (ja) 積層基板及びプローブカード
KR20200007675A (ko) 중간 접속 부재, 및 검사 장치
JP4264310B2 (ja) 基板検査装置
JPH11260871A (ja) プローブ装置
KR101106607B1 (ko) 반도체 장치의 시험 장치
KR100926938B1 (ko) 프로브 카드 조립체 및 그 제조 방법
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法
JP2000241450A (ja) コンタクタ
KR20090122621A (ko) 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee