KR20070004900A

KR20070004900A - 포토 다이오드와 그 제조 방법

Info

Publication number: KR20070004900A
Application number: KR1020067022272A
Authority: KR
Inventors: 케이시 오오하시; 츠토무 이시; 토시오 바바; 준이치 후지카타; 기쿠오 마키타
Original assignee: 닛본 덴끼 가부시끼가이샤
Priority date: 2004-04-05
Filing date: 2005-04-05
Publication date: 2007-01-09
Also published as: US20070194357A1; ATE499705T1; KR100853067B1; CN1965414B; EP1737047A1; WO2005098966A1; DE602005026507D1; US7883911B2; CN1965414A; US20090176327A1; US7728366B2; EP1737047B1; JP4336765B2; JPWO2005098966A1; EP1737047A4

Abstract

본 발명의 쇼트키 포토다이오드(schottky photodiode)는 반도체층과, 반도체층에 접하여 마련된 도전막을 갖는다. 도전막은, 구멍과, 구멍의 주위에 마련되고, 도전막의 막면에 대한 입사광에 의해, 여기된 표면 플라즈몬에 의한 공명 상태를 막면에 생기게 하는 주기 구조를 갖는다. 포토 다이오드는 여기된 표면 플라즈몬에 의해 도전막과 반도체층과의 계면에 발생하는 근접장 광을 검출하며 구멍은, 입사광의 파장보다 작은 직경을 갖는다.

Description

포토 다이오드와 그 제조 방법{PHOTODIODE AND METHOD FOR MANUFACTURING SAME}

본 발명은 적외광 등의 비가시광을 포함하는 광의 신호를 고속으로 전기 신호로 변환하는 포토 다이오드와 그 제조 방법에 관한 것이다.

광신호를 전기 신호로 고속으로 변환하는 디바이스로서, 포토 다이오드가 많이 사용되고 있다. 포토 다이오드는, 정보 처리 분야 및 통신 분야에서 필수의 디바이스로 되어있다.

몇가지 종류의 포토 다이오드가 알려져 있으나, 고속으로 동작하는 포토 다이오드로서 대표적인 것으로, pin형 포토 다이오드가 있다. pin형 포토 다이오드는, 도 1에 도시하는 바와 같이, 실리콘 등의 반도체에 의해 구성되어 있고, i층(진성 반도체층)(51)을 p층(p형 반도체층)(52) 및 n층(n형 반도체층)(53)으로 끼운 구조로 되어 있다. p층(52)은, i층(51)의 표면의 일부에 얇게 형성되어 있고, p층(52)의 주연부를 둘러싸고 p층(52)에 접하도록, 중앙부에도 창(59)이 형성된 제 1의 전극(애노드 전극)(54)이 마련되어 있다. n층(53)의 i층(51)측이 아닌, 표면에 는, 제 2의 전극(캐소드 전극)(55)이 마련되고, 창(59)의 저면에는 p층(52)이 노출함과 함께, p층(52)의 노출 표면에는 반사 방지막(58)이 마련되어 있다.

바이어스 전원(56)에 대해 부하 저항(50)과 이 pin형 포토 다이오드가 직렬로 접속하고 있고, 제 1의 전극(54)측이 부(負), 제 2의 전극(55)측이 정이 되도록, 바이어스 전원(56)에 의해 포토 다이오드에 역바이어스 전압을 가하면, 고저항의 i층(51)의 거의 전역이 전하 캐리어의 공핍층이 된다. 이 상태에서 창(59)을 통하여 입사광(57)이 포토 다이오드 내로 입사하면, 입사광(57)의 포톤은 주로 i층(51)에서 흡수되고 전자-정공 쌍을 생성한다. 발생한 전자 및 정공은 역바이어스 전압에 의해 공핍층 내를 각각 반대의 방향으로 드리프트하여 전류가 생기고, 부하 저항(50)의 양단에서 신호 전압으로서 검출된다.

이와 같은 pin형 포토 다이오드로 광전 변환의 응답 속도를 제한하는 요인의 주된 것은, 부하 저항(50)과 공핍층이 만드는 전기용량과의 곱으로 정해지는 회로 시정수와, 공핍층을 전자 및 정공이 통과하는데 필요로 하는 캐리어 주행 시간이다. 따라서 응답 시간을 향상시키기 위해서는, 회로 시정수를 작게 하던지, 캐리어 주행 시간을 단축하면 좋아진다.

캐리어 주행 시간을 단축하여 응답 속도를 향상시키기 위해, 쇼트키형의 포토 다이오드가 이용되는 경우가 있다. 쇼트키 포토 다이오드(schottky photodiode)는, 도 2에 도시하는 바와 같이, 실리콘 등의 반도체로 이루어지고, n⁺형 반도체층(60)상에 n^-형 반도체층(61)이 형성되고, 또한, n^-형 반도체층(61)의 표면의 일부 에, n^-형 반도체층(61)에 접하도록 반투명 금속막(66)이 마련되어 있다. 반투명 금속막(66)은, 입사광(67)이 투과할 정도로 얇은 금속막이다. 반투명 금속막(66)의 주연부를 둘러싸고 반투명 금속막(66)에 접하도록, 중앙부에도 창(69)이 형성된 제 1의 전극(62)이 마련되어 있다. n⁺형 반도체층(60)의 n^-형 반도체층(61)측이 아닌, 표면에는, 제 2의 전극(63)이 마련되고, 창(69)의 저면에는 반투명 금속막(66)이 노출함과 함께, 반투명 금속막(66)의 노출 표면에는 반사 방지막(68)이 마련되어 있다. 제 1의 전극(62) 및 제 2의 전극(63)에는, 도 1에 도시한 pin형 포토 다이오드의 경우와 마찬가지로, 바이어스 전원(64) 및 부하 저항(65)을 통하여, 역바이어스 전압이 인가된다.

이와 같은 쇼트키 포토 다이오드에서는, n^-형 반도체층(61)의 반투명 금속막(66)에 접하는 계면 부근에는 쇼트키 장벽이 만들어진다. 이 쇼트키 장벽 부근에서는, 반투명 금속막(66)으로부터 n^-형 반도체층(61)을 향하여 전자가 확산하여 공핍층이 된다. 이 상태에서 입사광(67)이 조사되면, n^-형 반도체층(61)에 전자가 생성되고, 이 전자는 역바이어스 전압에 의해 공핍층 내를 드리프트한다. 전자가 공핍층 내를 드리프트함에 의해 전류가 생기고, 부하 저항(65)의 양단에서 신호 전압으로서 검출된다.

도 1에 도시한 바와 같은 pin형 포토 다이오드에서는, 포톤 흡수를 위한 i층(51) 즉 공핍층에 충분한 두께를 갖게 할 필요가 있음에 대해, 쇼트키 포토 다이 오드로는 공핍층을 얇게 하는 것이 가능하기 때문에, 캐리어 주행 시간을 단축할 수 있다. 또한, 쇼트키 포토 다이오드에서는, 소자 표면층에서의 광흡수를 유효하게 이용할 수 있다.

한편, 광전 변환의 응답 속도를 향상시키기 위해 회로 시정수를 작게 하는 경우, 부하 저항치를 작게 하던지, 공핍층의 전기용량을 작게 하면 좋게 된다. 그러나, 회로 시정수를 단축하기 위해 부하 저항의 값을 작게 하면, 취출되는 재생 신호의 전압 레벨이 저하되고, 열잡음 그 밖의 잡음의 영향을 받기 쉽게 되어 SN비(신호 대 잡음비)가 악화한다. 그 때문에, 공핍층의 전기용량을 줄이는 것이, 재생 신호의 SN비를 좋게 하여 판독 에러를 줄이기 위해 필요한 사항이다. 특히, 캐리어 주행 시간을 단축하기 위해 공핍층을 얇게 하면 전기용량은 증가하기 때문에, 고속화를 위해서는 공핍층 또는 쇼트키 접합의 면적을 줄일 필요가 있다. 그러나, 접합 면적을 줄이는 것은 신호광의 이용 효율을 저하시키기 때문에, 이것 또한, 재생 신호의 SN비를 열화시킨다는 문제가 생긴다. 신호광의 이용 효율을 향상시키기 위해, 렌즈 등을 이용하여 집광하는 것도 가능하지만, 렌즈를 마련하는 것은 광전 변환 디바이스 자체의 사이즈를 크게 하여 버리고, 또한, 렌즈와 포토 다이오드와의 위치 맞춤이나, 렌즈와 광화이버 등과의 위치 맞춤의 작업이 번잡하다는 문제점이 생긴다.

이들의 과제에 대해, 근래의 기술의 발전에 수반하여, 이런 종류의 광전 변환 디바이스에 있어서, 금속 표면 플라즈몬을 이용하여 종래보다도 디바이스를 고속화·소형화하기 위한 여러가지의 시도가 행하여지고 있다.

일본 특개소59-108376호 공보(특허 문헌 1)에는, 반도체의 동일면상에 2개의 전극을 설치한 금속/반도체/금속(MSM) 디바이스로 이루어지는 광검출기가 개시되어 있다. 이 MSM형 광검출기는, 일반적으로, 2개의 전극 부근에 쇼트키 장벽을 갖는 쇼트키 포토 다이오드의 일종이다. 전극을 투과한 광의 일부는 반도체에서 흡수되어 자유전자를 생성한다. 이와 같은 MSM형 광검출기에서는, 양자 효율을 높일 목적으로 반도체를 두껍게 하면 전자의 전파 거리가 늘어나기 때문에 동작 속도가 저하된다는 문제가 나타난다. 이 동작 속도 저하를 막기 위해, 일본 특개소59-108376호 공보에서는, 금속의 전극을 주기적인 요철에 따라 마련함으로써, 입사광을 금속 전극의 표면 플라즈몬과 효율적으로 결합시켜 광검출기 내로 전파시키는 구조가 개시되어 있다. 상술한 바와 같은 MSM형 수광 소자의 제조에 적합한 방법으로서, 일본 특개평8-204225호(특허 문헌 2)에는, 반도체상에 금속막을 형성하고, 그-부를 산화하여 광투과성 절연 패턴을 형성하는 방법이 개시되어 있다.

근접장(近接場) 광을 검출하도록 한 수광 소자가 제안되어 있다. 일본 특개평8-204226호 공보(특허 문헌 3)에는, 반도체의 동일면상에 한 쌍의 도전성 전압 인가 부재를 갖는 MSM형 수광 소자에 있어서, 한 쌍의 도전성 전압 인가 부재를 격리하는 광투과성의 절연 패턴의 폭을 파장 이하의 치수로 하고, 광투과성 절연 패턴의 양 옆에 있는 도전성 전압 인가 부재의 단부에서 발생하는 근접장 광을 이용함으로써, 광검출의 응답 속도를 높이는 것이 개시되어 있다. 도전성 전압 인가 부재는, 일반적으로, 금속막으로 구성되어 있다. 이 구성에서는, 근접장 광을 발생시키기 위한 개구의 폭이 효율을 결정하고, 공핍층에서의 전자가 드리프트하는 거리 는 응답 속도를 결정하지만, 광투과성 절연 패턴의 폭이 그대로 쇼트키 다이오드로서의 공핍층의 폭으로 되어 버리기 때문에, 개구의 폭과 전자가 드리프트하는 거리를 독립하여 설정할 수 없어, 수광 소자에 있어서의 고효율과 고속성을 동시에 얻을 수는 없다.

일본 특표평10-509806호 공보(특허 문헌 4)에는, 표면 플라즈몬 현상을 이용한 광전자 커플러가 개시되어 있다. 이 광전자 커플러에서는, 반도체상에, 규칙적인 간격을 갖고 나열한 교차지(交差指)형의 금속 전극을 정극과 음극이 입자(入子)가 되어 마주 대하도록 배치하는 디바이스 구조가 이용되고 있다. 이와 같은 디바이스 구조에 의해, 입사광과 투과광, 반사광, 표면 플라즈몬 등이 서로 공진에 의해 결합한다. 광전자 커플러 기술을 이용한 이런 종류의 MSM형 수광 소자에서는, 입사광에 의해 생성하는 자유전자가 입사광과 표면 플라즈몬과의 결합에 의해 강화되지만, 공핍층의 전기용량을 줄이기 위해 입사광의 조사 면적을 줄이면, 검출 신호의 강도가 저하되고 SN비가 저하된다.

일본 특개2002-76410호 공보(특허 문헌 5)에는, 태양광 에너지 등을 전기 에너지로 변환하는 광기전력 디바이스에 있어서, pn 접합을 갖는 복수의 구(球)형상 또는 반구형상의 미세한 반도체를 이용하고, 각 반도체구를 각각 한 쌍의 전극으로 끼우고, 한 쌍의 전극의 한쪽에는 주기적으로 배열시킨 개구 또는 오목부를 마련한 것이 개시되어 있다. 한쪽의 전극에 마련된 주기적인 형상에 의해, 입사광과 표면 플라즈몬이 공명하고, 그것에 의해 광기전력 디바이스 전체로서의 광전 변환 효율이 향상한다. 그러나, 이 기술은, 광전 변환의 응답 속도에 있어서의 고속성이 요 구되지 않는 광기전력 디바이스 즉 태양전지에 관한 것이다. 따라서 광전 변환의 고속화를 위해 공핍층을 얇게 하던지, 광전 변환 영역의 면적을 작게 한다는 것에 대한 검토는 이루어져 있지 않다.

입사광과 표면 플라즈몬과의 상호 작용을 이용한 디바이스로서, 또한, 일본 특개2000-171763호 공보(특허 문헌 6)에는, 개구부와 주기적으로 변화하는 표면 형상을 갖는 금속 필름을 이용하여, 개구부를 전파하는 광의 강도를 대폭적으로 증대시킨 광전송 장치가 개시되어 있다. 이 공보에는, 단일의 개구라도 그 주위에 주기적인 홈의 열을 마련함으로써, 주기적인 홈의 열이 없는 경우와 비교하여, 개구를 전파하는 광을 증강할 수 있는 것이 기술되어 있다. 다만, 표면 플라즈몬 공명에 있어서는, 투과하는 광의 총 에너지는 입사광 에너지에 비교하여 감쇠하는 것이 알려져 있다. Tineke Thio, H J Lezec, T W Ebbesen, K M Pellerin, G D Lewen, A Nahata, R A Linke, "Giant Optical transmission of sub-wavelength apertures : physics and applications, " Nanotechnology, vol.13, pp.429-432(비특허 문헌 1)에 의하면, 파장의 40% 이하의 직경을 갖는 개구에 있어서 투과하는 광의 총 에너지는, 표면 플라즈몬 공명을 이용하였다고 하여도, 입사광 에너지의 1% 이하로 감쇠한다. 따라서 일본 특개2000-171763호에 개시된 광전송 장치를 이용하고, 그 광전송 장치의 개구로부터 전파되어 온 광을 수광 소자에 조사하였다고 하여도, 광전 변환에 있어서의 높은 SN비는 얻어지지 않는다.

일본 특개2001-291265호 공보(특허 문헌 7)에는, 광 데이터 기억 매체에 있어서의 기록 밀도의 향상을 위해 근시야 광학계를 사용함으로써, 파장 이하의 직경 을 갖는 개구를 통하여 광기록 매체에 광을 조사함과 함께, 상술한 바와 같은 표면 플라즈몬 공명에 의해 개구를 투과하는 광의 강도를 강화한, 광 데이터 기억 매체용의 판독/기록 헤드가 개시되어 있다. 일본 특개2004-61880호 공보(특허 문헌 8)에는, 상술한 일본 특개2001-291265호 공보에 개시된 판독/기록 헤드는, 개구를 투과하여 먼 곳까지 전파하는 투과광을 이용하고 있는 것이 아니라, 개구에 근접하여 형성되는, 근접장 광(evanescent light)에 의한 미소한 광스폿을 이용하고 있는 것이 나태나 있다. 광 데이터 기억 매체의 경우, 기억 매체에서의 광의 흡수 계수를 높게 할 수 있고, 따라서 기억 매체에서는, 근접장 광에 의한 광스폿과 같은 미소한 범위에서 모든 포톤을 흡수할 수 있고, 미소한 기록 피트를 형성할 수 있는 것이라고 고려된다. 그러나, 근접장 광을 포토 다이오드에 도입한 경우, 포토 다이오드를 구성하는 재료의 광흡수 계수가 비교적 작기 때문에, 포토 다이오드중 깊은 위치까지 광이 입사하지 않는 경우에는, 충분한 광검출 전류가 관측되지 않는 것이라고 고려되고 있다.

이하, 본 명세서 중에서 인용한 참고 문헌을 열거한다.

특허 문헌 1 : 일본 특개소59-108376호 공보

특허 문헌 2 : 일본 특개평8-204225호 공보

특허 문헌 3 : 일본 특개평8-204226호 공보

특허 문헌 4 : 일본 특표평10-509806호 공보

특허 문헌 5 : 일본 특개2002-76410호 공보

특허 문헌 6 : 일본 특개2000-171763호 공보

특허 문헌 7 : 일본 특개2001-291265호 공보

특허 문헌 8 : 일본 특개2004-61880호 공보

비특허 문헌 1 : Tineke Thio, H. J. Lezec, T. W. Ebbesen, K. M. Pellerin, G. D. Lewen, A. Nahata, R. A. Linke, "Giant optical transmission of sub-wavelength apertures : physics and applications, " Nanotechnology, vol. 13, pp. 429-432

포토 다이오드의 응답을 고속화하기 위해서는, 공핍층을 얇게 하여 캐리어 주행 시간을 단축하는 것, 및 공핍층의 면적을 작게 하여 회로 시정수를 작게 하는 것이 필요해진다. 그러나, 이들의 방책을 채용한 경우에는, 입사광의 포톤을 전자-정공 쌍으로 변환하는 양자 효율, 즉 신호광의 이용 효율이 저하되기 때문에, SN비의 저하를 수반한다는 문제가 생긴다. 특히, 공핍층의 면적을 작게 하기 위해 광의 입사창의 크기를 파장 정도 이하의 사이즈로 하면, 회절 한계에 의해 투과하는 광의 강도는 대폭적으로 감쇠하여 버린다. 이 때문에, 포토 다이오드의 접합 면적을 1μ㎡ 이하로 하는 것은 거의 불가능하였다. 금속막에 개구를 마련함과 함께, 개구 주변의 금속막에 주기 구조를 마련하고, 표면 플라즈몬 공명을 이용하여 개구를 투과하는 광의 강도를 향상시키고, 이와 같이 하여 강도가 높아진 광을 포토 다이오드에 도입하는 것으로 하여도, 충분한 광강도는 얻어지지 않고, SN비의 저하를 수반하게 된다. 금속막에 마련된 개구의 부근에 형성되는 근접장 광을 검출하려고 하여도, 포토 다이오드를 구성하는 반도체 재료의 광흡수 계수가 비교적 작기 때문에, 충분한 광강도가 얻어지지 않는 것으로 고려되고 있다.

이런 종류의 수광 소자에서는, 신호광이 없는 경우에도 흐르는 암(暗)전류가, 노이즈원으로서 문제가 된다. 암전류는, 열에 의한 전하 캐리어의 생성 등에 의해 흐르기 때문에, 온도 의존성이 크다. 전자-정공 쌍을 생성하는 영역의 체적이 클수록, 암전류는 많아진다. 또한, 쇼트키형의 포토 다이오드에서는, 금속과 반도체를 격자 정합 시킬 수 없기 때문에, 어떤 종류의 격자 결함이 공핍층에 생긴다. 이 결함은, 전하 캐리어의 생성 중심이 되어, 암전류를 늘리는 방향으로 작용한다.

본 발명의 목적은, 포토 다이오드의 신호 강도를 확보하면서 응답 속도를 고속화하기 위한 디바이스 구조를 제공하는 데 있다.

본 발명의 다른 목적은, 종래에 비하여 디바이스를 대폭적으로 소형화함에 의해 집적화가 용이한 구조를 줌과 함께, 고속화, 저 소비전력화, 및 저 노이즈화가 가능한 포토 다이오드를 제공하는 데 있다.

(과제를 해결하기 위한 수단)

본 발명의 제 1의 양태에 의하면, 포토 다이오드는, 입사광의 파장보다도 작은 직경을 갖는 구멍과, 구멍의 주위에 마련되고 도전막의 막면에 대한 입사광에 의해, 여기된 표면 플라즈몬에 의한 공명 상태를 막면에 생기게 하는 주기 구조를 갖는 도전막과, 도전막의 구멍 부근에 도전막과 접하여 마련된 반도체층을 가지며, 여기된 표면 플라즈몬에 의해 도전막과 반도체층과의 계면에서 발생한 근접장 광을 검출하는 것을 특징으로 한다. 이 포토 다이오드에 있어서, 구멍의 직경은, 바람직하게는, 입사광의 파장의 1/10 이상 1/2 이하이다. 바람직하게는, 도전막과 반도체층에 의해 형성되는 쇼트키 장벽이 나타나는 영역은, 근접장 광의 발생 영역이 거의 일치한다. 주기 구조는, 바람직하게는, 구멍으로부터 멀어지는 방향으로 주기를 갖는 요철로 이루어진다.

본 발명의 제 2의 양태에 의하면, 포토 다이오드는, 제 1의 면과 제 2의 면을 갖는 도전막으로서, 제 1의 면측에서 형성된 입사광의 파장보다 작은 직경을 갖는 구멍과, 구멍으로부터 멀어지는 방향으로 주기를 갖는 요철로 이루어지는 주기 구조를 갖는 도전막과, 도전막의 구멍 부근에 도전막의 제 2의 면과 접하여 마련된 한 도전형의 제 1의 반도체층과, 제 1의 반도체층의 도전막의 제 2의 면과 접하고 있는 면과 반대측의 면에 접하고, 한 도전형으로서, 제 1의 반도체층보다 불순물 농도가 높은 제 2의 반도체층으로 이루어지는 것을 특징으로 한다.

또한 포토다이오드는, 제 2의 반도체층의 도전막과의 접합부의 부근에 쇼트키 장벽을 형성하기 위한 역바이어스 전압을 인가하기 위해, 제 1의 반도체층에 전기적으로 접속하는 제 1의 전극과, 도전막에 전기적으로 접속하는 제 2의 전극을 가져도 좋다. 또한, 제 1의 반도체층과 도전막에 끼워진 제 2의 반도체층의 두께는, 제 2의 면으로부터 도전막에 광이 조사된 때에 구멍의 위치에서 제 1의 면측에 나타나는 근접장 광의 스며나오는(bleeding) 길이 이하로 하는 것이 바람직하다. 구체적으로는, 제 2의 반도체층의 두께는, 예를 들면, 50㎚ 이상 100㎚ 이하이다.

이 포토 다이오드에 있어서, 도전막은 바람직하게는 금속막으로 이루어지고, 요철은 바람직하게는 제 1의 면에 형성된다. 주기 구조는, 예를 들면, 구멍을 중심으로 하는 동심원형상의 홈부로 이루어진다. 구멍은, 입사광의 파장의 1/10 이상 1/2 이하의 직경을 갖는 것이 바람직하다.

본 발명의 포토 다이오드에서는, 제 2의 반도체층과 도전막으로 이루어지는 쇼트키 접합으로부터 입사광의 파장보다 짧은 거리만큼 떨어진 장소에, 입사광의 파장보다 작은 치수를 갖는 도전성의 부재를 가져도 좋다.

본 발명의 포토 다이오드는, 도전막의 제 1의 면에, 제 2의 반도체층과 거의 같은 굴절률을 갖는 투명막을 구비하여도 좋고, 또한, 입사광에 대한 반사 방지막을 구비하고 있어도 좋다.

주기 구조의 주기는, 입사광의 파장 이하로 하는 것이 바람직하고, 또는, 입사광에 의해 도전막에 여기되는 표면 플라즈몬의 공명 파장으로 설정되는 것이 바람직하다.

금속막은, 주기 구조의 오목부에 있어서, 예를 들면, 100㎚ 이상 1000㎚ 이하의 막두께를 가지며, 주기 구조에 있어서의 요철의 깊이는, 예를 들면, 20㎚ 이상 200㎚ 이하이다.

본 발명에 있어서, 도전막에 형성되는 구멍의 평면 형상은, 원, 타원, 긴원, 또는 중앙부가 조여진 아령형이나 슬릿 형상이라도 좋다. 구멍이 타원인 경우에는, 그 타원의 단경이 입사광의 파장 이하가 되도록 하면 좋다. 슬릿 형상의 구멍을 이용하는 경우에는, 슬릿의 대향하는 2변 사이의 거리가 파장 이하가 되도록 하면 좋다.

또한 본 발명에 있어서, 도전막과 반도체층에 의해 형성되는 쇼트키 접합의 계면에는, 포토 다이오드의 동작을 방해하지 않는 범위의 절연물, 예를 들면 직경이 2㎚ 정도 이하의 막형상 또는 클러스터 형상 등의 산화물이 존재하여도 좋다.

본 발명의 포토 다이오드의 제조 방법은, 구멍과 구멍을 중심으로 한 주기적인 요철을 갖는 도전막과, 구멍의 저부의 위치에서 도전막과 접합하는 반도체층을 갖는 포토 다이오드의 제조 방법으로서, 광전 변환을 행하는 영역이 구멍의 저부에 대응하는 위치로 한정되도록 반도체층을 확정하여 형성하는 단계와, 도전막을 형성하는 단계와, 영역에 정합시켜 도전막에 구멍 및 요철을 형성한 단계를 갖는다.

일반적으로, 파장 이하의 미소한 구멍을 갖는 금속막에 입사한 광은, 그 개구를 거의 투과할 수 없다. 그러나 상술한 바와 같이, 미소한 구멍의 주위에 주기적인 요철을 마련하고, 입사광과 금속막의 표면 플라즈몬이 결합하여 공명 상태를 만들 수 있도록 함에 의해, 투과광 강도를 증강시키는 것이 가능한 것이 알려져 있다. 이 효과는 플라즈몬 증강이라고 불린다. 다만, 앞에 나온 Tineke Thio 들의 문헌(비특허 문헌 1)에 의하면, 파장의 40% 이하의 직경의 개구에 있어서 투과하는 광의 총 에너지는, 입사광 에너지의 1% 이하로 감쇠하기 때문에, 미소한 구멍으로부터의 투과광을 반도체에 조사한 것만으로는 실용적인 높은 SN비는 얻어지지 않는다.

한편, 미소한 구멍의 출구 부근에는 근접장 광(evanescent light)이라고 불리는 포톤(photon)의 스며나오는 상태가 나타난다. 주기적인 요철에 의한 플라즈몬 증강은 투과광 외에 이 근접장 광도 대폭적으로 증강하는 것이 고려된다. 그 결과, 미소한 구멍의 출구 부근에는, 평면적인 퍼짐으로서는 구멍의 면적과 같은 정도의 범위이고, 스며나오는 길이(즉 출구 위치로부터의 거리)로서는 100㎚ 정도 이하의 좁은 범위에서 지수함수적으로 감쇠하는 강한 근접장 광이 생긴다고 예상된다. 이 경우, 미소한 구멍은 관통하여 있을 필요는 없고, 저부에 십㎚ 정도의 금속층이 남아 있어도 좋고 이 금속층을 넘어서 출구측에 근접장 광이 생긴다. 극박(極薄)의 금속층이 남아 있는 경우의 구멍의 출구란, 금속층의 표면중, 구멍의 저면이 아닌 쪽의 표면에 있어서의, 구멍의 위치에 대응하는 위치인 것을 지칭한다. 이 근접장 광은, 금속막의 주기 구조나 금속막에 접하는 물질의 굴절률의 영향을 받아 그 강도 및 스며나오는 범위가 변화하지만, 출구측에 반도체 등의 물질이 존재하는 경우에도 나타난다. 미소한 구멍 부근에 국재화(局在化)된 근접장 광은 반도체 중에서는 통상의 전파광과 마찬가지로 흡수되어 전자-정공 쌍을 생성한다고 고려된다. 이 근접장 광에 의거한 전자-정공 쌍의 생성은 국재화된 근접장 광 영역만에서 행하여지는 것으로서, 통상의 전파광에 의한 광 전류에 더해지는 것이다. 따라서, 이 근접장 광으로부터의 전자-정공 쌍 발생을 전파광에 의한 전자-정공 쌍보다도 많게 할 수 있으면, 입사광 에너지의 대부분을 깊이 100㎚ 정도 이하의 매우 좁은 근접장 광 영역에서, 광 전류를 발생하는 것이 가능해진다.

그래서 본 발명자들은, 플라즈몬 증강된 근접장 광을 검출하는 쇼트키 포토 다이오드를 작성하고, 파장 830㎚의 광을 입사한 때의 광 전류를 조사하였다. 포토 다이오드에서는, Si기판의 표면에 직경 300㎚의 구멍을 갖는 두께 200㎚의 Ag막이 형성됨과 함께, 그 구멍의 위치가 광검출부가 되도록 하였다. Ag막에서는, 구멍의 주위에 주기 560㎚, 깊이 50㎚의 동심원형상의 홈을 마련하고, 입사광이 Ag막에 입사함에 의해 표면 플라즈몬이 여기하고, 표면 플라즈몬 공명이 발생하도록 하였다. 또한, Si기판과 Ag막과의 계면에는, 양자를 밀착시키기 위해, 두께 10㎚의 Cr층을 개재시켰다. 또한, 비교를 위해, Ag막에 동심원형상의 주기 구조가 마련되지 않은 포토 다이오드도 작성하였다.

도 3은, 이 포토 다이오드의 역바이어스 전류와 광 전류와의 관측된 관계를 도시하고 있다. 도 3에서, 파선(A)은, Ag막에서 동심원형상의 주기 구조를 갖지 않는 포토 다이오드에 관한 광 전류의 실측치이다. 점선(B)은, Ag막에서 동심원형상의 주기 구조를 갖는 포토 다이오드에 있어서의 광 전류의 계산에 의한 예측치이다. 이 예측치는, 구멍을 통과하는 투과광의 강도에 관해, 표면 플라즈몬 공명에 의한 증강률을 추정하고, 그 증강률로부터 에측된 것이다. 이때, 구멍의 직경은 입사광의 파장의 36%인 것으로 하여, 상술한 Tineke Thio 들의 문헌(비특허 문헌 1)의 데이터에 의거하여, 표면 플라즈몬 공명에 의한 증강률은 약 20배라고 추정하였다. 실선(C)은, Ag막에서 동심원형상의 주기 구조를 갖는 포토 다이오드에 있어서의 광 전류의 실측치를 나타내고 있다.

도 3에 도시한 결과로부터 분명한 바와 같이, 금속막에 파장보다 작은 구멍이 형성되어 있는 경우에, 그 주변의 금속막에서 동심원형상의 주기 구조가 있는 경우의 광 전류의 실측치는, 투과광에 대한 증강률로부터 예측한 것보다 크다. 특히, 역바이어스 전압이 작은 경우에는, 표면 플라즈몬 증강률보다도 10 이상 큰 광 전류가 흐르는 것이 판명되었다. 역바이어스 전압이 작은 경우에, 광 전류가 예상보다도 현저하게 커지는 것으로 부터, 이 현상은, Ag막과 반도체층과의 계면에 형성되는 공핍층의 두께가 작은 때에 현저하게 된다고 할 수 있고, 그와 같은 계면 부근에 집중하는 포톤장(photon field)에 의한 것이라고 고려된다. 즉, 이 큰 광 전류의 원인은, 비특허 문헌 1의 Tineke Thio 들이 예측에 포함하고 있지 않았던 근접장 광의 영향이라고 생각된다. 이와 같이 본 발명자들은, 실험에 의해, 미소한 개구를 이용한 경우에는, 근접장 광의 기여가 투과광의 기여보다도 예상 이상으로 커지는 것을 발견하였다.

종래에는, 포톤에 의해 전자-정공 쌍이 생성되는 반도체 재료의 광흡수 계수가 비교적 작고, 그 때문에, 근접장 광이 만들어지는 정도의 영역 내에서는, 충분한 수의 전자-정공 쌍이 형성되지 않는다고 생각되고 있다. 이것에 대해, 본 발명자들에 의한 실험 결과로부터, 도 3에 도시한 바와 같이, 플라즈몬 증강된 미소 개구 부근의 근접장 광을 이용함으로써, 충분히 광전 변환 효율이 높으며, 또한, 매우 작은 포토 다이오드를 작성할 수 있는 것을 알 수 있다.

즉, 근접장 광의 영역과 공핍층 영역이 겹치도록, 반도체 기판상의 금속막의 형상 및 반도체 기판에서의 캐리어 농도를 조정함으로써, 근접장 광의 퍼짐 정도의 매우 좁은 영역에서, 포톤에 의한 전자-정공 쌍 생성을 충분히 행할 수 있게 된다. 이 경우, 공핍층의 면적 또는 접합 면적으로서는 근접장 광의 퍼짐 정도의 것이면 좋고 또한, 공핍층의 두께로서도, 근접장 광의 스며나오는 길이 정도의 것이면 되기 때문에, 높은 양자 효율을 유지하면서, 공핍층의 면적, 두께 모두 종래의 포토 다이오드에 비하여 극적으로 작게 하는 것이 가능해진다. 이로써, 높은 양자 효율과 고속의 응답 및 암전류의 저감을 동시에 실현하는 포토 다이오드를 얻을 수 있게 된다.

포토 다이오드를 이용한 광검출 회로의 통상의 구성에서는, 도 1이나 도 2에 도시한 바와 같이, 신호 전압을 검출하기 위해 포토 다이오드에 접속되는 부하 저항과, 포토 다이오드 내의 접합부의 전기용량의 곱이, 거의, 회로의 시정수가 된다. 본 발명의 포토 다이오드는, 접합 면적을 작게 함으로써 전기용량을 대폭적으로 저감할 수 있고, 그만큼, 회로의 시정수를 작게 할 수 있어 고속 동작이 가능해진다.

반도체로서 n형 Si를 이용하는 경우, 불순물 농도를 10¹⁷㎝^-3로 하면 공핍층의 길이는 약 100㎚가 되고, 불순물 농도 5×10¹⁵㎝^-3로 하면 공핍층의 길이는 300㎚ 이상이 된다. Si의 비유전률이 약 12이므로, 쇼트키 접합을 끼우는 한 쌍의 전극의 간격을, 공핍층의 길이 이하인 100㎚로 하면, 직경 300㎚의 원형의 쇼트키 접합을 마련한 경우의 접합 용량은 0.1fF가 된다. 배선 패턴에 수반하는 기생 전기용량이, 접합 용량의 약 100배 있다고 예상하였다고 하여도, 부하 저항 50Ω의 경우, 포토 다이오드 회로의 RC 시정수는, 0.5ps 정도가 되고, 이것으로부터, 300GHz 이상이라는 고속의 응답이 가능하게 되는 것이 예상된다.

한편, 100㎚의 공핍층을 통과하는 캐리어의 주행 시간으로부터 구하여지는 응답 주파수는, Si에서 기대되는 최고의 드리프트 속도 10⁷㎝/s를 이용한 경우, 약 160GHz가 된다.

이상의 예상으로부터 분명한 바와 같이, 본 발명의 포토 다이오드를 이용한 회로는, 광의 흡수 계수가 비교적 작다 Si를 이용한 경우라 하여도, 100GHz 이상의 아주 고속인 응답을 가능하게 하는 것을 알 수 있다. 또한, 종래의 포토 다이오드를 이용한 회로와 동일한 시정수로 좋다고 하는 것이라면, 접합 용량이 작은 분만큼 부하 저항을 크게 할 수 있기 때문에, 보다 큰 신호 전압을 얻을 수 있다. 또한, 본 발명의 포토 다이오드에서는, 공핍층의 체적이 작음에 의해, 암전류에 의거한 노이즈도 적어진다.

본 발명의 포토 다이오드를 이용하여 검출 가능한 광의 주파수 범위는, 포톤의 에너지가 반도체의 에너지 갭보다도 작고, 또한, 금속막중의 자유전자의 플라즈마 주파수 이상인 영역이다. 사용하는 반도체나 금속막의 재질, 표면 주기 구조의 형상, 금속막의 구멍의 직경 등을 선택함에 의해, 가시광, 근적외광, 원적외광을 포함하는 모든 전자파 영역의 광 검출에, 본 발명의 포토 다이오드를 사용하는 것이 가능하다.

도 1은 종래의 pin형 포토 다이오드 구조의 한 예를 도시하는 단면도.

도 2는 종래의 쇼트키 포토 다이오드 구조의 한 예를 도시하는 단면도.

도 3은 표면 플라즈몬 공명에 의해 증강된 근접장 광을 검출하도록 구성된 포토 다이오드에 있어서의 역바이어스 전압과 광 전류와의 관계를 도시하는 그래프.

도 4는 본 발명의 제 1 실시 형태의 쇼트키 포토 다이오드의 구조를 도시하 는 일부 파단 사시도.

도 5는 제 1 실시 형태의 쇼트키 포토 다이오드의 구조를 도시하는 확대 단면도.

도 6은 제 1 실시 형태의 쇼트키 포토 다이오드의 전극 배치의 예를 도시하는 평면도.

도 7의 A 내지 J는 제 1 실시 형태의 쇼트키 포토 다이오드의 제조 공정을, 순서를 따라 도시하는 도면.

도 8은 제 1 실시 형태의 쇼트키 포토 다이오드의 제 2의 예를 도시하는 확대 단면도.

도 9는 도 8에 도시한 전극 배치의 평면도.

도 10은 제 1 실시 형태의 쇼트키 포토 다이오드의 제 3의 예를 도시하는 평면도.

도 11은 제 1 실시 형태의 쇼트키 포토 다이오드의 제 4의 예를 도시하는 확대 단면도.

도 12는 제 1 실시 형태의 쇼트키 포토 다이오드의 제 5의 예를 도시하는 확대 단면도.

도 13은 제 1 실시 형태의 쇼트키 포토 다이오드의 제 6의 예를 도시하는 확대 단면도.

도 14는 제 1 실시 형태의 플레이너형 쇼트키 포토 다이오드의 제 7의 예를 도시하는 확대 단면도.

도 15는 본 발명의 제 2 실시 형태의 쇼트키 포토 다이오드의 구조를 도시하는 단면 사시도.

도 16은 본 발명의 제 3 실시 형태의 쇼트키 포토 다이오드의 구조를 도시하는 확대 단면도.

도 17은 제 3 실시 형태의 쇼트키 포토 다이오드의 제 2의 예를 도시하는 확대 단면도.

도 18은 본 발명의 제 4 실시 형태의 광수신 모듈의 구성을 도시하는 모식 단면도.

도 19는 본 발명의 제 5 실시 형태의 광 인터커넥트 모듈의 구성을 도시하는 모식 단면도.

(도면의 주요 부분에 대한 부호의 설명)

1, 16, 24 기판

2, 14, 25, 60 : n⁺형 반도체층

3, 15, 26, 61 : n^-형 반도체층

4, 17 : 금속 주기 구조체

5, 19, 29, 54, 62 : 제 1의 전극

8, 20, 31, 55, 63 : 제 2의 전극

6, 18, 27 : 구멍

7, 30 : 절연층

9, 21, 32, 56, 64 : 바이어스 전원

10, 22, 33, 50, 65 : 부하 저항

11, 23, 57, 67 : 입사광

12 : 슬릿

13 : 반사 방지막

28 : 금속 구조체

40 : 산란체

51 : i층

52 : p층

53 : n층

59, 69 : 창

66 : 반투명 금속막

[제 1 실시 형태]

본 발명의 제 1 실시 형태의 쇼트키 포토 다이오드를 설명한다. 제 1 실시 형태의 쇼트키 포토 다이오드는, 플레이너형의 포토 다이오드로서 구성되어 있다. 도 4는 이 포토 다이오드의 전체 구성을 도시하는 일부 파단 사시도이고, 도 5는 그 단면을 확대해 도시하는 도면이다.

도시되는 쇼트키 포토 다이오드는, S0I(Silicon-On-Insulator) 등 표면이 절 연성인 기판(1)의 일부의 위에 형성된 n⁺형 반도체층(2)과, n⁺형 반도체층(2)의 일부의 위에 마련된 n^-형 반도체층(3)과, n^-형 반도체층(3)에 접하고 도전성을 갖는 금속 주기 구조체(4)와, 금속 주기 구조체(4)에 접속하는 제 1의 전극(애노드 전극)(5)과, 제 1의 전극(5)에 대향하여 n⁺형 반도체층(2)에 접하는 제 2의 전극(캐소드 전극)(8)과, 제 1 및 제 2의 전극(5, 8) 사이에 역바이어스 전위를 인가하는 바이어스 전원(9)과, 바이어스 전원(9)과 제 1의 전극(5) 사이에 삽입된 부하 저항(10)을 구비하고 있다.

금속 주기 구조체(4)에는, 구멍(6)이 마련되어 있다. 후술하는 바와 같이 구멍(6)은 관통되어 있지 않고, 금속 주기 구조체(4)가 n^-형 반도체층(3)에 접하여 있는 것은 구멍(6) 및 그 부근의 위치만이고, 또한, n^-형 반도체층(3)은, 구멍(6) 및 그 부근의 위치에서만, n⁺형 반도체층(2)상에 형성되어 있다. 그 밖의 개소에서는, 금속 주기 구조체(4)와, n⁺형 반도체층(2)이나 기판(1) 사이에는, 절연층(7)이 마련되어 있다. 제 1의 전극(5)은, 절연층(7)상에 마련되고 금속 주기 구조체(4)와 접속하고 있다. 또한, 제 2의 전극(8)도 절연층(7)상에 마련되어 있다. n⁺형 반도체층(2)은, 그 일부가 절연층(7)을 관통하여 절연층(7)의 윗면까지 나타나 있고, 그 위치에서, 제 2의 전극(8)과 접합하고 있다.

이 구성에서는, 입사광(11)은, 거의 광을 통과하지 않는 금속막으로서의 금 속 주기 구조체(4)에 입사한다. 입사광(11)은, 금속 주기 구조체(4)에서의 표면 플라즈몬을 여기하여 이 표면 플라즈몬과 결합하고, 주기 구조에 의해 표면 플라즈몬과의 공명 상태를 만든다. 이 공명 상태의 생성에 의해, 금속 주기 구조체(4)의 중심에 위치하는 구멍(6)의 광 입사면과 반대측의 반도체 표면 부근에 강한 근접장 광을 발생한다. 이 근접장 광은, 구멍(6) 부근의 반도체측의 쇼트키 장벽에 동반하는 공핍층에서, 전자-정공 쌍을 발생함에 의해 광기전력이 생긴다. 입사광(11)의 강도는, 부하 저항(10)의 양단의 전위차로 변환된다.

상술한 바와 같이, 금속 주기 구조체(4)의 하부에 있는 반도체 부분은, 기판(1), 전기 전도도가 높은 n⁺형 반도체층(2), 및 n⁺형 반도체층(2)의 위의 일부에 형성된 n^-형 반도체층(3)으로 구성되어 있다. n⁺형 반도체층(2)은, 예를 들면, Si에 대해 1×10²⁰㎝^-3 이상의 불순물 이온을 주입함에 의해 얻어진다. n^-형 반도체층(2)은, 불순물 이온을 1×10¹⁷㎝^-3 정도 포함하는 반도체 결정을 n^-형 반도체 기판(2)의 위에 에피택셜 성장시킴에 의해 형성할 수 있다. 구체적인 제조 공정에 관해서는 후술한다.

금속 주기 구조체(4)는, Ag 또는 Au 등의 플라즈몬 손실이 적은 재료에 의해 형성되어 있다. 구멍(6)은 금속 주기 구조체(4)의 중심부에 마련되어 있는데, 금속 주기 구조체(4)에는, 이 구멍을 중심으로 하여, 동심원형상의 요철에 의한 주기 구조가 형성되어 있다. 금속 주기 구조체(4)의 요철의 주기는, 표면 플라즈몬의 공명 파장이고, 입사광 즉 신호광의 주기보다 약간 짧은 값으로 설정된다. 예를 들면 800㎚의 광파장의 경우, 요철의 주기는 600㎚ 정도이다. 요철의 깊이를 20㎚ 내지 200㎚ 정도로 함으로써, 표면 플라즈몬 공명에 의한 효과가 나타난다. 금속 주기 구조체(4)의 막두께는, 가장 얇아지는 오목부에서도 광의 투과가 거의 없는 100㎚ 이상인 것이 바람직하지만, 너무 두꺼워지면 구멍(6) 부근의 근접장 광이 약해지기 때문에, 1000㎚ 이하로 할 필요가 있다. 제 1의 전극(5)은, 절연층(7)상에서 금속 주기 구조체(4)와 접속하고 있기 때문에, 금속 주기 구조체(4)와 같은 재료를 이용하여 금속 주기 구조체(4)와 동시에 형성되도록 하면 좋다.

금속 주기 구조체(4)에 있어서의 요철의 형상은, 도 2에 도시한 직사각형 단면의 것으로 한하는 것이 아니라, 볼록부의 정상(頂上)이 뾰족하게 되어 있고 단면이 삼각형형상을 한 것, 또는 측면이 곡면을 갖는 것이나 각이 둥근 것 등이라도 좋고 그러한 형상의 것이라도, 마찬가지로 표면 플라즈몬 공명에 의한 효과가 보인다. 또한, 오목부의 길이와 볼록부의 길이의 비도 임의의 것이 가능하다. 이 동심원형상의 요철은, 1주기만 마련하여도, 즉 구멍(6)을 둘러싸는 외겹의 원환(圓環) 구조를 형성할 뿐이라도, 어느 정도의 효과가 보인다. 그러나, 3주기 이상, 즉 3중 이상의 동심원 구조로서 마련함으로써, 보다 큰 표면 플라즈몬 공명의 효과를 얻을 수 있다. 입사광(11)은, 금속 주기 구조체(4)의 전체 또는 일부에 조사된다.

금속 주기 구조체(4)에 n^-형 반도체층(3)이 접하는 영역은, 구멍(6)의 영역과 거의 겹치도록 설정된다. 미소 개구 부근에 나타나는 근접장 광의 발생 영역은, 구멍(6)의 지름보다도 약간 넓어지는 것이 많다. 이 때문에, 통상은, 금속 주기 구조체(4)와 n^-형 반송체층과의 접합 영역은, 구멍(6)의 직경에 대해, 리소그래피 위치 결정 오차 정도, 즉 편측에서 10㎚ 내지 500㎚ 정도 크게 설정된다. 역으로 구멍(6)이 접합 영역에서 비어져 나와 형성되고 근접장 광의 일부가 n^-형 반도체층(3)의 외측에 나타나도, 포토 다이오드로서의 동작은 가능하다.

구멍(6)은 금속 주기 구조체(4)를 완전하게는 관통하고 있지 않고, 구멍(6)의 바닥에는 두께 약 10mn 또는 그 이하의 두께의 금속층이 남아 있다. 이 금속층은, 금속 주기 구조체(4)를 형성하는 재료인 Ag, Au 등의 표면 플라즈몬 손실이 적은 재료, 또는 Cr 등의 밀착층, 또는 양자의 적층 구조 등으로 이루어진다. 또한, 이 금속층은, 부분적으로 핀홀 등의 구멍이 열린 불완전한 막이라도 상관없다. 금속 주기 구조체(4)와 n^-형 반도체층(3) 사이에 계면에 따라 쇼트키 장벽이 나타난다. 근접장 광의 전파 거리는 100㎚ 정도 이하이고, 또한 가장 강도가 강한 영역은, n^-형 반도체층(3)의 깊이 10㎚ 정도의 위치에 국재화되어 있다. 쇼트키 장벽에 의한 계산상의 공핍층 폭은, 도너 불순물 농도를 1×10¹⁷㎝^-3로 한 Si의 경우, 100㎚ 정도가 되기 때문에, 도너 불순물 농도를 더욱 높여서 n^-형 반도체층(3)의 두께를 50㎚ 이하로 하는 것이 가능하다.

n⁺형 반도체층(2)은, 불순물의 도핑 농도가 1×10²⁰㎝^-3 이상으로 높고, 제 2 의 전극과 저항 접촉하고 있다. 단, n⁺형 반도체층(2)에 있어서의 도핑 농도가 1×10²⁰㎝^-3보다 약간 낮은 경우라도, n⁺형 반도체층(2)과 제 2의 전극으로 형성되는 쇼트키 장벽 높이가 금속 주기 구조체(4)와 n^-형 반도체층(3) 사이의 쇼트키 장벽보다도 상대적으로 낮으면, 상술한 것과 유사한 포토 다이오드 동작을 얻을 수 있다.

제 1의 전극(5)과 제 2의 전극(8)은, 바이어스 전원(9)을 통하여 부하 저항(10)에 접속되어 있기 때문에, 이 회로 구성에서는, 입사광(11)의 강도는 부하 저항(10)의 양단의 전위차로 변환된다.

도 6은, 절연층(7)상에서의 금속 주기 구조체(4), 제 1의 전극(5) 및 제 2의 전극(8)의 상호의 위치 관계의 한 예를 도시하고 있다. 여기에 도시하는 예에서는, 제 1의 전극과 제 2의 전극(8)은 동일 평면상에 존재하고, 제 2의 전극(8)은, 금속 주기 구조체(4)의 동심원형상의 요철의 일부를 노치한 개소에 파고들어가는 형태로 배치되어 있다. 그러나, 제 1의 전극(5)과 제 2의 전극(8)은 동일 평면에 형성되어 있을 필요는 없다. 또한, 제 2의 전극(8)은, 플라즈몬 증강을 일으킬 필요가 없기 때문에, Ag나 Au 등의 제 1의 전극(5)과 같은 재료를 이용할 필요는 없고, 예를 들면, Cu, Ni, W, Al 등을 사용할 수 있다.

표면 플라즈몬에 의해 근접장 광이 현저하게 증강되는 것은, 구멍(6)의 형상이 원형인 경우에는, 구멍(6)의 직경이 입사광의 파장의 반분으로부터 1/10 사이 정도의 범위에 있는 때이다. 이것은, 구멍(6)이 파장과 같은 정도 또는 그보다 큰 경우에는, 포톤 에너지의 대부분이 전파광으로서 구멍(6)을 통과하기 때문에, 근접 장 광으로서 에너지를 가둘 수 없기 때문이다. 또한 구멍(6)의 직경이 입사광의 파장의 1/10보다 작으면, 플라즈몬 증강을 이용하여도, 구멍(6)의 반대측에의 에너지 전파가 적고, 포톤 에너지의 대부분은 반사되어 버린다. 따라서 예를 들면 800㎚의 파장의 입사광을 이용하는 경우, 구멍의 직경은, 80㎚ 내지 400㎚ 정도인 것이 바람직하다. 구멍(6)으로서는, 원형 외에, 예를 들면, 사각형, 육각형, 타원형 등의 형상의 것을 사용할 수 있다.

상술한 바와 같이 금속 주기 구조체(4)가 n^-형 반도체층(3)에 접하여 있는 것은 구멍(6)의 부근뿐이고, 그 밖의 개소에서는, 금속 주기 구조체(4)와 각 반도체층 사이에 절연층(7)이 존재한다. 이것은, 광이 도착하지 않는 범위에 있는 공핍층은, 광기전력에는 기여하지 않고 암전류만에 기여하기 때문이다. 절연층(7)으로서는, SiO₂ 등 통상의 반도체 프로세스에서 사용되는 재료를 이용할 수 있다. 또한, 금속 주기 구조체(4)와 n^-형 반도체층(3)이 공핍층의 외측에서 불필요한 기생 용량을 형성하여 전체로서의 전기용량을 증가시키면, 이로 인해, 회로의 응답 속도가 늦어진다. 따라서 암전류를 내리며 응답 속도를 높이기 위해서는, 절연층(7)은 가능한 한 두껍게 설정할 필요가 있다. 바람직하게는, 500㎚ 이상의 두께로 하여 기생 용량을 1fF 이하의 값으로 하는 것이 바람직한다. 절연층(7)의 재료로서, SiO₂에 F나 C 등을 도핑한 SiOF나 SiOC 등의 저유전률 절연막을 이용하는 것도, 기생 용량을 작게 하기 위해서는 유효하다.

[제조 방법]

다음에, 상술한 포토 다이오드의 제조 방법에 관해, 반도체 재료로서 Si를 이용하는 경우에 관해 설명한다. 도 7의 A 내지 J는, 제 1 실시 형태의 포토 다이오드의 제조 방법을 순서를 따라 도시하고 있다.

우선, 도 7의 A에 도시하는 바와 같이, 예를 들면 SiO₂로 이루어지는 기판층(1)의 한쪽의 주면의 전체면에 n⁺형 반도체층(2)이 형성되고, 또한 n⁺형 반도체층(2)의 표면의 전면에 n^-형 반도체층(3)이 형성된 기판을 준비한다. n⁺형 반도체층(2)은, Si층에 대해 P 이온을 1×10²⁰㎝^-3 이상 주입하고, 전기 저항률을 10^-4Ω㎝ 정도로 한 것이다. n^-형 반도체층(3)은, 화학 기상법에 의해, P가 1×l0¹⁷㎝^-3 정도 포함되는 n형 Si를 n⁺형 반도체층(2)상에 약 100㎚의 두께로 퇴적시킨 것이다.

다음에, 도 7의 B에 도시하는 바와 같이, 완성된 포토 다이오드에서 n⁺형 반도체층(2)이 형성되어야 할 영역에 맞추어서, n^-형 반도체층(3)의 위에 마스크(701)를 형성한다. 마스크(701)는, 화학 기상법 등으로 성막한 두께 100㎚ 내지 150㎚의 질화실리콘상에 소망하는 형상의 포토레지스트를 마련하고, 그 후, 질화실리콘을 이온 에칭하는 등에 의해 얻어진다. 계속해서, 도 7의 C에 도시하는 바와 같이, 마스크(701)를 이용하여 n^-형 반도체층(3) 및 n⁺형 반도체층(2)을 에칭한다. 이때, 마 스크(701)가 마련되지 않은 영역에서는 n^-형 반도체층(3)이 완전하게 제거되고, n⁺형 반도체층(2)은 태반이 제거되어 두께가 줄이도록 하면 좋다. 에칭에는 반도체 제조 프로세스에서 잘 알려진 화학적 드라이 에칭이 사용되고, 반응성 가스로는 CF₄ 또는 CF₄와 O₂의 혼합 가스가 이용된다.

다음에, 도 7의 D에 도시하는 바와 같이, 마스크(701)를 다시 패터닝하여, 구멍(6)에 대응하는 쇼트키 접속용의 약 1㎛ 지름의 마스크(702)와, n⁺형 반도체층(2)의 저항 접속용의 그것보다도 큰 마스크(703)로 한다. 마스크(702, 703)는, 이온 에칭 등에 의해 형성된다. 계속해서 도 7의 E에 도시하는 바와 같이, 마스크(701, 702)를 이용하여 n^-형 반도체층(3) 및 n형 반도체층(2)을 에칭함으로써, 쇼트키 접속용의 메사(mesa;704) 및 오믹 접속용의 메사(705)를 형성한다. 그 결과, n⁺형 반도체층(2) 및 n^-형 반도체층(3)은, 완성된 포토 다이오드에서의 것과 같은 형상이 된다. 환언하면, 쇼트키 접속용의 메사(704)의 영역, 오믹 접속용의 메사(705)의 영역, 및 양쪽의 메사(704), 705를 연결하는 영역 이외에서는, n⁺형 반도체층(2)은 완전하게 제거된다. 에칭에는 반도체 제조 프로세스에서 잘 알려진 화학적 드라이 에칭이 이용되고, 반응성 가스로는 CF₄ 또는 CF₄와 O₂의 혼합 가스가 사용된다.

다음에, n^-형 반도체층(3) 및 n⁺형 반도체층(2)을 절연층(7)으로 매입한다. 절연층(7)은, 예를 들면 SiO₂로 이루어지고, 단차를 매입하기 위해 기판측에 이온이 인입되도록 한 플라즈마 화학 기상법인 바이어스 CVD에 의해 성막된다. SiO₂의 성막 후, 기판을 약 130℃의 열 인산중에 약 1시간 둠으로써, 마스크(702, 703)를 제거한다. 도 7의 F는, 마스크(702, 703)를 제거한 후의 기판을 도시하고 있다. 메사의 형상이나 산화 프로세스를 최적화함으로써 상당히 평탄한 표면을 얻을 수 있지만, 메카노 케미컬 포리싱(CMP) 등에 의한 연마 기술을 이용함에 의해, 보다, 평탄한 표면으로 하는 것도 가능하다.

다음에, 도 7의 G에 도시하는 바와 같이, 오믹 접속의 메사(705)의 위의 n^-형 반도체층(3)을 화학적 이온 에칭 등에 의해 제거한다. 계속해서, 도 7의 H에 도시하는 바와 같이, 금속 주기 구조체(4), 제 1의 전극(5) 및 제 2의 전극(8)이 되어야 할 위치에, 금속층 패턴(706)을 마련한다. 이 금속층 패턴(706)은, 전기 저항률이 낮은 재료로 이루어지는 것이 바람직하다. 또한, 금속 주기 구조체(4)의 구멍(6)에 있어서의 신호광의 투과율이 높게 유지되고, 또한 표면 플라즈몬에 의한 증강 효과를 방해하지 않도록 하기 위해, 200㎚ 이하의 막두께인 것이 바람직하다. Ag 등, Si와의 밀착이 나쁜 재료를 금속층 패턴(706)에 이용하는 경우는, 밀착층으로서 두께 10㎚ 이하 보다 바람직하게는 3㎚ 이하의 Cr, Ti, Ta, W, Ni 등을, 금속층 패턴(706)에 대한 하지층으로서 마련할 수도 있다. 금속층 패턴(706)은, 쇼트키 접속 메사 전체를 덮는 패턴과 오믹 접속 메사의 일부를 덮는 패턴으로 나누어서 형성되고, 양자는 전기적으로 분리되어 있다.

다음에, 도 7의 I에 도시하는 바와 같이, 쇼트키 접속용의 메사(704)의 중앙부의 위치에서 금속층 패턴(706)에 구멍(6)을 형성한다. 또한, 금속층 패턴(706)의 위에, 금속 주기 구조체(4), 제 1의 전극(5) 및 제 2의 전극(8)을 성막한다. 이때, 금속층 패턴(706)의 형성 위치 이외에는 금속막이 성막되지 않도록, 미리 포토레지스트의 마스크를 마련하여 둔다. 전극을 성막한 후, 불필요한 금속과 함께 포토레지스토 마스크를 제거하는 주지의 리프트 오프법을 실시함에 의해, 금속 주기 구조체(4), 제 1의 전극(5) 및 제 2의 전극(8)이 형성된다. Ag 또는 Au 등 광 영역에서의 전기 저항이 작고 표면 플라즈몬 손실이 적은 재료를 금속 주기 구조체 및 전극에 이용하는 것이 바람직하지만, 제 2의 전극(8)에 관해서는, 도전체라면 반드시 Ag 또는 Au일 필요는 없다.

계속해서, 도 7의 J에 도시하는 바와 같이, 리프트 오프법 등으로, 전극과 같은 Ag 또는 Au를 부가 금속층(707)으로서 추가 형성함에 의해, 금속 주기 구조체(4)의 표면에 피치(P)의 주기적인 요철을 형성한다.

이상의 프로세스에 의해, 도 4 내지 도 6에 도시한 포토 다이오드가 완성된다.

상술한 제 1 실시의 형태에 있어서, 포토 다이오드를 구성하는 반도체 재료로서, Si 대신에, Ge, SiGe 등 다른 Ⅳ족 원소 반도체를 이용할 수 있다. 또한, GaAs계나 InP계의 Ⅲ-V족 화합물 반도체 등을 이용할 수 있다. 이들의 재료의 선택은, 밴드 갭과 광의 흡수 계수에 의해 제한되는 파장 한계에 의거하여 결정된다. Si를 이용한 경우는 800㎚ 내지 900㎚ 부근의 파장에서, Ge를 이용한 경우는 1300 ㎚ 내지 1500㎚ 부근의 파장에서, InP상에 성장시킨 InGaAs를 이용한 경우에는 1300㎚ 내지 1600㎚ 부근의 파장에서, 각각 우수한 포토 다이오드 특성을 얻을 수 있다. Ge를 이용하는 경우는, S0I 기판 대신에 초고진공 화학 기상법이나 분자 빔 에피택시법 등을 이용하여 제조된 G0I(Germanium On Insulator) 기판 등이 이용된다. 또한, Ⅲ-V족 화합물 반도체를 이용하여 포토 다이오드를 구성하는 경우에는, 절연성 기판 대신에 반절연성 기판을 이용하고, 반절연성 기판상에 n⁺형의 Ⅲ-V족 화합물 반도체층을 형성한 것을 이용할 수 있다. 예를 들면 반절연성 반도체인 GaAs 기판의 위에 n⁺형 GaAs층을 형성하고, 또한 그 표면의 일부에 n^-형 GaAs층을 형성한다. 그 n^-형 GaAs층에 접하여 Ag제의 금속 주기 구조체가 설치된다.

다음에, 상술한 제 1 실시 형태의 포토 다이오드의 다른 구성예를 설명한다.

도 8 및 도 9는, 제 1 실시 형태의 쇼트키 포토 다이오드의 제 2의 예를 도시하고 있다. 이 포토 다이오드는, 도 4 내지 도 6에 도시한 포토 다이오드와 같은 것이지만, 동심원형상의 요철을 갖는 금속 주기 구조체(4)에, 제 2의 전극(8)이 파고들어가 마련되기 위한 부분적인 노치부가 마련되어 있지 않은 점에서, 도 4 내지 도 6에 도시한 포토 다이오드와 상위하다.

도 10은, 제 1 실시 형태의 쇼트키 포토 다이오드의 제 3의 예를 도시하고 있다. 이 포토 다이오드는, 도 4 내지 도 6에 도시한 포토 다이오드와 같은 것이지만, 금속 주기 구조체(4)가 , 도 4 내지 도 6에 도시한 것에 있어서의 금속 주기 구조체를 띠모양으로 잘라낸 형상을 가지며, 이와 같은 띠모양의 금속 주기 구조 체(4)를 둘러싸도록, 금속 주기 구조체(4)의 3변에 따르도록 제 2의 전극(8)이 형성되어 있는 점에서, 도 4 내지 도 6에 도시한 포토 다이오드와 다르다.

도 11은, 제 1 실시 형태의 쇼트키 포토 다이오드의 제 4의 예를 도시하고 있다. 이 포토 다이오드는, 도 10에 나타내는 것과 같은 것이지만, 구멍(6) 대신에, 가늘고 긴 슬릿(12)이 형성되어 있고, 금속 주기 구조체의 요철이 동심원형상이 아니라 평행한 홈으로서 형성되어 있는 점에서, 도 10에 도시하는 포토 다이오드와는 다르다. 슬릿(12)의 간극은, 입사광의 파장의 반분 이하로 하는 것이 바람직하고, 슬릿(12)의 길이 방향의 길이는, 입사광의 파장 이하로 하는 것이 바람직하다.

도 12는, 제 1 실시 형태의 쇼트키 포토 다이오드의 제 5의 예를 도시하고 있다. 이 포토 다이오드는, 도 4 내지 도 6에 도시한 포토 다이오드와 거의 같은 구조를 갖지만, 금속 주기 구조체(4)가 n^-형 반도체층(3)과 접하는 계면과, 금속 주기 구조체(4)가 절연층(7)과 접하는 계면이, 거의 동일 평면상에 있는 점에서 상위하다. 여기서 거의 동일 평면이란, 2개의 계면의 단차가, 광의 파장에 대해 충분히 작은 것, 구체적으로는 파장의 1/30 이하의 크기인 것을 의미한다. 이와 같은 구조를 갖는 포토 다이오드는, 쇼트키 접속용의 메사와 오믹 접속용의 메사를 형성할 때, n⁺형 반도체층의 제 1의 전극에 접하는 개소와 제 2의 전극에 접하는 개소에 별개의 마스크를 이용하여, 분자선 에피택시 또는 초고진공 화학 기상법 등에 의해, 각각, n^-형 반도체층 및 n⁺형 반도체층을 퇴적함으로써 제조할 수 있다. 이 구조는, 금속 주기 구조체(4), 제 1의 전극(5), 및 제 2의 전극(8)의 동시 형성을 용이하게 한다는 장점을 갖는다.

도 13은, 제 1 실시 형태의 쇼트키 포토 다이오드의 제 6의 예를 도시하고 있다. 이 포토 다이오드에서는, 상술한 각 예의 포토 다이오드와는 달리, 금속 주기 구조체(4)에 마련된 구멍(6)이 완전하게 관통되고, 구멍(6)의 저부에 n^-형 반도체층(3)이 노출되어 있고, n^-형 반도체층(3)에 금속 주기 구조체(4)가 접하는 것은 구멍의 주위라는 점이다. 구멍(6)의 직경이 입사광의 파장의 반분 이하라면, 구멍(6)을 투과하는 광의 량은 극히 적고, 구멍(6)의 반대측에 나타나는 포톤은 거의 근접장 광의 상태이다. 따라서 이 경우에도, 구멍(6)의 바닥에 금속층이 존재하는 경우와 같은 동작을 하는 포토 다이오드를 얻을 수 있다.

도 14는, 제 1 실시 형태의 쇼트키 포토 다이오드의 제 7의 예를 도시하고 있다. 이 포토 다이오드는, 도 13에 도시한 포토 다이오드와 같은 것이지만, 금속 주기 구조체(4)의 위에, 금속 주기 구조체(4)의 표면의 주기 구조를 전면적으로 덮도록, n^-형 반도체층(3) 거의 같은 굴절률을 갖는 투명막(14)이 마련되어 있는 점에서 상위하다. 투명막(14)을 마련함에 의해, 구멍(6)의 출구측에 있어서의 광의 반사를 적게 하고 있다. 예를 들면, 파장 1300㎚의 신호광에 대응한 포토 다이오드를 구성하는 경우, n^-형 반도체층(3)으로서, Sb를 도프한 Ge를 이용하고, 투명막(14)으로서, Si 또는 SiGe를 이용함으로써, 이와 같은 구성을 실현할 수 있다. 또한 도 14에 도시한 것에서는, 투명막(14)상을 반사 방지막(13)으로 덮어 더욱 반사를 줄이고 있다. 반사 방지막(13)에는, 투명막(14)의 굴절률의 제곱근에 가까운 굴절률을 갖는 재료를 이용하는 것이 바람직하다. 투명막(14)으로서 Si를 이용한 경우, 반사 방지막(13)으로는, 산화하프늄(HfO₂), 5산화탄탈(Ta₂O₅) 등을 이용할 수 있다.

[제 2 실시 형태]

다음에, 본 발명의 제 2 실시 형태의 쇼트키 포토 다이오드에 관해 설명한다. 제 1 실시 형태의 포토 다이오드는, 플레이너형의 것이었지만, 이 제 2 실시 형태의 포토 다이오드는, 절연성의 기판을 이용하고, 기판의 표면에 제 1의 전극, 이면에 제 2의 전극을 배치한 것이다. 도 15는, 제 2 실시 형태인 포토 다이오드의 구성을 도시하고 있다.

절연성의 기판(16) 표면에는, 제 1 실시 형태의 경우와 마찬가지로, 중심에 구멍(18)이 마련되어 있음과 함께, 구멍(18)의 주위에 동심원형상의 요철에 의한 주기 구조를 갖는 금속 주기 구조체(17)가 형성되어 있다. 도 4 내지 도 6에 도시한 포토 다이오드와 마찬가지로, 구멍(18)은 금속 주기 구조체(17)를 완전하게는 관통하지 않는다. 기판(16)의 표면에는, 또한, 금속 주기 구조체(17)와 전기적으로 접속하는 제 1의 전극(애노드 전극)(19)이 마련되어 있다.

구멍(18)의 위치에 대응하여, 기판(16)에는 관통구멍이 형성되어 있고, 이 관통구멍을 끼우고 기판(16)의 반대측 표면에는, 제 2의 전극(캐소드 전극)(20)이 마련되어 있다. 기판(16)에 형성된 관통구멍 내에는, 제 2의 전극(20)과 오믹에 접 합하는 n⁺형 반도체층(14)과, n⁺형 반도체층(14)상에 형성된 n^-형 반도체층(15)이 마련되어 있다. n^-형 반도체층(15)은, 기판(16)의 표면에 달하고, 금속 주기 구조체(17)와 접하고 있다.

이 포토 다이오드에서는, 금속 주기 구조체(17)나 각 전극(19, 20)으로서는, 제 1 실시 형태에서의 제 2의 예로부터 제 7의 예까지에서 진술한 구조나 형상의 것을 사용할 수 있다.

제 1의 전극(19)과 제 2의 전극(20)은, 부하 저항(22)을 통하여 바이어스 전원(21)에 접속하고 있고, 바이어스 전원(21)으로부터는 이 포토 다이오드에 대해 역바이어스 전위가 인가된다.

이 포토 다이오드에 있어서, 반도체 재료로서 Si를 이용한 경우, n⁺형 반도체층(14) 및 n^-형 반도체층(15)은, 그곳에 도프하는 As의 농도를 조정함으로써 작성된다. 전극(19, 20)으로는, 예를 들면 Ag를 이용할 수 있다. 이 포토 다이오드에서도, 금속 주기 구조체(17)의 동심원형상 요철의 주기를 700㎚로 설정함에 의해, 입사하는 신호광의 파장이 800㎚ 부근일 때에 현저한 플라즈몬 공명이 발생하고, 구멍(18) 부근에서 n형 반도체층(15)측에 나타나는 근접장 광은, 그 강도가 비약적으로 높아짐과 함께, 구멍(18)의 출구측의 부근에 작게 갇혀지게 된다. 그 결과, 제 2 실시 형태에서도, 제 1 실시 형태의 경우와 마찬가지로, 양자 효율이 높은 포토 다이오드를 얻을 수 있다.

[제 3 실시 형태]

다음에, 본 발명의 제 3 실시 형태의 쇼트키 포토 다이오드에 관해 설명한다. 도 16에 도시하는 제 3 실시 형태의 포토 다이오드는, 제 1 실시 형태의 포토 다이오드와 같은 것이지만, 금속 주기 구조체(4)에 마련된 구멍(6)의 저면에, 광을 산란하기 위한 미소한 산란체(40)를 마련한 점에서 상위하다. 이 산란체(40)로는, 광파장 영역에서의 전기 저항이 작은 재료가 적합하고, 금속 주기 구조체(4)와 같은 금속 재료, 예를 들면 Ag 또는 Au 등을 이용할 수 있다. 산란체(40)의 체적 및 형상은, 표면 플라즈몬 공명의 상태에 영향을 미치는데, 산란체(40)로서, 그 사이즈가 5㎚각 정도로부터 입사광의 파장과 같은 정도의 것까지의, 폭넓은 범위에서 효과를 발휘한다. 형상으로서는, 산란체(40)는, 예를 들면, 원주형상, 또는 각주형상의 것으로 할 수 있다.

산란체(40)를 구멍(6)의 저면에 마련함에 의해, 구멍(6)의 직경을 크게 하면서, 구멍(6)의 출구측에서의 전파광 성분을 줄이고 근접장 광을 증가시키는 것이 가능해진다. 구체적으로는, 산란체(40)와 구멍(6)의 내벽과의 거리가 입사광의 파장의 반분을 초과하지 않는 범위에서 구멍(6)을 크게 할 수 있다. 또한, 산란체(40)와 구멍(6)의 저면은 반드시 접하여 있을 필요는 없고, 입사광의 파장 이하의 미소한 거리만큼 떨어져 있어도 좋다. 도시한 것에서는, 구멍(6)의 저면을 구성하는 금속층의 위에, 얇은 유전체층(41)을 통하여 산란체(40)가 배치되어 있다. 또한 구멍은 도전체를 관통하고 있어도 좋고, 도 13에 도시한 구조에도 관통구멍의 형태를 적용할 수 있다.

도 17은, 제 3 실시 형태에 있어서의 포토 다이오드의 제 2의 예를 도시하고 있다. 이 포토 다이오드는, 도 16에 도시한 것과 달리, 미소한 산란체(40)가 n^-형 반도체층(3)의 최표면중에 매입되어 존재하는 점이다. 이 산란체(40)로도 광파장 영역에서의 전기 저항이 작은 재료가 적합하고, 금속 주기 구조체(4)와 같은 금속 재료, 예를 들면 Ag 또는 Au 등을 이용할 수 있다. 이 예에서도, 산란체(40)의 체적 및 형상은, 표면 플라즈몬 공명의 상태에 영향을 미치는데, 산란체(40)로서, 그 사이즈가 5㎚각 정도로부터 입사광의 파장과 같은 정도의 것까지의, 폭넓은 범위에서 효과를 발휘한다. 이 포토 다이오드에서는, n^-형 반도체층(3)에 있어서 산란체(40)를 구멍(6)의 저면의 금속층에 접하여 마련함으로써, 전파 광성분을 줄이면, 동시에 쇼트키 접합 부근의 반도체층 내에 보다 강한 근접장 광을 만들어 내는 것이 가능해진다.

또한, 금속 주기 구조체(4)에 있어서 구멍(6)이 관통하고 있는 구조의 포토 다이오드에 대해서도, 그 구멍(6)의 내부에 산란체(40)를 배치하거나, 또는 n^-형 반도체층(3)의 최표면에 산란체(40)를 매입함으로써, 상술한 것과 같은 효과를 얻을 수 있다.

[제 4 실시 형태]

다음에, 본 발명의 쇼트키 포토 다이오드를 응용한 예에 관해 설명한다. 도 18은, 본 발명의 쇼트키 포토 다이오드를 이용한 40Gbps(기가비트 매초) 전송용의 광수신 모듈을 도시하고 있다.

모듈 몸체(78) 내에 외부로부터 광화이버(73)가 인입되어 있다. 모듈 몸체(78) 내에서는, 광화이버(73)의 단면(端面)에 대향하여, 본 발명에 의거한 포토 다이오드(71)가 배치됨과 함께, 광화이버(73)의 단면과 포토 다이오드(71)의 사이에는, 광화이버(73)와 포토 다이오드(71)를 광학적으로 결합시켜서, 광화이버(73)로부터 출사한 신호광(77)을 포토 다이오드(71)의 수광면에 집광시키기 위한 렌즈(74)가 마련되어 있다. 포토 다이오드(71)는, 칩 캐리어(72)의 측면에 마련되어 있고, 전기 배선(76)을 이용하여, 칩 캐리어(72)의 윗면에 마련된 프리앰프 IC(집적회로)(75)와 접속하고 있다. 포토 다이오드(71)는 신호광(77)을 전기 신호로 변환하고, 전기 배선(76)을 통하여 그 전기 신호를 프리앰프 IC(75)에 출력한다. 프리앰프 IC(75)는, 입력된 전기 신호를 증폭한다.

포토 다이오드(71)는, InP상에 InGaAs막을 에피택셜 성장시킨 기판을 이용하여 형성되어 있고, InGaAs막상에 Ag 또는 Au로 이루어지는 금속 주기 구조체를 갖는다. 이 포토 다이오드를 파장 1.55㎛의 적외광에 의한 전송에 이용하는 경우, 금속 주기 구조체에 있어서의 요철 주기는 약 1.2㎛로 하면 좋고 동심원형상으로 8주기의 링형상 요철을 형성한 경우에는, 그 외주의 직경은 약 20㎛이 된다. 금속 주기 구조체에 있어서의 요철의 깊이는 0.1 내지 0.4㎛ 정도인 것이 바람직하고, 구멍의 직경은 0.3 내지 0.7㎛ 정도인 것이 바람직하다.

종래의 40Gbps 전송용의 광수신 모듈에서는, 모듈 몸체 내에 탑재되는 포토 다이오드로서, 측면 입사 도파로형의 것이 많이 이용되고 있다. 이것은, 반도체면에 광을 입사하는 면입사형의 포토 다이오드에서는, 전하 캐리어 주행 시간을 줄이 기 위해 흡수층을 얇게 하면 높은 흡수 효율을 얻을 수 없기 때문이다. 한편, 도파로형은, 흡수층의 면내 방향에서 광을 흡수함에 의해, 전하 캐리어 주행 시간이 단축된 채로 높은 흡수 효율을 얻을 수 있다. 그러나, 40Gbps용 도파형 소자에서는, 흡수층 두께는, 통상, 1㎛ 이하이고, 포토 다이오드와 광화이버와의 위치 맞춤에 관한 결합 톨러런스를 ±1㎛ 정도로 할 필요가 있다. 따라서 종래의 포토 다이오드를 이용한 광수신 모듈은, 실장 설계 및 제조 코스트의 양면에서 큰 문제점을 갖고 있다.

이에 대해, 본 발명에 의한 포토 다이오드는, 수광면에서 20㎛의 유효 실효 직경을 갖고 있고, 이 때문에 결합 톨러런스를 ±2㎛ 이상으로 취하는 것이 가능해진다. 그 결과, 간이한 렌즈 결합만으로 광화이버와 포토 다이오드와의 광결합을 행할 수 있고, 이로써 전송용 광수신 모듈의 저코스트화가 가능해진다. 도 18에 도시한 40Gbps 전송용의 광수신 모듈에서는, 파장 1.55㎛를 전송하는 경우에 있어서 최소 수신 감도 -12dBm이 얻어졌다. 본 발명의 포토 다이오드를 이용함에 의해, 도파로형 포토 다이오드를 탑재한 종래의 40Gbps 전송용의 광수신 모듈과 특성적으로도 하등 손색이 없는 레벨의 광수신 모듈을 실현할 수 있음이 확인되었다.

[제 5 실시 형태]

다음에, 본 발명의 쇼트키 포토 다이오드를 응용한 다른 예에 관해 설명한다. 도 19는, 본 발명의 쇼트키 포토 다이오드를 탑재한 LSI(대규모 집적회로) 칩 사이 광 인터커넥트 모듈을 도시하고 있다.

배선 보드상에 게재된 LSI 사이에서 고속으로 신호 전송을 행하기 위해, LSI 사이를 광화이버로 접속하고, 광신호로 신호를 전송하는 것이 검토되어 있다. LSI 내에서의 신호 처리는 전기 신호를 대상으로 하여 행하여지기 때문에, 광화이버와 개개의 LSI 칩과의 접속을 위해, 광화이버로부터의 신호광을 전기 신호로 변환하여 LSI 칩 내에 공급하고, 또한 LSI 칩으로부터 출력한 전기 신호를 광신호로 변환하여 화이버에 도입하는 광 인터커넥트 모듈이 필요해진다.

탑재 보드(89)의 한쪽의 표면에는, 본 발명에 의거한 포토 다이오드(81)와 전기 변조 기구를 구비한 VCSEL(면발광형 반도체 레이저 : Vertical Cavity Surface Emitting Laser) 광원(82)이 마련되어 있고, 포토 다이오드(81)의 수광면에는, 표면 플라즈몬 공명에 의해 근접장 광의 강도를 증강하기 위한 금속 주기 구조체(90)가 형성되어 있다. 탑재 보드(89)는, LSI 칩을 내장하는 LSI 패키지(87)의 표면에 부착되어 있다. LSI 패키지(87)에는, 광원 및 변조용의 전기 배선을 위한 비어(85)와, 포토 다이오드용의 전기 배선을 위한 비어(86)가 형성되어 있다. 비어(85)는, 탑재 보드(89)에 형성되고, VCSEL 광원(82)에 접속한 전기 배선층(91)과 접속한다. 비어(86)는, 탑재 보드(89)에 형성되고, 포토 다이오드(81)에 접속한 전기 배선층(92)과 접속한다.

이와 같은 탑재 보드(89)에 대향하도록, LSI 탑재 보드(88)가 배치되어 있다. LSI 탑재 보드(88)의 표면은, 광신호 입력용의 광화이버(83)와 광신호 출력용의 광화이버(84)와, 광화이버(83)의 단면에서 출사한 신호광을 포토 다이오드(81)로 향하게 하는 오목 거울(93)과, VCSEL 광원(82)으로부터의 신호광을 광화이버(84)에 입사시키는 오목 거울(94)이 마련되어 있다. 오목 거울(93)은, 광화이 버(83)와 포토 다이오드(81)를 광결합시키고, 오목 거울(94)은, 광화이버(84)와 VCSEL 광원(82)을 광결합시킨다.

이와 같은 광 인터커넥트 모듈에서는, 광신호 입력용의 화이버(83)로부터의 신호광은, 오목 거울(93)에 의해 금속 주기 구조체(90)에 조사된다. 신호광으로서 파장 850㎚의 광을 이용하는 경우에는, 포토 다이오드(81)에 이용하는 반도체 재료로서 Si를 사용하고, 금속 주기 구조체(90)에서의 요철의 주기는 600㎚ 내지 700㎚로 한다. Si제의 포토 다이오드(81)는, 금속 주기 구조체(90)가 만들어 내는 근접장 광에 의해 광 전류를 발생함으로써, 포토 다이오드용의 전기 배선층(92) 및 비어(86)를 통하여, 광신호에 대응한 전류를 LSI에 흐르게 한다. 금속 주기 구조체(90)의 작용에 의해, 오목 거울(93)과 포토 다이오드의 위치에 관한 결합 톨러런스는 ±1㎛ 이상을 취하는 것이 가능해진다. 여기서, 포토 다이오드(81)의 직후의 위치에서, 전기 배선층(92)의 도중에, 전기 신호 증폭을 위한 프리앰프를 마련할 수도 있다.

LSI로부터의 전기 신호는, 비어(85)로부터 전기 배선층(91)을 통과하여, 전기 변조 기구를 구비한 VCSEL 광원(82)에 의해 광신호로 변환된다. 광신호는, 오목 거울(94)에서 반사되고, 광신호 출력용의 광화이버(84)에 유도된다. 전기 변조 기구를 구비한 VCSEL 광원(82)은, 전기 신호에 의해 광을 변조하는 주지의 다른 기구, 예를 들면, 외부 광원으로부터의 광을 전기 광학 효과 또는 열광학 효과에 의해 변조하는 마하젠더(Mach-Zehnder)형의 변조기에 의해, 치환할 수 있다.

이상 설명한 광 인터커넥트 모듈에 있어서, 광신호의 인력에는, 광화이버 대 신에, 평면 광도파로 등 잘 알려진 다른 구성을 이용할 수 있다. 또한 오목 거울(93) 대신에 볼록 렌즈 등의 집광 기구를 이용할 수도 있다.

여기서, LSI 칩 사이의 접속에 이용되는 종래의 광 인터커넥트 모듈에서는, 20GHz 이상의 고속 동작을 목적으로 하는 경우, 수광용의 포토 다이오드로서는, 고속 응답을 위해, InP기판상에 성장시킨 InGaAs 등의 화합물 반도체 재료 등이 사용된다. 이와 같은 화합물 반도체는, Si반도체 장치의 제조 프로세스와의 정합성이 나쁘기 때문에, 종래의 광 인터커넥트 모듈에서는 제조 코스트가 높아진다는 문제점이 있다.

이에 대해 본 실시 형태의 광 인터커넥트 모듈에서는, 반도체 재료로서 Si를 이용하는 본 발명에 의한 포토 다이오드를 사용하기 때문에 제조 코스트를 인하할 수 있다. 도 19에 도시한 광 인터커넥트 모듈을 실제로 제작한 바, 약 40GHz의 고속 광전기 변환 동작을 실현하는 것이 확인되었다.

[다른 실시 형태]

이상, 본 발명의 바람직한 실시 형태에 관해 설명하였지만, 상술한 각 실시 형태에 있어서, 입사광을 렌즈로 집광하고 나서 금속 주기 구조체상에 조사하는 등, 종래 잘 알려진 기술과 본 발명의 기술을 조합시킬 수 있음은 당연한 것이다.

금속 주기 구조체에 마련되는 구멍의 평면 형상은, 반드시 원형이나 슬릿 형상으로 한정하는 것이 아니라, 타원, 장원, 아령형 나아가서는, 정사각형이나 직사각형이라도 좋고, 이들의 형상을 갖는 구멍을 이용하여도, 상술한 것과 같은 효과를 얻을 수 있다. 또한, 단일한 구멍을 마련하는 대신에, 근접하여 복수의 구멍을 배치하는 것도 가능하다.

구멍의 깊이 방향에 다른 단면의 형상에 관해, 상술한 실시 형태에서는, 금속 주기 구조체를 관통하지 않고 구멍의 저면에 금속층이 남는 것이나, 구멍의 저면의 부근에 도전성의 광산란체를 갖는 것, 저면이 없고 금속 주기 구조체를 관통하는 것 등을 설명하였다. 그러나 구멍의 단면 형상은 이들로 한정되는 것이 아니라, 상술한 각 예에 있어서 각각 다른 단면 형상의 구멍을 선택할 수도 있다. 따라서 구멍의 평면 형상과 단면 형상의 조합은, 예시한 것을 포함하여 임의의 조합이 가능하다.

이상의 설명으로부터 분명한 바와 같이, 본 발명에 의하면, 접합 전기용량이 극히 작은 포토 다이오드를 얻을 수 있고, 이 포토 다이오드를 사용함에 의해, 고속 응답하는 광전 변환 회로를 만들 수 있다. 또한, 포토 다이오드에 직렬로 접속되는 부하 저항을 크게 할 수 있기 때문에, 종래의 것에 비하여 높은 신호 출력 전압을 얻는 것이 가능해진다. 높은 신호 출력 전압을 얻을 수 있기 때문에, 광전 변환 회로에 있어서 후단측에 마련되는 증폭기의 증폭률을 작게 할 수 있고, 또는 증폭기를 이용하지 않고 할 수 있게 되어, 이로써, 광전 변환 회로의 구성을 간소화하여 제조 가격을 저감함과 함께, 소비 전력이 적은 광전 변환 회로를 실현할 수 있다.

Claims

입사광의 파장보다도 작은 직경을 갖는 구멍과, 상기 구멍의 주위에 마련되고 상기 도전막의 막면에 대한 입사광에 의해, 여기된 표면 플라즈몬에 의한 공명 상태를 상기 막면에 생기게 하는 주기 구조를 갖는 도전막과,

상기 도전막의 상기 구멍 부근에 상기 도전막과 접하여 마련된 반도체층을 가지며,

상기 여기된 표면 플라즈몬(plasmon)에 의해 상기 도전막과 상기 반도체층과의 계면에서 발생한 근접장 광을 검출하는 것을 특징으로 하는 포토 다이오드.
제 1항에 있어서,

상기 도전막은, 상기 구멍 이외의 장소에서는 상기 입사광을 통과하지 않는 금속막인 것을 특징으로 하는 포토 다이오드.
제 1항 또는 제 2항에 있어서,

상기 도전막과 상기 반도체층에 의해 형성되는 쇼트키 장벽(schottky barrier)이 나타나는 영역은, 상기 근접장 광의 발생 영역과 거의 일치하는 것을 특징으로 하는 포토 다이오드.
제 1항 또는 제 2항에 있어서,

상기 주기 구조는, 상기 구멍으로부터 멀어지는 방향으로 주기를 갖는 요철로 이루어지는 것을 특징으로 하는 포토 다이오드.
제 1의 면과 제 2의 면을 갖는 도전막으로서, 상기 제 1의 면측에서 형성된 입사광의 파장보다 작은 직경을 갖는 구멍과, 상기 구멍으로부터 멀어지는 방향으로 주기를 갖는 요철로 이루어지는 주기 구조를 갖는 도전막과,

상기 도전막의 상기 구멍 부근에 상기 도전막의 제 2의 면과 접하여 마련된 한 도전형의 제 1의 반도체층과, 상기 제 1의 반도체층의 상기 도전막의 제 2의 면과 접하고 있는 면과 반대측의 면에 접하고, 상기 한 도전형으로서, 상기 제 1의 반도체층보다 불순물 농도가 높은 제 2의 반도체층으로 이루어지는 것을 특징으로 하는 포토 다이오드.
제 5항에 있어서,

상기 도전막은 금속막으로 이루어지고, 상기 요철은 상기 제 1의 면에 형성되어 있는 것을 특징으로 하는 포토 다이오드.
제 5항에 있어서,

상기 주기 구조는, 상기 구멍을 중심으로 하는 동심원형상의 홈부로 이루어지는 것을 특징으로 하는 포토 다이오드.
제 5항 내지 제 7항 중 어느 한 항에 있어서,

상기 제 2의 반도체층의 상기 도전막과의 접합부의 부근에 쇼트키 장벽을 형성하기 위한 역바이어스 전압을 인가하기 위해, 상기 제 1의 반도체층에 전기적으로 접속하는 제 1의 전극과, 상기 도전막에 전기적으로 접속하는 제 2의 전극을 가지며,

상기 제 1의 반도체층과 상기 도전막에 끼워진 상기 제 2의 반도체층의 두께는, 상기 제 2의 면으로부터 상기 도전막에 광이 조사된 때에 상기 구멍의 위치에서 상기 제 1의 면측에 나타나는 근접장 광의 스며나오는(bleeding) 길이 이하인 것을 특징으로 하는 포토 다이오드.
제 5항 내지 제 7항 중 어느 한 항에 있어서,

상기 구멍은, 상기 도전막의 일부인 저면부를 갖는 것을 특징으로 하는 포토 다이오드.
제 5항 내지 제 7항 중 어느 한 항에 있어서,

상기 구멍 내에, 도전성 물질로 이루어지고 광을 산란하는 산란체가 배치되어 있는 것을 특징으로 하는 포토 다이오드.
제 9항에 있어서,

상기 구멍의 위치에 대응하여, 상기 저면부와 상기 제 2의 반도체층과의 계 면으로부터 상기 제 2의 반도체층측에 매입된, 도전성 물질로 이루어지고 광을 산란하는 산란체를 갖는 것을 특징으로 하는 포토 다이오드.
제 5항 내지 제 7항 중 어느 한 항에 있어서,

상기 구멍은 상기 도전막을 관통하여 상기 제 2의 반도체층에 달하고, 상기 도전막중 상기 구멍의 주연부가 상기 제 2의 반도체층과 접하는 것을 특징으로 하는 포토 다이오드.
제 12항에 있어서,

상기 구멍의 위치에 대응하여, 상기 제 2의 반도체층의 표면에, 도전성 물질로 이루어지고 광을 산란하는 산란체가 매입되어 있는 것을 특징으로 하는 포토 다이오드.
제 5항 내지 제 7항 중 어느 한 항에 있어서,

상기 도전막의 상기 제 1의 면에, 상기 제 2의 반도체층과 거의 같은 굴절률을 갖는 투명막을 구비하는 것을 특징으로 하는 포토 다이오드.
제 14항에 있어서,

상기 투명막상에 마련된, 입사광에 대한 반사 방지막을 또한 가지는 것을 특징으로 하는 포토 다이오드.
제 5항 내지 제 7항 중 어느 한 항에 있어서,

상기 도전막은 금속막이고, 상기 구멍의 직경은 상기 입사광의 파장의 1/10 이상 1/2 이하인 것을 특징으로 하는 포토 다이오드.
제 16항에 있어서,

상기 주기 구조의 주기는 상기 입사광의 파장 이하인 것을 특징으로 하는 포토 다이오드.
제 16항에 있어서,

상기 주기 구조의 주기는, 상기 입사광에 의해 상기 도전막에 여기되는 표면 플라즈몬의 공명 파장으로 설정되는 것을 특징으로 하는 포토 다이오드.
제 16항에 있어서,

상기 금속막은, 상기 주기 구조의 오목부에 있어서 100㎚ 이상 1000㎚ 이하의 막두께를 가지며, 상기 요철의 깊이는 20㎚ 이상 200㎚ 이하인 것을 특징으로 하는 포토 다이오드.
제 8항에 있어서,

상기 제 1의 반도체층과 상기 도전막에 끼워진 상기 제 2의 반도체층의 두께 는, 50㎚ 이상 100㎚ 이하인 것을 특징으로 하는 포토 다이오드.
구멍과 상기 구멍을 중심으로 한 주기적인 요철을 갖는 도전막과, 상기 구멍의 저부의 위치에서 상기 도전막과 접합하는 반도체층을 갖는 포토 다이오드의 제조 방법으로서,

광전 변환을 행하는 영역이 상기 구멍의 저부에 대응하는 위치로 한정되도록 상기 반도체층을 확정하여 형성하는 단계와,

상기 도전막을 형성하는 단계와,

상기 영역에 정합시켜서 상기 도전막에 상기 구멍 및 상기 요철을 형성하는 단계를 갖는 것을 특징으로 하는 포토 다이오드의 제조 방법.
광화이버로부터 출사한 신호광을 검출하여 전기 신호로서 출력하는 제 1항 또는 제 5항에 기재된 포토 다이오드와,

상기 전기 신호를 증폭하는 프리앰프를 갖는 것을 특징으로 하는 광 모듈.
제 22항에 있어서,

몸체와,

상기 광화이버와 상기 포토 다이오드를 광결합시키는 수단을 가지며,

상기 포토 다이오드와 상기 프리앰프가 상기 몸체 내에 수용되어 있는 것을 특징으로 하는 광 모듈.
제 1의 광화이버로부터 출사한 광이 입사하여 제 1의 신호 전류를 발생하는 제 1항 또는 제 5항에 기재된 포토 다이오드와,

제 2의 광화이버에 입사되는 신호광을 발생하는 광원과,

상기 포토 다이오드 및 상기 광원이 배치된 탑재 보드를 가지며,

상기 제 1의 신호 전류가 LSI에 공급되고, 상기 LSI로부터의 제 2의 신호 전류에 응하여 상기 광원이 신호광을 발생하는 것을 특징으로 하는 광 인터커넥트 모듈.
제 24항에 있어서,

상기 제 1의 광화이버와 상기 포토 다이오드를 광결합시키는 제 1의 결합 수단과, 상기 광원과 상기 제 2의 광화이버를 광결합시키는 제 2의 결합 수단을 갖는 것을 특징으로 하는 광 인터커넥트 모듈.