KR101622090B1 - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR101622090B1
KR101622090B1 KR1020130135649A KR20130135649A KR101622090B1 KR 101622090 B1 KR101622090 B1 KR 101622090B1 KR 1020130135649 A KR1020130135649 A KR 1020130135649A KR 20130135649 A KR20130135649 A KR 20130135649A KR 101622090 B1 KR101622090 B1 KR 101622090B1
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
electrode
semiconductor substrate
thickness
Prior art date
Application number
KR1020130135649A
Other languages
English (en)
Other versions
KR20150053551A (ko
Inventor
남정범
양두환
이은주
정일형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130135649A priority Critical patent/KR101622090B1/ko
Priority to EP14003722.7A priority patent/EP2871682B1/en
Priority to US14/536,270 priority patent/US9799781B2/en
Priority to JP2014227286A priority patent/JP5934328B2/ja
Priority to CN201410643805.8A priority patent/CN104638030B/zh
Publication of KR20150053551A publication Critical patent/KR20150053551A/ko
Application granted granted Critical
Publication of KR101622090B1 publication Critical patent/KR101622090B1/ko
Priority to US15/727,341 priority patent/US10644171B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022491—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of a thin transparent metal layer, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

본 실시예에 따른 태양 전지는, 반도체 기판 및 반도체층 적어도 하나를 포함하는 광전 변환부; 및 상기 반도체 기판 또는 상기 반도체층 위에 형성된 전극을 포함한다. 상기 전극은, 상기 반도체 기판 또는 상기 반도체층에 접촉하여 형성되며 전도성을 가지는 접착층과, 상기 접착층 위에 형성되는 전극층을 포함한다. 상기 접착층의 열팽창 계수가 상기 반도체 기판의 열팽창 계수와 상기 전극층에서 상기 접착층과 인접한 부분의 열팽창 계수 사이의 값을 가진다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것으로서, 좀더 상세하게는, 전극 구조를 개선한 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 효율을 향상할 수 있는 태양 전지를 제공하고자 한다.
본 실시예에 따른 태양 전지는, 반도체 기판 및 반도체층 적어도 하나를 포함하는 광전 변환부; 및 상기 반도체 기판 또는 상기 반도체층 위에 형성된 전극을 포함한다. 상기 전극은, 상기 반도체 기판 또는 상기 반도체층에 접촉하여 형성되며 전도성을 가지는 접착층과, 상기 접착층 위에 형성되는 전극층을 포함한다. 상기 접착층의 열팽창 계수가 상기 반도체 기판의 열팽창 계수와 상기 전극층에서 상기 접착층과 인접한 부분의 열팽창 계수 사이의 값을 가진다.
상기 접착층은 투과성을 가질 수 있다.
상기 접착층이 금속을 포함할 수 있다.
상기 접착층이 티타늄(Ti) 또는 텅스텐(W)을 포함할 수 있다.
상기 전극층이 복수 개의 층을 포함하고, 상기 접착층의 두께가 상기 전극층의 상기 복수 개의 층의 각각의 두께보다 작을 수 있다.
상기 접착층의 두께가 50nm 이하일 수 있다.
상기 반도체 기판 또는 상기 반도체층이 실리콘(Si)을 포함하고, 상기 전극층에서 상기 접착층에 인접한 부분이 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 전극층은, 상기 접착층 위에 위치하며 반사 물질을 포함하는 제1 전극층과, 상기 제1 전극층 위에 형성되며 리본과 연결되는 제2 전극층을 포함할 수 있다.
상기 제1 전극층이 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 접착층 : 상기 제1 전극층의 두께 비율이 1:2 내지 1:60의 범위 내에 속할 수 있다.
상기 접착층 : 상기 제1 전극층의 두께 비율이 1:10 내지 1:30의 범위 내에 속할 수 있다.
상기 제1 전극층이 50nm 내지 300nm의 두께를 가질 수 있다.
상기 제2 전극층이 주석 및 니켈-바나듐 합금 중 적어도 하나를 포함할 수 있다.
상기 제2 전극층이 스퍼터링에 의하여 형성되며 50nm 내지 300nm의 두께를 가질 수 있다.
상기 제2 전극층이 도금에 의하여 형성되며 5um 내지 10um의 두께를 가질 수 있다.
상기 제1 전극층과 상기 제2 전극층 사이에, 상기 제1 전극층 위에 형성되며 상기 제1 및 제2 전극층보다 두꺼운 두께를 가지면서 상기 제1 및 제2 전극층보다 큰 면적을 가지는 제3 전극층을 포함할 수 있다.
상기 제3 전극층이 도금에 의하여 형성되며 구리를 포함할 수 있다.
상기 제1 전극층과 상기 제3 전극층 사이에 위치하는 시드 전극층을 더 포함할 수 있다.
상기 시드 전극층이 스퍼터링에 의하여 형성되며 구리를 포함할 수 있다.
본 발명의 다른 실시예에 따른 태양 전지는, 반도체 기판 및 반도체층 적어도 하나를 포함하는 광전 변환부; 및 상기 반도체 기판 또는 상기 반도체층 위에 형성된 전극을 포함하고, 상기 전극은, 상기 반도체 기판 또는 상기 반도체층에 접촉하여 형성되며 투과성을 가지는 접착층과, 상기 접착층 위에 형성되는 전극층을 포함하고, 상기 접착층이 티타늄 또는 텅스텐을 포함한다.
본 실시예에 따른 태양 전지는, 전극이 전도성 및 투과성을 가지며 일정 범위의 열팽창 계수를 가지는 접촉층을 구비하여 우수한 특성을 가질 수 있다. 즉, 접촉층이 전도성 및 투과성을 가지므로, 전극의 전도도를 우수한 상태로 유지하면서 이에 인접한 전극층(일 예로, 제1 전극층)에서 반사를 유도할 수 있다. 이에 의하여 제1 전극층이 반사 전극층으로 기능하여 장파장의 반사를 증가시켜 광전 변환에 사용되는 광의 양을 증가시킬 수 있다. 그리고 접촉층이 반도체 기판(또는 반도체층)과 전극층 사이의 열팽창 계수를 가져 반도체 기판(또는 반도체층)과 전극층 사이의 열팽창 계수 차이를 줄이는 것에 의하여, 반도체 기판(또는 반도체층)과 전극의 접촉 특성을 향상할 수 있다. 이와 같이 태양 전지의 다양한 특성을 향상하여 태양 전지의 효율을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지 모듈을 도시한 후면 사시도이다.
도 2는 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 3는 도 2에 도시한 태양 전지의 부분 후면 평면도이다.
도 4는 본 발명의 실시예에 따른 태양 전지의 전극과 리본의 부착 구조의 다양한 예를 확대하여 도시한 개략도이다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지에 사용될 수 있는 전극을 도시한 도면이다. 도 5에는 도 1의 확대원에 대응하는 부분을 도시하였다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지에 사용될 수 있는 전극을 도시한 도면이다. 도 6에는 도 1의 확대원에 대응하는 부분을 도시하였다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 후면 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 9는 본 발명의 실시예 1 내지 3, 그리고 비교예 1 내지 2에 따른 태양 전지의 전극에서 파장에 따른 반사도를 측정한 결과를 나타낸 그래프이다.
도 10의 (a) 및 (b) 각각은 본 발명의 실시예 1에서 후면 패시베이션막의 균열을 줄이기 위한 열처리 전의 태양 전지의 후면 사진과, 열처리 후의 태양 전지의 후면 사진이다.
도 11의 (a) 및 (b) 각각은 본 발명의 비교예 1에서 후면 패시베이션막의 균열을 줄이기 위한 열처리 전의 태양 전지의 후면 사진과, 열처리 후의 태양 전지의 후면 사진이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이에 사용되는 전극을 상세하게 설명한다. 먼저, 태양 전지 모듈을 상세하게 설명한 다음, 이에 포함되는 태양 전지 및 이에 사용되는 전극을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지 모듈을 도시한 후면 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 태양 전지 모듈(100)은 태양 전지(150), 태양 전지(150)의 전면 상에 위치하는 제1 기판(이하 "전면 기판")(121) 및 태양 전지(150)의 후면 상에 위치하는 제2 기판(이하 "후면 시트")(122)을 포함할 수 있다. 또한, 태양 전지 모듈(100)은 태양 전지(150)와 전면 기판(121) 사이의 제1 밀봉재(131)와, 태양 전지(150)와 후면 시트(122) 사이의 제2 밀봉재(132)를 포함할 수 있다. 이를 좀더 상세하게 설명한다.
먼저, 태양 전지(150)는 태양 에너지를 전기 에너지로 변환하는 광전 변환부와, 광전 변환부에 전기적으로 연결되는 전극을 포함하여 형성된다. 본 실시예에서는 일례로 반도체 기판(일 예로, 실리콘 웨이퍼) 또는 반도체층(일 예로, 실리콘층)을 포함하는 광전 변환부가 적용될 수 있다. 이러한 구조의 태양 전지(150)를 추후에 도 2 및 도 3을 참조하여 상세하게 설명한다.
이러한 태양 전지(150)는 리본(144)를 포함하며, 리본(144)에 의하여 전기적으로 직렬, 병렬 또는 직병렬로 연결될 수 있다. 이를 서로 인접한 제1 및 제2 태양 전지(151, 152)를 예시로 하여 설명한다. 즉, 리본(144)은 제1 태양 전지(151)의 제1 전극(도 2 및 도 3의 참조부호 42, 이하 동일)과, 인접한 제2 태양 전지(152)의 제2 전극(도 2 및 도 3의 참조부호 44, 이하 동일)을 연결할 수 있다. 리본(144)과 제1 태양 전지(151)의 제1 전극(42)과 제2 태양 전지(152)의 제2 전극(44)의 연결 구조 등은 다양한 구조가 적용될 수 있다. 일 예로, 제1 및 제2 태양 전지(151, 152)에서 제1 전극(42)이 제1 가장자리에서 이를 따라 서로 연결되고, 제2 전극(44)이 제1 가장자리와 반대되는 제2 가장자리에서 이를 따라 서로 연결될 수 있다. 그러면, 리본(144)은 제1 태양 전지(151)의 제1 가장자리에 위치한 제1 전극(42)과 이에 인접한 제2 태양 전지(152)의 제2 가장자리에 위치한 제2 전극(44)을 연결하도록 제1 및 제2 태양 전지(151, 152)에 걸쳐서 형성되며 제1 및 제2 가장자리를 따라 연장되어 형성될 수 있다. 이때, 리본(144)과 제1 및 제2 태양 전지(151, 152)의 필요한 쇼트를 방지하기 위하여 리본(144)과 제1 및 제2 태양 전지(151, 152)의 사이에 부분적으로 절연 필름(142)이 위치하고, 리본(144)에서 절연 필름(142)보다 돌출된 부분이 제1 또는 제2 전극(42, 44)에 연결되도록 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니고 다양한 변형이 가능하다.
또한, 버스 리본(145)은 리본(144)에 의하여 연결된 하나의 열(列)의 태양 전지(150)의 리본(144)의 양끝단을 교대로 연결한다. 버스 리본(145)은 하나의 열을 이루는 태양 전지(150)의 단부에서 이와 교차하는 방향으로 배치될 수 있다. 이러한 버스 리본(145)은 태양 전지(150)가 생산한 전기를 모으며 전기가 역류되는 것을 방지하는 정션 박스(미도시)와 연결된다.
제1 밀봉재(131)는 태양 전지(150)의 수광면에 위치하고, 제2 밀봉재(132)는 태양 전지(150)의 이면에 위치할 수 있으며, 제1 밀봉재(131)와 제2 밀봉재(132)는 라미네이션에 의해 접착하여, 태양 전지(150)에 악영향을 미칠 수 있는 수분이나 산소를 차단하며, 태양 전지(150)의 각 요소들이 화학적으로 결합할 수 있도록 한다.
이러한 제1 밀봉재(131)와 제2 밀봉재(132)는 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132)는 그 외 다양한 물질을 이용하여 라미네이션 이외의 다른 방법에 의하여 형성될 수 있다.
전면 기판(121)은 태양광을 투과하도록 제1 밀봉재(131) 상에 위치하며, 외부의 충격 등으로부터 태양 전지(150)를 보호하기 위해 강화유리인 것이 바람직하다. 또한, 태양광의 반사를 방지하고 태양광의 투과율을 높이기 위해 철분이 적게 들어간 저철분 강화유리인 것이 더욱 바람직하다. 그러나 본 발명이 이에 한정되는 것은 아니며, 전면 기판(121)이 다른 물질 등으로 이루어질 수 있다.
후면 시트(122)는 태양 전지(150)의 이면에서 태양 전지(150)를 보호하는 층으로서, 방수, 절연 및 자외선 차단 기능을 한다. 후면 시트(122)는 필름 또는 시트 등의 형태로 구성될 수 있다. 후면 시트(122)은 TPT(Tedlar/PET/Tedlar) 타입이거나, 폴리에틸렌테레프탈레이트(PET)의 적어도 일면에 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지 등이 형성된 구조일 수 있다. 폴리불화비닐리덴은 (CH2CF2)n의 구조를 지닌 고분자로서, 더블(Double)불소분자 구조를 가지기 때문에, 기계적 성질, 내후성, 내자외선성이 우수하다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 시트(122)가 다른 물질 등으로 이루어질 수 있다. 이때, 후면 시트(122)는 전면 기판(121) 측으로부터 입사된 태양광을 반사하여 재이용될 수 있도록 반사율이 우수한 재질일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 시트(122)가 태양광이 입사될 수 있는 투명 재질(예를 들어, 유리)로 형성되어 양면 수광형 태양 전지 모듈(100)을 구현할 수도 있다.
상술한 태양 전지(150)의 구조를 도 2 및 도 3을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 태양 전지(150)의 단면도이고, 도 3는 도 2에 도시한 태양 전지(150)의 부분 후면 평면도이다.
도 2 및 도 3을 참조하면, 본 실시예에 따른 태양 전지(150)는, 베이스 영역(110)을 포함하는 반도체 기판(10)과, 반도체 기판(10)의 일면(일 예로, 반도체 기판(10)의 후면) 쪽에 위치하는 터널링층(20)과, 터널링층(20) 위에 위치하는 도전형 영역(32, 34)과, 도전형 영역(32, 34)에 연결되는 전극(42, 44)을 포함한다. 그리고 태양 전지(150)는 패시베이션막(24), 반사 방지막(26), 절연층(또는 후면 패시베이션막)(40) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하는 베이스 영역(110)을 포함할 수 있다. 본 실시예의 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 결정질(단결정 또는 다결정) 실리콘을 포함할 수 있다. 일 예로, 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 단결정 실리콘 기판(일 예로, 단결정 실리콘 웨이퍼)으로 구성될 수 있다. 그리고 제2 도전형 도펀트는 n형 또는 p형일 수 있다. n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있고, p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 일 예로, 베이스 영역(110)이 n형을 가지면 베이스 영역(110)과 광전 변환에 의하여 캐리어를 형성하는 접합(일 예로, 터널링층(20)을 사이에 둔 pn 접합)을 형성하는 p형의 제1 도전형 영역(32)을 넓게 형성하여 광전 변환 면적을 증가시킬 수 있다. 또한, 이 경우에는 넓은 면적을 가지는 제1 도전형 영역(32)이 이동 속도가 상대적으로 느린 정공을 효과적으로 수집하여 광전 변환 효율 향상에 좀더 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 반도체 기판(10)은 전면 쪽에 위치하는 전면 전계 영역(130)을 포함할 수 있다. 전면 전계 영역(130)은 베이스 영역(110)과 동일한 도전형을 가지면서 베이스 영역(110)보다 높은 도핑 농도를 가질 수 있다.
본 실시예에서는 전면 전계 영역(130)이 반도체 기판(10)에 제2 도전형 도펀트를 상대적으로 높은 도핑 농도로 도핑하여 형성된 도핑 영역으로 구성된 것을 예시하였다. 이에 따라 전면 전계 영역(130)이 제2 도전형을 가지는 결정질(단결정 또는 다결정) 반도체를 포함하여 반도체 기판(10)을 구성하게 된다. 일 예로, 전면 전계 영역(130)은 제2 도전형을 가지는 단결정 반도체 기판(일 예로, 단결정 실리콘 웨이퍼 기판)의 일부분으로 구성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(10)과 다른 별개의 반도체층(예를 들어, 비정질 반도체층, 미세 결정 반도체층, 또는 다결정 반도체층)에 제2 도전형 도펀트를 도핑하여 전면 전계 영역(130)을 형성할 수도 있다. 또는, 전면 전계 영역(130)이 반도체 기판(10)에 인접하여 형성된 층(예를 들어, 패시베이션막(24) 및/또는 반사 방지막(26))의 고정 전하에 의하여 도핑된 것과 유사한 역할을 하는 전계 영역으로 구성될 수도 있다. 그 외의 다양한 방법에 의하여 다양한 구조의 전면 전계 영역(130)을 형성할 수 있다.
본 실시예에서 반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(110)과 제1 도전형 영역(32)에 의하여 형성된 pn 접합까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 본 실시예와 같이 반도체 기판(10)의 후면 쪽에 제1 및 제2 도전형 영역(32, 34)이 함께 형성되는 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지(150)의 특성이 크게 달라질 수 있기 때문이다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않아 패시베이션 특성을 향상할 수 있고, 이에 의하여 태양 전지(150)의 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 경우에 따라 반도체 기판(10)의 후면에 텍스쳐링에 의한 요철을 형성할 수도 있다. 그 외의 다양한 변형도 가능하다.
반도체 기판(10)의 후면 위에는 터널링층(20)이 형성된다. 터널링층(20)에 의하여 반도체 기판(10)의 후면의 계면 특성을 향상할 수 있으며 광전 변환에 의하여 생성된 캐리어가 터널링 효과에 의하여 원활하게 전달되도록 한다. 이러한 터널링층(20)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 터널링층(20)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 실리콘, 진성 다결정 실리콘 등을 포함할 수 있다. 이때, 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(10)의 후면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
터널링 효과를 충분하게 구현할 수 있도록 터널링층(20)의 두께(T1)는 절연층(40)의 두께보다 작을 수 있다. 일 예로, 터널링층(20)의 두께(T1)가 10nm 이하일 수 있고, 0.5nm 내지 10nm(좀더 구체적으로는, 0.5nm 내지 5nm, 일 예로, 1nm 내지 4nm)일 수 있다. 터널링층(20)의 두께(T1)가 10nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(150)가 작동하지 않을 수 있고, 터널링층(20)의 두께(T1)가 0.5nm 미만이면 원하는 품질의 터널링층(20)을 형성하기에 어려움이 있을 수 있다. 터널링 효과를 좀더 향상하기 위해서는 터널링층(20)의 두께(T1)가 0.5nm 내지 5nm(좀더 구체적으로 1nm 내지 4nm)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층(20)의 두께(T1)가 다양한 값을 가질 수 있다.
터널링층(20) 위에는 도전형 영역(32, 34)이 위치할 수 있다. 좀더 구체적으로, 도전형 영역(32, 34)은 제1 도전형 도펀트를 가져 제1 도전형을 나타내는 제1 도전형 영역(32)과, 제2 도전형 도펀트를 가져 제2 도전형을 나타내는 제2 도전형 영역(34)을 포함할 수 있다. 그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)이 위치할 수 있다.
제1 도전형 영역(32)은 베이스 영역(110)과 터널링층(20)을 사이에 두고 pn 접합(또는 pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
이때, 제1 도전형 영역(32)은 베이스 영역(110)과 반대되는 제1 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제1 도전형 영역(32)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제1 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제1 도전형 영역(32)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(32)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 제1 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
이때, 제1 도전형 도펀트는 베이스 영역(110)과 반대되는 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제1 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제1 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다.
제2 도전형 영역(34)은 후면 전계(back surface field)를 형성하여 반도체 기판(10)의 표면(좀더 정확하게는, 반도체 기판(10)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
이때, 제2 도전형 영역(34)은 베이스 영역(110)과 동일한 제2 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제2 도전형 영역(34)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제2 도전형 영역(34)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 영역(34)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 제2 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
이때, 제2 도전형 도펀트는 베이스 영역(110)과 동일한 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제2 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 제2 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다.
그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)이 위치하여 제1 도전형 영역(32)과 제2 도전형 영역(34)을 서로 이격시킨다. 제1 도전형 영역(32)과 제2 도전형 영역(34)이 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지(150)의 성능을 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)을 위치시켜 불필요한 션트를 방지할 수 있다.
배리어 영역(36)은 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에서 이들을 실질적으로 절연할 수 있는 다양한 물질을 포함할 수 있다. 즉, 배리어 영역(36)으로 도핑되지 않은(즉, 언도프트) 절연 물질(일례로, 산화물, 질화물) 등을 사용할 수 있다. 또는, 배리어 영역(36)이 진성(intrinsic) 반도체를 포함할 수도 있다. 이때, 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 배리어 영역(36)이 동일 평면 상에서 형성되며 실질적으로 동일한 두께를 가지며 동일한 반도체(일례로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘)로 구성되되, 실질적으로 도펀트를 포함하지 않을 수 있다. 일 예로, 반도체 물질을 포함하는 반도체층을 형성한 다음, 반도체층의 일부 영역에 제1 도전형 도펀트를 도핑하여 제1 도전형 영역(32)을 형성하고 다른 영역 중 일부에 제2 도전형 도펀트를 도핑하여 제2 도전형 영역(34)을 형성하면, 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 형성되지 않은 영역이 배리어 영역(36)을 구성하게 될 수 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 제조 방법을 단순화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 배리어 영역(36)을 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 별도로 형성한 경우에는 배리어 영역(36)의 두께가 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 다를 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 쇼트를 좀더 효과적으로 막기 위하여 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)보다 더 두꺼운 두께를 가질 수도 있다. 또는, 배리어 영역(36)을 형성하기 위한 원료를 절감하기 위하여 배리어 영역(36)의 두께를 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 두께보다 작게 할 수도 있다. 이외 다양한 변형이 가능함은 물론이다. 또한, 배리어 영역(36)의 기본 구성 물질이 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 다른 물질을 포함할 수도 있다. 또는, 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34) 사이에 위치한 빈 공간(예를 들어, 트렌치)으로 구성될 수도 있다.
그리고 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계의 일부만을 이격시키도록 형성될 수도 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계의 다른 일부는 서로 접촉할 수도 있다. 또한, 배리어 영역(36)이 반드시 구비되어야 하는 것은 아니며, 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 전체적으로 접촉하여 형성되는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
여기서, 베이스 영역(110)과 동일한 도전형을 가지는 제2 도전형 영역(34)의 면적보다 베이스 영역(110)과 다른 도전형을 가지는 제1 도전형 영역(32)의 면적을 넓게 형성할 수 있다. 이에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 사이에서 터널링층(20)을 통하여 형성되는 pn 접합을 좀더 넓게 형성할 수 있다. 이때, 베이스 영역(110) 및 제2 도전형 영역(34)이 n형의 도전형을 가지고 제1 도전형 영역(32)이 p형의 도전형을 가질 경우에, 넓게 형성된 제1 도전형 영역(32)에 의하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다. 이러한 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 평면 구조는 추후에 도 3을 참조하여 좀더 상세하게 설명한다.
본 실시예에서는 도전형 영역(32, 34)이 터널링층(20)을 사이에 두고 반도체 기판(10)의 후면 위에 위치하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 터널링층(20)이 구비되지 않고 도전형 영역(32, 34)이 반도체 기판(10)에 도펀트를 도핑하여 형성된 도핑 영역으로 구성되는 것도 가능하다. 즉, 도전형 영역(32, 34)이 반도체 기판(10)의 일부를 구성하는 단결정 반도체 구조의 도핑 영역으로 구성될 수도 있다. 이러한 구조에 대해서는 추후에 도 8을 참조하여 좀더 상세하게 설명한다. 그 외의 다양한 방법에 의하여 도전형 영역(32, 34)이 형성될 수 있다.
제1 도전형 영역(32) 및 제2 도전형 영역(34)과 배리어 영역(36) 위에 절연층(40)이 형성될 수 있다. 절연층(40)은 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 연결되어야 하지 않을 전극(즉, 제1 도전형 영역(32)의 경우에는 제2 전극(44), 제2 도전형 영역(34)의 경우에는 제1 전극(42))과 연결되는 것을 방지하고, 제1 도전형 영역(32) 및 제2 도전형 영역(34)을 패시베이션하는 효과를 가질 수도 있다. 절연층(40)은 제1 도전형 영역(32)을 노출하는 제1 개구부(402)와, 제2 도전형 영역(34)을 노출하는 제2 개구부(404)를 구비한다.
이러한 절연층(40)은 터널링층(20)과 같거나 그보다 두꺼운 두께로 형성될 수 있다. 이에 의하여 절연 특성 및 패시베이션 특성을 향상할 수 있다. 절연층(40)은 다양한 절연 물질(예를 들어, 산화물, 질화물 등)으로 이루어질 수 있다. 일례로, 절연층(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, Al2O3, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(40)이 다양한 물질을 포함할 수 있음은 물론이다.
반도체 기판(10)의 후면에 위치하는 전극(42, 44)은, 제1 도전형 영역(32)에 전기적 및 물리적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(34)에 전기적 및 물리적으로 연결되는 제2 전극(44)을 포함한다.
이때, 제1 전극(42)은 절연층(40)의 제1 개구부(402)를 통하여 제1 도전형 영역(32)에 연결되고, 제2 전극(44)은 절연층(40)의 제2 개구부(404)를 통하여 제2 도전형 영역(34)에 연결된다. 이러한 제1 및 제2 전극(42, 44)으로는 다양한 금속 물질을 포함할 수 있다. 그리고 제1 및 제2 전극(42, 44)은 서로 전기적으로 연결되지 않으면서 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다. 즉, 본 발명이 제1 및 제2 전극(42, 44)의 평면 형상에 한정되는 것은 아니다.
이하에서는 도 2의 확대원을 참조하여 제1 및/또는 제2 전극(42, 44)의 적층 구조를 상세하게 설명한 다음, 도 3을 참조하여 제1 및/또는 제2 전극(42, 44)의 평면 구조를 상세하게 설명한다. 도 2의 확대원 및 이하의 설명에서는 제1 전극(42)을 예시로 하여 설명하였으나, 제2 전극(44)도 이와 동일 또는 극히 유사한 구조를 가질 수 있다. 이에 따라 아래의 제1 전극(42)의 적층 구조는 제2 전극(44)에도 적용될 수 있다.
도 2의 확대원을 참조하면, 제1 전극(42)은, 반도체층으로 구성된 제1 도전형 영역(32)(제2 전극(44)의 경우에는 제2 도전형 영역(34))을 구성하는 반도체층(이하, 반도체층)에 접촉하여 형성되며 투과성 및 전도성을 가지는 접착층(420)과, 접착층(420) 위에 형성되는 전극층(422)을 포함할 수 있다. 여기서, 전극층(422)은 광전 변환에 의하여 생성된 캐리어를 수집하여 외부로 전달하는 전극의 기본적인 역할을 수행하고, 접착층(420)은 제1 도전형 영역(32)과 전극층(422)의 접착 특성을 향상하는 등의 역할을 할 수 있다.
접착층(420)은 반도체층과 전극층(422) 사이에서 이들에 접촉하여 형성될 수 있다. 접착층(420)은 전도성을 가지며 반도체층과의 접촉 특성이 우수한 금속을 포함할 수 있다. 이에 의하여 제1 전극(42)의 전도성을 저하하지 않으면서 반도체층과 전극층(422)의 접착 특성을 향상할 수 있다. 접착층(420)이 반도체층과의 접촉 특성을 향상할 수 있도록 접착층(420)의 열팽창 계수가 반도체층의 열팽창 계수와 전극층(422)에서 접착층(420)에 인접한 부분의 열팽창 계수 사이의 값을 가질 수 있다.
이를 좀더 상세하게 설명하면, 반도체층과 제1 전극(42) 사이의 열팽창 계수 차이가 크면, 태양 전지(150)을 형성하기 위한 다양한 열처리 공정 시 반도체층과 제1 전극(42) 사이에 계면 접촉 특성이 저하될 수 있다. 이에 의하여 반도체층과 제1 전극(42) 사이의 컨택 저항이 높아질 수 있다. 이는 반도체층 또는 제1 전극(42)의 선폭을 줄여 반도체층과 제1 전극(42)의 접촉 면적이 줄어드는 경우에 좀더 큰 문제가 될 수 있다. 이에 따라 본 실시예에서는 제1 전극(42) 중 반도체층에 접촉하는 접착층(420)의 열 팽창 계수를 한정하여 반도체층과 제1 전극(42) 사이의 열팽창 계수를 줄여 계면 접촉 특성을 향상하는 것이다.
반도체층이 실리콘을 포함할 경우에 열팽창 계수가 약 4.2ppm/K이고, 전극층(422)에서 접착층(420)에 인접한 부분(일 예로, 본 실시예에서는, 제1 전극층(422a))을 구성할 수 있는 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 등의 열팽창 계수가 대략 14.2 ppm/K 이상이다. 좀더 구체적으로, 구리의 열팽창 계수가 약 16.5ppm/K이고, 알루미늄의 열팽창 계수가 약 23.0 ppm/K이고, 은의 열팽창 계수가 약 19.2ppm/K이고, 금의 열팽창 계수가 약 14.2ppm/K이다.
이를 고려하여 접착층(420)을 구성하는 물질(일 예로, 금속)의 열팽창 계수가 약 4.5ppm/K 내지 약 14ppm/K일 수 있다. 열팽창 계수가 4.5ppm/K 미만이거나 14 ppm/K를 초과하면, 반도체층과의 열팽창 계수 차이를 줄여 접착 특성을 향상하는 효과가 충분하지 않을 수 있다. 이를 고려하여, 접착층(420)은 열팽창 계수가 약 8.4ppm/K인 티타늄(Ti) 또는 열팽창 계수가 약 4.6ppm/K인 텅스텐(W)을 포함할 수 있고, 일 예로, 티타늄 또는 텅스텐으로 이루어질 수 있다.
이와 같이 접착층(420)이 티타늄 또는 텅스텐을 포함하게 되면, 반도체층과 제1 전극(42) 사이의 열팽창 계수를 줄이는 것에 의하여 접촉 특성을 향상할 수 있다. 그리고 티타늄 또는 텅스텐은 전극층(422)에서 접착층(420)에 인접한 부분(일 예로, 본 실시예에서는, 제1 전극층(422a))을 구성하는 물질(예를 들어, 구리 등)의 배리어로 기능할 수 있어, 이들이 반도체층 또는 반도체 기판(10)으로 확산하는 것을 방지할 수 있다. 이에 의하여 전극층(422)을 구성하는 물질이 반도체층 또는 반도체 기판(10)으로 확산하여 발생할 수 있는 문제를 방지할 수 있다.
이때, 본 실시예에 따른 접착층(420)은 광이 투과할 수 있는 투과성을 가질 수 있다. 접착층(420)이 금속을 포함하는 경우에도 두께가 작으면 투과성을 가질 수 있으므로, 본 실시예에서는 접착층(420)의 두께를 일정 수준 이하로 한정하여 접착층(420)이 투과성을 가질 수 있도록 한다. 이와 같이 접착층(420)이 투과도를 가지면, 접착층(420)을 통과한 광을 접착층(420) 위에 형성되는 전극층(422) 또는 전극층(422)의 일부를 구성하는 층(예를 들어, 제1 전극층(422a))에서 반사시켜 다시 반도체 기판(10)의 내부로 향할 수 있도록 한다. 이에 의하여 광을 제1 전극(42)에서 반사시켜 반도체 기판(10)에 존재하는 광의 양 및 잔류 시간을 증가시켜 태양 전지(150)의 효율을 향상할 수 있다.
여기서, 투과성이라 함은 광을 100% 투과하는 경우뿐만 아니라, 광의 일부를 투과하는 경우를 포함한다. 즉, 접착층(420)은 금속 투과막 또는 금속 반투과막으로 구성될 수 있다. 예를 들어, 접착층(420)은 50% 내지 100%의 투과도를 가질 수 있고, 좀더 구체적으로는, 80% 내지 100%의 투과도를 가질 수 있다. 접착층(420)의 투과도가 50% 미만이면, 전극층(422)에서 반사되는 광의 양이 충분하지 않아 태양 전지(150)의 효율을 충분하게 향상하기 어려울 수 있다. 접착층(420)의 투과도가 80% 이상이면, 전극층(422)에서 반사되는 광의 양을 좀더 늘릴 수 있어 태양 전지(150)의 효율 향상에 좀더 기여하도록 할 수 있다.
이를 위하여 접착층(420)의 두께는 전극층(422)의 두께보다 작을 수 있다. 그리고 본 실시예와 같이 전극층(422)이 복수 개의 층(예를 들어, 제1 전극층(422a), 제2 전극층(422b), 제3 전극층(422d), 시드 전극층(422c))으로 구성되는 경우에는, 전극층(422)을 구성하는 복수의 층 각각의 두께보다 작을 수 있다. 이에 의하여 접착층(420)이 투과성을 가지도록 형성될 수 있다.
구체적으로, 접착층(420)의 두께는 50nm 이하일 수 있다. 접착층(420)이 두께가 50nm를 초과하면, 접착층(420)의 투과도가 저하되어 전극층(422)으로 향하도록 하는 광의 양이 충분하지 않을 수 있다. 접착층(420)의 두께를 15nm 이하로 하여 접착층(420)의 투과도를 좀더 향상할 수 있다. 여기서, 접착층(420)의 두께가 5nm 내지 50nm(일 예로, 5nm 내지 15nm)일 수 있다. 접착층(420)의 두께가 5nm 미만인 경우에는 접착층(420)의 반도체층 위에서 고르게 형성되는 것이 어려울 수 있고 접착층(420)에 의한 접착 특성 향상 효과가 충분하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 접착층(420)의 두께 등이 물질, 공정 조건 등을 고려하여 변화될 수도 있다.
접착층(420) 위에 형성되는 전극층(422)은 다양한 특성 등을 향상할 수 있도록 복수의 층을 포함할 수 있다. 본 실시예에서 전극층(422)은, 접착층(420) 위에 형성되며 반사 물질을 포함하는 제1 전극층(422a)과, 제1 전극층(422a) 위에 형성되며 리본(144)과 연결(일 예로, 접촉)하는 제2 전극층(422b)을 포함한다. 그리고 제1 전극층(422a)과 제2 전극층(422b) 사이에 형성되는 시드 전극층(422c), 제3 전극층(422d) 등을 더 포함할 수 있다. 이하에서는 적층 순서에 따라 전극층(422)을 구성하는 복수의 층을 설명한다.
접착층(420) 위에 형성되는 제1 전극층(422a)은 접착층(420)과 접촉하여 형성될 수 있다. 제1 전극층(422a)은 전극층(422)을 구성하는 물질 등이 반도체층 또는 반도체 기판(10)으로 향하는 것을 방지하는 배리어 역할과 함께 반사 물질에 의하여 반사가 이루어지도록 하는 역할을 한다. 즉, 제1 전극층(422a)은 배리어층으로서의 역할과 반사 전극층으로서의 역할을 함께 수행할 수 있다. 이러한 제1 전극층(422a)은 반사 특성이 우수한 금속으로 구성될 수 있고, 일 예로, 구리, 알루미늄, 은, 금, 또는 이들의 합금을 포함할 수 있다. 제1 전극층(422a) 위에 구리 등을 포함하거나 구리로 이루어지는 시드 전극층(422c)이 위치하는 경우에는 제1 전극층(422a)이 알루미늄, 은, 금, 또는 이들의 합금을 포함하거나 알루미늄, 은, 금, 또는 이들의 합금으로 이루어질 수 있다.
제1 전극층(422a)은 접착층(420)보다 큰 두께를 가지면서 50nm 내지 300nm의 두께를 가질 수 있다. 일 예로, 제1 전극층(422a)의 두께가 100nm 내지 300nm일 수 있다. 제1 전극층(422a)의 두께가 50nm 미만이면, 배리어층 및 반사 전극층의 역할을 수행하기 어려울 수 있다. 제1 전극층(422a)의 두께가 300nm를 초과하면, 반사 특성 등이 크게 향상되지 못하면서도 제조 비용은 증가할 수 있다. 제1 전극층(422a)의 두께가 100nm 내지 300nm이면, 배리어층 및 반사 전극층으로서의 기능을 좀더 향상할 수 있다.
그리고 접착층(420) : 제1 전극층(422a)의 두께 비율이 1:2 내지 1:60일 수 있다. 좀더 구체적으로는, 접착층(420) : 제1 전극층(422a)의 두께 비율이 1:10 내지 1:30일 수 있다. 상술한 두께 비율이 1:2 미만이면, 접착층(420)의 두께가 두꺼워서 투과도가 저하되거나 제1 전극층(422a)의 두께가 얇아서 반사 특성 등이 저하될 수 있다. 상술한 두께 비율이 1:60을 초과하면, 제1 전극층(422a)의 두께가 두꺼워서 제조 비용이 증가할 수 있다. 상기 비율이 1:10 내지 1:30이면, 접착층(420)의 특성 및 제1 전극층(422a)의 특성을 함께 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 두께 비율 등은 다양하게 변형될 수 있다.
제1 전극층(422a) 위에 위치하는 시드 전극층(422c)은 시드 전극층(422c) 위에 형성되는 제3 전극층(422d)(제3 전극층(422d)이 구비되지 않는 경우 제2 전극층(422b), 이하 동일)의 시드 역할을 하여, 제3 전극층(422d)이 쉽게 형성될 수 있도록 한다. 즉, 시드 전극층(422c)은 제1 전극층(422a)과 제3 전극층(422d) 사이에 위치하며 이들에 접촉하여 형성될 수 있다.
제3 전극층(422d)은 도금 등에 의하여 형성되는 층일 수 있는데, 제3 전극층(422d)이 도금에 의하여 잘 형성될 수 있도록 제1 전극층(422a)과 제3 전극층(422d) 사이에 시드 전극층(422c)을 형성하는 것이다. 제3 전극층(422d)이 구리를 포함하는 경우에는, 시드 전극층(422c)이 구리를 포함하거나 구리로 이루어질 수 있다. 이에 의하여 도금에 의하여 구리를 포함하도록 형성되는 제3 전극층(422d)이 시드 전극층(422c)을 시드로 하여 쉽고 우수한 특성을 가지도록 형성할 수 있다.
시드 전극층(422c)의 두께는 50nm 내지 200nm의 두께를 가질 수 있다. 시드 전극층(422c)의 두께가 50nm 미만이면 시드 전극층(422c)에 의한 효과가 충분하지 않을 수 있고, 시드 전극층(422c)의 두께가 200nm를 초과하면 제조 비용 등이 증가할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 시드 전극층(422c)의 두께 등은 다양한 변형이 가능하다.
상술한 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c)은 스퍼터링 방법 등에 의하여 형성될 수 있다. 즉, 반도체층으로 이루어진 제1 및 제2 도전형 영역(32, 34), 그리고 배리어 영역(36) 위에 형성된 절연층(40)의 개구부(402)(제2 전극(44)의 경우에는 개구부(404))를 채우도록 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c) 각각을 구성하는 금속층들을 전체적으로 형성한 후에, 금속층들을 패터닝하는 것에 의하여 제1 전극(42)(및/또는 제2 전극(44))의 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c)을 형성할 수 있다. 패터닝 방법으로는 다양한 방법이 적용될 수 있는데, 일 예로, 레지스트와 에칭 용액을 이용한 방법에 의하여 수행될 수 있다.
이와 같이 스퍼터링에 의하여 형성된 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c)은 대부분 두께 방향으로 적층되므로 균일한 두께를 가지도록 적층된다. 그리고 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c)이 이에 해당하는 금속층들을 차례로 전체적으로 형성한 다음 이들을 동일한 레지스트(또는 마스크)를 이용하여 함께 패터닝하여 형성되므로, 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c) 중 적어도 일부의 측면 단면이 서로 연속적으로 형성될 수 있다. 그리고 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c) 중 적어도 일부의 면적 오차 범위가 10% 이내(예를 들어, 5% 이내)의 값을 가질 수 있다. 이와 같은 두께, 형상, 면적 차이 등에 따라 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c)이 스퍼터링법에 의하여 형성되어 함께 패터닝되었음을 알 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 접촉층(420), 제1 전극층(422a) 및 시드 전극층(422c)이 다양한 방법에 의하여 형성될 수도 있다.
제3 전극층(422d)이 시드 전극층(422c) 위에서 시드 전극층(422c)에 접촉하여 형성될 수 있다. 제3 전극층(422d)은 전극층(422)의 저항을 낮추고 전기 전도도를 향상하는 역할을 수행하여, 실질적으로 전류를 전달하는 전도층의 역할을 수행할 수 있다. 제3 전극층(422d)은 가격이 저렴하여, 전도도가 우수한 금속(예를 들어, 구리)를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제3 전극층(422d)으로 알려진 다양한 금속을 사용할 수 있다.
이러한 제3 전극층(422d)은 접착층(420), 제1 전극층(422a), 시드 전극층(422c) 및 제2 전극층(422b)보다 두꺼운 두께를 가질 수 있다. 예를 들어, 제3 전극층(422d)은 20um 내지 30um의 두께를 가질 수 있다. 제3 전극층(422d)의 두께가 20um 미만이면 저항을 충분하게 낮추기 어려울 수 있고, 제2 전극층(422b)의 두께가 30um를 초과하면 공정 시간이 증가하여 제조 비용이 증가할 수 있다.
제3 전극층(422d)은 시드 전극층(422c)을 시드로 하여 도금에 의하여 형성될 수 있다. 이와 같이 제3 전극층(422d)을 도금에 의하여 형성하면, 충분한 두께를 가지는 제3 전극층(422d)을 짧은 시간 내에 형성할 수 있다. 이와 같이 도금에 의하여 형성된 제3 전극층(422d)은 두께 방향뿐만 아니라 측면 방향으로도 성장하여, 접착층(420), 제1 전극층(422a) 및 시드 전극층(422c)보다 큰 면적을 가지도록 볼록하게 형성되어 라운드진 표면을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제3 전극층(422d)의 형성 방법, 형상 등은 다양하게 변형될 수 있다.
제3 전극층(422d) 위에 제2 전극층(422b)이 형성될 수 있다. 일 예로, 제2 전극층(422b)이 제3 전극층(422d) 위에 접촉 형성될 수 있다. 제2 전극층(422b)은 리본(144)과 연결하는 부분으로서, 리본(144)과의 연결 특성이 우수한 물질을 포함할 수 있다. 제2 전극층(422b)과 리본(144)이 연결되는 구조의 다양한 예를 도 4를 참조하여 설명한다. 도 4는 본 발명의 실시예에 따른 태양 전지(150)의 제1 전극(42)과 리본(144)의 부착 구조의 다양한 예를 확대하여 도시한 도면이다. 명확하고 간략한 설명을 위하여 도 4에서 제1 전극(42)의 형상은 도 2의 확대원에 도시한 형상을 기준으로 도시하였다.
일 예로, 도 4의 (a)에 도시한 바와 같이, 제2 전극층(422b) 위에 일 예로 납(Pb)과 주석을 함께 포함하는 리본(144)을 위치시킨 후에 열을 가하여 리본(144)을 제2 전극층(422b) 위에 직접 부착할 수 있다. 또는, 도 4의 (b)에 도시한 바와 같이, 제2 전극층(422b)과 리본(144) 사이에 페이스트(예를 들어, 주석과 비스무스 등을 포함하는 페이스트)를 위치한 상태에서 열을 가하여 페이스트층(146)를 매개로 하여 제2 전극층(422b)과 리본(144)을 부착할 수도 있다. 또는, 도 4의 (c)에 도시한 바와 같이, 제2 전극층(422b)과 리본(144) 사이에 전도성 필름(148) 등을 위치한 상태에서 가압하여 전도성 필름(148)을 매개로 하여 제2 전극층(422b)과 리본(144)을 부착할 수도 있다. 전도성 필름(148)은 도전성이 우수한 금, 은, 니켈, 구리 등으로 형성된 도전성 입자가 에폭시 수지, 아크릴 수지, 폴리이미드 수지, 폴리카보네이트 수지 등으로 형성된 필름 내에 분산된 것일 수 있다. 이러한 전도성 필름을 열을 가하면서 압착하면 도전성 입자가 필름의 외부로 노출되고, 노출된 도전성 입자에 의해 태양 전지(150)와 리본(144)이 전기적으로 연결될 수 있다. 이와 같이 전도성 필름(미도시)에 의해 복수의 태양 전지(150)를 연결하여 모듈화하는 경우는, 공정 온도를 저하시킬 수 있어 태양 전지(150)의 휘어짐을 방지할 수 있다. 이 외에도 다양한 방법에 의하여 제2 전극층(422b)과 리본(144)을 부착 및 연결할 수 있다.
제2 전극층(422b)은 주석(Sn) 또는 니켈-바나듐 합금(NiV)를 포함할 수 있다. 주석은 리본(144) 또는 이와의 연결을 위한 페이스트 등과의 접합 특성이 우수한 장점이 있다. 그리고 니켈-바나듐 합금은 리본(144) 또는 이와의 연결을 위한 페이스트와의 접합 특성이 우수하다. 좀더 구체적으로, 주석과 비스무스를 포함하는 페이스트의 경우에, 페이스트의 주석과 니켈-바나듐 합금의 니켈의 접합 특성이 매우 우수하다. 그리고 니켈-바나듐 합금은 융점이 약 1000℃ 이상으로 매우 높은 수준이므로, 전극층(422)을 구성하는 다른 층의 물질보다 높은 융점을 가진다. 이에 의하여 리본(144)과의 접합 공정 또는 태양 전지(150)의 제조 공정 중에 변형되지 않으며 전극층(422)을 구성하는 다른 층을 보호하는 캡핑막의 역할을 충분하게 수행할 수 있다.
이러한 제2 전극층(422b)은 다양한 방법에 의하여 형성될 수 있는데, 본 실시예에서는 제2 전극층(422b)이 도금에 의하여 형성된 주석을 포함하는 것을 예시하였다. 이와 같이 형성된 제2 전극층(422b)은 5um 내지 10um의 두께를 가질 수 있으며, 제1 전극층(422a)을 덮으면서 볼록하게 라운드진 형상을 가지면서 형성될 수 있다. 제2 전극층(422b)이 5um 미만이면 제2 전극층(422b)을 균일하게 형성하기 어려울 수 있고, 제2 전극층(422b)이 10um를 초과하면 제조 비용이 증가할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제2 전극층(422b)이 스퍼터링에 의하여 형성된 주석 또는 니켈-바나듐 합금을 포함한 예에 대해서는 추후에 도 6을 참조하여 상세하게 설명한다.
이하에서는 도 3를 참조하여, 제1 도전형 영역(32) 및 제2 도전형 영역(34), 배리어 영역(36), 그리고 제1 및 제2 전극(42, 44)의 평면 형상을 상세하게 설명한다.
도 3를 참조하면, 본 실시예에서는, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 각기 스트라이프 형상을 이루도록 길게 형성되면서, 길이 방향과 교차하는 방향에서 서로 교번하여 위치하고 있다. 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들을 이격하는 배리어 영역(36)이 위치할 수 있다. 도면에 도시하지는 않았지만, 서로 이격된 복수의 제1 도전형 영역(32)이 일측 가장자리에서 서로 연결될 수 있고, 서로 이격된 복수의 제2 도전형 영역(34)이 타측 가장자리에서 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 도전형 영역(32)의 면적이 제2 도전형 영역(34)의 면적보다 클 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 면적은 이들의 폭을 다르게 하는 것에 의하여 조절될 수 있다. 즉, 제1 도전형 영역(32)의 폭(W1)이 제2 도전형 영역(34)의 폭(W2)보다 클 수 있다. 이에 의하여 에미터 영역을 구성하는 제1 도전형 영역(32)의 면적을 충분하게 형성하여 광전 변환이 넓은 영역에서 일어나도록 할 수 있다. 이때, 제1 도전형 영역(32)이 p형을 가질 경우에 제1 도전형 영역(32)의 면적을 충분하게 확보하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다.
그리고 제1 전극(42)이 제1 도전형 영역(32)에 대응하여 스트라이프 형상으로 형성되고, 제2 전극(44)이 제2 도전형 영역(34)에 대응하여 스트라이프 형상으로 형성될 수 있다. 제1 및 제2 개구부(402, 404) 각각이 제1 및 제2 전극(42, 44)에 대응하여 제1 및 제2 전극(42, 44)의 전체 면적에 형성될 수도 있다. 이에 의하면 제1 및 제2 전극(42, 44)과 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 접촉 면적을 최대화하여 캐리어 수집 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및 제2 개구부(402, 404)가 제1 및 제2 전극(42, 44)의 일부만을 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결하도록 형성되는 것도 가능함은 물론이다. 예를 들어, 제1 및 제2 개구부(402, 404)가 복수 개의 컨택홀로 구성될 수 있다. 그리고 도면에 도시하지는 않았지만, 제1 전극(42)이 일측 가장자리에서 서로 연결되어 형성되고, 제2 전극(44)이 타측 가장자리에서 서로 연결되어 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
다시 도 2를 참조하면, 반도체 기판(10)의 전면 위(좀더 정확하게는, 반도체 기판(10)의 전면에 형성된 전면 전계 영역(130) 위)에 패시베이션막(24) 및/또는 반사 방지막(26)이 위치할 수 있다. 실시예에 따라, 반도체 기판(10) 위에 패시베이션막(24)만 형성될 수도 있고, 반도체 기판(10) 위에 반사 방지막(26)만 형성될 수도 있고, 또는 반도체 기판(10) 위에 패시베이션막(24) 및 반사 방지막(26)이 차례로 위치할 수도 있다. 도면에서는 반도체 기판(10) 위에 패시베이션막(24) 및 반사 방지막(26)이 차례로 형성되어, 반도체 기판(10)이 패시베이션막(24)과 접촉 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10)이 반사 방지막(26)에 접촉 형성되는 것도 가능하며, 그 외의 다양한 변형이 가능하다.
패시베이션막(24) 및 반사 방지막(26)은 실질적으로 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 여기서, 전체적으로 형성되었다 함은 물리적으로 완벽하게 모두 형성된 것뿐만 아니라, 불가피하게 일부 제외된 부분이 있는 경우를 포함한다.
패시베이션막(24)은 반도체 기판(10)의 전면에 접촉하여 형성되어 반도체 기판(10)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(150)의 개방 전압을 증가시킬 수 있다. 반사 방지막(26)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(150)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 패시베이션막(24) 및 반사 방지막(26)에 의해 태양 전지(150)의 개방 전압과 단락 전류를 증가시켜 태양 전지(150)의 효율을 향상할 수 있다.
패시베이션막(24) 및/또는 반사 방지막(26)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(24)은 실리콘 산화물을 포함하고, 반사 방지막(26)은 실리콘 질화물을 포함할 수 있다.
본 실시예에 따른 태양 전지(150)에 광이 입사되면 베이스 영역(110)과 제1 도전형 영역(32) 사이에 형성된 pn 접합에서의 광전 변환에 의하여 전자와 정공이 생성되고, 생성된 정공 및 전자는 터널링층(20)을 터널링하여 각기 제1 도전형 영역(32) 및 제2 도전형 영역(34)로 이동한 후에 제1 및 제2 전극(42, 44)으로 이동한다. 이에 의하여 전기 에너지를 생성하게 된다.
본 실시예에와 같이 반도체 기판(10)의 후면에 전극(42, 44)이 형성되고 반도체 기판(10)의 전면에는 전극이 형성되지 않는 후면 전극 구조의 태양 전지(150)에서는 반도체 기판(10)의 전면에서 쉐이딩 손실(shading loss)를 최소화할 수 있다. 이에 의하여 태양 전지(150)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 반도체 기판(10)의 전면에 제1 전극(42)이 위치하는 구조의 태양 전지(150)에(특히, 태양 전지(150)의 후면에 위치하는 제2 전극(44)에) 본 실시예의 전극(42, 44)의 구조가 적용될 수 있다.
상술한 구조의 태양 전지(150)는, 전극(42, 44)이 전도성 및 투과성을 가지며 일정 범위의 열팽창 계수를 가지는 접촉층(420)를 구비하여 우수한 특성을 가질 수 있다. 즉, 접촉층(420)이 전도성을 가지면서 투과성을 가지므로, 전극(42, 44)의 전도도를 우수한 상태로 유지하면서 이에 인접한 전극층(422)(일 예로, 제1 전극층(422a))에서 반사를 유도할 수 있다. 이에 의하여 제1 전극층(422a)이 반사 전극층으로 기능하여 장파장의 반사를 증가시켜 광전 변환에 사용되는 광의 양을 증가시킬 수 있다. 그리고 접촉층(420)이 제1 또는 제2 도전형 영역(32, 34)을 구성하는 반도체층과 전극층(422) 사이의 열팽창 계수를 가져 제1 또는 제2 도전형 영역(32, 34) 또는 반도체층과 전극층(422) 사이의 열팽창 계수 차이를 줄이는 것에 의하여, 제1 또는 제2 도전형 영역(32, 34) 또는 반도체층과 제1 또는 제2 전극(42, 44) 사이의 접촉 특성을 향상할 수 있다. 이와 같이 태양 전지(150)의 다양한 특성을 향상하여 태양 전지(150)의 효율을 향상할 수 있다.
이하, 본 발명의 다른 실시예들에 따른 태양 전지 및 이에 사용되는 전극을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 이하의 설명 및 도면에서는 제1 전극(42)을 예시로 하여 설명하였으나, 아래의 설명은 제2 전극(44)에도 적용될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지에 사용될 수 있는 전극을 도시한 도면이다. 도 5에는 도 1의 확대원에 대응하는 부분을 도시하였다.
도 5를 참조하면, 본 실시예에 따른 태양 전지의 제1 전극(42)은, 시드 전극층(도 2의 참조부호 422c, 이하 동일)을 구비하지 않고, 제1 전극층(422a) 위에 제3 전극층(422d)이 접촉하여 형성된다. 본 실시예에서는 시드 전극층(422c)을 구비하지 않아 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지에 사용될 수 있는 전극을 도시한 도면이다. 도 6에는 도 1의 확대원에 대응하는 부분을 도시하였다.
도 6을 참조하면, 본 실시예에 따른 태양 전지의 제1 전극(42)은, 시드 전극층(도 2의 참조부호 422c, 이하 동일) 및 제3 전극층(도 2의 참조부호 422d, 이하 동일)을 구비하지 않고, 제1 전극층(422a) 위에 제2 전극층(422b)이 접촉하여 형성된다. 즉, 제1 전극(42)이 서로 접촉하여 형성되는 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)으로 이루어질 수 있다. 이때, 제2 전극층(422b)은 스퍼터링에 의하여 형성된 스퍼터층으로서, 주석 또는 니켈-바나듐 합금을 포함할 수 있다.
이와 같이 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)을 포함하는 제1 전극(42)은 스퍼터링 등에 의하여 형성될 수 있다. 즉, 반도체 기판(10)의 후면 위에 형성된 절연층(40)의 개구부(402)(제2 전극(44)의 경우에는 개구부(404))를 채우도록 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b) 각각을 구성하는 금속층들을 전체적으로 형성한 후에, 금속층들을 패터닝하는 것에 의하여 제1 전극(42)(및/또는 제2 전극(44))의 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)을 형성할 수 있다. 패터닝 방법으로는 다양한 방법이 적용될 수 있는데, 일 예로, 레지스트와 에칭 용액을 이용한 방법에 의하여 수행될 수 있다.
이와 같이 스퍼터링에 의하여 형성된 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)은 대부분 두께 방향으로 적층되므로 각기 균일한 두께를 가지도록 적층된다. 그리고 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)이 이에 해당하는 금속층들을 차례로 전체적으로 형성한 다음 이들을 동일한 레지스트(또는 마스크)를 이용하여 함께 패터닝하여 형성된다. 이에 의하여 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b) 중 적어도 일부의 측면이 연속적인 형상을 가지게 된다. 그리고 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b) 중 적어도 일부의 면적 오차 범위가 10% 이내(예를 들어, 5% 이내)의 값을 가질 수 있다. 이와 같은 두께, 형상, 면적 차이 등에 따라 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)이 스퍼터링법에 의하여 형성되어 함께 패터닝되었음을 알 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 접촉층(420), 제1 전극층(422a) 및 제2 전극층(422b)이 다양한 방법에 의하여 형성될 수도 있다.
제2 전극층(422b)은 나노 수준의 두께, 예를 들어, 50nm 내지 300nm의 두께를 가질 수 있다. 제2 전극층(422b)의 두께가 50nm 미만이면 리본(144)과의 접합 특성이 저하될 수 있고, 300nm를 초과하면 제조 비용이 증가할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 전극층(422b)의 두께 등은 다양하게 변화될 수 있다.
이와 같이 본 실시예에서는 제1 전극(42)이 도금 공정을 사용하지 않고 형성될 수 있다. 제1 전극(42)의 일부를 도금에 의하여 형성되면, 절연층(40)에 핀 홀, 스크래치 등의 결함이 있는 경우에 그 부분에서도 도금이 이루어져 원하지 않는 부분이 도금될 수 있다. 그리고 도금 공정에서 사용하는 도금 용액이 산 또는 알칼리이므로 절연층(40)에 손상을 주거나 절연층(40)의 특성을 저하시킬 수 있다. 본 실시예에서는 도금 공정을 제거하는 것에 의하여 절연층(40)의 특성을 향상할 수 있고, 간단한 공정에 의하여 제1 전극(42)을 형성할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지(150)의 부분 후면 평면도이다.
도 7을 참조하면, 본 실시예에 따른 태양 전지(150)에서는, 제2 도전형 영역(34)이 아일랜드 형상을 가지면서 서로 이격되어 복수 개 구비되고, 제1 도전형 영역(32)은 제2 도전형 영역(34) 및 이를 둘러싸는 배리어 영역(36)을 제외한 부분에 전체적으로 형성될 수 있다
그러면, 제1 도전형 영역(32)으로 기능하는 제1 도전형 영역(32)이 최대한 넓은 면적을 가지면서 형성되어 광전 변환 효율을 향상할 수 있다. 그리고 제2 도전형 영역(34)의 면적을 최소화하면서도 반도체 기판(10)에 전체적으로 제2 도전형 영역(34)이 위치하도록 할 수 있다. 그러면 제2 도전형 영역(34)에 의하여 표면 재결합을 효과적으로 방지하면서 제2 도전형 영역(34)의 면적을 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(34)이 제2 도전형 영역(34)의 면적을 최소화할 있는 다양한 형상을 가질 수 있음은 물론이다.
도면에서는 제2 도전형 영역(34)이 원형의 형상을 가지는 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제2 도전형 영역(34)이 각기 타원형, 또는 삼각형, 사각형, 육각형 등의 다각형의 평면 형상을 가질 수도 있음은 물론이다.
절연층(40)에 형성된 제1 및 제2 개구부(402, 404)는 제1 도전형 영역(32) 및 제2 도전형 영역(34) 각각의 형상을 고려하여 서로 다른 형상을 가질 수 있다. 즉, 제1 개구부(402)는 제1 도전형 영역(32) 위에서 길게 이어지면서 형성될 수 있고, 제2 개구부(404)는 복수 개가 제2 도전형 영역(34)에 대응하여 서로 이격되어 형성될 수 있다. 제1 전극(42)은 제1 도전형 영역(32) 위에만 위치하고, 제2 전극(44)은 제1 도전형 영역(32)과 제2 도전형 영역(34) 위에 함께 위치하는 것을 고려한 것이다. 즉, 절연층(40)에서 제2 도전형 영역(34) 위에 위치한 부분에 대응하여 제2 개구부(404)가 형성되고, 제2 개구부(404)에 의하여 제2 전극(44)과 제2 도전형 영역(34)이 연결된다. 그리고 제1 도전형 영역(32) 위에 해당하는 절연층(40)의 부분에는 제2 개구부(404)가 형성되지 않아 제2 전극(44)과 제1 도전형 영역(32)이 서로 절연된 상태를 유지할 수 있도록 한다. 제1 전극(42)은 제1 도전형 영역(32) 위에만 형성되므로 제1 개구부(402)가 제1 전극(42)과 동일 또는 유사한 형상을 가질 수 있고, 이에 의하여 제1 전극(42)이 제1 도전형 영역(32) 상에 전체적으로 컨택될 수 있도록 한다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다. 예를 들어, 제1 개구부(402)가 제2 개구부(404)와 유사한 형상을 가지는 복수 개의 컨택홀로 구성될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 태양 전지(150)는 터널링층(도 2의 참조부호 20, 이하 동일)을 구비하지 않고, 제1 및 제2 도전형 영역(32, 34)을 반도체 기판(10)의 내부에 형성되는 도핑 영역으로 구성한다. 즉, 제1 및 제2 도전형 영역(32, 34) 각각이 반도체 기판(10)에 제1 또는 제2 도전형 도펀트를 상대적으로 높은 도핑 농도로 도핑하여 형성된 도핑 영역으로 구성된다. 이에 따라 제1 및 제2 도전형 영역(32, 34)이 제1 또는 제2 도전형을 가지는 결정질(단결정 또는 다결정) 반도체를 포함하여 반도체 기판(10)을 구성하게 된다. 일 예로, 제1 및 제2 도전형 영역(32, 34) 각각은 제1 또는 제2 도전형을 가지는 단결정 반도체 기판(일 예로, 단결정 실리콘 웨이퍼 기판)의 일부분으로 구성될 수 있다.
이러한 실시예에서는 제1 전극(42)의 접촉층(도 2의 참조부호 422 참조)이 반도체 기판(10)(또는 반도체 기판(10)의 일부를 구성하는 제1 도전형 영역(32))에 접촉하여 형성되고, 제2 전극(44)의 접촉층이 반도체 기판(10)(또는 반도체 기판(10)의 일부를 구성하는 제2 도전형 영역(34))에 접촉하여 형성된다. 상술한 설명에서 제1 및 제2 전극(42, 44)의 접촉층(422)이 반도체층 대신 반도체 기판(10)에 접촉하는 것에만 차이가 있으므로, 이에 대한 상세한 설명은 생략한다.
이하, 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 이하의 실험예는 본 발명의 예시를 위하여 제시한 것에 불과할 뿐 본 발명이 이에 한정되는 것은 아니다.
실시예 1
n형인 베이스 영역을 가지는 반도체 기판을 준비하였다. 반도체 기판의 후면의 일 영역에 이온 주입법에 의하여 보론(B)을 도핑하여 에미터 영역을 형성하고, 반도체 기판의 후면의 다른 영역에 이온 주입법에 의하여 인(P)을 도핑하여 후면 전계 영역을 형성하였다.
반도체 기판의 전면에 반사 방지막을 형성하고, 반도체 기판의 후면에 후면 패시베이션막을 형성하였다. 그리고 후? 패시베이션막 위에 5nm 두께의 티타늄층(접촉층), 200nm 두께의 구리층(제1 전극층)을 각기 스퍼터링에 의하여 형성한 다음 패터닝하여 에미터 영역에 전기적으로 연결되는 제1 전극과 후면 전계 영역에 전기적으로 연결되는 제2 전극을 형성하였다. 그리고 후면 패시베이션막의 크랙을 줄이는 공정(일명, 큐어링(curing) 공정)을 250℃의 온도에서의 열처리에 의하여 수행하였다. 이에 의하여 태양 전지를 제조하였다.
참고로, 본 실시예에서는 접촉층과 제1 전극층에 의한 특성만을 측정하기 위하여 제2 전극층 등을 형성하지 않고 접촉층과 제1 전극층만을 형성하였다.
실시예 2
티타늄층의 두께가 10nm라는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 제조하였다.
실시예 3
티타늄층의 두께가 30nm라는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 제조하였다.
비교예 1
티타늄층을 형성하지 않았다는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 제조하였다.
비교예 2
티타늄층의 두께가 200nm라는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 제조하였다.
실시예 1 내지 3, 그리고 비교예 1 내지 2에 따른 태양 전지의 전극에서 파장에 따른 반사도를 측정하여 그 결과를 도 9에 나타내었다.
도 9를 참조하면, 티타늄층의 두께가 증가할수록 제1 전극의 반사도(특히, 장파장의 반사도)가 크게 저하되는 것을 알 수 있다. 이는 접촉층인 티타늄층의 두게가 증가할수록 티타늄층의 투과도가 저하되어 제1 전극층에서의 반사가 잘 일어날 수 없기 때문으로 보인다. 이때, 티타늄층의 두께가 50nm 이하인 실시예 1 내지 3에 따른 태양 전지에서는 1200nm 파장의 광에 대한 반사도가 30% 이상의 값을 가진다. 따라서 장파장의 광을 반사에 의하여 재사용할 수 있다. 반면, 티타늄층의 두께가 200nm인 비교예 2에서는 1200nm 파장의 광에 대한 반사도가 20% 이하로서 매우 낮은 수치를 가져, 장파장의 광을 반사에 의하여 재사용하기 어려움을 알 수 있다.
또한, 실시예 1에서 후면 패시베이션막의 균열을 줄이기 위한 열처리 전의 태양 전지의 후면 사진과, 열처리 후의 태양 전지의 후면 사진을 각기 도 10의 (a) 및 (b)에 나타내었다. 그리고 비교예 1에서 후면 패시베이션막의 균열을 줄이기 위한 열처리 전의 태양 전지의 후면 사진과, 열처리 후의 태양 전지의 후면 사진을 각기 도 11의 (a) 및 (b)에 나타내었다. 여기서, 도 10 및 도 11의 사진은 암실에서 제1 및 제2 전극에 바이어스를 인가하여 전자와 정공이 재결합할 때 발생하는 빛을 카메라로 검출하여 촬영한 사진이다. 이와 같이 태양 전지의 원리와 반대로 제1 및 제2 전극에 바이어스를 인가하여 발생하는 재결합이 많으면, 태양 전지에서와 같이 광이 입사되면 광전 변환이 활발하게 일어날 수 있음을 알 수 있다.
도 10을 참조하면, 실시예 1에서는 열처리 전 및 열처리 후의 후면 사진이 모두 대체로 밝은 것을 알 수 있다. 이로부터 제1 및 제2 전극이 반도체 기판과 우수한 접촉 특성을 가지면서 접착되었으며 후속의 열처리 등에서도 접촉 특성이 우수하게 유지되었음을 알 수 있다. 반면, 도 11을 참조하면, 비교예 1에서는 열처리 전에 비하여 열처리 후의 후면 사진의 밝기가 크게 떨어진 것을 알 수 있다. 이는 비교예 1과 접착층을 구비하지 않은 경우에는 열처리 공정에 의하여 반도체 기판과 제1 및 제2 전극 사이의 접촉 특성이 저하되는 것을 알 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
150: 태양 전지
10: 반도체 기판
20: 터널링층
32: 제1 도전형 영역
34: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
420: 접촉층
422: 전극층
422a: 제1 전극층
422b: 제2 전극층
422c: 시드 전극층
422d: 제3 전극층

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판의 일면 위에 형성되는 터널링층;
    상기 터널링층 위에 형성되는 반도체층; 및
    상기 반도체 기판 또는 상기 반도체층 위에 형성된 전극
    을 포함하고,
    상기 전극은, 상기 반도체 기판 또는 상기 반도체층에 접촉하여 형성되며 전도성을 가지는 접착층과, 상기 접착층 위에 형성되는 전극층을 포함하고,
    상기 접착층의 열팽창 계수가 상기 반도체층의 열팽창 계수와 상기 전극층에서 상기 접착층과 인접한 부분의 열팽창 계수 사이의 값을 가지고,
    상기 접착층이 투과성을 가지고,
    상기 전극층이 상기 접착층 위에 위치하며 반사 물질을 포함하는 제1 전극층을 포함하는 태양 전지.
  2. 삭제
  3. 제1항에 있어서,
    상기 접착층이 금속을 포함하는 태양 전지.
  4. 제3항에 있어서,
    상기 접착층이 티타늄(Ti) 또는 텅스텐(W)을 포함하는 태양 전지.
  5. 제1항에 있어서,
    상기 전극층이 복수 개의 층을 포함하고,
    상기 접착층의 두께가 상기 전극층의 상기 복수 개의 층의 각각의 두께보다 작은 태양 전지.
  6. 제1항에 있어서,
    상기 접착층의 두께가 50nm 이하인 태양 전지.
  7. 제1항에 있어서,
    상기 반도체 기판 또는 상기 반도체층이 실리콘(Si)을 포함하고,
    상기 전극층에서 상기 접착층에 인접한 부분이 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 및 이들의 합금 중 적어도 하나를 포함하는 태양 전지.
  8. 제1항에 있어서,
    상기 전극층은, 상기 제1 전극층 위에 형성되며 리본과 연결되는 제2 전극층을 더 포함하는 태양 전지.
  9. 제8항에 있어서,
    상기 제1 전극층이 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 및 이들의 합금 중 적어도 하나를 포함하는 태양 전지.
  10. 제9항에 있어서,
    상기 접착층 : 상기 제1 전극층의 두께 비율이 1:2 내지 1:60의 범위 내에 속하는 태양 전지.
  11. 제10항에 있어서,
    상기 접착층 : 상기 제1 전극층의 두께 비율이 1:10 내지 1:30의 범위 내에 속하는 태양 전지.
  12. 제8항에 있어서,
    상기 제1 전극층이 50nm 내지 300nm의 두께를 가지는 태양 전지.
  13. 제8항에 있어서,
    상기 제2 전극층이 주석 및 니켈-바나듐 합금 중 적어도 하나를 포함하는 태양 전지.
  14. 제13항에 있어서,
    상기 제2 전극층이 스퍼터링에 의하여 형성되며 50nm 내지 300nm의 두께를 가지는 태양 전지.
  15. 제13항에 있어서,
    상기 제2 전극층이 도금에 의하여 형성되며 5um 내지 10um의 두께를 가지는 태양 전지.
  16. 제8항에 있어서,
    상기 제1 전극층과 상기 제2 전극층 사이에, 상기 제1 전극층 위에 형성되며 상기 제1 및 제2 전극층보다 두꺼운 두께를 가지면서 상기 제1 및 제2 전극층보다 큰 면적을 가지는 제3 전극층을 포함하는 태양 전지.
  17. 제16항에 있어서,
    상기 제3 전극층이 도금에 의하여 형성되며 구리를 포함하는 태양 전지.
  18. 제16항에 있어서,
    상기 제1 전극층과 상기 제3 전극층 사이에 위치하는 시드 전극층을 더 포함하는 태양 전지.
  19. 제18항에 있어서,
    상기 시드 전극층이 스퍼터링에 의하여 형성되며 구리를 포함하는 태양 전지.
  20. 반도체 기판 및 반도체층 적어도 하나를 포함하는 광전 변환부; 및
    상기 반도체 기판 또는 상기 반도체층 위에 형성된 전극
    을 포함하고,
    상기 전극은, 상기 반도체 기판 또는 상기 반도체층에 접촉하여 형성되며 투과성을 가지는 접착층과, 상기 접착층 위에 형성되는 전극층을 포함하고,
    상기 접착층에서 적어도 상기 반도체 기판 또는 상기 반도체층에 접촉하는 부분이 티타늄 또는 텅스텐의 단일 금속으로 구성되는 태양 전지.
KR1020130135649A 2013-11-08 2013-11-08 태양 전지 KR101622090B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020130135649A KR101622090B1 (ko) 2013-11-08 2013-11-08 태양 전지
EP14003722.7A EP2871682B1 (en) 2013-11-08 2014-11-05 Solar cell
US14/536,270 US9799781B2 (en) 2013-11-08 2014-11-07 Solar cell
JP2014227286A JP5934328B2 (ja) 2013-11-08 2014-11-07 太陽電池
CN201410643805.8A CN104638030B (zh) 2013-11-08 2014-11-10 太阳能电池
US15/727,341 US10644171B2 (en) 2013-11-08 2017-10-06 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130135649A KR101622090B1 (ko) 2013-11-08 2013-11-08 태양 전지

Publications (2)

Publication Number Publication Date
KR20150053551A KR20150053551A (ko) 2015-05-18
KR101622090B1 true KR101622090B1 (ko) 2016-05-18

Family

ID=51867984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135649A KR101622090B1 (ko) 2013-11-08 2013-11-08 태양 전지

Country Status (5)

Country Link
US (2) US9799781B2 (ko)
EP (1) EP2871682B1 (ko)
JP (1) JP5934328B2 (ko)
KR (1) KR101622090B1 (ko)
CN (1) CN104638030B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196758B2 (en) * 2013-12-20 2015-11-24 Sunpower Corporation Solar cell emitter region fabrication with differentiated p-type and n-type region architectures
KR101867855B1 (ko) 2014-03-17 2018-06-15 엘지전자 주식회사 태양 전지
KR101702953B1 (ko) * 2015-08-31 2017-02-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법
EP3026713B1 (en) 2014-11-28 2019-03-27 LG Electronics Inc. Solar cell and method for manufacturing the same
US10217877B2 (en) 2015-07-27 2019-02-26 Lg Electronics Inc. Solar cell
KR102634626B1 (ko) * 2015-07-27 2024-02-08 상라오 신위안 웨동 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지
DE102015115765B4 (de) * 2015-09-18 2019-06-27 Hanwha Q Cells Gmbh Solarzelle und Solarzellenherstellungsverfahren
US10217878B2 (en) 2016-04-01 2019-02-26 Sunpower Corporation Tri-layer semiconductor stacks for patterning features on solar cells
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
JP6877897B2 (ja) * 2016-06-22 2021-05-26 シャープ株式会社 太陽電池モジュール
US10686087B2 (en) * 2016-09-19 2020-06-16 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR101868566B1 (ko) * 2016-11-04 2018-06-19 엘지전자 주식회사 태양 전지
JP6915054B2 (ja) 2017-05-10 2021-08-04 シャープ株式会社 光電変換装置およびそれを備える太陽電池モジュール
JP6741626B2 (ja) * 2017-06-26 2020-08-19 信越化学工業株式会社 高効率裏面電極型太陽電池及びその製造方法
KR102600380B1 (ko) 2018-12-05 2023-11-09 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널
CN112071947A (zh) * 2019-06-10 2020-12-11 国家电投集团西安太阳能电力有限公司 一种p型叉指背接触太阳电池制备方法
CN112349802B (zh) * 2020-10-27 2022-07-15 福建新峰二维材料科技有限公司 一种铸锭单晶或多晶非晶硅异质结太阳电池的制作方法
CN114551610A (zh) * 2022-03-11 2022-05-27 浙江爱旭太阳能科技有限公司 一种太阳能电池、电极结构、电池组件、发电系统及制备方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110175A (ja) * 1982-12-15 1984-06-26 Toshiba Corp 太陽電池の製造方法
US5017553A (en) * 1990-01-25 1991-05-21 Westinghouse Electric Corp. High temperature superconductor having a high strength thermally matched high temperature sheath
JP3209130B2 (ja) * 1997-02-14 2001-09-17 トヨタ自動車株式会社 太陽電池セル
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JP3768672B2 (ja) * 1998-02-26 2006-04-19 キヤノン株式会社 積層型光起電力素子
JP2001010847A (ja) * 1999-06-25 2001-01-16 Matsushita Electric Works Ltd 陽極接合方法
US7164056B2 (en) * 2002-05-03 2007-01-16 Pioneer Hi-Bred International, Inc. Gene targeting using replicating DNA molecules
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
ATE499705T1 (de) 2004-04-05 2011-03-15 Nec Corp Fotodiode und herstellungsverfahren dafür
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法
JP4548254B2 (ja) * 2005-07-21 2010-09-22 オムロン株式会社 面光源装置
US7248772B2 (en) * 2005-07-26 2007-07-24 Fuji Xerox Co., Ltd. Flexible optical waveguide
JP2007067203A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 太陽電池モジュールおよび太陽電池モジュールの製造方法
US20070169808A1 (en) * 2006-01-26 2007-07-26 Kherani Nazir P Solar cell
US7737357B2 (en) * 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
US8319093B2 (en) * 2006-07-08 2012-11-27 Certainteed Corporation Photovoltaic module
WO2008011096A2 (en) * 2006-07-20 2008-01-24 Second Sight Medical Products, Inc. Apparatus and method for visual stimulation indication
WO2008080160A1 (en) * 2006-12-22 2008-07-03 Advent Solar, Inc. Interconnect technologies for back contact solar cells and modules
CN101246928A (zh) 2007-02-14 2008-08-20 北京行者多媒体科技有限公司 薄膜硅太阳能电池的背接触层
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7820540B2 (en) 2007-12-21 2010-10-26 Palo Alto Research Center Incorporated Metallization contact structures and methods for forming multiple-layer electrode structures for silicon solar cells
US7833808B2 (en) 2008-03-24 2010-11-16 Palo Alto Research Center Incorporated Methods for forming multiple-layer electrode structures for silicon photovoltaic cells
KR100895977B1 (ko) * 2008-04-10 2009-05-07 키스코홀딩스주식회사 실리콘 박막 태양전지 및 제조방법
EP2110863A1 (de) * 2008-04-15 2009-10-21 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Solarzellenmodul
JP5221231B2 (ja) * 2008-07-18 2013-06-26 日立電線株式会社 太陽電池用リード線の製造方法
EP2214213A2 (de) * 2009-01-29 2010-08-04 SCHOTT Solar AG Photovoltaisches Modul
JP5229901B2 (ja) * 2009-03-09 2013-07-03 富士フイルム株式会社 光電変換素子、及び太陽電池
JP5525314B2 (ja) 2009-05-02 2014-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20110017436A1 (en) * 2009-07-21 2011-01-27 Shin Han Apex Corporation Plate type heat exchanger
KR101128838B1 (ko) 2009-08-18 2012-03-23 엘지전자 주식회사 태양 전지 및 그 제조 방법
TWI562398B (en) * 2009-09-15 2016-12-11 Showa Denko Kk Light-emitting diode, light-emitting diode lamp and lighting apparatus
WO2011087878A2 (en) * 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
JP5627243B2 (ja) * 2010-01-28 2014-11-19 三洋電機株式会社 太陽電池及び太陽電池の製造方法
US8686283B2 (en) 2010-05-04 2014-04-01 Silevo, Inc. Solar cell with oxide tunneling junctions
KR20120009562A (ko) 2010-07-19 2012-02-02 삼성전자주식회사 태양 전지 및 이의 제조 방법
JP5388970B2 (ja) * 2010-08-24 2014-01-15 三洋電機株式会社 太陽電池の製造方法
KR101661768B1 (ko) * 2010-09-03 2016-09-30 엘지전자 주식회사 태양전지 및 이의 제조 방법
KR20120026813A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 도전성 전극 구조물의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법, 그리고 상기 태양 전지의 제조 방법에 의해 제조된 태양 전지
KR101275575B1 (ko) * 2010-10-11 2013-06-14 엘지전자 주식회사 후면전극형 태양전지 및 이의 제조 방법
DE102010053760A1 (de) * 2010-12-02 2012-06-06 Micro-Epsilon Messtechnik Gmbh & Co. Kg Sensor mit einem vorzugsweise mehrschichtigen Keramiksubstrat und Verfahren zu dessen Herstellung
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8486746B2 (en) * 2011-03-29 2013-07-16 Sunpower Corporation Thin silicon solar cell and method of manufacture
US20130022303A1 (en) * 2011-07-18 2013-01-24 Spierling Todd A Angular contact bearing assembly with clearance control
TW201304966A (zh) * 2011-07-25 2013-02-01 Hon Hai Prec Ind Co Ltd 用於印表機的翻紙機構及印表機
KR101826912B1 (ko) * 2011-11-07 2018-02-08 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전변환소자 및 그 제조 방법
KR101863294B1 (ko) 2011-11-25 2018-05-31 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양전지 및 그 제조 방법
WO2013090545A2 (en) 2011-12-13 2013-06-20 Dow Corning Corporation Photovoltaic cell and method of forming the same
CN102610686B (zh) 2012-03-28 2014-08-20 星尚光伏科技（苏州）有限公司 一种背接触晶体硅太阳能电池及其制作工艺
JP5774204B2 (ja) * 2012-03-29 2015-09-09 三菱電機株式会社 光起電力素子およびその製造方法、太陽電池モジュール
CN202487592U (zh) 2012-04-01 2012-10-10 东旭集团有限公司 一种非晶微晶硅叠层薄膜太阳能电池
US8557632B1 (en) * 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR101918738B1 (ko) * 2012-04-17 2018-11-15 엘지전자 주식회사 태양 전지
CN203103314U (zh) 2013-01-23 2013-07-31 深圳市创益科技发展有限公司 一种薄膜太阳能电池及其背电极膜层

Also Published As

Publication number Publication date
CN104638030A (zh) 2015-05-20
US10644171B2 (en) 2020-05-05
JP5934328B2 (ja) 2016-06-15
US9799781B2 (en) 2017-10-24
US20150129037A1 (en) 2015-05-14
EP2871682B1 (en) 2019-04-24
KR20150053551A (ko) 2015-05-18
EP2871682A1 (en) 2015-05-13
JP2015095653A (ja) 2015-05-18
CN104638030B (zh) 2017-08-25
US20180033899A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
KR101622090B1 (ko) 태양 전지
KR101620431B1 (ko) 태양 전지 및 이의 제조 방법
KR101867855B1 (ko) 태양 전지
US10879405B2 (en) Solar cell
KR101661948B1 (ko) 태양 전지 및 이의 제조 방법
EP2816609B1 (en) Solar cell
KR20140095658A (ko) 태양 전지
KR102634626B1 (ko) 태양 전지
KR20160041649A (ko) 태양 전지용 리본 및 이를 포함하는 태양 전지 모듈
KR101685350B1 (ko) 태양 전지 모듈
KR20160029515A (ko) 태양 전지 모듈 및 이에 사용되는 리본
KR20150062731A (ko) 리본 및 이를 포함하는 태양 전지 모듈
KR102060708B1 (ko) 태양 전지
KR101625879B1 (ko) 태양 전지
KR20150089339A (ko) 태양 전지 및 이를 포함하는 태양 전지 모듈
KR20180055542A (ko) 태양 전지 패널 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant