WO2023199403A1 - 受光素子 - Google Patents

受光素子 Download PDF

Info

Publication number
WO2023199403A1
WO2023199403A1 PCT/JP2022/017601 JP2022017601W WO2023199403A1 WO 2023199403 A1 WO2023199403 A1 WO 2023199403A1 JP 2022017601 W JP2022017601 W JP 2022017601W WO 2023199403 A1 WO2023199403 A1 WO 2023199403A1
Authority
WO
WIPO (PCT)
Prior art keywords
receiving element
light receiving
electrode
light
contact layer
Prior art date
Application number
PCT/JP2022/017601
Other languages
English (en)
French (fr)
Inventor
允洋 名田
泰彦 中西
詔子 辰己
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2022/017601 priority Critical patent/WO2023199403A1/ja
Publication of WO2023199403A1 publication Critical patent/WO2023199403A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Definitions

  • the present disclosure relates to a light receiving element, and more specifically, to a light receiving element that can maintain high speed and high sensitivity while omitting a flip-chip mounting process when mounting on an optical receiver.
  • Semiconductor photodetectors are used in a variety of applications including optical communications and various sensors.
  • semiconductor light-receiving elements for optical communication applications need to have increased light-receiving sensitivity in order to extend the transmission distance of optical communication, and in order to increase the capacity of communication, it is necessary to increase the bandwidth.
  • the photodetector also plays an important role in radio-over-fiber (RoF) technology, in which an analog signal in the optical domain via an optical fiber is photoelectrically converted using a photodetector and then emitted as a wireless signal in the electrical domain.
  • RoF radio-over-fiber
  • the photodetector In addition to being wide enough to emit the carrier frequency used as a wireless signal, the photodetector is required to have high incident resistance and current output because the output current from the photodetector is related to the strength of the wireless signal via the antenna. (For example, see Non-Patent Document 1).
  • a light-receiving element used in optical communication typically has a light-receiving element, a transimpedance amplifier, an optical fiber, a lens that focuses incident light from the optical fiber onto the light-receiving element, and a waveguide integrated into a package. , used in the form of an optical receiver. At this time, it is important to design the optical receiver to make the light receiving element as easy to optically and electrically mount as possible.
  • An object of the present invention is to provide a light receiving element.
  • an embodiment of the light receiving element of the present disclosure includes a substrate, a first electrode metal formed on the upper surface of the substrate, and a semiconductor bonded to the upper surface of the first electrode metal. a first semiconductor contact layer in contact with the first electrode metal; and a second semiconductor contact layer in contact with the second electrode metal. a contact layer and a semiconductor absorption layer between the first semiconductor contact layer and the second semiconductor contact layer, wherein the first electrode metal has an extraction layer for propagating a signal to the anode electrode or the cathode electrode. Contains routes.
  • FIGS. 1A and 1B are diagrams illustrating typical examples of mounting a light receiving element on an optical receiver.
  • FIGS. 2(a) and 2(b) are side views showing a schematic configuration of an optical receiver in which a flip-chip board other than a mounting board is used and light enters from the back surface of a light-receiving element.
  • FIG. 3 is a diagram showing a schematic configuration of the light receiving element of this embodiment, with FIG. 3(a) being a cross-sectional view and FIG. 3(b) being a top view.
  • FIG. 4 is a diagram illustrating a method for manufacturing a light receiving element according to an embodiment of the present disclosure.
  • FIG. 1A and 1B are diagrams illustrating typical examples of mounting a light receiving element on an optical receiver.
  • FIGS. 2(a) and 2(b) are side views showing a schematic configuration of an optical receiver in which a flip-chip board other than a mounting board is used and light enters from the back surface of a light-rece
  • FIG. 5 is a diagram showing a schematic configuration of a light receiving element according to an embodiment of the present disclosure, with FIG. 5(a) being a cross-sectional view and FIG. 5(b) being a top view.
  • FIG. 6 is a diagram showing a schematic configuration of a light receiving element according to an embodiment of the present disclosure, with FIG. 6(a) being a cross-sectional view and FIG. 6(b) being a top view.
  • FIG. 7 is a diagram showing a schematic configuration of a light receiving element according to an embodiment of the present disclosure, with FIG. 7(a) being a cross-sectional view and FIG. 7(b) being a top view.
  • FIG. 8 is a diagram showing a schematic configuration of a light receiving element according to an embodiment of the present disclosure, with FIG. 8(a) being a cross-sectional view and FIG. 8(b) being a top view.
  • FIGS. 1 and 2 Before describing various embodiments of the light receiving element of the present disclosure, a typical example of mounting the light receiving element on an optical receiver will be described with reference to FIGS. 1 and 2.
  • FIG. 1(a) is a diagram illustrating a typical example of mounting the above-mentioned light-receiving element on an optical receiver.
  • FIG. 2 is a side view showing a schematic configuration of an optical receiver according to the present invention.
  • the optical receiver 100a shown in FIG. 1(a) includes a substrate 101a, a light receiving element 102, and an amplifier 103. As illustrated, the light receiving element 102 and the amplifier 103 are mounted on one of the two main surfaces (hereinafter referred to as the mounting surface) of the substrate 101a.
  • the light receiving element 102 is connected to an external terminal (not shown) and an amplifier 103 via a wiring 104a.
  • the light receiving element 102 is configured such that a voltage is applied via a wiring 104a from a voltage source connected to an external terminal (not shown), and outputs a photoelectrically converted electrical signal to the amplifier 103 via the wiring 104a. is configured to do so.
  • the amplifier 103 is configured to amplify the electrical signal from the light receiving element 102 and output it to a processor or the like (not shown) connected to an external terminal (not shown) via a wiring 104a.
  • FIG. 1(b) is a diagram illustrating another typical example of surface mounting of the above-mentioned light receiving element onto an optical receiver.
  • the optical receiver 100b shown in FIG. 1(b) has a wiring 104b provided on the mounting surface of the substrate 101a, and has a structure similar to that shown in FIG. 1(a) in that the light receiving element 102 is mounted in contact with the surface of the wiring 104b. different.
  • the connection position of the wiring 104a for applying voltage to the light receiving element 102 can be moved from the upper surface of the light receiving element 102 to the upper surface of the wiring 104b provided on the surface of the substrate 101a.
  • the light receiving element is made to have high speed and high sensitivity, surface mounting becomes difficult. It is essential to form a light-receiving window and an electrode on the front side of the light-receiving element, but if the element diameter is made smaller to increase the speed of the light-receiving element, the incident light will interfere with the electrode, impairing the light-receiving sensitivity. It is. Furthermore, in the case of surface mounting, it is difficult to form a reflective mirror on the substrate side.
  • a light-receiving element that does not have a reflecting mirror on the surface opposite to the surface on which light enters has a "one-pass structure" in which the incident light passes through the light absorption layer within the light-receiving element only once. In the "one-pass structure", when the light absorption layer is made thinner, the sensitivity deteriorates extremely. To solve this problem, there is a flip-chip mounting method.
  • FIGS. 2(a) and 2(b) show a schematic configuration of an optical receiver in which light enters from the back surface of the light-receiving element using a flip-chip board different from the mounting board (hereinafter referred to as flip-chip mounting form).
  • FIG. The optical receiver 100c shown in FIG. 2(a) includes a flip-chip substrate 201 between a substrate 101a and a light-receiving element 102, and is mounted such that the surface of the light-receiving element 102 faces the upper surface of the flip-chip substrate 201. This differs from the configurations in FIGS. 1(a) and (b) in this point.
  • the light receiving element 102 is configured to output an electrical signal obtained by photoelectrically converting light incident from the back surface to the amplifier 103 via the wiring 104a.
  • the optical receiver 100d shown in FIG. 2(b) includes a transparent semiconductor substrate 101b, a light receiving element 102 formed on the mounting surface of the semiconductor substrate 101b, and a mirror formed on the surface side of the light receiving element 102 (lower side of the figure). 202, and a flip chip substrate 201 facing the mounting surface of the semiconductor substrate 101b.
  • the mounting surface of the semiconductor substrate 101b and the main surface of the flip chip substrate 201 are connected via stacked pads 203a, 203b, and 203c.
  • the semiconductor substrate 101b is transparent to incident light.
  • the light receiving element 102 is configured to output an electrical signal that is photoelectrically converted from the light incident from the back surface via the semiconductor substrate 101b and the light reflected by the mirror 202 provided on the front surface. .
  • the light receiving element is required to receive as high an intensity of an optical signal as possible and output a high current.
  • the output current of the light receiving element is not necessarily linear with respect to the optical input intensity.
  • One of the causes is an increase in junction temperature depending on the current density within the device.
  • the present disclosure eliminates the need for a flip-chip mounting process when mounting a light-receiving element on an optical receiver, does not impair the characteristics of high speed and high sensitivity, and improves the linearity of output current when the incident light intensity is high.
  • a structure of a light receiving element is provided.
  • FIGS. 3 and 4 A first embodiment of the light receiving element of the present disclosure will be described with reference to FIGS. 3 and 4. This embodiment is the basic structure of various light receiving elements of the present disclosure. Hereinafter, a light receiving element manufactured using a compound semiconductor will be explained as an example.
  • FIG. 3 is a diagram showing a schematic configuration of the light receiving element of this embodiment, with FIG. 3(a) being a cross-sectional view and FIG. 3(b) being a top view.
  • FIG. 4 is a diagram showing a method for manufacturing the light receiving element of this embodiment.
  • the light receiving element 300 shown in FIG. 3 includes a host substrate 301, an electrode 307 formed on the main surface of the host substrate 301, a semiconductor layer 302, and an electrode 306 formed on the upper surface of the semiconductor layer 302. Further, the light receiving element 300 further includes an interlayer insulating film 310, an electrode pad 308, and an electrode pad 309.
  • the semiconductor layer 302 includes an n-type contact layer 303, a light absorption layer 304, and a p-type contact layer 305, which are stacked in this order.
  • the electrode 307 includes a bonding portion 307a and a lead-out portion 307b, and the lower surface of the semiconductor layer 302 is bonded to the host substrate 301 via the bonding portion 307a. Since the electrode 307 is an electrode that connects the semiconductor layer 302 to the host substrate 301, it is sometimes referred to as a bonding electrode.
  • the interlayer insulating film 310 is formed in contact with the upper surface of the host substrate 301 or the electrode 307 and the side surface of the semiconductor layer 302.
  • the position of the upper surface of interlayer insulating film 310 is the same as the position of the upper surface of the semiconductor layer.
  • the material of the interlayer insulating film 310 can be polyimide.
  • the electrode 306 is formed on a plane including the upper surface of the interlayer insulating film 310 and the upper surface of the semiconductor layer.
  • the electrode 306 includes an annular portion 306a and a drawn-out portion 306b that are electrically coupled to each other. is formed. Light enters from the p-type contact layer of the semiconductor layer 302 through the opening of the annular portion 306a of the electrode 306.
  • the electrode pad 308 is formed on the upper surface of the interlayer insulating film 310 so as to be in contact with the extended portion 306b of the electrode 306.
  • the electrode pad 309 is formed on the upper surface of the host substrate 301 so as to be in contact with the extended portion 307b of the electrode 307.
  • the material of the host substrate 301 is Si
  • the material of the electrodes 306 and 307 is Au
  • the semiconductor layer 302 can be an epitaxial layer including an InGaAs absorption layer.
  • the n-type contact layer 303, the light absorption layer 304, and the p-type contact layer 305 that constitute the semiconductor layer 302 can be respectively an n-type InP contact layer, an InGaAs absorption layer, and a p-type InP contact layer.
  • an epitaxial substrate that will become the semiconductor layer 302 and a Si substrate that will become the host substrate 301 are prepared.
  • an n-type contact layer 303, a light absorption layer 304, and a p-type contact layer 305 may be grown on an InP substrate 401 using the MOCVD method.
  • a p-type contact layer 305, a light absorption layer 304, and an n-type contact layer 303 are formed on the surface of the InP substrate 401 in this order. grow crystals.
  • Au which will become the electrode 307
  • the epitaxial substrate which will become the semiconductor layer 302
  • the Au film formed in the vacuum chamber can easily bond the host substrate 301 and the compound semiconductor substrate according to the mechanism of the surface activation method or the atomic diffusion method (see, for example, Non-Patent Document 2).
  • the InP substrate 401 is peeled off from the epitaxial layer using a grinder and wet etching.
  • a p-type InP substrate is used as the InP substrate 401
  • the remaining portion of the p-type InP after part of the p-type InP is peeled off from the epitaxial layer functions as the p-type contact layer 305.
  • an annular portion 306a of the electrode 306 in contact with the upper surface of the p-type contact layer 305 is formed by EB evaporation.
  • An arbitrary ring-shaped electrode can be formed using an exposure and development process using a normal resist and a stepper, and a lift-off process. Additionally, alignment marks (not shown) may be formed in the same process to improve the accuracy of subsequent processes.
  • a mesa of an n-type contact layer 303, a light absorption layer 304, and a p-type contact layer 305 is formed by a resist exposure development and wet etching process to form a semiconductor layer 302. .
  • the metal Au deposited on the surface of the host substrate 301 is patterned using resist exposure, development, and dry etching to form the electrode 307.
  • the deposited Au film may be patterned to have the shape of an electrode pad 309 and a lead-out portion 307b extending from a bonding portion 307a bonded to the lower surface of the n-type contact layer 303.
  • an interlayer insulating film 310 is formed using polyimide, which is a photosensitive polymer.
  • a lead-out portion 306b connected to the annular portion 306a of the electrode 306 formed on the upper surface of the p-type contact layer 305, and an electrode An electrode pad 309 is formed on the pad 308 and the lead-out portion 307b connected to the bonding portion 307a of the electrode 307 bonded to the n-type contact layer 303.
  • the operating principle of the light receiving element of the present disclosure will be explained.
  • the electrode formed on the upper part of the light-receiving element has a ring shape, light can be input from the upper part. That is, surface mounting of the optical receiver is possible.
  • Light incident from the upper part of the light receiving element is reflected by a bonding portion 307a of an electrode 307 formed by forming an Au film bonded to an n-type contact layer, and passes through the light absorption layer 304 again.
  • the Au film thickness is extremely thin, there is a concern that the incident light will pass through the Au. If the Au film thickness is 30 nm or more, 95% or more of the incident light can be passed through the light absorption layer 304 again as reflected light.
  • the material of the host substrate 301 constituting the light receiving element is Si, which has excellent thermal conductivity, at the time of completion of the element. Therefore, the heat dissipation efficiency of Joule heat is significantly improved, and high current output can be achieved even during high input.
  • the present embodiment it is possible to realize a two-pass structure in a front-side incident state without performing flip-chip mounting for a high-speed, high-sensitivity light receiving element that conventionally required flip-chip mounting.
  • This enables easy implementation and high speed and high sensitivity at the same time.
  • by improving the heat dissipation of the substrate linearity of the output current with respect to the optical input intensity can be realized at the same time.
  • FIG. 5 is a diagram showing a schematic configuration of the light receiving element of this embodiment, with FIG. 5(a) being a cross-sectional view and FIG. 5(b) being a top view.
  • the light receiving element 500 of this embodiment differs from the light receiving element 300 of the first embodiment in that it includes a dielectric multilayer film 501.
  • the dielectric multilayer film 501 is formed on the upper surface of the light receiving element 500 except for the upper surfaces of the electrode pads 308 and 309, and protects the upper surface of the light receiving element 500.
  • the dielectric multilayer film 501 is configured to minimize reflectance at the wavelength of light incident on the semiconductor layer 302, and also functions as an antireflection film.
  • the method for manufacturing the light receiving element 500 of this embodiment is as shown in FIG.
  • a multilayer film of TiO2 and SiO2 is formed on the entire surface of the wafer by sputtering. These two types of film thicknesses are individually designed in consideration of the assumed wavelength of incident light.
  • the light-receiving element 500 of this embodiment provides the ease of mounting and high-speed high sensitivity shown in Embodiment 1, and also improves the linearity of the output current with respect to the optical input intensity. At the same time, it is possible to improve environmental resistance and reliability due to the insulating film on the surface.
  • FIG. 6 is a diagram showing a schematic configuration of the light receiving element of this embodiment, with FIG. 6(a) being a cross-sectional view and FIG. 6(b) being a top view.
  • the distance between the top surfaces of the electrode pads 308 and 309 and the top surface of the host substrate 301 is the same as the distance between the top surface of the p-type contact layer 305 and the top surface of the host substrate 301. smaller than the interval.
  • the heights of the anode and cathode can be matched by forming the heights of both electrode pads 308 and 309 at a position lower than that of the p-type contact layer 305 located at the top of the semiconductor layer 302. This is different from the light receiving element 500 of the second embodiment.
  • an RF probe that guarantees transmission of signals up to several tens of GHz is often used.
  • This RF probe is mainly a combination of a two-terminal probe with a GS configuration or a three-terminal probe with a GSG configuration, so probing is difficult if the anode and cathode heights are not the same. It's not uncommon to be.
  • the electrode pads 308 and 309 are positioned at the same height for probe evaluation as described above.
  • the pattern of the interlayer insulating film 310 is formed into an electrode in the step of forming the polyimide interlayer insulating film 310 (FIG. 4(g)) in the manufacturing method of the light receiving element 500 shown in FIG. It is designed in advance so that it does not overlap the pads 308 and 309.
  • the electrode pad 309 formation process (FIG. 4(h))
  • Au is patterned from the upper surface of the interlayer insulating film 310 to the upper surface of the host substrate 301 by a photolithography process and a plating process. Then, the extended portion 306b of the electrode 306 is formed.
  • an electrode pad 309 is formed on the extended portion 307b of the electrode 307, and an electrode pad 308 is formed on the extended portion 306b of the electrode 306 on the surface of the host substrate 301.
  • a multilayer film of TiO2 and SiO2 is formed on the entire surface of the wafer by sputtering. These two types of film thicknesses are individually designed in consideration of the assumed wavelength of incident light.
  • through holes are formed only on the upper surfaces of the electrode pads 308 and 309 using a normal photolithography process.
  • the light receiving element 600 of this embodiment can achieve ease of mounting, high speed and high sensitivity, and improved linearity of output current with respect to optical input intensity. Furthermore, the light receiving element 600 of this embodiment simultaneously achieves higher sensitivity with the antireflection film and improved environmental resistance reliability with the insulating film on the surface, and at the same time, facilitates probing in photoresponse measurement. be able to.
  • FIG. 7 is a diagram showing a schematic configuration of the light receiving element of this embodiment, with FIG. 7(a) being a cross-sectional view and FIG. 7(b) being a top view.
  • the distance between the lower surfaces of the electrode pads 308 and 309 and the upper surface of the host substrate 301 is the same as that between the upper surface of the p-type contact layer 305 and the upper surface of the host substrate 301. greater than the interval.
  • the heights of the anode and cathode can be matched by forming the electrode pads 308 and 309 at a higher position than the p-type contact layer 305 located at the top of the semiconductor layer 302. This is different from the light receiving element 500 of the second embodiment.
  • the n-type contact layer 303 of the semiconductor layer 302 that is bonded to the junction 307a of the electrode 307 on the host substrate 301 has a doped region 303b that is selectively doped and a doped region 303b that is not doped. It differs from the light receiving element 500 of the second embodiment in that it includes an undoped region 303a.
  • the heights of the electrode pads 308 and 309 should be the same at the anode and cathode. is desirable.
  • the height of the electrode pads 308 and 309 is placed higher than the upper surface of the p-type contact layer at the top of the semiconductor layer 302.
  • the electric field is confined inside the element and the side surface of the element is The above objective is achieved by relaxing the electric field.
  • the light receiving element 700 of this embodiment can be used, for example, in the step of preparing an epitaxial substrate (FIG. 4(a)) before the step of bonding the host substrate 301 and the wafer having the semiconductor layer 302 (FIG. 4(b)). , electric field confinement is achieved by selectively doping the n-type contact layer 303 of the epitaxial layer.
  • a doped region 302b selectively doped is formed in the n-type contact layer 303, which is the outermost layer of the side epitaxial wafer, by Si ion implantation. If the n-type contact layer 303, which is the outermost layer, is a layer with as low an impurity concentration as possible, the electric field confinement effect will be improved. Typically, undoped InP may be used. Furthermore, in the step of forming the semiconductor layer 302 by forming mesas of the n-type contact layer 303, the light absorption layer 304, and the p-type contact layer 305 by wet etching (FIG.
  • the electrode pads are formed along with the semiconductor layer 302.
  • the portions where 308 and 309 are to be formed are also left (mesas are also formed on the right and left sides of the semiconductor layer 302).
  • Au is removed from the top surface of the interlayer insulating film 310 by a photolithography process and a plating process.
  • the left epitaxial layer left together with the semiconductor layer 302 is patterned to the upper surface (including the side surface of the interlayer insulating film 310 and the surface of the host substrate 301) to form the extended portion 306b of the electrode 306.
  • Au is patterned from the top surface of the lead-out portion 307b of the electrode 307 to the top surface of the right epitaxial layer left together with the semiconductor layer 302 (including the side surface of the interlayer insulating film 310 and the surface of the host substrate 301), and the lead-out portion 307 of the electrode 307 is patterned.
  • a portion 307c is formed.
  • An electrode pad 308 is formed on the extended portion 306b, and an electrode pad 309 is formed on the extended portion 307c.
  • a multilayer film of TiO2 and SiO2 is formed on the entire surface of the wafer by sputtering. These two types of film thicknesses are individually designed in consideration of the assumed wavelength of incident light. After forming the dielectric multilayer film, through holes are formed only in the pad portions using a normal photolithography process.
  • the light receiving element 700 of this embodiment also has ease of mounting, high speed and high sensitivity, improved linearity of output current with respect to optical input intensity, and ease of probing. , low dark current, and high reliability can be achieved.
  • FIG. 8 is a diagram showing a schematic configuration of the light receiving element of this embodiment, with FIG. 8(a) being a cross-sectional view and FIG. 8(b) being a top view.
  • the light-receiving element 800 of this embodiment realizes the structure for electric field confinement described in connection with the light-receiving element 700 of FIG. 7 by etching.
  • the active region in the operating state of the light receiving element 800 is defined. No electric field is generated on the sides, or the electric field strength is smaller than that at the center.
  • the portion where the electrode pads 308 and 309 will be formed is also left together with the semiconductor layer 302 (the mesas are also formed on the right and left sides of the semiconductor layer 302).
  • Form Furthermore, processing is performed separately using a photomask so that the diameter of the p-type contact layer 305 is smaller than the diameters of the light absorption layer 304 and the n-type contact layer.
  • Electrode pads 309 are formed on the extended portions 307c.
  • An electrode pad 308 is formed on the extended portion 306b, and an electrode pad 309 is formed on the extended portion 307c.
  • a multilayer film of TiO2 and SiO2 is formed on the entire surface of the wafer by sputtering. These two types of film thicknesses are individually designed in consideration of the assumed wavelength of incident light. After forming the dielectric multilayer film, through holes are formed only in the pad portions using a normal photolithography process.
  • the photodetector 800 of this embodiment has ease of mounting, high speed and high sensitivity, and improved linearity of output current with respect to optical input intensity, as well as ease of probing. Low dark current and high reliability can be achieved.
  • a substrate using Si as the host substrate 301 was exemplified, but other materials may be used instead of Si as long as the material has high mechanical strength and excellent heat dissipation. It is also possible to use a substrate that has been prepared. As other materials, for example, SiC may be used.
  • a PIN structure having an InGaAs absorption layer was exemplified as the epitaxial layer structure of the semiconductor layer 302, but for example, a UTC-PD structure having a p-type absorption layer, a multiplication layer, etc.
  • An APD structure having an electric field control layer may also be used.
  • the material of the interlayer insulating film 310 is a commonly used interlayer insulating film such as polyimide, which is exemplified as BCB.
  • the dielectric multilayer film 501 that functions as an antireflection film is not limited to SiO2/TiO2, but may also be made of Ta2O5 or SiN.
  • the electrode 307 which is a bonding metal, but a metal multilayer film such as Ti/Au may be used to improve adhesion.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

光レシーバに実装する際のフリップチップ実装の工程を省きつつ、高速高感度性を維持することができる受光素子が提供される。受光素子（３００）は、基板（３０１）に上面に形成された第１の電極金属（３０７）と、第１の電極金属（３０７）の上面に接合された半導体層（３０２）と、半導体層（３０２）の上面に形成された第２の電極金属（３０６ａ）とを備える。半導体層（３０２）は、第１の半導体コンタクト層（３０３）と、第２の半導体コンタクト層（３０５）と、第１の半導体コンタクト層（３０３）と第２の半導体コンタクト層（３０５）との間の半導体吸収層（３０４）とを有する。第１の電極金属（３０７）は、アノード電極またはカソード電極への信号を伝搬するための引出経路を含む。

Description

受光素子
　本開示は、受光素子に関し、より詳細には、光レシーバに実装する際のフリップチップ実装の工程を省きつつ、高速高感度性を維持することが可能な受光素子に関する。
　半導体受光素子は、光通信や各種センサをはじめ様々な用途に用いられている。特に光通信用途の半導体受光素子は、光通信の伝送距離を拡大するためには受光感度を、また通信の大容量化を実現するためには帯域幅を拡大する必要がある。また、光ファイバを経由した光ドメインのアナログ信号を、受光素子を用いて光電変換し、電気ドメインの無線信号として放出するRadio-over-fiber（ＲｏＦ）技術においても受光素子は重要な役割を果たす。無線信号とするキャリア周波数を放出できる程度の広帯域性に加えて、受光素子からの出力電流がアンテナを介して無線信号の強度に関係するため、受光素子には高い入射耐性および電流出力が要求される（たとえば、非特許文献１参照）。
　光通信に用いられる受光素子は、典型的にはパッケージ内に受光素子、トランスインピーダンスアンプ、光ファイバ、光ファイバからの入射光を受光素子にフォーカスするレンズ、および導波路などが一体的に集積され、光レシーバとしての形態で利用される。この時、受光素子を可能な限り光学実装ならびに電気実装が容易な形態とすることは、光レシーバを設計するうえで重要な事項である。
A. Beling et al., "High-power, high-linearity photodiodes", Optica, Vol. 3, Issue 3, pp.328-338, (2016) E. Higurashi et al., "Au-Au Surface-Activated Bonding and Its Application to Optical Microsensors With 3-D Structure", IEEE Journal of Selected Topics in Quantum Electronics, Vol. 15, Issue 5, (2009)
　しかしながら、光レシーバに受光素子を実装することついて後述する問題がある。本開示は、このような問題に鑑みてなされたもので、その目的とするところは、光レシーバに実装する際のフリップチップ実装の工程を省きつつ、高速高感度性を維持することが可能な受光素子を提供することにある。
　このような目的を達成するために、本開示の受光素子の一実施形態は、基板と、基板に上面に形成された第１の電極金属と、第１の電極金属の上面に接合された半導体層と、半導体層の上面に形成された第２の電極金属とを備え、半導体層は、第１の電極金属と接する第１の半導体コンタクト層と、第２の電極金属と接する第２の半導体コンタクト層と、第１の半導体コンタクト層と第２の半導体コンタクト層との間の半導体吸収層とを有し、第１の電極金属は、アノード電極またはカソード電極への信号を伝搬するための引出経路を含む。
　この構成によれば、光レシーバに実装する際のフリップチップ実装の工程を省くことが可能な、また高速高感度性を維持することが可能な受光素子を提供することが可能となる。
図１（ａ）および図１（ｂ）は、受光素子の光レシーバへの実装の典型的な例を説明する図である。 図２（ａ）および図２（ｂ）は、実装基板とは別のフリップチップ基板を用いて受光素子の裏面から光が入射する形態の光レシーバの概略構成を示す側面図である。 図３は本実施形態の受光素子の概略構成を示す図であり、図３（ａ）は断面図、図３（ｂ）は上面図である。 図４は、本開示の一実施形態の受光素子の製造方法を示す図である。 図５は、本開示の一実施形態の受光素子の概略構成を示す図であり、図５（ａ）は断面図、図５（ｂ）は上面図である。 図６は、本開示の一実施形態の受光素子の概略構成を示す図であり、図６（ａ）は断面図、図６（ｂ）は上面図である。 図７は、本開示の一実施形態の受光素子の概略構成を示す図であり、図７（ａ）は断面図、図７（ｂ）は上面図である。 図８は、本開示の一実施形態の受光素子の概略構成を示す図であり、図８（ａ）は断面図、図８（ｂ）は上面図である。
　以下、図面を参照しながら本開示の種々の実施形態について詳細に説明する。図面中の同一または類似の符号は同一または類似の要素を示し、重複する説明を省略することもある。以下の説明に用いる数値および材料は例示であり、本開示の要旨を逸脱しない限り実施形態にかかる受光素子に他の数値および他の材料を用いることができる。
　本開示の受光素子の種々の実施形態を説明するに先立って、図１および２を参照しながら、受光素子の光レシーバへの実装の典型的な例を説明する。
　図１（ａ）は、上記の受光素子の光レシーバへの実装の典型的な例を説明する図であり、受光素子の表面と裏面のうちの表面から光が入射する形態（以下、表面実装形態という）の光レシーバの概略構成を示す側面図である。図１（ａ）に示す光レシーバ１００ａは、基板１０１ａと、受光素子１０２と、アンプ１０３とを備える。図示したように、受光素子１０２およびアンプ１０３は、基板１０１ａの２つの主面の一方（以下、実装面という）に実装されている。受光素子１０２は、配線１０４ａを介して外部端子（不図示）およびアンプ１０３と接続されている。
　受光素子１０２は、外部端子（不図示）と接続された電圧源から電圧が配線１０４ａを介して印加されるように構成されるとともに、配線１０４ａを介してアンプ１０３へ光電変換した電気信号を出力するように構成されている。
　アンプ１０３は、受光素子１０２からの電気信号を増幅して配線１０４ａを介して外部端
子（不図示）に接続されたプロセッサ等（不図示）に出力するように構成されている。
　図１（ａ）に示すように、受光素子１０２の表面から光が入射されるよう光レシーバ１００ａを設計することで、受光素子１０２を基板１０１ａの実装面上に単純に配置する単純な構成とすることができる。
　図１（ｂ）は、上記の受光素子の光レシーバへの表面実装形態の別の典型的な例を説明する図である。図１（ｂ）に示す光レシーバ１００ｂは、基板１０１ａの実装面に設けられた配線１０４ｂを備え、受光素子１０２が配線１０４ｂの表面に接して実装されている点で図（ａ）の構成と異なる。受光素子１０２へ電圧を印加するための配線１０４ａの接続位置を受光素子１０２の上面から基板１０１ａの表面に設けられた配線１０４ｂの上面に移動することができる。
　しかしながら、受光素子を高速高感度化した場合、表面実装は困難になる。受光素子は、表面側に受光窓と電極を形成することが必須であるが、受光素子の高速化のために素子径を小径化した場合、入射光が電極に干渉し、受光感度を損なうためである。また、表面実装の場合は、基板側に反射ミラーを形成することが困難である。光が入射する面の反対側の面に反射ミラーを有さない受光素子は、入射光が受光素子内の光吸収層を一度しか通過しない「１パス構造」となる。「１パス構造」では、光吸収層を薄層化した場合感度が極端に劣化する。このような問題を解決するため、フリップチップ実装形態がある。
　図２（ａ）および（ｂ）は、実装基板とは別のフリップチップ基板を用いて受光素子の裏面から光が入射する形態（以下、フリップチップ実装形態という）の光レシーバの概略構成を示す側面図である。図２（ａ）に示す光レシーバ１００ｃは、基板１０１ａと受光素子１０２との間にフリップチップ基板２０１を備え、受光素子１０２の表面がフリップチップ基板２０１の上面と対向するように実装されている点で、図１（ａ）および（ｂ）の構成と異なる。光レシーバ１００ｃにおいて、受光素子１０２は、裏面から入射した光から光電変換された電気信号を、配線１０４ａを介してアンプ１０３へ出力するように構成されている。
　図２（ｂ）に示す光レシーバ１００ｄは、透明である半導体基板１０１ｂと、半導体基板１０１ｂの実装面に形成した受光素子１０２と、受光素子１０２の表面側に（図の下側）形成したミラー２０２と、半導体基板１０１ｂの実装面と対向するフリップチップ基板２０１とを備える。半導体基板１０１ｂの実装面とフリップチップ基板２０１の主面とは、積層したバッド２０３ａ、２０３ｂおよび２０３ｃを介して接続されている。半導体基板１０１ｂは入射光に対して透明である。光レシーバ１００ｄにおいて、受光素子１０２は、半導体基板１０１ｂを介して裏面から入射した光および表面に設けられたミラー２０２により反射された光から光電変換された電気信号を出力するように構成されている。
　図２（ａ）および（ｂ）に示すフリップチップ実装形態の光レシーバであれば、入射光は受光素子裏面から入射されるため、電極による干渉は避けることができ、更に通常の受光素子プロセスにおいて素子上面にミラーを形成できるため、容易に入射光が吸収層を２回通過する「２パス構造」とすることができる。ただし、図２（ａ）に示すフリップチップ実装形態の光レシーバ１００ｃの場合、受光素子１０２を一度ダイシングして個別の素子状態にしたのち、フリップチップ基板２０１の主面に実装し、更にフリップチップ基板２０１を基板１０１ａの主面に実装するといった実装工程の複雑化が課題となる。
　ここで、受光素子の耐高入力化および高出力化の観点について述べる。上述のとおり、ＲｏＦ等の光無線への応用においては、受光素子が可能な限り高強度の光信号を受け、高い電流を出力することが求められる。しかしながら、受光素子は光入力強度に対し出力電流は必ずしも線形的ではない。その原因の一つは、素子内における電流密度に依存した接合温度の上昇にある。
　受光素子に光を入射した場合、光素子内には多量のフォトキャリア（光励起により生じた電子・正孔対）が発生する。入射光強度が小さい場合には、発生した電子はｎ型電極に、正孔はｐ型電極に向かって、印加された電圧に応じて直ちに移動する。ただし、入射光強度が高い場合においては受光素子への印加される電圧、および受光素子を流れる電流によって規定されるジュール熱による発熱が顕著になる。一般的に電子および正孔の飽和速度は、温度の上昇に従い低下するため、ジュール熱が顕著な状態では、出力電流値を制約することになる。すなわち、ＲｏＦ等の光無線への応用の観点では、受光素子の発熱の抑制が課題となる。
　上述のように、受光素子の光通信への応用においては、高速性および高感度性とともに、受光素子を光レシーバに実装する際の実装容易性が重要である。フリップチップ実装により、高速性および高感度性を担保することができるが、実装工程の観点では、フリップチップ実装の工程が追加で必要となるため、実装工程そのものが複雑化および多工程化する課題があった。またＲｏＦ等の光無線への応用の観点では、入射光強度が高い場合のジュール熱により、入射光強度に対する出力電流の線形性が損なわれるという課題があった。
　本開示は、光レシーバへの受光素子の実装においてフリップチップ実装工程を不要としながらも高速性および高感度性についての特性を損なわず、また入射光強度が高い場合における出力電流の線形性を向上させる受光素子の構造を提供する。
　［第１の実施形態］
　図３および４を参照して本開示の受光素子の第１の実施形態を説明する。本実施形態は、本開示の種々の受光素子における基本構造である。以下、化合物半導体によって作製される受光素子を例にして説明する。
　図３は、本実施形態の受光素子の概略構成を示す図であり、図３（ａ）は断面図、図３（ｂ）は上面図である。図４は、本実施形態の受光素子の製造方法を示す図である。
　図３に示す受光素子３００は、ホスト基板３０１と、ホスト基板３０１の主面の形成された電極３０７と、半導体層３０２と、半導体層３０２の上面に形成された電極３０６とを備える。また、受光素子３００は、層間絶縁膜３１０と、電極パッド３０８と、電極パッド３０９とをさらに備える。
　半導体層３０２は、順に積層したｎ型コンタクト層３０３と、光吸収層３０４と、ｐ型コンタクト層３０５とを含む。
　電極３０７は接合部３０７ａと引き出し部３０７ｂとを含み、接合部３０７ａを介して半導体層３０２の下面がホスト基板３０１に接合されている。電極３０７は、半導体層３０２がホスト基板３０１と接合する電極であるため、接合電極と呼ぶこともある。
　層間絶縁膜３１０は、ホスト基板３０１または電極３０７の上面と、半導体層３０２の側面に接して形成されている。層間絶縁膜３１０の上面の位置は、半導体層の上面の位置と同じである。層間絶縁膜３１０の材料は、ポリイミドとすることができる。
　電極３０６は層間絶縁膜３１０の上面と半導体層の上面とを含む平面に形成されている。電極３０６は互いに電気的に結合した環状部３０６ａと引き出し部３０６ｂとを含み、環状部３０６ａがｐ型コンタクト層３０５の上位面の縁に沿って形成され、引き出し部３０７ｂが層間絶縁膜３１０の上面に形成されている。電極３０６の環状部３０６ａの開口部を介して、半導体層３０２のｐ型コンタクト層から光が入射する。
　電極パッド３０８は、電極３０６の引き出し部３０６ｂに接するように、層間絶縁膜３１０の上面に形成されている。
　電極パッド３０９は、電極３０７の引き出し部３０７ｂに接するように、ホスト基板３０１の上面に形成されている。
　受光素子３００において、ホスト基板３０１の材料がＳｉであり、電極３０６および３０７の材料がＡｕであり、半導体層３０２がＩｎＧａＡｓ吸収層を含むエピタキシャル層とすることができる。
　また、半導体層３０２を構成するｎ型コンタクト層３０３、光吸収層３０４、およびｐ型コンタクト層３０５をそれぞれ、ｎ型ＩｎＰコンタクト層、ＩｎＧａＡｓ吸収層、およびｐ型ＩｎＰコンタクト層とすることができる。
　図４を参照して、本実施形態の製造方法を説明する。図４（ａ）に示す様に、半導体層３０２となるエピタキシャル基板と、ホスト基板３０１となるＳｉ基板を用意する。半導体層３０２となるエピタキシャル基板は、ＩｎＰ基板４０１上にＭＯＣＶＤ法を用いてｎ型コンタクト層３０３、光吸収層３０４、およびｐ型コンタクト層３０５を成長すればよい。後のウエハ接合によりｎ型コンタクト層３０３がホスト基板３０１と接合されるようにするために、ＩｎＰ基板４０１の表面にはｐ型コンタクト層３０５、光吸収層３０４、およびｎ型コンタクト層３０３の順に結晶成長させる。
　続いて、図４（ｂ）に示す様に、真空チャンバ内でホスト基板３０１の表面に電極３０７となるＡｕを堆積して、さらに、半導体層３０２となるエピタキシャル基板を、フェイスダウンにしてウエハ接合を行う。真空チャンバ内で製膜されたＡｕは、表面活性法もしくは原子拡散法のメカニズムに従い、容易にホスト基板３０１と化合物半導体基板を接合させることができる（たとえば、非特許文献２参照）。
　続いて、図４（ｃ）に示す様に、グラインダおよびウエットエッチングにより、エピタキシャル層からＩｎＰ基板４０１を剥離する。ＩｎＰ基板４０１としてｐ型ＩｎＰの基板を用いた場合は、エピタキシャル層からｐ型ＩｎＰの一部を剥離した後のｐ型ＩｎＰの残りの部分がｐ型コンタクト層３０５として機能する。
　続いて、図４（ｄ）に示す様に、ＥＢ蒸着により、ｐ型コンタクト層３０５の上面に接する電極３０６の環状部３０６ａを形成する。通常のレジストおよびステッパによる露光現像工程、およびリフトオフ工程を用い、任意のリング形状の電極を形成できる。また、続くプロセスの精度を向上させるため、同じ工程でアライメントマーク（不図示）を形成してもよい。
　続いて、図４（ｅ）に示す様に、レジスト露光現像およびウエットエッチング工程により、ｎ型コンタクト層３０３、光吸収層３０４、およびｐ型コンタクト層３０５のメサを形成し、半導体層３０２とする。
　続いて、図４（ｆ）に示す様に、レジスト露光現像、およびドライエッチングを用い、ホスト基板３０１の表面に成膜された金属であるＡｕをパタニングして、電極３０７を形成する。ｎ型コンタクト層３０３の下面と接合された接合部３０７ａから延伸する引き出し部３０７ｂおよび電極パッド３０９の形状となるように成膜されたＡｕをパタニングすればよい。
　続いて、図４（ｇ）に示す様に、感光性のポリマであるポリイミドを用いて、層間絶縁膜３１０を形成する。
　最後に、図４（ｈ）に示す様に、レジスト露光現像および金属めっきプロセスを用いて、ｐ型コンタクト層３０５の上面に形成された電極３０６の環状部３０６ａと接続された引き出し部３０６ｂ、電極パッド３０８、およびｎ型コンタクト層３０３と接合された電極３０７の接合部３０７ａと接続された引き出し部３０７ｂに上に電極パッド３０９を形成する。
　ここで、本開示の受光素子における動作原理を説明する。本開示の受光素子によれば、受光素子の上部に形成された電極がリング形状を有するため、上部からの光入射が可能である。すなわち、光レシーバにおける表面実装が可能である。受光素子の上部から入射された光は、ｎ型コンタクト層と接合されたＡｕを成膜して形成した電極３０７の接合部３０７ａによって反射され、再び光吸収層３０４を通過する。すなわち、表面入射形態でありながら、光吸収層３０４を２度通過する「２パス構造」を実現できる。この際、Ａｕの膜厚が極端に薄い場合は、入射光がＡｕを透過する懸念がある。Ａｕの膜厚が３０ｎｍ以上あれば、入射光の９５％以上を反射光として光吸収層３０４をもう一度通過させることができる。
　更に、ＩｎＧａＡｓ吸収層に代表されるＩＩＩ－Ｖ族半導体の場合、高光入力時に発生するジュール熱は、主に熱伝導性の小さいＩｎＰ基板によって放熱が阻害される。しかしながら、本開示の受光素子は、受光素子を構成するホスト基板３０１の材料が当該素子の完成時点では熱伝導性に優れたＳｉとなっている。このため、ジュール熱の放熱効率が格段に向上し、高入力時においても高い電流出力を実現できる。
　以上に示したように、本実施形態によれば、従来フリップチップ実装が必要であった高速高感度受光素子に対し、フリップチップ実装を行わなくとも、表面入射状態で２パス構造を実現することができ、実装容易性と高速高感度性を同時に実現する。更に、基板の放熱性が向上することで、光入力強度に対する出力電流の線形性も同時に実現することができる。
　［第２の実施形態］
　図５を参照して本開示の受光素子の第２の実施形態を説明する。図５は、本実施形態の受光素子の概略構成を示す図であり、図５（ａ）は断面図、図５（ｂ）は上面図である。
　本実施形態の受光素子５００は、誘電体多層膜５０１を備える点で、第１の実施形態の受光素子３００と異なる。
　図５に示す様に誘電体多層膜５０１は、受光素子５００の上面のうちの電極パッド３０８および３０９の上面を除く部分に形成されており、受光素子５００の上面を保護する。誘電体多層膜５０１は、半導体層３０２へ入射する光の波長において反射率を極小とするよう構成されており、反射防止膜としての機能を兼ねている。
　本実施形態の受光素子５００の製造方法は、図４（ｈ）に示した様に、電極３０６の引き出し部３０６ｂ、電極パッド３０８、電極３０７の引き出し部３０７ｂ、および電極パッド３０９を形成した後に、ウエハ全面に、ＴｉＯ２およびＳｉＯ２の多層膜をスパッタにより形成する。この２種の各膜厚については、想定する入射光の波長を鑑み、個別に設計される。上記誘電体多層膜５０１の成膜後、通常のフォトリソグラフィ工程を用いて、電極パッド３０８および３０９の上面にのみスルーホールを形成する。
　本実施形態の受光素子５００により、実施形態１において示した実装容易性と高速高感度性、更に光入力強度に対する出力電流の線形性の向上に加え、反射防止膜による更なる高感度化、および表面の絶縁膜による耐環境信頼性の向上を同時に実現することができる。
　［第３の実施形態］
　図６を参照して本開示の受光素子の第３の実施形態を説明する。図６は、本実施形態の受光素子の概略構成を示す図であり、図６（ａ）は断面図、図６（ｂ）は上面図である。
　図６に示す様に、本実施形態の受光素子６００は、電極パッド３０８および電極パッド３０９の上面とホスト基板３０１の上面との間隔は、ｐ型コンタクト層３０５の上面とホスト基板３０１の上面との間隔よりも小さい。受光素子６００は、電極パッド３０８および３０９の双方の高さを、半導体層３０２の最上部に位置するｐ型コンタクト層３０５のよりも低い位置に形成することにより、アノードおよびカソードともに高さを合わせた点で、第２の実施形態の受光素子５００と異なる。
　実際に作製した受光素子の光応答特性を評価する場合には、数１０ＧＨｚまでの信号の透過を保障するＲＦプローブを用いることが多い。このＲＦプローブは、ＧＳ構成の２端子のプローブ、またはＧＳＧ構成の３端子のプローブが一体として組み合わされたものが主でありこのため、アノード及びカソードの高さがあっていないと、プロービングが困難であることは珍しくない。
　本実施形態の受光素子６００は、上記のようなプローブ評価用に、電極パッド３０８および３０９の位置を等高にしたものである。
　本実施形態の受光素子６００の製造方法については、図５に示した受光素子５００の作製方法におけるポリイミドの層間絶縁膜３１０の形成工程（図４（ｇ））において層間絶縁膜３１０のパタンを電極パッド３０８および３０９にかからないように予め設計する。ポリイミドの層間絶縁膜３１０を形成した後、電極パッド３０９の形成工程（図４（ｈ））において、フォトリソグラフィ工程およびメッキ工程により、Ａｕを層間絶縁膜３１０の上面からホスト基板３０１の上面までパタニングして電極３０６の引き出し部３０６ｂを形成する。そして、電極パッド３０９を電極３０７の引き出し部３０７ｂの上に形成し、電極パッド３０８をホスト基板３０１の表面の電極３０６の引き出し部３０６ｂの上に形成する。その後ウエハ全面に、ＴｉＯ２およびＳｉＯ２の多層膜をスパッタにより形成する。この２種の各膜厚については、想定する入射光の波長を鑑み、個別に設計される。上記誘電体多層膜５０１の成膜後、通常のフォトリソグラフィ工程を用いて、電極パッド３０８および３０９の上面にのみスルーホールを形成する。
　本実施形態の受光素子６００においても、図５に示した受光素子５００と同様に、実装容易性と高速高感度性、更に光入力強度に対する出力電流の線形性の向上実現することができる。さらに本実施形態の受光素子６００においては、反射防止膜による更なる高感度化、および表面の絶縁膜による耐環境信頼性の向上を同時に実現すると同時に、光応答測定におけるプロービングの容易性を実現することができる。
　［第４の実施形態］
　図７を参照して本開示の受光素子の第４の実施形態を説明する。図７は、本実施形態の受光素子の概略構成を示す図であり、図７（ａ）は断面図、図７（ｂ）は上面図である。
　図７に示す様に、本実施形態の受光素子７００は、電極パッド３０８および電極パッド３０９の下面とホスト基板３０１の上面との間隔は、ｐ型コンタクト層３０５の上面とホスト基板３０１の上面との間隔よりも大きい。受光素子７００は、電極パッド３０８および３０９の双方の高さを、半導体層３０２の最上部に位置するｐ型コンタクト層３０５のよりも高い位置に形成することにより、アノードおよびカソードともに高さを合わせた点で、第２の実施形態の受光素子５００と異なる。
　更に、本実施形態の受光素子７００は、ホスト基板３０１上の電極３０７の接合部３０７ａに接合される半導体層３０２のｎ型コンタクト層３０３が、選択ドーピングされたドープ領域３０３ｂと、ドーピングされていないアンドープ領域３０３ａとを含む点で、第２の実施形態の受光素子５００と異なる。
　図６の受光素子６００に関連して説明したように、実際に作製した受光素子の光応答特性を評価する場合には、電極パッド３０８および３０９の高さがアノードおよびカソードで等高であることが望ましい。本実施形態の受光素子７００では、電極パッド３０８および３０９の高さを半導体層３０２の最上部のｐ型コンタクト層の上面よりも高い位置に配置している。
　更には、アバランシェフォトダイオード（avalanche photodiode：ＡＰＤ）に代表されるような、表面の電界を低減し低暗電流および高信頼を実現する受光素子においては、素子の内部に電界を閉じ込め、素子側面の電界を緩和することで上記の目的を達成している。
　本実施形態の受光素子７００は、ホスト基板３０１と半導体層３０２を有するウエハとを接合する工程（図４（ｂ））前に、例えば、エピタキシャル基板を準備する工程（図４（ａ））において、エピタキシャル層のうちのｎ型コンタクト層３０３に選択ドーピングを行うことで、電界狭窄を実現するものである。
　本実施形態の受光素子７００の製造方法については、図５に示した受光素子５００の作製方法において、例えば、エピタキシャル基板を準備する工程（図４（ａ））において、ウエハ接合時に用いる半導体層３０２側のエピタキシャルウエハを、その最表面層であるｎ型コンタクト層３０３にＳｉのイオン注入法により、選択ドーピングされたドープ領域３０２ｂを形成する。最表面層であるｎ型コンタクト層３０３は可能な限り低不純物濃度の層であれば、電界狭窄の効果は向上する。典型的には、アンドープのＩｎＰであればよい。更に、ウエットエッチングによりｎ型コンタクト層３０３、光吸収層３０４、およびｐ型コンタクト層３０５のメサを形成し、半導体層３０２を形成する工程（図４（ｅ））において、半導体層３０２とともに電極パッド３０８および３０９を形成する部分も併せて残す（半導体層３０２の右側と左側にもメサを形成する）。ポリイミドの層間絶縁膜３１０を形成した（図４（ｇ））後に、電極パッド３０９の形成工程（図４（ｈ））において、フォトリソグラフィ工程およびメッキ工程により、Ａｕを層間絶縁膜３１０の上面から半導体層３０２とともに残した左側のエピタキシャル層の上面まで（層間絶縁膜３１０の側面およびホスト基板３０１の表面を含めて）パタニングして電極３０６の引き出し部３０６ｂを形成する。同時に、Ａｕを電極３０７の引き出し部３０７ｂの上面から半導体層３０２とともに残した右側のエピタキシャル層の上面まで（層間絶縁膜３１０の側面およびホスト基板３０１の表面を含めて）パタニングして電極３０７の引き出し部３０７ｃを形成する。引き出し部３０６ｂの上に電極パッド３０８を形成し、引き出し部３０７ｃの上に電極パッド３０９を形成する。その後ウエハ全面に、ＴｉＯ２およびＳｉＯ２の多層膜をスパッタにより形成する。この２種の各膜厚については、想定する入射光の波長を鑑み、個別に設計される。上記誘電体多層膜の成膜後、通常のフォトリソグラフィ工程を用いて、パッド部分にのみスルーホールを形成する。
　本実施形態の受光素子７００においても、図６に示した受光素子６００と同様に、実装容易性と高速高感度性、更に光入力強度に対する出力電流の線形性の向上に加え、プロービングの容易性と低暗電流、高信頼化を実現できる。
　［第５の実施形態］
　図８を参照して本開示の受光素子の第５の実施形態を説明する。図８は、本実施形態の受光素子の概略構成を示す図であり、図８（ａ）は断面図、図８（ｂ）は上面図である。
　図８に示す様に、本実施形態の受光素子８００は、図７の受光素子７００に関連して説明した電界狭窄のための構造を、エッチング加工により実現したものである。図８に示す様に、半導体層３０２のｐ型コンタクト層３０５の径を小さくすることによって、受光素子８００の動作状態におけるアクティブ領域が規定されるため、光吸収層３０４を含めた他の層の側面には電界が生じない、または電界強度は中心部に比べて小さくなる。
　本実施形態の受光素子８００の具体的な製造方法については、図６に示した受光素子６００の作製方法において、ウエットエッチングによりｎ型コンタクト層３０３、光吸収層３０４、およびｐ型コンタクト層３０５のメサを形成し、半導体層３０２を形成する工程（図４（ｅ））において、半導体層３０２とともに電極パッド３０８および３０９を形成する部分も併せて残す（半導体層３０２の右側と左側にもメサを形成する）。更に、ｐ型コンタクト層３０５の径が光吸収層３０４およびｎ型コンタクト層の径と比べて小さくなるよう、別途フォトマスクを用いて加工する。ポリイミドの層間絶縁膜３１０を形成した（図４（ｇ））後に、電極パッド３０９の形成工程（図４（ｈ））において、電極３０６の引き出し部３０６ｂおよび電極３０７の引き出し部３０７ｃを形成し、引き出し部３０７ｃの上に電極パッド３０９を形成する。引き出し部３０６ｂの上に電極パッド３０８を形成し、引き出し部３０７ｃの上に電極パッド３０９を形成する。その後ウエハ全面に、ＴｉＯ２およびＳｉＯ２の多層膜をスパッタにより形成する。この２種の各膜厚については、想定する入射光の波長を鑑み、個別に設計される。上記誘電体多層膜の成膜後、通常のフォトリソグラフィ工程を用いて、パッド部分にのみスルーホールを形成する。
　本実施形態の受光素子８００においては、上述した受光素子６００および７００と同様に、実装容易性と高速高感度性、更に光入力強度に対する出力電流の線形性の向上に加え、プロービングの容易性と低暗電流、高信頼化を実現できる。
　上記の受光素子の種々の実施形態の説明において、ホスト基板３０１としてＳｉを用いた基板を例示したが、機械強度が高く放熱性に優れる材料であれば、Ｓｉに替えて、他の材料を用いた基板を用いてもよい。他の材料としては、例えばＳｉＣを用いてもよい。
　また、受光素子の種々の実施形態の説明において、半導体層３０２のエピタキシャル層構造としてＩｎＧａＡｓ吸収層を有するＰＩＮ構造を例示したが、例えばｐ型吸収層を有するＵＴＣ－ＰＤ構造、または増倍層や電界制御層を有するＡＰＤ構造を用いてもよい。
　また、受光素子の種々の実施形態の説明において、層間絶縁膜３１０としてポリイミドを例示した、ＢＣＢ等、一般的に用いられる層間絶縁膜であればその材料に制約はない。更に、反射防止膜として機能する誘電体多層膜５０１は、ＳｉＯ２／ＴｉＯ２に限らず、Ｔａ２Ｏ５やＳｉＮを用いてもよい。
　また、受光素子の種々の実施形態の説明において、接合金属である電極３０７として単層のＡｕを用いたが、密着性向上のため、Ｔｉ／Ａｕなどの金属多層膜を用いてもよい。
　光レシーバに実装する際のフリップチップ実装の工程を省きつつ、高速高感度性を維持することが可能な受光素子を提供すことが可能となる。

Claims (6)

  1. 　基板と、
    　前記基板に上面に形成された第１の電極金属と、
    　前記第１の電極金属の上面に接合された半導体層と、
    　前記半導体層の上面に形成された第２の電極金属と
    を備え、
    　前記半導体層は、
    　　前記第１の電極金属と接する第１の半導体コンタクト層と、
    　　前記第２の電極金属と接する第２の半導体コンタクト層と、
    　　前記第１の半導体コンタクト層と前記第２の半導体コンタクト層との間の半導体吸収層とを有し、
    　前記第１の電極金属は、アノード電極またはカソード電極への信号を伝搬するための引出経路を含む、受光素子。
  2. 　前記第２の半導体コンタクト層に形成された反射防止膜をさらに備えた、請求項１に記載の受光素子。
  3. 　前記第１の電極金属は、少なくとも３０ｎｍの厚さを有する金を含む、請求項１に記載の受光素子。
  4. 　前記第１の電極金属に接続された第１の電極パッドと、
    　前記第２の電極金属に接続された第２の電極パッドと
    をさらに備え、
    　前記第１の電極パッドおよび前記第２の電極パッドは、前記第１の電極パッドおよび前記第２の電極パッドの上面と前記基板の上面との間隔が前記第２の半導体コンタクト層の上面と前記基板の上面との間隔よりも小さい位置に形成されている、請求項１に記載の受光素子。
  5. 　前記第１の電極金属に接続された第１の電極パッドと、
    　前記第２の電極金属に接続された第２の電極パッドと
    をさらに備え、
    　前記第１の電極パッドおよび前記第２の電極パッドは、前記第１の電極パッドおよび前記第２の電極パッドの下面と前記基板の上面との間隔が前記第２の半導体コンタクト層の上面と前記基板の上面との間隔よりも小さい位置に形成されている、請求項１に記載の受光素子。
  6. 　前記第１の半導体コンタクト層は、選択ドーピングが施された領域を含む、請求項１に記載の受光素子。
PCT/JP2022/017601 2022-04-12 2022-04-12 受光素子 WO2023199403A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/017601 WO2023199403A1 (ja) 2022-04-12 2022-04-12 受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/017601 WO2023199403A1 (ja) 2022-04-12 2022-04-12 受光素子

Publications (1)

Publication Number Publication Date
WO2023199403A1 true WO2023199403A1 (ja) 2023-10-19

Family

ID=88329267

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/017601 WO2023199403A1 (ja) 2022-04-12 2022-04-12 受光素子

Country Status (1)

Country Link
WO (1) WO2023199403A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228573A (ja) * 2016-06-20 2017-12-28 日本電信電話株式会社 受光素子およびその製造方法
CN111900215A (zh) * 2020-06-30 2020-11-06 中国电子科技集团公司第五十五研究所 一种单行载流子光电探测器及其制作方法
WO2021100088A1 (ja) * 2019-11-18 2021-05-27 日本電信電話株式会社 アバランシェフォトダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228573A (ja) * 2016-06-20 2017-12-28 日本電信電話株式会社 受光素子およびその製造方法
WO2021100088A1 (ja) * 2019-11-18 2021-05-27 日本電信電話株式会社 アバランシェフォトダイオード
CN111900215A (zh) * 2020-06-30 2020-11-06 中国电子科技集团公司第五十五研究所 一种单行载流子光电探测器及其制作方法

Similar Documents

Publication Publication Date Title
KR100853067B1 (ko) 포토 다이오드와 그 제조 방법
US6919609B2 (en) High speed detectors having integrated electrical components
CA2985057C (en) Light-receiving element and optical integrated circuit
US20100308428A1 (en) Semiconductor light receiving element and optical communication device
JP4291521B2 (ja) 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置
Vendier et al. Thin-film inverted MSM photodetectors
US7808065B2 (en) Semiconductor light receiving element
US5631490A (en) Metal semiconductor metal photodetectors
JPH05110048A (ja) 光−電子集積回路
US11309450B2 (en) Hybrid semiconductor photodetector assembly
WO2023199403A1 (ja) 受光素子
US9406832B2 (en) Waveguide-coupled MSM-type photodiode
Chizh et al. High-speed high-power InAlAs/InGaAs/InP schottky photodiode
Berger Metal-semiconductor-metal photodetectors
JPH04263475A (ja) 半導体受光素子及びその製造方法
Wang et al. Top-Illuminated Avalanche Photodiodes With Cascaded Multiplication Layers for High-Speed and Wide Dynamic Range Performance
Chang et al. Uni-Traveling Carrier Photodiodes with Type-II GaAs0. 5Sb0. 5/In0. 53Ga0. 47As Hybrid Absorbers Integrated with Substrate Lens in 400 Gbit/sec DR-4 System
Hohenbild et al. High-speed photodiodes with reduced dark current and enhanced responsivity in the blue/uv spectra
CN113411129B (zh) 用于光通信的双工系统
JP5642593B2 (ja) 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ
Makiuchi et al. Flip-chip planar GaInAs/InP pin photodiodes-fabrication and characteristics
KR100293474B1 (ko) 포토다이오드
Goushcha et al. Laser Beam Management Detectors
JP2008514025A (ja) 大口径受光部のための電極構造を有したフォトダイオード
JPS62282469A (ja) 半導体受光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22937382

Country of ref document: EP

Kind code of ref document: A1