KR20060105925A - 내부전압 공급회로 - Google Patents

내부전압 공급회로 Download PDF

Info

Publication number
KR20060105925A
KR20060105925A KR1020050027751A KR20050027751A KR20060105925A KR 20060105925 A KR20060105925 A KR 20060105925A KR 1020050027751 A KR1020050027751 A KR 1020050027751A KR 20050027751 A KR20050027751 A KR 20050027751A KR 20060105925 A KR20060105925 A KR 20060105925A
Authority
KR
South Korea
Prior art keywords
internal voltage
operation mode
refresh operation
circuit
switching unit
Prior art date
Application number
KR1020050027751A
Other languages
English (en)
Other versions
KR100702124B1 (ko
Inventor
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050027751A priority Critical patent/KR100702124B1/ko
Priority to TW094144177A priority patent/TWI290719B/zh
Priority to US11/275,163 priority patent/US7339849B2/en
Publication of KR20060105925A publication Critical patent/KR20060105925A/ko
Application granted granted Critical
Publication of KR100702124B1 publication Critical patent/KR100702124B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부전압을 공급받아 제 1 내부전압을 발생시키는 제 1 내부전압 발생부와; 상기 제 1 내부전압보다 더 낮은 레벨의 제 2 내부전압을 발생시키는 제 2 내부전압 발생부와; 리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 제 2 내부전압이 리프레쉬 동작 관련 회로부에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 제 1 내부전압이 상기 리프레쉬 동작 관련 회로부에 공급되도록 하는 스위칭 회로부를 포함하여 구성되는 내부전압 공급회로에 관한 것이다.
내부전압 공급회로

Description

내부전압 공급회로{Internal Voltage Supplying Circuit}
도 1은 종래 기술에 의한 내부전압 공급회로의 일구성예를 도시한 것이다.
도 2는 종래 기술에 의한 내부전압 공급회로의 다른 구성예을 도시한 것이다.
도 3 및 도 5는 본 발명에 의한 제 1 실시예에 따른 내부전압 공급회로의 구성을 도시한 것이다.
도 4 및 도 6은 본 발명에 의한 제 2 실시예에 따른 내부전압 공급회로의 구성을 도시한 것이다.
도 7 내지 도 9는 상기 제 1 실시예 또는 제 2 실시예에 사용되는 스위칭 회로부의 실시예를 도시한 것이다.
도 10은 상기 제 1 실시예에 별도의 내부전압 공급회로를 부가한 수정예를 도시한 것이다.
도 11은 상기 제 2 실시예에 별도의 내부전압 공급회로를 부가한 수정예를 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
110, 210, 310 : 리프레쉬 동작 관련 회로부
120, 220, 320 : 주변회로부
230, 330, 340, 250, 360 : 내부전압 발생부
240, 350 : 스위칭 회로부
본 발명은 내부전압 공급회로에 관한 것으로, 더욱 구체적으로는 반도체 장치의 회로부 중 특히 리프레쉬 동작 관련 회로부에 내부전압을 공급함에 있어, 반도체 장치의 동작모드가 리프레쉬 동작모드인 경우에는 정상 동작 모드에 비하여 더 낮은 레벨의 내부전압을 공급함으로써, 반도체 장치의 전류 소모를 감소시킬 수 있도록 하는 내부전압 공급회로에 관한 것이다.
반도체 장치 특히 DRAM에서, 하나의 메모리 셀은 하나의 선택 트랜지스터(select transistor)와 하나의 데이터 저장 커패시터(data storing capacitor)로 구성되기 때문에, DRAM은 반도체 기판 내에서의 집적 밀도(integration density)를 높이기에 적합한 반도체 메모리 소자로서 널리 사용되고 있다. 그러나, DRAM에서는 상기 저장 커패시터 및 선택 트랜지스터를 통해 전하가 누설되기 때문에 DRAM 셀들에 전하를 재충전(recharge)하는 리프레쉬(refresh) 동작을 주기적으로 수행하는 것이 필요하다.
한편, 반도체 메모리 장치에 있어 외부에서 인가되는 전압은 메모리 장치의 고속화, 저전력화가 진행되어 감에 따라 점점 낮아지고 있다. 그에 따라 메모리 장치의 내부 동작을 위한 내부전압의 레벨도 아울러 낮아지고 있으며, 특히 상기 리프레쉬 동작에서의 전류소모에 관한 문제는 반도체 장치의 저전력화 및 저전류 소모화와 관련하여 매우 중요하게 이슈화되고 있다. 그런데, 이와 관련하여 종래기술에 따른 내부전압 공급회로는 리프레쉬 동작 모드에서도 정상동작 모드에서와 동일한 레벨의 전압을 공급함으로 인하여 전류소모가 증가하는 문제점이 있었는 바, 도면을 참조하여 종래 내부전압 공급회로의 문제점을 설명하면 다음과 같다. 상기에서, 정상 동작 모드라 함은 반도체 리프레쉬 동작모드를 제외한 액티브 동작, 즉 데이터의 입력, 출력 등을 포함하는 실질적인 동작이 이루어지는 동작모드를 말한다.
도 1 및 도 2는 종래 기술에 의한 내부전압 공급회로의 구성예를 도시한 것으로서, 도시된 바와 같이, 종래에는 반도체 장치의 동작 모드에 상관없이 리프레쉬 동작 관련회로부(110)와 주변회로부(120)에 외부전압(VDD) 또는 내부전압(VINT)이 동시에 인가되도록 되어 있었다. 여기서, 외부전압(VDD)과 내부전압(VINT)은 반도체 장치가 리프레쉬 동작 모드가 아닌 정상 동작 모드에 있을 때 리프레쉬 동작 관련 회로부(110)와 주변회로부(120)의 원활한 동작 수행을 위하여 인가되는 비교적 높은 레벨의 전압을 말하며; 리프레쉬 동작 관련 회로부(110)는 실제 리프레쉬 동작을 수행할 때 동작하는 회로요소들로 구성된 회로부를 통칭하고, 주변회로부 (120)는 리프레쉬 동작을 제외한 입력 또는 출력 등의 일반적인 로직 동작을 수행할 때 동작하는 회로요소들로 된 회로부를 통칭한다.
그런데, 종래에는 상기와 같은 높은 레벨의 외부전압(VDD) 또는 내부전압(VINT)은 도 1 또는 도 3에 도시된 바와 같이, 리프레쉬 동작 관련 회로부(110)와 주변회로부(120)에 항상 동시에 인가되도록 되어 있었다. 이에 따라, 종래에는 정상동작 모드뿐만 아니라, 리프레쉬 동작 모드일 때에도 상기와 같은 높은 레벨의 외부전압(VDD) 또는 내부전압(VINT)이 리프레쉬 동작 관련회로부(110)에 인가되도록 되어 있었다. 일반적으로, 리프레쉬 동작 모드 하에서 구동되는 전하량은 커패시턴스와 전압레벨에 따라 결정되므로, 리프레쉬 동작 모드 하에서 소모되는 전류량은 공급되는 전압에 크게 영향을 받게 된다. 따라서, 리프레쉬 동작 모드 하에서 상기와 같은 높은 레벨의 전압을 인가받도록 설계된 종래의 내부전압 공급회로 및 이를 사용한 반도체 장치는 반도체 장치의 전류소모를 증가시켜 전력 효율을 떨어뜨리는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 장치의 회로부 중 특히 리프레쉬 동작 관련 회로부에 내부전압을 공급함에 있어, 반도체 장치의 동작모드가 리프레쉬 동작모드인 경우에는 정상 동작 모드에 비하여 더 낮은 레벨의 내부전압을 공급함으로써, 반도체 장치의 전류 소모를 감소시킬 수 있도록 하는 내부전압 공급회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 외부전압보다 더 낮은 레벨의 내부전압을 발생시키는 제 1 내부전압 발생부와; 리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 내부전압이 리프레쉬 동작 관련 회로부에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 외부전압이 상기 리프레쉬 동작 관련 회로부에 공급되도록 하는 스위칭 회로부를 포함하여 구성되는 내부전압 공급회로를 제공한다.
본 발명에서, 상기 스위칭 회로부는 리프레쉬 모드일 때 상기 제어신호에 응답하여 상기 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 1 스위칭부와, 정상 동작 모드일 때 상기 제어신호에 응답하여 상기 외부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 2 스위칭부를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 1 PMOS소자를 포함하고, 상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 1 인버터, 및 상기 제 1 인버터로부터의 신호에 응답하여 동작하는 제 2 PMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 1 NMOS소자를 포함하고, 상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 2 인버터, 및 상기 제 2 인버터로부터의 신호에 응답하여 동작하는 제 2 NMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 3 PMOS소자를 포함하고, 상기 제 2 스위칭부는 제 3 NMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 4 NMOS소자를 포함하고, 상기 제 2 스위칭부는 제 4 PMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 내부전압 발생부는 반도체 장치의 셀 동작을 위한 내부전압을 발생시키는 회로이고, 상기 외부전압은 상기 정상동작 모드일 때 주변회로부와 상기 리프레쉬 동작 관련 회로부에 동시에 공급되는 것임을 특징으로 한다.
본 발명에서, 반도체 장치의 동작 모드에 상관없이 상기 제 1 내부전압 발생부로부터의 내부전압과 동일한 레벨의 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 2 내부전압 발생부를 더 포함하는 것이 바람직하다.
또한, 본 발명은 외부전압을 공급받아 제 1 내부전압을 발생시키는 제 1 내부전압 발생부와; 상기 제 1 내부전압보다 더 낮은 레벨의 제 2 내부전압을 발생시키는 제 2 내부전압 발생부와; 리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 제 2 내부전압이 리프레쉬 동작 관련 회로부에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 제 1 내부전압이 상기 리프레쉬 동작 관련 회로부에 공급되도록 하는 스위칭 회로부를 포함하여 구성되는 내부전압 공급회로를 제공한다.
본 발명에서, 상기 스위칭 회로부는 리프레쉬 모드일 때 상기 제어신호에 응답하여 상기 제 2 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 1 스 위칭부와, 정상 동작 모드일 때 상기 제어신호에 응답하여 상기 제 1 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 2 스위칭부를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 1 PMOS소자를 포함하고, 상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 1 인버터, 및 상기 제 1 인버터로부터의 신호에 응답하여 동작하는 제 2 PMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 1 NMOS소자를 포함하고, 상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 2 인버터, 및 상기 제 2 인버터로부터의 신호에 응답하여 동작하는 제 2 NMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 3 PMOS소자를 포함하고, 상기 제 2 스위칭부는 제 3 NMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위칭부는 제 4 NMOS소자를 포함하고, 상기 제 2 스위칭부는 제 4 PMOS소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 2 내부전압 발생부는 반도체 장치의 셀 동작을 위한 내부전압을 발생시키는 회로이고, 상기 제 1 내부전압은 상기 정상동작 모드일 때 주변회로부와 상기 리프레쉬 동작 관련 회로부에 동시에 공급되는 것임을 특징으로 한다.
본 발명에서, 반도체 장치의 동작 모드에 상관없이 상기 제 2 내부전압 발생부로부터의 제 2 내부전압과 동일한 레벨의 제 3 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 3 내부전압 발생부를 더 포함하는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3 및 도 5는 본 발명에 의한 제 1 실시예에 따른 내부전압 공급회로의 구성을 도시한 것으로서, 이를 참조하여 본 실시예를 설명하면 다음과 같다.
도시된 바와 같이, 제 1 실시예에 따른 내부전압 공급회로는 외부전압(VDD)보다 더 낮은 레벨의 내부전압(VINT)을 발생시키는 내부전압 발생부(230)와; 리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호(refresh)에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 내부전압(VINT)이 리프레쉬 동작 관련 회로부(210)에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 외부전압(VDD)이 상기 리프레쉬 동작 관련 회로부(210)에 공급되도록 하는 스위칭 회로부(240)를 포함하여 구성된다.
상기에서, 스위칭 회로부(240)는 리프레쉬 모드일 때 제어신호(refresh)에 응답하여 상기 내부전압(VINT)을 상기 리프레쉬 동작 관련회로부(210)에 공급하는 PMOS(P21)를 포함하는 제 1 스위칭부와, 정상 동작 모드일 때 상기 제어신호(refresh)에 응답하여 상기 외부전압(VDD)을 상기 리프레쉬 동작 관련회로부(210)에 공급하는 인버터(IN20)와 PMOS(P22)를 포함하는 제 2 스위칭부를 포함한다.
이와 같이 구성된 제 1 실시예의 동작을 도 3 및 도 5를 참조하여 구체적으로 설명하되, 반도체 장치의 동작 모드에 따라 구별하여 살펴 본다.
먼저, 반도체 장치의 동작모드가 정상동작 모드, 즉 반도체 리프레쉬 동작모드를 제외한 액티브 동작(데이터의 입력, 출력 등을 포함하는 실질적인 동작)이 이루어지는 동작모드에서의 동작에 대하여 설명한다.
정상 동작 모드하에서는, 리프레쉬 동작 관련 회로부(210)와 주변회로부(220)에는 도 3에 도시된 바와 같이 외부전압(VDD)이 동시에 공급된다. 이 때, 스위칭 회로부(240)는 제어신호(refresh)에 응답하여 상기 외부전압(VDD)이 정상동작 모드 하에서 리프레쉬 동작 관련 회로부(210)에 인가될 수 있도록 스위칭하는 역할을 한다. 즉, 도 5에 도시된 바와 같이, 정상 동작 모드 하에서 제어신호(refresh)가 로우레벨이 되면 PMOS(P21)는 이에 응답하여 턴-온되고 PMOS(P22)는 턴-오프되며, 이에 따라 외부전압(VDD)이 상기 리프레쉬 동작 관련 회로부(210)에 인가되게 된다. 따라서, 정상 동작 모드 하에서는 리프레쉬 동작 관련 회로부(210)에는 외부전압(VDD)이 인가되어 정상 동작 모드에 관련된 동작들이 수행되게 된다.
상기에서, 제어신호(refresh)는 반도체 장치가 리프레쉬 동작 중임을 나타내는 신호로서, 정상동작 모드 하에서는 로우레벨로 디스에이블되어 있다가 리프레쉬 동작 모드에 진입할 때 하이레벨로 인에이블되는 신호이다. 아울러, 상기에서 리프레쉬 동작 관련 회로부는 실제 리프레쉬 동작을 수행할 때 동작하는 회로요소들로 구성된 회로부를 통칭하고, 주변회로부는 리프레쉬 동작을 제외한 입력 또는 출력 등의 일반적인 로직 동작을 수행할 때 동작하는 회로요소들로 된 회로부를 통칭한 다.
다음으로, 반도체 장치가 리프레쉬 동작 모드에 진입하면, 리프레쉬 동작 관련 회로부(210)에는 도 3 및 도 5에 도시된 바와 같이 외부전압(VDD)이 아닌 내부전압(VINT)이 공급된다. 즉, 도 5에 도시된 바와 같이, 리프레쉬 동작 모드 하에서는 제어신호(refresh)가 하이레벨로 천이되므로, PMOS(P21)는 턴-오프되는 반면, 인버터(IV20)로부터 출력되는 신호가 로우레벨이 되어 PMOS(P22)는 턴-온되므로, 내부전압(VINT)이 상기 리프레쉬 동작 관련 회로부(210)에 인가되게 된다. 여기서, 내부전압 발생부(230)는 셀에 데이터를 리드(read) 또는 라이트(write)하는 등의 셀동작에 필요한 내부전압(VINT)을 발생시키는 회로부로서, 내부전압(VINT)은 상기 외부전압(VDD)보다 더 낮은 레벨의 전압이다. 따라서, 리프레쉬 동작 모드 하에서는 리프레쉬 동작 관련 회로부(210)에는 외부전압(VDD)보다 더 낮은 레벨인 내부전압(VINT)이 인가되어 리프레쉬 동작 모드에 관련된 동작들이 수행되게 된다.
이와 같이, 제 1 실시예에 따르면, 반도체 장치의 동작모드가 리프레쉬 동작모드인 경우에는 정상 동작 모드에 비하여 더 낮은 레벨의 내부전압을 공급함으로써, 반도체 장치의 전류 소모를 감소시킬 수 있다. 뿐만 아니라, 더 나아가 제 1 실시예에 따른 내부전압 공급회로는 공급전원을 제어하기 위한 부수적인 회로들을 사용하지 않고 레이아웃(layout) 면적과 스탠바이(standby) 전류를 증가시키지 않으면서도 상기와 같은 전류 소모 방지의 효과를 얻을 수 있으므로, 반도체 장치의 레이아웃 및 전력효율 측면에서 경제적인 이점이 있다.
한편, 도 10에 도시된 바와 같이, 제 1 실시예에 따른 내부전압 공급회로는 상기 제 1 내부전압 발생부(230)로부터의 내부전압(VINT)과 동일한 레벨의 내부전압을 상기 리프레쉬 동작 관련회로부(210)에 공급하는 제 2 내부전압 발생부(250)를 더 포함할 수 있다. 여기서, 제 2 내부전압 발생부(250)는 반도체 장치의 동작 모드에 상관없이 상기 내부전압(VINT)과 동일 레벨의 내부전압을 발생시켜 리프레쉬 동작 관련 회로부(210)에 공급하는 회로부로서, 정상동작모드와 리프레쉬 동작 모드 간에 동작 모드 변화가 일어날 때 발생할 수 있는 노이즈나 바운싱(bouncing)을 방지하고 전류 부족시 전류를 보충하는 역할을 담당한다.
상기에서, 스위칭회로부(240)는, 도 7에 도시된 바와 같이, NMOS소자(N41)를 포함하는 제 1 스위칭부와, 인버터(IV40)와 NMOS(N42)를 포함하는 제 2 스위칭부를 포함하도록 구성될 수도 있다. 다만, 이 경우 제어신호(refresh)는 정상동작 모드일 때에는 하이레벨이 되고 리프레쉬 동작 모드일 때에는 로우레벨이 된다.
또한, 상기 스위칭회로부(240)는, 도 8에 도시된 바와 같이, PMOS소자(P51)를 포함하는 제 1 스위칭부와, NMOS(N51)를 포함하는 제 2 스위칭부를 포함하도록 구성될 수도 있다. 다만, 이 경우 제어신호(refresh)는 정상동작 모드일 때에는 로우레벨이 되고 리프레쉬 동작 모드일 때에는 하이레벨이 된다.
아울러, 상기 스위칭회로부(240)는, 도 9에 도시된 바와 같이, NMOS소자(N61)를 포함하는 제 1 스위칭부와, PMOS(P61)를 포함하는 제 2 스위칭부를 포함하도록 구성될 수도 있다. 다만, 이 경우 제어신호(refresh)는 정상동작 모드일 때에는 하이레벨이 되고 리프레쉬 동작 모드일 때에는 로우레벨이 된다.
다음으로, 도 4 및 도 6을 참조하여 본 발명에 의한 제 2 실시예에 따른 내부전압 공급회로에 대하여 설명하면 다음과 같다.
도시된 바와 같이, 제 2 실시예에 따른 내부전압 공급회로는 외부전압(VDD)을 공급받아 제 1 내부전압(VINT1)을 발생시키는 제 1 내부전압 발생부(330)와; 상기 제 1 내부전압(VINT1)보다 더 낮은 레벨의 제 2 내부전압(VINT2)을 발생시키는 제 2 내부전압 발생부(340)와; 리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호(refresh)에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 제 2 내부전압(VINT2)이 리프레쉬 동작 관련 회로부(310)에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 제 1 내부전압(VINT1)이 상기 리프레쉬 동작 관련 회로부(310)에 공급되도록 하는 스위칭 회로부(350)를 포함하여 구성된다.
상기에서, 스위칭 회로부(350)는 리프레쉬 모드일 때 상기 제어신호(refresh)에 응답하여 상기 제 2 내부전압(VINT2)을 상기 리프레쉬 동작 관련회로부(310)에 공급하는 인버터(IV30)와 PMOS(P32)를 포함하는 제 1 스위칭부와, 정상 동작 모드일 때 상기 제어신호(refresh)에 응답하여 상기 제 1 내부전압(VINT1)을 상기 리프레쉬 동작 관련회로부(310)에 공급하는 PMOS(P31)를 포함하는 제 2 스위칭부를 포함하는 한다.
이와 같이 구성된 제 2 실시예의 동작을 도 4 및 도 6을 참조하여 구체적으로 설명하되, 반도체 장치의 동작 모드에 따라 구별하여 살펴 본다.
먼저, 반도체 장치의 동작모드가 정상동작 모드, 즉 반도체 리프레쉬 동작모드를 제외한 액티브 동작(데이터의 입력, 출력 등을 포함하는 실질적인 동작)이 이루어지는 동작모드에서의 동작에 대하여 설명한다.
정상 동작 모드하에서는, 리프레쉬 동작 관련 회로부(310)와 주변회로부(320)에는 도 4에 도시된 바와 같이 제 1 내부전압(VINT1)이 동시에 공급된다. 이 때, 스위칭 회로부(350)는 제어신호(refresh)에 응답하여 상기 제 1 내부전압(VINT1)이 정상동작 모드 하에서 리프레쉬 동작 관련 회로부(310)에 인가될 수 있도록 스위칭하는 역할을 한다. 즉, 도 6에 도시된 바와 같이, 정상 동작 모드 하에서 제어신호(refresh)가 로우레벨이 되면 PMOS(P31)는 이에 응답하여 턴-온되고 PMOS(P32)는 턴-오프되며, 이에 따라 제 1 내부전압(VINT1)이 상기 리프레쉬 동작 관련 회로부(310)에 인가되게 된다. 따라서, 정상 동작 모드 하에서는 리프레쉬 동작 관련 회로부(310)에는 제 1 내부전압(VINT1)이 인가되어 정상 동작 모드에 관련된 동작들이 수행되게 된다.
상기에서, 제어신호(refresh)는 상기 제 1 실시예에서와 마찬가지로 반도체 장치가 리프레쉬 동작 중임을 나타내는 신호로서, 정상동작 모드 하에서는 로우레벨로 디스에이블되어 있다가 리프레쉬 동작 모드에 진입할 때 하이레벨로 인에이블되는 신호이다. 그리고, 상기 리프레쉬 동작 관련 회로부 및 주변회로부는 상기 제 1 실시예에와 동일한 구성요소를 말한다. 아울러, 제 1 내부전압 발생부(330)는 반도체 장치의 동작 모드가 정상동작 모드일 때 주변회로부와 리프레쉬 동작 관련회로부 등에서 사용되는 제 1 내부전압(VINT1)을 발생시키는 회로부로서, 제 1 내부 전압(VINT1)은 상기 외부전압(VDD)을 인가받아 생성되는 것이고 이후 설명될 제 2 내부전압(VINT2)보다 더 높은 레벨의 전압이다.
다음으로, 반도체 장치가 리프레쉬 동작 모드에 진입하면, 리프레쉬 동작 관련 회로부(310)에는 도 4 및 도 6에 도시된 바와 같이 제 1 내부전압(VINT1)이 아닌 제 2 내부전압(VINT2)이 공급된다. 즉, 도 6에 도시된 바와 같이, 리프레쉬 동작 모드 하에서는 제어신호(refresh)가 하이레벨로 천이되므로, PMOS(P31)는 턴-오프되는 반면, 인버터(IV30)로부터 출력되는 신호가 로우레벨이 되어 PMOS(P32)는 턴-온되므로, 제 2 내부전압(VINT2)이 상기 리프레쉬 동작 관련 회로부(310)에 인가되게 된다. 여기서, 제 2 내부전압 발생부(340)는 셀에 데이터를 리드(read) 또는 라이트(write)하는 등의 셀동작에 필요한 제 2 내부전압(VINT2)을 발생시키는 회로부로서, 제 2 내부전압(VINT2)은 상기 제 1 내부전압(VINT1)보다 더 낮은 레벨의 전압이다. 따라서, 리프레쉬 동작 모드 하에서는 리프레쉬 동작 관련 회로부(310)에는 제 1 내부전압(VINT1)보다 더 낮은 레벨인 내부전압(VINT2)이 인가되어 리프레쉬 동작 모드에 관련된 동작들이 수행되게 된다.
이와 같이, 제 2 실시예에 따르면, 반도체 장치의 동작모드가 리프레쉬 동작모드인 경우에는 정상 동작 모드에 비하여 더 낮은 레벨의 내부전압을 공급함으로써, 반도체 장치의 전류 소모를 감소시킬 수 있다. 뿐만 아니라, 더 나아가 제 2 실시예에 따른 내부전압 공급회로는 공급전원을 제어하기 위한 부수적인 회로들을 사용하지 않고 레이아웃 면적과 스탠바이 전류를 증가시키지 않으면서도 상기와 같은 전류 소모 방지의 효과를 얻을 수 있으므로, 반도체 장치의 레이아웃 및 전력효 율 측면에서 경제적인 이점이 있다.
한편, 도 11에 도시된 바와 같이, 제 2 실시예에 따른 내부전압 공급회로는 제 2 내부전압(VINT2)과 동일한 레벨의 제 3 내부전압(VINT3)을 상기 리프레쉬 동작 관련회로부(310)에 공급하는 제 3 내부전압 발생부(360)를 더 포함할 수 있다. 여기서, 제 3 내부전압 발생부(360)는 반도체 장치의 동작 모드에 상관없이 상기 제 2 내부전압(VINT2)과 동일 레벨의 내부전압(VINT3)을 발생시켜 리프레쉬 동작 관련 회로부(310)에 공급하는 회로부로서, 정상동작모드와 리프레쉬 동작 모드 간에 동작 모드 변화가 일어날 때 발생할 수 있는 노이즈나 바운싱을 방지하고 전류 부족시 전류를 보충하는 역할을 담당한다.
상기에서, 스위칭회로부(350)는, 도 7에 도시된 바와 같이, NMOS소자(N41)를 포함하는 제 1 스위칭부와, 인버터(IV40)와 NMOS(N42)를 포함하는 제 2 스위칭부를 포함하도록 구성될 수도 있다. 다만, 이 경우 제어신호(refresh)는 정상동작 모드일 때에는 하이레벨이 되고 리프레쉬 동작 모드일 때에는 로우레벨이 된다.
또한, 상기 스위칭회로부(350)는, 도 8에 도시된 바와 같이, PMOS소자(P51)를 포함하는 제 1 스위칭부와, NMOS(N51)를 포함하는 제 2 스위칭부를 포함하도록 구성될 수도 있다. 다만, 이 경우 제어신호(refresh)는 정상동작 모드일 때에는 로우레벨이 되고 리프레쉬 동작 모드일 때에는 하이레벨이 된다.
아울러, 상기 스위칭회로부(350)는, 도 9에 도시된 바와 같이, NMOS소자(N61)를 포함하는 제 1 스위칭부와, PMOS(P61)를 포함하는 제 2 스위칭부를 포함하도록 구성될 수도 있다. 다만, 이 경우 제어신호(refresh)는 정상동작 모드일 때에 는 하이레벨이 되고 리프레쉬 동작 모드일 때에는 로우레벨이 된다.
이상 설명한 바와 같이, 본 발명에 따른 내부전압 공급회로는 반도체 장치의 회로부 중 특히 리프레쉬 동작 관련 회로부에 내부전압을 공급함에 있어, 반도체 장치의 동작모드가 리프레쉬 동작모드인 경우에는 정상 동작 모드에 비하여 더 낮은 레벨의 내부전압을 공급함으로써, 반도체 장치의 전류 소모를 감소시킬 수 있도록 하는 효과가 있다.

Claims (16)

  1. 외부전압보다 더 낮은 레벨의 내부전압을 발생시키는 제 1 내부전압 발생부와;
    리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 내부전압이 리프레쉬 동작 관련 회로부에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 외부전압이 상기 리프레쉬 동작 관련 회로부에 공급되도록 하는 스위칭 회로부를 포함하여 구성되는 내부전압 공급회로.
  2. 제 1 항에 있어서,
    상기 스위칭 회로부는 리프레쉬 모드일 때 상기 제어신호에 응답하여 상기 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 1 스위칭부와, 정상 동작 모드일 때 상기 제어신호에 응답하여 상기 외부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 2 스위칭부를 포함하는 내부전압 공급회로.
  3. 제 2 항에 있어서,
    상기 제 1 스위칭부는 제 1 PMOS소자를 포함하고,
    상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 1 인버터, 및 상기 제 1 인버터로부터의 신호에 응답하여 동작하는 제 2 PMOS소자를 포함하는 내부전압 공급회로.
  4. 제 2 항에 있어서,
    상기 제 1 스위칭부는 제 1 NMOS소자를 포함하고,
    상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 2 인버터, 및 상기 제 2 인버터로부터의 신호에 응답하여 동작하는 제 2 NMOS소자를 포함하는 내부전압 공급회로.
  5. 제 2항에 있어서,
    상기 제 1 스위칭부는 제 3 PMOS소자를 포함하고,
    상기 제 2 스위칭부는 제 3 NMOS소자를 포함하는 내부전압 공급회로.
  6. 제 2항에 있어서,
    상기 제 1 스위칭부는 제 4 NMOS소자를 포함하고,
    상기 제 2 스위칭부는 제 4 PMOS소자를 포함하는 내부전압 공급회로.
  7. 제 1 항에 있어서,
    상기 제 1 내부전압 발생부는 반도체 장치의 셀 동작을 위한 내부전압을 발생시키는 회로이고, 상기 외부전압은 상기 정상동작 모드일 때 주변회로부와 상기 리프레쉬 동작 관련 회로부에 동시에 공급되는 것임을 특징으로 하는 내부전압 공급회로.
  8. 제 1항에 있어서,
    반도체 장치의 동작 모드에 상관없이 상기 제 1 내부전압 발생부로부터의 내부전압과 동일한 레벨의 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 2 내부전압 발생부를 더 포함하는 내부전압 공급회로.
  9. 외부전압을 공급받아 제 1 내부전압을 발생시키는 제 1 내부전압 발생부와;
    상기 제 1 내부전압보다 더 낮은 레벨의 제 2 내부전압을 발생시키는 제 2 내부전압 발생부와;
    리프레쉬 동작 모드일 때 인에이블되는 소정의 제어신호에 응답하여 동작하되, 리프레쉬 동작 모드인 경우에는 상기 제 2 내부전압이 리프레쉬 동작 관련 회 로부에 공급되도록 하고, 리프레쉬 동작모드가 아닌 정상동작 모드인 경우에는 상기 제 1 내부전압이 상기 리프레쉬 동작 관련 회로부에 공급되도록 하는 스위칭 회로부를 포함하여 구성되는 내부전압 공급회로.
  10. 제 9 항에 있어서,
    상기 스위칭 회로부는 리프레쉬 모드일 때 상기 제어신호에 응답하여 상기 제 2 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 1 스위칭부와, 정상 동작 모드일 때 상기 제어신호에 응답하여 상기 제 1 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 2 스위칭부를 포함하는 내부전압 공급회로.
  11. 제 10 항에 있어서,
    상기 제 1 스위칭부는 제 1 PMOS소자를 포함하고,
    상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 1 인버터, 및 상기 제 1 인버터로부터의 신호에 응답하여 동작하는 제 2 PMOS소자를 포함하는 내부전압 공급회로.
  12. 제 10 항에 있어서,
    상기 제 1 스위칭부는 제 1 NMOS소자를 포함하고,
    상기 제 2 스위칭부는 상기 제어신호를 반전버퍼링하는 제 2 인버터, 및 상기 제 2 인버터로부터의 신호에 응답하여 동작하는 제 2 NMOS소자를 포함하는 내부전압 공급회로.
  13. 제 10항에 있어서,
    상기 제 1 스위칭부는 제 3 PMOS소자를 포함하고,
    상기 제 2 스위칭부는 제 3 NMOS소자를 포함하는 내부전압 공급회로.
  14. 제 10항에 있어서,
    상기 제 1 스위칭부는 제 4 NMOS소자를 포함하고,
    상기 제 2 스위칭부는 제 4 PMOS소자를 포함하는 내부전압 공급회로.
  15. 제 9 항에 있어서,
    상기 제 2 내부전압 발생부는 반도체 장치의 셀 동작을 위한 내부전압을 발생시키는 회로이고, 상기 제 1 내부전압은 상기 정상동작 모드일 때 주변회로부와 상기 리프레쉬 동작 관련 회로부에 동시에 공급되는 것임을 특징으로 하는 내부전 압 공급회로.
  16. 제 9항에 있어서,
    반도체 장치의 동작 모드에 상관없이 상기 제 2 내부전압 발생부로부터의 제 2 내부전압과 동일한 레벨의 제 3 내부전압을 상기 리프레쉬 동작 관련회로부에 공급하는 제 3 내부전압 발생부를 더 포함하는 내부전압 공급회로.
KR1020050027751A 2005-04-01 2005-04-01 내부전압 공급회로 KR100702124B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050027751A KR100702124B1 (ko) 2005-04-01 2005-04-01 내부전압 공급회로
TW094144177A TWI290719B (en) 2005-04-01 2005-12-14 Internal voltage supply circuit
US11/275,163 US7339849B2 (en) 2005-04-01 2005-12-16 Internal voltage supply circuit of a semiconductor memory device with a refresh mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027751A KR100702124B1 (ko) 2005-04-01 2005-04-01 내부전압 공급회로

Publications (2)

Publication Number Publication Date
KR20060105925A true KR20060105925A (ko) 2006-10-12
KR100702124B1 KR100702124B1 (ko) 2007-03-30

Family

ID=37070230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027751A KR100702124B1 (ko) 2005-04-01 2005-04-01 내부전압 공급회로

Country Status (3)

Country Link
US (1) US7339849B2 (ko)
KR (1) KR100702124B1 (ko)
TW (1) TWI290719B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957213B2 (en) * 2006-02-09 2011-06-07 Hynix Semiconductor, Inc. Semiconductor memory apparatus
KR100738959B1 (ko) * 2006-02-09 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법
KR100802073B1 (ko) * 2006-05-31 2008-02-12 주식회사 하이닉스반도체 반도체메모리소자의 내부전압 공급장치
KR100718046B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
US10885967B2 (en) 2019-01-14 2021-01-05 Micron Technology, Inc. Systems and methods for improving power efficiency in refreshing memory banks

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
JPH04255989A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
JPH0765571A (ja) * 1993-08-27 1995-03-10 Nec Corp 半導体記憶装置
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
KR0149225B1 (ko) * 1994-12-28 1998-12-01 김광호 전력소모를 절감하기 위한 직류전압 발생회로
KR100231602B1 (ko) * 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
KR100253081B1 (ko) * 1997-06-25 2000-09-01 윤종용 셀프-리프레시 모드를 가지는 다이나믹 랜덤 액세스 메모리 장치
JPH11203861A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体集積回路
KR100596840B1 (ko) * 1999-04-08 2006-07-04 주식회사 하이닉스반도체 내부전원전위 발생장치
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
JP2001216780A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd 半導体装置の駆動電力供給方法、半導体装置、半導体記憶装置の駆動電力供給方法及び半導体記憶装置
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
JP3866594B2 (ja) * 2002-03-15 2007-01-10 Ｎｅｃエレクトロニクス株式会社 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法

Also Published As

Publication number Publication date
US7339849B2 (en) 2008-03-04
US20060221743A1 (en) 2006-10-05
TW200636738A (en) 2006-10-16
TWI290719B (en) 2007-12-01
KR100702124B1 (ko) 2007-03-30

Similar Documents

Publication Publication Date Title
KR101257537B1 (ko) 셀프 리프레시로 저전력 소비를 갖는 반도체 집적 회로
CN108028057B (zh) 用于sram应用的单端位线电流读出放大器
US7280422B2 (en) BLEQ driving circuit in semiconductor memory device
JP2006040527A (ja) セルフリフレッシュ周期制御回路
JP2011123970A (ja) 半導体記憶装置
Kim et al. A 1.85 fW/bit ultra low leakage 10T SRAM with speed compensation scheme
KR100702124B1 (ko) 내부전압 공급회로
US20090231946A1 (en) Semiconductor memory device having column decoder
KR100224959B1 (ko) 다이나믹 랜덤 액세스 메모리
JP4132795B2 (ja) 半導体集積回路
US10651732B2 (en) Charge pumps and methods of operating charge pumps
US8643357B2 (en) Internal voltage generator
US8018757B2 (en) Semiconductor memory device and trimming method thereof
CN107799137B (zh) 存储器存储装置及其操作方法
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
US7505354B2 (en) Word line voltage control circuit for memory devices
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20070068054A (ko) 반도체 메모리 장치의 내부 전압 제어 회로 및 방법
US7385311B2 (en) Voltage controller implemented in a low operation voltage device
JP2006073170A (ja) 半導体記憶装置
JP2006134401A (ja) 低消費電力記憶装置
JP2010136573A (ja) 昇圧電圧発生回路、負電圧発生回路および降圧電圧発生回路
JP2010250886A (ja) 半導体メモリ装置、メモリモジュールおよび電源供給方法
KR20110066522A (ko) 내부전압발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14