KR0149225B1 - 전력소모를 절감하기 위한 직류전압 발생회로 - Google Patents

전력소모를 절감하기 위한 직류전압 발생회로 Download PDF

Info

Publication number
KR0149225B1
KR0149225B1 KR1019940038084A KR19940038084A KR0149225B1 KR 0149225 B1 KR0149225 B1 KR 0149225B1 KR 1019940038084 A KR1019940038084 A KR 1019940038084A KR 19940038084 A KR19940038084 A KR 19940038084A KR 0149225 B1 KR0149225 B1 KR 0149225B1
Authority
KR
South Korea
Prior art keywords
power supply
voltage
supply control
refresh
control signal
Prior art date
Application number
KR1019940038084A
Other languages
English (en)
Other versions
KR960025706A (ko
Inventor
강복문
유승문
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940038084A priority Critical patent/KR0149225B1/ko
Priority to US08/574,021 priority patent/US5668497A/en
Priority to JP7342654A priority patent/JP2828943B2/ja
Publication of KR960025706A publication Critical patent/KR960025706A/ko
Application granted granted Critical
Publication of KR0149225B1 publication Critical patent/KR0149225B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

1. 청구범위 기재된 발명이 속한 기술분야
반도체 메모리장치에서 전력소모가 절감되도록 직류전압을 발생하는 직류전압 발생기에 관한 기술이다.
2. 발명이 해결하고자 하는 기술적 과제
반도체 메모리장치에서 셀프 리프레쉬 모드시 스탠바이 상태와 관계없이 항상 직류전압을 발생하여 전력소모가 많아지는 문제를 해결한다.
3. 발명의 해결방법의 요지
반도체 메모리장치에서 리프레쉬 모드시 셀 리프레쉬 구간만 직류전압을 발생하도록 하여 전력소모를 절감한다.
4. 발명의 중요한 용도
반도체 메모리장치의 전력소모 절감을 위한 직류전압발생기

Description

전력소모를 절감하기 위한 직류전압 발생회로
제1도는 종래의 직류전압 발생기의 회로도.
제2도는 본 발명에 따른 직류전압 발생기의 회로도.
제3도는 본 발명에 따른 셀프 리프레쉬 모드 동작 타이밍도.
제4도는 본 발명에 따른 셀프 리프레쉬 모드시 셀 리프레쉬 동작신호를 검출하는 회로도.
제5도는 본 발명에 따른 셀 리프레쉬 동작신호를 검출하기 위한 동작타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 리프레쉬 카운터 20 : 공급전압 제어부
30 : 레벨 시프터 40 : 직류전압 발생부
본 발명은 반도체 메모리장치의 직류(DC)전압 발생기에 관한 것으로, 특히 반도체 메모리장치에서 리프레쉬 모드시 셀 리프레쉬 구간만 직류전압을 발생하도록 하여 전력소모를 절감하는 직류전압 발생회로에 관한 것이다.
일반적으로 반도체 메모리장치는 내부회로를 동작시키기 위해 직류전압발생기를 필요로 한다. 각종 직류전압 발생기들은 각각의 목적에 따라 정해진 레벨 유지를 위해 일정량의 DC 전력을 소모하게 된다. 이 전력소모는 스탠바이 상태일 때도 지속적으로 소모된다. 데이타 보존을 위한 셀프 리프레쉬 모드처럼 스탠바이 상태가 노말 리드/라이트 동작 대비 아주 긴 모드에서 지속적으로 소모되는 일정량의 직류전력은 셀프 리프레쉬 모드 전력소모량중 아주 많은 부분을 차지하게 된다.
종래의 직류전압 발생기는 제1도에서 보는바와 같이 저항(R1,R2)에 의한 바이어스 전압이 엔모스 트랜지스터(NMOS1)와 피모스 트랜지스터(PMOS1)를 구동시켜 출력단으로 항상 일정한 DC전압을 발생하여 출력한다. 그런데 종래의 직류전압 발생기는 셀프 리프레쉬 모드시 스탠바이 상태와 관계없이 항상 직류전압을 발생하도록 구성되어 있으므로, 전력소모가 많아지는 문제점이 있었다.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 전력소모를 절감하기 위한 직류전압 발생회로를 제공함에 있다.
따라서 본 발명의 다른 목적은 반도체 메모리 장치에서 리프레쉬 모드에서 스탠바이 상태시 직류전압 발생을 차단하여 전력소모를 절감하는 직류전압 발생회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 리프레쉬 싸이클을 설정하기 위한 리프레쉬 카운팅수단과, 상기 리프레쉬 카운팅수단으로부터 출력된 카운팅값과 셀프 리프레쉬 타이머 구동신호를 논리조합하여 리프레쉬 구간에 전원공급 제어신호를 발생하는 전원공급 제어수단과, 상기 전원공급 제어수단으로부터 출력된 전원공급 제어신호에 대응하여 직류전압을 발생하여 출력하는 직류전압 발생수단으로 구성함을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.
제2도는 본 발명에 따른 전력소모를 감소시키기 위한 직류전압발생기의 회로도로서,
리프레쉬 싸이클을 설정하기 위한 리프레쉬 카운터(10)와,
상기 리프레쉬 카운터(10)로부터 출력된 카운팅값과 셀프 리프레쉬 타이머 구동신호(OTMON)를 논리조합하여 리프레쉬 구간에 전원공급 제어신호를 발생하는 전원공급 제어부(20)와,
상기 전원공급 제어부(20)로부터 출력된 전원공급 제어신호의 레벨을 조절하여 출력하는 레벨시프터(30)와,
상기 전원공급 제어부(20)로부터 출력된 전원공급 제어신호와 상기 레벨시프터(30)에서 레벨조절된 전원공급 제어신호에 대응하여 직류전압을 발생하여 출력하는 직류전압 발생부(40)로 구성되어 있다.
제3도는 본 발명에 따른 셀프 리프레쉬 모드 동작 타이밍도이다.
제4도는 본 발명에 따른 셀프 리프레쉬 모드시 셀 리프레쉬 동작신호를 검출하는 회로도이고,
제5도는 본 발명에 따른 셀 리프레쉬 동작신호를 검출하기 위한 동작타이밍도이다.
상술한 제1도 내지 제5도를 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.
제3도와 같은 /CAS신호가 발생된 후 /RAS신호가 발생되어 100us 이상의 LONG CBR(CAS Before RAS refresh mode)싸이클로 리프레쉬 모드로 들어가면 제3도와 같은 셀프 리프레쉬 시작 타이머 구동신호인 øTMON가 인에이블되어 인버터(23)로 인가되어 반전출력된다. 그리고 리프레쉬 카운터(10)는 셀프 리프레쉬 주기를 설정하는 카운팅값 Qn,Qn-1,Qn-2,Qn-3,Qn-4를 출력한다. 상기 리프레쉬 카운터(10)로부터 출력된 제3도와 같은 Qn,Qn-1,Qn-2신호는 낸드게이트(21)에서 부논리곱하여 인버터(22)로 인가된다. 상기 인버터(22)는 상기 낸드게이트(21)로부터 부논리곱 출력된 신호를 반전 출력된다. 상기 인버터(22) 및 (23)으로부터 각각 출력된 신호는 노아게이트(24)에서 부논리합되어 출력된다. 상기 노아게이트(24)에서 부논리곱 출력된 신호는 인버터(25) 및 (26)을 통해 각각 지연시켜 제3도의 VREF ENABLE와 같은 직류전압 인에이블신호로 출력된다. 따라서 상기 인버터(26)로부터 출력된 신호는 레벨시프터(30)로 인가되며, 상기 레벨시프터(30)는 레벨을 변환하여 피모스 트랜지스터(Ps)의 게이트로 인가되어 피모스 트랜지스터(Ps)를 온시킨다. 또한 상기 인버터(26)로부터 출력된 직류전압 인에이블신호는 인버터(27)을 통해 반전되어 엔모스 트랜지스터(Ns)의 게이트로 인가되며, 이로인해 엔모스 트랜지스터(Ns)가 턴온된다. 따라서 셀프 리프레쉬 모드에서 제3도의 VREF ENABLE와 같이 셀 리프레쉬 동작구간만 직류전압 발생부(40)를 구동되도록 제어하여 전력소모를 감소시킨다. 그러므로 셀프 리프레쉬 한 주기인 Qn구간중 제3도의 øRD와 같은 셀 리프레쉬 인에이블신호가 인에이블되어 셀 리프레쉬를 동작하는 시간을 제외하면 거의 Qn의 전 구간은 스탠바이 상태로 있게 된다. 스탠바이 상태인 Qn구간중 Qn,Qn-1,Qn-2의 조합으로 셀프 리프레쉬 한 주기인 1/8동안만 직류전압 발생부(40)를 동작시킨다. 이 때 제3도의 VREF ENABLE와 같은 Qn의 1/8구간중 실제 셀 리프레쉬 구간은 3/4시점에 셀 리프레쉬 동작을 한다. 따라서 셀 리프레쉬 동작을 하는 제3도의 øRD와 같은 셀 리프레쉬 인에이블신호를 생성하는 동작을 제4도를 참조하여 설명하면, 리프레쉬 카운터(10)로부터 출력된 제5도와 같은 Qn,Qn-1,Qn-2신호는 낸드게이트(51)에서 부논리곱되어 노아게이트(53)로 인가된다. 또한 리프레쉬 카운터(10)로부터 출력된 제5도와 같은 Qn-3,Qn-4신호는 낸드게이트(51)에서 부논리곱되어 노아게이트(53)로 인가된다. 상기 노아게이트(53)는 상기 낸드게이트(51,52)에서 각각 출력된 신호를 부논리곱하여 인버터(54)로 출력한다. 상기 인버터(54)는 상기 노아게이트(53)로부터 부논리합 출력된 신호를 반전시켜 노아게이트(56)로 출력한다. 한편 지연기(55)는 리프레쉬 카운터(10)로부터 출력된 제3도의 Qn신호를 소정시간 지연시켜 노아게이트(56)로 출력한다. 상기 노아게이트(56)는 상기 지연기(55)로부터 지연딘 신호와 상기 인버터(54)로부터 반전된 신호를 부논리곱하여 출력한다. 상기 노아게이트(56)로부터 부논리합 출력된 신호는 인버터(57,58,59)에 각각 반전되어 제5도의 SRSPB와 같은 신호를 출력한다. 상기 인버터(59)로부터 출력된 SRSPB신호를 반전시키게 되면 제5도의 øRD와 같은 셀 리프레쉬 인에이블신호가 된다. 따라서 셀프 리프레쉬 1/8구간중 셀 리프레쉬 동작 이전의 3/4지점동안 직류전압 발생부(40)를 인에이블시켜 충분히 셋업(SET UP)시켜 두고 셀 리프레쉬 동작후 1/4구간에서도 직류전압 발생부(40)를 인에이블시켜 셀 리프레쉬 후 프리차아지(Precharge)동작도 보장해 줄 수 있다.
상기와 같이 셀프 리프레쉬 구간의 7/8동안 직류전압 발생부(50)를 디스에이블시키고, 1/8구간동안만 직류전압 발생부(40)를 인에이블시켜 전력소모를 감소시키는 시물레이션 결과는 하기 표 1과 같다.
조건:V=3.8V, TEMP=83℃, V=-1.7V
상술한 바와 같이 본 발명은 반도체 메모리 장치의 셀프 리프레쉬 모드에서 셀프 리프레쉬 한 주기중 셀 리프레쉬 동작구간인 1/8구간동안만 직류전압 발생부를 인에이블시키고, 나머지 스탠바이 상태인 7/8구간동안 직류전압 발생부를 디스에이블시켜 전력소모를 절감시킬 수 있는 이점이 있다.

Claims (12)

  1. 반도체 메모리장치의 직류전압 발생회로에 있어서, 리프레쉬 싸이클을 설정하기 위한 리프레쉬 카운팅수단과, 논리소자 및 인버터들로 이루어져 있으며, 상기 리프레쉬 카운팅수단으로부터 출력된 카운팅값과 셀프 리프레쉬 타이머 구동신호를 상기 논리소자에 의해 논리조합하여 상기 인버터들을 통해 셀 리프레쉬 구간에만 서로 상반되는 제1 및 제2전원공급 제어신호를 발생하는 전원공급 제어수단과, 상기 피모스 및 엔모스 트랜지스터 및 저항들로 이루어져 있으며, 상기 전원공급 제어수단으로부터 출력된 제1 및 제2전원공급 제어신호에 의해 전원전압을 공급함에 따라 직류전압을 발생하여 출력하는 직류전압 발생수단으로 구성함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  2. 제1항에 있어서, 상기 전원공급 제어수단과 직류전압 발생수단의 사이에 연결되어 상기 전원공급제어수단으로부터 발생한 제1전원공급 제어신호의 레벨을 조절하여 상기 직류전압 발생수단의 전원전압을 공급하기 위한 스위칭제어신호로 제공하는 레벨변환수단을 더 구비함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  3. 제2항에 있어서, 상기 전원공급 제어신호는, 셀프 리프레쉬 주기중 셀 리프레쉬 동작구간에서만 발생함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  4. 리프레쉬 싸이클을 설정하기 위한 리프레쉬 카운터를 구비한 반도체 메모리장치의 전력소모를 절감하기 위한 직류전압 발생회로에 있어서, 상기 리프레쉬 카운터로부터 출력된 카운팅값과 셀프 리프레쉬 타이머구동신호를 논리조합하여 리프레쉬 구간에 전원공급 제어신호를 발생하는 전원공급 제어수단과, 상기 전원공급 제어수단으로부터 출력된 전원공급 제어신호에 대응하여 전원전압을 공급하기 위해 스위칭하는 스위칭수단과, 상기 스위칭수단의 스위칭에 따라 전원전압을 공급받아 직류전압을 발생하여 출력하는 직류전압 발생수단으로 구성함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  5. 제4항에 있어서, 상기 전원공급 제어수단과 스위칭수단의 사이에 연결되어 상기 전원공급 제어신호의 레벨을 조절하여 상기 스위칭수단으로 공급하는 레벨변환수단을 더 구비함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  6. 제4항에 있어서, 상기 전원공급 제어신호는, 셀프 리프레쉬 모드에서 주기적으로 발생함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  7. 제6항에 있어서, 상기 전원공급 제어신호는 셀프 리프레쉬 한 주기중 셀 리프레쉬 동작구간에서만 인에이블됨을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  8. 제7항에 있어서, 상기 스위칭수단은, 전원전압단에 연결된 제1스위칭수단과 접지전원단에 연결된 제2스위칭수단으로 이루어짐을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  9. 제8항에 있어서, 상기 제1스위칭수단은 피모스 트랜지스터로 이루어짐을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  10. 제8항 또는 제9항에 있어서, 상기 제2스위칭수단은 엔모스 트랜지스터로 이루어짐을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  11. 제10항에 있어서, 상기 전원공급 제어수단은 서로 상반된 논리를 갖는 제1 및 제2전원공급 제어신호를 출력함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
  12. 제11항에 있어서, 상기 제1전원공급 제어신호는 상기 피모스 트랜지스터의 게이트로 공급하고, 상기 제2전원공급 제어신호는 엔모스 트랜지스터의 게이트로 공급함을 특징으로 하는 전력소모를 절감하기 위한 직류전압 발생회로.
KR1019940038084A 1994-12-28 1994-12-28 전력소모를 절감하기 위한 직류전압 발생회로 KR0149225B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940038084A KR0149225B1 (ko) 1994-12-28 1994-12-28 전력소모를 절감하기 위한 직류전압 발생회로
US08/574,021 US5668497A (en) 1994-12-28 1995-12-18 Direct-current voltage generating circuit intermittently activated for reducing electric power consumption
JP7342654A JP2828943B2 (ja) 1994-12-28 1995-12-28 低電力形の直流電圧発生回路を備えた半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038084A KR0149225B1 (ko) 1994-12-28 1994-12-28 전력소모를 절감하기 위한 직류전압 발생회로

Publications (2)

Publication Number Publication Date
KR960025706A KR960025706A (ko) 1996-07-20
KR0149225B1 true KR0149225B1 (ko) 1998-12-01

Family

ID=19404409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038084A KR0149225B1 (ko) 1994-12-28 1994-12-28 전력소모를 절감하기 위한 직류전압 발생회로

Country Status (3)

Country Link
US (1) US5668497A (ko)
JP (1) JP2828943B2 (ko)
KR (1) KR0149225B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275100B1 (en) * 1996-09-13 2001-08-14 Samsung Electronics Co., Ltd. Reference voltage generators including first and second transistors of same conductivity type and at least one switch
KR100605076B1 (ko) * 1999-05-14 2006-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
JP2003022672A (ja) * 2001-07-10 2003-01-24 Sharp Corp 半導体記憶装置、携帯電子機器及び着脱式記憶装置
US6807122B2 (en) 2001-11-14 2004-10-19 Hitachi, Ltd. Semiconductor memory device requiring refresh
KR100640780B1 (ko) * 2003-12-29 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
KR100757928B1 (ko) * 2006-06-14 2007-09-11 주식회사 하이닉스반도체 반도체 메모리의 전압 발생기 제어 장치
JP4951786B2 (ja) * 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430681A (en) * 1989-05-08 1995-07-04 Hitachi Maxell, Ltd. Memory cartridge and its memory control method
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
JP3110883B2 (ja) * 1992-08-07 2000-11-20 富士通株式会社 半導体記憶装置
JP2762852B2 (ja) * 1992-07-30 1998-06-04 日本電気株式会社 周波数安定化回路
US5359558A (en) * 1993-08-23 1994-10-25 Advanced Micro Devices, Inc. Flash eeprom array with improved high endurance
JPH0795052A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 周波数同期回路
JP2906966B2 (ja) * 1993-12-08 1999-06-21 ヤマハ株式会社 パルス切換回路

Also Published As

Publication number Publication date
JPH08241590A (ja) 1996-09-17
US5668497A (en) 1997-09-16
JP2828943B2 (ja) 1998-11-25
KR960025706A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US7471136B2 (en) Temperature compensated self-refresh circuit
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
KR100426443B1 (ko) 딥 파워다운 제어 회로
US5229970A (en) Circuit for synchronizing refresh cycles in self-refreshing drams having timing circuit shutdown
KR100557590B1 (ko) 반도체 메모리 장치의 오토 리프레시 제어회로
US5208779A (en) Circuit for providing synchronous refresh cycles in self-refreshing interruptable DRAMs
US7158427B2 (en) Semiconductor memory device
KR0149225B1 (ko) 전력소모를 절감하기 위한 직류전압 발생회로
KR970051206A (ko) 저전력용 센스앰프회로
KR0142403B1 (ko) 반도체 메모리장치의 전원승압회로
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
KR20030082723A (ko) 반도체 메모리 장치의 동작 모드에 따라 가변적인리스토어 시간을 갖는 리프레쉬 회로 및 그 리프레쉬 방법
JP6327742B2 (ja) 温度依存性タイマ回路
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR970051107A (ko) 내부전원전압 공급장치
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
JPH08235859A (ja) 半導体メモリの昇圧回路
US6144613A (en) Synchronous semiconductor memory
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
US6188616B1 (en) Semiconductor memory device having a compensating write pulse width in response to power supply voltage
KR100265755B1 (ko) 반도체장치
KR0168774B1 (ko) 이퀄라이징 펄스 제너레이터
KR950013800B1 (ko) 클럭신호 발생회로
KR19990031403A (ko) 디램의 셀프 리프레쉬 제어장치 및 방법
JPS63122087A (ja) ダイナミツク型記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110531

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee