KR20060083914A - 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법 - Google Patents

반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법 Download PDF

Info

Publication number
KR20060083914A
KR20060083914A KR1020060005114A KR20060005114A KR20060083914A KR 20060083914 A KR20060083914 A KR 20060083914A KR 1020060005114 A KR1020060005114 A KR 1020060005114A KR 20060005114 A KR20060005114 A KR 20060005114A KR 20060083914 A KR20060083914 A KR 20060083914A
Authority
KR
South Korea
Prior art keywords
semiconductor device
insulating film
display panel
substrate
anisotropic conductive
Prior art date
Application number
KR1020060005114A
Other languages
English (en)
Other versions
KR100692171B1 (ko
Inventor
야스히코 다나카
겐지 도요사와
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060083914A publication Critical patent/KR20060083914A/ko
Application granted granted Critical
Publication of KR100692171B1 publication Critical patent/KR100692171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F5/00—Holders or carriers for hand articles; Holders or carriers for use while travelling or camping
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
    • F21V33/0004—Personal or domestic articles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F5/00—Holders or carriers for hand articles; Holders or carriers for use while travelling or camping
    • A45F2005/006—Holders or carriers for hand articles; Holders or carriers for use while travelling or camping comprising a suspension strap or lanyard
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F2200/00—Details not otherwise provided for in A45F
    • A45F2200/05—Holder or carrier for specific articles
    • A45F2200/0516—Portable handheld communication devices, e.g. mobile phone, pager, beeper, PDA, smart phone
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0239—Coupling agent for particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 디바이스는 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 갖고, 반도체 칩이 탑재되어 있고, 액정 디스플레이 패널 및 PW 기판과 이방성 도전 접착제로 전기적으로 접속된다. 절연막의 적어도 한쪽의 표면에 규소 커플링제가 처리된다. 규소 커플링제의 구성 원소인 규소 (Si) 는 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재한다.
절연막, 커플링제, 액정 디스플레이

Description

반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의 제조 방법{SEMICONDUCTOR DEVICE, DISPLAY MODULE, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1(a) 는 본 발명에 있어서의 액정 모듈의 일 실시형태를 나타내는 단면도.
도 1(b) 는 액정 모듈에 탑재되는 반도체 디바이스의 기판에 사용되는, 규소 커플링제로 표면 처리된 절연막을 나타내는 단면도.
도 2(a) 는 COF 로 이루어지는 반도체 디바이스를 나타내는 평면도.
도 2(b) 는 COF 로 이루어지는 반도체 디바이스를 나타내는 단면도.
도 3 은 기판에 복수의 반도체 칩 및 전자 부품을 탑재한 반도체 디바이스를 나타내는 단면도.
도 4 는 반도체 디바이스의 요부를 나타내는 단면도.
도 5 는 규소 커플링제로 표면 처리된 절연막의 밀착 강도 측정 방법을 나타내는 단면도.
도 6(a) 는 규소 커플링제로 표면 처리된 절연막의 밀착 강도 측정 결과를 나타내는 그래프.
도 6(b) 는 규소 커플링제로 표면 처리하지 않은 경우의 절연막의 밀착 강도 측정 결과를 나타내는 그래프.
도 7 은 규소 커플링제의 첨가량에 의한 밀착 강도 측정 결과를 나타내는 그래프.
도 8 은 종래의 액정 모듈을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 기판 2, 3: 배선 패턴
4: 반도체 칩 10: 반도체 디바이스
11: 이방성 도전 접착제 20: 액정 모듈
21: 액정 디스플레이 패널 21a: TFT 기판
21b: 컬러 필터 기판 30: PW (Printed Wiring) 기판
본 발명은 COF (Chip On FPC, Chip On Film) 라고 불리는, 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 갖고, 그 배선 패턴에 반도체 칩이 접속되는 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의 제조 방법에 관한 것이다.
디스플레이 모듈로서 예를 들어, 액티브 매트릭스형 등의 액정 디스플레이 모듈에 사용할 수 있고, 전기 영동형 디스플레이, 트위스트 볼형 디스플레이, 미세한 프리즘막을 사용한 반사형 디스플레이, 디지털 미러 장치 등의 광변조 소자를 사용한 디스플레이 외에, 발광 소자로서, 유기 EL 발광 소자, 무기 EL 발광 소자, LED (Light Emitting Diode) 등의 발광 휘도가 가변인 소자를 사용한 디스플레이, 필드 이미션 디스플레이 (FED), 플라즈마 디스플레이에도 이용할 수 있다.
종래, 액정 모듈 (120) 로서, 도 8 에 나타내는 바와 같이, 액정 디스플레이 패널 (121) 에, 배선 패턴 (102, 103) 을 형성한 유기물로 이루어지는 절연막으로 형성된 기판 (101) 상에 반도체 칩 (104) 을 접속한 반도체 디바이스인 COF (110; Chip 0n FPC, Chip 0n Film) 가, 이방성 도전 접착제 (ACF (111): Anisotropic Conductive Film) 로 접착되어 탑재된다.
그러나, 종래의 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의 제조 방법에서는, 절연막으로 이루어지는 기판 (101) 과 이방성 도전 접착제 (111) 의 밀착 강도가 낮아, 탑재 후의 기계적인 응력으로 인해, 기판 (101) 과 이방성 도전 접착제 (111) 의 접착부에 박리가 발생될 우려가 있었다.
따라서, 접착부의 박리 발생에 의한 전기적 문제의 발생을 방지하기 위해서, 종래에는 도 8 에 나타내는 바와 같이, 보강제 (112, 113) 를 액정 디스플레이 패널 (121) 과의 접합부 주변에 추가하여 도포할 필요가 있어, 디스플레이 모듈을 제조하는 데에 있어서, 비용이 크게 증가된다는 문제점을 갖고 있었다.
또한, 보강제의 밀착성을 높이기 위해서, 예를 들어 일본국 공개특허공보「특개평 6-157875 호 (1994년 6월7일 공개)」에서는, 보강제로서, 에폭시 수지, 로진에스테르, 및 가용성의 폴리이미드실록산으로 이루어지는, 유기 용제에 높은 용해성을 갖는 폴리이미드시클로헥산 용액 조성물을 사용함으로써, 용이하게 도포, 건조 및 경화를 할 수 있다고 개시되어 있다.
그러나, 공보의 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의 제조 방법에서는, 보강제 (112, 113) 의 추가를 전제로 하고 있어 본질적인 해결책이 되지는 못한다.
본 발명의 목적은 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의 제조 방법을 제공하는 데에 있다.
본 발명의 반도체 디바이스는 전술한 목적을 달성하기 위해서, 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 갖고, 반도체 칩이 탑재되는 반도체 디바이스로서, 전술한 절연막의 적어도 한쪽의 표면에 규소 커플링제가 처리되어 있고, 규소 커플링제의 구성 원소인 규소 (Si) 는 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재한다.
전술한 발명에 의하면, 유기물로 이루어지는 절연막의 표면은 규소 커플링제로 표면 처리된다. 따라서, 반도체 디바이스의 배선 패턴과 외부 회로 기판의 배선을 이방성 도전 접착제를 사용하여 전기적으로 접속하였을 때에, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성이 향상된다. 그 파급 효과로서, 박리에 의한 전기적 문제를 저감할 수 있고, 보강제를 추가로 도포할 필요가 없어 비용을 저감할 수 있다.
또한, 본 발명의 반도체 디바이스에서는, 규소 커플링제의 구성 원소인 규소 (Si) 가 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재한다.
따라서, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 확실히 향상시킬 수 있다. 또한, 그 파급 효과로서, 박리에 의한 전기적 문제를 저감할 수 있고, 보강제를 추가로 도포할 필요가 없어 비용을 저감할 수 있다.
그 결과, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 반도체 디바이스를 제공할 수 있다.
또한, 본 발명의 디스플레이 모듈은 이상과 같이, 전술한 반도체 디바이스를 사용한 디스플레이 모듈로서, 디스플레이 패널과 반도체 디바이스가 이방성 도전 접착제에 의해 전기적으로 접속되어 있는 것이다.
그러므로, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 디스플레이 모듈을 제공할 수 있다.
또한, 본 발명의 반도체 디바이스의 제조 방법은 이상과 같이, 유기물로 이루어지는 절연막을, 구성 원소인 규소 (Si) 가 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재하는 규소 커플링제로 표면 처리하는 공정과, 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 형성하고, 또한 반도체 칩을 탑재하는 공정을 포함하는 방법이다.
그러므로, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 반도체 디바이스의 제조 방법을 제공할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 나타내는 기재에 의해서 충분히 이해될 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음 설명으로 명백해질 것이다.
이하, 본 발명의 일 실시형태에 관해서 도 1 내지 도 7 에 기초하여 설명한다.
본 실시형태의 디스플레이 모듈로서의 액정 모듈 (20) 은 도 1(a) 에 나타내는 바와 같이, TFT (Thin Film Transistor :박막 트랜지스터) 기판 (21a) 및 컬러 필터 기판 (21b) 으로 이루어지는 디스플레이 패널로서의 액정 디스플레이 패널 (21) 에, 반도체 디바이스 (10) 가 탑재되어 이루어진다. 또한, 반도체 디바이스 (10) 에 있어서의 액정 디스플레이 패널 (21) 과 반대측에는, PW (Printed Wiring) 기판 (30) 이 장착된다. 또한, 이들 액정 디스플레이 패널 (21) 및 PW 기판 (30) 은 본 발명의 외부 회로 기판으로서의 기능을 갖는다.
반도체 디바이스 (10) 는 액정 디스플레이 패널 (21) 을 구동하기 위한 것으로, 도 2(a), 도 2(b) 에 나타내는 바와 같이, 배선 패턴 (2, 3) 을 형성한 유기물로 이루어지는 절연막으로 이루어지는 기판 (1) 상에 반도체 칩 (4) 이 접속되어 이루어져 있고, 이른바 COF (Chip On FPC, Chip On Film) 로 이루어진다. 즉, COF 에서는 플렉시블막 상에, 직접, 반도체 칩 (4) 을 탑재한다.
배선 패턴 (2, 3) 은 예를 들어, 구리 (Cu) 로 이루어지는 배선에 주석 (Sn) 도금하여 이루어진다. 또한, 반도체 칩 (4) 에는 금 (Au) 으로 이루어지는 범프 (bump) 전극 (5) 이 형성된다. 그리고, 이러한 범프 전극 (5) 과 배선 패턴 (2, 3) 이 접속됨으로써, 양자가 전기적으로 접속된다.
즉, COF 의 반도체 칩 (4) 상의 범프 전극 (5) 과 절연막 상의 배선 패턴 (2, 3) 을 접합할 때에는 주석 도금을 실시한 배선 패턴 (2, 3) 과 반도체 칩 (4) 상의 금 (Au) 의 범프 전극 (5) 을 마주 대하도록 위치를 정렬하고, 반도체 칩 (4) 의 범프 전극 (5) 의 형성면과 반대측의 면, 또는 절연막의 배선 패턴 (2, 3) 의 형성면과 반대측의 면으로부터, 일정 시간 가열 압착을 실시하여, 금 (Au)-주석 (Sn) 의 합금에 의해서 접합한다.
또한, 본 실시형태에서는 예를 들어, 범프 전극 (5) 과 절연막 상의 배선 패턴 (2, 3) 을 접합한 후, 반도체 칩 (4) 과 절연막의 사이에 생기는 간극 및 반도체 칩 (4) 의 주변에, 수지로 이루어지는 언더필 (underfill) 재 (6) 를 주입한다. 따라서, 반도체 디바이스 (10) 의 내습성 및 기계적 강도의 향상을 꾀한다.
또한, 필요에 따라, 절연막의 외부 접속 단자 이외, 및 반도체 칩 (4) 과 그 외주부 상 이외의 절연막에, 절연성 재료로 이루어지는 솔더 레지스트 (solder resist) (7) 를 도포한다. 따라서, 도전성 이물이, 직접, 배선 패턴 (2, 3) 상에 부착됨으로 인한 쇼트를 방지할 수 있다.
또한, 반도체 디바이스 (10) 는 제조 과정에서는 도 2(a) 에 나타내는 연속하는 절연막에 연속하여 복수개가 형성된다. 따라서, 동 도 (a) 에 나타내는 바와 같이, 이러한 절연막에 있어서의 사용자 외형 (8) 으로 잘라냄으로써, 절연막으로 이루어지는 기판 (1) 에 반도체 칩 (4) 이 탑재된 하나의 반도체 디바이스 (10) 가 된다.
그런데, 본 실시형태의 액정 모듈 (20) 에서는, 도 1(a) 에 나타내는 바와 같이, 반도체 디바이스 (10) 는 액정 디스플레이 패널 (21) 및 PW 기판 (30) 에 대하여 이방성 도전 접착제 (ACF (11): Anisotropic Conductive Film) 를 사용하여 접착함으로써, 전기적으로 접속된다. 이러한 이방성 도전 접착제 (11) 는 두께 15∼45μm 의 접착성 막 속에, 직경 3∼15μm 의 도전 입자를 분산시킨 것이다. 따라서, 도전 입자가 막 속에 분산되어 있기 때문에, 이방성 도전 접착제 (11) 자체는 절연물이다. 그러나, 이러한 이방성 도전 접착제 (11) 를 회로 패턴 사이에 집어넣어, 가열 및 가압함으로써, 상하의 전극 사이의 도통을 취하고, 인접하는 전극 사이를 절연하여, 상하의 접착을 동시에 행할 수 있다.
여기서, 본 실시형태에서는 전술한 바와 같이, 기판 (1) 을 구성하는 절연막은 유기물로 이루어져 있고, 도 1(b) 에 나타내는 바와 같이, 이러한 기판 (1) 의 표면은 규소 커플링제 (31) 로 표면 처리된다.
상세하게는 본 실시형태에서는 기판 (1) 을 구성하는 절연막은 예를 들어 폴리이미드 등의 유기물로 이루어진다. 이러한 폴리이미드는 주쇄에 이미드 결합을 갖는 플라스틱이며, 내열성이 가장 우수한 플라스틱 중 하나이다. 또한, 기판 (1) 을 구성하는 절연막은 반드시 이것에 한정되지 않고, 다른 유기물로 이루어질 수도 있다.
한편, 규소 커플링제 (31) 는 본 실시형태에서는 예를 들어, 구성 원소로서, SiOn, Si(OH)n, SiOn(OH)n 등의 SiX 의 구조를 갖는 것이 사용된다. 또한, n 의 개수는 가변이다.
즉, 일반적으로, 유기물로 이루어지는 절연막의 표면에서는 물 (H2O) 분자의 물리 흡착 (반데르발스 결합) 및 화학 흡착 (수소 결합) 이 일어나므로, 절연막의 표면에는 물의 다분자층이 존재한다. 따라서, 절연막의 표면은 친수기로 되어 있다. 따라서, 이러한 친수기로 되어 있는 절연막의 표면에, 예를 들어 에폭시 수지계의 이방성 도전 접착제 (11) 를 접촉시켰을 때에, 에폭시 수지의 수산기 (-OH) 와 표면에 흡착된 수분자 사이에서 결합이 일어나, 에폭시 수지의 접착성은 저하된다. 따라서, 신속하게 절연막의 표면에서 물의 다분자층을 제거하여, 절연막의 표면을 소수성으로 하기 위해서, 규소 커플링제 (31) 에 의해서 절연막의 표면을 처리한다. 이와 같이, 절연막에, 규소 커플링제 (31) 를 도포하는 등의 표면 처리를 행함으로써, 규소 커플링제 (31) 는 절연막 표면의 수산기 (-OH) 와 반응하여, 절연막의 표면을 소수기로 한다. 따라서, 절연막과 에폭시 수지계의 이방성 도전 접착제 (11) 의 접착 강도가 향상된다.
본 실시형태에서는, 규소 커플링제 (31) 의 구성 원소인 규소 (Si) 는 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재하는 것이 바람직하다. 즉, 규소 커플링제 (31) 는 용제를 함유하고 있고, 건조시킴으로써, 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재한다. 또한, 규소 커플링제 (31) 의 구성 원소인 규소 (Si) 가 절연막의 표면에 1.0∼6.0 원자% (표면 원소 농도) 로 존재하는 것이 보다 바람직하다.
이러한 규소 커플링제 (31) 의 존재에 의해, 후술하는〔실시예〕에 나타내는 바와 같이, 종래에 비하여, 이방성 도전 접착제 (11) 와 기판 (1) 을 구성하는 절연막의 부착 강도가 향상된다. 따라서, 예를 들어, 액정 디스플레이 패널 (21) 에 대하여 반도체 디바이스 (10) 의 부분을 구부린 경우 등에 있어서도, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 박리를 방지할 수 있다. 또한, 도 7 에 나타내는 바와 같이, 절연막의 표면에 규소 커플링제 (31) 를 0.4 원자% (표면 원소 농도) 이하로 존재시킨 것은 표면 처리하지 않은 경우와 마찬가지로, 밀착성 향상이 관찰되지 않는다. 또한, 규소 커플링제 (31) 를 13 원자% (표면 원소 농도) 이상으로 존재시키면 접합 강도가 저하된다.
다음으로, 본 실시형태의 반도체 디바이스 (10) 및 액정 모듈 (20) 의 제조 방법에 관해서 설명한다.
우선, 절연막에 대하여, 규소 커플링제 (31) 로 표면을 처리한다. 표면 처리하는 경우에는 예를 들어, 절연막의 양면에서 규소 커플링제 (31) 를 분사하여 도장한 후, 건조시킨다. 건조는 열을 가할 수도 있다. 또한, 반드시 절연막의 양면에 한정되지 않고, 일방의 표면만일수도 있다. 따라서, 규소 커플링제 (31) 가 절연막에 부착되어 표면 처리된다. 또한, 도장에 관해서도, 분사 도장에 한정되지 않고, 브러시 도장, 롤러 도장 등의 일반적인 도장으로 충분하다.
이어서, 도 2(a), 도 2(b) 에 나타내는 바와 같이, 유기물로 이루어지는 절연막으로 형성된 기판 (1) 에 배선 패턴 (2, 3) 을 형성하고, 또한 이들 배선 패턴 (2, 3) 에 배선 패턴 (2, 3) 을 접속하여 반도체 디바이스 (10) 를 형성한다. 또한, 이러한 반도체 디바이스 (10) 의 형성 공정은 연속한 절연막 상에서 행해지 고, 최종적으로는 사용자 외형 (8) 으로 잘려져, 개개의 반도체 디바이스 (10) 가 된다.
이어서, 도 1(a) 에 나타내는 바와 같이, 반도체 디바이스 (10) 의 배선 패턴 (2) 과 액정 디스플레이 패널 (21) 을 이방성 도전 접착제 (11) 를 사용하여 전기적으로 접속한다. 또한, 반도체 디바이스 (10) 의 배선 패턴 (3) 과 PW 기판 (30) 의 접속도 행해진다. 따라서, 액정 모듈 (20) 이 완성된다.
본 실시형태의 액정 모듈 (20) 에서는 규소 커플링제 (31) 에 의한 표면 처리에 의해, 이방성 도전 접착제 (11) 와 기판 (1) 을 구성하는 절연막의 부착 강도가 향상된다. 따라서, 반도체 디바이스 (10) 의 절연막을 종래보다 구부리더라도, 양자가 용이하게 박리되지 않는다. 따라서, 기판 (1) 과 이방성 도전 접착제 (11) 가 박리됨으로 인한 전기적 문제를 저감할 수 있고, 종래 필요하였던 보강제의 추가 도포도 필요가 없다.
또한, 본 발명은 전술한 실시형태에 한정되지 않고, 본 발명의 범위 내에서 여러 가지의 변경이 가능하다. 예를 들어, 전술한 실시형태에서는 액정 모듈 (20) 에 형성되는 반도체 디바이스 (10) 는 반도체 칩 (4) 이 하나인 것처럼 설명하였지만, 반드시 이에 한정되는 것은 아니고, 예를 들어, 도 3 에 나타내는 바와 같이, 기판 (1) 상에 복수의 반도체 칩 (41, 42) 이 탑재된 반도체 디바이스 (40) 일 수도 있다. 즉, 반도체 칩 (4) 은 2, 3개 이상일 수도 있다.
또한, 이들 복수의 반도체 칩 (41, 42) 에 관해서도, 반드시 동일한 기능을 갖는 것은 아니고, 예를 들어, 액정 디스플레이 구동용, 시스템용, 또는 메모리용 등의 각종 기능의 반도체 칩일 수도 있다. 구체적으로는 액정 구동 드라이버용의 반도체 칩 (41), 액정 구동 컨트롤러용의 반도체 칩 (42) 등이다.
또한, 반도체 디바이스 (40) 에 있어서의 기판 (1) 상에는 반도체 칩 (41, 42) 뿐만 아니라, 필요에 따라, 예를 들어 저항, 콘덴서, LED (Light Emitting Diode) 등의 전자 부품 (43) 도 탑재될 수 있다.
또한, 전술한 설명에서는 배선 패턴 (2, 3) 은 예를 들어, 주석 (Sn) 또는 주석 (Sn) 도금으로 이루어진 것으로 하였으나, 반드시 이것에 한정되는 것은 아니고, 예를 들어, 도 4 에 나타내는 바와 같이, 배선 패턴 (2, 3) 을, 예를 들어, 금 (Au) 또는 금 (Au) 도금으로 이루어지는 것으로 할 수도 있다.
따라서, 금 (Au) 또는 금 (Au) 도금으로 이루어지는 배선 패턴 (2, 3) 과, 금 (Au) 으로 이루어지는 범프 전극 (5) 의 동종의 금(Au) 에 의한 접합이 가능해지므로, 전송 효율이 향상된다.
이와 같이, 본 실시형태의 반도체 디바이스 (10) 는 유기물로 이루어지는 절연막으로 형성된 기판 (1) 에 배선 패턴 (2, 3) 을 갖고, 반도체 칩 (4) 이 탑재되어 있고, 또한 액정 디스플레이 패널 (21) 및 PW 기판 (30) 과 이방성 도전 접착제 (11) 로 전기적으로 접속된다.
그리고, 본 실시형태에서는 유기물로 이루어지는 절연막의 표면은 규소 커플링제 (31) 로 표면 처리된다. 따라서, 반도체 디바이스 (10) 의 배선 패턴 (2, 3) 과 액정 디스플레이 패널 (21) 및 PW 기판 (30) 의 각 배선을 이방성 도전 접착제 (11) 를 사용하여 전기적으로 접속하였을 때에, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성이 향상된다. 또한, 그 파급 효과로서, 박리로 인한 전기적 문제를 저감할 수 있고, 보강제를 추가로 도포할 필요가 없어 비용을 저감할 수 있다.
따라서, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 반도체 디바이스 (10) 를 제공할 수 있다.
또한, 본 실시형태의 반도체 디바이스 (10) 에서는 절연막은 폴리이미드로 이루어진다. 따라서, 폴리이미드로 이루어지는 절연막을 규소 커플링제로 표면 처리함으로써, 밀착성 향상 효과가 높아진다.
또한, 본 실시형태의 반도체 디바이스 (10) 에서는 규소 커플링제 (31) 의 구성 원소인 규소 (Si) 가 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재한다. 따라서, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성을 확실히 향상시킬 수 있다.
또한, 본 실시형태의 반도체 디바이스 (40) 에서는 기판 (1) 에는 각종 기능의 반도체 칩 (4) 을 탑재할 수 있다. 예를 들어, 액정 디스플레이 구동용, 시스템용, 또는 메모리용 등의 각종 기능의 반도체 칩 (41, 42) 이다.
따라서, 반도체 칩 (41, 42) 의 기능의 종류를 막론하고, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성을 향상시킬 수 있다.
또한, 본 실시형태의 반도체 디바이스 (40) 에서는, 기판 (1) 에는 복수의 반도체 칩 (41, 42) 을 탑재할 수 있다.
따라서, 복수의 반도체 칩 (41, 42) 이 탑재된 반도체 디바이스 (40) 에 있어서도, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성을 향상시킬 수 있다.
또한, 본 실시형태의 반도체 디바이스 (10, 40) 에서는 반도체 칩 (4, 42, 42) 에 형성되어 있는 범프 전극은 금 (Au) 으로 이루어지는 한편, 기판 (1) 상의 배선 패턴 (2, 3) 은 주석 (Sn) 또는 주석 (Sn) 도금으로 이루어져 있는 것이 바람직하다.
따라서, 반도체 칩 (4, 42, 42) 의 범프 전극 (5) 과 기판 (1) 상의 배선 패턴 (2, 3) 의 접합 방식이, 금 (Au)-주석 (Sn) 의 합금 접합에 의해서 행해지므로 접합 강도가 높아진다.
또한, 본 실시형태의 반도체 디바이스 (10, 40) 에서는 반도체 칩 (4, 42, 42) 에 형성되어 있는 범프 전극 (5) 은 금 (Au) 으로 이루어지고, 기판 (1) 상의 배선 패턴 (2, 3) 도 금 (Au) 또는 금 (Au) 도금으로 이루어져 있는 것이 바람직하다.
따라서, 반도체 칩 (4, 42, 42) 의 범프 전극 (5) 과 기판 (1) 상의 배선 패턴 (2, 3) 의 접합 방식이, 금 (Au)-금 (Au) 의 접합에 의해서 행해지므로 접합 강도가 높아진다.
또한, 본 실시형태의 반도체 디바이스 (40) 에서는, 기판 (1) 에는 반도체 칩 (42, 42) 에 더하여, 저항, 콘덴서, LED 등의 전자 부품 (43) 이 탑재될 수도 있다.
따라서, 반도체 칩 (42, 42) 에 더하여, 저항, 콘덴서, LED 등의 전자 부품 (43) 이 탑재된 반도체 디바이스 (40) 에 있어서, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성을 향상시킬 수 있다.
또한, 본 실시형태의 액정 모듈 (20) 은 액정 디스플레이 패널 (21) 과 반도체 디바이스 (10) 가 이방성 도전 접착제 (11) 로 전기적으로 접속되어 있고, 이러한 반도체 디바이스 (10) 는 유기물로 이루어지는 절연막의 표면이 규소 커플링제 (31) 로 표면 처리된다.
따라서, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 액정 모듈 (20) 을 제공할 수 있다.
또한, 본 실시형태의 액정 모듈 (20) 을 제조할 때에는 유기물로 이루어지는 절연막을 규소 커플링제 (31) 로 표면 처리한 후, 유기물로 이루어지는 절연막으로 형성된 기판 (1) 에 배선 패턴 (2, 3) 을 형성하고, 또한 그 배선 패턴 (2, 3) 에 반도체 칩 (4) 을 접속하여 반도체 디바이스 (10) 를 형성한다. 이 때, 규소 커플링제 (31) 는 구성 원소인 규소 (Si) 가, 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재한다. 또한, 먼저 반도체 디바이스 (10) 를 형성한 후, 유기물로 이루어지는 절연막을 규소 커플링제 (31) 로 표면 처리할 수도 있다.
그 후, 반도체 디바이스 (10) 의 배선 패턴 (2, 3) 과 액정 디스플레이 패널 (21) 을 이방성 도전 접착제 (11) 를 사용하여 전기적으로 접속한다.
따라서, 절연막으로 이루어지는 기판 (1) 과 이방성 도전 접착제 (11) 의 밀 착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 액정 모듈 (20) 의 제조 방법을 제공할 수 있다.
〔실시예 1〕
이하, 전술한 실시형태에 기재한 구성에 관해서, 효과를 확인하기 위해서 검증 실험을 행하였으므로 이를 설명한다.
먼저, 규소 커플링제 (31) 로 표면 처리한 절연막과 이방성 도전 접착제 (11) 의 밀착 강도에 관해서 검증하였다.
규소 커플링제 (31) 는 SiX 를 용제에 혼입한 것을 사용하고, 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재하도록 하였다.
밀착 강도의 측정에 있어서는 도 5 에 나타내는 바와 같이, 우선, 액정 디스플레이 패널 (21) 의 TFT 기판 (21a) 에 이방성 도전 접착제 (11) 를 사이에 넣고 기판 (1) 의 구성 재료인 절연막을 접착하였다. 그 후, 인장 각도를 90도로 하여, 인장 지그 (50) 로 절연막을 잡아당겼다.
따라서, 도 6 (a) 에 나타내는 바와 같이, 60℃/90%RH 에서의 방치 시간 0시간 후, 100시간 후, 300시간 후, 500시간 후의 어느 시간에서나, 도 6(b) 에 나타내는 규소 커플링제 (31) 를 도포처리하지 않은 COF 에 비하여, 밀착 강도가 향상되어 있음을 알 수 있었다. 전체적으로는 밀착성이 약 88% (316/168=1.88) 향상되었다. 또한, 도 6(a), 도 6(b) 에 나타내는 이방성 도전 접착제 (11) 의 접합 강도의 값은 절연막 폭의 단위 길이를 기준으로 한 값이며, 각 샘플에 있어서, 복수 시료 중의 최소치를 나타낸다.
또한, 도 7 에, 규소 커플링제 (31) 의 첨가량에 의한 밀착 강도 측정 결과를 나타내었다. 따라서, 절연막의 표면에 규소 커플링제 (31) 를 0.4 원자% (표면 원소 농도) 이하로 존재시킨 것에서는, 표면 처리하지 않은 경우와 마찬가지로, 밀착성 향상이 관찰되지 않았다. 또한, 규소 커플링제 (31) 를 13 원자% (표면 원소 농도) 이상으로 존재시키면 접합 강도가 저하되었다.
〔실시예 2〕
다음으로, 액정 모듈 (20) 의 제조시에는, 용제에 의한 세정이 행해지므로, 이러한 용제를 대상으로 하는 내용제성에 관해서도 확인 실험을 하였다.
용제로서 세정에 사용되는 이소프로필알코올과 아세톤을 사용하였다. 시험은 규소 커플링제 (31) 로 표면 처리한 절연막을, 상온에서 이들 이소프로필알코올과 아세톤에 1시간, 침지한 후, 육안으로 관찰하였다. 또한, 이러한 경우에도, 규소 커플링제 (31) 는 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 존재하도록 하였다.
그 결과, 표 1 에 나타내는 바와 같이, 규소 커플링제 (31) 로 표면 처리한 절연막은 표면 처리하지 않은 절연막과 마찬가지로, 박리, 부풀음, 용해, 크랙에 대해서, 이상이 없었다.
용제명 샘플 표면 처리하지 않은 COF 표면 처리한 COF
이소프로필알코올 1 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
2 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
3 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
4 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
5 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
6 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
7 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
8 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
아세톤 1 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
2 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
3 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
4 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
5 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
6 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
7 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
8 박리, 부풀음, 용해, 크랙 없음 박리, 부풀음, 용해, 크랙 없음
이상과 같이, 본 발명의 반도체 디바이스에서는 절연막이 폴리이미드로 이루어지는 것이 바람직하다.
일반적으로, 반도체 디바이스의 기판은 고내열성을 갖는 폴리이미드로 이루어지는 절연막이 사용되는 경우가 많다. 한편, 폴리이미드와, 예를 들어 에폭시 수지가 다용되는 이방성 도전 접착제와의 밀착성은 그다지 좋지 않다. 따라서, 폴리이미드로 이루어지는 절연막을 규소 커플링제로 표면 처리함으로써, 밀착성향상 효과가 높아진다.
또한, 본 발명의 반도체 디바이스에서는, 기판에는 각종 기능의 반도체 칩을 탑재할 수 있다. 예를 들어, 액정 디스플레이 구동용, 시스템용, 또는 메모리용 등의 각종 기능의 반도체 칩이다.
따라서, 반도체 칩의 기능의 종류를 막론하고, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시킬 수 있다.
또한, 본 발명의 반도체 디바이스에서는, 기판에는 복수의 반도체 칩을 탑재할 수 있다.
따라서, 복수의 반도체 칩이 탑재된 반도체 디바이스에 있어서도, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시킬 수 있다.
또한, 본 발명의 반도체 디바이스에서는 반도체 칩에 형성되어 있는 범프 전극은 금 (Au) 으로 이루어지는 한편, 기판 상의 배선 패턴은 주석 (Sn) 또는 주석 (Sn) 도금으로 이루어져 있는 것이 바람직하다.
따라서, 반도체 칩의 범프 전극과 기판 상의 배선 패턴의 접합 방식이, 금 (Au)-주석 (Sn) 의 합금 접합에 의해서 행해지므로 접합 강도가 높아진다.
또한, 본 발명의 반도체 디바이스에서는 반도체 칩에 형성되어 있는 범프 전극은 금 (Au) 으로 이루어지고, 기판 상의 배선 패턴도 금 (Au) 또는 금 (Au) 도금으로 이루어져 있는 것이 바람직하다.
따라서, 반도체 칩의 범프 전극과 기판 상의 배선 패턴의 접합 방식이, 금 (Au)-금 (Au) 의 접합에 의해서 행해지므로 전송 효율이 향상된다.
또한, 본 발명의 반도체 디바이스에서는, 기판에는 반도체 칩에 더하여, 저항, 콘덴서, LED 등의 전자 부품이 탑재되어 있는 것이 바람직하다.
따라서, 반도체 칩에 더하여, 저항, 콘덴서, LED 등의 전자 부품이 탑재된 반도체 디바이스에 있어서, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시킬 수 있다.
또한, 본 발명의 디스플레이 모듈은 전술한 과제를 해결하기 위해서, 반도체 디바이스를 사용한 디스플레이 모듈로서, 디스플레이 패널과 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있는 것을 특징으로 한다.
전술한 발명에 의하면, 디스플레이 모듈은 디스플레이 패널과 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있고, 이러한 반도체 디바이스는 유기물로 이루어지는 절연막의 표면이 규소 커플링제로 표면 처리된다.
따라서, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 디스플레이 모듈을 제공할 수 있다.
또한, 본 발명의 디스플레이 모듈에서는 디스플레이 패널이 액정 디스플레이 패널인 것이 바람직하다.
따라서, 액정 디스플레이 패널에 반도체 디바이스를 접합하는 경우에, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 액정 디스플레이 모듈을 제공할 수 있다.
또한, 본 발명의 반도체 디바이스의 제조 방법은 전술한 과제를 해결하기 위해서, 유기물로 이루어지는 절연막을, 구성 원소인 규소 (Si) 가 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 존재하는 규소 커플링제로 표면 처리하는 공정과, 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 형성하고, 또한 반도체 칩을 탑재하는 공정을 포함하는 것을 특징으로 한다. 또한, 절연막에 대한 표면 처리는 절연막의 표면 또는 이면 중 어느 일방, 또는 이들 양방을 처리할 수도 있다. 또한, 먼저, 기판에 반도체 칩을 탑재한 후, 유기물로 이루어지는 절연막을 규소 커플링제로 표면 처리할 수도 있다.
전술한 발명에 의하면, 반도체 디바이스를 제조할 때에는 유기물로 이루어지는 절연막을 규소 커플링제로 표면 처리한 후, 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 형성하고, 또한 반도체 칩을 탑재한다. 또한, 규소 커플링제는 구성 원소인 규소 (Si) 가 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 존재한다.
따라서, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시켜, 밀착 보강재의 추가를 배제할 수 있는 반도체 디바이스의 제조 방법을 제공할 수 있다.
또한, 발명의 상세한 설명의 항에서 이루어진 구체적인 실시태양 또는 실시예는 어디까지나 본 발명의 기술 내용을 밝히는 것으로서, 그러한 구체예에만 한정하여 좁은 의미로 해석되어서는 안되고, 본 발명의 정신과 후술하는 특허 청구 사항의 범위 내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.
본 발명은 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의 제조 방법을 제공하여, 절연막으로 이루어지는 기판과 이방성 도전 접착제의 밀착성을 향상시킴으로써 밀착 보강재의 추가를 배제할 수 있는 효과가 있다.

Claims (22)

  1. 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 갖고, 반도체 칩이 탑재되는 반도체 디바이스에 있어서,
    상기 절연막의 적어도 한쪽의 표면에 규소 커플링제가 처리되고, 상기 규소 커플링제의 구성 원소인 규소 (Si) 는 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재하는 것을 특징으로 하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 절연막은 폴리이미드로 이루어지는 것을 특징으로 하는 반도체 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판에는 각종 기능의 반도체 칩을 탑재할 수 있는 것을 특징으로 하는 반도체 디바이스.
  4. 제 3 항에 있어서,
    상기 기판에는 복수의 반도체 칩이 탑재되어 있는 것을 특징으로 하는 반도체 디바이스.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 칩에 형성되어 있는 범프 (bump) 전극은 금 (Au) 으로 이루어지는 한편, 상기 기판 상의 배선 패턴은 주석 (Sn) 또는 주석 (Sn) 도금으로 이루어져 있는 것을 특징으로 하는 반도체 디바이스.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 칩에 형성되어 있는 범프 전극은 금 (Au) 으로 이루어지고, 상기 기판 상의 배선 패턴도 금 (Au) 또는 금 (Au) 도금으로 이루어져 있는 것을 특징으로 하는 반도체 디바이스.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 기판에는 반도체 칩에 더하여, 저항, 콘덴서, LED 등의 전자 부품이 탑재되어 있는 것을 특징으로 하는 반도체 디바이스.
  8. 제 1 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  9. 제 2 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으 로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  10. 제 3 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  11. 제 4 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  12. 제 5 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  13. 제 6 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  14. 제 7 항에 기재된 반도체 디바이스를 사용한 디스플레이 모듈로서,
    디스플레이 패널과 상기 반도체 디바이스가 이방성 도전 접착제로 전기적으 로 접속되어 있는 것을 특징으로 하는 디스플레이 모듈.
  15. 제 8 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플레이 모듈.
  16. 제 9 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플레이 모듈.
  17. 제 10 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플레이 모듈.
  18. 제 11 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플레이 모듈.
  19. 제 12 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플 레이 모듈.
  20. 제 13 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플레이 모듈.
  21. 제 14 항에 있어서,
    상기 디스플레이 패널은 액정 디스플레이 패널인 것을 특징으로 하는 디스플레이 모듈.
  22. 유기물로 이루어지는 절연막을, 구성 원소인 규소 (Si) 가 절연막의 표면에 0.5∼12.0 원자% (표면 원소 농도) 로 존재하는 규소 커플링제로 표면 처리하는 공정; 및
    상기 유기물로 이루어지는 절연막으로 형성된 기판에 배선 패턴을 형성하고, 반도체 칩을 탑재하는 공정을 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020060005114A 2005-01-18 2006-01-17 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법 KR100692171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00010847 2005-01-18
JP2005010847A JP4064403B2 (ja) 2005-01-18 2005-01-18 半導体装置、表示モジュール、半導体チップ実装用フィルム基板の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060083914A true KR20060083914A (ko) 2006-07-21
KR100692171B1 KR100692171B1 (ko) 2007-03-12

Family

ID=36683033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005114A KR100692171B1 (ko) 2005-01-18 2006-01-17 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법

Country Status (5)

Country Link
US (1) US7638854B2 (ko)
JP (1) JP4064403B2 (ko)
KR (1) KR100692171B1 (ko)
CN (1) CN100416812C (ko)
TW (1) TWI290361B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090080A (ko) * 2012-11-30 2015-08-05 린텍 가부시키가이샤 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102105922A (zh) * 2008-09-29 2011-06-22 夏普株式会社 显示装置
KR101030991B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지의 장착구조 및 이를 적용한 플라즈마 디스플레이 장치
KR101030990B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
JP5512888B2 (ja) 2010-06-29 2014-06-04 クーレッジ ライティング インコーポレイテッド 柔軟な基板を有する電子素子
GB2494223B (en) * 2012-03-02 2014-03-12 Novalia Ltd Circuit board assembly
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
JP5840598B2 (ja) 2012-12-17 2016-01-06 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、電子機器及びタッチ検出機能付き表示装置の製造方法
TWI575673B (zh) * 2014-11-07 2017-03-21 瑞鼎科技股份有限公司 雙面覆晶薄膜封裝結構及其製造方法
KR102305489B1 (ko) * 2015-01-26 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN110637506B (zh) * 2017-05-15 2022-05-13 Lg伊诺特有限公司 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338377A (en) * 1979-10-10 1982-07-06 Minnesota Mining And Manufacturing Company Sulfonato-organosilanol compounds and aqueous solutions thereof
US4678688A (en) * 1983-12-28 1987-07-07 Shin-Etsu Chemical Co., Ltd. Method for forming a surface film of cured organosilicon polymer on a substrate surface
US5098814A (en) * 1990-04-26 1992-03-24 Eastman Kodak Company Laminate for the formation of beam leads for IC chip bonding
US5122436A (en) * 1990-04-26 1992-06-16 Eastman Kodak Company Curable composition
CA2059733C (en) * 1991-01-23 1999-10-05 Kazufumi Ogawa Water- and oil-repelling film and method of manufacturing the same
JP3074661B2 (ja) 1992-11-20 2000-08-07 宇部興産株式会社 ポリイミドシロキサン組成物
JP3417674B2 (ja) * 1994-04-14 2003-06-16 ナトコ株式会社 液晶用スペーサ
US5736249A (en) * 1994-08-16 1998-04-07 Decora, Incorporated Non-stick polymer-coated articles of manufacture
JPH0859795A (ja) * 1994-08-23 1996-03-05 Hitachi Ltd 半導体装置
JP3331153B2 (ja) * 1997-07-14 2002-10-07 株式会社巴川製紙所 ポリイミドフィルム−金属薄膜の複合フィルムの製造方法
US5869219A (en) 1997-11-05 1999-02-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for depositing a polyimide film
US6545121B1 (en) * 1998-01-28 2003-04-08 Ube Industries, Ltd. Polyimide film having denatured surface
JPH11297762A (ja) * 1998-04-13 1999-10-29 Denso Corp 電子部品の実装構造及び実装方法
US20020123592A1 (en) * 2001-03-02 2002-09-05 Zenastra Photonics Inc. Organic-inorganic hybrids surface adhesion promoter
JP2003086728A (ja) * 2001-07-05 2003-03-20 Matsushita Electric Ind Co Ltd 高周波回路の製作方法及びそれを用いた装置
MXPA04000740A (es) 2001-07-26 2004-07-08 Applied Extrusion Technologies Peliculas de deslizamiento de poliolefina biaxialmente orientadas con propiedades de adhesion y llanura mejoradas.
KR20030017246A (ko) * 2001-08-24 2003-03-03 주식회사 유피디 플라즈마 디스플레이 패널의 격벽 형성용 소프트 몰드제작방법 및 그를 이용한 격벽 형성방법
TWI250190B (en) * 2001-10-03 2006-03-01 Dow Corning Toray Silicone Adhesive sheet of cross-linked silicone, method of manufacturing thereof, and device
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
JP4242833B2 (ja) * 2002-07-10 2009-03-25 エルジー・ケム・リミテッド エステル基又はアセチル基を含むノルボルネン系付加重合体の製造方法
KR100561068B1 (ko) * 2002-07-10 2006-03-15 주식회사 엘지화학 노보넨-에스테르계 부가중합체 및 이의 제조방법
TW588806U (en) 2003-02-24 2004-05-21 Ampire Co Ltd Structure improvement of liquid crystal display module
JP2007035658A (ja) 2003-10-17 2007-02-08 Mitsui Mining & Smelting Co Ltd ポリイミド樹脂基材及びそのポリイミド樹脂基材を用いた配線板
JP2005227701A (ja) * 2004-02-16 2005-08-25 Dow Corning Corp 光伝送部材用硬化性オルガノポリシロキサン組成物、オルガノポリシロキサン硬化物からなる可撓性光伝送部材、および可撓性光伝送部材の製造方法
JP2005322682A (ja) * 2004-05-06 2005-11-17 Nippon Steel Chem Co Ltd 積層体及びこれを用いたフレキシブル回路基板
US8088440B2 (en) * 2004-11-24 2012-01-03 Guardian Industries Corp. Hydrophobic coating including underlayer(s) deposited via flame pyrolysis
KR100656247B1 (ko) * 2004-11-30 2006-12-11 한국화학연구원 실란계 커플링제를 이용한 폴리이미드 필름의표면개질방법, 그를 이용한 동박 적층 필름의 제조방법 및그로 제조된 2층 구조의 동박 적층필름
CN1320007C (zh) * 2005-05-24 2007-06-06 苏州华飞微电子材料有限公司 含硅偶联剂的共聚物成膜树脂及其193nm光刻胶

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090080A (ko) * 2012-11-30 2015-08-05 린텍 가부시키가이샤 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20060157827A1 (en) 2006-07-20
CN1808712A (zh) 2006-07-26
KR100692171B1 (ko) 2007-03-12
TW200631150A (en) 2006-09-01
JP2006202856A (ja) 2006-08-03
US7638854B2 (en) 2009-12-29
TWI290361B (en) 2007-11-21
CN100416812C (zh) 2008-09-03
JP4064403B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
KR100692171B1 (ko) 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
KR100713333B1 (ko) 다층 이방성 도전 필름
JP4987880B2 (ja) 異方性導電フィルムを用いた回路基板接続構造体及び接着方法、及びこれを用いた接着状態評価方法
KR100784743B1 (ko) 반도체 장치 및 그 제조 방법
US20110182046A1 (en) Electronic circuit device, method for manufacturing the same, and display device
JP2018056277A (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JPH0738502B2 (ja) 回路基板の接続方法
TW200307846A (en) Liquid crystal display device
TWI391042B (zh) 撓性薄膜及包含它之顯示裝置
JP2005310905A (ja) 電子部品の接続構造
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
KR20100010694A (ko) 3층 이방성 도전 필름 및 이의 제조방법
JP5026032B2 (ja) 液晶表示装置とその製造方法
WO2011040081A1 (ja) 基板モジュールおよびその製造方法
JPS6329729A (ja) 液晶セル
JPH06314866A (ja) フレキシブル基板およびその接続方法
KR100735211B1 (ko) 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름
JP3092880B2 (ja) パネルの実装方法
US5860212A (en) Method of coating a conductive substance on a transparent electrode formed on a substrate and method of mounting a semiconductor device or film substrate on the substrate
US20030031001A1 (en) Flat panel display and printed circuit board used therein
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
KR100646068B1 (ko) 이방성 도전 필름
JPH11195860A (ja) 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee