KR20150090080A - 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법 - Google Patents

경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150090080A
KR20150090080A KR1020157013915A KR20157013915A KR20150090080A KR 20150090080 A KR20150090080 A KR 20150090080A KR 1020157013915 A KR1020157013915 A KR 1020157013915A KR 20157013915 A KR20157013915 A KR 20157013915A KR 20150090080 A KR20150090080 A KR 20150090080A
Authority
KR
South Korea
Prior art keywords
resin film
forming layer
curable resin
sheet
film forming
Prior art date
Application number
KR1020157013915A
Other languages
English (en)
Other versions
KR102224971B1 (ko
Inventor
유이치 고조네
마사아키 후루다테
이사오 이치카와
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20150090080A publication Critical patent/KR20150090080A/ko
Application granted granted Critical
Publication of KR102224971B1 publication Critical patent/KR102224971B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/16—Layered products comprising a layer of synthetic resin specially treated, e.g. irradiated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/14—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by a layer differing constitutionally or physically in different parts, e.g. denser near its faces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C09J7/02—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

(과제) 접착 필름이나 보호막의 전구체로서 기능하는 수지막 형성층 혹은 그 경화 후의 수지막과, 피착체인 반도체 칩, 반도체 웨이퍼의 접착성을 향상시키는 것을 목적으로 하고 있다.
(해결 수단) 본 발명에 관련된 경화성 수지막 형성층이 형성된 시트는 지지 시트와, 그 지지 시트 상에 박리 가능하게 형성된 경화성 수지막 형성층을 갖고, 그 경화성 수지막 형성층은 경화성 바인더 성분 및 실란 커플링제 (C) 를 포함하고, 또한 경화성 수지막 형성층의 경화 후의 수지막에 있어서, 수지막의 적어도 1 표면에 있어서의 실란 커플링제 (C) 유래의 표면 규소 원소 농도 (X) 가 그 표면으로부터 깊이 방향으로 40 ∼ 60 ㎚, 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 적어도 각 1 점, 합계 3 점 이상에서 측정한 실란 커플링제 (C) 유래의 내부 규소 원소 농도의 평균치 (Y) 의 3.4 배 이상인 것을 특징으로 하고 있다.

Description

경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법 {SHEET PROVIDED WITH CURABLE RESIN FILM-FORMING LAYER AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING SHEET}
본 발명은 반도체 칩에 있어서의 접착 필름 혹은 보호막으로서 기능하는 수지막을 높은 접착 강도로 형성할 수 있는 경화성 수지막 형성층이 형성된 시트에 관한 것이다. 또한, 본 발명은 상기 경화성 수지막 형성층이 형성된 시트를 사용한 반도체 장치의 제조 방법에 관한 것이다.
실리콘, 갈륨비소 등의 반도체 웨이퍼는 큰 직경 상태로 제조된다. 반도체 웨이퍼는, 소자 소편 (반도체 칩) 으로 절단 분리 (다이싱) 된 후에, 다음 공정인 본딩 공정으로 옮겨지고 있다. 이 때, 반도체 웨이퍼는 다이싱 시트라고 불리는 점착 시트에 첩착된 상태로 다이싱, 세정, 건조, 엑스펀딩 및 픽업의 각 공정이 가해진 후, 다음 공정인 본딩 공정으로 이송된다.
이들 공정 중에서, 픽업 공정 및 본딩 공정의 프로세스를 간략화하기 위해서, 웨이퍼 고정 기능과 다이 접착 기능을 동시에 겸비한 다이싱·다이 본드 시트가 다양하게 제안되어 있다 (예를 들어 특허문헌 1 참조). 다이싱·다이 본드 시트는 이른바 다이렉트 다이 본딩을 가능하게 하고, 다이 고정용 접착제의 도포 공정을 생략할 수 있다. 다이싱·다이 본드 시트를 사용함으로써, 접착제층이 형성된 반도체 칩을 얻을 수 있고, 칩의 다이렉트 다이 본딩이 가능해진다.
최근의 반도체 장치에 대한 요구 물성은 매우 엄격한 것이 되고 있어, 가혹한 환경하에서도, 접착 계면에 있어서의 박리 등의 문제를 확실하게 억제하는 것이 강하게 요구되고 있다. 접착 강도 향상을 위해서 접착제층에 실란 커플링제를 첨가하는 것도 널리 실시되고 있다 (특허문헌 1 : 일본 공개특허공보 2000-17246호). 그러나, 접착제층에 실란 커플링제를 첨가해도, 기대한 만큼으로는 접착 강도, 특히 전단 강도가 향상되지 않는 경우가 있다.
또한, 최근, 이른바 페이스 다운 (face down) 방식이라고 불리는 실장법을 사용한 반도체 장치의 제조가 실시되고 있다. 페이스 다운 방식에 있어서는, 회로면 상에 범프 등의 전극을 갖는 반도체 칩 (이하, 간단히 「칩」 이라고도 한다) 이 이용되고, 그 전극이 기판과 접합된다. 이 때문에, 칩의 회로면과는 반대측의 면 (칩 이면) 은 노출이 되는 경우가 있다.
이 노출된 칩 이면은 유기막에 의해 보호되는 경우가 있다. 종래, 이 유기막으로 이루어지는 보호막을 갖는 칩은 액상의 수지를 스핀 코트법에 의해 웨이퍼 이면에 도포하고, 건조시키고, 경화시켜 웨이퍼와 함께 보호막을 절단하여 얻어진다. 그러나, 이와 같이 하여 형성되는 보호막의 두께 정밀도는 충분하지 않기 때문에, 제품의 수율이 저하하는 경우가 있었다.
상기 문제를 해결하기 위해서, 열 경화성 성분 또는 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 보호막 형성층을 갖는 칩용 보호막 형성용 시트가 개시되어 있다 (특허문헌 2 : 일본 공개특허공보 2009-138026호). 이와 같은 보호막 형성층에 있어서도, 실란 커플링제를 이용하여 칩과 보호막의 접착성을 향상시켜, 보호막과 칩의 계면에 있어서의 박리를 억제하고 있지만, 기대한 만큼으로는 접착 강도, 전단 강도가 향상되지 않는 경우가 있다.
일본 공개특허공보 2000-17246호 일본 공개특허공보 2009-138026호
본 발명은 상기와 같은 종래 기술을 감안하여 이루어진 것으로, 접착 필름이나 보호막의 전구체로서 기능하는 수지막 형성층 혹은 그 경화 후의 수지막 (이하, 「경화막」 이라고 하는 경우가 있다) 과, 피착체인 반도체 칩, 반도체 웨이퍼의 접착성을 향상시키는 것을 목적으로 하고 있다.
이러한 과제를 해결하기 위하여 본 발명자들은 예의 검토를 실시하였다. 그 결과, 단순하게 실란 커플링제를 수지막 형성층 중에 첨가하여, 실란 커플링제가 수지막 형성층 내부에 균일하게 존재하는 상태에서는, 경화막의 전단 강도가 기대한 만큼으로는 향상되지 않는 것을 알아냈다. 그래서 더욱 검토를 계속한 결과, 실란 커플링제의 두께 방향의 농도 구배를 제어하고, 실란 커플링제를 표면 (즉 피착체와의 접착 계면) 에 편재시킨 결과, 소량의 실란 커플링제로도, 접착 강도를 향상시키는 것에 성공하였다.
즉, 상기 과제를 해결하는 본 발명은 이하의 요지를 포함한다.
[1] 지지 시트와, 그 지지 시트 상에 박리 가능하게 형성된 경화성 수지막 형성층을 갖고,
그 경화성 수지막 형성층은 경화성 바인더 성분 및 실란 커플링제 (C) 를 포함하고, 또한
경화성 수지막 형성층의 경화 후의 수지막에 있어서, 수지막의 적어도 1 표면에 있어서의 실란 커플링제 (C) 유래의 표면 규소 원소 농도 (X) 가 그 표면으로부터 깊이 방향으로 40 ∼ 60 ㎚, 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 적어도 각 1 점, 합계 3 점 이상에서 측정한 실란 커플링제 (C) 유래의 내부 규소 원소 농도의 평균치 (Y) 의 3.4 배 이상인 경화성 수지막 형성층이 형성된 시트.
[2] 경화 후의 수지막의 양표면의 표면 규소 원소 농도 (X) 가 내부 규소 원소 농도의 평균치 (Y) 의 3.4 배 이상인 [1] 에 기재된 경화성 수지막 형성층이 형성된 시트.
[3] 상기 경화성 수지막 형성층 1 g 에 대한 실란 커플링제 당량이 0 meq/g 보다 많고, 4.0 × 10-2 meq/g 이하인 [1] 또는 [2] 에 기재된 경화성 수지막 형성층이 형성된 시트.
[4] 상기 실란 커플링제 (C) 가 에폭시기를 갖는 [1] ∼ [3] 의 어느 하나에 기재된 경화성 수지막 형성층이 형성된 시트.
[5] 상기 실란 커플링제 (C) 의 수평균 분자량이 120 ∼ 1000 인 [1] ∼ [4] 의 어느 하나에 기재된 경화성 수지막 형성층이 형성된 시트.
[6] 경화성 수지막 형성층 또는 그 경화 후의 수지막이 반도체 칩을 기판 또는 다른 반도체 칩에 고정시키기 위한 접착 필름으로서 기능하는 [1] ∼ [5] 의 어느 하나에 기재된 경화성 수지막 형성층이 형성된 시트.
[7] 경화성 수지막 형성층의 경화 후의 수지막이 반도체 웨이퍼 또는 칩의 보호막으로서 기능하는 [1] ∼ [5] 의 어느 하나에 기재된 경화성 수지막 형성층이 형성된 시트.
[8] 상기 [6] 에 기재된 경화성 수지막 형성층이 형성된 시트의 경화성 수지막 형성층에 반도체 웨이퍼를 첩착하고, 그 반도체 웨이퍼를 다이싱하여 반도체 칩으로 하고, 그 반도체 칩 이면에 상기 수지막 형성층을 고착 잔존시켜 지지 시트로부터 박리하고, 그 반도체 칩을 피착부에 상기 수지막 형성층을 개재하여 열 압착하는 공정을 갖는 반도체 장치의 제조 방법.
[9] 상기 [7] 에 기재된 경화성 수지막 형성층이 형성된 시트의 경화성 수지막 형성층에 반도체 웨이퍼를 첩착하고, 경화성 수지막 형성층을 경화시켜, 보호막을 갖는 반도체 칩을 얻는 공정을 포함하는 반도체 장치의 제조 방법.
[10] 이하의 공정 (1) ∼ (3) 을 추가로 포함하고, 공정 (1) ∼ (3) 을 임의의 순서로 실시하는 [9] 에 기재된 반도체 장치의 제조 방법 ;
공정 (1) : 경화성 수지막 형성층 또는 그 경화 후의 수지막인 보호막과, 지지 시트를 박리,
공정 (2) : 경화성 수지막 형성층을 경화시켜 보호막을 얻음,
공정 (3) : 반도체 웨이퍼와, 경화성 수지막 형성층 또는 보호막을 다이싱.
본 발명에서는, 접착 필름이나 보호막의 전구체로서 기능하는 수지막 형성층 혹은 그 경화막에 있어서, 피착체와의 접착 계면에 실란 커플링제를 편재시킴으로써, 피착체인 반도체 칩, 반도체 웨이퍼와의 접착성 향상을 가능하게 하였다. 또한, 본 발명에서는, 실란 커플링제의 배합량이 소량인 것이 상기 효과를 발휘한다는 예상 외의 효과도 얻어졌다.
이하, 본 발명에 대하여, 그 최선의 형태도 포함하여 더욱 구체적으로 설명한다. 본 발명에 관련된 경화성 수지막 형성층이 형성된 시트는 지지 시트와, 그 지지 시트 상에 박리 가능하게 형성된 경화성 수지막 형성층을 갖는다.
(경화성 수지막 형성층)
경화성 수지막 형성층 (이하에 있어서, 간단히 「수지막 형성층」 이라고 기재하는 경우가 있다) 에 적어도 요구되는 기능은 (1) 막제조성 (시트 형성성), (2) 초기 접착성, (3) 경화성이다.
수지막 형성층에는, 경화성 바인더 성분의 첨가에 의해 (1) 막제조성 (시트 형성성) 및 (3) 경화성을 부여할 수 있고, 경화성 바인더 성분으로는, 중합체 성분 (A) 및 경화성 성분 (B) 를 함유하는 제 1 바인더 성분 또는 (A) 성분 및 (B) 성분의 성질을 겸비한 경화성 중합체 성분 (AB) 를 함유하는 제 2 바인더 성분을 사용할 수 있다.
수지막 형성층을 경화시킬 때까지 동안, 피착체 (반도체 웨이퍼나 반도체 칩) 에 가착시켜 두기 위한 기능인 (2) 초기 접착성은 감압 접착성이어도 되고, 열에 의해 연화하여 접착하는 성질이어도 된다. (2) 초기 접착성은 통상적으로 바인더 성분의 여러 특성이나, 후술하는 무기 필러 (D) 의 배합량의 조정 등에 의해 제어된다.
(제 1 경화성 바인더 성분)
제 1 경화성 바인더 성분은, 중합체 성분 (A) 와 경화성 성분 (B) 를 함유함으로써, 수지막 형성층에 막제조성과 경화성을 부여한다. 또한, 제 1 경화성 바인더 성분은 제 2 경화성 바인더 성분과 구별하는 편의상, 경화성 중합체 성분 (AB) 를 함유하지 않는다.
(A) 중합체 성분
중합체 성분 (A) 는 수지막 형성층에 막제조성 (시트 형성성) 을 부여하는 것을 주목적으로 하여 수지막 형성층에 첨가된다.
상기의 목적을 달성하기 위해서, 중합체 성분 (A) 의 중량 평균 분자량 (Mw) 은 통상적으로 20,000 이상이고, 20,000 ∼ 3,000,000 인 것이 바람직하다. 중량 평균 분자량 (Mw) 의 값은 겔·퍼미에이션·크로마토그래피법 (GPC) 법 (폴리스티렌 표준) 에 의해 측정되는 경우의 값이다. 이와 같은 방법에 의한 측정은, 예를 들어, 토소사 제조의 고속 GPC 장치 「HLC-8120GPC」 에, 고속 칼럼 「TSK gurd column HXL-H」, 「TSK Gel GMHXL」, 「TSK Gel G2000 HXL」 (이상, 모두 토소사 제조) 을 이 순서로 연결한 것을 이용하여, 칼럼 온도 : 40 ℃, 송액 속도 : 1.0 ㎖/분의 조건으로, 검출기를 시차 굴절률계로 하여 실시된다.
또한, 후술하는 경화성 중합체 (AB) 와 구별하는 편의상, 중합체 성분 (A) 는 후술하는 경화 기능 관능기를 가지지 않는다.
중합체 성분 (A) 로는, 아크릴계 중합체, 폴리에스테르, 페녹시 수지 (후술하는 경화성 중합체 (AB) 와 구별하는 편의상, 에폭시기를 가지지 않는 것에 한정한다), 폴리카보네이트, 폴리에테르, 폴리우레탄, 고무계 중합체 등을 사용할 수 있다. 또한, 이들의 2 종 이상이 결합한 것, 예를 들어, 수산기를 갖는 아크릴 중합체인 아크릴폴리올에, 분자 말단에 이소시아네이트기를 갖는 우레탄 프레폴리머를 반응시킴으로써 얻어지는 아크릴 우레탄 수지 등이어도 된다. 또한, 2 종 이상이 결합한 중합체를 포함하여, 이들의 2 종 이상을 조합하여 사용해도 된다.
(A1) 아크릴계 중합체
중합체 성분 (A) 로는, 아크릴계 중합체 (A1) 이 바람직하게 사용된다. 아크릴계 중합체 (A1) 의 유리 전이 온도 (Tg) 는 바람직하게는 -60 ∼ 50 ℃, 보다 바람직하게는 -50 ∼ 40 ℃, 더욱 바람직하게는 -40 ∼ 30 ℃ 의 범위에 있다. 아크릴계 중합체 (A1) 의 유리 전이 온도 (Tg) 를 상기 범위로 함으로써, 피착체에 대한 수지막 형성층의 접착성이 향상된다. 아크릴계 중합체 (A1) 의 유리 전이 온도가 지나치게 낮으면 수지막 형성층과 지지 시트의 박리력이 커져 수지막 형성층의 전사 불량이 일어나는 경우가 있다.
아크릴계 중합체 (A1) 의 중량 평균 분자량은 100,000 ∼ 1,500,000 인 것이 보다 바람직하다. 아크릴계 중합체 (A1) 의 중량 평균 분자량을 상기 범위로 함으로써, 피착체에 대한 수지막 형성층의 접착성이 향상된다. 아크릴계 중합체 (A1) 의 중량 평균 분자량이 지나치게 낮으면 수지막 형성층과 지지 시트의 밀착성이 높아져, 수지막 형성층의 전사 불량이 일어나는 경우가 있다.
아크릴계 중합체 (A1) 은 적어도 구성하는 단량체에 (메트)아크릴산에스테르를 포함한다.
(메트)아크릴산에스테르로는, 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트, 구체적으로는 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 노닐(메트)아크릴레이트, 데실(메트)아크릴레이트, 라우릴(메트)아크릴레이트, 테트라데실(메트)아크릴레이트, 옥타데실(메트)아크릴레이트 등 ; 고리형 골격을 갖는 (메트)아크릴레이트, 구체적으로는 시클로알킬(메트)아크릴레이트, 벤질(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트, 이미드(메트)아크릴레이트 등을 들 수 있다. 또한, 후술하는 수산기를 갖는 단량체, 카르복실기를 갖는 단량체, 아미노기를 갖는 단량체로서 예시한 것 중, (메트)아크릴산에스테르인 것을 예시할 수 있다.
또한, 본 명세서에서 (메트)아크릴은 아크릴 및 메타크릴의 양자를 포함하는 의미로 사용하는 경우가 있다.
아크릴계 중합체 (A1) 을 구성하는 단량체로서, 수산기를 갖는 단량체를 사용해도 된다. 이와 같은 단량체를 사용함으로써, 아크릴계 중합체 (A1) 에 수산기가 도입되고, 수지막 형성층이 별도 에너지선 경화성 성분 (B2) 를 함유하는 경우에, 이것과 아크릴계 중합체 (A1) 의 상용성이 향상된다. 수산기를 갖는 단량체로는, 2-하이드록실에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트 등의 수산기를 갖는 (메트)아크릴산에스테르 ; N-메틸올알킬(메트)아크릴아미드 등을 들 수 있다.
아크릴계 중합체 (A1) 을 구성하는 단량체로서, 카르복실기를 갖는 단량체를 사용해도 된다. 이와 같은 단량체를 사용함으로써, 아크릴계 중합체 (A1) 에 카르복실기가 도입되고, 수지막 형성층이 별도 에너지선 경화성 성분 (B2) 를 함유하는 경우에, 이것과 아크릴계 중합체 (A1) 의 상용성이 향상된다. 카르복실기를 갖는 단량체로는, 2-(메트)아크릴로일옥시에틸프탈레이트, 2-(메트)아크릴로일옥시프로필프탈레이트 등의 카르복실기를 갖는 (메트)아크릴산에스테르 ; (메트)아크릴산, 말레산, 푸마르산, 이타콘산 등을 들 수 있다. 후술하는 경화성 성분 (B) 로서, 에폭시계 열 경화성 성분을 사용하는 경우에는, 카르복실기와 에폭시계 열 경화성 성분 중의 에폭시기가 반응하게 되기 때문에, 카르복실기를 갖는 단량체의 사용량은 적은 것이 바람직하다.
아크릴계 중합체 (A1) 을 구성하는 단량체로서, 아미노기를 갖는 단량체를 사용해도 된다. 이와 같은 단량체로는, 모노에틸아미노(메트)아크릴레이트 등의 아미노기를 갖는 (메트)아크릴산에스테르 등을 들 수 있다.
아크릴계 중합체 (A1) 을 구성하는 단량체로서, 이 외에 아세트산비닐, 스티렌, 에틸렌, α-올레핀 등을 사용해도 된다.
아크릴계 중합체 (A1) 은 가교되어 있어도 된다. 가교는 가교되기 전의 아크릴계 중합체 (A1) 이 수산기 등의 가교성 관능기를 가지고 있고, 수지막 형성층을 형성하기 위한 조성물 중에 가교제를 첨가함으로써 가교성 관능기와 가교제가 갖는 관능기가 반응함으로써 실시된다. 아크릴계 중합체 (A1) 을 가교함으로써, 수지막 형성층의 초기 접착력 및 응집력을 조절하는 것이 가능해진다.
가교제로는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 들 수 있다.
유기 다가 이소시아네이트 화합물로는, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이들의 유기 다가 이소시아네이트 화합물의 3 량체, 그리고 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프레폴리머 등을 들 수 있다.
유기 다가 이소시아네이트 화합물로서, 구체적으로는, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-자일릴렌디이소시아네이트, 1,4-자일렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 리신이소시아네이트, 및 이들의 다가 알코올 애덕트체를 들 수 있다.
유기 다가 이민 화합물로서, 구체적으로는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제는 가교하기 전의 아크릴계 중합체 (A1) 100 질량부에 대하여 통상적으로 0.01 ∼ 20 질량부, 바람직하게는 0.1 ∼ 10 질량부, 보다 바람직하게는 0.5 ∼ 5 질량부의 비율로 사용된다.
본 발명에 있어서, 수지막 형성층을 구성하는 성분의 함유량의 양태에 대하여, 중합체 성분 (A) 의 함유량을 기준으로서 정하는 경우, 중합체 성분 (A) 가 가교된 아크릴계 중합체일 때에는, 그 기준으로 하는 함유량은 가교되기 전의 아크릴계 중합체의 함유량이다.
(A2) 비아크릴계 수지
또한, 중합체 성분 (A) 로서, 폴리에스테르, 페녹시 수지 (후술하는 경화성 중합체 (AB) 와 구별하는 편의상, 에폭시기를 가지지 않는 것에 한정한다), 폴리카보네이트, 폴리에테르, 폴리우레탄, 고무계 중합체 또는 이들의 2 종 이상이 결합한 것으로부터 선택되는 비아크릴계 수지 (A2) 의 1 종 단독 또는 2 종 이상의 조합을 사용해도 된다. 이와 같은 수지로는, 중량 평균 분자량이 20,000 ∼ 100,000 인 것이 바람직하고, 20,000 ∼ 80,000 인 것이 더욱 바람직하다.
비아크릴계 수지 (A2) 의 유리 전이 온도는 바람직하게는 -30 ∼ 150 ℃, 더욱 바람직하게는 -20 ∼ 120 ℃ 의 범위에 있다. 비아크릴계 수지의 유리 전이 온도를 상기 범위로 함으로써, 피착체에 대한 수지막 형성층의 접착성이 향상된다. 비아크릴계 수지의 유리 전이 온도가 지나치게 낮으면 수지막 형성층과 지지 시트의 박리력이 커져 수지막 형성층의 전사 불량이 일어나는 경우가 있다.
비아크릴계 수지 (A2) 를, 상기 서술한 아크릴계 중합체 (A1) 과 병용한 경우에는, 피착체에 대한 수지막 형성층의 전사시에 있어서의 지지 시트와 수지막 형성층의 층간 박리를 용이하게 실시할 수 있고, 또한 전사면에 수지막 형성층이 추종하여 보이드 등의 발생을 억제할 수 있다.
비아크릴계 수지 (A2) 를, 상기 서술한 아크릴계 중합체 (A1) 과 병용하는 경우에는, 비아크릴계 수지 (A2) 의 함유량은, 비아크릴계 수지 (A2) 와 아크릴계 중합체 (A1) 의 질량비 (A2 : A1) 에 있어서, 통상적으로 1 : 99 ∼ 60 : 40, 바람직하게는 1 : 99 ∼ 30 : 70 의 범위에 있다. 비아크릴계 수지 (A2) 의 함유량이 이 범위에 있음으로써, 상기의 효과를 얻을 수 있다.
(B) 경화성 성분
경화성 성분 (B) 는 수지막 형성층에 경화성을 부여하는 것을 주목적으로 하여 수지막 형성층에 첨가된다. 경화성 성분 (B) 는 열 경화성 성분 (B1), 또는 에너지선 경화성 성분 (B2) 를 사용할 수 있다. 또한, 이들을 조합하여 사용해도 된다. 열 경화성 성분 (B1) 은 적어도 가열에 의해 반응하는 관능기를 갖는 화합물을 함유한다. 또한, 에너지선 경화성 성분 (B2) 는 에너지선 조사에 의해 반응하는 관능기를 갖는 화합물 (B21) 을 함유하고, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화한다. 이들 경화성 성분이 갖는 관능기끼리가 반응하여, 삼차원 망목 구조가 형성됨으로써 경화가 실현된다. 경화성 성분 (B) 는, 중합체 성분 (A) 와 조합하여 사용하기 때문에, 수지막 형성층을 형성하기 위한 도포용 조성물의 점도 상승을 억제하고, 취급성을 향상시키는 등의 관점에서, 통상적으로 그 중량 평균 분자량 (Mw) 은 10,000 이하이고, 100 ∼ 10,000 인 것이 바람직하다.
(B1) 열 경화성 성분
수지막 형성층을 경화시킬 때에, 칩 탑재부와 칩에 끼워진 상태의 수지막 형성층에 에너지선 조사를 실시하는 것이 곤란한 경우가 있기 때문에, 열 경화성 성분 (B1) 을 사용하는 것이 바람직하다. 열 경화성 성분으로는, 예를 들어, 에폭시계 열 경화성 성분이 바람직하다.
에폭시계 열 경화성 성분은 에폭시기를 갖는 화합물 (B11) 을 함유하고, 에폭시기를 갖는 화합물 (B11) 과 열 경화제 (B12) 를 조합한 것을 사용하는 것이 바람직하다.
(B11) 에폭시기를 갖는 화합물
에폭시기를 갖는 화합물 (B11) (이하, 「에폭시 화합물 (B11)」 이라고 하는 경우가 있다) 로는, 종래 공지된 것을 사용할 수 있다. 구체적으로는, 다관능형 에폭시 수지나, 비스페놀 A 형 디글리시딜에테르나 그 수소 첨가물, 오르토 크레졸 노볼락 에폭시 수지, 디시클로펜타디엔 (DCPD) 형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2 관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
에폭시 화합물 (B11) 을 사용하는 경우에는, 수지막 형성층에는, 중합체 성분 (A) 100 질량부에 대하여, 에폭시 화합물 (B11) 이 바람직하게는 1 ∼ 1500 질량부 포함되고, 보다 바람직하게는 3 ∼ 1200 질량부 포함된다. 에폭시 화합물 (B11) 의 함유량을 상기 범위로 함으로써, 피착체에 대한 수지막 형성층의 접착성이 향상된다. 에폭시 화합물 (B11) 이 1500 질량부를 초과하면 수지막 형성층과 지지 시트의 박리력이 높아져, 수지막 형성층의 전사 불량이 일어나는 경우가 있다.
(B12) 열 경화제
열 경화제 (B12) 는 에폭시 화합물 (B11) 에 대한 경화제로서 기능한다. 바람직한 열 경화제로는, 1 분자 중에 에폭시기와 반응할 수 있는 관능기를 2 개 이상 갖는 화합물을 들 수 있다. 그 관능기로는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.
페놀 수산기를 갖는 경화제의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자일록형 페놀 수지, 아르알킬페놀 수지를 들 수 있다. 아미노기를 갖는 경화제의 구체적인 예로는, DICY (디시안디아미드) 를 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
열 경화제 (B12) 의 함유량은, 에폭시 화합물 (B11) 100 질량부에 대하여, 0.1 ∼ 500 질량부인 것이 바람직하고, 1 ∼ 200 질량부인 것이 보다 바람직하다. 열 경화제 (B12) 의 함유량을 상기 범위로 함으로써, 피착체에 대한 수지막 형성층의 접착성이 향상된다. 열 경화제의 함유량이 과잉이면 수지막 형성층의 흡습률이 높아져 반도체 장치의 신뢰성을 저하시키는 경우가 있다.
(B13) 경화 촉진제
경화 촉진제 (B13) 을 수지막 형성층의 열 경화의 속도를 조정하기 위해서 사용해도 된다. 경화 촉진제 (B13) 은, 특히, 열 경화성 성분 (B1) 로서, 에폭시계 열 경화성 성분을 사용할 때에 바람직하게 사용된다.
바람직한 경화 촉진제로는, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3 급 아민류 ; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디(하이드록시메틸)이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸류 ; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류 ; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐붕소염 등을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화 촉진제 (B13) 은, 에폭시 화합물 (B11) 및 열 경화제 (B12) 의 합계량 100 질량부에 대하여, 바람직하게는 0.01 ∼ 10 질량부, 더욱 바람직하게는 0.1 ∼ 1 질량부의 양으로 포함된다. 경화 촉진제 (B13) 을 상기 범위의 양으로 함유함으로써, 고온도 고습도하에 노출되어도 우수한 접착성을 갖고, 가혹한 리플로우 조건에 노출된 경우에도 높은 신뢰성을 달성할 수 있다. 경화 촉진제 (B13) 의 함유량이 과잉이면 높은 극성을 가지는 경화 촉진제는 고온도 고습도하에서 수지막 형성층 중을 접착 계면측으로 이동하고, 편재시킴으로써 반도체 장치의 신뢰성을 저하시키는 것으로 생각된다.
(B2) 에너지선 경화성 성분
수지막 형성층이 에너지선 경화성 성분을 함유함으로써, 다량의 에너지와 긴 시간을 필요로 하는 열 경화 공정을 실시하지 않고, 단시간의 에너지선 조사로 수지막 형성층을 경화시킬 수 있다. 이로써, 제조 비용의 저감을 도모할 수 있다. 또한, 다이 본드용의 접착 필름으로서 사용하는 경우에 있어서, 수지막 형성층이 열 경화성 성분 (B1) 과 에너지선 경화성 성분 (B2) 를 모두 포함할 때에는, 수지막 형성층을 열 경화 공정 전에 에너지선 조사에 의해 예비 경화시킬 수 있다. 이로써, 수지막 형성층과 지지 시트의 계면의 밀착성을 제어하거나, 와이어 본딩 공정 등, 열 경화 공정보다 전에 실시되는 공정에 있어서의 접착 필름의 공정 적합성을 향상시키는 것이 가능해진다.
에너지선 경화성 성분 (B2) 는 에너지선 조사에 의해 반응하는 관능기를 갖는 화합물 (B21) 을 단독으로 사용해도 되지만, 에너지선 조사에 의해 반응하는 관능기를 갖는 화합물 (B21) 과 광 중합 개시제 (B22) 를 조합한 것을 사용하는 것이 바람직하다.
(B21) 에너지선 조사에 의해 반응하는 관능기를 갖는 화합물
에너지선 조사에 의해 반응하는 관능기를 갖는 화합물 (B21) (이하 「에너지선 반응성 화합물 (B21)」 이라고 하는 경우가 있다) 로는, 구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 디시클로펜타디엔디메톡시디아크릴레이트 등의 아크릴레이트계 화합물을 들 수 있고, 또한, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물 등의 중합 구조를 갖는 아크릴레이트 화합물로서, 비교적 저분자량의 것을 들 수 있다. 이와 같은 화합물은 분자 내에 적어도 1 개의 중합성 이중 결합을 갖는다.
에너지선 반응성 화합물 (B21) 을 사용하는 경우, 수지막 형성층에는, 중합체 성분 (A) 100 질량부에 대하여, 에너지선 반응성 화합물 (B21) 이 바람직하게는 1 ∼ 1500 질량부 포함되고, 보다 바람직하게는 3 ∼ 1200 질량부 포함된다.
(B22) 광 중합 개시제
에너지선 반응성 화합물 (B21) 에 광 중합 개시제 (B22) 를 조합함으로써, 중합 경화 시간을 짧게 하고, 그리고 광선 조사량을 적게 할 수 있다.
이와 같은 광 중합 개시제 (B22) 로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 및 β-크롤안트라퀴논 등을 들 수 있다. 광 중합 개시제 (B22) 는 1 종류 단독으로, 또는 2 종류 이상을 조합하여 사용할 수 있다.
광 중합 개시제 (B22) 의 배합 비율은 에너지선 반응성 화합물 (B21) 100 질량부에 대하여 0.1 ∼ 10 질량부 포함되는 것이 바람직하고, 1 ∼ 5 질량부 포함되는 것이 보다 바람직하다.
광 중합 개시제 (B22) 의 배합 비율이 0.1 질량부 미만이면 광 중합의 부족으로 만족스러운 경화성이 얻어지지 않는 경우가 있고, 10 질량부를 초과하면 광 중합에 기여하지 않는 잔류물이 생성되어, 문제의 원인이 되는 경우가 있다.
(제 2 경화성 바인더 성분)
제 2 경화성 바인더 성분은, 경화성 중합체 성분 (AB) 를 함유함으로써, 수지막 형성층에 막제조성 (시트 형성성) 과 경화성을 부여한다.
(AB) 경화성 중합체 성분
경화성 중합체 성분 (AB) 는 경화 기능 관능기를 갖는 중합체이다. 경화 기능 관능기는, 서로 반응하여 삼차원 망목 구조를 구성할 수 있는 관능기로서, 가열에 의해 반응하는 관능기나, 에너지선에 의해 반응하는 관능기를 들 수 있다.
경화 기능 관능기는 경화성 중합체 성분 (AB) 의 골격이 되는 연속 구조의 단위 중에 부가되어 있어도 되고, 말단에 부가되어 있어도 된다. 경화 기능 관능기가 경화성 중합체 성분 (AB) 의 골격이 되는 연속 구조의 단위 중에 부가되어 있는 경우, 경화 기능 관능기는 측사슬에 부가되어 있어도 되고, 주사슬에 직접 부가되어 있어도 된다. 경화성 중합체 성분 (AB) 의 중량 평균 분자량 (Mw) 은, 수지막 형성층에 막제조성 (시트 형성성) 을 부여하는 목적을 달성하는 관점에서, 통상적으로 20,000 이상이다.
가열에 의해 반응하는 관능기로는 에폭시기를 들 수 있다. 에폭시기를 갖는 경화성 중합체 성분 (AB) 로는, 고분자량의 에폭시기 함유 화합물이나, 에폭시기를 갖는 페녹시 수지를 들 수 있다.
또한, 경화성 중합체 성분 (AB) 는 상기 서술한 아크릴계 중합체 (A1) 과 동일한 중합체이고, 단량체로서 에폭시기를 갖는 단량체를 이용하여 중합한 것 (에폭시기 함유 아크릴계 중합체) 이어도 된다. 이와 같은 단량체로는, 예를 들어 글리시딜(메트)아크릴레이트 등의 글리시딜기를 갖는 (메트)아크릴산에스테르를 들 수 있다.
에폭시기 함유 아크릴계 중합체를 사용하는 경우, 그 바람직한 양태는 아크릴계 중합체 (A1) 과 동일하다.
에폭시기를 갖는 경화성 중합체 성분 (AB) 를 사용하는 경우에는, 경화성 성분 (B) 로서 에폭시계 열 경화성 성분을 사용하는 경우와 마찬가지로, 열 경화제 (B12) 나, 경화 촉진제 (B13) 을 병용해도 된다.
에너지선에 의해 반응하는 관능기로는, (메트)아크릴로일기를 들 수 있다. 에너지선에 의해 반응하는 관능기를 갖는 경화성 중합체 성분 (AB) 로는, 폴리에테르아크릴레이트 등의 중합 구조를 갖는 아크릴레이트계 화합물 등으로서, 고분자량의 것을 사용할 수 있다.
또한, 예를 들어 측사슬에 수산기 등의 관능기 X 를 갖는 원료 중합체에, 관능기 X 와 반응할 수 있는 관능기 Y (예를 들어, 관능기 X 가 수산기인 경우에는 이소시아네이트기 등) 및 에너지선 조사에 의해 반응하는 관능기를 갖는 저분자 화합물을 반응시켜 조제한 중합체를 사용해도 된다.
이 경우에 있어서, 원료 중합체가 상기 서술한 아크릴계 중합체 (A) 에 해당할 때에는, 그 원료 중합체의 바람직한 양태는 아크릴계 중합체 (A) 와 동일하다.
에너지선에 의해 반응하는 관능기를 갖는 경화성 중합체 성분 (AB) 를 사용하는 경우에는, 에너지선 경화성 성분 (B2) 를 사용하는 경우와 마찬가지로, 광 중합 개시제 (B22) 를 병용해도 된다.
제 2 바인더 성분은, 경화성 중합체 성분 (AB) 와 함께, 상기 서술한 중합체 성분 (A) 나 경화성 성분 (B) 를 함유하고 있어도 된다.
수지막 형성층에는, 상기 경화성 바인더 성분에 더하여 실란 커플링제 (C) 가 포함된다.
(C) 실란 커플링제
실란 커플링제 (C) 는, 무기물과 반응하는 관능기 및 유기 관능기와 반응하는 관능기를 갖는 규소 화합물로서, 수지막 형성층의 피착체에 대한 접착성, 밀착성을 향상시키기 위해서 배합한다. 실란 커플링제 (C) 를 사용함으로써, 수지막 형성층을 경화시켜 얻어지는 경화막의 내열성을 저해하지 않고, 그 내수성을 향상시킬 수 있다.
본 발명의 경화성 수지막 형성층이 형성된 시트에서는, 경화성 수지막 형성층의 표면에 실란 커플링제 (C) 가 편재하여 이루어지는 것을 특징으로 하고 있다. 실란 커플링제 (C) 의 분산 상황은, 경화 후의 수지막에 대한 X 선 광 전자 분광 분석 (XPS) 에 의해, 표면 및 두께 방향에 있어서의 실란 커플링제 (C) 유래의 규소 원소 농도를 측정함으로써 확인할 수 있다. 즉, XPS 분석에 의해 표면 규소 원소 농도 (X) 를 측정한다. 그 후, C60 이온 스퍼터링에 의해 두께 방향으로 소정의 깊이까지 깎고, XPS 분석을 실시하는 것을 반복하여, 두께 방향에서의 규소 이온 농도의 변화를 측정한다. C60 이온 스퍼터링에 의하면, 유기물에 대해서도 구조 파괴의 영향이 적고, 실란 커플링제 (C) 유래의 규소 원소 농도를 높은 정밀도로 측정할 수 있다. 또한 XPS 에 의하면, 유기 화합물 유래의 규소 원소와 무기 화합물 유래의 규소 원소를 식별할 수 있기 때문에, 수지막에 실리카 필러 등이 포함되어 있는 경우에도, 실란 커플링제 (C) 유래의 규소와 실리카 필러 유래의 규소의 각각을 정량할 수 있다. 또한, 본 발명의 실시양태에서 나타낸 경화성 수지막 형성층이 형성된 시트에서는, 경화성 수지막 형성층의 상하 표면으로부터 100 ㎚ 이하의 영역에서는, 실리카 필러와 같은 규소 함유 무기 화합물은 실질적으로 존재하지 않는 것도 확인되어, 상하 표면으로부터 100 ㎚ 이하의 영역에서는, 높은 정밀도로 유기 규소 화합물 유래의 규소 원소를 정량할 수 있다.
본 발명의 경화성 수지막 형성층이 형성된 시트에서는, 경화 후의 수지막의 적어도 1 표면에 있어서의 실란 커플링제 (C) 유래의 규소 원소 농도를 「표면 규소 원소 농도 (X)」 라고 하고, 그 수지막 표면으로부터 깊이 방향으로 40 ∼ 60 ㎚ (40 ㎚ 이상 60 ㎚ 미만, 이하 동일), 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 적어도 각 1 점, 합계 3 점 이상에서 측정한 실란 커플링제 (C) 유래의 규소 원소 농도의 평균치를 「내부 규소 원소 농도의 평균치 (Y)」 라고 한 경우에, X/Y 는 3.4 이상이고, 바람직하게는 3.7 ∼ 30, 더욱 바람직하게는 4 ∼ 10 의 범위에 있고, 수지막 표면에 실란 커플링제 (C) 가 편재하여 이루어진다. 또한, 40 ∼ 60 ㎚, 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 복수회의 측정이 가능한 경우에는, 복수회 측정한 규소 원소 농도의 평균치를 당해 영역에서의 규소 원소 농도로 한다.
본 발명에서는, 실란 커플링제 (C) 는 경화성 수지막 형성층의 적어도 1 표면에 편재하고 있는 것이 중요하고, 구체적으로는, 피착체와의 최초의 접착면이 되는 면 (즉, 지지 시트와는 반대측의 면) 에 편재하고 있는 것이 바람직하다. 또한 수지막 형성층을 접착 필름으로서 사용하는 경우에는, 접착 필름의 양면이 접착면이 되기 때문에, 양면에 있어서 실란 커플링제 (C) 가 편재하고 있는 것이 바람직하다. 수지막 형성층을 보호막으로서 사용하는 경우에는, 피착체와의 접착면에 있어서 실란 커플링제 (C) 가 편재하고 있는 것이 바람직하지만, 양면에 편재하고 있어도 된다.
실란 커플링제 (C) 로는, 그 유기 관능기와 반응하는 관능기가 상기한 중합체 (A), 경화성 성분 (B) 나 경화성 중합체 성분 (AB) 등이 갖는 관능기와 반응하는 기인 실란 커플링제가 바람직하게 사용된다.
이와 같은 실란 커플링제 (C) 로는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란, 3-옥타노일티오-1-프로필트리에톡시실란, 3-아미노프로필트리에톡시실란 등을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화성 수지막 형성층에 있어서는, 상기의 실란 커플링제 (C) 가 층의 표면 (즉 피착체와의 접착 계면) 에 편재한다. 실란 커플링제 (C) 를 층 표면에 편재시키는 관점에서 다양한 검토를 실시한 결과, 특히 에폭시기를 갖는 실란 커플링제 (C) 가 바람직한 것을 알아냈다. 이 이유는 반드시 확실한 것은 아니지만 유기 관능기로서 에폭시기를 선택함으로써 경화성 수지막 형성층을 형성하는 다른 수지와의 상용성이 조절되고, 그 결과 실란 커플링제 (C) 가 보다 편재하기 쉬워지는 것으로 생각된다.
또한, 동일한 관점에서 실란 커플링제 (C) 의 수평균 분자량은 바람직하게는 120 ∼ 1000, 더욱 바람직하게는 160 ∼ 500 의 범위에 있다. 수평균 분자량이 상기 범위에 있음으로써, 실란 커플링제 (C) 의 편재가 촉진되는 이유는 반드시 확실한 것은 아니지만, 당해 범위로 함으로써, 실란 커플링제 (C) 가 경화성 수지막 형성층 내에서 편재할 정도로 적당히 이동할 수 있기 때문인 것으로 생각된다. 실란 커플링제 (C) 의 수평균 분자량이 큰 경우에는, 실란 커플링제 (C) 의 이동이 제한되어, 접착 계면으로 잘 이행하지 않게 된다. 이 결과, 층 내부에 있어서, 실란 커플링제 (C) 의 응집이나 반응이 일어나기 쉬워지고, 층 내부에서의 응집 파괴의 기점이 되어, 전단 접착성이 저하하는 것으로 생각된다.
경화성 수지막 형성층 1 g 에 대한 실란 커플링제 당량은 바람직하게는 0 meq/g 보다 많고, 4.0 × 10-2 meq/g 이하이고, 더욱 바람직하게는 1.0 × 10-7 ∼ 1.0 × 10-2 meq/g, 특히 바람직하게는 1.0 × 10-6 ∼ 5.0 × 10-3 meq/g 이다. 여기서, 실란 커플링제 당량은 실란 커플링제 (C) 의 알콕시기에 기초하여 산출된다.
또한, 경화성 수지막 형성층에 있어서의 실란 커플링제 (C) 의 배합량은 상기 실란 커플링제 당량을 만족하는 범위인 것이 바람직하고, 구체적으로는 경화성 수지막 형성층의 전체 고형분 100 질량부당, 실란 커플링제 (C) 의 배합량은 바람직하게는 0.0001 ∼ 30 질량부, 더욱 바람직하게는 0.01 ∼ 20 질량부의 범위에 있다. 실란 커플링제 (C) 의 배합량이 지나치게 적은 경우에는, 필요한 접착성이 얻어지지 않는 경우가 있다.
이들 실란 커플링제 (C) 를 사용함으로써, 놀랍게도 실란 커플링제 (C) 가 층 표면에 편재하게 되고, 실란 커플링제 (C) 의 배합량이 소량이어도 피착체와의 충분한 접착 강도가 얻어진다는 효과가 나타났다. 이 이유는 반드시 확실한 것은 아니지만, 소량이 바람직한 이유로는, 실란 커플링제 (C) 의 배합량이 많아지면, 실란 커플링제 (C) 가 수지층의 전체에 분산되는데, 이 때에 실란 커플링제 (C) 의 응집이나 반응이 일어나는 경우가 있고, 실란 커플링제 (C) 가 층 표면 뿐만 아니라, 층 내부에 있어서도 분산되게 된다. 내부 규소 원소 농도 (Y) 가 증가하는 결과, 층 내부에 분산되어 있는 실란 커플링제 (C) 가 응집 파괴의 기점이 되어, 전단 접착성이 저하하는 것으로 생각된다. 그러나, 상기와 같은 실란 커플링제 (C) 의 배합량을 소량으로 하면, 층 내부에서의 응집은 일어나지 않고, 게다가 층 표면에 편재하는 결과, 이 표면의 실란 커플링제 (C) 가 피착체와의 접착성 향상에 기여한다. 또한, 층 내부에서의 실란 커플링제 (C) 의 자기 응집이 일어나지 않기 때문에, 전단 강도의 저하도 잘 일어나지 않는 것으로 생각된다.
수지막 형성층을 형성하기 위한 도포액에, 상기와 같은 실란 커플링제 (C) 를 배합함으로써, 그 도포액의 도포, 건조에 의해, 실란 커플링제 (C) 가 표면에 편재하는 경화성 수지막 형성층이 얻어진다. 또한, 실란 커플링제 (C) 를 층 표면에 편재시키는 것을 목적으로 하여, 실란 커플링제 (C) 를 함유하지 않는 수지막 형성층을 얻은 후에, 그 층의 표면에 실란 커플링제 (C) 를 함유하는 용액을 도포, 건조시켜도 된다.
수지막 형성층에는, 경화성 바인더 성분 및 실란 커플링제 (C) 외에, 이하의 성분을 함유시켜도 된다.
(D) 무기 필러
수지막 형성층은 무기 필러 (D) 를 함유하고 있어도 된다. 무기 필러 (D) 를 수지막 형성층에 배합함으로써, 경화 후의 수지막 형성층에 있어서의 열팽창 계수를 조정하는 것이 가능해지고, 피착체인 반도체 칩에 대하여 경화 후의 수지막 형성층의 열팽창 계수를 최적화함으로써 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 경화 후의 수지막 형성층의 흡습률을 저감시키는 것도 가능해진다.
바람직한 무기 필러로는, 실리카, 알루미나, 탤크, 탄산칼슘, 산화티탄, 산화철, 탄화규소, 질화붕소 등의 분말, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 들 수 있다. 이들 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 상기 무기 필러 (D) 는 단독으로 또는 2 종 이상을 혼합하여 사용할 수 있다. 상기 서술한 효과를 보다 확실하게 얻기 위한, 무기 필러 (D) 의 함유량의 범위로는, 보호막으로서 사용하는 경우에는, 수지막 형성층을 구성하는 전체 고형분 100 질량부에 대하여, 바람직하게는 1 ∼ 80 질량부, 보다 바람직하게는 20 ∼ 75 질량부, 특히 바람직하게는 40 ∼ 70 질량부이고, 접착 필름으로서 사용하는 경우에는, 수지막 형성층을 구성하는 전체 고형분 100 질량부에 대하여, 바람직하게는 1 ∼ 80 질량부, 보다 바람직하게는 5 ∼ 70 질량부, 특히 바람직하게는 10 ∼ 50 질량부이다.
(E) 착색제
수지막 형성층에는, 착색제 (E) 를 배합할 수 있다. 특히 보호막으로서 사용하는 경우에는, 착색제 (E) 를 배합함으로써, 반도체 장치를 기기에 삽입했을 때에, 주위의 장치로부터 발생하는 적외선 등에 의한 반도체 장치의 오작동을 방지할 수 있다. 또한, 레이저 마킹 등의 수단에 의해 수지막 형성층에 각인을 실시한 경우에, 문자, 기호 등의 마크가 인식하기 쉬워진다는 효과가 있다. 이들 효과는 특히 수지막 형성층을 보호막으로서 사용한 경우에 유용하다.
착색제 (E) 로는, 유기 또는 무기의 안료 및 염료가 사용된다. 이들 중에서도 전자파나 적외선 차폐성의 점에서 흑색 안료 및 흑색 염료가 바람직하다. 흑색 안료로는, 카본 블랙, 산화철, 이산화망간, 아닐린 블랙, 활성탄 등이 사용되지만, 이들에 한정되는 것은 아니다. 흑색 염료로는 고농도의 식물성 염료나 아조계 염료 등이 사용되지만, 이들에 한정되는 것은 아니다. 반도체 장치의 신뢰성을 높이는 관점에서는, 카본 블랙이 특히 바람직하다. 착색제 (E) 의 배합량은, 수지막 형성층을 구성하는 전체 고형분 100 질량부에 대하여, 바람직하게는 0.1 ∼ 35 질량부, 더욱 바람직하게는 0.5 ∼ 25 질량부, 특히 바람직하게는 1 ∼ 15 질량부이다.
(F) 범용 첨가제
수지막 형성층에는, 상기 외에, 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 연쇄 이동제 등을 들 수 있다.
상기와 같은 성분으로 이루어지는 수지막 형성층은 단일 조성의 필름이어도 되고, 또한 조성이 상이한 2 종 이상의 필름의 적층 필름이어도 된다. 2 종 이상의 필름으로 구성하는 경우, 예를 들어, 반도체 웨이퍼측에 접착되는 필름은 비교적 점착성을 갖는 성분을 다량으로 배합하고, 칩 탑재부에 접착되는 필름에는, 경화성 성분의 배합량을 증가시켜도 된다. 또한, 보호막으로서 사용하는 경우에는, 노출면측에 배치되는 필름의 필러량, 착색제량을 증가시켜도 된다.
수지막 형성층의 두께는 통상적으로는 3 ∼ 100 ㎛, 바람직하게는 4 ∼ 95 ㎛, 특히 바람직하게는 5 ∼ 85 ㎛ 정도이다.
(지지 시트)
수지막 형성층은 지지 시트 상에 박리 가능하게 담지된 상태로, 반도체 웨이퍼와의 첩부 공정에 공급되어도 된다.
수지막 형성층은 지지 시트 상에 박리 가능하게 적층되어 이루어진다. 지지 시트는 단층 또는 복층의 수지 필름이어도 되고, 또한 수지 필름 상에 점착제층이 형성된 점착 시트여도 된다.
(수지 필름)
수지 필름으로는, 특별히 한정되지 않고, 예를 들어 저밀도 폴리에틸렌 (LDPE), 직사슬 저밀도 폴리에틸렌 (LLDPE), 에틸렌·프로필렌 공중합체, 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 에틸렌·아세트산비닐 공중합체, 에틸렌·(메트)아크릴산 공중합체, 에틸렌·(메트)아크릴산메틸 공중합체, 에틸렌·(메트)아크릴산에틸 공중합체, 폴리염화비닐, 염화비닐·아세트산비닐 공중합체, 폴리우레탄 필름, 아이오노머 등으로 이루어지는 수지 필름 등이 사용된다.
이들 수지 필름은 2 종류 이상을 적층하거나 조합하여 사용할 수도 있다. 또한 이들 수지 필름을 착색한 것, 혹은 인쇄를 실시한 것 등도 사용할 수 있다. 또한, 수지 필름은 열가소성 수지를 압출 형성에 의해 시트화한 것이어도 되고, 연신된 것이어도 되고, 경화성 수지를 소정 수단에 의해 박막화, 경화시켜 시트화한 것이 사용되어도 된다.
지지 시트의 두께는 특별히 한정되지 않고, 바람직하게는 30 ∼ 300 ㎛, 보다 바람직하게는 50 ∼ 200 ㎛ 이다. 지지 시트의 두께를 상기 범위로 함으로써, 지지 시트와 수지막 형성층을 포함하는 접착 시트에 충분한 가요성이 부여되기 때문에, 반도체 웨이퍼에 대하여 양호한 첩부성을 나타낸다.
지지 시트 상에 수지막 형성층을 직접 형성하는 경우에는, 지지 시트의 수지막 형성층에 접하는 면의 표면 장력은 바람직하게는 40 mN/m 이하, 더욱 바람직하게는 37 mN/m 이하, 특히 바람직하게는 35 mN/m 이하이다. 하한치는 통상적으로 25 mN/m 정도이다. 이와 같은 표면 장력이 비교적 낮은 지지 시트는 재질을 적절히 선택하여 얻는 것이 가능하고, 또한 수지 필름의 표면에 박리제를 도포하여 박리 처리를 실시함으로써 얻을 수도 있다.
박리 처리에 사용되는 박리제로는, 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계 등이 사용되는데, 특히 알키드계, 실리콘계, 불소계의 박리제가 내열성을 갖기 때문에 바람직하다.
상기의 박리제를 이용하여 수지 필름의 표면을 박리 처리하기 위해서는, 박리제를 그대로 무용제로, 또는 용제 희석이나 에멀션화하여, 그라비아 코터, 메이어 바 코터, 에어 나이프 코터, 롤 코터 등에 의해 도포하여, 박리제가 도포된 수지 필름을 상온하 또는 가열하에 공급하거나, 또는 전자선에 의해 경화시키거나, 웨트 라미네이션이나 드라이 라미네이션, 열 용융 라미네이션, 용융 압출 라미네이션, 공압출 가공 등으로 적층체를 형성하면 된다.
(점착제층)
지지 시트는 상기 수지 필름 상에 점착제층을 갖는 점착 시트여도 된다. 이 경우, 상기 수지막 형성층은 점착제층 상에 박리 가능하게 적층된다. 따라서, 점착제층에는, 약점착성의 것을 사용해도 되고, 에너지선 조사에 의해 점착력이 저하하는 에너지선 경화성의 것을 사용해도 된다. 재박리성 점착제층은 종래부터 공지된 다양한 점착제 (예를 들어, 고무계, 아크릴계, 실리콘계, 우레탄계, 비닐에테르계 등의 범용 점착제, 표면에 요철이 있는 점착제, 에너지선 경화형 점착제, 열팽창 성분 함유 점착제 등) 에 의해 형성할 수 있다.
약점착성의 점착제로는, 아크릴계, 실리콘계가 바람직하게 사용된다. 또한, 수지막 형성층의 박리성을 고려하여, 점착제층의 23 ℃ 에서의 SUS 판에 대한 점착력은 30 ∼ 120 mN/25 ㎜ 인 것이 바람직하고, 50 ∼ 100 mN/25 ㎜ 인 것이 더욱 바람직하고, 60 ∼ 90 mN/25 ㎜ 인 것이 보다 바람직하다. 이 점착력이 지나치게 낮으면, 수지막 형성층과 점착제층의 밀착성이 불충분해지고, 수지막 형성층과 점착제층이 박리되는 경우가 있다. 또한 점착력이 지나치게 높으면, 수지막 형성층과 점착제층이 과도하게 밀착되어, 픽업 불량의 원인이 된다.
또한, 수지 필름과 점착제층의 접착을 강고하게 하기 위해서, 수지 필름의 점착제층이 형성되는 면에는, 원하는 바에 따라, 샌드 블라스트나 용제 처리 등에 의한 요철화 처리, 혹은 코로나 방전 처리, 전자선 조사, 플라즈마 처리, 오존·자외선 조사 처리, 화염 처리, 크롬산 처리, 열풍 처리 등의 산화 처리 등을 실시할 수 있다. 또한, 프라이머 처리를 실시할 수도 있다.
점착제층의 두께는 특별히 한정되지 않지만, 바람직하게는 1 ∼ 100 ㎛, 더욱 바람직하게는 2 ∼ 80 ㎛, 특히 바람직하게는 3 ∼ 50 ㎛ 이다.
(경화성 수지막 형성층이 형성된 시트)
수지막 형성층은, 상기 각 성분을 적절한 비율로, 적당한 용매 중에서 혼합하여 이루어지는 수지막 형성층용 조성물을, 지지 시트 상에 도포 건조시켜 얻어진다. 또한, 지지 시트와는 다른 공정 필름 상에 수지막 형성층용 조성물을 도포, 건조시켜 막형성하고, 이것을 지지 시트 상에 전사해도 된다.
본 발명에 관련된 경화성 수지막 형성층이 형성된 시트는 상기 수지막 형성층을 지지 시트 상에 박리 가능하게 형성하여 이루어진다. 본 발명에 관련된 경화성 수지막 형성층이 형성된 시트의 형상은 테이프상이나, 지지 시트 상에 있어서 수지막 형성층을 피착체 (반도체 웨이퍼 등) 에 접착하는 데에 적합한 형상으로 미리 재단하여 담지시킨 형상 등의 모든 형상을 취할 수 있다.
또한, 경화성 수지막 형성층이 형성된 시트의 사용 전에, 수지막 형성층을 보호하기 위해서, 수지막 형성층의 상면에, 상기 지지 시트와는 별도로, 경박리성의 박리 필름을 적층해 두어도 된다.
이와 같은 경화성 수지막 형성층이 형성된 시트의 수지막 형성층은 접착 필름으로서 기능한다. 접착 필름은 통상적으로 반도체 웨이퍼의 이면 등에 첩부되고, 다이싱 공정을 거쳐 개개의 칩으로 절단된 후, 기판 등에 소정의 피착부에 재치 (다이 본드) 되고, 열 경화 공정을 거쳐 반도체 칩을 접착 고정시키는 데에 사용된다. 이와 같은 접착 필름은 다이 어태치먼트 필름이라고 불리는 경우가 있다. 본 발명의 수지막 형성층을 접착 필름으로서 사용한 반도체 장치는, 피착체와의 접착 계면에 편재한 실란 커플링제의 작용에 의해, 강한 접착 강도가 실현되어, 내구성이 높고, 가혹한 환경하에 있어서도 성능을 유지한다.
또한, 수지막 형성층은 칩의 연삭면의 보호막으로 할 수 있다. 수지막 형성층은 페이스 다운 방식의 칩용 반도체 웨이퍼 또는 반도체 칩의 이면에 첩부되고, 적당한 수단에 의해 경화되어 밀봉 수지의 대체로서 반도체 칩을 보호하는 기능을 갖는다. 반도체 웨이퍼에 첩부한 경우에는, 보호막이 웨이퍼를 보강하는 기능을 갖기 때문에 웨이퍼의 파손 등을 방지할 수 있다.
(반도체 칩의 제조 방법)
다음으로 본 발명에 관련된 경화성 수지막 형성층이 형성된 시트의 이용 방법에 대하여, 수지막 형성층을 접착 필름으로서 사용하는 경우, 및 보호막 형성층으로서 사용하는 경우를 예로 들어 설명한다.
먼저, 수지막 형성층을 접착 필름으로서 사용하는 경우에 대하여 설명한다. 본 발명에 관련된 경화성 수지막 형성층이 형성된 시트를 사용한 반도체 장치의 제 1 제조 방법은 그 시트의 수지막 형성층에 반도체 웨이퍼를 첩착하고, 그 반도체 웨이퍼를 다이싱하여 반도체 칩으로 하고, 그 반도체 칩 이면에 그 수지막 형성층을 고착 잔존시켜 지지 시트로부터 박리하고, 그 반도체 칩을 다이 패드부 상, 또는 다른 반도체 칩 상 등의 피착부에 그 수지막 형성층을 개재하여 열 압착하는 공정을 포함하는 것이 바람직하다.
반도체 웨이퍼는 실리콘 웨이퍼여도 되고, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼여도 된다. 웨이퍼 표면에 대한 회로의 형성은 에칭법, 리프트 오프법 등의 종래부터 범용되고 있는 방법을 포함한 다양한 방법에 의해 실시할 수 있다. 이어서, 반도체 웨이퍼의 회로면의 반대면 (이면) 을 연삭한다. 연삭법은 특별히 한정은 되지 않고, 그라인더 등을 사용한 공지된 수단으로 연삭해도 된다. 이면 연삭시에는, 표면의 회로를 보호하기 위해서 회로면에, 표면 보호 시트라고 불리는 점착 시트를 첩부한다. 이면 연삭은 웨이퍼의 회로면측 (즉 표면 보호 시트측) 을 척 테이블 등에 의해 고정시키고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼의 연삭 후의 두께는 특별히 한정은 되지 않지만, 통상적으로는 20 ∼ 500 ㎛ 정도이다. 그 후, 필요에 따라, 이면 연삭시에 발생한 파쇄층을 제거한다. 파쇄층의 제거는 케미컬 에칭이나, 플라즈마 에칭 등에 의해 실시된다.
상기 반도체 웨이퍼의 이면측을 본 발명에 관련된 경화성 수지막 형성층이 형성된 시트의 수지막 형성층 상에 재치하고, 가볍게 압압하여, 반도체 웨이퍼를 고정시킨다. 그 때, 수지막 형성층이 실온에서는 택성을 갖지 않는 경우에는 적절히 가온해도 된다 (한정하는 것은 아니지만, 40 ∼ 80 ℃ 가 바람직하다). 이어서, 수지막 형성층에 경화성 성분 (B) 로서, 에너지선 반응성 화합물이 배합되어 있는 경우에는, 수지막 형성층에 지지 시트측으로부터 에너지선을 조사하고, 수지막 형성층을 예비적으로 경화시키고, 수지막 형성층의 응집력을 높여, 수지막 형성층과 지지 시트 사이의 접착력을 저하시켜 두어도 된다. 이어서, 다이싱소 등의 절단 수단을 이용하여, 상기의 반도체 웨이퍼 및 수지막 형성층을 절단하여 수지막 형성층이 형성된 반도체 칩을 얻는다. 이 때의 절단 깊이는 반도체 웨이퍼의 두께와 수지막 형성층의 두께의 합계 및 다이싱소의 마모분을 가미한 깊이로 한다. 또한, 에너지선 조사는 반도체 웨이퍼의 첩부 후, 반도체 칩의 박리 (픽업) 전의 어느 단계에서 실시해도 되고, 예를 들어 다이싱 후에 실시해도 되고, 또한 하기의 엑스펀드 공정 후에 실시해도 된다. 또한 에너지선 조사를 복수회로 나누어 실시해도 된다.
이어서 필요에 따라, 수지막 형성층이 형성된 시트의 지지 시트의 엑스펀드를 실시하면, 반도체 칩 간격이 확장되어, 반도체 칩의 픽업을 더욱 용이하게 실시할 수 있게 된다. 이 때, 수지막 형성층과 지지 시트 사이에 어긋남이 발생하게 되어, 수지막 형성층과 지지 시트 사이의 접착력이 감소하고, 반도체 칩의 픽업성이 향상된다. 이와 같이 하여 반도체 칩의 픽업을 실시하면, 절단된 수지막 형성층을 반도체 칩 이면에 고착 잔존시켜 지지 시트로부터 박리할 수 있다.
이어서 수지막 형성층을 개재하여 반도체 칩을, 리드 프레임의 다이 패드 상 또는 다른 반도체 칩 (하단 칩) 표면 등의 피착부에 열 압착한다. 여기서, 열 압착이란, 수지막 형성층을 개재하여 반도체 칩을 피착부에 재치하고, 수지막 형성층을 가열하는 것을 말한다. 피착부는 반도체 칩을 재치하기 전에 가열하거나 재치 직후에 가열해도 된다. 열 압착시의 재치할 때의 압력은 통상적으로 1 ㎪ ∼ 200 ㎫ 이다. 또한, 열 압착시의 가열 온도는 통상적으로는 80 ∼ 200 ℃, 바람직하게는 100 ∼ 180 ℃ 이고, 가열 시간은 통상적으로는 0.1 초 ∼ 5 분, 바람직하게는 0.5 초 ∼ 3 분이다.
반도체 칩을 피착부에 열 압착한 후, 필요에 따라 추가로 가열을 실시해도 된다. 추가로 가열을 실시함으로써, 반도체 칩을 피착부에 보다 강고하게 접착할 수 있다. 이 때의 가열 조건은 상기 가열 온도의 범위이고, 가열 시간은 통상적으로 1 ∼ 180 분, 바람직하게는 10 ∼ 120 분이다.
또한, 재치 후의 가열 처리 (상기의 열 압착 공정) 은 실시하지 않고 가접착 상태로 해 두고, 패키지 제조에 있어서 통상적으로 실시되는 수지 밀봉에서의 가열을 이용하여 열 압착을 실시해도 된다.
이와 같은 공정을 거침으로써, 수지막 형성층이 경화하고, 반도체 칩을 피착부에 수지막 형성층을 개재하여 접착할 수 있다. 수지막 형성층은 다이 본드 조건하에서는 유동화하고 있기 때문에, 칩 탑재부의 요철에도 충분히 매립되고, 보이드의 발생을 방지할 수 있어 패키지의 신뢰성이 높아진다.
다음으로, 본 발명의 경화성 수지막 형성층이 형성된 시트를, 칩용 보호막의 형성에 사용하는 경우에 대하여 설명한다.
즉, 본 발명에 관련된 반도체 장치의 제 2 제조 방법은 표면에 회로가 형성되고, 이면이 연삭된 반도체 웨이퍼의 이면을, 상기 경화성 수지막 형성층이 형성된 시트의 수지막 형성층에 첩착하고, 수지막 형성층을 경화시켜, 이면에 보호막을 갖는 반도체 칩을 얻는 것을 특징으로 한다. 또한, 본 발명에 관련된 반도체 칩의 제조 방법은, 바람직하게는, 이하의 공정 (1) ∼ (3) 을 추가로 포함하고, 공정 (1) ∼ (3) 을 임의의 순서로 실시하는 것을 특징으로 하고 있다.
공정 (1) : 경화성 수지막 형성층 또는 그 경화 후의 수지막인 보호막과 지지 시트를 박리,
공정 (2) : 경화성 수지막 형성층을 경화시켜 보호막을 얻음,
공정 (3) : 반도체 웨이퍼와 경화성 수지막 형성층 또는 보호막을 다이싱.
또한, 상기에 있어서, 공정 (2) 에 있어서 수지막 형성층은 경화하여, 보호막이 되기 때문에, 공정 (2) 후의 공정에 있어서는, 「수지막 형성층」 이라고 기재되어 있어도, 「보호막」 을 의미한다.
이 프로세스의 상세한 것에 대해서는, 일본 공개특허공보 2002-280329호에 상세히 서술되어 있다. 일례로서, 공정 (1), (2), (3) 의 순서로 실시하는 경우에 대하여 설명한다.
먼저, 표면에 회로가 형성된 반도체 웨이퍼의 이면에, 상기 경화성 수지막 형성층이 형성된 시트의 수지막 형성층을 첩부한다. 이어서 수지막 형성층으로부터 지지 시트를 박리하고, 반도체 웨이퍼와 수지막 형성층의 적층체를 얻는다. 이어서 수지막 형성층을 경화시켜, 웨이퍼 이면의 전체면에 보호막을 형성한다. 수지막 형성층에는, 경화성 성분 (B) 로서, 열 경화성 성분 (B1) 을 사용한 경우에는, 열 경화에 의해 수지막 형성층을 경화시킨다. 또한, 수지막 형성층에 에너지선 경화성 성분 (B2) 나 경화성 중합체 성분 (AB) 가 배합되어 있는 경우에는, 수지막 형성층의 경화를 에너지선 조사에 의해 실시할 수 있다. 또한, 열 경화성 성분 (B1) 과, 에너지선 경화성 성분 (B2) 나 경화성 중합체 성분 (AB) 를 병용하는 경우에는, 가열 및 에너지선 조사에 의한 경화를 동시에 실시해도 되고, 축차적으로 실시해도 된다. 조사되는 에너지선으로는, 자외선 (UV) 또는 전자선 (EB) 등을 들 수 있고, 바람직하게는 자외선이 사용된다. 이 결과, 웨이퍼 이면에 경화 수지로 이루어지는 보호막이 형성되고, 웨이퍼 단독의 경우와 비교하여 강도가 향상되기 때문에, 얇아진 웨이퍼의 취급시의 파손을 저감시킬 수 있다. 또한, 웨이퍼나 칩의 이면에 직접 보호막 형성용의 도포액을 도포·피막화하는 코팅법과 비교하여, 보호막의 두께의 균일성이 우수하다.
이어서, 반도체 웨이퍼와 보호막의 적층체를 웨이퍼 표면에 형성된 회로마다 다이싱한다. 다이싱은 웨이퍼와 보호막을 함께 절단하도록 실시된다. 웨이퍼의 다이싱은 다이싱 시트를 사용한 통상적인 방법에 의해 실시된다. 이 결과, 이면에 보호막을 갖는 반도체 칩이 얻어진다.
마지막으로, 다이싱된 칩을 콜렛 등의 범용 수단에 의해 픽업함으로써, 이면에 보호막을 갖는 반도체 칩이 얻어진다. 이와 같은 본 발명에 의하면, 두께의 균일성이 높은 보호막을 칩 이면에 간편하게 형성할 수 있고, 다이싱 공정이나 패키징 후의 크랙이 잘 발생하지 않게 된다. 그리고, 반도체 칩을 페이스 다운 방식으로 소정의 기대 상에 실장함으로써 반도체 장치를 제조할 수 있다. 또한, 이면에 보호막을 갖는 반도체 칩을, 다이 패드부 또는 다른 반도체 칩 등의 다른 부재 상 (피착부) 에 접착함으로써, 반도체 장치를 제조할 수도 있다.
본 발명의 경화성 수지막 형성층이 형성된 시트는, 상기와 같은 사용 방법 외에, 반도체 화합물, 유리, 세라믹스, 금속 등의 접착 혹은 표면 보호에 사용할 수도 있다.
실시예
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 이하의 실시예 및 비교예에 있어서, ＜표면 규소 원소 농도 (X)＞, ＜내부 규소 원소 농도의 평균치 (Y)＞, 및 ＜전단 강도＞ 의 측정을 다음과 같이 실시하였다.
＜표면 규소 원소 농도 (X)＞
경화성 수지막 형성층을 125 ℃ 에서 60 분, 추가로 175 ℃ 에서 120 분간 가열하여 경화성 수지막 형성층을 경화시키고, 경화막의 표면 규소 원소 농도를 X 선 광 전자 분광 분석 (XPS) 에 의해 측정하였다. XPS 는 PHI Quantera SXM (알박·파이사 제조) 을 사용하여, X 선원에 단색화 Alkα 를 이용하여, 출력 25 W (15 ㎸, 100 ㎛ 직경), 광 전자 취출 각도 45°, 패스 에너지 55.0 eV, 스텝 분해능 0.05 eV 로 표면 규소 원소 농도 (X) 를 측정하였다.
＜내부 규소 원소 농도의 평균치 (Y)＞
상기 표면 규소 원소 농도 (X) 와 동일하게 경화성 수지막 형성층을 경화시키고, 경화막을 C60 이온 스퍼터링하고, 표면으로부터 일정 깊이까지 깎고, 상기와 동일하게 하여 경화막 내부의 규소 원소 농도를 측정하였다. C60 이온 스퍼터링 조건은 가속 전압 10 ㎸, 1 min/cycle 로 설정하였다. 이 조건에 있어서의 경화막의 스퍼터링 레이트는 11.7 ㎜/min 였다. 경화막 표면으로부터 깊이 방향으로 40 ∼ 60 ㎚, 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 적어도 각 1 점, 합계 3 점 이상에서 규소 원소 농도를 측정하고, 그 평균치를 산출하여, 내부 규소 원소 농도의 평균치 (Y) 를 얻었다. 또한, 40 ∼ 60 ㎚, 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 복수회의 측정이 가능한 경우에는, 복수회 측정한 규소 원소 농도의 평균치를 당해 영역에서의 규소 원소 농도로 한다.
＜전단 강도＞
전단 강도의 측정은 경화성 수지막 형성층이 형성된 시트를 23 ℃, 상대 습도 50 ％ 의 환경하에서 7 일간 보관한 시트를 이용하여 실시하였다.
(1-1) 상단 칩의 제조
웨이퍼 백사이드 그라인드 장치 (DISCO 사 제조, DGP8760) 에 의해, 표면을 드라이 폴리시 처리한 실리콘 웨이퍼 (200 ㎜ 직경, 두께 500 ㎛) 의 드라이 폴리시 처리면에, 실시예 또는 비교예로 얻어진 경화성 수지막 형성층이 형성된 시트의 경화성 수지막 형성층을 테이프 마운터 (린텍사 제조, Adwill (등록상표) RAD2500 m/8) 를 이용하여 첩부하고, 지지 시트의 외주부를 링 프레임에 고정시켰다. 그 후, 자외선 조사 장치 (린텍사 제조, Adwill (등록상표) RAD2000) 를 이용하여, 상기 시트의 지지 시트면으로부터 자외선을 조사 (350 ㎽/㎠, 190 mJ/㎠) 하였다.
다음으로, 다이싱 장치 (DISCO 사 제조, DFD651) 를 사용하여, 5 ㎜ × 5 ㎜ 의 사이즈의 칩으로 다이싱하고, 경화성 수지막 형성층과 함께 칩을 지지 시트로부터 픽업하여, 상단 칩을 얻었다. 다이싱시의 절삭량은 지지 시트에 대하여 20 ㎛ 절삭하도록 하였다.
(1-2) 측정용 시험편의 제조
폴리이미드계 수지 (히타치 화성 듀퐁 마이크로 시스템즈사 제조 PLH708) 가 코팅된 실리콘 웨이퍼 (200 ㎜ 직경, 두께 725 ㎛) 에, 다이싱 테이프 (린텍사 제조, Adwill D-650) 를 상기와 동일하게 테이프 마운터를 이용하여 첩부하였다. 이어서, 상기와 동일하게 다이싱 장치를 이용하여, 실리콘 웨이퍼를 12 ㎜ × 12 ㎜ 의 칩 사이즈로 다이싱하여, 칩을 픽업하였다. 칩의 폴리이미드계 수지가 코팅된 면 (폴리이미드면) 에, 상기 (1-1) 에서 얻은 상단 칩을, 경화성 수지막 형성층을 개재하여 100 ℃ 또한 300 gf/chip, 1 초간의 조건으로 본딩하였다. 그 후, 125 ℃ 에서 60 분, 추가로 175 ℃ 에서 120 분간 가열하여 경화성 수지막 형성층을 경화시켜, 시험편을 얻었다.
얻어진 시험편을, 85 ℃ 85 ％ RH 환경하에서 48 시간 방치하여 흡습시키고, 흡습 후의 시험편에 대하여, 최고 온도 260 ℃, 가열 시간 1 분간의 IR 리플로우 (리플로우로 : 사가미 이공 제조, WL-15-20DNX 형) 를 3 회 실시하고, 추가로 프레셔 쿠커 테스트 (조건 : 121 ℃, 2.2 기압, 100 ％ RH) 를 168 시간 실시하여, 열습 처리된 시험편 (측정용 시험편) 을 얻었다.
(1-3) 전단 강도의 측정
본드 테스터 (Dage 사 제조, 본드 테스터 Series4000) 의 측정 스테이지를 250 ℃ 로 설정하고, 측정용 시험편을 측정 스테이지 상에 30 초간 방치하였다. 본딩 계면 (수지막 계면) 으로부터 100 ㎛ 의 높이로 스피드 500 ㎛/s 로 수지막 계면에 대하여 수평 방향 (전단 방향) 으로 응력을 가하여, 접착 상태가 파괴될 때의 힘 (전단 강도) (N) 을 측정하였다. 또한, 6 샘플의 측정용 시험편에 대하여, 각각의 전단 강도를 측정하여, 그 평균치를 전단 강도 (N) 로 하였다.
[경화성 수지막 형성층의 성분]
경화성 수지막 형성층을 구성하는 각 성분은 하기와 같다. 실란 커플링제의 배합량을 표 1 과 같이 변경한 것 이외에는 동일한 조성으로 하여, 각 성분을 배합하여 경화성 수지막 형성층을 조제하였다.
(A : 중합체 성분)
(A1) 아크릴계 중합체 : 닛폰 합성 화학 공업 주식회사 제조 코포닐 N-4617 (Mw : 약 37 만) 100 질량부
(A2) 비아크릴계 수지 : 열가소성 폴리에스테르 수지 (토요보사 제조 바이론 220) 40.54 질량부
(B : 경화성 성분)
(B11) 에폭시 화합물 :
(B11a) 액상 에폭시 수지 : 비스페놀 A 형 에폭시 수지 20 중량％ 아크릴 입자 함유품 (주식회사 닛폰 촉매 제조 에포세트 BPA328, 에폭시 당량 235 g/eq) 58.01 질량부
(B11b) 고체 에폭시 수지 : 크레졸 노볼락형 에폭시 수지 (닛폰 화약 주식회사 제조 EOCN-104S, 에폭시 당량 213 ∼ 223 g/eq, 연화점 90 ∼ 94 ℃) 38.67 질량부
(B11c) 고체 에폭시 수지 : 다관능형 에폭시 수지 (닛폰 화약 주식회사 제조 EPPN-502H, 에폭시 당량 158 ∼ 178 g/eq, 연화점 60 ∼ 72 ℃) 48.34 질량부
(B11d) 고체 에폭시 수지 : DCPD 형 에폭시 수지 (다이닛폰 잉크 화학 주식회사 제조 EPICLON HP-7200HH, 에폭시 당량 265 ∼ 300 g/eq, 연화점 75 ∼ 90 ℃) 19.33 질량부
(B12) 열 경화제 : 노볼락형 페놀 수지 (아사히 유기재 공업 주식회사 제조 PAPS-PN4, 페놀성 수산기 당량 104 g/eq, 연화점 111 ℃) 70.24 질량부
(B13) 경화 촉진제 : 2-페닐-4,5-디(하이드록시메틸)이미다졸 (시코쿠 화성 공업 (주) 제조 큐아졸 2PHZ) 0.26 질량부
(B21) 에너지선 반응성 화합물 : 디시클로펜타디엔디메톡시디아크릴레이트 (닛폰 화약 (주) 제조 KAYARAD R-684) 22.3 질량부
(B22) 광 중합 개시제 : α-하이드록시시클로헥실페닐케톤 (치바·스페셜티·케미컬즈 주식회사 제조 이르가큐어 184) 0.67 질량부
(C : 실란 커플링제)
γ-글리시독시프로필트리메톡시실란 (신에츠 화학 공업 주식회사 제조 KBM-403 메톡시 당량 12.7 ㎜ol/g, 수평균 분자량 236.3) (표 1 에 기재된 배합량)
(D : 무기 필러)
Si 필러 (주식회사 토쿠야마 제조 UF-310) 127.03 질량부
[실시예 및 비교예]
실란 커플링제의 배합량을 표 1 에 기재된 바와 같이 변경한 것 이외에는, 동일한 조성으로 경화성 수지막 형성층용의 조성물을 제조하고, 메틸에틸케톤으로 고형분 농도가 50 중량 ％ 가 되도록 희석하고, 실리콘 처리된 박리 필름 (린텍사 제조, SP-PET381031) 상에 건조 후 두께가 약 60 ㎛ 가 되도록 도포·건조 (건조 조건 : 오븐으로 100 ℃, 2 분간) 시켜, 박리 필름 상에 형성된 경화성 수지막 형성층을 얻었다. 그 후, 경화성 수지막 형성층과 지지 시트인 폴리에틸렌 필름 (두께 100 ㎛, 표면 장력 33 mN/m) 을 첩합하여, 경화성 수지막 형성층을 지지 시트 상에 전사함으로써, 원하는 경화성 수지막 형성층이 형성된 시트를 얻었다. 각 평가 결과를 표 1 에 나타낸다.
Figure pct00001

Claims (10)

  1. 지지 시트와, 그 지지 시트 상에 박리 가능하게 형성된 경화성 수지막 형성층을 갖고,
    그 경화성 수지막 형성층은 경화성 바인더 성분 및 실란 커플링제 (C) 를 포함하고, 또한
    경화성 수지막 형성층의 경화 후의 수지막에 있어서, 수지막의 적어도 1 표면에 있어서의 실란 커플링제 (C) 유래의 표면 규소 원소 농도 (X) 가 그 표면으로부터 깊이 방향으로 40 ∼ 60 ㎚, 60 ∼ 80 ㎚, 80 ∼ 100 ㎚ 의 각각의 깊이 범위에서 적어도 각 1 점, 합계 3 점 이상에서 측정한 실란 커플링제 (C) 유래의 내부 규소 원소 농도의 평균치 (Y) 의 3.4 배 이상인 경화성 수지막 형성층이 형성된 시트.
  2. 제 1 항에 있어서,
    경화 후의 수지막의 양표면의 표면 규소 원소 농도 (X) 가 내부 규소 원소 농도의 평균치 (Y) 의 3.4 배 이상인 경화성 수지막 형성층이 형성된 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 경화성 수지막 형성층 1 g 에 대한 실란 커플링제 당량이 0 meq/g 보다 많고, 4.0 × 10-2 meq/g 이하인 경화성 수지막 형성층이 형성된 시트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 실란 커플링제 (C) 가 에폭시기를 갖는 경화성 수지막 형성층이 형성된 시트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 실란 커플링제 (C) 의 수평균 분자량이 120 ∼ 1000 인 경화성 수지막 형성층이 형성된 시트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    경화성 수지막 형성층 또는 그 경화 후의 수지막이 반도체 칩을 기판 또는 다른 반도체 칩에 고정시키키 위한 접착 필름으로서 기능하는 경화성 수지막 형성층이 형성된 시트.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    경화성 수지막 형성층의 경화 후의 수지막이 반도체 웨이퍼 또는 칩의 보호막으로서 기능하는 경화성 수지막 형성층이 형성된 시트.
  8. 제 6 항에 기재된 경화성 수지막 형성층이 형성된 시트의 경화성 수지막 형성층에 반도체 웨이퍼를 첩착하고, 그 반도체 웨이퍼를 다이싱하여 반도체 칩으로 하고, 그 반도체 칩 이면에 상기 수지막 형성층을 고착 잔존시켜 지지 시트로부터 박리하고, 그 반도체 칩을 피착부에 상기 수지막 형성층을 개재하여 열 압착하는 공정을 갖는 반도체 장치의 제조 방법.
  9. 제 7 항에 기재된 경화성 수지막 형성층이 형성된 시트의 경화성 수지막 형성층에 반도체 웨이퍼를 첩착하고, 경화성 수지막 형성층을 경화시켜, 보호막을 갖는 반도체 칩을 얻는 공정을 포함하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서
    이하의 공정 (1) ∼ (3) 을 추가로 포함하고, 공정 (1) ∼ (3) 을 임의의 순서로 실시하는 반도체 장치의 제조 방법 ;
    공정 (1) : 경화성 수지막 형성층 또는 그 경화 후의 수지막인 보호막과, 지지 시트를 박리,
    공정 (2) : 경화성 수지막 형성층을 경화시켜 보호막을 얻음,
    공정 (3) : 반도체 웨이퍼와, 경화성 수지막 형성층 또는 보호막을 다이싱.
KR1020157013915A 2012-11-30 2013-11-29 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법 KR102224971B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012263034 2012-11-30
JPJP-P-2012-263034 2012-11-30
PCT/JP2013/082187 WO2014084357A1 (ja) 2012-11-30 2013-11-29 硬化性樹脂膜形成層付シートおよび該シートを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20150090080A true KR20150090080A (ko) 2015-08-05
KR102224971B1 KR102224971B1 (ko) 2021-03-08

Family

ID=50827985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013915A KR102224971B1 (ko) 2012-11-30 2013-11-29 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP6298409B2 (ko)
KR (1) KR102224971B1 (ko)
CN (1) CN104797423B (ko)
TW (1) TWI600740B (ko)
WO (1) WO2014084357A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101832450B1 (ko) * 2015-04-29 2018-04-13 주식회사 엘지화학 반도체용 접착 필름
JP6521823B2 (ja) * 2015-10-01 2019-05-29 リンテック株式会社 ダイシングダイボンディングシート
WO2018066302A1 (ja) * 2016-10-05 2018-04-12 リンテック株式会社 第１保護膜形成用シート
TWI758484B (zh) * 2017-05-31 2022-03-21 日商琳得科股份有限公司 黏著劑組合物、黏著薄片及密封體
EP3666429A4 (en) 2017-09-15 2021-01-27 LINTEC Corporation BAKING MATERIAL IN THE FORM OF FILM, AND BAKING EQUIPMENT IN THE FORM OF FILM EQUIPPED WITH A SUPPORT SHEET
CN111279463B (zh) * 2017-10-27 2023-09-26 琳得科株式会社 保护膜形成用膜、保护膜形成用复合片及半导体芯片的制造方法
WO2019098326A1 (ja) * 2017-11-17 2019-05-23 リンテック株式会社 第１保護膜付き半導体チップ、第１保護膜付き半導体チップの製造方法、及び半導体チップ・第１保護膜積層体の評価方法
JP6497477B1 (ja) * 2018-10-03 2019-04-10 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電子部品搭載基板
CN110003822A (zh) * 2019-04-30 2019-07-12 浙江华硕科技股份有限公司 一种墙纸用环保胶水及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000017246A (ja) 1998-07-06 2000-01-18 Lintec Corp 粘接着剤組成物および粘接着シート
KR20060083914A (ko) * 2005-01-18 2006-07-21 샤프 가부시키가이샤 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법
KR20080053038A (ko) * 2006-12-08 2008-06-12 주식회사 엘지화학 접착제 수지 조성물 및 이를 이용한 다이싱 다이 본딩 필름
JP2009138026A (ja) 2007-12-03 2009-06-25 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP2011162603A (ja) * 2010-02-05 2011-08-25 Lintec Corp 接着剤組成物および接着シート

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04145119A (ja) * 1990-10-05 1992-05-19 Toshiba Silicone Co Ltd エポキシ樹脂組成物
WO2003018703A1 (fr) * 2001-08-27 2003-03-06 Hitachi Chemical Co., Ltd. Feuille adhesive et dispositif semi-conducteur; procede de fabrication
KR100909169B1 (ko) * 2006-09-11 2009-07-23 제일모직주식회사 선 경화형 반도체 조립용 접착 필름 조성물
JP5234594B2 (ja) * 2008-03-11 2013-07-10 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
WO2011046238A1 (ko) * 2009-10-16 2011-04-21 (주)Lg화학 다이어태치 필름

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000017246A (ja) 1998-07-06 2000-01-18 Lintec Corp 粘接着剤組成物および粘接着シート
KR20060083914A (ko) * 2005-01-18 2006-07-21 샤프 가부시키가이샤 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법
KR20080053038A (ko) * 2006-12-08 2008-06-12 주식회사 엘지화학 접착제 수지 조성물 및 이를 이용한 다이싱 다이 본딩 필름
JP2009138026A (ja) 2007-12-03 2009-06-25 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP2011162603A (ja) * 2010-02-05 2011-08-25 Lintec Corp 接着剤組成物および接着シート

Also Published As

Publication number Publication date
JP6298409B2 (ja) 2018-03-20
TWI600740B (zh) 2017-10-01
CN104797423A (zh) 2015-07-22
CN104797423B (zh) 2017-06-13
KR102224971B1 (ko) 2021-03-08
JPWO2014084357A1 (ja) 2017-01-05
TW201435036A (zh) 2014-09-16
WO2014084357A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
KR101634064B1 (ko) 수지막 형성용 복합 시트
KR102152605B1 (ko) 보호막 형성용 필름
KR102541666B1 (ko) 보호막 형성용 필름 및 보호막 형성용 복합 시트
KR102224971B1 (ko) 경화성 수지막 형성층이 형성된 시트 및 그 시트를 사용한 반도체 장치의 제조 방법
KR20150048112A (ko) 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법
JPWO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP6262717B2 (ja) 保護膜付チップの製造方法
KR102330885B1 (ko) 보호막 형성용 필름
KR102224972B1 (ko) 보호막 형성용 필름
JP6279319B2 (ja) 樹脂膜形成用複合シート
JP2012201873A (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP6038919B2 (ja) 保護膜形成層、保護膜形成用シート及び半導体装置の製造方法
JP6353868B2 (ja) 保護膜形成用シート
JP2015180735A (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP6216354B2 (ja) 保護膜形成用フィルム
TWI664229B (zh) 保護膜形成用薄膜
TWI666237B (zh) 保護膜形成用薄膜
JP2014192462A (ja) 樹脂膜形成用シート

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant