KR20060049377A - 표면 실장형 커패시터 및 그 제조방법 - Google Patents

표면 실장형 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20060049377A
KR20060049377A KR1020050101307A KR20050101307A KR20060049377A KR 20060049377 A KR20060049377 A KR 20060049377A KR 1020050101307 A KR1020050101307 A KR 1020050101307A KR 20050101307 A KR20050101307 A KR 20050101307A KR 20060049377 A KR20060049377 A KR 20060049377A
Authority
KR
South Korea
Prior art keywords
capacitor
anode
cathode
case
terminal
Prior art date
Application number
KR1020050101307A
Other languages
English (en)
Other versions
KR100773198B1 (ko
Inventor
토시히사 나가사와
켄지 아라키
히토시 타카타
아키히로 카와이
신지 아라이
Original Assignee
엔이씨 도낀 가부시끼가이샤
엔이씨 도낀 도야마 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 도낀 가부시끼가이샤, 엔이씨 도낀 도야마 가부시끼가이샤 filed Critical 엔이씨 도낀 가부시끼가이샤
Publication of KR20060049377A publication Critical patent/KR20060049377A/ko
Application granted granted Critical
Publication of KR100773198B1 publication Critical patent/KR100773198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

표면 실장 커패시터는 각각 대향 단부에 애노드 리드부(11), 중심에 캐소드부(12), 스트립 형상 플레이트(14)를 통하여 각 애노드 리드부(11)에 접속된 애노드 단자(18), 및 캐소드부(12)에 접속된 캐소드 단자(19)를 적층하여 형성된 다중층 커패시터 구조를 포함한다. 애노드 및 캐소드 단자(18, 19)는 기판 실장 표면인 공통 표면상에 형성되며 평탄한 형상을 가진다. 몰드 수지 케이스(20)는 애노드 및 캐소드 단자(18, 19) 사이의 갭을 충전하고, 애노드와 캐소드 단자(18, 19)를 기계적으로 접속하는 바닥부와, 기판 실장 표면에 대략 수직인 측벽부를 가진다. 애노드 및 캐소드 단자(18, 19)는 애노드 리드부(11)와 캐소드부(12)에 접속되도록 몰드 수지 케이스(20)의 내부 바닥 표면상에 노출된 상면을 가진다.

Description

표면 실장형 커패시터 및 그 제조방법{SURFACE-MOUNT CAPACITOR AND METHOD OF PRODUCING THE SAME}
도 1은 다중층 타입의 종래의 표면 실장 커패시터의 단면도이다.
도 2A는 본 발명의 제1 실시예에 따르는 표면 실장 커패시터의 단면도이다.
도 2B는 도 2A에 나타낸 표면 실장 커패시터의 커패시터 소자의 단면도이다.
도 3A는 본 발명의 제1 실시예에 따르는 표면 실장 커패시터의 외부 형태를 나타내는 사시도이다.
도 3B는 도 3A에 나타낸 표면 실장 커패시터의 평면도이다.
도 4A는 본 발명의 제1 실시예에 따르는 표면 실장 커패시터의 리드프레임의 평면도이다.
도 4B는 도 4A에 나타낸 리드프레임에 형성된 몰드수지 케이스의 평면도이다.
도 5A는 고정기구(anchors)로 기능하도록 각 측부에 형성된 두 개의 돌기가 설치된 다른 리드프레임의 평면도이다.
도 5B는 최대 폭을 가지고 각 측부에 형성된 하나의 돌기가 설치된 또다른 하나의 리드프레임의 평면도이다.
도 6A는 도 2A에 나타낸 몰드 수지 케이스의 확대 단면도이다.
도 6B는 도 6A에 나타낸 몰드 수지 케이스를 이용하는 다중층 타입의 표면 실장 커패시터의 단면도이다.
도 7A는 직사각형 단면을 가지는 홈이 형성된 몰드 수지 케이스 변형의 일부를 나타내는 확대된 단면도이다.
도 7B는 반타원부를 가지는 홈이 형성된 몰드 수지 케이스의 다른 변형의 일부를 나타내는 확대된 단면도이다.
도 8A는 애노드 또는 캐소드 단자의 필렛 형성부의 확대 사시도이다.
도 8B는 땜납 이후에 형성된 땜납 필렛을 나타내는 단면도이다.
도 9는 표면 실장 커패시터의 제조공정을 설명하는 흐름도이다.
도 10A는 스트립 형상 플레이트가 접속된 커패시터 소자의 사시도이다.
도 10B는 캐소드부의 측면과 주면이 도전성 페이스트에 의해 접속된 다중층 커패시터 구조의 사시도이다.
도 10C는 도 10B의 10C-10C선을 따라 자른 단면도이다.
도 11A는 애노드 리드부가 서로 용접된 후의 다중층 커패시터 구조의 사시도이다.
도 11B는 몰드 수지 케이스에 수용된 후의 도 11A의 다중층 커패시터 구조의 내부 구조를 나타내는 도면이다.
도 12는 본 발명의 제2 실시예에 따르는 표면 실장 커패시터의 단면도이다.
도 13A는 본 발명의 제2 실시예의 외장 케이스의 사시도이다.
도 13B는 본 발명의 제2 실시예의 몰드 수지 케이스와 단자의 사시도이다.
도 13C는 본 발명의 제2 실시예에 따르는 표면 실장 커패시터의 수평 단면도이다.
도 14A는 본 발명의 제2 실시예에 따르는 표면 실장 커패시터의 내부 구조를 나타내는 도면이다.
도 14B는 도 14A의 표면 실장 커패시터의 측면도이다.
도 15A는 몰드 수지 케이스와 커패시터 소자 사이의 갭에 실리콘 수지가 충전된 때의 도 14A와 유사한 도면이다.
도 15B는 도 15A의 15B-15B 선을 따르는 지면에 수직한 평면상의 수평 단면도이다.
도 16A는 실리콘 수지가 충전된 경우의 고온 환경에서의 ESR의 변화를 나타내는 도면이다.
도 16B는 실리콘 수지가 충전되지 않은 경우의 도 16A와 유사한 도면이다.
도 17A는 본 발명의 제3 실시예에 따르는 표면 실장 커패시터의 몰드 수지 케이스의 단면도이다.
도 17B는 도 17A의 몰드 수지 케이스를 포함하는 표면 실장 커패시터의 단면도이다.
본 출원은 일본국 출원 제 2004-311928호의 우선권 주장 출원으로서, 그 개 시 내용은 본 명세서에 참조로서 병합된다.
본 발명은 전원 라인용 표면 실장형 커패시터에 관한 것으로서, 보다 구체적으로는 CPU에 접속된 안정화 전원을 위한 디커플링 회로에 사용하는데 적합한 표면 실장형 커패시터 및 그것을 제조하는 방법에 관한 것이다.
전송선 소자 또는 전송선 노이즈 필터라고 불리며, 수백 마이크로패럿의 용량, 100MHz의 주파수 대역에서 5mΩ의 ESR(등가 직렬 저항)과, 약 1pH의 ESL(등가 직렬 인덕턴스)의, 커패시터 및 필터의 특성을 함께 가지는, 표면 실장형 커패시터가 개발되고 있다. 단일체 커패시터 소자를 포함하는 상술한 표면 실장형 커패시터는 CPU에 접속된 전원 라인의 디커플링 회로에 사용하는데 특히 적합하다. 이러한 표면 실장형 커패시터는, 예컨대 일본 특허 공개 제2004-55699호에 개시되어 있다.
정전 용량을 개선하기 위하여, 이러한 복수의 단일체 커패시터 소자를 겹치거나 적층하고, 단일체 커패시터 소자를 전기적으로 병렬로 접속함으로써 형성된 다중층 타입 표면 실장형 커패시터에 대한 개발이 진행중이다. 이러한 형태의 표면 실장형 커패시터는, 고속인 동작 속도 및 고주파수로 개선된 퍼스널 컴퓨터(PC), 서버, 디지털 가전기기, 통신기기 등의 전원 라인의 고성능 표면 실장형 커패시터로서 동작가능하다. 상술한 다중층 타입의 표면 실장형 커패시터 기술은 본 발명자들에 의해 출원된 일본 특허 공개 제2004-289142호에 개시되어 있다.
도 1과 관련하여, 다중층 타입의 표면 실장형 커패시터에 관하여 설명하기로 한다. 상술한 예에서, 표면 실장형 커패시터는 5개의 커패시터 소자를 포함한다. 각 커패시터 소자에서, 박판형(foil type) 또는 시트형상 밸브작용 금속이 표면에서 확장되어 애노드 부재를 형성한다. 애노드 부재 상에서, 절연 코팅막이 형성된다. 고체 전해질 및 도전성 재료를 포함하는 캐소드부(202)가 더 형성된다. 애노드 부재의 대향 단부는 캐소드부(202)로부터 절연 수지층(203)에 의해 분리되거나 절연되어 애노드 리드부(201)로서 기능한다. 각각의 애노드 리드부(201)에 대하여, U자 형상 금속판(204)이 초음파 용접에 의해 부착되어 도전성 페이스트(205)를 통해 상하부의 인접하는 커패시터 소자에 접속되어 있다. U자 형상 금속판(204) 중의 최하단 금속판이 도전성 페이스트(205)를 통해 애노드 단자(206)에 접속된다.
각 커패시터 소자의 캐소드부(202)는 도전성 페이스트(205)를 통해 상하부 인접하는 커패시터 소자의 캐소드부에 접속된다. 캐소드부(202)중 최하부는 홀이 설치된 프리프레그(207a)를 통해 캐소드 단자(208)에 기계적으로 접속되고, 홀 내에 충전된 도전성 페이스트(205)를 통해 캐소드 단자(208)에 전기적으로 접속된다.
차폐 금속판(shielding metal plate)(209)이 홀이 설치된 프리프레그(207b)를 통하여 커패시터 소자의 최상부에 접착된다. 홀 내에 충전된 도전성 페이스트(205)를 통하여, 최상단 커패시터 소자의 캐소드부(202)는 차폐 금속판(209)에 전기적으로 접속된다.
사용 용도에 따라서, 보다 나은 치수 정밀도의 향상 및 고신뢰성이 요구된다. 예컨대, 외형 치수, 단자 치수 및 단자간 치수의 고정밀도화, 단자 실장면의 공면성(共面性, coplanarity)의 개선, 단자의 접속력의 증강, 리플로우 땜납 단계에서의 뒤틀림의 저감 등이 요구된다. 게다가, 실장 시 땜납 상태를 확인하기 위해 필렛 형성부가 요구된다. 뿐만 아니라, 장기간 사용 동안 캐소드부의 내부 저항의 안정성을 개선하기 위해서도 필요하다.
표면 실장형 커패시터의 제조에 있어서, 몇 가지 문제점이 있다. 예컨대, 애노드 리드부의 초음파 용접에 있어서, 열팽창으로 인한 변형이 커져서, 치수 정밀도 향상이 용이하지 않다. 게다가, 접속에 사용된 프리프레그 또는 도전성 페이스트의 돌출 또는 누설을 방지하고 각 공정단계에서의 커패시터 소자에 인가된 응력을 저감시키는 것이 용이하지 않다. 전체적으로, 제조 프로세스는 불가피하게 복잡하다. 따라서, 공정수를 저감하고 수율을 개선하는 것이 어렵다.
이와 같은 상황에 있어서, 본원 발명의 목적은 접속강도가 높고 뛰어난 장착성을 가지는 표면 실장형 단자를 가지며, 외형 치수 정밀도가 높고, 전기적 특성의 장기간 안정도에 고신뢰성을 가지며, 생산성이 우수한 표면 실장형 커패시터를 제공하는 것이다.
본 발명의 다른 목적은, 이러한 표면 실장형 커패시터를 제조하는 방법을 제공하는 것이다.
본원 발명의 일측면에 따르면, 그 일단부에 형성된 애노드 리드부와 그 중심에 형성된 캐소드부를 가지는 적어도 하나의 커패시터 소자를 구비하는 커패시터 부재, 상기 애노드 리드부에 접속된 애노드 단자 및 상기 캐소드부에 접속된 캐소드 단자를 포함하는 표면 실장형 커패시터로서, 상기 애노드 단자와 캐소드 단자는 기판 실장 표면으로서 공통 표면상에 형성된 평탄 형상을 가지며, 상기 표면 실장형 커패시터에는 애노드 단자와 캐소드 단자 사이에 갭을 충전하며 상기 애노드 단자와 캐소드 단자를 기계적으로 접속하는 바닥부와, 상기 공통 표면에 대략 수직인 측벽을 가지는 비도전성 케이스가 설치되어 있고, 애노드 단자와 캐소드 단자는 커패시터 소자의 애노드 리드부와 캐소드부에 접속되며 비도전성 케이스의 내부 바닥 표면에 노출된 표면을 가지는 것을 특징으로 한다.
상술한 표면 실장형 커패시터에서, 상기 커패시터 부재는 단일 커패시터 소자를 포함하는 단일층 커패시터 구조, 또는 다수의 커패시터 소자를 포함하는 다중층 커패시터 구조를 포함할 수 있다.
따라서, 비도전성 케이스, 애노드 단자, 및 캐소드 단자는 일체로 결합되어 단자 치수와 단자간 치수의 고정밀도와, 단자 실장 표면의 공면성의 개선, 및 비도전성 케이스 내부에 배치된 커패시터 부재에 인가된 응력을 완화하고 단자의 접속 강도를 증대시킬 수 있는 구조를 얻을 수 있다. 비도전성 케이스와 같은 소자 컨테이너 또는 베이스의 사용에 의해, 접속용 도전성 페이스트가 밖으로 돌출되거나 누출되는 것을 방지할 수 있다. 또한, 커패시터 소자의 층수를 쉽게 변경할 수 있다. 비도전성 케이스의 측벽 높이를 변경하는 것만으로, 단일층 타입에서 다중층 타입까지 다양한 표면 실장형 커패시터가 용이하게 얻어질 수 있다. 비도전성 케이스는 통상적으로 몰드 수지로 만든 몰드 수지 케이스이다.
바람직하게는, 비도전성 케이스의 바닥부에 맞물리도록 애노드 단자와 캐소드 단자의 대향하는 쪽에 돌기가 형성되고, 각각의 돌기는 비도전성 케이스의 내부 를 행하여 구부러진 단부를 가진다. 돌기는 애노드 단자와 캐소드 단자에 비도전성 케이스를 고정하기 위한 고정기구(anchors)로서 기능한다. 이러한 고정기구 구조에 의해, 애노드 단자와 캐소드 단자에 견고함이 주어진다. 뿐만 아니라, 커패시터 부재용 소자 컨테이너 또는 베이스는 견고함을 갖는다.
바람직하게, 하나의 돌기가 애노드 단자와 캐소드 단자의 대향부 각각에 형성되어 대향부 각각의 대략 전체 영역 상으로 연장한다. 따라서, 돌출부는 하나뿐이지만, 비도전성 케이스의 바닥부에 맞물리는 고정기구 부분이 큰 사이즈를 갖는다.
각각의 애노드 단자와 캐소드 단자에는 기판 실장 표면으로부터 멀어지도록 구부러진 돌출부가 설치되어, 비도전성 케이스의 측벽으로 맞물리는 것이 바람직하다. 돌출부는 애노드 단자와 캐소드 단자에 비도전성 케이스를 고정하기 위한 고정기구로서 기능한다. 이러한 고정기구 구조에 의해, 측벽 및 애노드 단자 또는 캐소드 단자 사이의 결합이 강화된다.
비도전성 케이스의 바닥부에는 애노드 단자와 캐소드 단자 사이의 갭을 충전하는 부분의 기판 실장측 상에 형성된 홈이 설치되는 것이 바람직하다. 홈은 땜납의 용융시 발생된 페이스트 증기가 기판 실장 표면에 쌓여 커패시터 부재를 밀어올리는 것을 방지하고, 잉여 땜납에 대한 트랩(trap)으로서 기능한다. 이러한 경우, 홈은 원하는 단면 형상을 가질 수 있다. 제품의 바닥 표면의 전체 영역은 기판 실장 표면에 부착되지 않고 개방 공간이 형성되는 것이 필요하다.
바람직하게, 애노드 단자 및 캐소드 단자 각각은 도금 표면을 유지한 상태에 서 압착(crushing)하여 그 단부에 필렛 형성부를 설치한다. 필렛 형성부에 의해, 도금 표면을 따라서 용융 땜납을 상승시켜 땜납 필렛을 형성하며, 납땜 상태를 확인한다.
비도전성 케이스에는 측벽이 서로 교차하는 모서리부에 형성된 두께가 증가된 보강부가 설치되는 것이 바람직하다. 이 보강부에 의해, 강고한 비도전성 케이스가 형성된다. 따라서, 리플로우 땜납동안 제품 바닥 표면의 뒤틀림을 저감시키고, 또는 제품의 기계적 강도를 개선시키는 것이 가능하다.
바람직하게는, 비도전성 수지가 커패시터 부재의 캐소드부를 덮도록 비도전성 케이스 내에 채워진다. 비도전성 수지는, 예컨대 실리콘 수지이다. 이러한 방식으로, 커패시터 소자에 방진(防振) 효과를 부여할 뿐만 아니라, 캐소드부와 산소 사이의 반응으로 인한 ESR 증가를 방지하는 것이 가능하다.
표면 실장형 커패시터는 복수의 커패시터 소자로 구성된 다중층 커패시터 구조를 포함하며, 도전성 페이스트가 전기적 접속을 이루기 위해 : (a)커패시터 소자 중 하나의 캐소드부의 적어도 하나의 주 표면 및 커패시터 소자 중의 다른 하나의 캐소드부의 주 표면 사이; (b)각각이 주 표면 중 하나에 대략 수직인 커패시터 소자의 횡단 측면; 및 (c) 커패시터 소자 중 하나의 캐소드부의 주 표면과 캐소드 단자 사이:에 도포된다. 따라서, 캐소드부의 주 표면과 측면을 둘러싸도록 도전성 페이스트를 도포하고, 다른 커패시터 소자의 캐소드부와 접속함으로써 ESR을 저감할 수 있다.
바람직하게는, 다중층 커패시터 구조는 비도전성 케이스의 내부에 배치되며, 적층 방향으로 서로 인접한 두 개의 커패시터 소자의 애노드 리드부는 구리 또는 구리 합금의 스트립 형상 플레이트를 통하여 서로 접속된다. 스트립 형상의 플레이트를 이용하여, 애노드 리드부의 접속 신뢰성이 개선된다.
애노드 리드부는 밸브 작용 금속인 알루미늄으로 만들어지고, 애노드 리드부에 접속된 스트립 형상 플레이트는 Ni로 도금되는 것이 바람직하다. 상술한 바와 같이, 알루미늄 및 구리, 또는 구리 합금 사이에, 더 높은 융점을 가지는 Ni, Pd와 같은 도금층이 삽입된다. 이러한 구조에 의해, 용접 동안의 열발생과 금속 소자의 상호 확산이 제어되고, 강고한 접착이 행해진다.
바람직하게는, 기판 실장 표면에 가장 가까운 커패시터 소자 중 하나의 애노드 리드부의 기판 실장측에 접속된 스트립 형상 플레이트가 도전성 페이스트를 통하여 애노드 단자에 접속된다. 도전성 페이스트를 이용하는 이러한 접속 구조에 의해, 접속시 커패시터 소자에 인가된 응력이 감소된다.
바람직하게는, 표면 실장 커패시터는 비도전성 케이스의 상부를 덮는 캡을 더 포함한다. 캡에 의해, 커패시터 소자는 외부 환경으로부터 분리되며 견고한 소자 컨테이너를 얻을 수 있다.
표면 실장 커패시터는 비도전성 케이스의 상부와 측벽 일부를 덮는 박스 형상의 외장 케이스를 더 포함하는 것이 바람직하다. 상기 외장 케이스에 의해, 커패시터 소자는 외부 환경으로부터 분리되고, 강고한 소자 콘테이너가 얻어질 수 있다. 뿐만 아니라, 제품의 외형을 보기 좋게 설계할 수 있다.
바람직하게는, 기판 실장측의 외장 케이스의 단부는 애노드 및 캐소드 단자 의 상면 상에 위치된다. 이러한 구조에 의해, 리플로우 땜납 동안 열팽창으로 인하여 외장 케이스가 애노드 단자 또는 캐소드 단자에 접촉하여 단자를 휘게 함으로써, 표면 실장 커패시터의 본체가 기판 실장 표면으로부터 부상하는 것을 방지하는 것이 가능하다.
바람직하게는, 각각의 애노드 및 캐소드 단자는 외장 케이스의 측벽부의 외부 표면 내에 위치된 단부를 갖는다. 이러한 구조에 의해 각 단자의 단부가 다른 대상물과 충돌하는 것을 방지한다.
바람직하게는, 외장 케이스 및 비도전성 케이스는 접착제에 의해 접합된다. 접착제의 도포 상태를 조정함으로써, 적절한 고착력을 얻을 수 있다. 뿐만 아니라, 외장 케이스와 몰드 수지 케이스는 적절한 힘에 의해 다시 분리될 수 있다.
바람직하게는, 외장 케이스는 탄성 변형을 이용하는 감합(fitting)에 의해 비도전성 케이스에 결합된다. 이러한 구조를 선택함으로써, 접합을 위한 공정수는 극히 감소된다. 뿐만 아니라, 외장 케이스 및 몰드 수지 케이스는 적절한 힘에 의해 다시 분리될 수 있다.
본원 발명에 따르면, 이하의 단계를 포함하는 표면 실장 커패시터를 제조하는 방법이 제공된다: 밸브 작용 금속 플레이트 또는 박판 위에 표면 확장 에칭층과 절연 코팅막을 형성하고, 이후에 애노드 리드부를 형성하기 위하여 절연 수지에 의해 단부를 분리하며, 중심의 절연 코팅막상에 고체 전해질층과 도전성 재료층을 형성함으로써 커패시터 소자를 제조하는 단계; 커패시터 소자의 애노드 리드부에 접속용 스트립 형상 플레이트를 용접하는 단계; 애노드 단자 형성부와 캐소드 단자 형성부가 설치된 리드프레임 상에 바닥부와 측벽부를 가지는 비도전성 케이스를 형성하고, 비도전성 케이스의 내부 바닥표면상에 리드프레임의 상부 표면을 노출시키는 단계; 커패시터 소자의 캐소드부와 커패시터 소자에 용접된 스트립 형상 플레이트를 비도전성 케이스 내의 리드프레임에 접속하는 단계, 및; 비도전성 케이스에 비도전성 케이스의 적어도 상측을 덮는 캡 또는 외장 케이스를 접속하는 단계를 포함하는 것을 특징으로 한다. 비도전성 케이스가 몰드 수지 케이스인 경우, 케이스의 바닥부와 측벽부는, 예컨대 인서트 몰딩에 의해 제조된다. 따라서, 개방 상단을 가지는 박스 형상 비도전성 케이스는 리드프레임 상에, 예컨대 인서트 몰딩으로 형성된다. 비도전성 케이스에 커패시터 소자가 수용되므로, 대량생산이 고정밀도로 행해진다.
본원 발명에 따르면, 이하의 단계를 포함하는 표면 실장 커패시터의 제조방법이 제공된다: 밸브 작용 금속의 플레이트 또는 박판상에 표면 확장 에칭층과 절연 코팅막을 형성하고, 이후에 애노드 리드부를 형성하기 위하여 절연 수지에 의해 단부를 분리하여, 중심의 절연 코팅막상에 고체 전해질층과 도전성 재료층을 형성하여 커패시터 소자를 제조하는 단계; 각각의 커패시터 소자의 애노드 리드부에 접속용 스트립 형상 플레이트가 용접된 후에 커패시터 소자를 적층하여 다중층 커패시터 구조를 형성하는 단계; 애노드 단자 형성부와 캐소드 단자 형성부가 설치된 리드프레임상에 인서트 몰딩에 의해 측벽부와 바닥부를 가지는 비도전성 케이스를 형성하고, 비도전성 케이스의 내부 바닥표면상에 리드프레임의 상면을 노출시키는 단계; 비도전성 케이스의 리드프레임에 다중층 커패시터 구조의 최하부의 스트립 형상 플레이트와 다중층 커패시터 구조의 캐소드부를 접속하는 단계, 및; 비도전성 케이스에 비도전성 케이스의 적어도 상측을 덮는 외장 케이스 또는 캡을 접속하는 단계를 포함하는 것을 특징으로 한다. 따라서, 개방 상단을 가지는 박스 형상 비도전성 케이스는 인서트 몰딩에 의해 리드프레임상에 형성된다. 비도전성 케이스에 다중층 커패시터 구조가 수용된다. 따라서, 고정밀도로 대량 생산이 행해진다.
바람직하게는, 스트립 형상 플레이트가 도금된 구리 또는 구리 합금으로 만들어지며, 스트립 형상 플레이트는 애노드 리드부의 에칭층이 제거된 이후에 저항 용접에 의해 애노드 리드부에 용접된다. 상술한 바와 같이 에칭층을 제거함으로써, 저항 용접시 접합력은 증가되고 수율은 개선된다.
바람직하게는, 스트립 형상 플레이트는 도금된 구리 또는 구리 합금으로 만들어지며, 스트립 형상 플레이트는 애노드 리드부의 에칭층이 제거된 후에 레이저 용접에 의해 용접된다. 레이저 용접의 경우에도, 에칭층의 제거에 의해 용접시 접합력은 증가되고, 수율은 개선된다.
바람직하게는, 스트립 형상 플레이트가 커패시터 소자 각각의 애노드 리드부에 용접된 후에 커패시터 소자를 적층하여 다중층 커패시터 구조를 형성하는 단계에서, 레이저 용접은, 레이저빔 단면(laser beam section)의 일부가 스트립형상 플레이트와 애노드 리드부의 각각의 단부를 지나 방사되도록 조사 위치를 설정하고, 레이저빔이 모든 커패시터 소자의 스트립 형상 플레이트와 애노드 리드부를 통과하거나 관통하며, 게다가 용접부위가 다중층 커패시터 구조의 단면(end face)상에 노출되도록 레이저빔을 조사함으로써 실행된다. 상기 레이저 용접에 의해, 다중층 커 패시터 구조의 애노드 리드부는 동시에 접합된다. 뿐만 아니라, 레이저가 내부 위치, 예컨대 애노드 리드부의 중심에 투사되면, 이후에 닫힌 원(closed circle)의 스루홀은 애노드 리드부를 관통하여 스루홀 내에서 용융이 일어난다. 이러한 경우, 용융 재료의 일부가 종종 스루홀의 내부 표면에 부착하여 스루홀 내에 갇히거나 축적된다. 한편, 본 기술에 따르면, 용접부가 다중층 커패시터 구조의 단면(end face)상에 노출되므로, 폐쇄 스루홀 내에 용융재료가 갇히거나 축적되지 않고 우수한 용접 마크(관통)가 형성된다.
바람직하게는, 접속용 스트립형상 플레이트가 커패시터 소자의 각각의 애노드 리드부에 용접된 후에 커패시터 소자를 적층하여 다중층 커패시터 구조를 형성하는 단계에서, 커패시터 소자의 캐소드부의 주 표면의 접속과, 캐소드부의 측면의 접속이 동일한 도전성 페이스트의 사용에 의해 동시에 행해진다. 따라서, 동일한 도전성 페이스트의 사용에 의해 캐소드부를 둘러싸고, 다른 커패시터 소자의 캐소드부를 접속시킴으로써, 전기 저항이 감소된다.
본 발명의 표면 실장 커패시터는 상술한 구조를 가지므로, 외형 치수, 단자 크기, 및 단자간 치수에 있어서 고정밀도, 단자 실장 표면의 공면성 개선, 단자의 접속력 증강, 리플로우 땜납 단계에서의 왜곡의 감소 등을 용이하게 달성할 수 있다. 또, 실장시 땜납상태를 확인하는 것이 용이하다. 게다가, 장기 사용동안 캐소드부의 내부 저항의 안정성을 향상시킬 수 있다.
본 발명에 따르는 표면 실장 커패시터를 제조하는 방법에서, 제조공정이 단순화되어, 삭감된 공정수로 고수율의 생산이 가능하게 된다.
따라서, 본 발명에 따르면, 장착성이 뛰어나고 접속강도가 높은 표면 실장 단자를 가지고, 높은 외형치수 정밀도를 가지며, 전기적 특성의 장기 안정도에 신뢰성이 높고, 생산성이 우수한, 표면 실장 커패시터를 제공하는 것이 가능하다.
이하, 본 발명에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 2A 와 2B를 참조하여, 본 발명의 제1 실시예에 따르는 표면 실장 커패시터는, 각각 직사각형 플레이트 형상을 가지며 다중층 커패시터 구조로 적층된 복수의(도시된 예에서는 5개) 커패시터 소자(10)를 포함한다.
도 2A와 도 2B 및, 도 3A와 3B를 참조하여, 표면 실장 커패시터는 커패시터 소자(10)의 애노드 리드부(11)에 접속된 애노드 단자(18)와, 커패시터 소자(10)의 캐소드부(12)에 접속된 캐소드 단자(19)와, 커패시터 소자(10)를 수용하는 몰드 수지 케이스(20)와, 몰드 수지 케이스(20)를 덮는 캡(21)을 가진다.
도 2A와 2B로 돌아가서, 각각의 커패시터 소자(10)는 그 대향단부에 형성된 애노드 리드부(11)와, 그 중심에 형성된 캐소드부(12)와, 애노드부(11)와 캐소드부(12)를 서로로부터 분리하거나 절연시키는 절연 수지층(13)을 가진다. 도 2A에서, 각 커패시터 소자(10)의 단면은 복잡함을 피하기 위하여 개략적으로 나타낸다.
도 2B를 참조하여, 구리 또는 구리합금의 스트립 형상 플레이트(14)는 각 커패시터 소자(10)의 각각의 애노드 리드부(11)에 용접된다. 커패시터 소자(10)를 적층하여, 다중층 커패시터 구조가 형성된다. 이때, 애노드 리드부(11)는 저항 용접 또는 레이저 용접과 같은 용접에 의해 접속되는 한편, 캐소드부(12)는 도전성 페이스트(17)로 접속된다. 다중층 커패시터 구조는 박스 형상의 몰드 수지 케이스(20) 내부에 배치된다. 몰드 수지 케이스(20)에는 리드 프레임(도 4A와 도 4B의 40)을 이용하여 그 바닥부에 형성된 애노드 단자(18)와 캐소드 단자(19)가 설치되어 있다. 애노드 단자(18)는 최하부의 애노드 리드부(11)에 용접된 스트립 형상 플레이트(14)의 하면에 도전성 페이스트(17)를 통하여 접속된 상면을 가진다. 캐소드 단자(19)는 도전성 페이스트(17)를 통하여 최하부 캐소드부(12)에 접속된다. 캡(21)은 몰드 수지 케이스(20)의 상부에 부착된다. 다중층 커패시터 구조와 각각의 캡(21)과 몰드 수지 케이스(20) 사이의 공간에, 실리콘 수지(22)가 충전된다.
도 4A 와 4B를 참조하여, 몰드 수지 케이스(20)의 구조와 그 제조방법에 대하여 상세히 설명하기로 한다. 도 4A에서, 리드프레임은 금속부(41)와 복수의 절단부(42)를 가진다. 도 4B에서, 몰드 수지 케이스(20)는 리드프레임(40)상에 형성된다. 몰드 수지 케이스(20)의 바닥부는 절단부(42)를 부분적으로 충전하도록 형성된다. 금속부(41)의 상부 표면은 몰드 수지 케이스(20)의 내부 바닥 표면상에 부분적으로 노출된다. 몰드 수지 케이스(20) 내부에 다중층 커패시터 구조가 배치되어 애노드 및 캐소드 단자(18, 19)에 접속된다. 상술한 리드프레임 및 몰드 수지를 이용하여, 외형 치수, 단자 치수 및 단자간 치수 각각의 정밀도가 높으며, 애노드 단자 표면과 캐소드 단자 표면 사이에 공면성이 우수한 표면 실장 단자를 얻을 수 있다.
몰드 수지 케이스(20)의 제조시, 도 5A 및 도 5B에 나타낸 리드프레임이 사용될 수 있다. 이 경우, 몰드 수지 케이스에 확실하게 고정된 애노드 단자 및 캐소드 단자를 얻을 수 있다. 도 5A를 참조하여, 리드프레임은 금속부(51), 복수의 절단부(52), 애노드 단자 형성부(53), 및 캐소드 단자 형성부(54)를 가진다. 애노드 단자 형성부(53) 및 캐소드 단자 형성부(54)는 애노드 단자 및 캐소드 단자로서 기능한다. 애노드 또는 캐소드 단자 형성부(53, 54)의 대향부 각각에, 두 개의 돌기(505) 또는 두 개의 돌출부(506)가 형성된다. 도 4A에서, 캐소드 단자 형성부는 4개의 모서리에 4개의 레그를 가진 일반적으로 직사각형상을 가지는 중심부이다. 각각의 애노드 단자 형성부는 캐소드 단자 형성부의 대향부에 위치하며, 캐소드 단자 형성부에 실질적으로 나란한 직사각형 형상을 가진다. 한편, 도 5A에서, 캐소드 단자 형성부는 그 네 측면 상에 4개의 돌기(505)와 4개의 돌출부(506)를 더 가진다. 구체적으로는, 두 개의 돌기(505)는 애노드 단자 형성부에 대면한 캐소드 단자 형성부측 각각에 형성된다. 두 개의 돌출부(506)는 캐소드 단자 형성부의 다른 쪽 각각에 형성된다. 뿐만 아니라, 두 개의 돌기(505)는 애노드 단자 형성부의 종방향 측 각각에도 형성된다. 돌기(505)와 돌출부(506)는 고정기구로서 기능하도록 몰드 수지 케이스(20)에 맞물린다. 도 5B를 참조하여, 최대폭을 가지는 하나의 돌기(505) 또는 하나의 돌출부(506)는 애노드 단자 형성부 또는 캐소드 단자 형성부(53, 54)의 대향부 각각에 형성된다.
도 6A와 도 6B를 참조하여, 도 2A 및 도 2B의 몰드 수지 케이스(20)를 상세하게 설명하기로 한다. 도 6A에서, 애노드 단자 형성부(53)에는 상방으로 구부러져, 몰드 수지 케이스 바닥부(601)와 몰드 수지 케이스 측벽부(602)로 맞물리는 복수의 돌기가 설치되어 고정 기구로서 기능한다. 유사하게는, 캐소드 단자 형성부(54)에는 상방으로 구부러지거나 기판 실장 표면으로부터 떨어져, 몰드 수지 케이스 바닥부(601)에 맞물림으로써 고정기구로서 기능하는 복수의 돌기가 설치되어 있 다. 다중층 커패시터 구조는 몰드 수지 케이스(20)에 수용되어, 애노드 단자 형성부(53)가 애노드 리드부(11)의 스트립 형상 플레이트(14)의 하면에 도전성 페이스트(17)를 통하여 접속되고, 캐소드 단자 형성부(54)는 최하부 캐소드부(12)의 하면에 도전성 페이스트(17)를 통하여 접속된다. 그리고나서, 캡(21)이 실리콘 수지(22)를 가압하도록 몰드 수지 케이스(20)에 고정된다.
도 7A와 도 7B를 참조하여, 몰드 수지 케이스(20)의 변형에 대하여 설명하기로 한다. 이들 변형에서, 몰드 수지 케이스(20)에는 그 바닥부의 기판 실장측에 형성된 홈이 설치되어 있다. 도 7A에서, 몰드 수지 케이스에는 직사각형 단면을 가지는 홈(750)이 설치되어 있다. 도 7B에서, 몰드 수지 케이스에는 반타원 단면을 가지는 홈(750)이 설치되어 있다. 이들 도면에서, 701은 몰드 수지 케이스 바닥부를 나타내며, 702는 몰드 수지 케이스 측벽부를, 78은 애노드 단자 형성부를, 79는 캐소드 단자 형성부를 나타낸다. 몰드 수지 케이스 바닥부(701)상에 홈(750)을 형성함으로써, 실장 공정동안의 리플로우 땜납에 있어서, 땜납이 용융될 때 발생되는 플럭스 증기를 배출하는 것이 가능하다. 뿐만 아니라, 용융 땜납의 외부로의 돌출 또는 누출을 홈(750)의 오목부에 의해 포획할 수 있다. 따라서, 제품의 실장 자세가 적절하게 유지되어, 땜납의 외부로의 돌출 또는 누출로 인한 절연 불량의 발생을 방지할 수 있다.
도 8A 및 도 8B를 참조하여, 각각의 애노드 및 캐소드 단자는 오목부를 포함하는 필렛 형성부(810)가 설치된 단자 단부(89)를 가질 수 있다. 오목부는 단자 단부(89)의 도금표면(Sn, Sn 합금, Ag 또는 Au 등)을 유지한 상태에서 압착가공하여, 기판(830)에 대향하는 측에 형성된다. 도 8B에 나타낸 바와 같이, 땜납 필렛(820)은 필렛 형성부(810)에 형성된다. 따라서, 필렛 형성부(810)는 재도금(re-plating) 필요없이 간단한 공정에 의해 제조될 수 있다.
다음으로, 본원 발명의 제1 실시예에 따라 표면 실장 커패시터를 제조하는 방법에 대하여 설명하기로 한다. 우선 도 9를 참조하여, 전체 공정에 대하여 설명한다. 단계 S201에서, 각 커패시터 소자가 제조된다. 단계 S202에서, 복수의 커패시터 소자가 적층되고 저항 용접 또는 레이저 용접에 의해 용접되어, 다중층 커패시터 구조가 만들어진다. 단계 S203에서, 몰드 수지 케이스는 인서트 몰딩에 의해 리드프레임상에 형성된다. 단계 S204에서, 다중층 커패시터 구조는 몰드 수지 케이스의 내부 바닥 표면상에 노출된 리드프레임에 도전성 페이스트를 이용하여 접속된다. 단계 S205에서, 커패시터 소자의 캐소드부는 캐소드부가 공기와 접촉하지 않도록 실리콘 수지로 덮인다. 단계 S206에서, 캡은 상방으로 개방된 몰드 수지 케이스상에 놓인다.
우선, 커패시터 소자는 이하의 방식으로 제조된다. 알루미늄 박판 또는 시트를 포함하는 애노드 부재는 에칭에 의해 표면영역이 확장된다. 이후에, 산화물 코팅막이 전기화학 공정(절연체 형성)으로 형성된다. 산화물 코팅막 상에, 도전성 폴리머층이 형성된다. 또한, 그래파이트층 및 은(Ag) 페이스트층이 캐소드부로서 형성된다. 애노드 부재의 대향 단부에, 애노드 리드부는 절연 수지층을 통하여 형성된다. 상술한 공정은 공지 기술에 의해 실행된다.
다음으로, 도 10A, 10B, 10C, 11A 및 11B를 참조하여, 제조 공정을 보다 상 세하게 설명하기로 한다.
도 10A에 나타낸 바와 같이, 커패시터 소자의 각각의 애노드 리드부(11)에, 구리 또는 구리합금의 스트립 형상 플레이트(14)가 에칭층이 제거된 후에 저항 용접 또는 레이저 용접에 의해 용접된다. 다음으로 도 10B에 나타낸 바와 같이, 도전성 페이스트(17)는 5개의 커패시터 소자(10)의 캐소드부(12)에 도포되고, 커패시터 소자(10)가 적층된다. 이때, 도전성 페이스트(17)는 커패시터 소자(10)의 캐소드부(12)의 주 표면을 접속할 뿐만 아니라, 벨트형상으로 캐소드부(12)의 측부 표면부분 주위에 도포된다. 따라서, 도 10C에 나타낸 바와 같이, 도전성 페이스트(17)는 커패시터 소자(10)의 캐소드부(12)를 에워싸도록 도포된다. 상술한 캐소드부(12)의 전기 접속에 의해, ESR이 감소될 수 있다.
도 10B에 나타낸 상태에서, 애노드 리드부(11)는 서로 가압하여 임시 고정된다. 이러한 상태에서, 레이저빔의 일부가 애노드 리드부(11)의 단면(end face)을 넘어 방사되는 위치로 레이저 빔이 조사된다. 이러한 방식으로, 모든 애노드 리드부(11) 및 스트립 형상 플레이트(14)가 동시에 용접된다. 레이저빔이 내부 위치로 조사되어, 닫힌 원의 스루홀이 레이저빔에 의해 형성되며, 그리고 나서 레이저빔에 의한 용융부가 스루홀 내에 유폐될 수 있다. 이와 반대로, 레이저빔이 상술한 바와 같이 애노드 리드부(11)의 단면을 지나 부분적으로 조사되면, 용접 마크(120)가 도 11A에 나타낸 바와 같이 단면을 뻗어나가 형성된다. 따라서, 용융부는 스루홀 내에 유폐되지 않으므로, 우수한 용융이 행해진다. 다중층 커패시터 구조의 애노드 리드부와 캐소드부를 몰드 수지 케이스(20) 내의 애노드 단자(18)와 캐소드 단자(19)에 접속하는 단계는 상술한 바와 유사하다. 따라서, 도 11B에 나타낸 표면 실장 커패시터가 얻어진다.
도 12를 참조하여, 본원 발명의 제2 실시예에 따르는 표면 실장 커패시터는 캡(21)(도 2A)이 박스 형상의 외장 케이스(23)를 대신한 점을 제외하고는 제1 실시예와 유사하다. 유사한 부품에 대해서는 동일한 참조부호를 붙이고, 그에 대한 설명은 생략하기로 한다.
도 13A에 나타낸 외장 케이스(23)는 도 13B에 나타낸 몰드 수지 케이스(20)상으로 끼워져 케이스 어셈블리를 완성한다. 도 14A 및 도 14B를 참조하여, 외장 케이스(23)는 애노드 및 캐소드 단자(18, 19)의 상면보다 높은 하단을 가진다. 이러한 구조에 의해, 리플로우 땜납 동안 열팽창으로 인하여 외장 케이스(23)의 하단이 애노드 단자 또는 캐소드 단자(18, 19)에 접촉하여 애노드 또는 캐소드 단자(18, 19)가 구부러져, 표면 실장 커패시터의 본체가 부상하는 것을 방지할 수 있다. 제1 실시예에서와 마찬가지로, 애노드 단자(18) 및 캐소드 단자(19) 각각의 단부에는 도금 표면이 유지된 상태로 하측으로부터 압착가공에 의해 형성된 필렛 형성부가 설치되어 있다.
이하에서는, 제1 실시예에 공통된 구조에 대하여 설명하기로 한다. 도 15A 및 도 15B를 참조하여, 실리콘 수지(22)가 최상부 캐소드부(12)와 외장 케이스(23) 사이의 갭에 주로 충전되어, 캐소드부(12)를 덮는다. 도 13C에 나타낸 바와 같이, 실리콘 수지(22)는 몰드 수지 케이스(20)의 측벽부와 커패시터 소자 사이의 갭에도 충전된다. 도 13C와 15B에 나타낸 바와 같이, 다중층 커패시터 구조의 상부와 측부 의 대부분이 실리콘 수지(22)로 덮여 다중층 커패시터 구조와 외장 케이스(23) 사이의 갭을 충전한다.
도 16A와 16B를 참조하여, 고온 환경에서 ESR의 변화를 설명한다. 도 16A는 실리콘 수지가 충전되는 경우를 나타내는 한편, 도 16B는 실리콘 수지가 충전되지 않은 경우를 나타낸다. 도면에서, 125℃, 2.5V의 환경 조건하에서 (1) 초기 상태 , (2) 리플로우 이후, (3) 500 시간 이후의 10개의 샘플에 대하여 100kHz에서의 ESR의 변화를 나타낸다. 도면에서 나타낸 바와 같이, 실리콘 수지가 충전된 경우에, ESR은 500시간 이후에 초기값의 대략 3배이다. 한편, 실리콘 수지가 충전되지 않은 경우, ESR은 초기값의 3배와 6배 사이에서 변화된다. 도시하고 있지는 않지만, 실리콘 수지가 충전된 경우 125℃ 와 2.5V의 환경 조건하에서 500시간 경과 후에, tanδ(절연체 로스 탄젠트, dielectric loss tangent)도 실리콘 수지가 충전되지 않은 경우에 비하여 대략 1/2이다. 따라서, 실리콘 수지를 충전함으로써, 캐소드부와 산소 사이의 반응을 억제하여, ESR의 증가를 억제할 수 있다. 뿐만 아니라, 커패시터 소자에 대한 방진 효과가 얻어진다.
도 13C 및 15B에 나타낸 바와 같이, 몰드 수지 케이스(20)에는, 몰드 수지 케이스(20)의 4개의 내부 모서리에 형성된 삼각 원통 형상의 복수의 보강부(960)가 설치되어 두께를 증가시킴으로써, 전체 몰드 수지 케이스가 강고해진다. 보강부는 두께가 증가하는 형상이라면 특별한 제한은 없다. 예컨대, 원형으로 된 형상이 채용될 수 있다. 이러한 보강부에 의해, 케이스 전체가 강고해지며 뒤틀림(warping)이 방지된다.
제2 실시예에 따르는 표면 실장형 커패시터에서, 100㎌의 정전 용량, ESR(100kHz에서)은 0.8mΩ이며, 50㎂ (2.5V 인가하고 5분 이후에 측정된)의 누설전류가 전형적인 특성값으로서 얻어진다.
단자의 위치 정밀도의 구체적인 예로서, 제2 실시예에 따르는 표면 실장형 커패시터에서, 애노드 단자의 위치 정밀도는 ±0.05mm로 개선될 수 있다. 커패시터 소자의 애노드 리드부의 접속을 위하여 초음파 용접을 사용한 종래 기술과 비교하여, 위치변화는 대략 1/10로 개선된다.
다음으로, 본원 발명의 제3 실시예에 따르는 표면 실장 커패시터에 대하여 설명하기로 한다. 제3 실시예는, 표면 실장 커패시터가 단일층형이고 몰드 수지 케이스 측벽부(602)가 제2 실시예의 높이와 다르다는 점을 제외하고는, 제2 실시예와 유사하다. 커패시터 소자의 제조 및 스트립형상 플레이트(14)와 애노드 리드부(11)의 용접은 제1 및 제2 실시예에서와 유사한 방식으로 행해진다. 캐소드부(12)와 캐소드 단자 형성부(54)의 도전성 페이스트(17)에 의한 접속과, 도전성 페이스트(17)에 의한 스트립 형상 플레이트(14)와 애노드 단자 형성부(53)의 접속은 제1 및 제2 실시예와 유사한 방식으로 실행된다. 선택적으로 에폭시계 접착제와 같은 도전성 접착제가 상술한 접속을 위해 사용될 수 있다. 실리콘 수지(22)가 커패시터 소자와 외장 케이스(605) 또는 몰드 수지 케이스 사이의 갭에 채워져 캐소드부(12)의 측면과 상면을 에워싼다.
제3 실시예에서와 같은 단일층 구조의 경우, 또는 제1 및 제2 실시예에서와 같은 다중층 구조의 경우에 있어서, 다중층 커패시터 구조의 제조공정 및 외장 케 이스와 몰드 수지 케이스 높이가 다른 점을 제외하고 공통 공정이 이용될 수 있다. 따라서, 생산성이 우수한 표면 실장형 커패시터의 용량 계열을 얻는 것이 가능하다.
이제까지 본 발명은 그 바람직한 실시예와 함께 나타내었지만, 당해 기술이 속하는 기술분야에서 통상의 지식을 가진 자라면, 첨부된 특허청구범위의 영역을 일탈하지 않는 범위 내에서 여러 가지 다른 방식으로 본원 발명을 실시하는 것이 가능하다는 것을 이해할 수 있을 것이다.
본 발명의 표면 실장형 커패시터는, 상기한 바와 같은 구조를 가지므로, 외형 치수, 단자 치수 및 단자간 치수의 고정밀도화, 단자 실장면의 공면성 개선, 단자의 접속력 증강, 리플로우 땜납 시 뒤틀림의 저감이 용이하다. 또한, 실장시의 땜납 상황의 확인이 용이하다. 게다가, 장기사용에서의 캐소드부의 내부 저항의 안정성 향상이 가능하다.
또한, 본 발명의 표면 실장형 커패시터의 제조방법에 의하면, 제조공정이 간략화되어 있으므로, 수율이 높고, 공정수를 삭감한 제조가 가능하게 된다.
즉, 본원 발명에 의하면, 접속강도가 높으며 실장성이 뛰어난 표면 실장형의 단자를 가지고, 외형상의 치수 정밀도가 높고, 내부 저항의 장기 안정도에서 신뢰성이 높으며, 생산성이 우수한 표면 실장형 커패시터 및 그 제조방법을 제공할 수 있다.

Claims (28)

  1. 일단부에 형성된 애노드 리드부와, 중심에 형성된 캐소드부를 가지는 적어도 하나의 커패시터 소자를 포함하는 커패시터 부재, 상기 애노드 리드부에 접속된 애노드 단자 및 상기 캐소드부에 접속된 캐소드 단자를 포함하는 표면 실장형 커패시터로서,
    상기 애노드 단자와 캐소드 단자는 평탄한 형상을 가지며 기판 실장면인 공통 평면상에 형성되고,
    상기 표면 실장형 커패시터에는 애노드 단자와 캐소드 단자 사이의 갭을 충전하며 애노드 단자와 캐소드 단자를 기계적으로 접속하는 바닥부와, 상기 공통 평면에 대략 수직인 측벽을 가지는 비도전성 케이스가 설치되며,
    상기 애노드 단자와 캐소드 단자는 비도전성 케이스의 내부 바닥표면상에 노출되어, 상기 커패시터 소자의 애노드 리드부와 캐소드부에 접속된 일면을 가지는 표면 실장형 커패시터.
  2. 제1항에 있어서,
    상기 커패시터 부재는 단일 커패시터 소자를 포함하는 단일층 커패시터 구조를 포함하는 것을 특징으로 하는 표면 실장형 커패시터.
  3. 제1항에 있어서,
    상기 커패시터 부재는 복수의 커패시터 소자를 포함하는 다중층 커패시터 구조를 포함하는 것을 특징으로 하는 표면 실장형 커패시터.
  4. 제1항에 있어서,
    상기 비도전성 케이스의 바닥부에 맞물리도록 애노드 및 캐소드 단자의 대향부에 돌기가 형성되어 있으며, 각각의 돌기는 비도전성 케이스의 안쪽으로 구부러진 단부를 가지는 것을 특징으로 하는 표면 실장형 커패시터.
  5. 제4항에 있어서,
    하나의 돌기가 애노드 및 캐소드 단자의 대향부의 각각에 형성되고 대향부 각각의 대략 전체 영역 상으로 연장하는 것을 특징으로 하는 표면 실장형 커패시터.
  6. 제1항에 있어서,
    각각의 애노드 단자 및 캐소드 단자에는 기판 실장면으로부터 떨어지도록 구부러진 돌출부가 설치되어 비도전성 케이스의 측벽에 맞물리는 것을 특징으로 하는 표면 실장형 커패시터.
  7. 제1항에 있어서,
    비도전성 케이스의 바닥부에는 애노드 단자와 캐소드 단자 사이의 갭을 채우 는 일부의 기판 실장측 상에 형성된 홈이 설치되어 있는 것을 특징으로 하는 표면 실장형 커패시터.
  8. 제1항에 있어서,
    각각의 애노드 단자와 캐소드 단자는 도금 표면이 유지된 채로 압착 가공에 의해 그 단부에 필렛 형성부가 형성된 것을 특징으로 하는 표면 실장형 커패시터.
  9. 제1항에 있어서,
    상기 비도전성 케이스에는, 두께가 증가되어 측벽이 서로 교차하는 모서리부에 형성된 보강부가 설치되어 있는 것을 특징으로 하는 표면 실장형 커패시터.
  10. 제1항에 있어서,
    비도전성 수지가 커패시터 소자의 캐소드부 또는 다중층 커패시터 구조의 캐소드부를 덮도록 비도전성 케이스의 내부에 충전되는 것을 특징으로 하는 표면 실장형 커패시터.
  11. 제3항에 있어서,
    도전성 페이스트는,
    (a)커패시터 소자 중 하나의 캐소드부의 적어도 하나의 주 표면과 커패시터 소자 중 다른 하나의 캐소드부의 주 표면 사이,
    (b)각각이 주 표면 중 하나에 대략 수직인 커패시터 소자의 횡단 측면, 및
    (c)커패시터 소자 중 하나의 캐소드부의 주 표면과 캐소드 단자 사이의 전기접속을 이루기 위해 도포되는 것을 특징으로 하는 표면 실장형 커패시터.
  12. 제3항에 있어서,
    다중층 커패시터 구조는 비도전성 케이스 내에 배치되며, 적층 방향으로 서로 인접한 두 개의 커패시터 소자의 상기 애노드 리드부는 구리 또는 구리합금의 스트립 형상 플레이트를 통하여 서로 접속되는 것을 특징으로 하는 표면 실장형 커패시터.
  13. 제12항에 있어서,
    상기 애노드 리드부는 밸브작용 금속인 알루미늄으로 만들어지며, 애노드 리드부에 접속된 스트립 형상 플레이트는 Ni로 도금되는 것을 특징으로 하는 표면 실장형 커패시터.
  14. 제12항에 있어서,
    기판 실장표면에 가장 가까운 커패시터 소자 중 하나의 애노드 리드부의 기판 실장측에 접속된 스트립 형상 플레이트는 도전성 페이스트를 통하여 애노드 단자에 접속되는 것을 특징으로 하는 표면 실장형 커패시터.
  15. 제1항에 있어서,
    비도전성 케이스의 상부를 덮는 캡을 더 포함하는 것을 특징으로 하는 표면 실장형 커패시터.
  16. 제1항에 있어서,
    비도전성 케이스의 상부와 측벽의 일부를 덮는 박스 형상의 외장 케이스를 더 포함하는 것을 특징으로 하는 표면 실장형 커패시터.
  17. 제16항에 있어서,
    기판 실장측의 외장 케이스의 단부는 애노드 및 캐소드 단자의 상부 표면상에 위치하는 것을 특징으로 하는 표면 실장형 커패시터.
  18. 제17항에 있어서,
    애노드 및 캐소드 단자 각각은 외장 케이스의 측벽부의 외부 표면 안쪽에 위치된 단부를 갖는 것을 특징으로 하는 표면 실장형 커패시터.
  19. 제16항에 있어서,
    외장 케이스 및 비도전성 케이스는 접착제에 의해 접합되는 것을 특징으로 하는 표면 실장형 커패시터.
  20. 제16항에 있어서,
    외장 케이스는 탄성 변형을 이용하는 감합(fitting)에 의해 비도전성 케이스에 접속되는 것을 특징으로 하는 표면 실장형 커패시터.
  21. 표면 실장형 커패시터의 제조방법에 있어서,
    밸브 작용 금속 박판 또는 플레이트 상에 표면 확장 에칭층 및 절연 코팅막을 형성하고, 이후에 애노드 리드부를 형성하기 위하여 절연 수지에 의해 단부를 분리시키며, 중심의 절연 코팅막 상에 고체 전해질층 및 도전재료층을 형성하여 커패시터 소자를 제조하는 단계,
    커패시터 소자의 애노드 리드부에 접속용 스트립 형상 플레이트를 용접하는 단계,
    애노드 단자 형성부와 캐소드 단자 형성부가 설치된 리드 프레임 상에 측벽부와 바닥부를 가지는 비도전성 케이스를 형성하고, 비도전성 케이스의 내부 바닥표면상에 리드프레임의 상면을 노출시키는 단계,
    비도전성 케이스의 리드프레임에 커패시터 소자의 캐소드부와 커패시터 소자에 용접된 스트립 형상의 플레이트를 접속하는 단계, 및
    비도전성 케이스의 적어도 상측을 덮는 외장 케이스 또는 캡을 비도전성 케이스에 접속하는 단계를 포함하는 표면 실장형 커패시터의 제조방법.
  22. 제21항에 있어서,
    스트립 형상 플레이트는 도금된 구리 또는 구리 합금으로 만들어지며, 상기 스트립 형상 플레이트는 애노드 리드부의 에칭층이 제거된 후에 저항 용접에 의해 애노드 리드부에 용접되는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
  23. 제21항에 있어서,
    스트립 형상 플레이트는 도금된 구리 또는 구리 합금으로 만들어지며, 상기 스트립 형상 플레이트는 애노드 리드부의 에칭층이 제거된 후에 레이저 용접에 의해 용접되는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
  24. 표면 실장형 커패시터의 제조방법으로서,
    밸브 작용 금속의 플레이트 또는 박판상에 절연 코팅막과 표면 확장 에칭층을 형성하고, 이후에 애노드 리드부를 형성하기 위하여 절연 수지에 의해 단부를 분리하여, 중심의 절연 코팅막 상의 도전성 재료층과 고체 전해질층을 형성하여 커패시터 소자를 제조하는 단계,
    각각의 커패시터 소자의 애노드 리드부에 스트립 형상 플레이트가 용접된 후에 커패시터 소자를 적층하여 다중층 커패시터 구조를 형성하는 단계,
    애노드 단자 형성부와 캐소드 단자 형성부가 설치된 리드프레임상에 인서트 몰딩에 의해 측벽부와 바닥부를 가지는 비도전성 케이스를 형성하고, 비도전성 케이스의 내부 바닥표면상에 리드프레임의 상면을 노출시키는 단계;
    비도전성 케이스의 리드프레임에 다중층 커패시터 구조의 캐소드부와 다중층 커패시터 구조의 최하부의 스트립 형상 플레이트를 접속하는 단계, 및
    비도전성 케이스의 적어도 상측을 덮는 외장 케이스 또는 캡을 비도전성 케이스에 접속하는 단계를 포함하는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
  25. 제24항에 있어서,
    스트립 형상 플레이트가 도금된 구리 또는 구리합금으로 만들어지며, 스트립 형상 플레이트는 애노드 리드부의 에칭층이 제거된 이후에 저항 용접에 의해 애노드 리드부에 용접되는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
  26. 제24항에 있어서,
    스트립 형상 플레이트가 도금된 구리 또는 구리합금으로 만들어지며, 스트립 형상 플레이트는 애노드 리드부의 에칭층이 제거된 이후에 레이저 용접에 의해 용접되는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
  27. 제24항에 있어서,
    상기 스트립 형상 플레이트가 커패시터 소자 각각의 애노드 리드부에 용접된 후에 커패시터 소자를 적층하여 다중층 커패시터 구조를 형성하는 단계에서, 레이저 용접은, 레이저빔 단면(laser beam section)의 일부가 스트립형상 플레이트와 애노드 리드부의 각각의 단부를 넘어 방사되도록 조사 위치를 설정하고, 레이저빔 이 모든 커패시터 소자의 스트립 형상 플레이트와 애노드 리드부를 통과하거나 관통하며, 게다가 용접부위가 다중층 커패시터 구조의 단면(end face)상에 노출되도록 레이저빔을 조사함으로써 실행되는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
  28. 제24항에 있어서,
    접속용 스트립 형상 플레이트가 커패시터 소자의 각각의 애노드 리드부에 용접된 후에 커패시터 소자를 적층하여 다중층 커패시터 구조를 형성하는 단계에서, 커패시터 소자의 캐소드부의 주 표면의 접속과, 캐소드부의 측면의 접속이 동일한 도전성 페이스트의 사용에 의해 동시에 행해지는 것을 특징으로 하는 표면 실장형 커패시터의 제조방법.
KR1020050101307A 2004-10-27 2005-10-26 표면 실장형 커패시터 및 그 제조방법 KR100773198B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004311928A JP4450378B2 (ja) 2004-10-27 2004-10-27 表面実装型コンデンサ及びその製造方法
JPJP-P-2004-00311928 2004-10-27

Publications (2)

Publication Number Publication Date
KR20060049377A true KR20060049377A (ko) 2006-05-18
KR100773198B1 KR100773198B1 (ko) 2007-11-02

Family

ID=36205962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101307A KR100773198B1 (ko) 2004-10-27 2005-10-26 표면 실장형 커패시터 및 그 제조방법

Country Status (5)

Country Link
US (2) US7206193B2 (ko)
JP (1) JP4450378B2 (ko)
KR (1) KR100773198B1 (ko)
CN (1) CN1767104B (ko)
TW (1) TWI278882B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861103B1 (ko) * 2007-05-22 2008-10-01 송만호 표면 실장형 파워 인덕터 및 그 제조 방법

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036466B2 (ja) * 2005-12-28 2008-01-23 昭和電工株式会社 コンデンサ及びその製造方法
JP2007200950A (ja) * 2006-01-23 2007-08-09 Fujitsu Media Device Kk 積層型固体電解コンデンサ
JP5013772B2 (ja) * 2006-01-31 2012-08-29 三洋電機株式会社 電気二重層キャパシタ
JP4761462B2 (ja) * 2006-06-13 2011-08-31 Ｎｅｃトーキン株式会社 表面実装薄型コンデンサ
JP4662368B2 (ja) * 2006-06-22 2011-03-30 Ｎｅｃトーキン株式会社 固体電解コンデンサの製造方法
JP4766611B2 (ja) * 2006-08-22 2011-09-07 Ｎｅｃトーキン株式会社 表面実装薄型コンデンサとその製造方法
JP4756646B2 (ja) * 2006-10-12 2011-08-24 Ｎｅｃトーキン株式会社 表面実装型コンデンサケース及びそれを用いた表面実装型コンデンサ
CN102324295B (zh) 2006-10-16 2013-04-03 日本电气株式会社 螺旋电容器制造方法
JP4697971B2 (ja) * 2006-10-23 2011-06-08 Ｎｅｃトーキン株式会社 表面実装薄型コンデンサ
JP2008108902A (ja) * 2006-10-25 2008-05-08 Nec Tokin Corp 表面実装型電解コンデンサ
US8035954B2 (en) 2006-11-29 2011-10-11 Nec Tokin Corporation Surface-mount type electrolytic capacitor and method of producing the same
JP4889037B2 (ja) * 2006-11-29 2012-02-29 Ｎｅｃトーキン株式会社 表面実装型電解コンデンサおよびその製造方法
JP2008177236A (ja) * 2007-01-16 2008-07-31 Nec Tokin Corp 表面実装積層型コンデンサ
JP4756649B2 (ja) * 2007-01-16 2011-08-24 Ｎｅｃトーキン株式会社 表面実装薄型コンデンサ
JP2008211107A (ja) * 2007-02-28 2008-09-11 Nec Tokin Corp 表面実装薄型コンデンサおよびその製造方法
JP4899114B2 (ja) * 2007-03-15 2012-03-21 富士通株式会社 固体電解コンデンサ
JP4478695B2 (ja) 2007-03-19 2010-06-09 ニチコン株式会社 固体電解コンデンサ素子およびそれを備えた固体電解コンデンサ
JP4812118B2 (ja) * 2007-03-23 2011-11-09 Ｎｅｃトーキン株式会社 固体電解コンデンサ及びその製造方法
JP2008258263A (ja) * 2007-04-02 2008-10-23 Nec Tokin Corp 表面実装薄型コンデンサ
JP4803744B2 (ja) * 2007-05-22 2011-10-26 Ｎｅｃトーキン株式会社 薄型固体電解コンデンサ
US20080298033A1 (en) * 2007-06-01 2008-12-04 Smith Roy A Power supply platform and electronic component
JP4999087B2 (ja) * 2007-06-25 2012-08-15 Ｎｅｃトーキン株式会社 表面実装薄型コンデンサ
US8493748B2 (en) * 2007-06-27 2013-07-23 Stats Chippac Ltd. Packaging system with hollow package and method for the same
JP4879845B2 (ja) * 2007-08-24 2012-02-22 Ｎｅｃトーキン株式会社 表面実装型コンデンサ及びその製造方法
JP4901647B2 (ja) * 2007-08-28 2012-03-21 Ｎｅｃトーキン株式会社 表面実装型電解コンデンサ
US8159811B2 (en) * 2007-10-19 2012-04-17 Oh Young Joo Metal capacitor and manufacturing method thereof
US8116062B2 (en) * 2007-10-19 2012-02-14 Oh Young Joo Metal capacitor to improve electric conductivity
JP2009158692A (ja) * 2007-12-26 2009-07-16 Nec Tokin Corp 積層型固体電解コンデンサ
US8203823B2 (en) * 2008-01-11 2012-06-19 Oh Young Joo Metal capacitor and manufacturing method thereof
JP5025007B2 (ja) * 2008-01-29 2012-09-12 ニチコン株式会社 積層型固体電解コンデンサ
JP4947721B2 (ja) * 2008-02-18 2012-06-06 Ｎｅｃトーキン株式会社 表面実装型電解コンデンサ
JP4963676B2 (ja) * 2008-02-26 2012-06-27 Ｎｅｃトーキン株式会社 表面実装薄型電解コンデンサ
JP4962368B2 (ja) * 2008-03-18 2012-06-27 富士通株式会社 タンタルコンデンサおよびタンタルコンデンサの製造方法
US8094434B2 (en) * 2008-04-01 2012-01-10 Avx Corporation Hermetically sealed capacitor assembly
JP2009260110A (ja) * 2008-04-18 2009-11-05 Nec Tokin Corp 固体電解コンデンサ
JP5216423B2 (ja) * 2008-06-05 2013-06-19 三洋電機株式会社 固体電解コンデンサの製造方法
JP2010097968A (ja) * 2008-10-14 2010-04-30 Nec Tokin Corp 積層型固体電解コンデンサ
JP2010147274A (ja) * 2008-12-19 2010-07-01 Nec Tokin Corp 固体電解コンデンサ
JP5279569B2 (ja) * 2009-03-24 2013-09-04 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP2010251643A (ja) * 2009-04-20 2010-11-04 Nec Tokin Corp 積層型コンデンサの製造方法
US20110002084A1 (en) * 2009-07-06 2011-01-06 Samsung Electro-Mechanics Co., Ltd. Chip-type electric double layer capacitor and method of manufacturing the same
JP5181154B2 (ja) * 2009-07-30 2013-04-10 ニチコン株式会社 積層型固体電解コンデンサ
TWI474353B (en) * 2009-08-14 2015-02-21 Capacitor package structure using smt
US8139344B2 (en) * 2009-09-10 2012-03-20 Avx Corporation Electrolytic capacitor assembly and method with recessed leadframe channel
US8194395B2 (en) 2009-10-08 2012-06-05 Avx Corporation Hermetically sealed capacitor assembly
TWI475584B (zh) * 2009-10-30 2015-03-01 Ind Tech Res Inst 複合間隔物、固態電解電容器及其製作方法
KR101060850B1 (ko) * 2009-11-05 2011-08-31 삼성전기주식회사 칩형 전기 이중층 캐패시터
US20110102972A1 (en) 2009-11-05 2011-05-05 Samsung Elctro-Mechanics Co., Ltd. Chip-type electric double layer capacitor cell and method of manufacturing the same
TWI469162B (en) * 2009-11-23 2015-01-11 Stacked solid electrolytic capacitor and method for manufacturing the same
US8561271B2 (en) 2009-12-16 2013-10-22 Liang Chai Methods for manufacture a capacitor with three-dimensional high surface area electrodes
KR101141352B1 (ko) * 2010-01-12 2012-05-03 삼성전기주식회사 전기 이중층 커패시터 및 그 제조방법
KR101079400B1 (ko) * 2010-02-02 2011-11-02 삼성전기주식회사 전기 이중층 커패시터 셀, 이를 포함하는 전기 이중층 커패시터 패키지 및 이들의 제조방법
KR101079497B1 (ko) 2010-02-16 2011-11-03 삼성전기주식회사 전기 이중층 커패시터 셀과 전기 이중층 커패시터의 제조방법 및 전기 이중층 커패시터 셀의 제조장치
KR101101455B1 (ko) * 2010-05-20 2012-01-03 삼성전기주식회사 전기 이중층 커패시터 패키지 및 그 제조방법
KR101141351B1 (ko) * 2010-05-20 2012-05-03 삼성전기주식회사 전기 이중층 커패시터 패키지 및 그 제조방법
US8885322B2 (en) 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
TWI492254B (zh) * 2010-12-28 2015-07-11 Ind Tech Res Inst 去耦合元件
US8300387B1 (en) * 2011-04-07 2012-10-30 Avx Corporation Hermetically sealed electrolytic capacitor with enhanced mechanical stability
TWI511172B (zh) * 2011-11-10 2015-12-01 財團法人工業技術研究院 去耦合元件及其製造方法
KR101412721B1 (ko) 2013-05-23 2014-06-30 (주) 테크윈 전해모듈
KR101707729B1 (ko) * 2015-03-09 2017-02-17 성균관대학교산학협력단 적층 커패시터 패키지
US9947479B2 (en) * 2015-11-16 2018-04-17 Vishay Sprague, Inc. Volumetric efficiency wet electrolyte capacitor having a fill port and terminations for surface mounting
US10176930B2 (en) * 2016-01-14 2019-01-08 Vishay Sprague, Inc. Low profile flat wet electrolytic tantalum capacitor
TWI626670B (zh) * 2016-05-20 2018-06-11 鈺邦科技股份有限公司 能提升焊接效果的堆疊式固態電解電容器及其製造方法
TWI626671B (zh) * 2016-06-06 2018-06-11 鈺邦科技股份有限公司 用於提升電氣性能的固態電解電容器封裝結構、及其電容單元與製作方法
TWI616914B (zh) * 2016-10-14 2018-03-01 鈺邦科技股份有限公司 堆疊型固態電解電容器封裝結構及其製作方法
CN107958786A (zh) * 2016-10-14 2018-04-24 钰邦电子（无锡）有限公司 堆叠型固态电解电容器封装结构及其制作方法
CN107170582A (zh) * 2017-07-01 2017-09-15 湖南艾华集团股份有限公司 一种叠层电容器
CN108320909B (zh) * 2018-01-15 2023-07-04 六和电子（江西）有限公司 一种表面安装的薄膜电容器及其安装方法
US11024464B2 (en) * 2018-08-28 2021-06-01 Vishay Israel Ltd. Hermetically sealed surface mount polymer capacitor
WO2020106406A1 (en) * 2018-11-19 2020-05-28 Avx Corporation Solid electrolytic capacitor for a tantalum embedded microchip
TWM616164U (zh) * 2021-06-24 2021-08-21 立隆電子工業股份有限公司 堆疊型鋁電解電容器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415388B1 (ko) 2001-03-20 2004-01-16 파츠닉(주) 탄탈 고체전해콘덴서 및 그 제조방법
WO2003107367A1 (ja) * 2002-06-18 2003-12-24 ティーディーケイ株式会社 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびにそれらの製造方法
JP4060657B2 (ja) 2002-07-18 2008-03-12 Ｎｅｃトーキン株式会社 固体電解コンデンサとその製造方法
US6970344B2 (en) * 2003-03-04 2005-11-29 Nec Tokin Corporation Stacked solid electrolytic capacitor and stacked transmission line element
JP2004289142A (ja) 2003-03-04 2004-10-14 Nec Tokin Corp 積層型固体電解コンデンサ及び積層型伝送線路素子
JP4354227B2 (ja) * 2003-07-23 2009-10-28 Ｔｄｋ株式会社 固体電解コンデンサ
JP2005079463A (ja) * 2003-09-02 2005-03-24 Nec Tokin Corp 積層型固体電解コンデンサおよび積層型伝送線路素子
JP2005191466A (ja) * 2003-12-26 2005-07-14 Tdk Corp コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861103B1 (ko) * 2007-05-22 2008-10-01 송만호 표면 실장형 파워 인덕터 및 그 제조 방법

Also Published As

Publication number Publication date
JP2006128247A (ja) 2006-05-18
CN1767104A (zh) 2006-05-03
US20060087795A1 (en) 2006-04-27
US7206193B2 (en) 2007-04-17
TW200627491A (en) 2006-08-01
US20070148900A1 (en) 2007-06-28
US7326261B2 (en) 2008-02-05
TWI278882B (en) 2007-04-11
KR100773198B1 (ko) 2007-11-02
JP4450378B2 (ja) 2010-04-14
CN1767104B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
KR100773198B1 (ko) 표면 실장형 커패시터 및 그 제조방법
US7057882B2 (en) Chip solid electrolytic capacitor
KR100724227B1 (ko) 박형 표면실장형 고체 전해 커패시터
US7149077B2 (en) Solid electrolytic capacitor with face-down terminals, manufacturing method of the same, and lead frame for use therein
US8896984B2 (en) Solid electrolytic capacitor
KR100623804B1 (ko) 고체 전해질 캐패시터 및 그 제조방법
JP7113285B2 (ja) 電解コンデンサ
JP2005079357A (ja) チップ型固体電解コンデンサ、その製造方法及びそれに用いるリードフレーム
JP4802550B2 (ja) 固体電解コンデンサ
JP2008135427A (ja) チップ形固体電解コンデンサの製造方法及びチップ形固体電解コンデンサ
JP2007142161A (ja) 下面電極型固体電解コンデンサ
JP4613669B2 (ja) 固体電解コンデンサ
KR20150049918A (ko) 탄탈륨 캐패시터 및 그 제조 방법
JP2007013043A (ja) 電子素子搭載用電極アセンブリ及びこれを用いた電子部品、並びに固体電解コンデンサ
JP6232587B2 (ja) 固体電解コンデンサ
JP5247495B2 (ja) 固体電解コンデンサ
JP4889039B2 (ja) 表面実装型コンデンサケース及び表面実装型コンデンサ
KR102052764B1 (ko) 탄탈륨 캐패시터 및 그 제조 방법
JP5035999B2 (ja) 固体電解コンデンサおよびその製造方法
JP4947721B2 (ja) 表面実装型電解コンデンサ
JP2005311216A (ja) 固体電解コンデンサ及びその製造方法
JPH04284617A (ja) 固体電解コンデンサの製造方法
JP2008211107A (ja) 表面実装薄型コンデンサおよびその製造方法
CN115938806A (zh) 一种叠层固态电容器
JPH03297122A (ja) 固体電解コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 10