KR20060049094A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20060049094A
KR20060049094A KR1020050099141A KR20050099141A KR20060049094A KR 20060049094 A KR20060049094 A KR 20060049094A KR 1020050099141 A KR1020050099141 A KR 1020050099141A KR 20050099141 A KR20050099141 A KR 20050099141A KR 20060049094 A KR20060049094 A KR 20060049094A
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor
semiconductor element
elastic material
accommodating portion
Prior art date
Application number
KR1020050099141A
Other languages
English (en)
Inventor
고이치 히라노
세이이치 나카타니
츠카사 시라이시
요시타케 하야시
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060049094A publication Critical patent/KR20060049094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

복수의 회로기판(12)이 시트재(13)를 관통하는 비아 도체(14)에 의해 전기적으로 접속되어 있고, 기재(10) 사이에 배치되는 반도체 소자(11)가 시트재(13)에 설치된 소자 수용부(15)에 수용되어 있으며, 소자 수용부(15)에 수용된 반도체 소자(11)와, 반도체 소자(11)에서의 실장면과는 반대측의 면(11a)에 대향하는 기재(10)와의 사이에는 시트재(13)를 구성하는 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료(22)가 충전되어 있는 반도체 장치로 한다. 이에 의해, 휨이나 변형을 일으키기 어렵고, 실장 신뢰성이 높은 반도체 장치를 제공한다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME}
도 1은 본 발명의 실시형태 1에 관한 반도체 장치의 단면도이다.
도 2A∼H는 본 발명의 실시형태 1에 관한 반도체 장치의 제조방법의 공정별 단면도이다.
도 3은 본 발명의 실시형태 2에 관한 반도체 장치의 단면도이다.
도 4A∼F는 본 발명의 실시형태 2에 관한 반도체 장치의 제조방법의 공정별 단면도이다.
도 5는 본 발명의 실시형태 3에 관한 반도체 장치의 단면도이다.
도 6A, B는 본 발명의 실시형태 3에 관한 반도체 장치의 제조방법의 공정별 단면도이다.
도 7은 본 발명의 실시형태 4에 관한 반도체 장치의 단면도이다.
도 8은 본 발명의 실시형태 5에 관한 반도체 장치의 단면도이다.
도 9A∼D는 본 발명의 실시형태 5에 관한 반도체 장치의 제조방법의 공정별 단면도이다.
도 10은 본 발명의 실시형태 6에 관한 반도체 장치의 단면도이다.
도 11은 본 발명의 실시형태 7에 관한 반도체 장치의 단면도이다.
도 12는 본 발명의 실시형태 8에 관한 반도체 장치의 단면도이다.
도 13A∼D는 본 발명의 실시형태 8에 관한 반도체 장치의 제조방법의 공정별 단면도이다.
도 14는 본 발명의 실시형태 9에 관한 반도체 장치의 단면도이다.
도 15는 본 발명의 실시형태 10에 관하는 반도체 장치의 단면도이다.
본 발명은 전기·전자기기에 사용되는 반도체 장치 및 그 제조방법에 관한 것이다.
휴대형 전자기기의 소형화가 진전함에 따라, 그에 탑재되는 전자부품의 소형화 및 고밀도 실장화가 요구되고 있다. 각종 전자부품 중에서 특히, 반도체 소자를 포함하는 회로기판을 적층한 다단구성(多段構成)의 반도체 장치가 제안되어 있다.
이러한 다단구성의 반도체 장치의 예로서, 예를 들면, 일본국 특허 공개공보 평10-135267호에는 구(球) 형상 땜납을 통해 각 회로기판이 전기적으로 접속된 반도체 장치가 제안되어 있다.
그러나, 상기 반도체 장치에서는 패키지화한 회로기판을 복수 적층하기 때문에, 반도체 장치 전체의 두께가 두꺼워진다는 과제가 있었다. 또, 반도체 장치를 소형화할 목적으로 접속 피치를 0.5㎜ 이하로 설계한 경우, 구 형상 땜납 사이에서 단락(short)이 발생할 가능성이 있었다. 또한, 땜납 접속을 행할 경우에는 회로기 판의 평탄성과 회로기판 사이의 평행도가 필요하여, 회로기판의 두께나 강성에 대한 제약이 크다는 과제를 갖고 있었다.
그에 대해 예를 들면, 일본국 특허 공개공보 2003-218273호에는 반도체 장치의 고밀도 실장화와 박형화를 실현하기 위해 반도체 소자가 실장된 회로기판과, 반도체를 수용 가능한 공극부를 갖는 층간 부재를 접착제층을 통해 번갈아 적층하여 가열 프레스함으로써, 반도체 소자를 공극부 내에 매설한 반도체 장치가 제안되어 있다. 이 반도체 장치에서는, 층간 부재에 형성된 비아(via) 도체를 통해 회로기판 사이가 전기적 접속되어 있다.
또, 일본국 특허 공개공보 2002-261449호에는 전자부품의 소형·박형화, 고기능화를 실현하기 위해, 복수의 반도체 소자를 전기 절연층인 코어층의 내부에 내장한 부품내장 모듈이 제안되어 있다.
적층형의 반도체 장치를 박형화하기 위해서는 반도체 소자의 박형화와, 이 반도체 소자를 실장하기 위한 기재(基材)의 박형화가 필요해지고 있다. 특히, 최근에는 반도체 실장용 기재의 박형화가 진전되고 있기 때문에, 양면 회로기판에서 0.1㎜ 이하, 4층 회로기판에서 0.2㎜ 이하의 두께가 실현되고 있다. 상술한 일본국 특허 공개공보 2003-218273호에서는 수지 기재에 실장한 반도체 소자를 공극부 내에 매설하고 있지만, 반도체 소자의 주변에 공극을 갖기 때문에, 얇은 수지 기재를 사용하면 회로기판의 강성이 저하되어 용이하게 휨이나 변형을 일으키기 쉬워진다. 따라서 상기 구성에서는, 반도체 소자의 실장 신뢰성이나 반도체 장치의 모기판(mother board)에 대한 실장 신뢰성이 낮아질 우려가 있다.
한편, 상술의 일본국 특허 공개공보 2002-261449호에서는, 반도체 소자 전체가 코어층에 매설되어 있다. 이러한 구성을 취하면, 내장한 반도체 소자의 방열성이 높아지고, 또 장치 전체의 변형이 발생하기 어려워짐으로써, 평탄성이 좋아지는 점에서 우수하다. 그러나, 반도체 소자가 코어층에 내장되어 있기 때문에, 반도체 소자와 기재와의 접합부분에 발생하는 열응력이 커지고, 그 결과, 열 사이클 시험이나 흡습 후의 리플로우 시험에서의 실장 신뢰성이 현저히 저하된다는 과제를 갖고 있다. 또, 상기 열응력을 완화시키는 것을 목적으로 하여 코어층을 저탄성 재료로 형성하면, 코어층의 강도가 저하되어 용이하게 휨이나 변형을 일으키기 쉬워진다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 휨이나 변형을 일으키기 어렵고, 실장 신뢰성이 높은 반도체 장치 및 그 제조방법을 제공한다.
본 발명의 제 1 반도체 장치는 기재와 상기 기재에 실장된 반도체 소자를 포함하는 회로기판을 복수 가지며, 상기 복수의 회로기판이 열경화성 수지조성물로 이루어지는 시트재를 통해 접착된 반도체 장치로,
상기 복수의 회로기판은 상기 시트재를 관통하는 비아 도체에 의해 전기적으로 접속되어 있고,
상기 기재 사이에 배치되는 상기 반도체 소자는 상기 시트재에 설치된 소자수용부에 수용되어 있으며,
상기 소자 수용부에 수용된 상기 반도체 소자와, 상기 반도체 소자에서의 실 장면과는 반대측의 면에 대향하는 상기 기재와의 사이에는, 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있는 것을 특징으로 한다.
본 발명의 제 2 반도체 장치는 기재와 상기 기재에 실장된 반도체 소자를 포함하는 회로기판을 복수 가지며, 상기 복수의 회로기판이 열경화성 수지조성물로 이루어지는 시트재를 통해 접착된 반도체 장치로,
상기 복수의 회로기판은 상기 시트재를 관통하는 비아 도체에 의해 전기적으로 접속되어 있으며,
상기 기재 사이에 배치되는 상기 반도체 소자는 상기 시트재에 설치된 소자수용부에 수용되어 있고,
상기 소자 수용부를 덮는 2장의 상기 기재 각각에 상기 소자 수용부에 수용되는 상기 반도체 소자가 적어도 1개 실장되어 있으며,
적어도 1 조(組)의 상기 반도체 소자는 상기 소자 수용부에서 서로 마주 보고 수용되어 있고,
상기 1 조의 반도체 소자의 실장면과는 반대측의 면 사이에는, 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있는 것을 특징으로 한다.
본 발명의 반도체 장치의 제조방법은,
기재에 반도체 소자를 실장하여 회로기판을 형성하고,
미경화의 열경화성 수지조성물로 이루어지는 시트재에 상기 반도체 소자를 수용하기 위한 소자 수용부와, 도체를 충전하기 위한 관통공을 형성하며,
상기 관통공에 상기 도체를 충전하고,
상기 회로기판과 상기 시트재를 위치맞춤하여 번갈아 복수 적층한 후, 상기 소자 수용부에 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료를 주입하면서 가열·가압함으로써, 상기 열경화성 수지조성물과 상기 저탄성 재료를 동시에 경화시켜 일체화함과 동시에, 복수의 상기 회로기판 사이를 전기적으로 접속하는 반도체 장치의 제조방법이다.
본 발명의 제 1 반도체 장치는 기재와 상기 기재(基材)에 실장된 반도체 소자를 포함하는 회로기판을 복수 갖고 있으며, 상기 복수의 회로기판은 열경화성 수지조성물로 이루어지는 시트재를 통해 접착되어 있다. 또, 상기 복수의 회로기판은 상기 시트재를 관통하는 비아 도체에 의해 전기적으로 접속되어 있고, 상기 기재 사이에 배치되는 상기 반도체 소자는 상기 시트재에 설치된 소자 수용부에 수용되어 있다. 상기 열경화성 수지조성물은 에폭시 수지 등의 열경화성 수지를 적어도 포함한다. 상기 비아 도체로는 고밀도 실장화가 용이한 인너 비아(inner via)를 이용하는 것이 바람직하지만, 도금법에 의해 형성한 관통 도체를 이용해도 된다.
그리고, 본 발명의 제 1 반도체 장치는 상기 소자 수용부에 수용된 상기 반도체 소자와, 상기 반도체 소자에서의 실장면과는 반대측의 면(이하, 「상면」이라고도 한다)에 대향하는 상기 기재와의 사이에, 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있다. 여기서, 상기 「반도체 소자에서의 실장면」이란, 반도체 소자의 상하 주면 중, 그 반도체 소자가 실장된 기재에 면하는 측의 주면을 말한다.
본 발명의 제 1 반도체 장치에서는 열경화성 수지조성물로 이루어지는 시트재에 의해 비아 도체를 유지함과 동시에, 반도체 소자의 상면과 기재와의 사이에 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있기 때문에, 얇은 기재나 얇은 반도체 소자를 사용한 경우에도, 휨이나 변형을 일으키기 어려워진다. 또, 저탄성 재료에 의해 반도체 소자의 상면과 기재와의 사이에 가해지는 열응력을 저감시킬 수 있기 때문에, 실장 신뢰성이 높아진다. 또한, 저탄성 재료에 의해 반도체 소자로부터 발생하는 열을 재빨리 그 외부로 방산시킬 수 있다. 또한, 본 명세서에서의 탄성률은 25℃에서의 저장 탄성률로, JISK7244에 준거하는 방법으로 측정할 수 있다. 또한, 상기 저탄성 재료의 탄성률은, 상기 열경화성 수지 조성물의 탄성률에 대하여, 예컨대 1000 MPa 이상 낮으면 좋다.
본 발명의 제 1 반도체 장치는 상기 소자 수용부에 수용된 상기 반도체 소자가 상기 저탄성 재료로 밀봉되어 있어도 된다. 반도체 소자의 열화를 막을 수 있기 때문이다.
본 발명의 제 1 반도체 장치는 상기 소자 수용부 내의 공극이 상기 저탄성 재료로 충전되어 있어도 된다. 공극이 존재함에 기인하는 변형이 발생하지 않게 되어, 실장 신뢰성이 높은 반도체 장치를 제공할 수 있기 때문이다.
본 발명의 제 1 반도체 장치는 상기 소자 수용부를 덮는 2장의 상기 기재 각각에, 상기 소자 수용부에 수용되는 상기 반도체 소자가 적어도 1개 실장되어 있어도 된다. 같은 소자 수용부에 복수의 반도체 소자를 수용할 수 있기 때문에, 반도 체 장치를 박형화할 수 있기 때문이다.
본 발명의 제 1 반도체 장치는 적어도 1개의 상기 반도체 소자가 상기 기재에 플립칩(flip chip) 실장되어 있는 것이 바람직하다. 이 구성에 의하면, 반도체 장치의 박형화 및 고밀도 실장화가 용이해진다.
다음으로, 본 발명의 제 2 반도체 장치에 관해서 설명한다. 또한, 상술한 본 발명의 제 1 반도체 장치와 동일한 구성요소에 대한 설명은 생략하는 경우가 있다.
본 발명의 제 2 반도체 장치는 기재와 상기 기재에 실장된 반도체 소자를 포함하는 회로기판을 복수 갖고 있고, 상기 복수의 회로기판이 열경화성 수지조성물로 이루어지는 시트재를 통해 접착되어 있다. 또, 상기 복수의 회로기판은 상기 시트재를 관통하는 비아 도체에 의해 전기적으로 접속되어 있으며, 상기 기재 사이에 배치되는 상기 반도체 소자는 상기 시트재에 설치된 소자 수용부에 수용되어 있다.
그리고, 본 발명의 제 2 반도체 장치는 상기 소자 수용부를 덮는 2장의 상기기재 각각에 상기 소자 수용부에 수용되는 상기 반도체 소자가 적어도 1개 실장되어 있으며, 적어도 1 조의 상기 반도체 소자는 상기 소자 수용부에서 서로 마주 보고 수용되어 있고, 상기 1 조의 반도체 소자 사이에 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있다.
본 발명의 제 2 반도체 장치에서는 열경화성 수지조성물로 이루어지는 시트재에 의해 비아 도체를 유지함과 동시에, 적어도 1 조의 반도체 소자 사이에 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있기 때문에, 얇은 기재나 얇은 반도체 소자를 사용한 경우에도, 휨이나 변형을 일으키기 어려워져 실장 신뢰성이 높아진다. 또한, 적어도 1 조의 반도체 소자가 소자 수용부에서 서로 마주 보고 수용되어 있기 때문에, 반도체 장치의 저면적화가 용이해진다.
또, 본 발명의 제 2 반도체 장치는 상기 소자 수용부 내의 공극이 상기 저탄성 재료로 충전되어 있어도 된다. 공극이 존재함에 기인하는 변형이 발생하지 않게 되는데다, 저탄성 재료에 의해 반도체 소자와 기재와의 사이에 가해지는 열응력을 저감할 수 있기 때문에, 실장 신뢰성을 보다 향상시킬 수 있기 때문이다. 또한, 저탄성 재료에 의해 반도체 소자로부터 발생하는 열을 재빨리 그 외부로 방산시킬 수도 있다.
상기의 각 반도체 장치에서는 저탄성 재료에 흡습성 필러(filler)가 혼합되어 있는 것이 바람직하다. 반도체 장치의 수분에 의한 열화를 막을 수 있는 때문이다.
상기의 각 반도체 장치에서는 저탄성 재료에 열전도성 필러가 혼합되어 있는 것이 바람직하다. 이에 의해, 반도체 소자로부터 발생하는 열을 보다 효율적으로 외부로 방산시킬 수 있는 때문이다.
상기의 각 반도체 장치에서는 저탄성 재료의 탄성률이 1∼1000MPa인 것이 바람직하며, 50∼500MPa인 것이 보다 바람직하다. 탄성률이 1OOOMPa 보다 높은 경우에는 열경화성 수지조성물과의 탄성률의 차가 적어지기 때문에, 상술한 열응력의 저감 효과를 얻을 수 없게 될 가능성이 있다. 한편, 탄성률이 1MPa 보다 낮을 경우에는 상술한 열응력의 저감 효과는 얻어지지만, 휨이나 변형을 일으킬 우려가 있다.
상기의 각 반도체 장치의 적합한 실시예에서는, 열경화성 수지조성물이 무기질 필러를 70∼95 질량% 포함한다. 이 경우, 열경화성 수지조성물의 선팽창 계수가 비아 도체에 가까워져, 비아 도체 접속 신뢰성이 양호해진다. 또, 열경화성 수지조성물의 열전도율이 높아져, 반도체 소자로부터 발생한 열을 효율적으로 방산시킬 수 있다.
상기의 각 반도체 장치의 적합한 실시예에서는, 열경화성 수지조성물이 보강재를 15∼50 질량% 포함한다. 이 경우, 열경화성 수지조성물로 이루어지는 시트재의 휨이나 변형을 효과적으로 막을 수 있다.
본 발명의 반도체 장치의 제조방법은 기재에 반도체 소자를 실장하여 회로기판을 형성하고, 미경화의 열경화성 수지조성물로 이루어지는 시트재에 상기 반도체 소자를 수용하기 위한 소자 수용부와, 도체를 충전하기 위한 관통공을 형성하고, 상기 관통공에 상기 도체를 충전한다. 그리고, 상기 회로기판과 상기 시트재를 위치맞춤하여 번갈아 복수 적층한 후, 상기 소자 수용부에 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료를 주입하면서 가열·가압함으로써, 상기 열경화성 수지조성물과 상기 저탄성 재료를 동시에 경화시켜 일체화함과 동시에, 복수의 상기 회로기판 사이를 전기적으로 접속한다. 이에 의해, 상술한 본 발명의 반도체 장치를 용이하게 형성할 수 있다.
또, 본 발명의 반도체 장치의 제조방법에서, 상기 회로기판과 상기 시트재를 적층하기 전에, 상기 회로기판에서의 상기 반도체 소자의 실장영역 주변에 관통공을 형성하고, 상기 소자 수용부에 상기 저탄성 재료를 주입할 때, 상기 관통공으로 부터 주입하는 것이 바람직하다. 상기 소자 수용부에 저탄성 재료를 확실히 주입할 수 있기 때문이다.
이하, 본 발명에서의 반도체 장치의 실시예에 관해, 도면을 참조하면서 설명한다. 또한, 각 도면에서 실질적으로 동일한 부재에는 동일한 참조부호를 붙인다.
(실시형태 1)
도 1에 본 발명의 실시예 1에 관한 반도체 장치의 단면도를 도시한다. 도 1에 도시하는 바와 같이, 실시예 1에 관한 반도체 장치는 기재(10)와 기재(10)에 실장된 반도체 소자(11)를 포함하는 회로기판(12)을 3장 갖고 있으며, 이들 3장의 회로기판(12)은 열경화성 수지조성물로 이루어지는 시트재(13)를 통해 접착되어 있다. 또, 3장의 회로기판(12)은 시트재(13)를 관통하는 비아 도체(14)에 의해 전기적으로 접속되어 있고, 기재(10) 사이에 배치되는 반도체 소자(11)는 시트재(13)에 설치된 소자 수용부(15)에 수용되어 있다. 또한, 도 1에서 16은 와이어, 17은 전극, 18은 다이본드(die bond)제, 19는 언더필(underfill), 20은 소자 실장용 전극, 21은 외부 접속용 전극, 27은 금 범프이다.
반도체 소자(11)는 특별히 한정되지 않으며, 예를 들면, Si나 GaAs, GaAlAs, SiGe, SiC 등으로 이루어지는 반도체 소자를 사용할 수 있다. 기재(10)로는 예를 들면, 알루미나나 유리-알루미나 등의 다층 세라믹 기재나, 유리-에폭시, 아라미드 -에폭시 등의 수지기재를 사용할 수 있는데, 경량화와 저비용의 요구로부터 수지기재인 것이 바람직하다.
반도체 소자(11)의 두께는 1OO㎛ 이하인 것이 바람직하다. 또, 기재(10)의 두께는 200㎛ 이하인 것이 바람직하며, 100㎛ 이하인 것이 보다 바람직하다. 반도체 장치의 박형화가 용이해지기 때문이다.
상기 열경화성 수지조성물은 그 주성분으로서 예를 들면, 에폭시 수지, 페놀 수지, 변성폴리이미드 수지, 폴리아미드이미드 수지, 이소시아네이트(isocyanate) 수지 등의 열경화성 수지를 사용할 수 있다. 이들은 내열성이 높기 때문에, 내구성이 우수하다.
또한, 상기 열경화성 수지 조성물은 무기질 필러를 포함하는 것이 바람직하다. 무기질 필러를 첨가함으로써 열경화성 수지조성물의 선팽창 계수를 저하시킬 수 있기 때문에, 열응력이 가해졌을 때의 치수변동을 저감시킬 수 있기 때문이다. 무기질 필러로는 예를 들면, Al2O3, SiO2, SiC, AlN, BN, MgO 또는 Si3N4로 이루어지는 필러가 바람직하게 사용된다. 특히, Al2O3, SiO2, SiC 또는 AlN으로 이루어지는 무기질 필러를 사용하면, 열경화성 수지조성물의 열전도율이 향상되어 반도체 소자로부터의 방열성이 높아진다. 또, 다른 무기질 필러를 2종 이상 혼합하여 사용해도 된다. 또, 무기질 필러는 평균 입자지름이 O.1∼10O㎛의 입자 형상인 것이 바람직하게 사용될 수 있다. 상기 열경화성 수지조성물을 구성하는 재료에서는, 무기질 필러가 70∼95 질량%, 열경화성 수지가 5∼30 질량%의 비율로 혼합되는 것이 바람직하다. 무기질 필러의 함유율이 70 질량% 미만에서는 열경화성 수지조성물의 열전도율이 수지 단체(單體)에 비해 그다지 상승하지 않아, 방열효과를 얻을 수 없게 될 우려가 있다. 한편, 무기질 필러의 함유율이 95 질량%을 초과하면, 무기질 필러 의 혼합이 곤란해지는데다가, 시트재(13)의 전기 절연성이 저하되는 경우가 있다.
또, 상기 열경화성 수지조성물은 보강재를 포함하는 것이 바람직하다. 보강재를 포함하면, 후술하는 반도체 장치의 제조공정에서 적층 일체화할 때, 비아 도체가 유동하여 비아 도체 접속불량이 발생하는 것을 방지할 수 있기 때문이다. 보강재로는 예를 들면, 유리 직물(glass cloth), 유리 부직포, 아라미드 부직포, 아라미드 필름, 세라믹 부직포 등을 사용할 수 있다.
또, 상기 열경화성 수지조성물은 경화제, 경화촉매, 커플링제, 계면활성제, 착색제 등의 첨가제를 더 포함해도 좋다.
비아 도체(14)로는 예를 들면, 도전성 분말과 열경화성 수지를 적어도 포함하는 혼합물을 사용할 수 있다. 도전성 분말로는 예를 들면, Ag, Cu, Au, Ni, Pd 혹은 Pt을 주성분으로 하는 금속 또는 이들의 합금 분말을 사용할 수 있다. 특히, Ag 혹은 Cu 분말, 또는 Ag 혹은 Cu를 포함하는 합금으로 이루어지는 분말이 바람직하게 사용된다. 열경화성 수지로는 예를 들면, 에폭시 수지, 페놀 수지, 이소시아네이트 수지, 폴리아미드 수지, 폴리아미드이미드 수지를 사용할 수 있다. 이들 수지는 내구성이 높기 때문에, 바람직하게 사용할 수 있다.
언더필(19)은 반도체 실장 방식에 따라 적절히 선택하면 되며, 예를 들면, 열경화성 수지와 실리카 필러를 주성분으로 하는 혼합물을 사용할 수 있다. 또한, 언더필(19)은 탄성률이 0.5∼15GPa 정도이면 된다. 소자 실장용 전극(20)은 반도체 소자(11)에서 신호를 취출하기 위해 필요에 따라 적절히 사용되며, 예를 들면, 금 등으로 이루어지는 전극을 사용할 수 있다.
소자 수용부(15)의 크기는 수용하는 반도체 소자(11)의 크기에 따라 적절히 설정하면 된다. 예를 들면, 반도체 소자(11)와 기재(10)와의 틈이 30㎛∼200㎛의 범위, 반도체 소자(11)와 시트재(13)와의 틈이 50㎛∼2mm의 범위로 하면 된다.
와이어(16)로는 예를 들면, 금이나 알루미늄과 같은 금속선을 사용할 수 있다. 와이어(16)에 의한 반도체의 접속은, 일반적으로 사용되는 와이어 본더를 이용하여 행할 수 있다. 전극(17)의 재료로는, 알루미늄이나 알루미늄과 구리의 합금 등을 사용할 수 있다. 다이 본드제(18)로는 시판되는 다이 본드제를 사용할 수 있다.
그리고, 실시형태 1에 관한 반도체 장치는 소자 수용부(15)에 수용된 반도체 소자(11)와, 이 반도체 소자(11)에서의 상면(11a)에 대향하는 기재(1O)와의 사이에, 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료(22)가 충전되어 있다. 이에 의해 예를 들면, 두께 60㎛ 이하의 기재(10)나 두께 100㎛ 이하의 반도체 소자(11)를 사용한 경우에도, 휨이나 변형을 일으키기 어려워진다. 또, 반도체 소자(11)의 상면(11a)과 기재(1O)와의 사이에 가해지는 열응력을 저감시킬 수 있기 때문에, 실장 신뢰성이 높아진다. 또한, 저탄성 재료(22)에 의해 반도체 소자(11)로부터 발생하는 열을 재빨리 그 외부로 방산시킬 수 있다. 또, 실시형태 1에 관한 반도체 장치는, 각 반도체 소자(11)가 저탄성 재료(22)로 밀봉되어 있다. 이에 의해, 각 반도체 소자(11)의 열화를 막을 수 있다. 저탄성 재료(22)로 반도체 소자(11)를 밀봉하는 방법으로는 특별히 한정되지 않으며, 포팅(potting)이나 디스펜서(dispenser)에 의한 방법을 사용할 수 있다. 이때, 저탄성 재료(22)를 경화시키는 것이 바람직하며, 경화시키는 방법으로는 예를 들면, 열경화법, 자외선 경화법, 흡습에 의해 경화시키는 방법 등을 사용할 수 있다.
저탄성 재료(22)로는 비교적 높은 내열성을 갖는 재료를 사용할 수 있으며, 예를 들면, 실리콘 수지, 실리콘 고무, 우레탄 고무, 불소 고무, 실리콘젤(silicone gel)이나, 상기 재료와 열경화성 수지와의 혼합물을 사용할 수 있다. 특히, 실리콘 수지나 실리콘젤이 내열성의 면에서 바람직하다.
또, 저탄성 재료(22)에는 흡습성 필러를 첨가하는 것이 바람직하다. 흡습성 필러를 첨가함으로써 외기로부터 진입하는 수분을 포착하는 것이 가능해지며, 반도체 소자 접속부나 비아 도체 접속부의 접속 신뢰성이 향상되기 때문이다. 흡습성 필러로는 예를 들면, 25℃에서 습도가 30%의 분위기하에 72시간 방치했을 때의 질량을 100 질량부로 했을 때, 25℃에서 습도가 85%의 분위기하에 72시간 방치하였을 때의 질량이 110 질량부 이상이 되는 흡습성 필러를 사용할 수 있다. 구체적인 흡습성 필러로는 예를 들면, 실리카젤, 제올라이트(zeolite), 티탄산 칼륨, 세피오라이트(Sepiolite) 등을 들 수 있다. 또, 저탄성 재료(22)에서의 흡습성 필러의 함유율은 예를 들면, 20∼60 질량% 정도이다.
또, 저탄성 재료(22)에는 열전도성 필러를 첨가하는 것이 바람직하다. 열전도성 필러를 첨가함으로써 저탄성 재료(22)의 열전도율을 향상시킬 수 있기 때문에, 반도체 소자로부터 발생하는 열을 보다 재빨리 외부로 방산시킬 수 있는 때문이다. 열전도성 필러로는 예를 들면, Al2O3, BN, MgO, AlN, SiO2를 사용할 수 있다. 또, 저탄성 재료(22)에서의 열전도성 필러의 함유율은 예를 들면, 30∼70 질량% 정도이다.
또, 실시형태 1에 관한 반도체 장치는, 최하단의 기재(10)에서의 소자 수용부(15) 측의 주면에 반도체 소자(11)가 플립칩 실장되어 있고, 다른 기재(10)에는 다른 반도체 소자(11)가 와이어 본딩(wire bonding) 실장되어 있다. 또, 최하단의 기재(10)에서의 소자 수용부(15) 측과는 반대측의 주면에는 외부 접속용 전극(21)이 설치되어 있다. 이에 의해, 전극수가 많은 반도체 소자(11)를 최하단의 기재(10)에 플립칩 실장함으로써, 실장 효율을 높일 수 있다. 또한, 비교적 전극수가 적은 반도체 소자(11)를 그 밖의 기재(10)에 와이어 본딩 실장함으로써, 반도체 장치의 제조비용을 저감시킬 수 있다. 또, 접속점 수가 적은 반도체 소자(11)를 상단에 배치함으로써 랜드 수를 저감시킬 수 있기 때문에, 반도체 장치의 저면적화가 용이해진다. 이러한 예로, 일반적으로 전극수가 많은 로직(logic)반도체 소자와 비교적 전극수가 적은 메모리반도체 소자를 조합한 반도체 장치를 들 수 있다.
다음으로, 상술한 실시형태 1에 관한 반도체 장치의 제조방법을 설명한다. 도 2A∼H에, 실시예 1에 관한 반도체 장치의 제조방법의 공정별 단면도를 도시한다. 도 2A에 도시하는 바와 같이, 기재(10)에 반도체 소자(11)를 다이 본드제(18)로 접착하고, 또한 반도체 소자(11) 상의 전극(17)과 기재(10) 상의 소자 실장용 전극(20)을 와이어(16)로 접속하여, 회로기판(12)을 제작한다.
이어, 도 2B에 도시하는 바와 같이, 반도체 소자(11)를 저탄성 재료(22)로 밀봉하여 반도체 패키지(26)를 제작한다.
다음으로, 도 2C에 도시하는 바와 같이, 미경화의 열경화성 수지조성물로 이루어지는 시트재(13)를 준비한다. 이것에 도 2D에 도시하는 바와 같이, 소자 수용부(공극)(15)를 형성하고, 도 2E에 도시하는 바와 같이, 관통공(28)을 더 형성한다. 그 후, 도 2F에 도시하는 바와 같이, 관통공(28)에 도체(29)를 충전한다.
도 2C에 도시하는 시트재(13)의 형성방법은, 사용하는 열경화성 수지조성물의 점도에 따라 적절히 선택하면 된다. 구체적으로는, 닥터블레이드법(doctor blade method), 압출법, 커튼코터를 사용하는 방법, 롤코터를 사용하는 방법, 보강재에 미경화의 열경화성 수지조성물을 함침시키는 방법 등을 사용할 수 있다. 특히, 닥터블레이드법 또는 압출법이 간편하므로 바람직하게 이용된다. 또, 필요에 따라 열경화성 수지조성물에 용제를 첨가하여 점도 조정을 행해도 된다. 점도 조정에 사용하는 용제로는 예를 들면, 메틸에틸케톤(MEK), 이소프로패놀, 톨루엔 등을 사용할 수 있다. 이들 용제를 첨가한 경우, 열경화성 수지조성물을 시트 형상으로 가공한 후에 건조처리하여 용제 성분을 제거하는 것이 바람직하다. 건조는 열경화성 수지의 경화 개시 온도보다 낮은 온도로 실시하는 한에서, 특정 방법에 한정되지 않는다.
소자 수용부(15)의 형성방법으로는 예를 들면, 금형에 의한 펀칭(punching)이나, 레이저 가공기에 의한 구멍가공, 펀칭머신에 의한 구멍가공을 사용할 수 있다. 또, 관통공(28)의 형성방법으로는 예를 들면, 탄산가스 레이저에 의한 구멍가공이나 펀칭머신에 의한 펀칭을 사용할 수 있다. 관통공(28)의 지름으로는, 시트재(13)의 두께 등에 따라 적절히 선택하면 되는데, 300㎛ 이하인 것이 바람직하며, 150㎛ 이하인 것이 보다 바람직하다. 이 바람직한 예에 의하면, 구 형상 땜납을 이용하여 회로기판 간의 접속을 행하는 방법에 대해, 대폭 그 실장 밀도를 높일 수 있기 때문이다.
전술한 비아 도체(14)(도 1 참조)의 구성재료인 도체(29)로는 예를 들면, 도전성 분말과 미경화의 열경화성 수지를 포함한 혼합물 페이스트를 사용할 수 있다. 상기 페이스트의 혼합방법으로는 3롤에 의한 혼합방법, 플라네터리 믹서(Planetary Mixer)에 의한 혼합방법 등을 사용할 수 있다. 이때, 열경화성 수지는 도전성 분말을 100 체적부로 했을 때 예를 들면, 30∼150 체적부의 비율로 혼합된다. 또한, 도체(29)에는 경화제, 경화촉매, 윤활제, 커플링제, 계면활성제, 고비점 용제(高沸点溶劑), 반응성 희석제 등을 첨가해도 된다.
도체(29)를 관통공(28)에 충전하는 방법으로는 특별히 한정되지 않으며, 예를 들면, 스크린 인쇄법 등을 사용할 수 있다.
또한, 상기의 도 2D, E에서 설명한 소자 수용부(15) 및 관통공(28)의 형성은 동시에 행해도 된다. 또, 상기의 도 2C에서 도 2F에 이르는 공정에 관해서는 그 순서를 교체해도 된다. 예를 들면, 관통공(28)을 형성한 후에 관통공(28)에 도체(29)를 충전하고, 그 후, 소자 수용부(15)를 형성하는 순서로 행해도 된다.
다음으로, 도 2G에 도시하는 바와 같이, 반도체 패키지(26)와 도체(29)를 내장한 시트재(13)를 번갈아 복수 적층한다. 그리고, 이들을 가열·가압하여 도 2H에 도시하는 바와 같이 일체화함과 동시에, 도체(29)로 이루어지는 비아 도체(14)로 복수의 회로기판(12) 사이를 전기적으로 접속하여, 실시형태 1에 관한 반도체 장치 를 얻는다. 또한, 도 2G 중, 최하단에 위치하는 반도체 패키지(26)에 대해서는, 반도체 소자(11)가 금 범프(27)를 통해 플립칩 실장되어 있다. 또, 플립칩 실장된 반도체 소자(11)와 기재(10)와의 사이에는 언더필(19)이 배치되어 있다. 반도체 소자(11)의 플립칩 실장방법은 특별히 한정되지 않으며, 공지의 플립칩 접속기술을 사용할 수 있다. 또, 언더필(19)의 배치방법은 특별히 한정되지 않으며, 예를 들면 시트 형상의 언더필(19)을 기재(10) 상의 원하는 위치에 열압착하는 방법이나, 기재(10) 상에 반도체 소자(11)를 실장한 후에 액상의 언더필(19)을 기재(10)와 반도체 소자(11)와의 틈 부분으로 흘려넣은 방법을 사용할 수 있다.
상기 가열·가압하는 방법은 특별히 한정되지 않으며, 예를 들면 금형을 이용한 열 프레스기에 의한 방법이나, 오토클레이브(autoclave)에 의한 방법을 사용할 수 있다. 또, 그 온도나 압력은 사용하는 열경화성 수지조성물이나 도체(29) 중의 열경화성 수지에 따라 적절히 결정하면 되는데, 통상 140∼230℃의 온도, 0.3∼5MPa의 압력으로 행할 수 있다.
또, 도 2G에서는 도체(29)를 내장한 시트재(13)를 반도체 패키지(26) 사이에 1장씩 배치하고 있는데, 도체(29)를 내장한 시트재(13)를 반도체 패키지(26) 사이에 복수장 배치해도 된다. 이 방법에 의하면, 1장의 시트재(13)의 두께를 변화시키지 않고 반도체 패키지(26)의 거리를 변화시킬 수 있기 때문에, 애스펙트비(aspect ratio)가 높은 비아 도체(14)를 용이하게 형성할 수 있는 점에서 바람직하다.
(실시형태 2)
도 3에, 본 발명의 실시형태 2에 관한 반도체 장치의 단면도를 도시한다. 도 3에 도시하는 바와 같이, 실시형태 2에 관한 반도체 장치에서는, 모든 반도체 소자(11)가 플립칩 실장되어 있다. 또, 도 3 중, 상단 및 가운데 단의 기재(10)에는 소자 수용부(15)와 연통하는 관통공(24)이 형성되어 있고, 이 관통공(24)의 내면에는 기재(10)의 양 주면에 형성된 배선 사이를 전기적으로 접속하는 관통 도체(25)가 형성되어 있다. 또, 소자 수용부(15) 내의 공극에는 저탄성 재료(22)가 충전되어 있다. 따라서, 실시형태 2에 관한 반도체 장치는 그 내부에 공극을 갖고 있지 않다. 그 외에는, 상술한 실시형태 1에 관한 반도체 장치(도 1 참조)와 동일하다.
실시형태 2에 관한 반도체 장치는 상기 관통공(24)을 포함하기 때문에, 후술하는 반도체 장치의 제조방법에서, 저탄성 재료(22)를 관통공(24)으로부터 주입할 수 있다. 이에 의해, 소자 수용부(15) 내의 공극에 저탄성 재료(22)를 확실히 충전할 수 있다. 또, 관통 도체(25)를 갖기 때문에, 실장 밀도를 보다 높일 수 있다.
다음으로, 상술한 실시형태 2에 관한 반도체 장치의 제조방법을 설명한다. 도 4A∼F에, 실시형태 2에 관한 반도체 장치의 제조방법의 공정별 단면도를 도시한다. 도 4A에 도시하는 바와 같이, 기재(10) 상에 배치된 언더필(19)을 사이에 끼우듯이 하여 반도체 소자(11)를 기재(10) 상에 플립칩 실장하고, 도 4B에 도시하는 회로기판(12)을 제작한다. 또한, 기재(10)에는 미리 관통공(24)과 관통 도체(25)가 형성되어 있다. 관통공(24)의 형성방법은 특별히 한정되지 않으며, 예를 들면 상술한 관통공(28)의 형성방법(도 2E 참조)과 동일한 방법을 사용할 수 있다. 또, 관통 도체(25)의 형성방법에 대해서도 특별히 한정되지 않으며, 공지의 도금법 등에 의해 형성할 수가 있다.
다음으로, 도 4C에 도시하는 바와 같이, 회로기판(12)과, 상술한 도 2C∼F에 도시하는 방법과 동일한 방법으로 형성한 도체(29)를 내장한 시트재(13)를 번갈아 복수 적층한다. 그리고, 이들을 가열·가압하여 도 4D에 도시하는 바와 같이 일체화함과 동시에, 도체(29)로 이루어지는 비아 도체(14)로 복수의 회로기판(12) 사이를 전기적으로 접속한다. 또한, 도 4C 중, 최하단에 위치하는 회로기판(12)에 대해서는 관통공(24) 및 관통 도체(25)는 형성되어 있지 않다.
상기 가열·가압하는 방법은 특별히 한정되지 않으며, 예를 들면 금형을 이용한 열 프레스기에 의한 방법이나, 오토클레이브에 의한 방법을 사용할 수 있다. 또, 그 온도나 압력은 사용하는 열경화성 수지조성물이나 도체(29) 중의 열경화성수지에 따라 적절히 결정하면 되는데, 통상 140∼230℃의 온도, 0.3∼5MPa의 압력으로 행할 수 있다.
다음으로, 도 4E에 도시하는 바와 같이, 주입장치(23)에 의해 저탄성 재료(22)를 관통공(24)으로부터 소자 수용부(15)에 주입한다. 그 후, 도 4F에 도시하는 바와 같이, 저탄성 재료(22)를 경화시켜 실시형태 2에 관한 반도체 장치를 얻는다.
주입장치(23)로는 예를 들면, 디스펜서를 사용할 수 있다. 또, 주입장치(23)를 사용하지 않고, 예를 들면 도 4D에 도시하는 상태의 반도체 장치를 저탄성 재료(22)에 담그고, 감압과 가압을 되풀이하여 저탄성 재료(22)를 충전하는 방법을 사용할 수도 있다.
저탄성 재료(22)는 실시형태 1에서 설명한 것과 동일한 재료를 사용할 수 있는데, 도 4E에 도시한 주입시에는 액체인 것이 바람직하며, 도 4F에 도시한 경화 후에는 고체인 것이 바람직하다. 경화의 방법으로는 통상의 열경화법을 사용할 수 있다.
본 실시형태에 의하면, 소자 수용부(15) 내의 공극이 저탄성 재료(22)로 충전되어 있기 때문에, 공극이 존재함에 기인하는 변형이 발생하지 않게 되어, 실장 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 3)
도 5에, 본 발명의 실시형태 3에 관한 반도체 장치의 단면도를 도시한다. 도 5에 도시하는 바와 같이, 실시형태 3에 관한 반도체 장치에서는 4장의 회로기판(12)이 적층되어 있다. 또, 모든 기재(10)에 관통공(24) 및 관통 도체(25)가 형성되어 있다. 또한, 도 5 중, 최하단의 기재(10) 및 그 위의 기재(10) 각각에 소자 수용부(15)에 수용되는 반도체 소자(11)가 1개씩 실장되어 있으며, 이 1 조의 반도체 소자(11, 11)는 소자 수용부(15)에서 서로 마주 보고 수용되어 있다. 또, 이 1 조의 반도체 소자(11, 11)의 상면(11a, 11a) 사이를 포함하는 소자 수용부(15) 내의 공극에는 저탄성 재료(22)가 충전되어 있다. 그 외에는, 상술한 실시예 2에 관한 반도체 장치(도 3 참조)와 동일하다. 따라서, 실시예 3에 관한 반도체 장치에 의해서도, 실시예 2에 관한 반도체 장치와 동일한 효과를 발휘시킬 수 있다.
또, 실시예 3에 관한 반도체 장치에서는 1 조의 반도체 소자(11, 11)가 소자 수용부(15)에서 서로 마주 보고 수용되어 있기 때문에, 반도체 장치의 저면적화가 용이해진다.
다음으로, 상술한 실시형태 3에 관한 반도체 장치의 제조방법을 설명한다. 도 6A, B에, 실시형태 3에 관한 반도체 장치의 제조방법의 공정별 단면도를 도시한다.
도 6A에 도시하는 바와 같이, 상술한 도 4A, B에 도시하는 방법과 동일한 방법으로 형성한 회로기판(12)과, 상술한 도 2C∼F에 도시하는 방법과 동일한 방법으로 형성한 도체(29)를 내장한 시트재(13)를 번갈아 복수 적층한다.
다음으로, 이들을 도 6B에 도시하는 바와 같이, 금형(30) 내에 배치하여 형체(型締)를 행한다. 또한, 금형(30) 중, 회로기판(12)의 관통공(24)에 대응하는 개소에는 주입구(30a) 및 배출구(30b)가 형성되어 있다. 그리고, 금형(30)을 가압한 채 가열함과 동시에, 주입구(30a)에서 저탄성 재료(22)를 주입함으로써 시트재(13)를 구성하는 열경화성 수지조성물과 저탄성 재료(22)를 동시에 경화시켜 일체화함과 동시에, 회로기판(12) 사이를 전기적으로 접속하여 실시형태 3에 관한 반도체 장치를 얻는다.
또한, 금형(30)의 주입구(30a)에서 저탄성 재료(22)를 주입할 때는, 배출구(30b)로부터 흡인하여 내부를 감압하는 것이 바람직하다.
상기 제조방법에 의하면, 열경화성 수지조성물의 경화와 저탄성 재료(22)의 충전 및 경화를 한 공정에서 행할 수 있기 때문에, 간편한 방법으로 본 발명의 반도체 장치를 얻을 수 있다.
(실시형태 4)
도 7에, 본 발명의 실시형태 4에 관한 반도체 장치의 단면도를 도시한다. 도 7에 도시하는 바와 같이, 실시형태 4에 관한 반도체 장치에서는 한 조의 대향하는 기재(10) 각각에 소자 수용부(15)에 수용되는 반도체 소자(11)가 적어도 1개 실장되어 있다. 실시형태 4에 관한 반도체 장치에 의하면, 동일한 소자 수용부(15)에 복수의 반도체 소자(11)를 수용할 수 있기 때문에, 반도체 장치를 박형화할 수가 있다. 또, 복수의 크기가 다른 반도체 소자(11)를 내장하는 경우는 기재(10)의 면적을 유효하게 이용할 수 있고, 비아 도체(14)의 형성 및 반도체 소자(11)의 실장을 모두 할 수 없는 데드 스페이스(dead space)를 저감시킬 수 있다.
또한, 실시형태 4에 관한 반도체 장치의 제조방법으로는, 도 4A∼F에서 설명한 방법을 사용할 수 있다.
(실시형태 5)
도 8에, 본 발명의 실시형태 5에 관한 반도체 장치의 단면도를 도시한다. 도 8에 도시하는 바와 같이, 실시형태 5에 관한 반도체 장치에서는 반도체 소자(11)의 상면(11a)과 기재(10)와의 사이에만 저탄성 재료(22)가 충전되어 있다.
다음으로, 상술한 실시형태 5에 관한 반도체 장치의 제조방법을 설명한다. 도 9A∼D에, 실시형태 5에 관한 반도체 장치의 제조방법의 공정별 단면도를 도시한다.
도 9A에 도시하는 바와 같이, 저탄성 재료(22)를 고형화하여 시트 형상으로 가공한다. 저탄성 재료(22)를 고형화하는 방법은 열경화법, 광경화법, 흡습작용을 이용한 경화법 등을 사용할 수 있다. 또, 시트 형상으로 가공하는 방법으로는 특별히 한정되지 않으며, 상술한 시트재(13)를 형성하는 방법과 동일한 방법을 사용할 수 있다.
다음으로, 도 9B에 도시하는 바와 같이, 기재(10)에 플립칩 실장된 반도체 소자(11)의 상면(11a)에 시트 형상의 저탄성 재료(22)를 접착시켜 반도체 패키지(26)를 제작한다.
다음으로, 도 9C에 도시하는 바와 같이, 반도체 패키지(26)와, 상술한 도 2 C∼F에 도시하는 방법과 동일한 방법으로 형성한 도체(29)를 내장한 시트재(13)를 번갈아 복수 적층하고, 이들을 가열·가압함으로써 일체화함과 동시에, 비아 도체(14)를 통해 회로기판(12) 사이를 전기적으로 접속하여 실시형태 5에 관한 반도체 장치(도 9D)를 얻는다.
상기 제조방법에 의하면, 관통공을 형성하지 않아도 반도체 소자(11)의 상면(11a)과 기재(10)와의 사이에 저탄성 재료(22)를 충전할 수 있기 때문에, 보다 간이한 제조방법으로 본 발명의 반도체 장치를 얻을 수 있다.
또한, 상기 제조방법에서는 시트 형상의 저탄성 재료(22)를 반도체 소자(11)의 상면(11a)에 접착시켰지만, 반도체 소자(11)에 대향하는 기재(1O)의 면상에 접착시켜도 된다. 또, 도 9A에 도시하는 단계에서는, 시트 형상의 저탄성 재료(22)는 완전히 경화되어 있지 않아도 그 형상이 유지되면 된다. 뒤의 적층 일체화 공정에서 경화시킬 수 있기 때문이다.
(실시형태 6)
도 10에, 본 발명의 실시형태 6에 관한 반도체 장치의 단면도를 도시한다. 도 10에 도시하는 바와 같이, 실시형태 6에 관한 반도체 장치에서는, 4장의 회로기판(12)이 적층되어 있다. 또, 도 10 중, 최하단의 기재(10) 및 그 위의 기재(10) 각각에 소자 수용부(15)에 수용되는 반도체 소자(11)가 1개씩 실장되어 있으며, 이 1 조의 반도체 소자(11, 11)는 소자 수용부(15)에서 서로 마주 보고 수용되어 있다. 또, 이 1 조의 반도체 소자(11, 11) 사이에는 저탄성 재료(22)가 충전되어 있다. 또, 도 10 중, 최상단의 기재(10) 및 그 아래의 기재(10) 각각에 소자 수용부(15)에 수용되는 반도체 소자(11)가 1개씩 실장되어 있고, 이들 반도체 소자(11)의 상면과 기재(10)와의 사이에는 저탄성 재료(22)가 충전되어 있다. 실시형태 6에 관한 반도체 장치에서는, 얇은 기재(10)나 얇은 반도체 소자(11)를 사용한 경우에도 저탄성 재료(22)가 존재함으로써 휨이나 변형을 일으키기 어려워져, 실장 신뢰성이 높아진다. 또, 1 조의 반도체 소자(11, 11)가 소자 수용부(15)에서 서로 마주 보고 수용되어 있기 때문에, 반도체 장치의 저면적화가 용이해진다.
또한, 실시형태 6에 관한 반도체 장치는, 도 9A∼D에서 설명한 방법과 동일한 방법으로 제작할 수 있다.
(실시형태 7)
도 11에, 본 발명의 실시형태 7에 관한 반도체 장치의 단면도를 도시한다. 도 11에 도시하는 바와 같이, 실시형태 7에 관한 반도체 장치에서는 한 조의 대향한 기재(10) 사이에 끼워진 부분에 복수의 반도체 소자(11)가 마주 본 상태로 플립칩 실장되어 있고, 이들 반도체 소자(11) 사이에는 저탄성 재료(22)가 충전되어 있다. 또한, 상단의 기재(10)에는 반도체 소자(11)가 동일 주면에 복수 실장되어 있다. 실시형태 7에 관한 반도체 장치에 의하면, 상술한 실시형태 6에 관한 반도체 장치와 동일한 효과를 얻을 수 있는데다, 다른 크기의 반도체 소자(11)를 실장하는 경우, 비아 도체(14)의 형성 및 반도체 소자(11)의 실장 모두가 되지 않는 데드 스페이스를 저감시킬 수 있다. 또한, 본 실시형태에 관한 반도체 장치는 도 9A∼D에서 설명한 방법과 동일한 방법으로 제작할 수가 있다.
(실시형태 8)
도 12에, 본 발명의 실시형태 8에 관한 반도체 장치의 단면도를 도시한다. 도 12에 도시하는 바와 같이, 실시형태 8에 관한 반도체 장치에서는 상술한 실시형태 2에 관한 반도체 장치(도 3 참조)에 대해, 관통공(24) 및 관통 도체(25)가 설치되어 있지 않은 것만이 다르다. 실시형태 8에 관한 반도체 장치에 의하면, 실시형태 2에 관한 반도체 장치와 동일하게, 소자 수용부(15) 내의 공극이 저탄성 재료(22)로 충전되어 있기 때문에, 공극이 존재함에 기인하는 변형이 발생하지 않게 되어, 실장 신뢰성이 높은 반도체 장치를 제공할 수가 있다.
다음으로, 상술한 실시형태 8에 관한 반도체 장치의 제조방법을 설명한다. 도 13A∼D에 실시형태 8에 관한 반도체 장치의 제조방법의 공정별 단면도를 도시한다.
우선, 반도체 소자(11)를 기재(10)에 실장한 회로기판(12)과, 도체(29)를 내장한 시트재(13)를 도 13A에 도시하는 바와 같이 중합한다. 다음으로, 도 13B에 도시하는 바와 같이, 시트재(13)에 형성된 소자 수용부(15)에 저탄성 재료(22)를 주입하여 반도체 패키지(26)를 제작한다. 다음으로, 도 13C에 도시하는 바와 같이, 반도체 패키지(26)를 복수 적층하고, 회로기판(12)을 최상층에 더 적층한다. 그리고 이들을 가열·가압하여 일체화함과 동시에, 비아 도체(14)에 의해 회로기판(12) 사이를 전기적으로 접속하고, 또한 저탄성 재료(22)를 경화시켜 실시형태 8에 관한 반도체 장치(도 13D)를 얻는다.
또한, 상기 제조방법에서, 도 13B의 공정 후에 저탄성 재료(22)를 경화 혹은 반경화시켜도 된다. 반도체 패키지(26)의 취급성이 향상되기 때문이다. 단, 시트재(13)를 구성하는 열경화성 수지조성물이 경화하지 않는 것과 같은 조건에서, 저탄성 재료(22)를 경화 혹은 반경화시키는 것이 필요하다. 그 방법으로는 예를 들면, 상기 열경화성 수지조성물의 경화 온도보다 낮은 온도로 열처리를 행하는 방법, 광경화를 행하는 방법, 흡습에 의해 경화시키는 방법 등을 사용할 수 있다.
또, 상기 제조방법에서는, 도 13B의 공정 후에 감압탈기(減壓脫氣)를 행하여 저탄성 재료(22)에 내포되어 있는 기포를 제거하는 것이 바람직하다.
상기 제조방법에 의하면, 관통공을 형성하지 않아도 저탄성 재료(22)를 충전할 수 있기 때문에, 보다 간이한 제조방법으로 본 발명의 반도체 장치를 얻을 수 있다.
(실시형태 9)
도 14에, 본 발명의 실시형태 9에 관한 반도체 장치의 단면도를 도시한다. 실시형태 9에 관한 반도체 장치는, 실시형태 8에 관한 반도체 장치(도 12 참조)를 개변한 반도체 장치이다. 도 14에 도시하는 바와 같이, 실시형태 9에 관한 반도체 장치는 4장의 회로기판(12)이 적층되어 있다. 또, 도 14 중, 최하단의 기재(10) 및 그 위의 기재(10) 각각에 소자 수용부(15)에 수용되는 반도체 소자(11)가 하나씩 실장되어 있고, 이 1 조의 반도체 소자(11, 11)는 소자 수용부(15)에서 서로 마주 보고 수용되어 있다. 또한, 실시형태 9에 관한 반도체 장치는 도 13A∼D에서 설명한 방법과 동일한 방법으로 제작할 수 있다.
(실시형태 10)
도 15에, 본 발명의 실시형태 10에 관한 반도체 장치의 단면도를 도시한다. 실시예 10에 관한 반도체 장치는 실시형태 5에 관한 반도체 장치(도 8 참조)를 개변한 반도체 장치이다. 도 15에 도시하는 바와 같이, 실시형태 10에 관한 반도체 장치는 도 15 중, 상단 및 가운데 단의 기재(10)에 관통공(24)이 형성되어 있다. 또한, 실시형태 10에 관한 반도체 장치는 도 4A∼F에서 설명한 방법과 동일한 방법으로 제작할 수 있다.
(실시예)
다음으로, 본 발명의 실시예에 대해 설명한다. 또한, 본 발명은 이하의 실시예에 한정되지 않는다.
(실장 신뢰성)
실시예 1로서, 상술한 실시형태 2에 관한 반도체 장치(도 3 참조)를 도 4A∼F에 도시하는 방법에 의해 제작하였다. 이용한 재료나 상세한 제작방법에 대해, 도 4A∼F를 참조하면서 설명한다.
기재(10)로는 0.07㎜의 유리-에폭시 기재를 이용했다. 그리고, 기재(10)에서의 반도체 실장부의 주변부분에 관통공(24)(지름: 300㎛)을 설치하고, 도금에 의해 관통 도체(25)를 형성하였다. 또, 반도체 소자(11)로는 크기 6㎜ 각(角), 두께 100㎛로 가장자리 부분에 120㎛ 피치로 전극이 형성되어 있는 접속 시험용 실리콘 반 도체 소자를 이용했다. 이 반도체 소자(11)의 전극 상에 직경 25㎛의 금 와이어를 초음파 접합시킴으로써 범프를 형성했다. 또한, 범프 형성에는 범프 본더(마츠시타덴키산교(松下電器産業) 주식회사제 STB-2)를 사용했다.
언더필(19)로는, 실리카 필러를 함유한 두께 50㎛의 에폭시수지 시트(소니케미컬(Sony Chemicals)사제)를 준비했다. 이것을 대략 반도체 소자(11)의 크기로 절단하여 도 4A에 도시하는 바와 같이, 기재(10) 상에 가접착시켰다. 그 후, 반도체 소자(11)의 전극과 기재(10) 상의 전극을 위치맞춤한 후, 반도체 소자(11)를 기재(10) 상에 탑재하고, 200℃의 분위기하에서 3MPa의 압력으로 가압하면서 언더필(19)을 경화시켜, 도 4B에 도시하는 회로기판(12)을 제작하였다.
또, 용융 실리카 분말 80 질량%와 에폭시 수지(경화제를 포함한다) 20 질량%를 배합한 고형분과, 용제인 메틸에틸케톤(MEK)을 플라네터리 믹서로 혼련하였다. 고형분과 용제와의 혼합비(질량비)는 10:1로 했다. 이 혼합물을 닥터블레이드법으로 폴리에틸렌테레프탈레이트(polyethyleneterephthalate)로 이루어지는 캐리어 필름 상에 도포하였다. 그 후 MEK를 증발시켜 시트재(13)(두께: 100㎛)를 제작하였다.
이 시트재(13)를 펀칭머신(UHT사제)에 의해 가공하여, 소자 수용부(15)와 관통공(28)(도 2E 참조)을 형성하였다. 그리고, 은 코트한 구리 가루 87 질량%와 에폭시수지 13 질량%(경화제를 포함한다)를 3롤로 혼련하여 도전성 페이스트를 제작하였다. 이 도전성 페이스트를 상기 관통공(28)에 인쇄법으로 충전하여, 도 4C에 도시하는 도체(29)(도전성 페이스트)가 내장된 시트(13)를 제작했다.
다음으로, 도 4C에 도시하는 바와 같이, 3장의 회로기판(12)과 2장의 시트재(13)를 번갈아 적층하고, 금형을 이용하여 온도: 200℃, 압력: 2MPa의 조건에서 15분간 가열·가압하여 적층 일체화함과 동시에, 도체(29)(도전성 페이스트)를 경화시켜 비아 도체(14)를 형성하고, 회로기판(12) 사이를 전기적으로 접속했다(도 4D).
다음으로, 저탄성 재료(22)로서 실리콘 수지(도시바(東芝) GE 실리콘사제 TSE3051)를 관통공(24)으로부터 소자 수용부(15)로 도 4E에 도시하는 바와 같이 주입하였다. 또한, 주입장치(23)로는 디스펜서(무사시(武藏) 엔지니어링사제)를 이용하였다. 그 후, 진공 건조기 중에서 감압탈포(減壓脫泡)를 행하여 저탄성 재료(22)에 잔존하는 기포를 제거하고, 140℃에서 2시간의 더 열처리를 행하여 저탄성 재료(22)를 경화시켜, 도 4F에 도시하는 것과 같은 실시예 1의 반도체 장치를 제작하였다. 본 반도체 장치의 두께는 0.85㎜이었다.
또, 저탄성 재료(22) 대신에, 시트재(13)를 구성하는 열경화성 수지조성물을 소자 수용부(15)에 주입한 것 이외에는, 상기 실시예 1의 반도체 장치와 동일한 방법으로 비교예의 반도체 장치를 제작하였다.
이들 2종류의 반도체 장치의 실장 신뢰성을 조사하기 위해 85℃, 60% RH(RH는 상대습도)의 항온항습 탱크에 각각 10개씩 168시간 투입하고, 그 후 피크 온도 250℃의 리플로우를 행하여, 반도체 접속부의 저항치를 측정하였다. 그 결과, 각 10개 투입한 것 중, 실시예 1의 반도체 장치에서는 도통 불량이 발생하지 않은 것에 대해, 비교예의 반도체 장치에서는 6개의 시료에서 도통 불량이 발생하였다.
또, 시트재(13)를 구성하는 열경화성 수지조성물과 저탄성 재료(22)(실리콘 수지)를 각각 평판 프레스 중 200℃에서 2시간 열처리를 행하여 판 형상으로 성형하고, 그 탄성률을 동적 점탄성 측정장치(세이코인스트루(Seiko Instruments) 주식회사제 DMS210)를 이용하여 측정하였다. 그 결과, 25℃에서 상기 열경화성 수지조성물의 탄성률은 8GPa이었던 것에 대해, 저탄성 재료(22)는 50MPa이었다.
이 결과로부터, 반도체 소자(11)의 상면과 기재(10)와의 사이에 시트재(13)를 구성하는 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료(22)를 충전함으로써, 반도체 장치의 실장 신뢰성이 향상됨을 알 수 있다..
(방열성)
실시예 1에서 설명한 것과 동일한 방법으로, 기재(10)에 반도체 소자(11)를 실장하였다. 단, 가운데 단의 기재(10)에 실장되는 반도체 소자(11)에는 내부에 200Ω의 저항체가 제작되어 있는 것을 사용하였다. 또한, 이 반도체 소자(11)의 상면에 열전대(熱電對)를 접착시키고, 이 열전대의 전극을 관통공(24)으로부터 취출한 상태에서, 실시예 1과 동일한 방법으로 각 층을 적층시켜 실시예 2의 반도체 장치를 제작했다. 또, 저탄성 재료(22)로서 실리콘 수지(도시바 GE 실리콘사제 TSE3051)에 열전도성 필러인 알루미나 분말(평균 입자지름: 12㎛)을 40 질량% 첨가하여 혼합한 것을 이용한 것 이외에는, 실시예 2와 동일한 방법으로 실시예 3의 반도체 장치를 제작하였다.
실시예 2 및 3의 반도체 장치에 2W의 전력을 10분간 계속 인가한 후, 반도체 소자(11)에 접착시킨 열전대를 이용하여 내장된 반도체 소자(11)의 상부의 온도를 측정하였다. 그 결과, 실시예 2의 반도체 장치에서는 82℃가 되었고, 실시예 3의 반도체 장치에서는 73℃가 되었다. 이 결과로부터, 저탄성 재료(22)에 열전도성 필러를 첨가한 경우, 방열성이 높아져 반도체 소자(11)의 온도상승을 억제하는 효과가 높아짐을 알 수 있다.
본 발명에 의해, 반도체 장치의 실장 신뢰성을 높일 수 있으며, 반도체 장치의 박형화, 고밀도 실장화 및 저면적화를 도모할 수 있고, 반도체 소자로부터 발생하는 열을 재빨리 외부로 방산시킬 수 있다.

Claims (20)

  1. 기재와 상기 기재에 실장된 반도체 소자를 포함하는 회로기판을 복수 가지며, 상기 복수의 회로기판이 열경화성 수지조성물로 이루어지는 시트재를 통해 접착된 반도체 장치로서,
    상기 복수의 회로기판은 상기 시트재를 관통하는 비아 도체에 의해 전기적으로 접속되어 있고,
    상기 기재 사이에 배치되는 상기 반도체 소자는 상기 시트재에 설치된 소자수용부에 수용되어 있으며,
    상기 소자 수용부에 수용된 상기 반도체 소자와, 상기 반도체 소자에서의 실장면과는 반대측의 면에 대향하는 상기 기재와의 사이에는, 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 소자 수용부에 수용된 상기 반도체 소자는 상기 저탄성 재료로 밀봉되어 있는 반도체 장치.
  3. 제1항에 있어서,
    상기 소자 수용부 내의 공극이 상기 저탄성 재료로 충전되어 있는 반도체 장 치.
  4. 제1항에 있어서,
    상기 소자 수용부를 덮는 2장의 상기 기재 각각에, 상기 소자 수용부에 수용되는 상기 반도체 소자가 적어도 1개 실장되어 있는 반도체 장치.
  5. 제1항에 있어서,
    적어도 1개의 상기 반도체 소자는 상기 기재에 플립칩 실장되어 있는 반도체 장치.
  6. 제1항에 있어서,
    상기 저탄성 재료는 흡습성 필러를 포함하는 반도체 장치.
  7. 제1항에 있어서,
    상기 저탄성 재료는 열전도성 필러를 포함하는 반도체 장치.
  8. 제1항에 있어서,
    상기 저탄성 재료는 25℃에서의 탄성률이 1∼1000MPa인 반도체 장치.
  9. 제1항에 있어서,
    상기 기재에서의 상기 반도체 소자의 실장영역 주변에 관통공이 형성되어 있으며,
    상기 관통공은 상기 소자 수용부와 연통하고 있는 반도체 장치.
  10. 제9항에 있어서,
    상기 관통공의 내면에는 상기 기재의 양 주면에 형성된 배선 사이를 전기적으로 접속하는 관통 도체가 형성되어 있는 반도체 장치.
  11. 제1항에 있어서,
    최하단의 상기 기재에서의 상기 소자 수용부측의 주면에는 상기 반도체 소자가 플립칩 실장되어 있으며,
    상기 반도체 장치는 상기 기재에서의 상기 소자 수용부측과는 반대측의 주면에 설치된 외부 접속용 전극을 더 포함하고,
    다른 상기 기재에는 다른 상기 반도체 소자가 와이어 본딩 실장되어 있는 반도체 장치.
  12. 제1항에 있어서,
    상기 열경화성 수지조성물은 무기질 필러를 70∼95 질량% 포함하는 반도체 장치.
  13. 제1항에 있어서,
    상기 열경화성 수지조성물은 보강재를 15∼50 질량% 포함하는 반도체 장치.
  14. 기재와 상기 기재에 실장된 반도체 소자를 포함하는 회로기판을 복수 가지며, 상기 복수의 회로기판이 열경화성 수지조성물로 이루어지는 시트재를 통해 접착된 반도체 장치로서,
    상기 복수의 회로기판은 상기 시트재를 관통하는 비아 도체에 의해 전기적으로 접속되어 있고,
    상기 기재 사이에 배치되는 상기 반도체 소자는 상기 시트재에 설치된 소자수용부에 수용되어 있으며,
    상기 소자 수용부를 덮는 2장의 상기 기재 각각에 상기 소자 수용부에 수용되는 상기 반도체 소자가 적어도 1개 실장되어 있고,
    적어도 1 조의 상기 반도체 소자는 상기 소자 수용부에서 서로 마주 보고 수용되어 있으며,
    상기 1 조의 반도체 소자의 실장면과는 반대측의 면 사이에는, 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료가 충전되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서,
    상기 소자 수용부 내의 공극이 상기 저탄성 재료로 충전되어 있는 반도체 장 치.
  16. 제14항에 있어서,
    상기 저탄성 재료는 흡습성 필러를 포함하는 반도체 장치.
  17. 제14항에 있어서,
    상기 저탄성 재료는 열전도성 필러를 포함하는 반도체 장치.
  18. 제14항에 있어서,
    상기 저탄성 재료는 25℃에서의 탄성률이 1∼1000MPa인 반도체 장치.
  19. 기재에 반도체 소자를 실장하여 회로기판을 형성하고,
    미경화의 열경화성 수지조성물로 이루어지는 시트재에, 상기 반도체 소자를 수용하기 위한 소자 수용부와, 도체를 충전하기 위한 관통공을 형성하고,
    상기 관통공에 상기 도체를 충전하며,
    상기 회로기판과 상기 시트재를 위치맞춤하여 번갈아 복수 적층한 후, 상기 소자 수용부에 상기 열경화성 수지조성물보다 탄성률이 낮은 저탄성 재료를 주입하면서 가열·가압함으로써, 상기 열경화성 수지조성물과 상기 저탄성 재료를 동시에 경화시켜 일체화함과 동시에, 복수의 상기 회로기판 사이를 전기적으로 접속하는 반도체 장치의 제조방법.
  20. 제19항에 있어서,
    상기 회로기판과 상기 시트재를 적층하기 전에, 상기 회로기판에서의 상기 반도체 소자의 실장영역 주변에 관통공을 형성하고,
    상기 소자 수용부에 상기 저탄성 재료를 주입할 때, 상기 관통공으로부터 주입하는 반도체 장치의 제조방법.
KR1020050099141A 2004-10-22 2005-10-20 반도체 장치 및 그 제조방법 KR20060049094A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00308438 2004-10-22
JP2004308438A JP2006120935A (ja) 2004-10-22 2004-10-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20060049094A true KR20060049094A (ko) 2006-05-18

Family

ID=36205461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099141A KR20060049094A (ko) 2004-10-22 2005-10-20 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US20060087020A1 (ko)
JP (1) JP2006120935A (ko)
KR (1) KR20060049094A (ko)
CN (1) CN1779971A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851259B2 (en) 2007-08-31 2010-12-14 Samsung Electronics Co., Ltd. Stack-type semiconductor package, method of forming the same and electronic system including the same

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7772708B2 (en) * 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
EP1956652A1 (en) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Sealed ball grid array package
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
JP4954824B2 (ja) * 2007-08-02 2012-06-20 日本特殊陶業株式会社 部品内蔵配線基板、配線基板内蔵用コンデンサ
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置
TWI375996B (en) * 2007-09-18 2012-11-01 Advanced Semiconductor Eng Manufacturing process and structure for a thermally enhanced package
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
JP4869322B2 (ja) * 2008-12-12 2012-02-08 株式会社東芝 半導体装置および半導体装置の製造方法
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
EP2430656A1 (en) * 2009-05-14 2012-03-21 Megica Corporation System-in packages
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8866285B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
CN103779298B (zh) * 2012-10-17 2016-08-10 环旭电子股份有限公司 立体堆叠式封装结构及其制作方法
US9263377B2 (en) 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
TWI518878B (zh) 2012-12-18 2016-01-21 Murata Manufacturing Co Laminated type electronic device and manufacturing method thereof
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
CN114914234A (zh) * 2021-02-10 2022-08-16 华为技术有限公司 一种功率结构体和制备方法以及设备
WO2024165189A1 (en) * 2023-02-09 2024-08-15 Microchip Technology Caldicot Limited Pcb stack with embedded component package and sintered vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
US20070170599A1 (en) * 2006-01-24 2007-07-26 Masazumi Amagai Flip-attached and underfilled stacked semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851259B2 (en) 2007-08-31 2010-12-14 Samsung Electronics Co., Ltd. Stack-type semiconductor package, method of forming the same and electronic system including the same
US8022528B2 (en) 2007-08-31 2011-09-20 Samsung Electronics Co., Ltd. Stack-type semiconductor package and electronic system including the same

Also Published As

Publication number Publication date
US20060087020A1 (en) 2006-04-27
CN1779971A (zh) 2006-05-31
JP2006120935A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
KR20060049094A (ko) 반도체 장치 및 그 제조방법
US7141874B2 (en) Electronic component packaging structure and method for producing the same
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4145730B2 (ja) 半導体内蔵モジュール
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
US8283570B2 (en) Semiconductor assembly and multilayer wiring board
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
TW200302685A (en) Circuit component built-in module and method of manufacturing the same
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP2002134653A (ja) 半導体装置とその製造方法
US20060125082A1 (en) Semiconductor device and manufacturing method thereof
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP5081267B2 (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
Itagaki et al. Packaging properties of ALIVH-CSP using SBB flip-chip bonding technology

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid