KR20060040383A - 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 - Google Patents

벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 Download PDF

Info

Publication number
KR20060040383A
KR20060040383A KR1020040089955A KR20040089955A KR20060040383A KR 20060040383 A KR20060040383 A KR 20060040383A KR 1020040089955 A KR1020040089955 A KR 1020040089955A KR 20040089955 A KR20040089955 A KR 20040089955A KR 20060040383 A KR20060040383 A KR 20060040383A
Authority
KR
South Korea
Prior art keywords
program
voltage
line voltage
bulk
bit line
Prior art date
Application number
KR1020040089955A
Other languages
English (en)
Other versions
KR100648278B1 (ko
Inventor
정재용
임영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040089955A priority Critical patent/KR100648278B1/ko
Priority to US11/265,279 priority patent/US7420852B2/en
Publication of KR20060040383A publication Critical patent/KR20060040383A/ko
Application granted granted Critical
Publication of KR100648278B1 publication Critical patent/KR100648278B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

여기에 개시되는 불 휘발성 메모리 장치를 프로그램하는 방법은 프로그램 전압을 선택된 메모리 셀에 공급하는 단계와; 그리고 매 프로그램 구간 동안 프로그램 전압이 검출 전압 이상으로 높아질 때 프로그램 전압의 공급을 일시 중지하는 단계를 포함한다. 매 프로그램 구간에서 프로그램 전압이 검출 전압 이하로 다시 낮아질 때, 프로그램 전압의 공급이 재개된다.

Description

벌크 라인 전압에 따른 프로그램 실행 구간의 서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및 그것의 프로그램 방법{NON-VOLATILE MEMORY DEVICE WITH SUSPEND/RESUME FUNCTIONS OF PROGRAM EXECUTE PERIOD BASED ON BULK LINE VOLTAGE AND PROGRAM METHOD THEREOF}
도 1은 프로그래밍시 워드 라인 전압의 변화와 문턱 전압의 변화를 보여주는 도면;
도 2는 본 발명의 제 1 실시예에 따른 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도;
도 3은 본 발명의 바람직한 실시예에 따른 도 2에 도시된 프로그램 제어 회로를 보여주는 블록도; 그리고
도 4는 본 발명에 따른 불 휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 타이밍도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 불 휘발성 메모리 장치 110 : 메모리 셀 어레이
120 : 소오스 라인 제어 회로 130 : 벌크 라인 전압 발생 회로
140 : 행 선택 회로 150 : 열 선택 회로
160 : 기입 드라이버 회로 170 : 프로그램 제어 회로
180 : 비트 라인 전압 발생 회로 190 : 검출 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리 장치 및 그것의 프로그램 방법에 관한 것이다.
반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터과 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소 (scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.
MROM, PROM, EPROM, EEPROM 등과 같은 불 휘발성 반도체 메모리 장치는 전원 이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.
불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다.
불 휘발성 메모리 장치의 일예로서, 플래시 메모리 장치는 복수의 메모리 영역들이 한번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 하며, 이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때 보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 만약 칩에 공급되는 전원이 차단되면 전원의 소모없이 정보가 유지됨을 의미한다. 추가로, 플래시 메모리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징들때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 일반적으로 사용되고 있다. 플래시 메모리 장치는 각 저장 소자에 사용되는 로직 게이트의 형태에 따라 2가지 종류 즉, NOR 플래시 메모리 장치와 NAND 플래시 메모리 장치로 이루어진다.
플래시 메모리 장치는 셀이라 불리는 트랜지스터들의 어레이에 정보를 저장하며, 각 셀은 1-비트 정보를 저장한다. 멀티-레벨 셀 장치라 불리는 보다 새로운 플래시 메모리 장치들은 셀의 플로팅 게이트 상에 놓인 전하량을 가변시킴으로써 셀 당 1 비트보다 많이 저장할 수 있다.
노어 플래시 메모리 장치에 있어서, 각 셀은 2개의 게이트들을 갖는다는 점을 제외하면 표준 MOSFET 트랜지스터와 유사하다. 첫 번째 게이트는 다른 MOS 트랜지스터들에 있는 것과 같은 제어 게이트 (control gate: CG)이지만, 두 번째 게이트는 절연막에 의해서 둘러싸여 절연된 플로팅 게이트 (floating gate: FG)이다. 플로팅 게이트는 제어 게이트와 기판 (또는 벌크) 사이에 있다. 플로팅 게이트가 절연막에 의해서 절연되어 있기 때문에, 플로팅 게이트에 놓인 전자들은 포획되며 따라서 정보를 저장한다. 전자들이 플로팅 게이트에 놓여있을 때, 제어 게이트로부 터의 전계가 전자들에 의해서 변화되며 (부분적으로 상쇄되며), 이는 셀의 문턱 전압 (Vt)이 변화되게 한다. 따라서, 제어 게이트에 특정 전압을 인가함으로써 셀이 읽혀질 때, 셀의 문턱 전압에 따라 전류가 흐르거나 흐르지 않을 것이다. 이는 플로팅 게이트의 전하량에 의해서 제어된다. 전류의 유무가 감지되어 1 또는 0으로 해석되며, 따라서 저장된 데이터가 재생된다. 셀 당 1-비트보다 많이 저장하는 멀티-레벨 셀 장치에 있어서, 플로팅 게이트에 저장된 전자량을 결정하기 위해서 전하량의 유무보다는 오히려 흐르는 전류량이 감지될 것이다.
NOR 플래시 셀은 소오스가 접지된 상태에서 제어 게이트 상에 프로그램 전압을 그리고 드레인에 5-6V의 고전압을 인가함으로써 프로그램된다 (특정 데이터 값으로 설정된다). 이러한 바이어스 조건에 따르면, 드레인에서 소오스로 많은 양의 셀 전류가 흐른다. 이러한 프로그램 방식은 핫-일렉트론 주입 (hot-electron injection)이라 불린다. NOR 플래시 셀을 소거하기 위해서는 제어 게이트와 기판 (또는 벌크) 사이에 큰 전압차가 가해지며, 이는 F-N 터널링 (Fowler-Nordheim tunneling)을 통해 플로팅 게이트로부터 전자들이 빠져나가게 한다. NOR 플래시 메모리 장치의 구성 요소들은 일반적으로 블록들 또는 섹터들이라 불리는 소거 세그먼트들로 구분된다. 블록 내의 메모리 셀들이 모두 동시에 소거된다. NOR 프로그래밍은, 그러나, 바이트 또는 워드 단위로 수행될 수 있다.
프로그램된 메모리 셀들의 문턱 전압 산포 (분포)를 조밀하게 그리고 정확하게 제어하기 위해서, 일반적으로, 증가형 스텝 펄스 프로그래밍 (incremental step pulse programming: ISPP) 방식이 사용되어 오고 있다. ISPP 방식에 따르면, 도 1 에 도시된 바와 같이, 워드 라인에 인가되는 프로그램 전압 (VWL)은 프로그램 사이클의 프로그램 루프들이 반복됨에 따라 단계적으로 증가된다. 각 프로그램 루프는, 잘 알려진 바와 같이, 프로그램 구간과 프로그램 검증 구간으로 이루어지며, 프로그램 전압 (VWL)은 정해진 증가분 (△V)만큼 증가한다. 프로그램 동작이 진행됨에 따라 프로그램되는 셀의 문턱 전압 (Vt)은 각 프로그램 루프에서 정해진 증가분 (△V)만큼 증가하게 된다. 그러한 까닭에, 최종적으로 프로그램된 셀의 문턱 전압 산포의 폭을 좁히려면 프로그램 전압의 증가분 (△V)이 작게 설정되어야 한다. 프로그램 전압의 증가분이 작으면 작을수록, 프로그램 사이클의 프로그램 루프 수는 증가하게 된다. 따라서, 메모리 장치의 성능을 제한하지 않으면서도 최적의 문턱 전압 산포를 얻을 수 있도록 프로그램 루프 수가 결정될 것이다.
ISPP 방식을 이용한 불 휘발성 메모리 장치의 예시적인 프로그램 방법이 U.S. Patent No. 6,266,270에 "NON-VOLATILE SEMICONDUCTOR MEMORY AND PROGRAMMING METHOD OF THE SAME"라는 제목으로 게재되어 있다. ISPP 방식에 따라 프로그램 전압을 생성하는 예시적인 회로들이 U.S. patent No. 5,642,309에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 그리고 대한민국공개특허번호 제2002-39744호에 "FLASH MEMORY DEVICE CAPABLE OF PREVENTING PROGRAM DISTURB AND METHOD OF PROGRAMMING THE SAME"라는 제목으로 각각 게재되어 있다.
ISPP 스킴을 이용한 NOR 플래시 메모리 장치의 프로그래밍시, 앞서 언급된 바와 같이, 플래시 셀의 제어 게이트에는 10V의 워드 라인 전압이 인가되고, 그것의 드레인에는 5V-6V의 비트 라인 전압이 인가되며, 플래시 셀의 벌크 (또는 기판)에는 0보다 낮은 전압 (예를 들면, -1V)이 인가된다. 일반적으로, 메모리 셀을 통해 흐르는 셀 전류 (Icell)는 (VGS-Vt)2 (Vt는 메모리 셀의 문턱 전압이고 VGS 는 메모리 셀의 게이트-소오스 전압임)에 비례한다. 비트 라인 전압은 비트 라인 전압용 전하 펌프 (미도시됨)에 의해서 생성/유지된다. 또한 벌크 라인 전압은 벌크 라인 전압용 전하 펌프 (미도시됨)에 의해서 생성/유지된다. 만약 벌크 라인으로 빠지는 전류양이 벌크 라인전압을 생성/유지 하는 벌크 라인 전압용 전하 펌프의 용량을 초과하면, 벌크 라인 전압이 정해진 전압 이상으로 높아진다. 벌크 라인 전압이 높아짐에 따라, 도 1의 점선으로 표시된 바와 같이, 플래시 셀의 문턱 전압은 임의의 프로그램 루프 내에서 원하는 전압 만큼 증가되지 못한다. 특히, ISPP 스킴을 이용한 프로그래밍시, 프로그램 루프들의 반복에 따라 워드 라인 전압과 플래시 셀의 문턱 전압의 차가 점점 더 벌어지게 되므로 더욱 더 프로그램 특성이 저하되어 궁극적으로 프로그램 페일이 발생하게 된다.
따라서, 프로그래밍시 벌크 라인 전압의 상승으로 인한 프로그램 페일을 방지할 수 있는 새로운 기술이 절실히 요구되고 있다.
본 발명의 목적은 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 벌크 라인 전압의 변화에 따라 프로그램 실행 구간을 일시 중지 및 재개할 수 있는 불 휘발성 메모리 장치를 제공하는 것이다.
상술한 제반 목적들을 달성하기 위한 본 발명의 일 특징에 따르면, 불 휘발성 메모리 장치를 프로그램하는 방법이 제공되며, 이 방법은 프로그램 전압을 선택된 메모리 셀에 공급하는 단계와; 그리고 상기 프로그램 전압이 검출 전압 이상으로 높아질 때 상기 프로그램 전압의 공급을 일시 중지하는 단계를 포함한다.
바람직한 실시예에 있어서, 본 발명에 따른 프로그램 방법은, 프로그램 구간 동안, 상기 프로그램 전압이 상기 검출 전압 이하로 낮아질 때 상기 프로그램 전압의 공급을 재개하는 단계를 더 포함한다.
바람직한 실시예에 있어서, 상기 프로그램 전압은 벌크 라인 전압이다.
바람직한 실시예에 있어서, 상기 벌크 라인 전압은 벌크 라인 전압 발생 회로에서 출력되는 전압이다.
본 발명의 다른 특징에 따르면, 불 휘발성 메모리 장치는 메모리 셀과; 프로그램 구간 동안 상기 메모리 셀에 프로그램 전압을 공급하는 프로그램 전압 공급 회로와; 그리고 상기 프로그램 전압의 변화에 따라 상기 프로그램 전압의 공급이 일시 중지되도록 상기 프로그램 전압 공급 회로를 제어하는 프로그램 제어 회로를 포함한다.
바람직한 실시예에 있어서, 상기 프로그램 구간 동안 상기 프로그램 전압이 검출 전압 이상으로 높아질 때, 상기 프로그램 제어 회로는 상기 프로그램 전압의 공급이 일시 중지되도록 상기 프로그램 전압 공급 회로를 제어한다.
바람직한 실시예에 있어서, 상기 프로그램 구간 동안 상기 프로그램 전압이 상기 검출 전압 이하로 낮아질 때, 상기 프로그램 제어 회로는 상기 프로그램 전압의 공급이 재개되도록 상기 프로그램 전압 공급 회로를 제어한다.
바람직한 실시예에 있어서, 상기 프로그램 전압은 벌크 라인 전압이다.
바람직한 실시예에 있어서, 상기 프로그램 전압 공급 회로는 상기 프로그램 구간 동안 비트 라인 인에이블 신호를 발생하는 프로그램 제어기와; 상기 프로그램 전압으로서 상기 비트 라인 전압을 발생하는 비트 라인 전압 발생기와; 상기 프로그램 전압으로서 상기 벌크 라인 전압을 발생하는 벌크 라인 전압 발생기와; 상기 비트 라인 인에이블 신호에 응답하여 상기 메모리 셀로 상기 비트 라인 전압을 공급하는 기입 드라이버와; 그리고 상기 벌크 라인 전압이 상기 검출 전압 이상으로 높아졌는 지의 여부를 검출하는 검출기를 포함하며, 상기 프로그램 제어기는 상기 프로그램 구간 동안 상기 검출기의 검출 결과에 따라 상기 비트 라인 인에이블 신호의 활성화/비활성화를 제어한다.
바람직한 실시예에 있어서, 상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이상으로 높아질 때, 상기 프로그램 제어기는 상기 비트 라인 전압의 공급이 일시 중지되도록 상기 비트 라인 인에이블 신호를 비활성화시킨다.
바람직한 실시예에 있어서, 상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이하로 낮아질 때, 상기 프로그램 제어기는 상기 비트 라인 전압의 공급이 재개되도록 상기 비트 라인 인에이블 신호를 활성화시킨다.
바람직한 실시예에 있어서, 상기 검출기는 상기 벌크 라인 전압 발생기로부터 출력되는 상기 벌크 라인 전압을 검출한다.
본 발명의 또 다른 특징에 따르면, 불 휘발성 메모리 장치는 행들과 열들로 배열된 메모리 셀들을 구비한 메모리 셀 어레이와; 상기 열들 중 일부를 선택하도록 구성된 열 선택 회로와; 프로그램 구간 동안 비트 라인 전압을 발생하도록 구성된 비트 라인 전압 발생 회로와;
프로그램 구간 동안 벌크 라인 전압을 발생하도록 구성된 벌크 라인 전압 발생 회로와; 비트 라인 인에이블 신호에 응답하여 상기 선택된 열들을 상기 비트 라인 전압으로 구동하는 기입 드라이버 회로와; 상기 프로그램 구간 동안 상기 벌크 라인 전압이 검출 전압 이상으로 높아졌는 지의 여부를 검출하는 검출 회로와; 그리고 상기 검출 회로의 출력에 응답하여 상기 비트 라인 인에이블 신호를 발생하는 프로그램 제어 회로를 포함한다.
바람직한 실시예에 있어서, 상기 프로그램 제어 회로는 상기 프로그램 구간의 개시에 응답하여 상기 비트 라인 인에이블 신호를 활성화시킨다.
바람직한 실시예에 있어서, 상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이상으로 높아질 때, 상기 프로그램 제어 회로는 상기 비트 라인 전압의 공급이 일시 중지되도록 상기 비트 라인 인에이블 신호를 비활성화시킨다.
바람직한 실시예에 있어서, 상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이하로 낮아질 때, 상기 프로그램 제어 회로는 상기 비트 라인 전압의 공급이 재개되도록 상기 비트 라인 인에이블 신호를 활성화시킨다.
바람직한 실시예에 있어서, 상기 검출 회로는 상기 벌크 라인 전압 발생 회로로부터 출력되는 상기 벌크 라인 전압을 검출하도록 구성된다. 또는, 상기 검출 회로는 상기 선택된 벌크 라인들 상의 벌크 라인 전압을 검출하도록 구성된다.
본 발명의 예시적인 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 도 2는 본 발명에 따른 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다. 본 발명에 따른 불 휘발성 메모리 장치는 NOR 플래시 메모리 장치이다. 하지만, 본 발명이 다른 메모리 장치들 (예를 들면, MROM, PROM, FRAM, NAND형 플래시 메모리 장치, 등)에 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 2를 참조하면, 본 발명에 따른 불 휘발성 메모리 장치 (100)는 행들 (또는 워드 라인들)과 열들 (또는 비트 라인들)의 매트릭스로 배열된 메모리 셀들을 갖는 메모리 셀 어레이 (110)를 포함한다. 도 2에는 단지 하나의 메모리 셀이 도시되어 있다. 메모리 셀 (MC)은 플로팅 게이트, 제어 게이트, 벌크, 소오스, 그리고 드레인을 갖는 플로팅 게이트 트랜지스터 (floating gate transistor)로 구성된다. 플로팅 게이트 트랜지스터의 제어 게이트는 워드 라인 (WL0)에 연결되고, 그것의 드레인은 비트 라인 (BLn)에 연결되며, 그것의 소오스는 소오스 라인 (SL)에 연결된다. 소오스 라인 (SL)은 소오스 라인 제어 회로 (120) (또는, 소오스 전압 발생 회로라 불림)에 의해서 제어된다. 예를 들면, 소오스 라인 (SL)은 읽기/프로그램 동작 동안 접지 전압으로 설정되고, 소거 동작 동안 플로팅 상태로 설정된다. 플로팅 게이트 트랜지스터의 벌크는 벌크 전압 (VBULK)을 공급받도록 벌크 제어 회로 (130) (또는 벌크 전압 발생 회로라 불림)에 연결되어 있다. 벌크 라인 전압 발생 회로 (130)는 프로그래밍시 -1V 또는 0V의 벌크 전압 (VBULK)을 발생한다. 비록 도면에는 도시되지 않았지만, 나머지 메모리 셀들 역시 앞서 설명된 것과 동일한 방식으로 연결될 것이다.
계속해서, 행 선택 회로 (140)는 행 어드레스 정보에 따라 워드 라인들 (WL0-WLm) 중 하나를 선택하고, 선택된 워드 라인을 동작 모드에 필요한 워드 라인 전압으로 구동한다. 열 선택 회로 (150)는 열 어드레스 정보에 따라 비트 라인들 (BL0-BLn)을 일정한 단위 (예를 들면, 워드 단위 또는 바이트 단위)로 선택한다. 기입 드라이버 회로 (160)는 프로그램 제어 회로 (170)로부터의 비트 라인 인에이블 신호 (BLEN)에 응답하여 동작하며, 매 프로그램 구간 동안 선택된 비트 라인들을 입력된 데이터 (Di)에 따라 비트 라인 전압 발생 회로 (180)로부터의 비트 라인 전압 (VBL)으로 구동한다. 예를 들면, 입력된 데이터 (Di)가 프로그램 데이터인 경우, 기입 드라이버 회로 (160)는 비트 라인 인에이블 신호 (BLEN)의 활성화 구간 동안 열 선택 회로 (150)에 의해서 선택된 비트 라인을 비트 라인 전압 (VBL)으로 구동한다. 입력된 데이터 (Di)가 프로그램-금지 데이터인 경우, 기입 드라이버 회로 (160)는 열 선택 회로 (150)에 의해서 선택된 비트 라인을 비트 라인 전압 (VBL)보다 낮은 전압 (예를 들면, 접지 전압)으로 구동한다. 프로그램 제어 회로 (170)는 프로그램 사이클의 매 프로그램 구간에서 비트 라인 인에이블 신호 (BLEN)를 활성화시킨다. 비트 라인 전압 발생 회로 (180)는 프로그램 제어 회로 (170)에 의해서 제어되며, 비트 라인 전압 (VBL)을 발생한다. 비트 라인 전압 발생 회로 (180)는 이 분야에 잘 알려진 전하 펌프 (charge pump)를 이용하여 구현될 것이다.
계속해서 도 2을 참조하면, 검출 회로 (190)는, 매 프로그램 구간에서, 벌크 라인 전압 (VBULK)이 검출 전압 이상으로 높아졌는 지의 여부를 검출한다. 여기서, 검출 전압은 벌크 라인 전압 (VBULK)의 목표 전압보다 높은 전압이다. 벌크 라인 전압 (VBULK)이 검출 전압 이상으로 높아지면, 검출 회로 (190)는 검출 신호 (DET)를 활성화시킨다. 벌크 라인 전압 (VBULK)이 검출 전압 이하로 다시 낮아지면, 검출 회로 (190)는 검출 신호 (DET)를 비활성화시킨다.
매 프로그램 구간 동안, 프로그램 제어 회로 (170)는 검출 신호 (DET)에 응답하여 비트 라인 인에이블 신호 (BLEN)를 제어한다. 예를 들면, 검출 신호 (DET)가 활성화될 때, 프로그램 제어 회로 (170)는 비트 라인 인에이블 신호 (BLEN)를 비활성화시킨다. 검출 신호 (DET)가 비활성화될 때, 프로그램 제어 회로 (170)는 비트 라인 인에이블 신호 (BLEN)를 활성화시킨다. 즉, 매 프로그램 구간에 있어서, 벌크 라인 전압 (VBULK)이 검출 전압 이상으로 높아지면 (또는 검출 신호 (DET)의 활성화시), 프로그램 제어 회로 (170)는 비트 라인 인에이블 신호 (BLEN)를 비활성화시킨다. 기입 드라이버 회로 (160)는 비트 라인 인에이블 신호 (BLEN)의 비활성화시 선택된 비트 라인으로 비트 라인 전압 (VBL)을 공급하는 것을 일시 중지한다 (suspend). 셀 전류의 소모가 일시 중지되기 때문에, 벌크 라인 전압 (VBULK)은 다시 목표 전압으로 회복될 것이다. 벌크 라인 전압 (VBULK)이 다시 검출 전압 이하로 낮아지면, 검출 회로 (190)는 검출 신호 (DET)를 비활성화시킨다. 프로그램 제어 회로 (170)는 검출 신호 (DET)의 비활성화에 응답하여 비트 라인 인에이블 신호 (BLEN)를 다시 활성화시킨다. 기입 드라이버 회로 (160)는 비트 라인 인에이블 신호 (BLEN)의 활성화에 응답하여 비트 라인 전압 (VBL)을 선택된 비트 라인으로 다시 공급한다.
결론적으로, 벌크 라인 전압 (VBULK)이 검출 전압 이상으로 높아지면 프로그램 동작이 일시 중지된다. 벌크 라인 전압 (VBULK)이 검출 전압 이하로 낮아지면, 프로그램 동작이 재개된다. 즉, 본 발명에 따른 불 휘발성 메모리 장치의 경우, 매 프로그램 구간에서 벌크 라인 전압의 전압의 변화에 따라 프로그램 동작이 일시 중지되고 재개된다.
이 실시예에 있어서, 열 선택 회로 (150), 기입 드라이버 회로 (160), 비트 라인 전압 발생 회로 (180), 벌크 라인 전압 발생기(130), 그리고 검출 회로 (190)는 프로그램 구간 동안 메모리 셀에 비트 라인 전압인 프로그램 전압을 공급하는 프로그램 전압 공급 회로를 구성한다.
도 3은 본 발명의 바람직한 실시예에 따른 도 2에 도시된 프로그램 제어 회로 (170)를 보여주는 블록도이다. 도 3을 참조하면, 프로그램 제어 회로 (170)는 발진기 (171), 카운터 (172), 래치 (173), 인버터 (174), 그리고 NOR 게이트 (175)를 포함한다. 카운터 (172)는 프로그램 개시 신호 (START)에 의해서 초기화되며, 발진기 (171)의 출력에 응답하여 카운트 동작을 수행한다. 카운트된 값이 설정된 값에 도달할 때, 카운터 (172)는 리세트 펄스 신호 (RST)를 출력한다. 카운터 (172)의 동작은 검출 신호 (DET)의 활성화 구간 동안 일시 중지된다. 예를 들면, 카운터 (172)는 검출 신호 (DET)의 활성화시 카운트 동작을 일시 중지하고, 검출 신호 (DET)의 비활성화시 카운트 동작을 재개한다. 래치 (173)의 출력은 프로그램 개시 신호 (START)에 의해서 하이로 설정되고 리세트 펄스 신호 (RST)에 의해서 로우로 초기화된다. NOR 게이트 (175)는 인버터 (174)를 통해 전달되는 래치 (173)의 출력 신호 및 검출 신호 (DET)에 응답하여 비트 라인 인에이블 신호 (BLEN)를 출력한다.
여기서, 프로그램 개시 신호 (START)는 프로그램 구간이 개시될 때마다 생성되는 펄스 신호이다.
도 4는 본 발명에 따른 불 휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 불 휘발성 메모리 장치의 프로그램 동작이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 동작 설명에 앞서, 불 휘발성 메모리 장치의 프로그램 사이클은 다수의 프로그램 루프들로 구성되며, 각 프로그램 루프는 프로그램 구간 및 프로그램 검증 구간으로 이루어진다. ISPP 스킴을 이용한 불 휘발성 메모리 장치의 경우, 프로그램 루프들이 반복됨에 따라 워드 라인 전압은 정해진 값만큼 점차적으로 증가될 것이다. ISPP 스킴이 적용되지 않은 불 휘발성 메모리 장치의 경우, 프로그램 루프들이 반복되더라도 워드 라인 전압은 일정하게 유지될 것이다.
일단 프로그램 명령이 입력되면, 잘 알려진 바와 같이, 워드 라인 전압, 비트 라인 전압, 벌크 전압은 대응하는 전압 발생 회로들에 의해서 준비될 것이다. 그 다음에, 첫 번째 프로그램 루프의 프로그램 동작이 시작되면, 도 4에 도시된 바와 같이, 프로그램 개시 신호 (START)가 활성화되며, 행 선택 회로 (140)는 선택된 워드 라인을 워드 라인 전압으로 구동한다. 메모리 셀의 벌크에는 벌크 전압 발생 회로 (130)로부터의 벌크 전압 (VBULK)이 공급된다. 프로그램 개시 신호 (START)가 하이로 활성화됨에 따라, 프로그램 제어 회로 (170)는 비트 라인 인에이블 신호 (BLEN)를 하이로 활성화시킨다. 이와 동시에, 카운터 (172)는 프로그램 개시 신호 (START)의 활성화에 의해서 초기화되며, 발진기 (171)의 출력 신호 (예를 들면, 발진 신호)에 응답하여 카운트 동작을 시작한다. 비트 라인 인에이블 신호 (BLEN)가 하이로 활성화됨에 따라, 기입 드라이버 회로 (160)는 열 선택 회로 (150)에 의해서 선택된 비트 라인(들)을 비트 라인 전압 (VBL)으로 구동한다. 이러한 바이어스 조건 하에서 선택된 메모리 셀(들)이 프로그램되기 시작한다.
메모리 셀이 프로그램될 때 소모되는 셀 전류로 인해서 벌크 라인 전압 (VBULK)이 검출 전압 (Vt) 이상으로 높아질 수 있다. 만약 셀 전류의 과도한 소모로 인해서 벌크 라인 전압 (VBULK)이 검출 전압 (Vt) 이상으로 높아지면, 검출 회로 (190)는 검출 신호 (DET)를 하이로 활성화시킨다. 검출 신호 (DET)가 하이로 활성화될 때, 카운터 (172)의 동작은 일시 중지된다. 이때, 카운터 (172)의 값이 초기화되는 것이 아니라 그대로 유지됨에 유의해야 한다. 검출 신호 (DET)가 로우 레벨에서 하이 레벨로 천이함에 따라, NOR 게이트 (175)로부터 출력되는 비트 라인 인에이블 신호 (BLEN)는 하이 레벨에서 로우 레벨로 천이한다. 즉, 비트 라인 인에이블 신호 (BLEN)가 비활성화된다. 비트 라인 인에이블 신호 (BLEN)가 비활성화됨에 따라, 기입 드라이버 회로 (160)는 선택된 비트 라인으로의 비트 라인 전압 (VBL)의 공급을 일시 중지한다. 다시 말해서, 첫 번째 프로그램 구간의 프로그램 동작이 일시 중지된다.
비트 라인 전압 (VBL)의 공급을 중지함에 따라, 벌크 라인 전압 (VBULK)은 벌크 라인 전압 발생 회로 (130)에 의해서 다시 목표 전압으로 회복될 것이다. 벌크 라인 전압 (VBULK)이 목표 전압으로 회복되는 동안, 검출 회로 (190)는 벌크 라인 전압 (VBULK)이 검출 전압 (Vt)보다 낮은 지의 여부를 검출한다. 만약 벌크 라인 전압 (VBULK)이 검출 전압 (Vt) 이하로 낮아지면, 검출 회로 (190)는 검출 신호 (DET)를 로우로 비활성화시킨다. 검출 신호 (DET)가 로우로 비활성화됨에 따라, NOR 게이트 (175)의 출력 신호 즉, 비트 라인 인에이블 신호 (BLEN)는 다시 하이로 활성화된다. 비트 라인 인에이블 신호 (BLEN)가 하이로 활성화됨에 따라, 기입 드라이버 회로 (160)는 선택된 비트 라인(들)을 비트 라인 전압 (VBL)으로 구동한다. 즉, 중지된 프로그램 동작이 재개된다.
검출 신호 (DET)가 하이 레벨에서 로우 레벨로 천이함에 따라, 카운터 (172)의 중지된 동작 역시 재개된다. 카운트된 값이 설정된 값에 도달할 때, 카운터 (172)는 리세트 펄스 신호 (RST)를 발생한다. 래치 (173)의 출력 신호는 리세트 펄스 신호 (RST)의 생성에 의해서 로우로 초기화된다. 래치 (173)의 출력 신호가 로우로 초기화됨에 따라, 비트 라인 인에이블 신호 (BLEN)는 로우 레벨로 비활성화된다. 워드 라인에 인가된 전압이 방전된 후, 첫 번째 프로그램 루프의 프로그램 동작이 종료된다. 이후, 잘 알려진 방식에 따라 첫 번째 프로그램 구간의 프로그램 검증 동작이 수행될 것이다.
앞서 언급된 바와 같이, 프로그램 구간에서 벌크 라인 전압 (VBULK)의 상승 은 프로그램 페일을 유발한다. 벌크 라인 전압 (VBULK)의 상승으로 인한 프로그램 페일을 방지하기 위해서, 벌크 라인 전압 (VBULK)이 검출 전압 (Vt) 이상으로 높아지면, 프로그램 동작이 일시 중지된다. 벌크 라인 전압 (VBULK)이 회복되면, 중지된 프로그램 동작은 재개된다. 이러한 프로그램 동작의 중지/재개 스킴은 매 프로그램 구간에서 메모리 셀의 문턱 전압이 매 프로그램 구간에서 설정된 값 만큼 순차적으로 증가되게 한다. 따라서, 프로그램 특성이 향상될 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 벌크 라인 전압의 변화에 따라 프로그램 동작을 중지/재개함으로써 벌크 라인 전압의 상승으로 인한 프로그램 페일을 방지할 수 있다.

Claims (18)

  1. 불 휘발성 메모리 장치를 프로그램하는 방법에 있어서:
    프로그램 전압을 선택된 메모리 셀에 공급하는 단계와; 그리고
    상기 프로그램 전압이 검출 전압 이상으로 높아질 때 상기 프로그램 전압의 공급을 일시 중지하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    프로그램 구간 동안, 상기 프로그램 전압이 상기 검출 전압 이하로 낮아질 때 상기 프로그램 전압의 공급을 재개하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 프로그램 전압은 벌크 라인 전압인 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    상기 벌크 라인 전압은 벌크 라인 전압 발생 회로에서 출력되는 전압인 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서,
    상기 벌크 라인 전압은 벌크 라인 상의 전압인 것을 특징으로 하는 방법.
  6. 메모리 셀과;
    프로그램 구간 동안 상기 메모리 셀에 프로그램 전압을 공급하는 프로그램 전압 공급 회로와; 그리고
    상기 프로그램 전압의 변화에 따라 상기 프로그램 전압의 공급이 일시 중지되도록 상기 프로그램 전압 공급 회로를 제어하고, 상기 프로그램 구간 동안 상기 프로그램 전압이 검출 전압 이상으로 높아질 때, 상기 프로그램 제어 회로는 상기 프로그램 전압의 공급이 일시 중지되도록 상기 프로그램 전압 공급 회로를 제어하는 불 휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 프로그램 구간 동안 상기 프로그램 전압이 상기 검출 전압 이하로 낮아질 때, 상기 프로그램 제어 회로는 상기 프로그램 전압의 공급이 재개되도록 상기 프로그램 전압 공급 회로를 제어하는 불 휘발성 메모리 장치.
  8. 제 6 항에 있어서,
    상기 프로그램 전압은 벌크 라인 전압인 불 휘발성 메모리 장치.
  9. 제 7 항에 있어서,
    상기 프로그램 전압 공급 회로는
    상기 프로그램 구간 동안 비트 라인 인에이블 신호를 발생하는 프로그램 제어기와;
    상기 프로그램 전압으로서 상기 벌크 라인 전압을 발생하는 벌크 라인 전압 발생기와;
    상기 비트 라인 인에이블 신호에 응답하여 상기 메모리 셀로 비트 라인 전압을 공급하는 기입 드라이버와; 그리고
    상기 벌크 라인 전압이 상기 검출 전압 이상으로 높아졌는 지의 여부를 검출하는 검출기를 포함하며,
    상기 프로그램 제어기는 상기 프로그램 구간 동안 상기 검출기의 검출 결과에 따라 상기 비트 라인 인에이블 신호의 활성화/비활성화를 제어하는 불 휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이상으로 높아질 때, 상기 프로그램 제어기는 상기 비트 라인 전압의 공급이 일시 중지되도록 상기 비트 라인 인에이블 신호를 비활성화시키는 불 휘발성 메모리 장치.
  11. 제 10 항에 있어서,
    상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이하로 낮 아질 때, 상기 프로그램 제어기는 상기 비트 라인 전압의 공급이 재개되도록 상기 비트 라인 인에이블 신호를 활성화시키는 불 휘발성 메모리 장치.
  12. 제 9 항에 있어서,
    상기 검출기는 상기 벌크 라인 전압 발생기로부터 출력되는 상기 벌크 라인 전압을 검출하는 불 휘발성 메모리 장치.
  13. 행들과 열들로 배열된 메모리 셀들을 구비한 메모리 셀 어레이와;
    상기 열들 중 일부를 선택하도록 구성된 열 선택 회로와;
    프로그램 구간 동안 비트 라인 전압을 발생하도록 구성된 비트 라인 전압 발생 회로와;
    프로그램 구간 동안 벌크 라인 전압을 발생하도록 구성된 벌크 라인 전압 발생 회로와;
    비트 라인 인에이블 신호에 응답하여 상기 선택된 열들을 상기 비트 라인 전압으로 구동하는 기입 드라이버 회로와;
    상기 프로그램 구간 동안 상기 벌크 라인 전압이 검출 전압 이상으로 높아졌는 지의 여부를 검출하는 검출 회로와; 그리고
    상기 검출 회로의 출력에 응답하여 상기 비트 라인 인에이블 신호를 발생하는 프로그램 제어 회로를 포함하는 불 휘발성 메모리 장치.
  14. 제 13 항에 있어서,
    상기 프로그램 제어 회로는 상기 프로그램 구간의 개시에 응답하여 상기 비트 라인 인에이블 신호를 활성화시키는 불 휘발성 메모리 장치.
  15. 제 14 항에 있어서,
    상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이상으로 높아질 때, 상기 프로그램 제어 회로는 상기 비트 라인 전압의 공급이 일시 중지되도록 상기 비트 라인 인에이블 신호를 비활성화시키는 불 휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 프로그램 구간 동안 상기 벌크 라인 전압이 상기 검출 전압 이하로 낮아질 때, 상기 프로그램 제어 회로는 상기 비트 라인 전압의 공급이 재개되도록 상기 비트 라인 인에이블 신호를 활성화시키는 불 휘발성 메모리 장치.
  17. 제 13 항에 있어서,
    상기 검출 회로는 상기 벌크 라인 전압 발생 회로로부터 출력되는 상기 벌크 라인 전압을 검출하도록 구성된 불 휘발성 메모리 장치.
  18. 제 13 항에 있어서,
    상기 검출 회로는 상기 선택된 벌크 라인들 상의 벌크 라인 전압을 검출하도 록 구성된 불 휘발성 메모리 장치.
KR1020040089955A 2004-11-05 2004-11-05 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 KR100648278B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040089955A KR100648278B1 (ko) 2004-11-05 2004-11-05 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
US11/265,279 US7420852B2 (en) 2004-11-05 2005-11-03 Non-volatile memory device providing controlled bulk voltage during programming operations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089955A KR100648278B1 (ko) 2004-11-05 2004-11-05 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20060040383A true KR20060040383A (ko) 2006-05-10
KR100648278B1 KR100648278B1 (ko) 2006-11-23

Family

ID=36316152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089955A KR100648278B1 (ko) 2004-11-05 2004-11-05 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법

Country Status (2)

Country Link
US (1) US7420852B2 (ko)
KR (1) KR100648278B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645049B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
JP4870409B2 (ja) * 2004-10-26 2012-02-08 三星電子株式会社 不揮発性メモリ装置及びそれのプログラム方法
KR20080096062A (ko) * 2007-04-26 2008-10-30 삼성전자주식회사 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
KR101723824B1 (ko) 2015-04-27 2017-04-06 한국과학기술연구원 이온성고분자 물질을 포함하는 유무기 하이브리드 페로브스카이트 광전변환소자용 수분차단막, 이를 포함하는 광전변환소자 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697412B2 (ja) * 1991-10-25 1998-01-14 日本電気株式会社 ダイナミックｒａｍ
KR100309459B1 (ko) * 1998-04-13 2001-12-17 김영환 반도체장치의기판전압발생기
JP3540211B2 (ja) 1999-08-30 2004-07-07 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置及びそのプログラム方法
KR100385226B1 (ko) 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
KR20020055253A (ko) 2000-12-28 2002-07-08 박종섭 플래쉬 메모리 셀 프로그램 회로
KR100395771B1 (ko) * 2001-06-16 2003-08-21 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
JP4152094B2 (ja) * 2001-09-03 2008-09-17 エルピーダメモリ株式会社 半導体記憶装置の制御方法及び半導体記憶装置
KR100443792B1 (ko) 2001-10-15 2004-08-09 주식회사 하이닉스반도체 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법

Also Published As

Publication number Publication date
US20060098491A1 (en) 2006-05-11
US7420852B2 (en) 2008-09-02
KR100648278B1 (ko) 2006-11-23

Similar Documents

Publication Publication Date Title
JP4870409B2 (ja) 不揮発性メモリ装置及びそれのプログラム方法
KR100672984B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
KR100764053B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US7239554B2 (en) Nonvolatile memory device and method of improving programming characteristic
KR100332001B1 (ko) 반도체불휘발성기억장치
JP3761375B2 (ja) 不揮発性半導体メモリ装置
US7245537B2 (en) Nonvolatile memory device and method of programming same
KR20080028179A (ko) 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR20050106277A (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100634455B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
CN1783343B (zh) 非易失性存储器件及其编程方法
KR100735009B1 (ko) 소거 시간을 줄일 수 있는 플래시 메모리 장치
JP2004046991A (ja) 不揮発性半導体記憶装置の閾値電圧調整方法、および不揮発性半導体記憶装置
US7420852B2 (en) Non-volatile memory device providing controlled bulk voltage during programming operations
KR100855584B1 (ko) 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
US7180790B2 (en) Non-volatile memory device having controlled bulk voltage and method of programming same
KR100648272B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR20060055698A (ko) 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법
JP2008276925A (ja) 向上した除去特性を有するフラッシュメモリ装置及びそれを含むメモリシステム
JP2010080031A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee