KR20080096062A - 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 - Google Patents

향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 Download PDF

Info

Publication number
KR20080096062A
KR20080096062A KR1020070040966A KR20070040966A KR20080096062A KR 20080096062 A KR20080096062 A KR 20080096062A KR 1020070040966 A KR1020070040966 A KR 1020070040966A KR 20070040966 A KR20070040966 A KR 20070040966A KR 20080096062 A KR20080096062 A KR 20080096062A
Authority
KR
South Korea
Prior art keywords
voltage
bulk
erase
flash memory
memory device
Prior art date
Application number
KR1020070040966A
Other languages
English (en)
Inventor
김진국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070040966A priority Critical patent/KR20080096062A/ko
Priority to US12/025,117 priority patent/US20080266983A1/en
Priority to JP2008114177A priority patent/JP2008276925A/ja
Publication of KR20080096062A publication Critical patent/KR20080096062A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

여기에는 플래시 메모리 장치를 소거하는 방법이 제공되며, 이 방법은 메모리 셀들이 형성된 벌크를 벌크 전압으로 구동하고, 상기 벌크 전압이 목표 전압에 도달하였는 지의 여부를 검출하고, 상기 벌크 전압이 목표 전압에 도달된 것으로 검출될 때 일정 시간 후에 상기 벌크의 구동을 종료시키는 것을 포함한다.

Description

향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을 포함한 메모리 시스템{FLASH MEMORY DEVICE WITH IMPROVED ERASE CHARACTERISTIC AND MEMORY SYSTEM INCLUDING THE SAME}
도 1은 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 제어 로직을 개략적으로 보여주는 블록도이다.
도 3은 본 발명에 따른 플래시 메모리 장치의 소거 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명에 따른 플래시 메모리 장치의 소거 동작시 소거 전압의 변화를 보여주는 도면이다.
도 5는 본 발명의 다른 예시적인 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.
도 6은 본 발명의 또 다른 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 메모리 셀 어레이 110 : 행 디코더 회로
120 : 감지 증폭기 및 기입 드라이버 회로 130 : 열 디코더 회로
140 : 벌크 전압 발생 회로 150 : 제어 로직
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치에 관한 것이다.
반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터과 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소 (scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.
MROM, PROM, EPROM, EEPROM 등과 같은 불 휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사 용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.
불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다.
불 휘발성 메모리 장치의 일예로서, 플래시 메모리 장치는 복수의 메모리 영역들이 한번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 하며, 이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때 보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
메모리 셀들은 다양한 방법들을 통해 소거될 수 있다. 예를 들면, 메모리 셀들은 벌크를 제 1 소거 전압으로 구동하고 워드 라인들을 제 2 소거 전압으로 구동함으로써 소거될 것이다. 여기서, 제 1 소거 전압(예를 들면, 20V 또는 10V)은 제 2 소거 전압(0V 또는 -7V)보다 높으며, 제 2 소거 전압은 양의 전압 또는 음의 전압을 가질 것이다. 일반적으로, 소거 동작은 정해진 시간 (이하, 소거 시간이라 칭함) 동안 수행될 것이다. 다시 말해서, 정해진 시간 동안 벌크로 그리고 워드 라인들로 제 1 소거 전압과 제 2 소거 전압이 각각 인가될 것이다. 벌크와 워드 라인으로 각각 제 1 소거 전압과 제 2 소거 전압이 일정한 소거 시간 동안 인가됨에 따라, 다음과 같은 문제점이 생길 수 있다.
소거 동작에 필요한 소거 시간은 플래시 메모리 장치에 영향을 미칠 수 있는 조건들이 변화됨에도 불구하고 일정하게 유지될 것이다. 예를 들면, 소거 동작에 필요한 소거 전압을 생성하는 펌핑 회로의 성능(또는 펌핑 능력)은 공정, 전압 및 온도 변화에 따라 변화될 것이다. 이는 소거 전압을 목표 레벨까지 높이는 데 걸리는 시간이 변화됨을 의미한다. 그러한 까닭에, 최악의 경우를 기준으로 소거 시간이 결정될 것이다. 소거 전압을 목표 레벨까지 높이는 데 걸리는 시간이 상대적으로 긴 경우와 비교하여 볼 때, 소거 전압을 목표 레벨까지 높이는 데 걸리는 시간이 상대적으로 짧은 경우 메모리 셀들은 과도한 스트레스에 노출될 것이다.
본 발명의 목적은 소거 시간을 조절할 수 있는 플래시 메모리 장치 및 그것을 포함한 메모리 시스템을 제공하는 것이다.
본 발명의 예시적인 실시예들은 플래시 메모리 장치를 소거하는 방법을 제공하며, 이 방법은 메모리 셀들이 형성된 벌크를 벌크 전압으로 구동하고, 상기 벌크 전압이 목표 전압에 도달하였는 지의 여부를 검출하고, 상기 벌크 전압이 목표 전압에 도달된 것으로 검출될 때 일정 시간 후에 상기 벌크의 구동을 종료시키는 것을 포함한다.
예시적인 실시예에 있어서, 이 방법은 워드 라인들을 소거 전압으로 구동하는 것을 더 포함한다.
예시적인 실시예에 있어서, 상기 벌크 전압은 상기 소거 전압보다 높다.
본 발명의 다른 예시적인 실시예들은 벌크에 형성되며, 행들과 열들로 배열된 메모리 셀들을 포함하는 메모리 셀 어레이와; 상기 메모리 셀 어레이의 벌크에 벌크 전압을 공급하도록 구성된 벌크 전압 발생 회로와; 그리고 상기 벌크 전압이 목표 전압에 도달하는 시간에 따라 소거 시간이 가변되도록 상기 벌크 전압 발생 회로를 제어하는 제어 로직을 포함하는 플래시 메모리 장치를 제공한다.
예시적인 실시예에 있어서, 상기 벌크 전압 발생 회로는 상기 벌크 전압이 목표 전압에 도달하였는 지의 여부를 나타내는 검출 신호를 발생한다.
예시적인 실시예에 있어서, 상기 벌크 전압이 목표 전압에 도달하였음을 상기 검출 신호가 나타낼 때, 상기 제어 로직은 일정 시간 후에 상기 벌크로의 상기 벌크 전압의 공급이 중지되도록 상기 벌크 전압 발생 회로를 제어한다.
예시적인 실시예에 있어서, 상기 제어 로직은 소거 동작을 알리는 플래그 신 호에 응답하여 펌프 인에이블 신호를 활성화시키는 소거 제어기를 포함하고, 상기 벌크 전압 발생 회로는 상기 펌프 인에이블 신호에 응답하여 동작한다.
예시적인 실시예에 있어서, 상기 제어 로직은 타이머를 더 포함하며, 상기 소거 제어기는 상기 검출 신호에 응답하여 타이머 인에이블 신호를 발생하고; 상기 타이머는 상기 타이머 인에이블 신호에 응답하여 동작하며, 상기 일정 시간 후에 타이머 종료 신호를 발생하며; 그리고 상기 소거 제어기는 상기 타이머 종료 신호에 응답하여 상기 펌프 인에이블 신호를 비활성화시킨다.
예시적인 실시예에 있어서, 상기 제어 로직의 제어에 따라 상기 행들을 제어하는 행 디코더 회로를 더 포함하며, 상기 행 디코더 회로는 상기 소거 동작시 상기 행들을 소거 전압으로 구동한다.
예시적인 실시예에 있어서, 상기 소거 제어기는 스테이트 머신으로 구성된다.
예시적인 실시예에 있어서, 상기 소거 제어기는 상기 메모리 셀 어레이에 저장될 데이터를 임시 저장하는 버퍼를 더 포함한다.
예시적인 실시예에 있어서, 상기 플래시 메모리 장치는 낸드 플래시 메모리 장치 및 원낸드 플래시 메모리 장치 중 하나이다.
본 발명의 또 다른 예시적인 실시예들은 플래시 메모리 장치와; 그리고
상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 카드를 제공한다. 상기 플래시 메모리 장치는 벌크에 형성되며, 행들과 열들로 배열된 메모리 셀들을 포함하는 메모리 셀 어레이와; 상기 메모리 셀 어레이의 벌크에 벌크 전압을 공급하도록 구성된 벌크 전압 발생 회로와; 그리고 상기 벌크 전압이 목표 전압에 도달하는 시간에 따라 소거 시간이 가변되도록 상기 벌크 전압 발생 회로를 제어하는 제어 로직을 포함한다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 예시적인 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다. 본 발명에 따른 플래시 메모리 장치는 낸드 플래시 메모리 장치이다. 하지만, 본 발명이 다른 메모리 장치들 (예를 들면, MROM, PROM, FRAM, NOR형 플래시 메모리 장치, 등)에 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 1을 참조하면, 본 발명의 플래시 메모리 장치는 메모리 셀 어레이(100), 행 디코더 회로(110), 감지 증폭기 및 기입 드라이버 회로(120), 열 디코더 회로(130), 벌크 전압 발생 회로(140), 그리고 제어 로직(150)을 포함할 것이다.
메모리 셀 어레이(100)는 1-비트 그리고/또는 N-비트 데이터 정보(N은 2 또는 그 보다 큰 정수)를 저장하며, 비록 도면에는 도시되지 않았지만, 행들과 열들로 배열된 메모리 셀들을 포함하는 복수의 메모리 블록들로 구성될 것이다. 메모리 블록들은 벌크(예를 들면, 포켓 P-웰) 내에 형성될 것이다. 행 디코더 회로(110)는 제어 로직(110)의 제어에 따라 메모리 블록을 선택하도록 그리고 선택된 메모리 블록의 워드 라인들을 워드 라인 전압들(예를 들면, 프로그램, 읽기, 패스, 그리고 소거 전압들)로 각각 구동하도록 구성될 것이다. 감지 증폭기 및 기입 드라이버 회로(120)는 제어 로직(150)의 제어에 응답하여 동작하며, 동작 모드에 따라 감지 증폭기로서 또는 기입 드라이버로서 동작할 것이다. 감지 증폭기 및 기입 드라이버 회로(120)는 "페이지 버퍼"라 불린다. 열 디코더 회로(130)는 제어 로직(150)의 제어에 응답하여 감지 증폭기 및 기입 드라이버 회로(120)와 외부(예를 들면, 메모리 제어기) 사이에 데이터 전송 경로를 제공할 것이다.
벌크 전압 발생 회로(140)는 제어 로직(150)의 제어에 응답하여 벌크 전압을 발생할 것이다. 벌크 전압 발생 회로(140)는 제어 로직(150)으로부터의 펌프 인에이블 신호(PUMP_EN)의 활성화에 응답하여 벌크 전압을 발생하며, 벌크 전압이 목표 레벨에 도달할 때 검출 신호(DET)를 발생할 것이다. 벌크 전압은 소거 전압으로서 메모리 셀 어레이(100)의 벌크에 인가될 것이다. 벌크 전압은 소거 동작시 높은 전압 레벨(예를 들면, 20V)을 가질 것이다. 하지만, 소거 바이어스 조건에 따라 벌크 전압이 변경될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 벌크 전압 발생 회로(140)는 펌프(141), 검출기(142), 그리고 발진기(143)를 포함할 것이다. 펌프(141)는 발진기(143)로부터의 발진 신호에 응답하여 벌크 전압을 발생하고, 검출기(142)는 벌크 전압이 목표 레벨에 도달하였는 지의 여부를 검출할 것이다. 검출기(142)는 검출 결과로서 검출 신호(DET)를 발생할 것이다. 발진기(143)는 검출 신호(DET)에 응답하여 발진 신호를 발생할 것이다. 예를 들면, 벌크 전압이 목표 레벨에 도달하지 않음을 검출 신호(DET)가 나타낼 때, 발진기(143)는 발진 신호를 발생할 것이다. 벌크 전압이 목표 레벨에 도달하였음을 검출 신호(DET)가 나타낼 때, 발진기(143)는 발진 신호를 발생하지 않을 것이다. 이러한 경우, 펌프(141)의 펌핑 동작은 중지될 것이다.
계속해서 도 1을 참조하면, 제어 로직(150)은 플래시 메모리 장치의 전반적인 동작을 제어할 것이다. 특히, 제어 로직(150)은 소거 동작시 벌크 전압 발생 회로(140)의 펌핑 능력에 따라 소거 시간이 가변되도록 소거 동작을 제어할 것이다. 예를 들면, 제어 로직(150)은 소거 명령이 입력될 때 펌프 인에이블 신호(PUMP_EN)를 활성화시킬 것이다. 이는 벌크 전압 발생 회로(140)로부터의 벌크 전압이 벌크로 인가되게 한다. 이때, 제어 로직(150)은 소거될 메모리 블록의 워드 라인들이 소거 전압(예를 들면, 0V)으로 구동되도록 행 디코더 회로(110)를 제어할 것이다. 제어 로직(150)은 벌크 전압 발생 회로(140)로부터의 검출 신호(DET)에 응답하여 소거 동작의 종료 시점을 결정할 것이다. 예를 들면, 벌크 전압이 목표 레벨에 도달하였음을 검출 신호(DET)가 나타낼 때, 제어 로직(150)은 정해진 시간이 경과한 후 소거 동작을 종료시킬 것이다.
이상의 설명으로부터 알 수 있듯이, 소거 동작은 벌크 전압이 목표 레벨에 도달하고 정해진 시간이 경과한 후 종료될 것이다. 따라서, 벌크 전압이 목표 레벨에 도달하는 시간이 플래시 메모리 장치 마다 다르기 때문에, 각 플래시 메모리 장치의 소거 시간을 최적화시키는 것이 가능하다.
도 2는 본 발명의 예시적인 실시예에 따른 도 1에 도시된 제어 로직을 개략적으로 보여주는 블록도이다.
도 2를 참조하면, 제어 로직(150)은 명령 디코더(151), 소거 제어기(152), 그리고 타이머(153)를 포함할 것이다. 명령 디코더(151)는 입력된 명령을 해석하고, 해석 결과에 따라 플래그 신호를 발생할 것이다. 예를 들면, 소거 명령이 입력될 때, 명령 디코더(151)는 소거 동작을 알리는 플래그 신호(F_ERASE)를 발생할 것이다. 타이머(153)는 소거 제어기(152)로부터의 타이머 인에이블 신호(TEN)에 응답하여 동작하며, 소정 시간 후에 타이머 종료 신호(TOUT)를 출력할 것이다. 소거 제어기(152)는 소거 동작을 알리는 플래그 신호(F_ERASE)에 응답하여 펌프 인에이블 신호(PUMP_EN)를 활성화시킬 것이다. 앞서 언급된 바와 같이, 펌프 인에이블 신호(PUMP_EN)의 활성화에 따라 벌크 전압이 생성되기 시작할 것이다. 소거 제어기(152)는 도 1의 벌크 전압 발생 회로(140)로부터의 검출 신호(DET)에 응답하여 타이머 인에이블 신호(TEN)를 활성화시킬 것이다. 소거 제어기(152)는 타이머(153)로부터의 타이머 종료 신호(153)에 응답하여 펌프 인에이블 신호(PUMP_EN)를 비활성화시킬 것이다. 펌프 인에이블 신호(PUMP_EN)가 비활성화됨에 따라, 도 1에 도시 된 벌크 전압 발생 회로(140)의 펌프가 비활성화될 것이다. 즉, 소거 동작이 종료될 것이다.
도 3은 본 발명에 따른 플래시 메모리 장치의 소거 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 플래시 메모리 장치의 소거 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
소거 명령이 입력될 때, 제어 로직(150)은 펌프 인에이블 신호(PUMP_EN)를 활성화시킬 것이다. 펌프(141)는 펌프 인에이블 신호(PUMP_EN)의 활성화에 응답하여 벌크 전압을 발생할 것이다. 검출 신호(DET)는 벌크 전압이 목표 전압보다 낮기 때문에 활성화되며, 발진기(143)는 검출 신호(DET)의 활성화 구간 동안 발진 신호를 발생할 것이다. 벌크 전압은 메모리 셀 어레이(100)의 벌크로 공급될 것이다. 이와 동시에, 제어 로직(150)은 선택된 메모리 셀의 워드 라인들이 소거 전압(예를 들면, 0V)으로 구동되도록 행 디코더 회로(110)를 제어할 것이다.
벌크 전압이 목표 레벨에 도달할 때, 검출기(142)는 검출 신호(DET)를 비활성화시킬 것이다. 발진기(143)는 검출 신호(DET)의 비활성화에 응답하여 발진 신호의 생성을 중지시킬 것이다. 이와 동시에, 소거 제어기(152)는 검출 신호(DET)의 비활성화에 응답하여 타이머 인에이블 신호(TEN)를 활성화시킬 것이다. 타이머(153)는 정해진 시간 이후 타이머 종료 신호(TOUT)를 활성화시킬 것이다. 소거 제어기(152)는 타이머 종료 신호(TOUT)의 활성화에 응답하여 펌프 인에이블 신호(PUMP_EN)를 비활성화시킬 것이다. 펌프 인에이블 신호(PUMP_EN)가 비활성화됨에 따라, 펌프(141)가 비활성화됨과 동시에 메모리 셀 어레이(100)의 벌크에 인가되는 벌크 전압이 방전될 것이다. 따라서, 소거 동작이 종료될 것이다.
도 4는 본 발명에 따른 플래시 메모리 장치의 소거 동작시 소거 전압의 변화를 보여주는 도면이다.
벌크에 인가되는 벌크 전압(또는 소거 전압)이 목표 전압에 도달하는 데 걸리는 시간 즉, 벌크 전압의 기울기는 플래시 메모리 장치 마다 다르게 결정될 것이다. 이는, 앞서 언급된 바와 같이, 공정, 온도, 그리고 전압 변화에 기인할 것이다. 그러한 까닭에, 본 발명의 플래시 메모리 장치는 소거 시간을 일정하게 유지시키는 것이 아니라 벌크 전압의 기울기 또는 펌핑 능력에 따라 소거 시간을 가변시키도록 구성될 것이다. 예를 들면, 201로 표기된 기울기는 펌핑 능력이 상대적으로 좋은 플래시 메모리 장치에서 얻어지며, 202로 표기된 기울기는 펌핑 능력이 상대적으로 떨어지는 플래시 메모리 장치에서 얻어질 것이다. 다시 말해서, 전자의 경우, 벌크 전압이 목표 전압(Vtarget)에 도달하는 데 걸리는 시간은 tset1이다. 이에 반해서, 후자의 경우, 벌크 전압이 목표 전압(Vtarget)에 도달하는 데 걸리는 시간은 tset2 (>tset1)이다. 벌크 전압이 목표 전압(Vtarget)에 도달한 후, 일정 시간(tfix)후에 벌크 전압이 방전될 것이다. 따라서, 도 4에 도시된 바와 같이, 소거 시간이 일정하게 유지되는 것이 아니라 펌핑 능력에 따라 소거 시간이 다르게 결정될 것이다. 이는 각 플래시 메모리 장치의 소거 시간을 최적화시키는 것이 가능함을 의미한다. 도 4의 소거 시간(teraseB)은 펌핑 능력이 상대적으로 좋은 플래시 메모리 장치에 대응하고, 도 4의 소거 시간(teraseB)은 펌핑 능력이 상대적으로 떨 어지는 플래시 메모리 장치에 대응할 것이다.
도 5는 본 발명의 다른 예시적인 실시예에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.
도 5에 도시된 플래시 메모리 장치는 원낸드 플래시 메모리 장치(OneNAND flash memory device)일 것이다. 원낸드 플래시 메모리 장치는 노어 인터페이스 방식으로 호스트와 통신하도록 그리고 메모리 제어 기능을 수행하도록 구성될 것이다. 도 5에 도시된 플래시 메모리 장치는 메모리 셀 어레이(300), 행 디코더 회로(310), 감지 증폭기 및 기입 드라이버 회로(320), 열 디코더 회로(330), 벌크 전압 발생 회로(340), 그리고 제어 로직(350)을 포함할 것이다. 도 5에 도시된 메모리 셀 어레이(300), 행 디코더 회로(310), 감지 증폭기 및 기입 드라이버 회로(320), 열 디코더 회로(330), 그리고 벌크 전압 발생 회로(340)는 도 1에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.
도 5에 도시된 제어 로직(350)은 호스트 인터페이스(351), 버퍼(352), 스테이트 머신(353), 타이머(354), 플래시 인터페이스(355), 그리고 소거/프로그램/읽기 제어기(356)를 포함할 것이다. 호스트 인터페이스(351)는 호스트와의 인터페이스를 제공하며, 버퍼(352)는 메모리 셀 어레이(300)에 저장될 데이터를 임시 저장하는 데 사용될 것이다. 스테이트 머신(353)은 스케쥴러로서 사용되며, 호스트 인터페이스(351)를 통해 전송되는 명령에 응답하여 동작 모드를 알리는 플래그 신호를 활성화시킬 것이다. 스테이트 머신(353)은 플래시 인터페이스(355)를 통해 전송되는 검출 신호(DET)에 응답하여 타이머(354)를 활성화시킬 것이다. 스테이트 머 신(353)은 타이머(354)로부터 타이머 종료 신호가 제공될 때 동작 모드(예를 들면, 소거 동작 모드)를 알리는 플래그 신호를 비활성화시킬 것이다. 그러한 플래그 신호는 플래시 인터페이스(356)를 통해 소거/프로그램/읽기 제어기(356)로 제공될 것이다. 소거/프로그램/읽기 제어기(356)는 소거/프로그램/읽기 동작을 제어하도록 구성될 것이다. 특히, 소거 동작 동안, 소거/프로그램/읽기 제어기(356)는 플래시 인터페이스(356)를 통해 제공되는 플래그 신호에 따라 소거 동작을 제어할 것이다.
요약하면, 도 1에서 설명된 것과 마찬가지로, 펌프 인에이블 신호(PUMP_EN)는 스테이트 머신(353)으로부터의 플래그 신호(소거 동작을 나타냄)의 활성화에 따라 활성화되고, 검출 신호(DET)는 벌크 전압이 목표 전압에 도달할 때 비활성화될 것이다. 이후, 스테이트 머신(353)은 검출 신호(DET)에 응답하여 타이머(354)를 활성화시키고, 타이머(354)의 설정 시간이 경과한 후 소거 동작을 나타내는 플래그 신호를 비활성화시킬 것이다. 소거/프로그램/읽기 제어기(356)는 플래그 신호의 비활성화에 응답하여 소거 동작을 종료시킬 것이다. 따라서, 벌크 전압 발생 회로(340)의 펌핑 능력에 따라 각 플래시 메모리 장치의 소거 시간을 최적화시키는 것이 가능하다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불 휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다. 본 발명에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템이 도 6에 개략적으로 도시되어 있다. 본 발명에 따른 컴퓨팅 시스템은 버스(401)에 전기적으로 연결된 마이크로프로세서(410), 사용자 인터페이스(420), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(430), 메모리 컨트롤러(440), 그리고 플래시 메모리 장치(450)를 포함한다. 플래시 메모리 장치(400)는 도 1에 도시된 것과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 장치(450)에는 마이크로프로세서(410)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러(440)를 통해 저장될 것이다. 본 발명에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(430)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 플래시 메모리 장치와 메모리 컨트롤러가 메모리 시스템으로서 메모리 카드 형태로 구성될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 또는, 플래시 메모리 장치와 메모리 컨트롤러는 도 5에 도시된 원낸드 플래시 메모리 장치로 대체될 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 벌크 전압 발생 회로의 펌핑 능력에 따라 각 플래시 메모리 장치의 소거 시간을 최적화시키는 것이 가능하다.

Claims (13)

  1. 플래시 메모리 장치를 소거하는 방법에 있어서:
    메모리 셀들이 형성된 벌크를 벌크 전압으로 구동하고,
    상기 벌크 전압이 목표 전압에 도달하였는 지의 여부를 검출하고,
    상기 벌크 전압이 목표 전압에 도달된 것으로 검출될 때 일정 시간 후에 상기 벌크의 구동을 종료시키는 것을 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    워드 라인들을 소거 전압으로 구동하는 것을 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 벌크 전압은 상기 소거 전압보다 높은 것을 특징으로 하는 방법.
  4. 벌크에 형성되며, 행들과 열들로 배열된 메모리 셀들을 포함하는 메모리 셀 어레이와;
    상기 메모리 셀 어레이의 벌크에 벌크 전압을 공급하도록 구성된 벌크 전압 발생 회로와; 그리고
    상기 벌크 전압이 목표 전압에 도달하는 시간에 따라 소거 시간이 가변되도 록 상기 벌크 전압 발생 회로를 제어하는 제어 로직을 포함하는 플래시 메모리 장치.
  5. 제 4 항에 있어서,
    상기 벌크 전압 발생 회로는 상기 벌크 전압이 목표 전압에 도달하였는 지의 여부를 나타내는 검출 신호를 발생하는 플래시 메모리 장치.
  6. 제 5 항에 있어서,
    상기 벌크 전압이 목표 전압에 도달하였음을 상기 검출 신호가 나타낼 때, 상기 제어 로직은 일정 시간 후에 상기 벌크로의 상기 벌크 전압의 공급이 중지되도록 상기 벌크 전압 발생 회로를 제어하는 플래시 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제어 로직은 소거 동작을 알리는 플래그 신호에 응답하여 펌프 인에이블 신호를 활성화시키는 소거 제어기를 포함하고,
    상기 벌크 전압 발생 회로는 상기 펌프 인에이블 신호에 응답하여 동작하는 플래시 메모리 장치.
  8. 제 7 항에 있어서,
    상기 제어 로직은 타이머를 더 포함하며,
    상기 소거 제어기는 상기 검출 신호에 응답하여 타이머 인에이블 신호를 발생하고; 상기 타이머는 상기 타이머 인에이블 신호에 응답하여 동작하며, 상기 일정 시간 후에 타이머 종료 신호를 발생하며; 그리고 상기 소거 제어기는 상기 타이머 종료 신호에 응답하여 상기 펌프 인에이블 신호를 비활성화시키는 플래시 메모리 장치.
  9. 제 4 항에 있어서,
    상기 제어 로직의 제어에 따라 상기 행들을 제어하는 행 디코더 회로를 더 포함하며, 상기 행 디코더 회로는 상기 소거 동작시 상기 행들을 소거 전압으로 구동하는 플래시 메모리 장치.
  10. 제 8 항에 있어서,
    상기 소거 제어기는 스테이트 머신으로 구성되는 플래시 메모리 장치.
  11. 제 8 항에 있어서,
    상기 소거 제어기는 상기 메모리 셀 어레이에 저장될 데이터를 임시 저장하는 버퍼를 더 포함하는 플래시 메모리 장치.
  12. 제 4 항에 있어서,
    상기 플래시 메모리 장치는 낸드 플래시 메모리 장치 및 원낸드 플래시 메모 리 장치 중 하나인 플래시 메모리 장치.
  13. 플래시 메모리 장치와; 그리고
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며,
    상기 플래시 메모리 장치는 청구항 4에 기재된 것을 포함하는 메모리 카드.
KR1020070040966A 2007-04-26 2007-04-26 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 KR20080096062A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070040966A KR20080096062A (ko) 2007-04-26 2007-04-26 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
US12/025,117 US20080266983A1 (en) 2007-04-26 2008-02-04 Flash memory device and method of erasing flash memory device
JP2008114177A JP2008276925A (ja) 2007-04-26 2008-04-24 向上した除去特性を有するフラッシュメモリ装置及びそれを含むメモリシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040966A KR20080096062A (ko) 2007-04-26 2007-04-26 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20080096062A true KR20080096062A (ko) 2008-10-30

Family

ID=39886799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040966A KR20080096062A (ko) 2007-04-26 2007-04-26 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템

Country Status (3)

Country Link
US (1) US20080266983A1 (ko)
JP (1) JP2008276925A (ko)
KR (1) KR20080096062A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105339B2 (en) 2012-05-14 2015-08-11 Samsung Electronics Co., Ltd. Methods of driving a memory

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380386A (zh) 2012-08-29 2015-02-25 瑞萨电子株式会社 半导体器件
KR20220145470A (ko) 2021-04-21 2022-10-31 삼성전자주식회사 메모리 장치 및 그의 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421757B1 (en) * 1998-09-30 2002-07-16 Conexant Systems, Inc Method and apparatus for controlling the programming and erasing of flash memory
JP2002133878A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100648278B1 (ko) * 2004-11-05 2006-11-23 삼성전자주식회사 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
KR100735009B1 (ko) * 2005-08-30 2007-07-03 삼성전자주식회사 소거 시간을 줄일 수 있는 플래시 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105339B2 (en) 2012-05-14 2015-08-11 Samsung Electronics Co., Ltd. Methods of driving a memory

Also Published As

Publication number Publication date
JP2008276925A (ja) 2008-11-13
US20080266983A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
KR100875295B1 (ko) 향상된 성능을 갖는 플래시 메모리 장치
KR100784866B1 (ko) 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
CN101154458B (zh) 多块存储器设备擦除方法及相关存储器设备
KR100794664B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100889780B1 (ko) 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
JP5275709B2 (ja) 不揮発性メモリ装置及びそれのプログラム方法
KR100875292B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100672984B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
WO1995007535A1 (en) Flash eeprom using charge pumping
KR101582607B1 (ko) 반도체 메모리 장치
CN103959387A (zh) 动态存储器的增强数据保留模式
JP2006127738A (ja) 不揮発性メモリ装置及びそれのプログラム方法
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
JP2006252641A (ja) 半導体記憶装置および半導体記憶装置の駆動方法
US7180811B2 (en) Semiconductor memory device informing internal voltage level using ready/busy pin
US7212441B2 (en) Non volatile semiconductor memory device
KR20080096062A (ko) 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
KR100632951B1 (ko) 리플 안정화 기능을 갖는 고전압 발생 회로
KR100645051B1 (ko) 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
KR100855584B1 (ko) 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
US7508730B2 (en) Semiconductor memory devices having control circuitry to avoid recovering a charge pump when executing consecutive sections of a continuous operation command and methods of operating the same
US7149127B2 (en) Flash memory card
KR100764748B1 (ko) 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치
KR100648278B1 (ko) 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
KR100628832B1 (ko) 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application