KR20060024309A - 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기 - Google Patents

직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기 Download PDF

Info

Publication number
KR20060024309A
KR20060024309A KR1020050001840A KR20050001840A KR20060024309A KR 20060024309 A KR20060024309 A KR 20060024309A KR 1020050001840 A KR1020050001840 A KR 1020050001840A KR 20050001840 A KR20050001840 A KR 20050001840A KR 20060024309 A KR20060024309 A KR 20060024309A
Authority
KR
South Korea
Prior art keywords
orthogonal
phase
output
signal
output terminal
Prior art date
Application number
KR1020050001840A
Other languages
English (en)
Other versions
KR101140333B1 (ko
Inventor
하야세시게노리
호리카즈유키
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20060024309A publication Critical patent/KR20060024309A/ko
Application granted granted Critical
Publication of KR101140333B1 publication Critical patent/KR101140333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
    • H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
    • H03D3/245—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링 직교 복조기에 관한 것으로서 제 1의 고역통과필터(111)에 의해 저주파 성분을 제거한 동상신호와 제 2의 고역통과필터(112)로 저주파 성분을 제거한 직교 신호의 합을 승산기(122)로 생성해 그 출력의 고주파 성분을 저역통과필터(131)로 제거한 신호에 의해 직교 위상 오차의 검출을 가능하게 하여 직교복조기의 동상신호와 직교 신호의 사이 직교 위상 오차를 검출하는 기술을 제공한다.

Description

직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링 직교 복조기{An orthogonal detector and the orthogonal demodulator and the sampling orthogonal demodulator which using the orthogonal detector}
도 1은 본 발명의 제 1의 실시예인 직교 검출기의 블럭도이다.
도 2는 본 발명의 제 2의 실시예인 본 발명의 직교 검출기를 이용한 직교 보상의 기능을 가지는 직교 복조기의 일례를 나타내는 블럭도이다.
도 3은 본 발명의 제 3의 실시예인 본 발명의 직교 검출기를 이용한 직교 보상의 기능을 가지는 직교 복조기의 다른 예를 나타내는 블럭도이다.
도 4는 본 발명의 제 4의 실시예인 본 발명의 직교 검출기를 이용한 직교 보상의 기능을 가지는 직교 복조기의 또 다른 예를 나타내는 블럭도이다.
도 5는 본 발명의 제 5의 실시예인 본 발명의 군지연차 보상을 이용한 샘플링 직교 복조방식에 의한 직교 복조기를 표시하는 블럭도이다.
도 6은 본 발명의 제 6의 실시예인 본 발명의 군지연차 보상과 본 발명의 직교 검출기를 이용한 직교 보상을 적용한 샘플링 직교 복조방식에 의한 직교 복조기를 표시하는 블럭도이다.
도 7은 본 발명의 제 7의 실시예인 본 발명의 가변군지연차 보상과 본 발명의 직교 검출기를 이용한 직교 보상을 적용한 샘플링 직교 복조방식에 의한 직교 복조기를 표시하는 블럭도이다.
도 8은 본 발명의 제 8의 실시예인 본 발명의 군지연차 보상과 본 발명의 직교 검출기를 이용한 직교 보상과 변환 이득 오차의 보상을 적용한 샘플링 직교 복조방식에 의한 직교 복조기를 표시하는 블럭도이다.
도 9는 직교 검출기의 종래예를 나타내는 블럭도이다.
도 10은 도 8에서 직교 검출기를 종래 예의 직교 검출기로 바꾸었을 경우의 블럭도이다.
도 11은 다이렉트 컴버젼 방식에 의한 수신기 구성의 블럭도이다.
도 12는 샘플링 직교 복조방식에 의한 수신기 구성의 블럭도이다.
도 13은 직교 복조에 있어서 변환 이득 오차; 직교 오차가 있는 경우의 컨스터레이션 변화를 표시하는 도이다.
도 14는 도 8과 도 10의 각각의 구성으로 직교 오차를 보상하는 경우의 직교 오차의 수속(收束)을 표시하는 도이다.
도 15는 직교 오차 보상시의 고역통과필터의 컷 오프 주파수와 수속 후의 RMS 직교 오차의 관계를 표시하는 도이다.
도 16은 도 8의 구성으로 변환 이득을 보상하는 경우의 동상신호와 직교 신호비의 수속을 표시하는 도이다.
<주요 부위를 나타내는 도면부호의 설명>
101 :　직교 검출기 111 ~ 112 :　고역통과필터
121 ~ 123　: 승산기 131 ~ 133 :저역통과필터
141 ~ 142 : 믹서 151 ~ 152 : 국부 발진기
161 : 가변 이상기 171　: 고정 이상기
181 : 위상 보상기 191 ~ 192 :　가산기
201 ~ 202　A/D(아날로그/디지털) 변환기
211 : 래치 221 :　고정 지연기
231 : 가변 지연기 241 : 진폭 2승연산
251 : 안테나 261 ~ 263 : 대역 통과필터
271 : 저잡음 증폭기
281 :　AGC(Automatic Gain Control) 증폭기
291 :　고정 지연용 디지털 필터
본 발명은 디지털 통신에 있어서의 직교 복조기에 관계하는 특히 직교 검출기를 이용해 직교 오차 보상을 실시하는 직교 복조기 및 군지연차 보상을 실시하는 샘플링 직교 복조기에 관한 것이다.
종래 변환 이득 오차의 보상 방법으로서 동상신호와 직교 신호의 진폭의 차이를 연산해 그 연산 결과가 0에 동일하도록 동상 혹은 직교 신호의 진폭을 증폭하는 피드백 루프를 구성하는 것이 있다(예를 들면 특허 문헌 1 참조).
종래 수신기 아키텍쳐(architecture)로서 A/D(아날로그/디지털) 변환기에 있 어서의 서브 샘플링을 이용하는 것이 있다(예를 들면 특허 문헌 2 참조).
종래 직교 오차의 보상 방법으로서 동상신호(I로 한다)와 직교 신호(Q로 한다)의 합을 연산하는 것으로 상호 상관을 구하여 직교도를 검출하는 것이 있다(예를 들면 비특허 문헌 1 참조).
[특허 문헌 1] 일본국 특개 2003－258931호 공보
[특허 문헌 2] 일본국 특개 2003－318759호 공보
[비특허 문헌 1Behzad　Razaｖi “Design　Considerations　for　Direct－Conｖersion　Receiｖers, IEEE　Transaction　on　Circuits　and　SystemsII, ｖol. 44, no. 6, pp. 428－435, 1997년
다이렉트 전환 방식에 의한 수신기 구성의 블럭도를 도 11에 나타낸다. 안테나(251)로 수신된 신호는 밴드 선택용의 대역 통과필터(261)로 수신하는 밴드 이외의 주파수 성분을 제거시켜 수신기 전체의 잡음 지수를 개선하기 위해서 LNA(저잡음 증폭기,271)에 입력된다. LNA(271)의 출력은 채널 선택용의 대역 통과필터(263)에 의해 원하는 주파수대 구역 밖의 신호가 제거되어 AGC(Automatic Gain Control) 증폭기(281)로 증폭된다. AGC 증폭기(281)의 출력은 국부 발진기(151)와 고정 이상기(171) ; 믹서(142,143); 저역통과필터(132,133)에 의해 구성되는 직교 복조부에서 동상신호와 직교 신호로 변환된다. 믹서(142,143)의 출력은 채널 선택용의 저역통과필터(132,133)로 원하는 대역외의 주파수 성분이 제거된다. 저역통과필터(132,133)의 출력은 국부 발진기(151)의 출력에 동기 해 A/D(아날로그/디지털) 변 환기(201, 202)로 디지털 신호로 변환된다. 그 후 A/D변환기(201, 202)의 출력은 디지털 신호 프로세서로 처리된다.
한편 다이렉트 전환 방식과는 다른 수신기 아키텍쳐에 특허 문헌 2로 나타나는 방식이 있다. 이 방식으로는 A/D(아날로그/디지털) 변환기에 있어서의 서브 샘플링을 이용해 직교 복조를 실현하고 있다. 이후 이 수신기 아키텍쳐를 샘플링 직교 복조방식이라고 부르기로 한다.
서브 샘플링 직교 복조방식의 블럭도를 도 12에 나타낸다. 안테나(251)로 수신된 신호는 밴드 선택용의 대역 통과필터(261)로 수신하는 밴드 이외의 주파수 성분을 제거시켜 수신기 전체의 잡음 지수를 개선하기 위해서 LNA(271)에 입력된다. LNA(271)의 출력은 대역 통과필터(262)에 의해 소정의 대역외의 주파수 성분이 제거되어 국부 발진기(152)의 출력과 함께 믹서(141)에 입력되는 것으로 반송파 주파수가 변환된다. 믹서(141)의 출력은 채널 선택용의 대역 통과필터(263)에 의해 원하는 주파수대 구역 밖의 신호가 제거되어 AGC 증폭기(281)로 증폭된다. AGC 증폭기(281)의 출력은 국부 발진기(151)와 고정 이상기(171) A/D변환기(201, 202)에 의해 구성되는 직교 복조부에서 동상디지털 신호와 직교 디지털 신호로 변환된다. A/D변환기(201, 202)의 출력은 샘플링의 타이밍이 1/4 샘플 어긋나고 있기 때문에 이후의 디지털 처리를 가능하게 하기 위해서 래치(211)으로 타이밍의 동기가 실행된다. 그 후 래치(211)의 출력은 디지털 신호 프로세서로 처리된다.
다이렉트 전환 방식이나 샘플링 직교 복조방식에 있어서의 직교 복조에서는 이상적으로는 RF신호로부터 동상신호와 직교 신호로의 변환 이득이 동일해지고 위 상이 직교 할 것이다. 그러나 장치의 성능 격차에 의해 변환 이득이나 직교성에 오차가 생긴다. 이 오차에 의해 수신시의 부호 오류율이 증가한다고 하는 문제가 있었다.
QPSK 변조 신호의 수신을 예로 이 문제를 설명한다. 도 13a가 변환 이득에 오차가 있는 경우의 수신 신호의 컨스터레이션을 나타내고 있다. 이상적인 수신으로는 원상에 심볼이 배치되지만 변환 이득에 오차가 있는 경우에는 심볼이 타원상에 배치되어 버려 이 예에서는 직교 신호의 진폭에 오차가 발생한다. 도 13b는 직교 오차가 있는 경우의 수신 신호의 컨스터레이션을 나타내고 있다. 직교 오차가 있는 경우에도 타원상에 심볼이 배치되기 때문에 이 예에서는 직교 신호의 진폭에 오차가 발생한다. 이 오차가 부호 오류율을 증가시킨다고 하는 문제가 있었다.
변환 이득 오차의 보상 방법에는 특허 문헌 1에 나타나는 방법이 존재한다. 이 방법에서는 동상신호와 직교 신호의 진폭의 차이를 연산해 그 연산 결과가 0에 동일해지도록 동상 혹은 직교 신호의 진폭을 증폭하는 피드백 루프를 구성한다.
직교 오차의 보상 방법에는 비특허 문헌 1에 나타나는 방법이 존재한다. 이 방법에서는 동상신호(I로 한다)와 직교 신호(Q로 한다)의 합을 도 9에 나타내는 회로로 연산하는 것으로
상호 상관=E[I·Q]　(다만 E［　］은 평균을 나타낸다. )
를 요구하는 것으로 직교도를 검출하고 있다. 도 9의 101은 직교 검출기 ; 121은 승산기 ; 131은 저역통과필터를 나타낸다. 상기의 상호 상관을 0으로 하도록 직교 복조기의 이상기를 제어하는 피드백을 구성해 보상을 실시하고 있다.
비특허 문헌 1에 나타나는 종래 방식으로는 동상 직교 신호간의 위상의 직교도의 검출의 수속 시간이 길다고 하는 문제가 있었다. 이것은 전용선 접속 시스템 신호는 직류 성분이나 저주파 성분을 포함하고 있기 때문에 있다. 위상 검출에는 주파수에 반비례 한 시간이 필요하게 되기 때문에 본질적인 문제가 된다.
서브 샘플링 직교 복조방식으로는 이 방식으로 특유한 래치 조작이 포함된다. 이 래치에 의해 동상신호와 직교 신호 사이에 군지연차(이상적으로는 1/4 샘플 시간)가 생긴다. 이 차이가 부호 오류율의 증가를 부른다. 그러나 지금까지 이 군지연차의 보상에 대해서 고려되어 있지 않았다. 또 동상신호와 직교 신호의 사이의 직교성은 샘플링 타이밍을 늦추는 것에 의해 달성되고 있기 때문에 직교 오차와 샘플링 타이밍의 오차는 동시에 생기는 것이다. 따라서 직교 오차에 따라 가변인 군지연차의 보상을 실시할 필요가 있었다.
상기의 문제점을 해결하기 위해서 본 발명은 동상·직교 신호간의 위상의 직교도를 동상·직교 신호의 공분산에 의해 검출함으로써 수속 시간을 단축한다. 보다 구체적으로 본 발명의 대표적인 일례를 나타내면 이하와 같이 된다. 즉 본 발명의 직교 검출기는 입력되는 제 1의 신호의 저주파 성분을 제거하는 제 1의 고역통과필터와 입력되는 제 2의 신호의 저주파 성분을 제거하는 제 2의 고역통과필터와 상기 제 1 및 제 2의 고역통과필터 각각의 출력을 서로 승산하는 승산기와 상기 승산기의 출력의 고주파 성분을 제거하는 저역통과필터를 구비해 완성되어 상기 저역통과필터의 출력에 근거해 상기 제 1의 신호와 상기 제 2의 신호의 사이의 직교성을 검출하는 것을 특징으로 한다.
본 발명의 직교 검출기는 입력된 2개의 신호의 공분산을 산출해 산출된 공분산으로부터 그 2개의 신호의 사이의 직교성을 검출하도록 구성된다. 공분산은 2개의 신호를 각각 고역통과필터에 입력해 그 2개의 신호로부터 저주파 성분을 제거해 고역통과필터 각각의 출력을 서로 승산기로 승산하는(적연산을 한다) 것에 의해 얻을 수 있다. 보다 엄밀하게 말하면 공분산은 승산기의 출력을 또 저역통과필터에 입력해 승산기의 출력으로부터 고주파 성분을 제거하는 것에 의해 얻을 수 있다.
또 본 발명의 직교 검출기는 그 자신에 의해 검출된 직교성으로부터 2개의 신호의 사이의 위상 오차 혹은 진폭 오차를 검출한다.
동상 및 직교 신호의 직교성을 검출하는 직교 검출기에 있어서 제 1의 고역통과필터로 상기 동상신호의 저주파 성분을 제거해 제 2의 고역통과필터로 상기 직교 신호의 저주파 성분을 제거해 승산기에 의해 상기 제 1 및 제 2의 고역통과필터의 출력을 승산해 저역통과필터에 의해 상기 승산기의 출력의 고주파 성분을 제거하는 것으로 상기 동상신호와 상기 직교 신호의 공분산을 연산·산출한다.
서브 샘플링 직교 복조방식에 있어서의 군지연차(이상적으로는 1/4 샘플 시간)는 동상 및 직교 신호를 지연기 혹은 군지연을 가지는 디지털 필터에 의해 지연시켜 동상신호와 직교 신호에 지연차이를 주는 것으로 보상한다. 또 직교 오차에 의존하는 군지연차를 동상 및 직교 신호의 다른 한쪽 혹은 양쪽 모두를 가변 지연기로 지연 시키는 것으로 보상한다. 보상하는 지연량은 상기 공분산에 근거한 직교 검출기의 출력으로 정한다.
상기의 적연산(승산기에 의한 승산)은 통계학적으로는 차식에 의해 구할 수 있는 변수 I와 변수 Q의 공분산을 연산하는 것으로 등가이다.
공분산=E[(I－E[I])(Q－E[Q])]
여기서 I와 Q가 무상관이면 공분산이 0이 되는 것은 넓게 알려져 있다. 또 I와 Q의 상관이 강해지면 공분산은 커진다. 본 발명의 발명자들은 이 원리에 근거해 신호의 동상성분(I성분)을 변수 I 직교 성분(Q성분)을 변수 Q로 했을 경우 동상성분과 직교 성분이 완전하게 직교 한 상태가 이른바 무상관이고 공분산이 0이 되어 직교도가 저하하는데 따라서 공분산이 증가하는 성질을 독자적으로 찾아냈다. 그리고 상호 상관과 동일하게 공분산을 직교도의 지표로서 이용하는 것이 가능한 것을 독자적으로 찾아고 또한 그 성질을 이용해 직교도를 검출하는 구체적 회로 구성을 본 발명의 직교 검출기로서 제안하기에 이르렀다.
동상 및 직교 신호의 직교성의 검출에 해당하여 종래는 단순한 상호 상관에 근거하고 있었기 때문에 저주파 성분도 위상 검출에 기여해 그것이 위상 검출의 시간을 길게 하고 있었지만 이하에 나타내는 본 발명의 각 실시예는 미리 저주파 성분을 제거하고 나서 합을 취하는 구성이기 때문에 직교성 검출의 고속화가 가능하다.
[실시예 1]
도 1은 본 발명의 제 1의 실시예인 직교 검출기의 블럭도이다. 101은 직교 검출기를 나타내고 111 112는 고역통과필터 ; 121은 승산기 ; 131은 저역통과필터를 나타내고 있다. 도 9의 상호 상관에 근거하는 직교 검출기라는 것은 고역통과필 터(111, 112)가 배치되고 있는 점으로써 다르다.
직교 검출기(101)는 입력되는 제 1의 신호의 저주파 성분을 제거하는 제 1의 고역통과필터(111)와 입력되는 제 2의 신호의 저주파 성분을 제거하는 제 2의 고역통과필터(112)와 제 1 및 제 2의 고역통과필터(101, 102) 각각의 출력을 서로 승산하는 승산기(121)와 승산기(121)의 출력의 고주파 성분을 제거하는 저역통과필터(131)를 구비해 구성된다. 제 1의 신호와 제 2의 신호의 사이의 직교성은 저역통과필터(131)의 출력에 근거해 검출된다.
직교 검출기(101)에 입력된 2개의 신호는 고역통과필터에 의해 저주파 성분을 제거시켜 승산기(121)에 의해 승산된다. 이것에 의해 공분산을 얻을 수 있다.
승산기(121)의 출력으로 얻을 수 있던 공분산은 저역통과필터(131)로 고주파 성분을 제거한다. 승산기(121)의 출력으로는 공분산외에 직교도의 지표로서 불필요한 신호 변조에 의해 생기는 고주파 성분도 포함한다. 이 고주파 성분을 제거하기 위해서 저역통과필터(131)가 필요하다.
이렇게 해 검출된 제 1의 신호와 제 2의 신호의 사이의 직교성으로부터 제 1의 신호와 제 2의 신호의 사이의 위상 오차 혹은 진폭 오차가 검출된다.
본 실시예에 의하면 저역통과필터(131)의 출력을 직교도의 지표로 함으로써 종래의 상호 상관에 근거하는 경우에 비해 고속으로 직교 검출하는 것이 가능해진다.
[실시예 2]
도 2는 본 발명의 제 2의 실시예를 나타내는 도이고 본 발명의 직교 검출기 를 이용한 동상·직교 신호간의 직교 위상의 오차를 보상하는 직교 오차 보상 회로를 가지는 직교 복조기의 블럭도이다. 101 111 112 121 131은 제 1의 실시예와 동일하고 직교 검출기를 구성한다. 저역통과필터(132,133) ; 믹서(141,142) ; 국부 발진기(151) 및 가변 이상기(161)는 직교 복조 회로부를 구성한다. 본 실시예의 직교 복조기는 직교 복조 회로부와 직교 복조 회로부의 출력이 입력되는 직교 검출기를 구비해 구성되어 직교 검출기(101)의 출력에 근거해 직교 복조 회로부의 출력의 동상성분과 직교 성분의 사이의 직교 오차를 보상하는 회로를 갖추고 있다.
직교 검출기(101)는 직교 복조 회로부로부터 입력되는 신호의 동상성분의 저주파 성분을 제거하는 제 1의 고역통과필터(111)와 직교 복조 회로부로부터 입력되는 신호의 직교 성분의 저주파 성분을 제거하는 제 2의 고역통과필터(112)와 제 1 및 제 2의 고역통과필터(111, 112)의 출력을 서로 승산하는 승산기(121)와 승산기(121)의 출력의 고주파 성분을 제거하는 저역통과필터(131)를 구비해 저역통과필터(131)의 출력에 근거해 직교 복조 회로부로부터 입력되는 신호의 동상성분과 직교 성분의 사이의 직교성을 검출한다. 이렇게 해 검출된 2개의 신호의 직교성에 근거해 그 직교 오차가 보상된 직교 복조 회로부의 출력을 직교 복조기의 출력으로 한다.
직교 복조 회로부는 국부 발진기(151)와 직교 복조 회로부의 입력 신호의 동상성분을 출력 하는 제 1의 믹서(141)와 직교 복조 회로부의 입력 신호의 직교 성분을 출력 하는 제 2의 믹서(142)와 직교 검출기(101)의 출력 단자와 제 1 및 제 2의 믹서(141,142)중 어느 한쪽의 입력 단자의 사이에 접속된 가변 이상기(161)를 구비해 구성된다. 가변 이상기(161)는 직교 검출기(101)의 출력에 근거해 가변 이상기(161)의 이상량을 변화시켜 제 1 및 제 2의 믹서(141,142)중 가변 이상기(161)의 출력 단자가 접속된 쪽의 입력의 위상을 제어한다.
본 실시예의 가변 이상기(161)는 제 1 및 제 2의 믹서(141,142) 중 어느 한쪽과 공통으로 국부 발진기(151)의 출력 단자에 그 입력 단자가 접속되어 제 1 및 제 2의 믹서(141,142) 중 다른 쪽에 그 출력 단자가 접속되어 제 1 및 제 2의 믹서(141,142) 중 가변 이상기(161)의 출력 단자가 접속된 쪽에 가변 이상기(161)에 의해 위상이 제어된 국부 발진기(151)의 출력을 공급한다. 도 2는 국부 발진기(151)의 출력 단자가 제 1의 믹서(141)의 입력 단자에 가변 위상 비교기(161)의 출력 단자가 제 2의 믹서(142)의 입력 단자에 각각 접속된 구성예를 나타내지만 본 실시예는 이 구성으로 한정되지 않고 예를 들면 국부 발진기(151)의 출력 단자와 가변 위상 비교기(161)의 출력 단자를 서로 치환하는 구성 즉 가변 위상 비교기(161)의 출력 단자가 제 1의 믹서(141)의 입력 단자에 국부 발진기(151)의 출력 단자가 제 2의 믹서(142)의 입력 단자에 각각 접속된 구성도 포함한다.
직교 복조되어 저역통과필터(132,133)로부터 출력되는 동상·직교 신호간의 직교성을 본 발명의 직교 검출기에 의해 검출한다. 검출된 신호를 이용해 가변 이상기(161)의 이상량을 제어해 믹서(142)에 입력되는 발진 신호의 위상을 조정하는 것으로 동상·직교 신호간의 직교성을 보상한다.
본 실시예에 의하면 저역통과필터(131)의 출력을 직교도의 지표로 함으로써 종래의 상호 상관에 근거하는 경우에 비해 고속으로 직교 검출하는 것이 가능하기 때문에 직교 오차 보상된 동상성분·직교 성분으로 이루어지는 신호를 고속으로 출력 가능한 직교 복조기를 실현할 수 있다.
[실시예 3]
도 3은 본 발명의 제 3의 실시예를 나타내는 도이고 직교 검출기를 이용한 동상·직교 신호간의 직교 위상의 오차를 보상하는 직교 오차 보상 회로를 가지는 직교 복조기의 다른 예의 블럭도이다. 101 111 112 121 131은 제 1의 실시예와 동일하고 직교 검출기를 구성한다. 저역통과필터(132,133) ; 믹서(141,142) ; 국부 발진기(151) 및 가변 이상기(161)는 직교 복조 회로부를 구성한다.
본 실시예의 직교 복조기는 제 2의 실시예와 동일하게 직교 복조 회로부와 직교 복조 회로부의 출력이 입력되는 직교 검출기를 구비해 구성되어 직교 검출기(101)의 출력에 근거해 직교 복조 회로부의 출력의 동상성분과 직교 성분의 사이의 직교 오차를 보상하는 회로를 갖추고 있다.
직교 검출기(101)는 직교 복조 회로부로부터 입력되는 신호의 동상성분의 저주파 성분을 제거하는 제 1의 고역통과필터(111)와 직교 복조 회로부로부터 입력되는 신호의 직교 성분의 저주파 성분을 제거하는 제 2의 고역통과필터(112)와 제 1 및 제 2의 고역통과필터(111, 112)의 출력을 서로 승산하는 승산기(121)와 승산기(121)의 출력의 고주파 성분을 제거하는 저역통과필터(131)를 구비해 저역통과필터(131)의 출력에 근거해 직교 복조 회로부로부터 입력되는 신호의 동상성분과 직교 성분의 사이의 직교성을 검출한다. 이렇게 하여 검출된 2개의 신호의 직교성에 근거해 그 직교 오차가 보상된 직교 복조 회로부의 출력을 직교 복조기의 출력으로 한다.
직교 복조 회로부는 국부 발진기(151)와 직교 복조 회로부의 입력 신호의 동상성분을 출력 하는 제 1의 믹서(141)와 직교 복조 회로부의 입력 신호의 직교 성분을 출력 하는 제 2의 믹서(142)와 직교 검출기(101)의 출력 단자와 제 1 및 제 2의 믹서(141,142)중 어느 한쪽의 입력 단자와의 사이에 접속된 가변 이상기(161)를 구비해 구성된다. 가변 이상기(161)는 직교 검출기(101)의 출력에 근거해 가변 이상기(161)의 이상량을 변화시켜 제 1 및 제 2의 믹서(141,142) 중 가변 이상기(161)의 출력 단자가 접속된 쪽의 입력의 위상을 제어한다.
가변 이상기(161)는 직교 복조 회로부의 입력 단자에 그 입력 단자가 접속되어 제 1 및 제 2의 믹서(141,142) 중 어느 한쪽의 입력 단자에 그 출력 단자가 접속되어 제 1 및 제 2의 믹서(141,142) 중 가변 이상기(161)의 출력 단자가 접속된 쪽에 가변 이상기(161)에 의해 위상이 제어된 직교 복조 회로부의 입력 신호를 공급한다. 도 3은 직교 복조 회로부의 입력 단자가 제 1의 믹서(141)의 입력 단자에 가변 위상 비교기(161)의 출력 단자가 제 2의 믹서(142)의 입력 단자에 각각 접속된 구성예를 나타내지만 본 실시예는 이 구성으로 한정되지 않고 예를 들면 직교 복조 회로부의 입력 단자와 가변 위상 비교기(161)의 출력 단자를 서로 치환한 구성 즉 가변 위상 비교기(161)의 출력 단자가 제 1의 믹서(141)의 입력 단자에; 직교 복조 회로부의 입력 단자가 제 2의 믹서(142)의 입력 단자에 ; 각각 접속된 구성도 포함한다.
직교 복조되어 저역통과필터(132,133)로부터 출력되는 동상·직교 신호간의 직교성을 본 발명의 직교 검출기에 의해 검출한다. 검출된 신호를 이용해 가변 이상기(161)의 이상량을 제어하는 것으로 믹서(142)에 입력되는 수신 신호의 위상을 조정하는 것으로 동상·직교 신호간의 직교성을 보상한다.
본 실시예에 의하면 저역통과필터(131)의 출력을 직교도의 지표로 함으로써 종래의 상호 상관에 근거하는 경우에 비해 고속으로 직교 검출하는 것이 가능하기 때문에 제 2의 실시예와 동일하게 직교 오차 보상된 동상성분·직교 성분으로 이루어지는 신호를 고속으로 출력 가능한 직교 복조기를 실현할 수 있다.
[실시예 4]
도 4는 본 발명의 제 4의 실시예를 나타내는 도이고 직교 검출기를 이용한 동상·직교 신호간의 직교 위상의 오차를 보상하는 직교 오차 보상 회로를 가지는 직교 복조기의 또 다른 예의 블럭도이다. 101 111 112 121 131은 제 1의 실시예와 동일하고 직교 검출기를 구성한다. 저역통과필터(132,133) ; 믹서(141,142) ; 국부 발진기(151) 및 고정 이상기(171)는 직교 복조 회로부를 구성한다. 승산기(122) 및 가산기(191)는 위상 보상기(181)를 구성한다.
직교 복조되어 저역통과필터(132,133)로부터 출력되는 동상 직교 신호간의 직교성을 본 발명의 직교 검출기에 의해 검출한다. 검출된 신호를 이용해 위상 보상기(181)를 제어하는 것으로 동상 직교 신호간의 직교성을 보상하고 있다.
직교 복조기의 직교 오차가 ·도 있는 경우에 구해지는 동상신호(I) ; 직교 신호(Q)와 이상적인 직교 복조로 구해지는 동상신호(Iidea1) ; 직교 신호(Qidea1)의 사 이에는［수학식 1］에 나타내는 관계가 성립된다.
Figure 112005001060376-PAT00001
여기서 직교 오차가 충분히 작다고 생각하면 tan·→· sec·→1이므로［수학식 2］에 나타내는 식에 동일해진다.
Figure 112005001060376-PAT00002
이것은 동상성분과 직교 성분에 1차 변환을 실시하는 것에 의해 동상성분과 직교 성분의 사이의 직교 오차를 보상하는 것에 해당하고 이 관계를 회로로 실현한것이 도 4 안에서 직교 검출기(101)의 출력 단자와 직교 복조 회로부의 출력 단자의 사이에 접속된 위상 보상기(181)가다. 이상에서 도 4의 구성으로 피드백 루프에 의한 직교 보상이 달성된다.
위상 보상기(181)는 직교 검출기(101)의 출력 단자와 직교 복조 회로부의 동상성분 출력 단자(저역통과필터(132)의 출력 단자) 및 직교 성분 출력 단자(저역통과필터(133)의 출력 단자)중 어느 한쪽에 입력 단자가 접속된 승산기(122)와 승산기(122)의 출력 단자와 직교 복조 회로부의 동상성분 출력 단자 및 직교 성분 출력 단자 중 한쪽에 입력 단자가 접속된 가산기(191)를 구비해 구성된다. 도 4는 직교 복조 회로부의 동상성분 출력 단자(저역통과필터(132)의 출력 단자)가 승산기(122) 의 입력 단자에; 직교 성분 출력 단자(저역통과필터(133)의 출력 단자)가 가산기(191)의 입력 단자에 ; 각각 접속된 구성예를 나타내지만 본 실시예는 이 구성으로 한정되지 않고 예를 들면 직교 복조 회로부의 직교 성분 출력 단자와 동상성분 출력 단자를 서로 치환한 구성 즉 직교 성분 출력 단자(저역통과필터(133)의 출력 단자)가 승산기(122)의 입력 단자에 ; 동상성분 출력 단자(저역통과필터(132)의 출력 단자)가 가산기(191)의 입력 단자에 ; 각각 접속된 구성도 포함한다.
본 실시예에 의하면 저역통과필터(131)의 출력을 직교도의 지표로 함으로써 종래의 상호 상관에 근거하는 경우에 비해 고속으로 직교 검출하는 것이 가능하기 때문에 제 2 및 제 3의 실시예와 동일하게 직교 오차 보상된 동상성분·직교 성분으로 이루어지는 신호를 고속으로 출력 가능한 직교 복조기를 실현할 수 있다. 또 가변 이상기를 설치하는 경우 없이 상기의 효과를 가지는 직교 복조기를 실현할 수 있다.
[실시예 5]
도 5는 본 발명의 제 5의 실시예를 나타내는 도이고 동상·직교 신호간의 군지연차의 보상을 실시하는 회로를 구비한 샘플링 직교 복조방식에 의한 직교 복조기(샘플링 직교 복조기)의 블럭도이다. 151 171 201 202 211은 도 12 안의 원가요소와 동일하고 샘플링 직교 복조 회로부를 구성한다. 고정 지연기(221)와 고정 지연용 디지털 필터(291)로 구성되는 군지연차 보상기가 동상·직교 신호의 지연 사이에 차이를 두는 것으로 예를 들면 1/4 샘플 시간의 군지연차를 보상한다.
본 실시예의 샘플링 직교 복조기는 입력 신호의 반송파 주파수의 1/n의 주파 수로 그 입력 신호를 샘플링 해 샘플링된 그 입력 신호의 동상성분과 직교 성분의 사이의 타이밍을 동기 시켜 거의 동기가 취해진 동상디지털 신호 및 직교 디지털 신호를 출력 하는 샘플링 직교 복조 회로부와 샘플링 직교 복조 회로부의 출력 단자에 접속되어 동상디지털 신호 및 직교 디지털 신호의 지연 사이에 차이 두어 복조된 동상성분과 직교 성분의 사이의 군지연차를 보상하는 군지연차 보상기를 구비해 구성된다.
샘플링 직교 복조 회로부는 국부 발진기(151)와 국부 발진기(151)의 출력 단자에 접속된 고정 이상기(171)와 고정 이상기(171)와 공통으로 국부 발진기(151)의 출력 단자에 접속되고 있음과 동시에 샘플링 직교 복조 회로부의 입력 단자에 접속되어 샘플링 직교 복조 회로부의 입력 신호의 반송파 주파수의 1/n의 주파수로 입력 신호를 샘플링 해 동상디지털 신호를 출력 하는 제 1의 A/D변환기(201)와 고정 이상기(171)의 출력 단자에 접속되고 있음과 동시에 샘플링 직교 복조 회로부의 입력 단자에 접속되어 입력 신호의 반송파 주파수의 1/n의 주파수로 입력 신호를 샘플링 해 직교 디지털 신호를 출력 하는 제 2의 A/D변환기(202)와 국부 발진기(151)의 출력 단자 제 1의 A/D변환기(201)의 출력 단자 및 제 2의 A/D변환기(202)의 출력 단자에 접속되어 제 1의 A/D변환기(201)로부터 공급되는 동상디지털 신호와 제 2의 A/D변환기(202)로부터 공급되는 직교 디지털 신호의 타이밍의 동기를 실시하는 래치(211)를 구비해 구성된다.
군지연차 보상기는 래치(211)의 동상디지털 신호 출력 단자에 접속된 고정 지연기(221)와 래치(211)의 직교 디지털 신호 출력 단자에 접속된 고정 지연용 디 지털 필터(291)을 구비해 구성된다.
동상신호와 직교 신호와에 전해지는 지연량은 그 차이가 예를 들면 1/4 샘플 시간이 되는 조합이면 어떠한 조합에서도 상관없다. 그러나 작은 지연 시간을 가지는 디지털 필터에서는 지연 특성이나 진폭 특성에 대해서 리플을 가지기 때문에 군지연 보상에 이용하는 것은 어렵다. 따라서 도 5로 나타나는 바와 같이 고정 지연기나 고정 지연용 디지털 필터의 지연 시간을 1 샘플보다 크게 해 동상신호와 직교 신호에 전해지는 지연량의 차이를 예를 들면 1/4 샘플 시간으로 하는 것이 실용적이다.
샘플링 직교기의 입력 신호는 국부 발진기(151) ; 고정 이상기(171) 및 A/D변환기(201, 202)를 구비해 구성되는 샘플링 직교 복조 회로부에서 동상디지털 신호 및 직교 디지털 신호로 변환된다. 제 1 및 제 2의 A/D변환기(201, 202)의 출력은 샘플링의 타이밍이 예를 들면 1/4 샘플 어긋나고 있기 때문에 이후의 디지털 처리를 가능하게 하기 위해서 래치(211)로 타이밍의 동기를 한다. 그 후 래치(211)의 출력은 디지털 신호 프로세서로 처리된다. 래치(211)의 출력이 입력되는 군지연차 보상기로 동상신호 및 직교 신호의 지연간에 차이를 두는 것에 의해 복조된 신호의 동상성분과 직교 성분의 사이의 소정 시간(예를 들면 1/4 샘플 시간)의 군지연차를 보상한다. 이상의 구성으로 샘플링 직교 복조기에 대한 동상·직교 신호간의 군지연차의 보상을 실시할 수가 있다.
본 실시예에 의하면 샘플링 직교 복조방식에 있어서의 동상·직교 신호간의 군지연차의 보상을 실시하는 것이 가능해진다. 또 샘플링 직교 복조방식에 있어서 의 군지연차의 영향은 GMSK 변조파를 심볼 레이트의 8배의 주파수로 동작하는 A/D변환기로 수신하는 경우에 EVM(Error Vector Magnitude)이 2.6 % 가 되지만 본 실시예에 의하면 이 EVM를 보상하는 것이 가능해진다.
[실시예 6]
도 6은 본 발명의 제 6의 실시예를 나타내는 도이고 동상·직교 신호간의 군지연차와 직교 오차를 거의 동시에 보상하는 회로를 가지는 샘플링 직교 복조기의 블럭도이다. 151 171 201 202 211 221 291은 도 5안의 원가요소와 동일하고 군지연차 보상 기능을 가지는 샘플링 직교 복조방식에 의한 직교 복조기(샘플링 직교 복조기)를 구성한다. 101 111 112 121 131 122 181 191 은 제 4의 실시예와 동일하고 직교 검출기와 위상 보상기를 구비하는 직교 오차의 보상기를 구성한다.
본 실시예의 샘플링 직교 복조기는 제 5의 실시 예의 구성에 부가하여 고정 지연기(221)의 출력인 동상디지털 신호와 고정 지연용 디지털 필터(291)의 출력인 직교 디지털 신호의 사이의 직교성을 검출하는 직교 검출기(101)와 직교 검출기(101)의 출력 단자와 고정 지연기(221) 및 고정 지연용 디지털 필터(291)의 출력 단자의 사이에 접속되어 동상디지털 신호와 직교 디지털 신호에 1차 변환을 실시하는 위상 보상기(181)를 또 구비해 구성된다. 위상 보상기(181)가 동상디지털 신호와 직교 디지털 신호에 1차 변환을 실시하는 것에 의해 샘플링 직교 복조기의 출력의 동상성분과 직교 성분의 사이의 직교 오차를 보상한다.
위상 보상기(181)는 직교 검출기(101)의 출력 단자와 고정 지연기(221)의 출 력 단자에 입력 단자가 접속된 승산기(122)와 승산기(122)의 출력 단자와 고정 지연용 디지털 필터(291)의 출력 단자에 입력 단자가 접속된 가산기(191)를 구비해 구성된다.
본 실시예에 의하면 도 6과 같이 군지연차와 직교 오차를 거의 동시에 보상하는 것이 가능해진다. 또 이들의 보상은 모두 디지털 처리로 행해지기 )때문에 1개의 DSP(Digital Signal Processor) 안에 집약하는 것이 가능해진다. 또한 아날로그 처리와는 다르고 각 회로정수를 개별적으로 설정하는 것이 용이해진다.
[실시예 7]
도 7은 본 발명의 제 7의 실시예를 나타내는 도이고 샘플링 직교 복조방식에 있어서의 동상·직교 신호간의 군지연차와 직교 오차를 거의 동시에 보상하는 회로를 가지는 샘플링 직교 복조기의 블럭도이다. 이 실시예에서는 직교 오차에 의존한 군지연차까지 보상한다. 도 6과의 차이는 도 6 안의 고정 지연용 디지털 필터(291)가 도 7에서 가변 지연기(231)로 치환되고 직교 검출기(101)의 출력에 따라 지연량이 제어되고 있는 점뿐이다.
가변 지연기는 이하에 기술하는 바와 같이 구성할 수가 있다. 우선 지연은 디지털 필터에 의해 전해지는 것으로 하고 직교 오차와 디지털 필터의 탭 계수의 대응을 미리 설계해 둔다. 이것을 보상하는 직교 오차의 범위에 걸쳐서 실시해 대응표를 작성해 메모리에 보존해 둔다. 실제의 동작시에는 입력되는 직교 오차의 값으로부터 대응표를 검색해 탭 계수를 읽어들여 디지털 필터에 그 탭 계수를 설정하는 것으로 원하는 군지연 특성을 얻을 수 있다.
[실시예 8]
도 8은 본 발명의 제 8의 실시예를 나타내는 도이고 샘플링 직교 복조방식에 있어서의 동상·직교 신호간의 군지연차 직교 오차 및 변환 이득 오차를 거의 동시에 보상하는 회로를 가지는 샘플링 직교 복조기의 블럭도이다. 도 8은 도 7에 승산기(123)와 저역통과필터(132) ; 가산기(192) ; 진폭 2승연산기(241,242)가 추가된 구성으로 이루어져 있다.
가산기(123)로 진폭 2승연산기(241,242)의 출력의 차이를 연산하는 것에 의해 동상신호와 직교 신호의 변환 이득의 차이를 검출하고 있다. 가산기(123)의 출력에는 신호 변조에 의한 변동이 포함되어 있기 때문에 그것을 저역통과필터(132)에 의해 제거해 그 결과에 의해 직교 성분을 증폭하고 있다. 이것에 의해 동상신호와 직교 신호의 변환 이득이 일치하도록 보상을 한다.
직교 오차의 보상의 수속을 보기 위해서 반송파 주파수를 A/D변환기(201, 202)의 동작 주파수의 8배로 한 GMSK 변조파를 이용한 시뮬레이션을 실시했다. 종래의 직교 검출기와의 비교를 위해 도 10에 나타낸 블럭도에서도 맞추어 시뮬레이션을 실시했다. 도 10은 광역 통과필터(111, 112)가 없는 점을 제외하여 도 8과 같다. 즉 도 10은 직교 검출로서 상호 상관에 근거하는 종래 방식을 취하고 있다. 직교 오차의 초기값으로서 10번을 주었을 때의 결과가 도 14이다.
상호 상관에 의거하는 종래 방식으로는 수속 후의 RMS(Root-Mean-Square) 직교 오차가 3. 4도 있는데 비교해 공분산에 근거하는 본 발명의 방식으로는 수속 후의 RMS 직교 오차가 0. 3도로 저지되어 있어 본 발명의 효과를 확인할 수가 있다.
도 15는 같은 조건으로 고역통과필터(111, 112)의 컷 오프 주파수에 의한 RMS 직교 오차의 관계를 구한 것이다. 횡축이 변조 주파수로 규격화한 컷 오프 주파수 세로축이 수속 후의 RMS 직교 오차이다. 피드백 루프의 루프 이득을 변화시켜 수속에 걸릴 때정수의 차이에 대해서도 고려했다. 고역통과필터에는 1차의 IIR(Infinite Impulse Response) 필터를 이용했다. 참고를 위하여 종래 방식에 의해 보상했을 경우의 RMS 직교 오차도 맞추어 나타냈다.
GMSK 변조파에 대해서는 고역통과필터의 컷 오프 주파수를 변조 주파수의 0. 5배로부터 0. 6배로 설정하는 것이 최적이다라고 할 수 있는 결과를 얻을 수 있다. 다만 이 결과는 이용하는 변조 방식에 따라서 달라 진다. 다종의 변조 방식의 신호를 수신하는 수신기에서는 수신하고 있는 신호의 변조 방식에 따라 고역통과필터의 컷 오프 주파수를 변경할 필요가 있다. 도 8에 나타나는 바와 같이 본 발명의 직교 검출기를 디지털 회로로 구성하고 있으면 컷 오프 주파수의 변경을 유연하게 실시할 수가 있다.
도 16은 변환 이득의 오차 보상의 수속을 나타내는 도이다. 변환 이득 오차의 초기값으로서 동상 직교 신호간의 진폭비 1. 2를 주었다. 수속 후의 오차가 ±1 %에 저지되고 있는 것이 확인된다.
　본 발명에 의하면 미리 저주파 성분을 제거하고 나서 합을 취하므로 직교성 검출의 고속화가 가능해진다.

Claims (22)

  1. 입력된 2개의 신호의 공분산을 산출해 산출된 상기 공분산으로부터 상기 2개의 신호의 사이의 직교성을 검출하도록 구성되고 있는 것을 특징으로 하는 직교 검출기.
  2. 청구항 1에 있어서,
    상기 공분산은 상기 2개의 신호를 각각 고역통과필터에 입력해 상기 2개의 신호로부터 저주파 성분을 제거해 고역통과필터 각각의 출력을 서로 승산기로 승산하는 것에 의해 구해지는 것을 특징으로 하는 직교 검출기.
  3. 청구항 2에 있어서
    상기 공분산은 상기 승산기의 출력을 또 저역통과필터에 입력해 상기 승산기의 출력으로부터 고주파 성분을 제거하는 것에 의해 구해지는 것을 특징으로 하는 직교 검출기.
  4. 청구항 1에 있어서
    검출된 상기 직교성으로부터 상기 2개의 신호의 사이의 위상 오차를 검출하는 것을 특징으로 하는 직교 검출기.
  5. 청구항 1에 있어서
    검출된 상기 직교성으로부터 상기 2개의 신호의 사이의 진폭 오차를 검출하는 것을 특징으로 하는 직교 검출기.
  6. 입력되는 제 1의 신호의 저주파 성분을 제거하는 제 1의 고역통과필터와,
    입력되는 제 2의 신호의 저주파 성분을 제거하는 제 2의 고역통과필터와,
    상기 제 1 및 제 2의 고역통과필터 각각의 출력을 서로 승산하는 승산기와,
    상기 승산기의 출력의 고주파 성분을 제거하는 저역통과필터를 구비하여 이루어지고,
    상기 저역통과필터의 출력에 근거해 상기 제 1의 신호와 상기 제 2의 신호의 사이의 직교성을 검출하는 것을 특징으로 하는 직교 검출기.
  7. 청구항 6에 있어서,
    검출된 상기 직교성으로부터 상기 제 1의 신호와 상기 제 2의 신호의 사이의 위상 오차를 검출하는 것을 특징으로 하는 직교 검출기.
  8. 청구항 6에 있어서,
    검출된 상기 직교성으로부터 상기 제 1의 신호와 상기 제 2의 신호의 사이의 진폭 오차를 검출하는 것을 특징으로 하는 직교 검출기.
  9. 직교 복조 회로부와,
    상기 직교 복조 회로부의 출력이 입력되는 직교 검출기를 구비하여 이루어지고,
    상기 직교 검출기의 출력에 근거해 상기 직교 복조 회로부의 출력의 동상성분과 직교 성분의 사이의 직교 오차를 보상하는 회로를 구비한 직교 변조기로서,
    상기 직교 검출기는,
    상기 직교 복조 회로부로부터 입력되는 신호의 동상성분의 저주파 성분을 제거하는 제 1의 고역통과필터와,
    상기 직교 복조 회로부로부터 입력되는 신호의 직교 성분의 저주파 성분을 제거하는 제 2의 고역통과필터와,
    상기 제 1 및 제 2의 고역통과필터의 출력을 서로 승산하는 승산기와,
    상기 승산기의 출력의 고주파 성분을 제거하는 저역통과필터를 구비하고,
    상기 저역통과필터의 출력에 근거해 상기 직교 복조 회로부로부터 입력되는 신호의 상기 동상성분과 상기 직교 성분의 사이의 직교성을 검출하고,
    직교 오차가 보상된 상기 직교 복조 회로부의 출력을 상기 직교 복조기의 출력으로 하는 것을 특징으로 하는 직교 복조기.
  10. 청구항 9에 있어서,
    상기 직교 복조 회로부는 국부 발진기와 상기 직교 복조 회로부의 입력 신호의 동상성분을 출력 하는 제 1의 믹서와 ; 상기 직교 복조 회로부의 입력 신호의 직교 성분을 출력 하는 제 2의 믹서와 ; 상기 직교 검출기의 출력 단자와 상기 제 1 및 제 2의 믹서중 어느 한쪽의 입력 단자의 사이에 접속된 가변 이상기를 구비하여 이루어지고,
    상기 가변 이상기는 상기 직교 검출기의 출력에 근거해 상기 가변 이상기의 이상량을 변화시키고,
    상기 제 1 및 제 2의 믹서 중 상기 가변 이상기의 출력 단자가 접속된 쪽의 입력의 위상을 제어하는 것을 특징으로 하는 직교 복조기.
  11. 청구항 10에 있어서
    상기 가변 이상기는 상기 제 1 및 제 2의 믹서중 어느 한쪽에 공통으로 상기 국부 발진기의 출력 단자에 그 입력 단자가 접속되어 상기 제 1 및 제 2의 믹서 가운데의 한편에 그 출력 단자가 접속되어 상기 제 1 및 제 2의 믹서중 상기 가변 이상기의 출력 단자가 접속된 쪽에 해가변 이상기에 의해 위상이 제어된 상기 국부 발진기의 출력을 공급하는 것을 특징으로 하는 직교 복조기.
  12. 청구항 10에 있어서,
    상기 가변 이상기는 상기 직교 복조 회로부의 입력 단자에 그 입력 단자가 접속되어 상기 제 1 및 제 2의 믹서중 어느 한쪽의 입력 단자에 그 출력 단자가 접속되어 상기 제 1 및 제 2의 믹서 중 상기 가변 이상기의 출력 단자가 접속된 쪽에 상기 가변 이상기에 의해 위상이 제어된 상기 직교 복조 회로부의 입력 신호를 공 급하는 것을 특징으로 하는 직교 복조기.
  13. 청구항 9에 있어서,
    상기 직교 복조 회로부로부터 입력되는 신호의 동상성분과 직교 성분에 1차 변환을 실시하는 것에 의해 상기 직교 복조 회로부의 출력의 동상성분과 직교 성분의 사이의 직교 오차를 보상하는 것을 특징으로 하는 직교 복조기.
  14. 청구항 13에 있어서,
    상기 1차 변환은 상기 직교 검출기의 출력 단자와 상기 직교 복조 회로부의 출력 단자의 사이에 접속된 위상 보상기에 의해 행해지는 것을 특징으로 하는 직교 복조기.
  15. 청구항 14에 있어서,
    상기 위상 보상기는,
    상기 직교 검출기의 출력 단자와 상기 직교 복조 회로부의 동상성분 출력 단자 및 직교 성분 출력 단자중 어느 한쪽에 입력 단자가 접속된 승산기와,
    상기 승산기의 출력 단자와 상기 직교 복조 회로부의 상기 동상성분 출력 단자 및 상기 직교 성분 출력 단자중 어느 한쪽에 입력 단자가 접속된 가산기를 구비하여 이루어지는 것을 특징으로 하는 직교 복조기.
  16. 입력 신호의 반송파 주파수의 1/n의 주파수로 상기 입력 신호를 샘플링 해 샘플링된 상기 입력 신호의 동상성분과 직교 성분의 사이의 타이밍을 동기 시켜 거의 동기가 취해진 동상디지털 신호 및 직교 디지털 신호를 출력 하는 샘플링 직교 복조 회로부와,
    상기 샘플링 직교 복조 회로부의 출력 단자에 접속되어 상기 동상디지털 신호 및 상기 직교 디지털 신호의 지연 사이에 차이를 두어 복조된 상기 동상성분과 상기 직교 성분의 사이의 군지연차를 보상하는 군지연차 보상기를 구비하여 이루어지는 것을 특징으로 하는 샘플링 직교 복조기.
  17. 청구항 16에 있어서,
    상기 샘플링 직교 복조 회로부는,
    국부 발진기와,
    상기 국부 발진기의 출력 단자에 접속된 고정 이상기와,
    상기 고정 이상기와 공통으로 상기 국부 발진기의 출력 단자에 접속되고 있음과 동시에 상기 샘플링 직교 복조 회로부의 입력 단자에 접속되어 상기 샘플링 직교 복조 회로부의 입력 신호의 반송파 주파수의 1/n의 주파수로 상기 입력 신호를 샘플링 해 동상디지털 신호를 출력 하는 제 1의 A/D변환기와,
    상기 고정 이상기의 출력 단자에 접속되고 있음과 동시에 상기 샘플링 직교 복조 회로부의 입력 단자에 접속되어 상기 입력 신호의 반송파 주파수의 1/n의 주파수로 상기 입력 신호를 샘플링 해 직교 디지털 신호를 출력 하는 제 2의 A/D변환 기와,
    상기 국부 발진기의 출력 단자 ; 상기 제 1의 A/D변환기의 출력 단자 및 상기 제 2의 A/D변환기의 출력 단자에 접속되어 상기 제 1의 A/D변환기로부터 공급되는 동상디지털 신호와 상기 제 2의 A/D변환기로부터 공급되는 직교 디지털 신호의 타이밍의 동기를 실시하는 래치를 구비하여 이루어지는 것을 특징으로 하는 샘플링 직교 복조기.
  18. 청구항 17에 있어서,
    상기 군지연차 보상기는 상기 래치의 동상디지털 신호 출력 단자에 접속된 고정 지연기와 상기 래치의 직교 디지털 신호 출력 단자에 접속된 고정 지연용 디지털 필터를 구비하여 이루어지는 것을 특징으로 하는 샘플링 직교 복조기.
  19. 청구항 18에 있어서,
    상기 고정 지연기의 출력인 동상디지털 신호와 상기 고정 지연용 디지털 필터의 출력인 직교 디지털 신호의 사이의 직교성을 검출하는 직교 검출기와,
    상기 직교 검출기의 출력 단자와 상기 고정 지연기 및 상기 고정 지연용 디지털 필터의 출력 단자의 사이에 접속되어 상기 동상디지털 신호와 상기 직교 디지털 신호에 1차 변환을 실시하는 위상 보상기를 또 구비하여 이루어지고,
    상기 위상 보상기가 상기 동상디지털 신호와 상기 직교 디지털 신호에 1차 변환을 실시하는 것에 의해 상기 샘플링 직교 복조기의 출력의 동상성분과 직교 성 분의 사이의 직교 오차를 보상하는 것을 특징으로 하는 샘플링 직교 복조기.
  20. 청구항 19에 있어서,
    상기 위상 보상기는,
    상기 직교 검출기의 출력 단자와 상기 고정 지연기의 출력 단자에 입력 단자가 접속된 승산기와,
    상기 승산기의 출력 단자와 상기 고정 지연용 디지털 필터의 출력 단자에 입력 단자가 접속된 가산기를 구비하여 이루어지는 것을 특징으로 하는 샘플링 직교 복조기.
  21. 청구항 20에 있어서,
    상기 군지연차 보상기의 군지연차 보상량을 가변으로 제어할 수 있도록 구성되고 있는 것을 특징으로 하는 샘플링 직교 복조기.
  22. 청구항 21에 있어서,
    상기 직교 검출기의 출력에 근거해 상기 군지연차 보상기의 상기 군지연차 보상량을 변화시키는 것을 특징으로 하는 샘플링 직교 복조기.
KR1020050001840A 2004-09-13 2005-01-07 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기 KR101140333B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004264802A JP4492264B2 (ja) 2004-09-13 2004-09-13 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
JPJP-P-2004-00264802 2004-09-13

Publications (2)

Publication Number Publication Date
KR20060024309A true KR20060024309A (ko) 2006-03-16
KR101140333B1 KR101140333B1 (ko) 2012-05-03

Family

ID=36033920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001840A KR101140333B1 (ko) 2004-09-13 2005-01-07 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기

Country Status (4)

Country Link
US (2) US7920652B2 (ko)
JP (1) JP4492264B2 (ko)
KR (1) KR101140333B1 (ko)
CN (2) CN102118352B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951948B2 (en) 2015-10-29 2021-03-16 Sony Corporation Signal processing apparatus and method

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224721B2 (ja) * 2003-12-24 2009-02-18 日本電気株式会社 無線通信装置
US7797320B2 (en) * 2005-03-15 2010-09-14 Hyperion Solutions Corporation Dimensionality reduction
TWI280002B (en) * 2005-09-15 2007-04-21 Realtek Semiconductor Corp Apparatus and method for calibrating IQ mismatch
JP4806621B2 (ja) * 2006-10-20 2011-11-02 株式会社アドバンテスト 検出装置、アナログ変調回路、及び試験装置
CN101595703A (zh) * 2007-01-30 2009-12-02 松下电器产业株式会社 调制装置和解调装置
DE102007009730A1 (de) * 2007-02-28 2008-09-18 Continental Automotive Gmbh Verfahren und Vorrichtung zum Bereitstellen von Informationen zu Radiosendungen
US8363846B1 (en) * 2007-03-09 2013-01-29 National Semiconductor Corporation Frequency domain signal processor for close talking differential microphone array
CN101388729B (zh) * 2007-09-14 2012-05-09 富士通株式会社 相位失衡监测装置、振幅失衡监测装置及使用它们的装置
JP5219537B2 (ja) 2008-02-08 2013-06-26 株式会社アドバンテスト ゲインインバランス測定装置、位相差対応値測定装置、方法、プログラムおよび記録媒体
JP5102738B2 (ja) * 2008-10-27 2012-12-19 シャープ株式会社 Ｉｑミスマッチ補正回路
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer
JP5950903B2 (ja) * 2011-03-14 2016-07-13 古河電気工業株式会社 直交復調装置
JP5591853B2 (ja) 2012-03-19 2014-09-17 株式会社東芝 直交誤差補償回路
JP5429328B2 (ja) * 2012-06-18 2014-02-26 富士通株式会社 無線装置及び信号処理方法
JP6003418B2 (ja) * 2012-09-05 2016-10-05 日本電気株式会社 無線通信装置、無線通信装置ｉｑインバランス補正制御方法およびそのプログラム
JP6375670B2 (ja) * 2014-04-04 2018-08-22 三菱電機株式会社 複数チャンネル同時受信装置
JP6325942B2 (ja) * 2014-08-07 2018-05-16 株式会社東芝 無線通信装置および集積回路
US10097396B2 (en) 2014-08-22 2018-10-09 Texas Instruments Incorporated TX IQ mismatch pre-compensation
JP6436303B2 (ja) * 2015-03-24 2018-12-12 パナソニックＩｐマネジメント株式会社 無線通信装置及び故障判定方法
WO2016202368A1 (en) * 2015-06-16 2016-12-22 Telefonaktiebolaget Lm Ericsson (Publ) Quadrature phase detector circuit, quadrature phase corrector, multi-antenna radio circuit, radio station and method
US10345339B2 (en) * 2015-12-09 2019-07-09 Tektronix, Inc. Group delay based averaging
DE102016123459B3 (de) * 2016-12-05 2018-05-30 Infineon Technologies Ag Vorrichtung, System und Verfahren zur Hochfrequenzsignalpfadkalibrierung
CN107329052B (zh) * 2017-05-24 2019-12-27 国网辽宁省电力有限公司电力科学研究院 一种基于模拟信号的放电电磁波时延值估算方法
CN107656153A (zh) * 2017-09-12 2018-02-02 中国电子科技集团公司第四十研究所 一种采用矢量分析实现微放电效应检测的装置和方法
US10819540B2 (en) * 2018-09-11 2020-10-27 Hughes Network Systems, Llc Radio frequency impairments compensator for broadband quadrature-conversion architectures
CN109946629A (zh) * 2019-03-26 2019-06-28 北京航空航天大学 一种基于锁相环分段pid的光泵磁强计闭环控制方法
CN111221027A (zh) * 2020-03-24 2020-06-02 明峰医疗系统股份有限公司 用于tof-pet前沿甄别减少时间游走的电路和方法
CN114513167B (zh) * 2022-04-20 2022-07-08 灵矽微电子(深圳)有限责任公司 通信模块及电池管理系统

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0275966A (ja) * 1988-09-12 1990-03-15 Nec Corp 電子式電力量計
JPH02146844A (ja) * 1988-11-28 1990-06-06 Nec Corp 直交位相誤差検出回路
JP3272735B2 (ja) * 1991-01-28 2002-04-08 株式会社東芝 超音波診断装置
US6334219B1 (en) * 1994-09-26 2001-12-25 Adc Telecommunications Inc. Channel selection for a hybrid fiber coax network
DE69614284T2 (de) * 1995-02-02 2002-01-10 Nippon Telegraph & Telephone Verzerrungskorrekturvorrichtung
JPH08237323A (ja) * 1995-02-28 1996-09-13 Ando Electric Co Ltd 直交変調器の位相誤差補正方式
JPH10215289A (ja) * 1996-06-04 1998-08-11 Matsushita Electric Ind Co Ltd 同期装置
US5937341A (en) * 1996-09-13 1999-08-10 University Of Washington Simplified high frequency tuner and tuning method
US6381288B1 (en) * 1998-10-30 2002-04-30 Compaq Information Technologies Group, L.P. Method and apparatus for recovering data from a differential phase shift keyed signal
KR100335443B1 (ko) * 1999-06-15 2002-05-04 윤종용 직교주파수분할다중변조 신호의 심볼 타이밍 및 주파수 동기 장치 및 방법
DE19951524C1 (de) * 1999-10-26 2001-08-23 Siemens Ag Verfahren zur Strahlformung in einem Funk-Kommunikationssystem
US6823170B1 (en) * 2000-07-26 2004-11-23 Ericsson Inc. Satellite communications system using multiple earth stations
JP2002164949A (ja) * 2000-09-18 2002-06-07 Alps Electric Co Ltd デジタル直交信号検出回路
US6891440B2 (en) * 2000-10-02 2005-05-10 A. Michael Straub Quadrature oscillator with phase error correction
US6853692B2 (en) * 2000-12-14 2005-02-08 Northrop Grumman Corporation Quadrature error reduction for QAM modulated up or down conversion
DE10111590B4 (de) * 2001-03-10 2004-05-06 Harman Becker Automotive Systems (Becker Division) Gmbh Verfahren und Schaltungsanordnung zur Demodulation des RDS-Signals
US7110732B2 (en) * 2001-04-09 2006-09-19 Texas Instruments Incorporated Subsampling RF receiver architecture
US20020176522A1 (en) * 2001-05-25 2002-11-28 Koninklijke Phillips Electronics N.V. Quadrature envelope-sampling of intermediate frequency signal in receiver
US7233629B2 (en) * 2001-06-29 2007-06-19 Nokia Corporation Adjusting a receiver
KR100429329B1 (ko) * 2002-01-25 2004-04-29 인티그런트 테크놀로지즈(주) 부정합 보상에 의해 스퓨리어스 신호가 제거된 믹서 회로
KR100407975B1 (ko) * 2002-02-27 2003-12-01 엘지전자 주식회사 반송파 복구 장치
JP3594019B2 (ja) * 2002-03-06 2004-11-24 日本電気株式会社 自動振幅制御回路
US7020226B1 (en) * 2002-04-04 2006-03-28 Nortel Networks Limited I/Q distortion compensation for the reception of OFDM signals
JP2003318759A (ja) 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd 周波数変換装置
US20040002318A1 (en) * 2002-05-31 2004-01-01 Kerth Donald A. Apparatus and method for calibrating image rejection in radio frequency circuitry
US7280623B2 (en) * 2002-08-02 2007-10-09 Hypres, Inc. Digital RF correlator for multipurpose digital signal processing
GB2394389B (en) * 2002-10-15 2005-05-18 Toshiba Res Europ Ltd Equalisation apparatus and methods
US7170956B1 (en) * 2003-01-15 2007-01-30 Wideband Semiconductors, Inc Frequency agile tuner and variable rate decimator for digital demodulator
JP4165413B2 (ja) * 2003-06-05 2008-10-15 セイコーエプソン株式会社 無線データ通信復調装置及び復調方法
DE602004029906D1 (de) * 2003-08-27 2010-12-16 Wavion Ltd Wlan-kapazitäts-erweiterung durch verwendung von sdm
US7397300B2 (en) * 2003-09-09 2008-07-08 Analog Devices, Inc. FSK demodulator system and method
US7433431B2 (en) * 2003-09-12 2008-10-07 Zarbana Digital Fund, Llc Staggered AGC with digitally controlled VGA
US7583946B2 (en) * 2003-09-29 2009-09-01 Silicon Laboratories, Inc. Wireless communication system and method using clock swapping during image rejection calibration
US6980613B2 (en) * 2003-09-30 2005-12-27 Pulse-Link, Inc. Ultra-wideband correlating receiver
DE10353958A1 (de) * 2003-11-19 2005-06-09 Rohde & Schwarz Gmbh & Co. Kg Spektrumanalysator mit über einen Phasen-Variationsparameter einstellbarem Auflösungsfilter
KR100524326B1 (ko) * 2003-12-08 2005-10-31 한밭대학교 산학협력단 직접변환 낮은 중간주파수 방식 상향변환에 의한 동위상채널과 직교채널간 부정합 추출 장치와 그를 이용한 직접변환 디지털 직교 송신 시스템 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951948B2 (en) 2015-10-29 2021-03-16 Sony Corporation Signal processing apparatus and method

Also Published As

Publication number Publication date
CN102118352A (zh) 2011-07-06
JP2006081045A (ja) 2006-03-23
US8315338B2 (en) 2012-11-20
CN102118352B (zh) 2012-08-22
JP4492264B2 (ja) 2010-06-30
US20060056546A1 (en) 2006-03-16
US7920652B2 (en) 2011-04-05
KR101140333B1 (ko) 2012-05-03
CN1750525A (zh) 2006-03-22
CN1750525B (zh) 2011-05-18
US20110158353A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101140333B1 (ko) 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기
US7376170B2 (en) Digital imbalance correction method and device in a receiver for multi-carrier applications
KR100475124B1 (ko) 위상 및 이득 부정합 보상 기능을 가지는 직접 변환방식의 무선신호 수신 장치
US7769358B2 (en) Radio system, radio transmitter, and radio receiver
RU2308815C1 (ru) Демодулятор и способ компенсации фазы для него
KR101127467B1 (ko) Ｉｑ 부정합을 추정 및 보상하는 수신기
US6289048B1 (en) Apparatus and method for improving dynamic range in a receiver
KR100581059B1 (ko) 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
JP2006115463A (ja) 歪補償直交変調器及び無線送信機
KR100758302B1 (ko) 직교 복조 수신시스템에서의 반송파 위상 복원 및ｉ/ｑ채널간 위상불일치 보상 장치 및 그 방법
EP2894823B1 (en) Coefficient estimation for digital IQ calibration
JPH07321862A (ja) ディジタル変調波復調装置
WO2011086640A1 (ja) 送信装置、無線通信装置及び送信方法
KR20050034472A (ko) 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법
EP1724956A1 (en) Radio system and radio communication device
EP1388942B1 (en) Conversion circuit, tuner and demodulator
JP3698996B2 (ja) 通信システムにおける受信機
KR100788012B1 (ko) 스프레드 스펙트럼 통신 시스템에서의 옵셋 보정
JP4332113B2 (ja) ダイレクトコンバージョン受信機
JP2002290254A (ja) ダイレクトコンバージョン受信機
JP4214635B2 (ja) ディジタル無線装置
JP4807451B2 (ja) 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
JP2001086175A (ja) Ｖｓｂ復調器
JPH0583314A (ja) 復調回路
KR100913202B1 (ko) 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5