KR20050034472A - 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법 - Google Patents

직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법 Download PDF

Info

Publication number
KR20050034472A
KR20050034472A KR1020030070391A KR20030070391A KR20050034472A KR 20050034472 A KR20050034472 A KR 20050034472A KR 1020030070391 A KR1020030070391 A KR 1020030070391A KR 20030070391 A KR20030070391 A KR 20030070391A KR 20050034472 A KR20050034472 A KR 20050034472A
Authority
KR
South Korea
Prior art keywords
gain
channel
mismatch
gain mismatch
compensation
Prior art date
Application number
KR1020030070391A
Other languages
English (en)
Other versions
KR100587951B1 (ko
Inventor
송윤정
김영완
이호진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030070391A priority Critical patent/KR100587951B1/ko
Priority to US10/856,052 priority patent/US7248654B2/en
Publication of KR20050034472A publication Critical patent/KR20050034472A/ko
Application granted granted Critical
Publication of KR100587951B1 publication Critical patent/KR100587951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 직교복조수신시스템에서 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널 간의 이득 불일치를 검출하는 과정에서 구하게 되는 I 채널과 Q 채널의 절대치를 이용하여 어느 한 채널의 이득을 조절하고, 그 이득조절된 채널을 이용하여 I/Q채널 간의 이득불일치를 보상함으로써, 보다 간단한 시스템 구성으로 이득 조절과 I/Q 채널간 이득불일치 보상을 동시에 구현하고, 또한 어느 한 채널의 이득 조절을 통하여 I/Q 채널 모두의 이득을 조절을 할 수 있게 하는, 직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 직교복조수신시스템에서의 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널 간 이득불일치 보상 및 자동이득조절 장치에 있어서, I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하기 위한 이득 조절 수단; 상기 이득 조절 수단에 의하여 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하기 위한 이득불일치 검출 수단; 및 상기 이득불일치 검출 수단에 의하여 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하기 위한 이득불일치 보상 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 직교복조수신시스템에서의 I/Q채널 간 이득불일치 보상과 이득조절 등에 이용됨.

Description

직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법{Apparatus and Method for AGC and I/Q Imbalance Compensation in a quadrature demodulating receiver}
본 발명은 직교복조수신시스템에서 동위상채널과 직교채널 간 이득불일치 보상기능과 자동이득조절기능을 복합적으로 구현하는 장치 및 그 방법에 관한 것으로서, 더욱 상세하게는 직교복조수신시스템에서 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널 간의 이득 불일치를 검출하는 과정에서 구하게 되는 I 채널과 Q 채널의 절대치를 이용하여 어느 한 채널의 이득을 조절하고, 그 이득조절된 채널을 이용하여 I/Q채널 간의 이득불일치를 보상하는, 직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
고속 무선통신 시스템에서는 안테나로부터 수신된 신호를 RF 단과 IF 단을 거쳐 복조한 후, 신호를 복원하는 과정을 수행한다. 안테나로부터 수신된 신호를 처리하는 각 단에서는 희망 신호를 획득하기 위하여, 주파수 하향 기능과 신호 크기 증폭기능을 수행한다.
이를 위해 RF 및 IF 단에서는 믹서와 증폭기를 포함한 여러 가지 아날로그 소자를 사용하는데, 이들 소자는 어느 정도의 규격을 만족하는 것을 사용하게 되나 그 규격은 한계를 가지고 있으며, 이들 소자간의 절연성과 직교성의 불완전성으로 인해 입력신호의 열화가 발생한다.
이와 같은 신호 열화의 원인 중 하나가 I 채널과 Q 채널 간의 불일치이다. I 채널과 Q 채널 간의 불일치는 각 소자의 절연 상태 및 신호 생성이 I/Q 채널 간 에 완벽하게 90˚ 위상을 제공하지 못하기 때문에 발생하는 것이다. I 채널과 Q 채널 간의 불일치는 신호 복원을 목적으로 하는 모뎀의 복조기 성능 열화 요인으로 작용한다. 따라서, I 채널과 Q 채널 간의 불일치를 제거하기 위한 방안이 필요하다.
I 채널과 Q 채널 간의 불일치를 제거하기 위한 종래의 방안으로는 RF 직접 변환 수신기(RF Direct Conversion Receiver)에서 몇 가지 방법이 제안되고 있다.
먼저, Johua L. Koslov가 제안한 미국특허 제6,044,112호(발명의 명칭: Methods and apparatus for correcting amplitude and phase imbalances in demodulators/발명자: Johua L. Koslov/출원인: Hitachi America, Ltd/ 등록일: 2000년 03월 28일)에는 복조기에서 몇 개의 복소수 덧셈기, 곱셈기 및 카운터를 이용하여 이득과 위상의 불일치를 보정해 주는 방법이 제시되고 있는데, 이러한 방식은 복소수의 곱셈기를 사용함으로써 구현상의 복잡도가 증가하고 단순한 카운터를 사용하여 구현함으로써 잡음을 동반한 복조기에서는 잡음에 민감하다는 문제점이 있었다. 또한, I 채널과 Q 채널 간의 불일치 되는 양을 카운트 증감에 따라 설정하기 때문에 그 응답 속도는 변화하는 형태를 갖는데, 이는 실제 수신신호의 형태가 그대로 반영되는 것이 아니라, 카운트의 증감 간격에 따라 결정되는 문제점이 있었다.
한편, 이외에도 Shahriar Emami 가 제안한 미국특허 제5,949,821호(발명의 명칭: Method and apparatus for correcting phase and gain imbalances between in-phase(I) and Quadrature(Q) components of a received signal based on a determination of peak amplitudes/ 발명자: Shahriar Emami 등 /출원인: Motorola, Inc. /등록일: 1999년 09월 07일)에는 복조된 I 채널과 Q 채널의 진폭 피크치(peak)를 검출하여 I 채널과 Q 채널 간의 불일치를 보정하는 방법을 사용하는데, 여기서는 기준 I/Q 채널 중 하나를 기준 채널로 설정하고 다른 채널을 불일치 채널로 설정 후 각 채널의 진폭 피크치를 구하고 위상 불일치를 사인(sine) 함수를 이용하여 구하는 방법을 사용한다. 그러나, Shahriar Emami가 제안한 미국특허 제5,949,821호에는 I 채널과 Q 채널 간의 위상 불일치를 획득하는 방법으로 arc sine 함수를 사용하였는데, 이 함수를 실제 디지털 회로를 통하여 구현하는 경우, 회로의 복잡도가 증가하고 정밀도가 낮아진다는 문제점이 있었다.
한편, 종래의 I/Q 채널 간의 이득 불일치 보정 장치와 자동 이득 조절 장치는 각각 독립적으로 구현되어 동작하고, 또한 종래의 자동 이득 조절 장치에 있어서도 I채널과 Q채널 모두에 대하여 각각 이득 조절을 하였기 때문에, 시스템 구현이 복잡하고 시스템의 부피가 크다는 문제점이 있었다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 직교복조수신시스템에서 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널 간의 이득 불일치를 검출하는 과정에서 구하게 되는 I 채널과 Q 채널의 절대치를 이용하여 어느 한 채널의 이득을 조절하고, 그 이득조절된 채널을 이용하여 I/Q채널 간의 이득불일치를 보상함으로써, 보다 간단한 시스템 구성으로 이득 조절과 I/Q 채널간 이득불일치 보상을 동시에 구현하고, 또한 어느 한 채널의 이득 조절을 통하여 I/Q 채널 모두의 이득을 조절을 할 수 있게 하는, 직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 직교복조수신시스템에서의 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널 간 이득불일치 보상 및 자동이득조절 장치에 있어서, I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하기 위한 이득 조절 수단; 상기 이득 조절 수단에 의하여 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하기 위한 이득불일치 검출 수단; 및 상기 이득불일치 검출 수단에 의하여 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하기 위한 이득불일치 보상 수단을 포함한다.
한편, 본 발명은, 직교복조수신시스템에 적용되는 동위상(I) 채널과 직교(Q) 채널 간 이득불일치 보상 및 자동이득조절 방법에 있어서, I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하는 제 1 단계; 상기 제 1 단계에서 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하는 제 2 단계; 및 상기 제 2 단계에서 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하는 제 3 단계를 포함한다.
한편, 본 발명은, 직교복조수신시스템에서의 동위상(I) 채널과 직교(Q) 채널 간 이득불일치를 보상하고 자동이득조절을 위하여, 프로세서를 구비한 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치에, I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하는 제 1 기능; 상기 제 1 기능에서 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하는 제 2 기능; 및 상기 제 2 기능에서 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하는 제 3 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명이 적용되는 QPSK 직교복조수신시스템의 일실시예 구성도이다.
QPSK 직교복조수신시스템은, 도면에 도시된 바와 같이, 크게 아날로그 회로(101)와 디지털 회로로 구성된 I/Q 채널 간 위상 및 이득 불일치 보상 장치(102)로 구성된다. 여기서, 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널은 직교 복조 수신 시스템에서 복소신호(complex signal)인 수신신호의 I신호성분(I signal component)과 Q신호성분(Q signal component)을 나타낸다.
안테나를 통하여 RF(Radio Frequency)로 입력된 신호는 신호 분리기(103)를 거친 후, 반송파 주파수 발생기(107)의 출력 신호와 믹서(105)에서 곱해져서 아날로그 I 채널 신호를 생성한다.
또한, 신호분리기(103)를 거친 RF(Radio Frequency) 신호는, 주파수 발생기(107)의 출력 신호가 위상 변위기(106)를 거쳐 위상 천이된 신호와, 다른 믹서(104)에서 곱해져서 아날로그 Q 채널 신호를 생성한다.
위와 같이 생성된 아날로그 I 채널 신호는 아날로그-디지털(A/D) 변환기(108, 109)에서 디지털 신호로 변환된다.
도 1 에 도시된 바와 같은, QPSK 직교 수신 시스템에서 A/D 변환기(108, 109)의 출력인 샘플된 데이터는 다음의 (수학식 1)과 같다.
여기서, r(k)는 아날로그/디지털(A/D) 변환기의 출력인 복소 수신신호를 나타내고, I(k)와 Q(k)는 샘플된 I 채널 및 Q 채널 신호를 나타낸다. 또한, wI(k)와 wQ(k)는 I 채널과 Q 채널의 잡음 함수를 나타내고, γ는 이득 불일치를 나타내며, φ는 위상 불일치를 나타내며, A는 입력되는 신호의 진폭을 나타낸다.
다시 말해, 이득 불일치는 I 채널에 대한 Q 채널의 상대적인 값, 즉 γ로 나타나고, 위상 불일치는 I 채널과 Q채널간 위상 차이, 즉 φ 만큼의 코사인과 사인 값으로 나타난다.
따라서, 다음과 같은 이득 조절 기능과 이득 및 위상 불일치를 보상하는 기능이 요구된다.
위상불일치 보상부(110)는 위상불일치 검출기(111)와 그 검출된 위상 불일치를 보상하는 위상불일치 보상기(112, 113)로 구성되고, 본 발명에 따른 이득 불일치 보상 및 자동이득조절 장치(114)는 자동이득조절부(115, 117)와 이득불일치 보상부(116, 118)로 구성된다.
변환된 디지털 신호의 I 채널과 Q 채널간 '위상' 불일치를 보상하기 위하여, 위상 불일치 검출기(111)에서 I 채널 신호 및 Q 채널 신호를 받아서 Q채널 위상 불일치 보상기(112, 113)를 통해서 위상 불일치를 보상한다. 여기서, Q채널 위상 불일치 보상기는 곱셈기(112)와 감산기(113)로 구성된다.
그리고, I 채널 '이득' 불일치를 보상하기 위하여, 자동 이득 조절기(115)과 이득불일치 검출기(116)를 통하여 이득 불일치를 보상하고, QPSK 신호복원 및 신호검출부(119)는 그 보상된 신호로부터 희망신호를 복원한다.
본 발명에 따른 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치는, 고속 무선 통신 시스템의 QPSK직교 복조기에서 발생하는 I 채널과 Q 채널 간 이득 불일치를 적응적 루프를 이용하여 제거하고, 이득 불일치 검출시 검출되는 I 채널 및 Q 채널의 절대치 값을 이용하여 채널의 이득도 조절하는 것이다. 즉, 본 발명은, I 채널의 이득을 희망하는 신호 크기로 조절하고 그 이득 조절된 채널을 기준으로 Q 채널의 이득 불일치 정도를 검출하여 이득 불일치를 보상함으로써, 이득 조절 기능과 이득 불일치 보정 기능을 통합 구현하는 것이다.
도 2a 내지 도 2d 는 본 발명에 따른 I 채널과 Q 채널 간 불일치를 포함하는 I/Q 성상도로서, 도면에 도시된 바와 같이, I/Q 채널간 불일치가 존재하는 경우에 대한 신호 복원 후의 신호 성상을 나타낸다.
도 2a 및 도 2b 는 I채널을 기준으로 했을 때 나타나는 Q 채널의 위상 불일치를 나타내고, 도 2c 및 도 2d 는 Q채널을 기준으로 했을 때 나타나는 I 채널의 위상 불일치를 나타낸다. 여기서, 도트(dot)(●)로 나타난 점은 희망하는 복원 신호의 위치이고, 원(○)로 나타난 점은 I/Q 채널간 불일치로 나타난 신호를 나타낸다.
I/Q 채널 간 위상 불일치에 따른 수신 신호의 성상도를 살펴 보면, 수신신호는 도면에 도시된 바와 같이, 수신 신호의 부호에 따라 위상 불일치로 인해 일정 형태로 왜곡되어 나타난다. 위상 불일치로 인해 발생되는 왜곡 신호가 I 채널과 Q 채널간의 직교성을 보장하지 못함으로써 I 채널과 Q 채널 간의 연관성이 나타난다.
도 3 은 본 발명에 따른 직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법에 대한 일실시예 설명도이다.
본 발명은 직교 복조 수신 시스템에서 발생하는 I 채널과 Q 채널 간 이득 불일치를 적응적 루프를 이용하여 제거하고, 이득 불일치 검출시 검출되는 I 채널 및 Q 채널의 절대치 값을 이용하여 채널의 이득도 조절하는 것이다.
이하, I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치(114)와 그 장치 내에서 구현되는 이득불일치 보상 및 자동이득조절 방법을 함께 설명하기로 한다.
일반적으로 자동 이득 조절(AGC: Automatic Gain Control) 회로와 I/Q 채널 불일치를 보상 회로는 독립적으로 동작하는 형태를 가지나, 본 발명에서는 이들 회로를 통합하여 AGC 기능을 I 채널에 대해 수행을 한 후 이 값을 기준으로 Q 채널의 이득 불일치를 보정하는 기능을 수행한다.
AGC 기능은 코히이어런트 방식을 이용한다. AGC 기능 구조와 위상 불일치 보상 후 존재하는 이득 불일치는 I 채널과 Q 채널간의 이득 차로부터 구할 수 있다. AGC 기능과 이득 불일치 보상 회로는 도 3 에 나타내었다.
일반적인 AGC 기능은 I 및 Q 채널의 진폭 크기를 동일하게 수정하나, 본 발명에서는 I 채널에 대해서는 진폭(A)의 크기, 신호 이득을 조절하고, Q 채널에 대해서는 이득 불일치를 보상하는 기법을 사용한다.
코히어런트 AGC 개념에서 이득을 조절하기 위하여 I 채널과 Q 채널의 절대 크기를 구해서 합한다. 이 경우, 이득 조절을 위한 이득 검출기의 출력은 다음의 (수학식 2)와 같다.
희망하는 이득을 χtgt라 할 때, 이 값은 정상 상태에서 희망하는 값과 동일한 값을 가지며, 다음의 (수학식 3) 및 (수학식 4)와 같다.
여기서, Qreg는 정상 상태에서의 적응적 필터의 지연기의 값을 나타내고, λref는 입력되는 I 채널과 곱할 때 0의 값으로 설정되지 않도록 하는 초기값을 나타낸다. AGC 루프 특성을 알아보기 위하여 적응적 루프의 출력 y(k)를 구하면, 다음의 (수학식 5)와 같다.
여기서, α는 AGC 루프의 잡음 대역 및 획득 속도(acquisition speed)를 결정하는 변수이다. 차분 방정식인 위 (수학식 5)를 풀고 이를 정상상태에서 나타내면 다음의 (수학식 6)이 된다.
결과적으로, 위의 (수학식 6)은 (수학식 4)와 동일한 형태를 가지며, 입력되는 수신 신호의 크기에 따라 이득 조절 기능이 수행됨을 나타낸다.
I 채널의 최종적인 이득 크기를 구하면, 다음의 (수학식 7)과 같다.
본 발명에서는 상기와 같이 이득이 조절된 I 채널 값을 이용하여 I 채널과 Q 채널 간의 이득 불일치를 보상하는 기능을 수행한다.
도 3 에 도시된 바와 같이, Q채널값은 다음의 (수학식 8)로 주어진다.
그리고, I 채널 및 Q 채널 신호의 신호 절대값 차는 다음의 (수학식 9)와 같이 나타낼 수 있다.
한편, 필터의 출력 c(k)는 다음의 (수학식 10)과 같다.
제시된 루프가 정상상태에 도달했을 때, 적응적 필터의 값은 다음의 (수학식 11)과 같다.
위 (수학식 11)에서 알 수 있듯이, 입력되는 Q2(k)신호에 1/γcosφ를 곱하여 구한 최종 출력은 위상 및 이득 불일치가 보상되고 이득 조절이 된 신호이다.
이하, 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치(114) 및 그 방법을 도 3 에 따라 설명하면, 다음과 같다.
이득불일치 보상 및 자동이득조절 장치(114)는 자동이득조절부(301 내지 308, 117)와 이득불일치를 검출하고 보상하는 이득불일치 보상부(301, 302, 312 내지 314, 118)로 구성된다.
자동이득조절부(301 내지 308, 117)는 I 채널과 Q 채널 중 어느 한 채널(도 3 에서는 I 채널)에 대하여 일정한 이득크기로 이득을 조절을 하는 것으로서, 구체적으로는 자동이득조절(AGC) 필터(305, 306, 307, 308, 117)를 이용하여, I 채널의 절대치와 Q 채널의 절대치의 합이 일정한 이득크기가 될 때까지 채널의 이득을 조절한다.
도면에 도시된 바와 같이, I 채널과 Q 채널 간의 위상 불일치가 보상된 신호를 입력 받아(도 1 의 "110" 참조) , I 채널과 Q 채널의 신호 절대치를 절대치 생성기(301, 302)에서 구하고, 그 구해진 절대치를 가산기(303)에서 더하여 b(k)를 구한다.
감산기(304)는 희망 신호크기(χtgt)에서 I 채널과 Q 채널의 신호 절대치의 합인 b(k)를 감산하여 p(k)를 구한다.
곱셈기(305)에서는 "304"의 출력인 p(k)에 필터 루프 이득(α)을 곱하며, 가산기(306)는 "305"의 출력인 현재의 루프 함수 αp(k)와 지연기(307)를 통과한 이전의 루프 신호 y(k-1)을 더하며, 그 결과는 y(k)이다.
이를 가산기(308)에서 초기치(λref)를 더한 후 곱셈기(117)를 통해서 I 채널의 이득을 조절한다.
한편, 이득불일치 보상부(301, 302, 311 내지 314, 118)는 상기와 같은 방법으로 자동이득조절부에 의하여 이득조절된 채널(도 3 에서는 I채널)을 기준채널로 하고, 다른 채널(도 3 에서는 Q 채널)을 이득불일치 보상의 대상채널로 하여, I/Q 채널간의 이득불일치를 검출하고, 그 검출된 이득불일치값을 이용하여 기준채널(도 3 에서는 I 채널)에 대한 대상채널(도 3 에서는 Q 채널)의 이득불일치를 보상한다.
도면에 도시된 바와 같이, 이득불일치 보상부(116, 118)는 이득 조절된 I 채널의 신호에 I 채널과 Q 채널간의 이득 불일치를 보상하기 위하여, I 채널 및 Q 채널의 절대치 생성기(301, 302)에서 절대치 신호를 생성하고, 감산기(311)에서는 이득 불일치를 검출/보상하기 위해 절대치 신호를 감산하여 이득 오차신호d(k)를 구한다.
이득불일치 검출기(116)는 이득 오차신호와 루프이득을 곱한 후, 그 곱셈 결과에 적분을 취하여 이득불일치를 검출한다. 여기서, "313"와 314"를 포함한 피드백회로는 적분기를 나타낸다.
즉, 이득 오차신호 d(k)는 곱셈기(312)에서 루프이득값(μ)과 곱해지고, 이를 이득 불일치 검출하기 위한 루프 필터의 가산기(313)에서 루프 신호 지연기(314)의 이전 루프 신호 c(k-1)과 현재의 루프 신호μd(k)를 가산하여 c(k)를 구하며, 이러한 과정을 통하여 이득불일치값인 c(k-1)을 구하게 된다. 정상상태에서는 c(k-1)은 c(k)는 거의 같게 된다.
이득불일치 보상기인 곱셈기(118)는 지연기(314)의 출력과 Q 채널 입력 신호를 곱하여 I 채널에 대한 Q채널의 이득 불일치를 제거하게 된다.
상기와 같이, 본 발명은, 이득 조절 회로와 I/Q 채널 이득불일치 보상 회로가 독립적으로 동작하는 형태를 가지는 선행 발명과 달리, 이들 회로를 통합하여 이득 조절 기능을 I 채널에 대해 수행을 한 후, 그 이득이 조절된 I채널 값을 기준으로 Q 채널의 이득 불일치를 보정한다.
이상은, 도 3 에서 I채널에 대하여 이득 조절을 한 후, 그 이득 조절된 I 채널을 기준채널로 하고 Q 채널을 이득불일치의 보상대상(대상채널)로 하여 이득불일치를 검출하고 보상하는 장치 및 방법을 설명하였으나, 이와 반대로 Q 채널에 대하여 이득조절을 한 후 그 이득 조절된 Q 채널을 기준채널로 하고 I 채널을 이득불일치의 보상대상으로 하여 이득불일치를 검출하고 보상하는 장치 및 방법도, 위에서 설명한 장치 및 방법과 동일하다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 이득 조절 기능과 I/Q 채널 불일치 보상 기능을 통합 구현함으로써, 즉 I 채널에 대해 원하는 신호 크기로 이득을 조절하고 그 이득조절된 I채널값을 기준으로 Q 채널의 이득 불일치를 검출하여 보정함으로써, 보다 간단한 시스템 구성으로 이득 조절과 I/Q 채널 이득불일치 보상을 동시에 구현할 수 있어 고속 무선 통신에서의 활용도를 높일 수 있는 효과가 있다.
또한, 본 발명은, 고속 무선 통신 시스템의 QPSK직교 복조기에서 발생하는 I 채널과 Q 채널 간의 이득 불일치를 검출하는 과정에서 검출되는 I 채널 및 Q 채널의 절대치값을 이용하여 이득 조절을 함으로써, 간단한 시스템 구현으로 이득을 조절할 수 있게 하는 효과가 있다.
또한, 본 발명은, 이득 불일치를 검출하는 과정에서 구하게 되는 I 채널과 Q 채널의 절대치 크기를 이용하여 I채널의 이득을 조절하고 그 이득조절된 I채널을 이용하여 I/Q채널 간의 이득불일치를 보정하기 때문에, I채널만의 이득 조절을 통하여 I 채널의 이득 뿐만 아니라 Q 채널의 이득도 조절을 할 수 있게 하는 효과가 있다.
또한, 본 발명은, 이득조절된 I채널을 이용하여 I/Q채널 간의 이득불일치를 보정하기 때문에, 신속하게 I/Q채널 간의 이득불일치를 보정할 수 있게 하는 효과가 있다.
또한, 본 발명은, 고속 무선 통신 시스템의 QPSK직교 복조기에서 발생하는 I 채널과 Q 채널 간 이득 불일치를 제거하기 위하여 적응적 루프를 이용하기 때문에 포착 성능을 높이며 아울러 추적 성능을 높이는 효과를 제공하여 성능을 개선하는 효과가 있으며, 또한 이로 인하여 빠른 포착과 안정적인 추적 성능이 요구되는 고속 통신에 사용할 수 있는 효과가 있다.
도 1 은 본 발명이 적용되는 QPSK 직교복조수신시스템의 일실시예 구성도.
도 2a 내지 도 2d 는 본 발명에 따른 I 채널과 Q 채널 간 불일치를 포함하는 I/Q 성상도.
도 3 은 본 발명에 따른 직교복조수신시스템에서의 동위상채널과 직교채널 간 이득불일치 보상 및 자동이득조절 장치 및 그 방법에 대한 일실시예 설명도.
* 도면의 주요 부분에 대한 부호 설명
110: 위상불일치 보상부 111: 위상불일치 검출기
112, 113: 위상불일치 보상기 115, 117: 자동 이득 조절부
116: 이득불일치 검출기 118: 이득불일치 보상기

Claims (10)

  1. 직교복조수신시스템에서의 동위상(I: In-phase)채널과 직교(Q: Quadrature phase)채널 간 이득불일치 보상 및 자동이득조절 장치에 있어서,
    I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하기 위한 이득 조절 수단;
    상기 이득 조절 수단에 의하여 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하기 위한 이득불일치 검출 수단; 및
    상기 이득불일치 검출 수단에 의하여 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하기 위한 이득불일치 보상 수단
    을 포함하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치.
  2. 제 1 항에 있어서,
    상기 이득 조절 수단의 이득 조절은,
    자동이득조절(AGC) 필터를 이용하여, 상기 I 채널의 절대치와 상기 Q 채널의 절대치의 합이 상기 소정의 이득크기가 될 때까지 I 채널과 Q 채널 중 이득 조절 대상이 되는 채널의 이득을 조절하는 것을 특징으로 하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치.
  3. 제 1 항에 있어서,
    상기 이득불일치 검출 수단은,
    상기 이득 조절 수단에 의하여 이득조절된 기준채널의 절대치에서 이득불일치 보상의 대상채널의 절대치를 감산하여 이득 오차신호를 구하고, 상기 이득 오차신호와 루프이득을 곱한 후, 상기 곱셈 결과에 적분을 취함으로써, 이득불일치를 검출하는 것을 특징으로 하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 이득불일치 보상 수단은,
    상기 이득불일치 검출 수단에 의하여 검출된 이득불일치값과 상기 대상채널을 곱하여, 상기 기준채널에 대한 대상채널의 이득불일치를 보상하는 것을 특징으로 하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치.
  5. 제 4 항에 있어서,
    상기 이득 조절 수단에서의 이득 조절의 대상이 되는 채널은,
    I 채널인 것을 특징으로 하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치.
  6. 직교복조수신시스템에 적용되는 동위상(I) 채널과 직교(Q) 채널 간 이득불일치 보상 및 자동이득조절 방법에 있어서,
    I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하는 제 1 단계;
    상기 제 1 단계에서 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하는 제 2 단계; 및
    상기 제 2 단계에서 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하는 제 3 단계
    를 포함하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 방법.
  7. 제 6 항에 있어서,
    상기 제 1 단계의 이득 조절은,
    자동이득조절(AGC) 필터를 이용하여, 상기 I 채널의 절대치와 상기 Q 채널의 절대치의 합이 상기 소정의 이득크기가 될 때까지 I 채널과 Q 채널 중 이득 조절 대상이 되는 채널의 이득을 조절하는 것을 특징으로 하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 방법.
  8. 제 6 항에 있어서,
    상기 제 2 단계는,
    상기 제 1 단계에서 이득조절된 기준채널의 절대치에서 이득불일치 보상의 대상채널의 절대치를 감산하여 이득 오차신호를 구하는 제 4 단계; 및
    상기 제 4 단계에서 구한 이득 오차신호와 루프이득을 곱한 후, 상기 곱셈 결과에 적분을 취하여 이득불일치를 검출하는 제 5 단계
    를 포함하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 3 단계의 이득 불일치 보상은,
    상기 제 2 단계에서 검출된 이득불일치값과 상기 대상채널을 곱하여, 상기 기준채널에 대한 대상채널의 이득불일치를 보상하는 것을 특징으로 하는 직교복조수신시스템에서의 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 방법.
  10. 직교복조수신시스템에서의 동위상(I) 채널과 직교(Q) 채널 간 이득불일치를 보상하고 자동이득조절을 위하여, 프로세서를 구비한 I 채널과 Q 채널 간 이득불일치 보상 및 자동이득조절 장치에,
    I 채널과 Q 채널 중 어느 한 채널에 대하여 소정의 이득크기로 이득을 조절하는 제 1 기능;
    상기 제 1 기능에서 이득조절된 채널을 기준채널로 하고 다른 채널을 이득불일치 보상의 대상채널로 하여, 상기 기준채널과 상기 대상채널 간의 이득불일치를 검출하는 제 2 기능; 및
    상기 제 2 기능에서 검출된 이득불일치값을 이용하여 상기 대상채널의 이득불일치를 보상하는 제 3 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020030070391A 2003-10-09 2003-10-09 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법 KR100587951B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030070391A KR100587951B1 (ko) 2003-10-09 2003-10-09 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법
US10/856,052 US7248654B2 (en) 2003-10-09 2004-05-27 Apparatus and method for compensating I/Q imbalance based on gain-controlled reference channel in orthogonal frequency division multiplex

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070391A KR100587951B1 (ko) 2003-10-09 2003-10-09 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050034472A true KR20050034472A (ko) 2005-04-14
KR100587951B1 KR100587951B1 (ko) 2006-06-08

Family

ID=34420587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070391A KR100587951B1 (ko) 2003-10-09 2003-10-09 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법

Country Status (2)

Country Link
US (1) US7248654B2 (ko)
KR (1) KR100587951B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819391B1 (ko) * 2007-02-08 2008-04-07 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치
KR101102527B1 (ko) * 2009-04-13 2012-01-03 인하대학교 산학협력단 Ｏｆｄｍ 시스템의 ｉｑ 불균형 보상과 ａｇｃ를 통합하여 이득추정 및 불균형 보상을 수행하는 방법
US8761304B2 (en) 2009-12-17 2014-06-24 Electronics And Telecommunications Research Institute Apparatus and method for processing digital transmission/reception signals to correct in-band gain flatness

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888429A1 (fr) * 2005-07-06 2007-01-12 St Microelectronics Sa Correction des defauts d'appariement entre deux voies i et q
US20080049823A1 (en) * 2006-06-28 2008-02-28 Samsung Electronics Co., Ltd. Methods and apparatuses for processing complex signals
WO2008098155A1 (en) * 2007-02-08 2008-08-14 Gct Semiconductor, Inc. Apparatus for measuring iq imbalance
KR100865538B1 (ko) * 2007-02-08 2008-10-27 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치
US7920462B2 (en) * 2007-10-01 2011-04-05 Infineon Technologies Ag Amplitude attenuation estimation and recovery systems for OFDM signal used in communication systems
US8135094B2 (en) 2008-08-27 2012-03-13 Freescale Semiconductor, Inc. Receiver I/Q group delay mismatch correction
TWI385913B (zh) * 2009-04-30 2013-02-11 Richwave Technology Corp 接收器與無線訊號接收方法
US8953663B2 (en) * 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
US8711905B2 (en) 2010-05-27 2014-04-29 Intel Corporation Calibration of quadrature imbalances using wideband signals
US9083592B2 (en) 2010-10-22 2015-07-14 Electronics And Telecommunications Research Institute Apparatus and method for transceiving data
KR101867612B1 (ko) * 2010-11-19 2018-06-14 한국전자통신연구원 데이터 송수신 장치 및 방법
US8509298B2 (en) 2011-01-06 2013-08-13 Analog Devices, Inc. Apparatus and method for adaptive I/Q imbalance compensation
US8363712B2 (en) 2011-01-06 2013-01-29 Analog Devices, Inc. Apparatus and method for adaptive I/Q imbalance compensation
EP2869522B1 (en) * 2013-10-31 2016-12-07 MStar Semiconductor, Inc. Wireless communication receiver with i/q imbalance estimation and correction techniques

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949821A (en) 1996-08-05 1999-09-07 Motorola, Inc. Method and apparatus for correcting phase and gain imbalance between in-phase (I) and quadrature (Q) components of a received signal based on a determination of peak amplitudes
US6044112A (en) 1997-07-03 2000-03-28 Hitachi America, Ltd. Methods and apparatus for correcting amplitude and phase imbalances in demodulators
US6122325A (en) 1998-02-04 2000-09-19 Lsi Logic Corporation Method and system for detecting and correcting in-phase/quadrature imbalance in digital communication receivers
KR100441616B1 (ko) * 2001-12-14 2004-07-23 한국전자통신연구원 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치
US7130359B2 (en) * 2002-03-12 2006-10-31 Motorola Inc. Self calibrating receive path correction system in a receiver
KR100457924B1 (ko) * 2002-10-07 2004-11-18 한국전자통신연구원 Ｉ 채널 및 ｑ 채널 간 이득 및 위상 불일치를 보상하는직교 복조 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819391B1 (ko) * 2007-02-08 2008-04-07 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치
KR101102527B1 (ko) * 2009-04-13 2012-01-03 인하대학교 산학협력단 Ｏｆｄｍ 시스템의 ｉｑ 불균형 보상과 ａｇｃ를 통합하여 이득추정 및 불균형 보상을 수행하는 방법
US8761304B2 (en) 2009-12-17 2014-06-24 Electronics And Telecommunications Research Institute Apparatus and method for processing digital transmission/reception signals to correct in-band gain flatness

Also Published As

Publication number Publication date
US20050078776A1 (en) 2005-04-14
US7248654B2 (en) 2007-07-24
KR100587951B1 (ko) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100587951B1 (ko) 직교복조수신시스템에서의 동위상채널과 직교채널 간이득불일치 보상 및 자동이득조절 장치 및 그 방법
KR100581059B1 (ko) 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
KR101140333B1 (ko) 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기
KR100441616B1 (ko) 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치
US6987954B2 (en) Feedback compensation detector for a direct conversion transmitter
JP2909509B2 (ja) 自動利得制御回路
US7310387B2 (en) Apparatus for compensating DC offsets, gain and phase imbalances between I-channel and Q-channel in quadrature transceiving system
US5604929A (en) System for correcting quadrature gain and phase errors in a direct conversion single sideband receiver independent of the character of the modulated signal
KR100715126B1 (ko) 방송 신호용 수신기
US20070217488A1 (en) Method and device for processing an incident signal received by a full-duplex type device
US20060056536A1 (en) Delay locked loop circuit, digital predistortion type transmitter using same, and wireless base station
JPH06224798A (ja) 直接変換受信機における位相及び利得エラー制御方式
JP2006115463A (ja) 歪補償直交変調器及び無線送信機
KR20010071126A (ko) 직접 변환 수신기용 왜곡 정정 회로
EP2894823B1 (en) Coefficient estimation for digital IQ calibration
KR100758302B1 (ko) 직교 복조 수신시스템에서의 반송파 위상 복원 및ｉ/ｑ채널간 위상불일치 보상 장치 및 그 방법
US5339040A (en) AM demodulation receiver using digital signal processor
WO2011086640A1 (ja) 送信装置、無線通信装置及び送信方法
US8792591B1 (en) Systems and methods for I/Q imbalance correction and calibration of variable modulus signals
JP3228358B2 (ja) 直交位相誤差補償回路
KR100535774B1 (ko) 직류 오차/이득 불일치/위상 불일치 보상 장치 및 그를이용한 보상 시스템
JP3698996B2 (ja) 通信システムにおける受信機
JP3221326B2 (ja) 送信装置
JP3353724B2 (ja) 無線通信装置、無線通信システム、及び通信制御方法
JP2002290254A (ja) ダイレクトコンバージョン受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee