KR20060009954A - 예비적용된 언더필 캡슐화제의 이용 방법 - Google Patents

예비적용된 언더필 캡슐화제의 이용 방법 Download PDF

Info

Publication number
KR20060009954A
KR20060009954A KR1020057022354A KR20057022354A KR20060009954A KR 20060009954 A KR20060009954 A KR 20060009954A KR 1020057022354 A KR1020057022354 A KR 1020057022354A KR 20057022354 A KR20057022354 A KR 20057022354A KR 20060009954 A KR20060009954 A KR 20060009954A
Authority
KR
South Korea
Prior art keywords
underfill
encapsulant
underfill encapsulant
component
solder bumps
Prior art date
Application number
KR1020057022354A
Other languages
English (en)
Inventor
폴 모르가넬리
자예쉬 샤
데이빗 퍼드
Original Assignee
내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션 filed Critical 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션
Publication of KR20060009954A publication Critical patent/KR20060009954A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/306—Lifting the component during or after mounting; Increasing the gap between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 하나 이상의 B-스테이지형 또는 예비성형된 언더필 캡슐화제 조성물을 전자 부품, 가장 일반적으로는 칩 스케일 패키지(CSP)를 기판에 적용하는 데에 활용하는 방법에 관한 것이다. 그러한 조성물 중 한 가지는 페녹시 수지, 팽창성 폴리머 구 또는 열경화성 조성물, 선택적으로 고분자량 에폭시 수지와 같은 에폭시 수지, 용매, 무수 이미다졸 촉매 또는 그에 대등한 잠재적 촉매, 및 선택적으로 플럭싱제 및/또는 습윤제를 포함하는 열가소성 수지 시스템을 포함한다. 상기 언더필 캡슐화제는 기판이나 부품 상에 평활하고 비점착성인 코팅을 제공하는 B-스테이지형일 수 있다. 다른 구현예에서, 언더필 캡슐화제는 예비성형 필름이다. 두 구현예 모두에서, 팽창성 충전재는 고온이 적용되면 팽창하여 조립체의 원하는 부분에서 밀폐된 셀형 포말 구조를 형성한다. 상기 방법은 부품 또는 기판에 언더필을 적용하는 단계, 상기 부품과 기판을 접착하는 단계, 및 상기 팽창성 열가소성 또는 열경화성 조성물을 포말화시키는 데 충분한 온도로 조립체를 가열하는 단계를 포함한다. 에폭시 수지, 무수물 경화제 및 촉매를 함유하는 제2의 예비적용 언더필 조성물을 별도로, 또는 성형 가능한 언더필과 함께 적용할 수도 있다. 제2 조성물은 감압성 접착제로 작용할 수 있고, CSP의 일부분, 예를 들면 솔더 범프에 선택적으로 적용할 수 있다. 상기 조성물의 감압성 접착제 성질은 어셈블리 공정중에 전자 조립체를 함께 유지하기 위한 충분한 접착성을 제공한다.
언더필 캡슐화제, B-스테이지, 팽창성 충전재, 솔더 범프, 표면 실장 부품

Description

예비적용된 언더필 캡슐화제의 이용 방법 {METHOD OF USING PRE-APPLIED UNDERFILL ENCAPSULANT}
본 발명은 언더필 캡슐화제를 전자 소자에 적용하는 방법에 관한 것이다.
본 발명은 1종 이상의 팽창성 충전재를 함유하고, 및/또는 감압성 접착제로서 작용하는 언더필 캡슐화제 화합물을 적용하는 방법에 관한 것이다. 캡슐화제는 마이크로전자 소자에서의 전자 부품과 기판간의 상호연결을 보호하고 보강하는 데 사용된다. 마이크로전자 소자는 다양한 형태의 전기 회로 부품, 주로 집적 회로(IC) 칩 내에 함께 조립된 트랜지스터뿐만 아니라, 레지스터, 커패시터 및 기타 부품을 포함한다. 이들 전자 부품은 상호 연결되어 회로를 형성하고, 최종적으로는 인쇄 회로 기판과 같은 캐리어 또는 기판 상에 연결되고 지지된다. 집적 회로 부품은 단일 베어칩(bare chip), 캡슐화된 단일 칩 또는 캡슐화된 복수 개의 칩 패키지를 포함할 수 있다. 상기 단일 베어칩은 리드 프레임에 부착된 다음, 캡슐화되어 인쇄 회로 기판에 부착될 수 있고, 또는 직접 인쇄 회로 기판에 부착될 수 있다. 이들 칩은 본래 복수 개의 칩을 수용하는 반도체 웨이퍼로서 형성된다. 상기 반도체 웨이퍼는 원하는 바에 따라 다이싱(dicing)되어 개별적인 칩이나 칩 패키지로 된다.
부품이 리드 프레임에 연결된 베어칩인 경우, 또는 인쇄 회로 기판이나 기타 기판에 연결된 패키지인 경우에도, 전자 부품 상의 전기 단자와 기판 상의 대응 전기 단자 사이에 접속이 이루어진다. 이러한 접속을 구현하는 방법 중 하나는, 범프(bump) 내에서 상기 부품 또는 기판 단자에 적용된 폴리머 재료 또는 금속 재료를 사용하는 것이다. 상기 단자들을 정렬하고 서로 접촉시켜, 얻어진 조립체를 가열하여 상기 금속 또는 폴리머 재료를 리플로우(reflow) 처리한 다음, 접속을 고정한다.
전자 조립체의 정상적 사용 수명 기간 동안, 전자 조립체는 온도의 상승과 강하가 반복되는 사이클 공정을 겪게 된다. 이 열 사이클 공정에서는 상기 전자 부품, 배선 재료 및 기판의 열 팽창 계수 차이로 인해, 상기 조립체 부품에 응력이 가해져 조립체를 파손시킬 수 있다. 이 같은 파손을 방지하기 위해, 상기 부품과 기판 사이의 갭(gap)을 폴리머 캡슐화제(이하, 언더필(underfill) 또는 언더필 캡슐화제(underfill encapsulant)라 칭함)로 충전하여, 배선 재료를 보강하고 열 사이클 공정에서 가해지는 어느 정도의 응력을 흡수할 수 있다. 언더필 기술의 주된 두 가지 용도는, 칩 패키지가 기판에 부착된 칩 스케일 패키지(CSP: chip scale package) 및 칩이 상호 연결 어레이에 의해 기판에 부착된 플립 칩 패키지(flip-chip package)로 산업 분야에 알려져 있는 패키지를 보강하기 위한 것이다. 언더필의 또 다른 기능은 충돌이나 진동과 같은 기계적 충격에 대해 부품을 보강하는 것이다. 이러한 기능은 휴대폰 등과 같이 뜻하지 않게 떨어뜨리거나 그렇지 않으면 사용중에 압력이 가해질 수 있는 휴대용 전자 소자의 내구성을 위해 특히 중요 하다.
종래의 모세관 유동 언더필 적용에 있어서, 언더필 분배 및 경화는 금속 또는 폴리머 상호연결의 리플로우 후에 일어난다. 이 과정에서, 초기에 기판의 금속 패드 상에 플럭스(flux)를 도포한다. 다음으로, 칩을 기판의 플럭스 도포된 영역에서 납땜 자리 상부에 올려 놓는다. 이어서, 솔더 조인트(solder joint)의 리플로우가 이루어질 수 있도록 조립체를 가열한다. 이 시점에서, 측정된 양의 언더필 캡슐화 재료를 전자 조립체의 하나 이상의 외주측을 따라 분배하고, 부품과 기판 간의 갭 내부의 모세관 작용에 의해 상기 재료가 내측으로 끌려간다. 상기 갭이 채워진 후, 조립 구조체의 응력 집중을 감소시키고 피로 수명을 연장하는 데 도움을 주도록 조립체 외주 전체를 따라 추가적 언더필 캡슐화제를 분배할 수 있다. 계속해서, 언더필 캡슐화제의 최적화된 최종 성질에 도달하도록 언더필 캡슐화제를 경화시킨다. 모세관 언더필의 단점은 적용하는 데에 여러 번의 추가 단계가 필요하고, 따라서 대량 제조에는 비경제적이라는 점이다.
최근, 비유동성(no-flow) 언더필을 사용하고 부품을 조립체 자리에 올려 놓기 전에 조립체 자리에 직접 비유동성 언더필을 코팅함으로써 공정을 원활히 하고 효율을 증대시키려는 시도가 이루어져 왔다. 부품을 올려 놓은 후, 리플로우 오븐을 통해 조립체 전체를 통과시킴으로써 기판 상의 금속 커넥션에 납땜한다. 상기 공정중에, 언더필은 땜납 및 금속 패드를 플럭싱하여 상호연결, 기판 및 언더필 사이에 상호연결 조인트를 형성한다. 비유동성 언더필 공정의 한계 중 하나는, 솔더 압출을 유발하여 결국은 다른 커넥션에 대해 단락을 일으킬 수 있는 과다한 보이드 가 언더필 내부에 형성되는 것을 피하기 위해 기판과 부품은 사전 건조되어야 하는 점이다. 따라서, 기판은 조립 전에 건조된 다음 건조 상태로 보관되어야 한다. 이러한 공정은 대량 제조자에 대해서는 비실제적이다.
예비적용된 언더필 캡슐화제로서 유용한 것이 되려면, 언더필은 몇 가지 중요한 성질을 가져야 한다. 첫째, 조립체 전체가 일관된 코팅을 갖도록 재료를 균일하게 도포하는 것이 용이해야 한다. 언더필 캡슐화제는, 잔류 용매가 최소인 평활하고 비점착성인 코팅을 제공하도록 부품에 설치된 후 언더필이 응고되어야 하는 것을 의미하는 B-스테이지형(B-stageable)이거나, 필름으로 형성될 수 있는 것이어야 한다. 또한, 제조중에 종래의 언더필 재료를 균일하게 적용하는 데에는 흔히 어려움이 많다.
B-스테이지 공정은 언더필 캡슐화제를 너무 조기에 경화시키기 않도록 약 150℃보다 낮은 온도에서 일어나는 것이 보통이다. 언더필 캡슐화제의 최종 경화는 솔더 플럭싱(솔더가 상호연결 재료인 상황에서) 및 상호연결 후까지 지연되어야 하며, 상호연결은 주석/납 공융 솔더(eutectic solder)의 경우에 183℃에서 일어난다. 언더필의 최종 경화는 솔더 범프 플로우 및 상호연결 후 신속히 일어나야 한다. 이러한 기판에 대한 개개의 칩의 최종 부착이 이루어지는 동안, 필렛(fillet)이 형성되고, 언더필 캡슐화제는 칩이나 칩 패시베이션층(passivation layer), 기판, 또는 솔더 마스크 및 솔더 조인트 사이에 양호한 접착을 제공할 수 있도록 유동해야 한다.
본 발명은 B-스테이지형 또는 예비성형된 언더필 캡슐화제 조성물을 전자 부품, 가장 일반적으로는 칩 스케일 패키지(CSP)를 기판에 적용하는 데에 활용하는 방법에 관한 것이다. 그러한 조성물 중 한 가지는 페녹시 수지, 팽창성 폴리머 구(球) 또는 열경화성 조성물, 선택적으로 고분자량 에폭시 수지와 같은 에폭시 수지, 용매, 선택적으로 무수 이미다졸 촉매 또는 그에 대등한 잠재적 촉매, 및 선택적으로 플럭싱제 및/또는 습윤제를 포함하는 열가소성 수지 시스템을 포함한다. 필요에 따라서는 여러 가지 다른 첨가제, 예컨대 접착 촉진제, 유동 첨가제 및 레올로지 개질제(rheology modifier) 등을 첨가할 수도 있다. 상기 언더필 캡슐화제는 기판이나 부품 상에 평활하고 비점착성인 코팅을 제공하기 위한 B-스테이지형일 수 있다. 다른 구현예에서, 언더필 캡슐화제는 예비성형 필름이다. 두 구현예 모두에서, 팽창성 충전재는 고온이 적용되면 팽창하여 조립체의 원하는 부분에서 밀폐된 셀형(closed-cell) 포말 구조(foam structure)를 형성한다. 상기 방법은 부품 또는 기판에 언더필을 적용하는 단계, 상기 부품과 기판을 접착하는 단계, 및 상기 팽창성 열가소성 또는 열경화성 조성물을 포말화시키는 데 충분한 온도로 조립체를 가열하는 단계를 포함한다. 언더필은 선택적으로 CSP의 일부분, 예를 들면 외주에 솔더 범프들 사이의 분리된 점(discrete dot)으로 또는 솔더 범프의 열 사이의 그리드 패턴으로 적용될 수 있다. 에폭시 수지, 무수물 경화제 및 촉매를 함유하는 제2의 예비적용 언더필 조성물을 별도로, 또는 포말형 언더필과 함께 적용할 수도 있다. 제2 조성물은 감압성 접착제로 작용할 수 있고, CSP의 일부분, 예를 들면 솔더 범프에 선택적으로 적용할 수 있다. 상기 조성물의 감압성 접착제 성질은 어셈블리 공정중에 전자 조립체를 함께 유지하기 위한 충분한 접착성을 제공한다. 비유동성 언더필과 마찬가지로, 본 발명의 감압성 조성물은 금속 패드에 대한 접속을 촉진하도록 솔더를 플럭싱하는 작용도 하므로, 솔더 페이스트나 플럭스와 같은 별도의 처리 보조제가 필요하지 않다.
도 1은 리플로우 전후에 성형가능한 언더필을 가진 조립체의 도면이다.
도 2는 리플로우 전후에 성형가능한 언더필을 그 주위에 가진 조립체의 도면이다.
본 발명의 언더필 캡슐화제 조성물에 사용되는 수지는 경화성 화합물일 수 있으며, 이는 상기 수지가 중합될 수 있음을 의미한다. 본원에서 사용하는 경화라 함은 가교결합(cross-linking)을 수반한 중합을 의미하는 것으로 한다. 해당 분야에서 이해되는 바와 같이, 가교결합은 원소, 분자군(molecular group) 또는 화합물의 브리지(bridge)에 의해 2개의 폴리머 사슬이 결합되는 것이며, 일반적으로 가열되면 일어난다.
팽창성 충전재를 함유하는 열가소성 또는 열경화성 수지 시스템은, CSP 및 BGA를 포함하는 에리어 어레이 소자(area array device)와 같은 전자 부품 상에 B-스테이지형 액체 물질 또는 적층 필름으로서 포뮬레이션되고 예비적용될 수 있다. 이러한 두 상황에서, 팽창성 충전재는 부품에 캡슐화제를 초기에 적용한 후에도 팽창되지 않은 상태로 유지된다. 이어서, 캡슐화제를 함유하는 부품을 솔더 페이스 트 및/또는 플럭스를 사용하여 기판 상에 장착하고, 리플로우 오븐을 통과시켜 상기 오븐에서 부품들을 회로에 전기적으로 연결시킨다. 리플로우 공정중 팽창되지 않은 폴리머 구는 팽창되어 원하는 영역, 통상적으로 솔더 조인트들 사이의 영역을 밀폐된 셀형 포말 구조체로 채운다.
본 발명의 언더필 캡슐화제 조성물의 성분들은, 1종 이상의 페녹시 수지, 고온에서 팽창될 수 있는 열가소성 또는 열경화성 폴리머, 및 1종 이상의 용매의 블렌드를 포함한다. 선택적으로, 플럭싱제, 공기 방출제(air release agent), 유동 첨가제, 접착 촉진제, 레올로지 개질제, 계면활성제, 무기 충전재 및 기타 성분이 포함될 수 있다. 구체적으로, 상기 성분들은 특정 수지를 사용하기 위해 필요한 성질들의 균형을 얻도록 선택된다. 용매는, 수지(들)을 용해함으로써, 상기 조성물을 스핀 코팅, 스크린 인쇄 또는 스텐실 인쇄를 통해 CSP 패널 상에 액체로서 적용하기에 적합한 점도를 가진 액체로 만들도록 선택된다. 상기 언더필 시스템은 또한 고체상의 예비성형된 적층 필름으로서 적용될 수 있다.
바람직한 실시예에서, 상기 조성물은 용매를 함유하고, B-스테이지형이다. 즉, 상기 조성물은 기판에 부착할 전자 부품 상에 평활한 비점착성 코팅을 형성하는 초기 응고가 가능하다. B-스테이지 응고는 약 60℃ 내지 약 150℃ 범위의 온도에서 일어나는 것이 바람직하다. 이 온도에서, 팽창성 충전재는 팽창되지 않는다. B-스테이지 공정 후, 각각의 CSP 내부에 CSP 패널의 명확한 다이싱을 보장하도록 CSP 패널 상에 평활한 비점착성 고체 코팅이 얻어진다. 최종적 경화의 완결은 솔더 리플로우 온도 프로파일에 노출시키는 동안에 일어난다. 팽창성 충전재는 최종 경화를 형성하는 데 필요한 것과 동일한 솔더 리플로우 조건 하에서 팽창한다. 일반적으로 상기 조성물의 최종 경화는 상호접속이 형성된 후에 일어난다. 납/주석 공융 솔더의 경우에, 상호연결의 형성은 솔더의 융점, 즉 183℃보다 높은 온도에서 일어난다. 또 다른 바람직한 실시예에서, 상기 조성물은 예비성형된 적층 필름이다. 상기 필름은 페녹시 수지이지만, 팽창성 구체와 함께 컴파운드를 이룬 열가소성 폴리에스테르, 폴리아미드, 폴리우레탄, 폴리올레핀 등도 사용될 수 있을 것이다. 본 발명의 언더필 조성물 용도에 적합한 페녹시 수지의 예로는 고분자량 고체가 포함된다. 그러한 예는 Inchem사로부터 구입 가능한 상품명 PKHC, PKHH, HC 및 HH인 수지, 또는 이들 수지와 엑상 에폭시 수지의 블렌드이다.
언더필에서 활용되는 팽창성 충전재는 원하는 영역을 채우는 밀폐된 셀형 포말을 충분히 생성할 수 있어야 한다. 보통, 원하는 영역은 솔더 조인트를 둘러싸는 표면적 전체이거나 조립체의 외주의 선이다. 바람직한 팽창성 충전재는 팽창성 열가소성 마이크로 벌룬(micro balloon)으로, 예를 들면 Akzo Nobel사(스웨덴)로부터 구입할 수 있는 상품명 098DUX 120, 091DU, 092DU, 095DU 등이다. 이들 마이크로 구체는 이소옥탄으로 채워져 있으며 저온에서 안정하다. 상기 마이크로 벌룬은 언더필의 B-스테이지가 일어나는 온도인 160℃보다 낮은 온도에서는 팽창되지 않는다. 상기 마이크로 구체는 160℃보다 높은 온도에서 팽창하여, 일반적으로 공융 납땜 공정에서 경화되는 최고 온도인 약 220℃에서 최대 팽창 상태에 도달한다. 마이크로 구체가 팽창되면, 이들 구체는 언더필 매트릭스 내에서 밀폐된 셀형 구조를 형성한다. 포말 구조를 제공하기 위해 활용되는 다른 물질로는 화학적 발포제 (blowing agent)가 포함된다.
조성물의 점도를 조절하기 위해 용매가 사용된다. 바람직하게는, 상기 용매는 약 150℃보다 낮은 온도에서 일어나는 B-스테이지 공정중에 또는 필름이 형성되는 동안 증발한다. 에폭시 수지와 페놀 수지를 용이하게 용해시키는 공용매(common solvent)를 사용할 수 있다. 활용할 수 있는 용매의 예로는 에스테르, 알코올, 에테르, 및 그 밖에 조성물 중의 에폭시 수지와 페놀 수지를 용해시키는 안정한 공용매가 포함된다. 바람직한 용매는 프로필렌글리콜 메틸에테르 아세테이트(PGMEA)이다. 팽창성 마이크로 구체의 부분을 조금이라도 용해시키는 용매는 피해야 한다.
본 발명의 언더필 캡슐화제의 바람직한 일실시예는 1종 이상의 페녹시 수지, 1종 이상의 팽창성 충전재, 용매, 및 필요에 따른 다른 성분들을 포함한다. 상기 언더필의 수지 성분은 B-스테이지형 조성물의 약 10 중량% 내지 약 60 중량%, 바람직하게는 약 20 중량% 내지 약 40 중량%의 범위로 포함된다. 상기 언더필의 팽창성 충전재 성분은 B-스테이지형 조성물의 약 0.02 중량% 내지 약 10 중량%, 바람직하게는 약 0.1 중량% 내지 약 5 중량%의 범위로 포함된다. 마지막으로, 계면활성제, 공기 방출제, 유동 첨가제, 레올로지 개질제, 화학적 발포제 및 접착 촉진제와 같은 선택적인 성분들은 B-스테이지형 조성물의 약 0.01 중량% 내지 약 5 중량% 범위로 조성물에 첨가될 수 있다.
B-스테이지형 액체로서 팽창성 충전재를 함유하는 조성물을 활용하기 위해서, 언더필을 먼저, 개별적 부품 상에 직접 도포하거나, 스크린 인쇄, 스핀 코팅, 스텐실 인쇄 또는 솔더 범프의 열 사이에 니들을 통해 분배함으로써 부품의 패널에 도포한다. 코팅된 칩은 초기에 B-스테이지 온도로 가열되고, 조성물은 응고된다. 바람직하게, 이러한 가열에 의해 평활하고 비점착성이며 마이크로 구체의 팽창을 일으키지 않는 코팅이 얻어진다. 코팅의 두께는 솔더 범프 직경의 약 10∼30%인 것이 바람직하다. B-스테이지 가열에 이어서, 솔더 범프 선단(tip)은 플라즈마 에칭 처리되거나, 실장 기계에서의 부품 인식을 촉진하도록 용매로 세정될 수 있다. B-스테이지형 조성물을 가진 부품들은 금속 패드 커넥션 상에 위치한 솔더 범프를 구비한 기판 상에 놓여진다. 부품의 올바른 정렬을 유지하고 플럭싱 및 솔더 조인트 형성을 촉진시키기 위해 솔더 페이스트 또는 표준 플럭스가 필요하다. 조립체 전체를 약 183℃(납/주석 솔더를 사용하는 경우)의 온도로 가열한다. 이 두 번째 가열에 의해 기판과 칩 사이에 상호연결이 형성되고 마이크로 구체가 팽창되어 부품과 기판 사이의 갭이 메워진다.
본 발명의 언더필 캡슐화제를 적층 필름으로 활용하기 위해, 필름을 캐리어 필름 상에 예비 캐스팅한 다음 팽창성 충전재의 팽창 개시 온도보다 낮은 온도에서 건조한다. 캐리어 필름을 제거한 후, 상기 시스템의 연화 온도에서 부품의 일부분 또는 전체 면적 상에 언더필을 진공 적층한다. 마지막으로, 솔더 범프 선단을 플라즈마 에칭을 통해, 또는 용매로 세척함으로써 세정하면 부품은 실장 준비 상태에 있게 된다. 대안적으로, 필름을 그리드, 메쉬, 박층 스트립 또는 사각형 패턴 등의 여러 가지 형상으로 예비 절단하여 부품 상에 실장하거나 적층할 수 있다. 이와 같이 하여 솔더 범프와 언더필 사이의 접촉을 피할 수 있고, 그에 따라 플라즈 마 에칭 또는 용매를 사용한 세척의 필요성을 배제할 수 있다. 실장 후, 부품을 리플로우 처리하여 팽창성 충전재를 팽창시켜 밀폐된 셀형 구조체로 만든다. B-스테이지형 필름과 적층 필름의 적용은 모두 부품 실장 전에 솔더 페이스트의 스텐실 인쇄를 필요로 한다.
도포 시 감압성 접착제로 작용하는 플럭싱 언더필 조성물을 별도로, 또는 팽창성 충전재를 가진 언더필과 함께 전자 부품에 예비적용할 수도 있다. 상기 조성물은 에폭시 수지, 무수물 경화제 및 촉매를 함유한다. 공기 방출제 및 충전재 등의 다른 재료도 필요에 따라 첨가할 수 있다. 상기 성분들은 특별한 수지에 사용하기 위해 원하는 성질들의 밸런스를 얻도록 특정하여 선택될 수 있다. 상기 조성물은 부품의 부분, 예를 들면 솔더 범프에 선택적으로 적용할 수 있다. 상기 조성물의 감압성 접착제 성질은 어셈블리 공정중에 전자 조립체를 함께 유지하기 위한 충분한 접착성을 제공한다. 비유동성 언더필과 마찬가지로, 본 발명의 조성물은 금속 패드 접속부에 솔더를 플럭싱하는 작용도 하므로, 솔더 페이스트나 플럭스와 같은 별도의 처리 보조제가 필요하지 않다. 예비적용된 플럭스 가능 언더필 조성물은 초기에 실온에서 감압성 접착제의 성질을 제공하며, 팽창성 조성물이나 기타 언더필 조성물과 함께 또는 그러한 조성물 없이 사용될 수 있다. 언더필 조성물은 충분한 열이 적용되면 경화되어 비점착성으로 된다. 언더필은 솔더 범프와 같이 기판과 CSP 사이에 위치한 커넥터의 선단에, 필름으로서 또는 솔더 범프의 전부 도는 일부를 따라 적용될 수 있다. 에폭시 무수물 조성물은 주변 저장 조건 하에서 안정하다.
본 발명의 언더필 조성물에 사용하기에 적합한 에폭시 수지의 예로는 비스페놀-A 및 비스페놀-F의 단일 작용성 및 다작용성 글리시딜 에테르 및 지환족 에폭시 수지 또는 그 조합이 포함된다. 지환족 에폭사이드는 1분자당 하나 이상의 1,2-에폭시기를 함유하는 비글리시딜(non-glycidyl) 에테르 에폭사이드로부터 선택되는 것이 바람직하다.
비글리시딜 에테르 에폭사이드와 별도로 또는 그와 조합한 글리시딜 에테르 에폭사이드가 본 발명에서 바람직하다. 이러한 형태의 바람직한 에폭시 수지는 비스페놀 A 또는 비스페놀 F 에폭시 수지이다. 이들 수지는 일반적으로 1몰의 비스페놀 F 또는 비스페놀 A 수지와 2몰의 에피클로로히드린의 반응에 의해 제조된다. 에폭시 수지의 또 다른 바람직한 형태는 에폭시 노볼락 수지이다. 에폭시 노볼락 수지는 보통 페놀 수지와 에피클로로히드린의 반응에 의해 제조된다. 바람직한 에폭시 노볼락 수지는 폴리(페닐글리시딜에테르)-코-포름알데히드이다. 비페닐형 에폭시 수지도 본 발명에서 활용될 수 있다. 이 형태의 수지는 보통 비페닐 수지와 에피클로로히드린의 반응에 의해 제조된다. 활용할 수 있는 에폭시 수지의 또 다른 형태는 디사이클로펜타디엔-페놀 에폭시 수지, 나프탈렌 수지, 에폭시 작용성 부타디엔 아크릴로니트릴 코폴리머, 에폭시 작용성 폴리디메틸 실록산 및 이들의 혼합물이다. 상업적으로 입수할 수 있는 비스페놀-F형 수지는 미국 뉴저지주 메이플 에이드 소재 CVC Specialty Chemicals사 제품인 8230E 및 Resolution Performance Products LLC사 제품인 RSL1739 등이다. 비스페놀-A형 수지로는 Resolution Technology사 제품 EPON 828을 상업적으로 입수할 수 있고, 비스페놀-A 와 비스페놀-F의 블렌드로는 Nippon Chemical Company사 제품 ZX-1059를 입수할 수 있다.
본 발명에서 사용하기에 적합한 무수물 경화제의 예는 지환족 무수물, 방향족 무수물, 폴리안하이드라이드 및 이들의 혼합물이다. 가장 바람직한 무수물을 폴리세바식 폴리안하이드라이드로서, Lonza Chemical사로부터 입수할 수 있다. 다른 바람직한 무수물 경화제는 폴리아젤라익 폴리안하이드라이드 및 폴리아디픽 폴리안하이드라이드이다. 활용할 수 있는 그 밖의 무수물에는 메틸헥사헤이드로프탈산 무수물, 헥사하이드로프탈산 무수물, 테트라하이드로프탈산 무수물, 프탈산 무수물, 비스페닐 이무수물, 벤조페논 테트라카르복시산 이무수물, 및 이들의 혼합물이 포함된다.
수지와 무수물 경화제 이외에, 예비적용 언더필 조성물에는 촉매로서 이미다졸, 이미다졸염, 또는 그 밖의 적합한 촉매가 포함된다.
원하는 성질을 가진 조성물을 제조하기 위해 상기 조성물에 부가적 성분을 첨가할 수 있다. 예를 들면, 단일 작용성 반응성 희석제는 경화된 언더필의 물리적 성질에 불리한 영향을 주지 않고 점도의 증가를 점진적으로 지연시킬 수 있다. 바람직한 희석제로는 p-tert-부틸-페닐 글리시딜에테르, 알릴 글리시딜에테르, 글리세롤 디글리시딜에테르, 알킬페놀의 글리시딜에테르(Cardolite Corporation사 제품 Cardolite NC513을 상업적으로 입수할 수 있음), 및 부탄디올디글리시딜에테르(Aldrich사의 BDGE를 상업적으로 입수할 수 있음)가 포함되며, 그 밖의 희석제를 활용할 수도 있다. 부품 본딩 공정 및 이어지는 솔더 조인트 리플로우 및 경화 공 정중에 보이드(void) 형성의 방지를 보조하기 위해 계면활성제를 사용할 수 있다. 활용할 수 있는 여러 가지 계면활성제로는 유기 아크릴 폴리머, 실리콘, 폴리옥시에틸렌/폴리옥시프로필렌 블록 코폴리머, 에틸렌디아민계 폴리옥시에틸렌/폴리옥시프로필렌 블록 코폴리머, 폴리올계 폴리옥시알킬렌, 지방산 알코올계 폴리옥시알킬렌, 지방산 알코올 폴리옥시알킬렌 알킬에테르 및 이들의 혼합물이 포함된다. 상기 이외에, 필요에 따라 커플링제, 공기 방출제, 유동 첨가제, 접착 촉진제 및 그 밖의 성분을 첨가할 수도 있다.
본 발명의 조성물의 바람직한 실시예는, 1종 이상의 에폭시 수지, 무수물 경화제, 이미다졸계 촉매, 및 필요에 따라 기타 성분을 포함한다. ㅅ아기 조성물은 약 30 중량% 내지 약 98 중량% 범위, 바람직하게는 약 50 중량% 내지 약 90 중량% 범위의 에폭시 수지를 포함한다. 상기 조성물은 또한, 약 2 중량% 내지 약 70 중량% 범위, 바람직하게는 약 30 중량% 내지 약 50 중량% 범위의 무수물 경화제를 포함한다. 촉매로서 이미다졸 또는 이미다졸염이 첨가된다. 상기 촉매는 약 0.01 중량% 내지 약 10 중량% 범위, 바람직하게는 약 0.1 중량% 내지 약 5 중량% 범위의 언더필 조성물을 포함한다. 마지막으로, 계면활성제, 공기 방출제, 유동 첨가제, 레올로지 개질제 및 접착 촉진제와 같은 선택적 성분들을 상기 조성물의 약 0.01 중량% 내지 약 5 중량%의 범위로 상기 조성물에 첨가할 수 있다.
감압성 예비적용 언더필 조성물은 실온에서 약간 점착성인 농도를 갖는 것이 바람직하다. 이 농도는 CSP와 함께 사용하는 동안 초기 접착성을 제공한다. 사용 시, 예비적용 언더필은 원하는 두께로, 바람직하게는 CSP의 솔더 범프 높이의 약 10% 내지 약 70%로 릴리스 라이너(release liner) 상에 코팅된다. 상기 코팅은 용융 온도보다 약간 높은 온도로 유지한다. CSP 솔더 범프 어레이를 코팅 내에 침지한 다음, 언더필 표면을 평탄하게 만들기 위해 실온에서 릴리스 라이너와 같은 비점착성 표면 상에 프레싱한다. 예비적용 언더필의 코팅은 상기 침지 공정중에 CSP의 선단에 형성된다. CSP의 선단에서 상기 재료가 실온까지 냉각되면 약간 접착성 농도로 응고된다. 이 시점에서 CSP를 릴리스 라이너로부터 꺼내면, 상기 CSP는 부가적인 플럭스나 솔더 페이스트를 일체 도포하지 않고 원하는 기판의 자리에 올려놓을 수 있는 상태가 된다. 이와는 다른 실시예에서, 언더필 재료를 가열 시린지를 통해 미리 측정된 양으로 분배할 수 있다. 이 실시예에서, 언더필이 CSP 상에 자동 레벨링될 수 있도록 CSP를 예열하는 것이 바람직하다. 예비적용된 언더필은 실온에서 매우 안정하며, 용매가 없으므로 예비적용 후에도 수축하지 않는다. 예비적용된 플럭싱 언더필은 CSP를 기판 상의 정위치에 유지시킬 수 있는 충분한 점착성을 제공한다. 표준 공융 리플로우 공정중에 열을 받으면, 예비적용 플럭싱 언더필은 용융하여 점도가 낮아지고, 솔더 습윤 및 이어지는 솔더 조인트 접속을 촉진하도록 솔더와 금속 패드에 원하는 플럭싱을 제공한다. 냉각하면, 에비적용 플럭싱 언더필은 경화되어, 솔더 조인트에 대해 기계적 및 열적 충격으로부터 보호하기 위한 보강력을 제공하는 낮은 모듈러스의 열경화 화합물이 된다.
대안적으로, 예비적용된 플럭스 가능 언더필은 CSP의 바닥에서 필름으로서, 솔더 범프의 높이에 비해 중간 두께로 적용될 수 있다. 이 방식으로 조성물을 적용하기 위해, 약 60∼85℃ 범위의 온도에서, 솔더 범프의 약 10∼70% 범위의 두께 로, 언더필을 릴리스 라이너에 적용한다. 재료가 냉각되면, CSP를 약간의 압력으로 코팅 상에 위치시킴으로서 솔더 범프가 조성물 내에 확실히 침투하도록 한다. 이어서, 라이너를 제거하고, 재료를 CSP에 이송한다. 이러한 공정을 통해, 침지 공정을 통해 첨가되는 양보다 많은 언더필 재료가 CSP에 첨가된다. 부가적 물질은 보강성을 더 높이고 성능을 더 양호하게 할 수 있다. 솔더 범프 높이의 부분적 분획으로 언더필을 적용하는 것의 또 다른 이점은, 리플로우 공정중에 CSP 밑으로부터 휘발성 화합물이 빠져 나갈 수 있는 공간이 제공된다는 점이다.
에비적용된 언더필 조성물은 또한 비-감압성 포맷으로도 활용될 수 있다. 상기 조성물이 감압성이 아닌 경우에, 기판 또는 CSP는 기판에 CSP를 부착하는 데 필요한 점착성을 생성하기 위해 가열되어야 한다.
도 1은 리플로우 후 팽창성 충전재의 팽창을 나타낸다. 전기 부품(1)에는 초기에 언더필(1)의 B-스테이지형 층 또는 필름 층과 솔더 범프(3)가 제공된다. 리플로우 후, 전기 부품과 기판(4)의 조립체는 밀폐된 셀형 구조(5)를 가진 팽창된 언더필(2A)을 갖게 된다. 도 1에서, 언더필은 부품과 기판 사이의 솔더 범프의 실질적으로 내외부 영역 전체를 메우고 있다. 도 2는 다른 방식의 적용을 예시하는 것으로 여기서는 언더필(2)이 부품(1)의 외주에 적용되어 있다. 팽창된 언더필(2A)은 리플로우 후 부품의 외주에, 밀폐된 셀형 구조를 가진 것으로 도시되어 있다.
이하의 실시예를 참조하여 본 발명을 더 잘 이해할 수 있을 것이다.
실시예 1
다음과 같이 열가소성 및 열경화성 언더필 조성물을 제조했다(모든 성분의 양은 중량%로 나타냄). 용매와 수지의 혼합물을 프로펠러 교반기가 장착된 혼합 용기에 넣는다. 이어서 팽창성 충전재를 가하고 균질한 상태로 될 때까지 5∼10분간 혼합한다. 다음으로, 진공 하에 기포 제거를 촉진하기 위해 계면활성제를 가한다. 상기 혼합물을 진공 챔버 내에서 ＞28 in Hg의 압력으로 5분간 탈가스 처리한다. 얻어지는 열가소성 언더필의 포뮬레이션을 표 1에 제시한다.
[표 1] 팽창성 충전재를 구비한 열가소성 언더필
재료 포뮬레이션 A 포뮬레이션 B
PKHS-30PMA1 19.8 20.0
Byk-A-5002 0.05 0.05
098 DUX 120 0.2 0.1
1: Inchem사로부터 입수가능한, PGMEA 중의 페녹시 수지 용액
2: BYK Chemie사로부터 입수가능한 공기 방출 첨가제
포뮬레이션 A에 대해 드롭 충격을 포함하는 여러 가지 성질을 시험하고, 그 결과를 표 2에 제시한다.
[표 2] 팽창성 충전재를 구비한 언더필의 성능
성능 특성 값
25℃에서 DMA에 의한 저장 모듈러스 97.5Mpa
피크 탄젠트 델타 C 100
25℃에서 DMA*에 의한 저장 모듈러스 112Mpa
수분 흡수율* ＜0.1%
낙하 성능** 50방울
낙하 성능(언더필 없음) 5방울
*: 30℃/60% 상대습도에서 7일간
**: 높이 2m(60mil FR-4 기판, pBGA-169 부품, 솔더 직경=24mil)
표 2에 기재된 바와 같이, 상기 부품의 성능은 언더필이 없는 부품의 성능에 비해 현저히 향상된다.
실시예 2
표 3에 수록된 성분을 갖는, 감암성 예비적용된 플럭싱 언더필의 포뮬레이션을 제조했다.
[표 3] 감압성 예비적용된 플럭싱 언더필
성분 중량%
CVD8230E* 54.02
폴리세바식 폴리안하이드라이드 45.73
2-페닐이미다졸 포스페이트 0.25
*: 비스페톨-A/비스페놀-F 에폭시 수지 블렌드
동 기술 분야의 당업자라면 이해할 수 있는 바와 같이, 본 발명의 사상과 범위를 벗어나지 않고 본 발명에 대한 여러 가지 변형 및 변경이 이루어질 수 있다. 본원에 기재된 특정한 실시예들은 단지 예로서 제시되는 것이며, 본 발명은 첨부된 청구의 범위 및 동 청구범위에 귀속되는 모든 등가물에 의해서만 한정되어야 한다.

Claims (33)

  1. 하나 이상의 표면 실장 부품(surface mount component)을 제조하는 방법에 있어서,
    a) 1종 이상의 팽창성(expandable) 충전재를 함유하는 언더필 캡슐화제(underfill encapsulant)를 실리콘 칩 패키지에 적용하는 단계;
    b) 상기 캡슐화제가 평활한 비점착성 코팅으로 응고되도록 상기 실리콘 칩 패키지 상의 상기 캡슐화제를 B-스테이지(B-stage) 처리하는 단계;
    c) 상기 실리콘 칩 패키지를 기판에 부착하여 조립체를 형성하는 단계; 및
    상기 팽창성 충전재가 팽창하여 상기 언더필 내에 밀폐된 셀형(closed-cell) 구조를 형성하도록 상기 조립체에 열을 가하는 단계
    를 포함하는 표면 실장 부품의 제조 방법.
  2. 제1항에 있어서,
    상기 캡슐화제를 스핀 코팅, 스크린 인쇄 또는 스텐실 인쇄를 통해 패키지 패널에 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  3. 제1항에 있어서,
    상기 1종 이상의 충전재가 마이크로 구체(microsphere), 팽창성 벌룬(balloon) 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 것을 특징으로 하 는 표면 실장 부품의 제조 방법.
  4. 제1항에 있어서,
    상기 1종 이상의 팽창성 충전재가 상기 캡슐화제의 약 0.1 중량% 내지 약 10 중량% 범위로 포함되어 있는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  5. 제1항에 있어서,
    상기 1종 이상의 팽창성 충전재가 약 150℃보다 높은 온도에 노출되면 팽창되는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  6. 제1항에 있어서,
    상기 캡슐화제가 필름 형태로 제공되는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  7. 노출된 선단(tip)과 적어도 하나의 측면을 가진 하나 이상의 솔더 범프를 수용하는 하나 이상의 표면 실장 부품을 제조하는 방법에 있어서,
    a) 1종 이상의 팽창성 충전재를 함유하는 언더필 캡슐화제를 상기 부품에 적용하는 단계;
    b) 상기 부품을 기판에 부착하여 조립체를 형성하는 단계; 및
    c) 상기 팽창성 충전재가 팽창하여 상기 캡슐화제 내에 밀폐된 셀형 구조를 형성하도록 상기 조립체에 열을 가하는 단계
    를 포함하는 표면 실장 부품의 제조 방법.
  8. 제7항에 있어서,
    상기 하나 이상의 솔더 범프의 선단에 감압성(pressure sensitive)의 플럭싱 가능한(fluxable) 언더필 캡슐화제를 위치시키는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  9. 제7항에 있어서,
    상기 감압성의 플럭싱 가능한 언더필 캡슐화제를 상기 솔더 범프의 적어도 일면의 적어도 일부분에 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  10. 제7항에 있어서,
    상기 캡슐화제를 상기 솔더 범프 높이의 약 10% 내지 약 70% 범위의 두께로 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  11. 노출된 선단과 적어도 하나의 측면을 가진 하나 이상의 솔더 범프를 수용하는 하나 이상의 표면 실장 부품을 제조하는 방법에 있어서,
    a) 언더필 캡슐화제의 융점보다 높은 온도에서 언더필 캡슐화제를 제공하는 단계;
    b) 상기 솔더 범프 중 적어도 하나에 상기 언더필 캡슐화제의 코팅이 형성되도록 상기 부품을 상기 언더필 캡슐화제와 접촉시키는 단계; 및
    c) 상기 코팅이 응고되어 점착성 경정성(tacky consistency)을 갖는 온도로 상기 언더필 캡슐화제를 냉각하는 단계
    를 포함하는 표면 실장 부품의 제조 방법.
  12. 제11항에 있어서,
    상기 하나 이상의 솔더 범프의 선단에 감압성의 플럭싱 가능한 언더필 캡슐화제를 위치시키는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  13. 제11항에 있어서,
    상기 감압성의 플럭싱 가능한 언더필 캡슐화제를 상기 솔더 범프의 적어도 일면의 적어도 일부분에 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  14. 제11항에 있어서,
    상기 캡슐화제를 상기 솔더 범프 높이의 약 10% 내지 약 70% 범위의 두께로 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  15. 제11항에 있어서,
    상기 코팅이 점착성을 갖게 되도록 상기 부품을 가열하는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  16. 제11항에 있어서,
    상기 표면 실장 부품을 기판과 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  17. 제11항에 있어서,
    상기 캡슐화제를 릴리스 라이너(release liner) 상에 제공하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  18. 제17항에 있어서,
    상기 릴리스 라이너로부터 상기 부품을 제거하는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  19. 제11항에 있어서,
    시린지(syringe)를 통해 상기 캡슐화제를 제공하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  20. 제11항에 있어서,
    상기 언더필 캡슐화제가 1종 이상의 에폭시 수지, 무수물 경화제 및 1종 이상의 촉매를 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  21. 제11항에 있어서,
    상기 언더필 캡슐화제가 상기 부품과 상기 기판 사이의 접속부(connection)를 플럭싱하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  22. 노출된 선단과 적어도 하나의 측면을 가진 하나 이상의 솔더 범프를 수용하는 하나 이상의 표면 실장 부품을 제조하는 방법에 있어서,
    a) 제1 언더필 캡슐화제를 상기 부품에 적용하는 단계;
    b) 제2 언더필 캡슐화제의 융점보다 높은 온도에서 제2 언더필 캡슐화제를 제공하는 단계;
    c) 상기 솔더 범프 상에 상기 언더필 캡슐화제의 코팅이 형성되도록 CSP 또는 BGA를 상기 제2 언더필 캡슐화제와 접촉시키는 단계; 및
    c) 상기 코팅이 응고되어 점착성 경정성을 갖는 온도로 상기 제2 언더필 캡슐화제를 냉각하는 단계
    를 포함하는 표면 실장 부품의 제조 방법.
  23. 제22항에 있어서,
    상기 제2 언더필 캡슐화제를 상기 하나 이상의 솔더 범프의 선단에 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  24. 제22항에 있어서,
    상기 제2 언더필 캡슐화제를 상기 솔더 범프의 적어도 일측면의 일부에 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  25. 제22항에 있어서,
    상기 제1 언더필 캡슐화제를 상기 솔더 범프 높이의 약 10% 내지 약 70% 범위의 두께로 적용하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  26. 제22항에 있어서,
    상기 제1 언더필 캡슐화제가 1종 이상의 팽창성 충전재를 함유하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  27. 제26항에 있어서,
    상기 팽창성 충전재가 팽창하여 상기 제1 언더필 캡슐화제 내에 밀폐된 셀형 구조를 형성하도록, 상기 조립체에 열을 가하는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  28. 제22항에 있어서,
    상기 제2 캡슐화제를 릴리스 라이너 상에 제공하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  29. 제27항에 있어서,
    상기 릴리스 라이너로부터 상기 부품을 제거하는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  30. 제22항에 있어서,
    시린지를 통해 상기 캡슐화제를 제공하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  31. 제22항에 있어서,
    상기 코팅이 비점착성으로 되도록 상기 부품을 가열하는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  32. 제22항에 있어서,
    상기 부품을 기판에 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
  33. 제22항에 있어서,
    상기 제1 언더필 캡슐화제를 상기 표면 실장 부품 상에서 B-스테이지 처리하는 것을 특징으로 하는 표면 실장 부품의 제조 방법.
KR1020057022354A 2003-05-23 2004-05-18 예비적용된 언더필 캡슐화제의 이용 방법 KR20060009954A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/444,398 2003-05-23
US10/444,398 US7047633B2 (en) 2003-05-23 2003-05-23 Method of using pre-applied underfill encapsulant

Publications (1)

Publication Number Publication Date
KR20060009954A true KR20060009954A (ko) 2006-02-01

Family

ID=33450648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022354A KR20060009954A (ko) 2003-05-23 2004-05-18 예비적용된 언더필 캡슐화제의 이용 방법

Country Status (6)

Country Link
US (2) US7047633B2 (ko)
EP (2) EP2037494A2 (ko)
JP (1) JP2007500455A (ko)
KR (1) KR20060009954A (ko)
CN (1) CN100414677C (ko)
WO (1) WO2004114374A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPS323802A0 (en) * 2002-06-27 2002-07-18 University Of Newcastle Research Associates Limited, The Toughening of thermosets
US7004375B2 (en) * 2003-05-23 2006-02-28 National Starch And Chemical Investment Holding Corporation Pre-applied fluxing underfill composition having pressure sensitive adhesive properties
JP4426526B2 (ja) 2003-07-17 2010-03-03 ハネウエル・インターナシヨナル・インコーポレーテツド 最新式のマイクロエレクトロニクス用途およびデバイス用の平坦化膜およびそれらの製造方法
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US20050212105A1 (en) * 2004-03-23 2005-09-29 Walk Michael J Integrated circuit die and substrate coupling
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
US20060177966A1 (en) * 2005-02-09 2006-08-10 Jayesh Shah Package or pre-applied foamable underfill for lead-free process
DE102005010272A1 (de) 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
KR101242945B1 (ko) * 2005-10-20 2013-03-12 나믹스 코포레이션 전자부품 실장 방법
US7256503B2 (en) 2006-02-27 2007-08-14 International Business Machines Corporation Chip underfill in flip-chip technologies
DE102006019992A1 (de) * 2006-04-26 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben
WO2008021200A1 (en) * 2006-08-09 2008-02-21 Dow Global Technologies, Inc. Multi-segment expandable polymer compositions which expand in a controllable direction
WO2009002556A1 (en) * 2007-06-27 2008-12-31 Gentex Corporation Electrochromic device having an improved fill port plug
US8345345B2 (en) 2007-06-27 2013-01-01 Gentex Corporation Electrochromic device having an improved fill port plug
EP2260512A4 (en) * 2008-03-19 2016-04-06 Henkel Ltd METHOD FOR PRODUCING A SEMICONDUCTOR SEALING OR CIRCUIT ASSEMBLY USING A FLUX REFILLING COMPOSITION APPLIED TO SOLDERING CONTACT POINTS IN A PERMANENT PROCESSING
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
US20110122590A1 (en) * 2009-11-23 2011-05-26 Dow Global Technologies Inc. Epoxy resin formulations for underfill applications
KR101560039B1 (ko) 2010-06-08 2015-10-13 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
CN101894772B (zh) * 2010-06-28 2012-05-23 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备
JP5482605B2 (ja) * 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法
JP5707110B2 (ja) * 2010-11-26 2015-04-22 デクセリアルズ株式会社 導電性接着材料、太陽電池モジュール及びその製造方法
WO2012106191A2 (en) * 2011-02-01 2012-08-09 Henkel Corporation Pre- cut wafer applied underfill film
KR101997293B1 (ko) * 2011-02-01 2019-07-05 헨켈 아이피 앤드 홀딩 게엠베하 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
US8994174B2 (en) * 2011-09-30 2015-03-31 Intel Corporation Structure having a planar bonding surface
JP6127403B2 (ja) * 2012-07-25 2017-05-17 富士通株式会社 電子部品の実装方法及び中間シート
WO2014151083A1 (en) 2013-03-15 2014-09-25 Gentex Corporation Fill port plugs for electrochromic devices
KR20220009982A (ko) * 2013-08-02 2022-01-25 알파 어셈블리 솔루션스 인크. 양면 보강 재료의 도포 방법
US9596756B2 (en) 2013-09-06 2017-03-14 Apple Inc. Electronic device with printed circuit board noise reduction using elastomeric damming and damping structures
US9441070B2 (en) 2013-09-11 2016-09-13 Rohm And Haas Electronic Materials Llc Divinylarene dioxide compositions having reduced volatility
US9454054B2 (en) 2013-11-18 2016-09-27 Magna Mirrors Of America, Inc. Electro-optic mirror element and process of making same
WO2016094700A1 (en) * 2014-12-10 2016-06-16 Robert Bosch Gmbh Anti-getter: expandable polymer microspheres for mems devices
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
US10080283B1 (en) 2017-05-08 2018-09-18 International Business Machines Corporation Interface for limiting substrate damage due to discrete failure
US10470290B2 (en) * 2017-05-08 2019-11-05 International Business Machines Corporation Coating for limiting substrate damage due to discrete failure
CN114286531B (zh) * 2020-09-28 2024-05-14 深南电路股份有限公司 遮蔽装置及涂覆治具

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257799A (en) * 1979-07-26 1981-03-24 The United States Of America As Represented By The United States Department Of Energy Method for producing small hollow spheres
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS62188184A (ja) * 1986-02-14 1987-08-17 日立化成工業株式会社 異方導電性を有する回路接続用接着剤組成物および接着フイルム並びにこれらを用いた回路の接続方法
US4696776A (en) * 1986-07-21 1987-09-29 Motorola, Inc. Method of producing polyurethane foams for low stress encapsulation
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JP2523250B2 (ja) * 1991-08-16 1996-08-07 インターナショナル・ビジネス・マシーンズ・コーポレイション ジシアネ―トの混合物を含む組成物
JP3471055B2 (ja) * 1992-12-28 2003-11-25 サカタインクス株式会社 ポリウレタン樹脂、その製造方法およびそれを用いたラミネート用印刷インキ組成物
JPH06228308A (ja) * 1992-12-29 1994-08-16 Internatl Business Mach Corp <Ibm> トリアジン重合体およびその使用
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5470886A (en) * 1994-03-31 1995-11-28 Ppg Industries, Inc. Curable, sprayable compositions for reinforced thin rigid plates
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
JPH10189652A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
JP2001510944A (ja) 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JP3075231B2 (ja) * 1997-10-08 2000-08-14 日本電気株式会社 半導体装置及びその製造方法
US6169022B1 (en) 1997-10-13 2001-01-02 Fujitsu Limited Method of forming projection electrodes
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
JP3381601B2 (ja) 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
EP0933809B1 (en) * 1998-02-02 2006-11-29 Shin-Etsu Chemical Co., Ltd. Method for mounting flip-chip semiconductor devices
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6228678B1 (en) 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
JPH11330162A (ja) * 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
US6399178B1 (en) 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
AU2165100A (en) 1998-12-07 2000-06-26 Dexter Corporation, The Underfill film compositions
US6294271B1 (en) * 1999-02-12 2001-09-25 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6310120B1 (en) * 1999-02-12 2001-10-30 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
GB0004062D0 (en) * 1999-02-22 2000-04-12 Yoo Chol Method and apparatus for removing lints in circular knitting machine
US6194788B1 (en) 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6228681B1 (en) 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6429238B1 (en) * 1999-06-10 2002-08-06 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
EP1209211B1 (en) * 1999-06-18 2006-01-25 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, circuit substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
US6225361B1 (en) * 1999-07-28 2001-05-01 Akzo Nobel N.V. Expanded hollow micro sphere composite beads and method for their production
JP2001060756A (ja) * 1999-08-23 2001-03-06 Toyota Motor Corp 電子部品の実装方法
JP3736611B2 (ja) * 2000-02-01 2006-01-18 信越化学工業株式会社 フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6400033B1 (en) 2000-06-01 2002-06-04 Amkor Technology, Inc. Reinforcing solder connections of electronic devices
US6528169B2 (en) 2000-07-06 2003-03-04 3M Innovative Properties Company No-flow flux adhesive compositions
JP2002083841A (ja) * 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 実装構造及びその製造方法
US6578755B1 (en) 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
WO2002058108A2 (en) 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP2002198384A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
SE0101107D0 (sv) * 2001-03-28 2001-03-28 Ericsson Telefon Ab L M Encapsulation arrangement
US6573122B2 (en) 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US6617295B2 (en) * 2001-04-27 2003-09-09 Polyone Corporation Composition and method for foaming resin
US20020162679A1 (en) 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
JP4883852B2 (ja) * 2001-07-30 2012-02-22 日東電工株式会社 加熱剥離型粘着シートからのチップ切断片の加熱剥離方法
JP3608536B2 (ja) * 2001-08-08 2005-01-12 松下電器産業株式会社 電子部品実装方法
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6927097B2 (en) 2003-03-27 2005-08-09 Intel Corporation Package with pre-applied underfill and associated methods

Also Published As

Publication number Publication date
EP1627424A2 (en) 2006-02-22
CN100414677C (zh) 2008-08-27
JP2007500455A (ja) 2007-01-11
EP2037494A2 (en) 2009-03-18
WO2004114374A2 (en) 2004-12-29
US20040234689A1 (en) 2004-11-25
WO2004114374A3 (en) 2005-08-11
CN1795550A (zh) 2006-06-28
US20050074547A1 (en) 2005-04-07
US7047633B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
KR20060009954A (ko) 예비적용된 언더필 캡슐화제의 이용 방법
JP4352126B2 (ja) Ｂ−ステージに対応可能なアンダーフィル封入材料と、その利用方法
JP4299140B2 (ja) ウエハレベル用の二重硬化ｂ−ステージ化可能なアンダーフィル
JP4481651B2 (ja) 非フローアンダーフィル組成物
JP2007211244A (ja) ウエハパッケージングのためのアンダーフィル封止材及びその施用のための方法
JP2005516090A5 (ko)
EP1691405A2 (en) Package or pre-applied foamable underfill for lead-free process
KR20060015613A (ko) 성형가능한 언더필 캡슐화제
KR20070076505A (ko) 발포가능형 언더필 캡슐화제
JP2007523967A (ja) 発泡性アンダーフィル封入剤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application