KR20050071037A - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR20050071037A
KR20050071037A KR1020030101826A KR20030101826A KR20050071037A KR 20050071037 A KR20050071037 A KR 20050071037A KR 1020030101826 A KR1020030101826 A KR 1020030101826A KR 20030101826 A KR20030101826 A KR 20030101826A KR 20050071037 A KR20050071037 A KR 20050071037A
Authority
KR
South Korea
Prior art keywords
film
wiring
metal
copper wiring
copper
Prior art date
Application number
KR1020030101826A
Other languages
English (en)
Other versions
KR100552812B1 (ko
Inventor
정병현
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101826A priority Critical patent/KR100552812B1/ko
Priority to US11/026,927 priority patent/US20050140012A1/en
Publication of KR20050071037A publication Critical patent/KR20050071037A/ko
Application granted granted Critical
Publication of KR100552812B1 publication Critical patent/KR100552812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

소정의 하부 구조를 가지는 반도체 기판 위에 제1 구리 배선을 형성하는 단계, 제1 구리 배선 위에 마그네슘 이온을 주입하는 단계, 마스네슘 이온이 주입된 제1 구리 배선을 열처리하여 제1 구리 배선 위에 산화 마그네슘 막을 형성하는 단계, 산화 마그네슘 막 위에 제2 구리 배선을 형성하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.

Description

반도체 소자의 구리 배선 형성 방법{Cu LINE FORMATION METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 더욱 상세하게는 듀얼 다마신 공정(dual damascene process)을 이용하여 반도체 소자의 금속 배선을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
이러한 금속 배선의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 절연막을 선택적으로 식각하여 접촉홀을 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉홀을 통한 금속 플러그를 형성한다. 그리고, 상부에 금속 박막을 형성하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다.
이와 같은 금속 배선을 패터닝하기 위하여 주로 포토리소그래피(photolithography) 공정을 이용하는 데, 반도체 소자의 미세화에 따라 금속 배선의 CD(critical dimension)가 점차적으로 작아짐으로 해서 금속 배선의 미세 패턴을 형성하는 데 어려움이 있다. 따라서, 이러한 것을 방지하여 미세 패턴의 금속 배선을 형성하기 위하여 도입된 것이 다마신 공정이다.
다마신 공정은 절연막의 접촉홀에 텅스텐 플러그를 형성한 후, 절연막 상부에 산화막 등의 상부 절연막을 증착하고, 포토리소그래피 공정에 의해 금속 배선 패턴이 형성될 부위의 상부 절연막만을 제거하며, 그 상부에 금속 박막을 증착한 다음 금속 박막을 평탄화함으로써 미세 패턴의 금속 배선층을 형성하는 것이다.
또한, 최근에는 텅스텐 플러그와 같은 금속 플러그의 형성없이 일체로 하부 도전막에 접속되는 금속 배선을 형성하기 위한 듀얼 다마신 공정이 도입되고 있다.
듀얼 다마신 공정은 식각 정지막과 절연막을 이중으로 적층한 후 식각 정지막과 절연막의 식각 선택률(etch selectivity)을 이용하여 식각 공정을 진행하여 접촉홀 및 트렌치를 형성한다.
그리고, 이러한 접촉홀 및 트렌치에 베리어 금속을 증착하고, 금속 배선 예컨대, 구리 배선을 형성한다.
이러한 구리 배선 형성 공정에서 구리 배선 사이의 층간 절연막 내로 구리가 확산되는 것을 방지하기 위하여 질화막을 사용한다.
그러나, 이러한 질화막은 유전 상수가 커서 층간 절연막의 유전 상수를 크게 한다는 문제점을 가지고 있다.
본 발명의 기술적 과제는 유전 상수가 작은 확산 방지막을 형성하고, 구리 배선이 RC 지연 시간의 감소를 방지하는 반도체 소자의 구리 배선 형성 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 소정의 하부 구조를 가지는 반도체 기판 위에 제1 구리 배선을 형성하는 단계, 상기 제1 구리 배선 위에 마그네슘 이온을 주입하는 단계, 상기 마스네슘 이온이 주입된 상기 제1 구리 배선을 열처리하여 상기 제1 구리 배선 위에 산화 마그네슘 막을 형성하는 단계, 상기 산화 마그네슘 막 위에 제2 구리 배선을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 제1 구리 배선은 소정의 하부 구조를 가지는 반도체 기판 위에 제1 식각 정지막, 층간 절연막, 제2 식각 정지막 및 배선 절연막을 적층하는 단계, 상기 배선 절연막, 제1 식각 정지막 및 층간 절연막을 식각하여 접촉홀을 형성하는 단계, 상기 배선 절연막을 식각하여 트렌치를 형성하는 단계, 상기 접촉홀과 트렌치의 내벽 및 상기 하부 구조 위에 베리어 금속막 및 금속 박막을 증착하고, 화학적 금속적 연마 공정에 의해 상기 배선 절연막 위의 금속 박막, 금속 씨드막 및 베리어 금속막을 제거하는 단계를 포함하는 것이 바람직하다.
또한, 상기 제2 구리 배선은 상기 산화 마그네슘 막 위에 층간 절연막, 제3 식각 정지막 및 배선 절연막을 적층하는 단계, 상기 배선 절연막, 제3 식각 정지막 및 층간 절연막을 식각하여 접촉홀을 형성하는 단계, 상기 배선 절연막을 식각하여 트렌치를 형성하는 단계, 상기 접촉홀과 트렌치의 내벽 및 상기 하부 구조 위에 베리어 금속막 및 금속 박막을 증착하고, 화학적 금속적 연마 공정에 의해 상기 배선 절연막 위의 금속 박막, 금속 씨드막 및 베리어 금속막을 제거하는 단계를 포함하는 것이 바람직하다.
또한, 상기 마그네슘 이온은 1×1014 내지 1×1016의 도즈량을 10 내지 50keV의 에너지로 주입하는 것이 바람직하다.
또한, 상기 제1 구리 배선은 300 내지 500℃의 온도로 열처리하는 것이 바람직하다.
또한, 상기 산화 마그네슘 막은 300 내지 600Å의 두께로 형성하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 12는 본 발명의 일 실시예에 따른 반도체 소자의 구리 배선 형성 방법을 공정 단계별로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 우선, 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1) 위에 전도층과 후속 공정에 의해 형성되는 금속 배선과의 반응을 방지하고, 후속 공정에서 층간 절연막을 식각할 경우 식각 정지점으로 이용하기 위하여 제1 식각 정지막(2)을 형성한다. 그리고, 제1 식각 정지막(2) 상부에 층간 절연막(3)을 증착하고, 층간 절연막(3) 상부에 후속 공정에서 배선 절연막을 식각할 경우 식각 정지점으로 이용하기 위하여 제2 식각 정지막(4)을 형성한다. 이후, 제2 식각 정지막(4) 상부에 금속 배선층 형성을 위한 배선 절연막(5)을 증착한다.
이 때, 제1 식각 정지막(2) 및 제2 식각 정지막(4)은 PECVD(Plasma Enhanced CVD) 장비를 이용하여 질화막(SiN)으로 형성하는 것이 바람직하다.
그 다음 도 2에 도시한 바와 같이, 배선 절연막(5) 상부에 접촉홀 형성을 위한 접촉홀 패턴(6)을 형성한 후, 접촉홀 패턴(6)을 마스크로 플라즈마를 이용한 건식 식각에 의해 드러난 배선 절연막(5)을 식각하여 제거하고, 다시 드러난 제2 식각 정지막(4)을 식각하여 제거하고, 재차 드러난 층간 절연막(3)을 식각하여 제거함으로써 층간 절연막(3)에 접촉홀(7)을 형성한다.
그 다음 도 3에 도시한 바와 같이, 접촉홀 패턴(6)을 제거한 후, 배선 절연막(5) 상부에 금속 배선이 형성되는 트렌치를 형성하기 위한 트렌치(trench) 패턴(8)을 형성한다. 그리고, 트렌치 패턴(8)을 마스크로 플라즈마를 이용한 건식 식각에 의해 드러난 배선 절연막(5)을 식각하여 제거함으로써 배선 절연막(5)에 금속 배선이 형성되는 트렌치를 형성시킨다. 이때, 제2 식각 정지막(4)은 층간 절연막(3)의 상부 표면에서 정확히 식각이 끝나고, 층간 절연막(3)의 상부 표면 부위가 식각되는 것을 방지하는 역할을 한다. 이와 같이, 층간 절연막(3)의 상부에 제2 식각 정지막(4)을 증착함으로써 배선 절연막(5)의 식각 시 층간 절연막(3)의 표면으로부터 추가 식각되는 현상을 방지할 수 있다.
그 다음 도 4에 도시한 바와 같이, 제2 식각 정지막(4) 표면이 노출되고 배선 절연막(5)의 식각이 완료된 후, 배선 절연막(5) 상부의 트렌치 패턴(8)을 제거한다. 그리고, 층간 절연막(3)의 접촉홀(8)과 배선 절연막(5)의 트렌치 하부에 노출된 제1 식각 정지막(2)과 제2 식각 정지막(4)을 동시에 식각하여 제거한다. 이때, 제1 식각 정지막(2)과 제2 식각 정지막(4)은 절연막이므로 금속 배선으로부터 하부 박막(1)의 전도층으로 전류를 도통시키고, 원하는 유전 캐패시턴스(dielectric capacitance)를 얻기 위하여 제거하는 것이 바람직하다.
그 다음 도 5에 도시한 바와 같이, 금속 박막을 증착하기 이전에 금속 박막과 반도체 기판(1)의 하부 박막의 전도층 사이의 반응을 방지하기 위하여 반도체 기판(1)의 하부 박막 상부 전면에 베리어(barrier) 금속막(9)을 증착한다. 이때, 베리어 금속막(9)은 TaN을 수백 Å의 두께로 증착하여 형성한다. 그리고, 층간 절연막(3)의 접촉홀(7)과 배선 절연막(5)의 트렌치에 스루풋(throughput)과 필링(filling) 능력이 우수한 EPD(electroplating process deposition) 금속 박막을 필링시켜야 한다. 이때, EPD 금속 박막을 성장시키기 위해서는 이온화된 금속 이온을 박막 표면으로 이동시키고 금속 이온에 전자를 원활히 공급하여 금속으로 환원시켜 박막 표면에서 금속 박막이 원활히 성장되도록 하여야 한다. 그런데, 베리어 금속막(9)은 저항력(resistivity)이 크기 때문에 EPD 금속 박막의 증착 공정에서 박막 표면에 원활한 전자 공급을 위하여 베리어 금속막(9) 상부에 CVD(chemical vapor deposition)에 의해 금속 씨드(seed)막(10)을 수백 Å의 두께로 증착시킨다.
그 다음 도 6에 도시한 바와 같이, EPD 공정을 이용하여 층간 절연막(3)의 접촉홀(7)과 배선 절연막(5)의 트렌치에 금속 박막(11)을 필링시킨다. 그리고, CMP(chemical mechanical polishing) 공정에 의해 배선 절연막(5) 상부의 금속 박막(11)과 금속 씨드막(10), 베리어 금속막(9)을 연마하여 제거함으로써 반도체 소자의 제1 금속 배선(11)을 완성한다. 이러한 제1 금속 배선(11)은 구리 배선인 것이 바람직하다. 이 때, 제1 구리 배선(11)의 표면에는 산화 구리막(CuO)(51)이 얇게 형성된다.
다음으로, 도 7에 도시된 바와 같이, 제1 구리 배선(11) 위에 마그네슘(Mg) 이온을 주입한다.
이러한 마그네슘 이온은 1×1014 내지 1×1016의 도즈량을 10 내지 50keV의 에너지로 500 내지 2000Å의 두께를 가지는 제1 구리 배선(11)의 표면에 주입한다.
그리고, 도 8에 도시된 바와 같이, 마스네슘 이온이 주입된 제1 구리 배선(11)을 열처리하여 제1 구리 배선(11) 위에 산화 마그네슘(MgO) 막(62)을 형성한다. 이러한 산화 마그네슘 막(62)은 구리가 층간 절연막으로 확산되는 것을 방지하는 확산 방지막(62)의 역할을 한다.
이러한 제1 구리 배선(11)은 300 내지 500℃의 온도로 열처리하여 산화 마그네슘 막(62)을 300 내지 600Å의 두께로 형성하는 것이 바람직하다.
종래에는 구리 배선(11)의 확산 방지막으로 유전 상수가 7 내지 8인 질화막을 약 1000Å 정도로 증착함으로써 구리 배선(11)에 RC 지연이 야기되는 문제가 있었다.
또한, 제1 구리 배선(11)의 표면에 형성된 산화 구리막(51)의 제거를 위한 별도의 크리닝(Cleaning) 공정이 필요하다는 단점이 있다.
그러나, 본 발명의 일 실시예에 따른 구리 배선의 형성 방법에 의해 이온 주입된 마스네슘 이온은 열처리 공정에서 제1 구리 배선(11)의 표면에 형성된 산화 구리막(CuO)(51)을 제거함으로써 산화 구리막(51)의 제거를 위한 별도의 크리닝(Cleaning) 공정이 필요하지 않고, 구리 배선의 신뢰도도 개선할 수 있다.
그리고, 이온 주입에 의해 형성된 산화 마그네슘 막(62)은 유전 상수가 6 내외로 작고, 300 내지 600Å의 얇은 두께로도 구리가 상부 층간 절연막(63)으로 확산되는 것을 방지할 수 있다.
다음으로, 도 9 내지 도 11에 도시된 바와 같이, 산화 마그네슘 막(62) 위에 제2 구리 배선(71)을 형성한다.
이러한 제2 구리 배선(71)의 형성 방법을 이하에서 상세히 설명한다.
도 9에 도시된 바와 같이, 제1 구리 배선(11) 위에 형성된 산화 마그네슘 막(62) 위에 층간 절연막(63)을 증착하고, 층간 절연막(63) 상부에 후속 공정에서 배선 절연막(65)을 식각할 경우 식각 정지점으로 이용하기 위하여 제3 식각 정지막(64)을 형성한다. 이후, 제3 식각 정지막(64) 상부에 금속 배선층 형성을 위한 배선 절연막(65)을 증착한다.
이 때, 제3 식각 정지막(64)은 PECVD(Plasma Enhanced CVD) 장비를 이용하여 질화막(SiN)으로 형성하는 것이 바람직하다.
그 다음 도 10에 도시한 바와 같이, 배선 절연막(65) 상부에 접촉홀 형성을 위한 접촉홀 패턴을 형성한 후, 접촉홀 패턴을 마스크로 플라즈마를 이용한 건식 식각에 의해 드러난 배선 절연막(65)을 식각하여 제거하고, 다시 드러난 제3 식각 정지막(64)을 식각하여 제거하고, 재차 드러난 층간 절연막(63)을 식각하여 제거하여 층간 절연막(63)에 접촉홀(67)을 형성한다.
그 다음 도 12에 도시된 바와 같이, 제1 구리 배선(11)을 형성하는 방법과 동일한 방법으로 제2 구리 배선(71)을 형성한다.
즉, 접촉홀 패턴을 제거한 후, 배선 절연막(65) 상부에 금속 배선이 형성되는 트렌치를 형성하기 위한 트렌치(trench) 패턴을 형성한다. 그리고, 트렌치 패턴을 마스크로 플라즈마를 이용한 건식 식각에 의해 드러난 배선 절연막(65)을 식각하여 제거함으로써 배선 절연막(65)에 금속 배선이 형성되는 트렌치를 형성시킨다. 이때, 제3 식각 정지막(64)은 층간 절연막(63)의 상부 표면에서 정확히 식각이 끝나고, 층간 절연막(63)의 상부 표면 부위가 식각되는 것을 방지하는 역할을 한다. 이와 같이, 층간 절연막(63)의 상부에 제3 식각 정지막(64)을 증착함으로써 배선 절연막(65)의 식각 시 층간 절연막(63)의 표면으로부터 추가 식각되는 현상을 방지할 수 있다.
그 다음, 제3 식각 정지막(64) 표면이 노출되고 배선 절연막(65)의 식각이 완료된 후, 배선 절연막(65) 상부의 트렌치 패턴을 제거한다. 그리고, 층간 절연막(63)의 접촉홀(67)과 배선 절연막(65)의 트렌치 하부에 노출된 산화 마그네슘 막(62)과 제3 식각 정지막(64)을 동시에 식각하여 제거한다.
그 다음, 금속 박막을 증착하기 이전에 금속 박막과 제1 구리 배선(11)간의 반응을 방지하기 위하여 노출된 제1 구리 배선(11) 표면에 베리어(barrier) 금속막(69)을 증착한다. 이 때, 베리어 금속막(69)은 TaN을 수백 Å의 두께로 증착하여 형성한다. 그리고, 층간 절연막(63)의 접촉홀(67)과 배선 절연막(65)의 트렌치에 스루풋(throughput)과 필링(filling) 능력이 우수한 EPD(electroplating process deposition) 금속 박막을 필링시켜야 한다. 이때, EPD 금속 박막을 성장시키기 위해서는 이온화된 금속 이온을 박막 표면으로 이동시키고 금속 이온에 전자를 원활히 공급하여 금속으로 환원시켜 박막 표면에서 금속 박막이 원활히 성장되도록 하여야 한다. 그런데, 베리어 금속막(69)은 저항력(resistivity)이 크기 때문에 EPD 금속 박막의 증착 공정에서 박막 표면에 원활한 전자 공급을 위하여 베리어 금속막(69) 상부에 CVD(chemical vapor deposition)에 의해 금속 씨드(seed)막(70)을 수백 Å의 두께로 증착시킨다.
그 다음, EPD 공정을 이용하여 층간 절연막(63)의 접촉홀(67)과 배선 절연막(65)의 트렌치에 금속 박막(71)을 필링시킨다. 그리고, CMP(chemical mechanical polishing) 공정에 의해 배선 절연막(65) 상부의 금속 박막(71)과 금속 씨드막(70), 베리어 금속막(69)을 연마하여 제거함으로써 반도체 소자의 제2 금속 배선(71)을 완성한다. 이러한 제2 금속 배선(71)은 구리 배선인 것이 바람직하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 구리 배선의 층간 절연막 내로의 확산을 방지하는 확산 방지막을 유전 상수가 작은 산화 마그네슘(MgO) 막으로 형성함으로써 RC 지연 시간(Delay Time)의 감소를 막아줄 수 있다는 장점이 있다.
또한, 구리 배선의 표면에 Mg 이온을 주입한 다음 후열처리 공정으로 구리 배선 표면에 형성된 산화 구리(CuO) 막을 제거함과 동시에 산화 마그네슘(MgO)막을 형성함으로써 산화 구리(CuO)막의 제거에 의해 구리 배선의 신뢰도도 개선할 수 있다는 장점이 있다.
도 1 내지 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.

Claims (6)

  1. 소정의 하부 구조를 가지는 반도체 기판 위에 제1 구리 배선을 형성하는 단계,
    상기 제1 구리 배선 위에 마그네슘 이온을 주입하는 단계,
    상기 마스네슘 이온이 주입된 상기 제1 구리 배선을 열처리하여 상기 제1 구리 배선 위에 산화 마그네슘 막을 형성하는 단계,
    상기 산화 마그네슘 막 위에 제2 구리 배선을 형성하는 단계
    를 포함하는 반도체 소자의 구리 배선 형성 방법.
  2. 제1항에서,
    상기 제1 구리 배선은
    소정의 하부 구조를 가지는 반도체 기판 위에 제1 식각 정지막, 층간 절연막, 제2 식각 정지막 및 배선 절연막을 적층하는 단계,
    상기 배선 절연막, 제1 식각 정지막 및 층간 절연막을 식각하여 접촉홀을 형성하는 단계,
    상기 배선 절연막을 식각하여 트렌치를 형성하는 단계,
    상기 접촉홀과 트렌치의 내벽 및 상기 하부 구조 위에 베리어 금속막 및 금속 박막을 증착하고, 화학적 금속적 연마 공정에 의해 상기 배선 절연막 위의 금속 박막, 금속 씨드막 및 베리어 금속막을 제거하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
  3. 제1항에서,
    상기 제2 구리 배선은
    상기 산화 마그네슘 막 위에 층간 절연막, 제3 식각 정지막 및 배선 절연막을 적층하는 단계,
    상기 배선 절연막, 제3 식각 정지막 및 층간 절연막을 식각하여 접촉홀을 형성하는 단계,
    상기 배선 절연막을 식각하여 트렌치를 형성하는 단계,
    상기 접촉홀과 트렌치의 내벽 및 상기 하부 구조 위에 베리어 금속막 및 금속 박막을 증착하고, 화학적 금속적 연마 공정에 의해 상기 배선 절연막 위의 금속 박막, 금속 씨드막 및 베리어 금속막을 제거하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
  4. 제1항에서,
    상기 마그네슘 이온은 1×1014 내지 1×1016의 도즈량을 10 내지 50keV의 에너지로 주입하는 반도체 소자의 구리 배선 형성 방법.
  5. 제1항에서,
    상기 제1 구리 배선은 300 내지 500℃의 온도로 열처리하는 반도체 소자의 구리 배선 형성 방법.
  6. 제1항에서,
    상기 산화 마그네슘 막은 300 내지 600Å의 두께로 형성하는 반도체 소자의 구리 배선 형성 방법.
KR1020030101826A 2003-12-31 2003-12-31 반도체 소자의 구리 배선 형성 방법 KR100552812B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030101826A KR100552812B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 구리 배선 형성 방법
US11/026,927 US20050140012A1 (en) 2003-12-31 2004-12-30 Method for forming copper wiring of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101826A KR100552812B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050071037A true KR20050071037A (ko) 2005-07-07
KR100552812B1 KR100552812B1 (ko) 2006-02-22

Family

ID=34698923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101826A KR100552812B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 구리 배선 형성 방법

Country Status (2)

Country Link
US (1) US20050140012A1 (ko)
KR (1) KR100552812B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4231055B2 (ja) * 2006-02-06 2009-02-25 株式会社東芝 半導体装置及びその製造方法
JP4810306B2 (ja) * 2006-05-16 2011-11-09 日本電気株式会社 銅ダマシン多層配線の形成方法
KR100809601B1 (ko) * 2006-07-25 2008-03-04 삼성전자주식회사 반도체 소자의 제조 방법
KR100783277B1 (ko) * 2006-08-31 2007-12-06 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
KR100928507B1 (ko) * 2007-12-03 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조 방법
US8358007B2 (en) * 2009-06-11 2013-01-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing low-k dielectrics and method of manufacture thereof
JP6210913B2 (ja) * 2014-03-20 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US9627215B1 (en) * 2015-09-25 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
CN109390287B (zh) 2017-08-03 2021-09-21 联华电子股份有限公司 半导体元件结构及其制造方法
CN108962873B (zh) * 2018-09-04 2023-07-04 长鑫存储技术有限公司 复合双大马士革结构及其制备方法
CN112201620B (zh) * 2020-10-27 2024-02-02 合肥晶合集成电路股份有限公司 一种金属互连结构的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US5418216A (en) * 1990-11-30 1995-05-23 Fork; David K. Superconducting thin films on epitaxial magnesium oxide grown on silicon
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
US6319819B1 (en) * 2000-01-18 2001-11-20 Advanced Micro Devices, Inc. Process for passivating top interface of damascene-type Cu interconnect lines
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6589887B1 (en) * 2001-10-11 2003-07-08 Novellus Systems, Inc. Forming metal-derived layers by simultaneous deposition and evaporation of metal
US7067407B2 (en) * 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors

Also Published As

Publication number Publication date
KR100552812B1 (ko) 2006-02-22
US20050140012A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100429877B1 (ko) 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법
KR102557400B1 (ko) 반도체 장치
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
KR100482180B1 (ko) 반도체 소자 제조방법
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
KR100552812B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
KR100482179B1 (ko) 반도체 소자 제조방법
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100471409B1 (ko) 반도체소자 제조방법
US20060226549A1 (en) Semiconductor device and fabricating method thereof
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
US7365025B2 (en) Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
JP2000195951A (ja) 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法
KR100613393B1 (ko) 반도체 소자의 제조 방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
US20110248402A1 (en) Semiconductor device and method for manufacturing the same
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100338092B1 (ko) 반도체소자의제조방법
KR100928107B1 (ko) 반도체 소자 및 그 제조 방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100485180B1 (ko) 반도체 소자의 제조 방법
KR100494118B1 (ko) 반도체 소자의 커패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee