KR20050053015A - 표시메모리회로를 구비한 표시컨트롤러 - Google Patents

표시메모리회로를 구비한 표시컨트롤러 Download PDF

Info

Publication number
KR20050053015A
KR20050053015A KR1020040099332A KR20040099332A KR20050053015A KR 20050053015 A KR20050053015 A KR 20050053015A KR 1020040099332 A KR1020040099332 A KR 1020040099332A KR 20040099332 A KR20040099332 A KR 20040099332A KR 20050053015 A KR20050053015 A KR 20050053015A
Authority
KR
South Korea
Prior art keywords
memory
display
timing
data
transmission
Prior art date
Application number
KR1020040099332A
Other languages
English (en)
Other versions
KR100699067B1 (ko
Inventor
시오다준요우
노세다카시
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20050053015A publication Critical patent/KR20050053015A/ko
Application granted granted Critical
Publication of KR100699067B1 publication Critical patent/KR100699067B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

표시메모리회로는 드로잉메모리와 다이내믹표시메모리를 포함한다. 드로잉메모리는 데이터를 저장하고 데이터의 적어도 일부는 제1타이밍과 제2타이밍에 선택되는 제3타이밍에 새로운 데이터로 재기입 될 수 있다. 다이내믹표시메모리는 드로잉메모리와 접속되고, 이것은 제1타이밍에 응답해 데이터를 래치하고 제1타이밍과 제2타이밍 사이에 데이터를 계속해서 유지한다. 드로잉메모리는 일부가 드로잉메모리에 재기입 되는 경우 재기입 되는 부분에서 다이내믹표시메모리로부터 부분적으로 비접속된다.

Description

표시메모리회로를 구비한 표시컨트롤러{Display controller with display memory circuit}
본 발명은 표시메모리회로를 구비한 표시컨트롤러에 관한 것이고 더욱 상세하게는 멀티포트메모리가 사용된 표시메모리회로를 구비한 표시컨트롤러에 관한 것이다.
종래 표시메모리회로는 화상을 표시하기 위해 디스플레이장치를 제어하기 위한 표시컨트롤러 또는 표시시스템을 위해 널리 사용되었다. 예를 들면, 액정표시장치와 같은 매트릭스형디스플레이장치의 경우, 표시컨트롤러의 회로는 디스플레이장치의 표시패널에 인접하게 통합되고 장착된다. 표시컨트롤러는 디스플레이패널의 수직방향에 평행하게 배치된 H개의 데이터라인들을 직접 구동한다.
도 1은 종래 표시컨트롤러와 표시컨트롤러의 주위회로를 보여주는 블록도이다. 표시컨트롤러(106)는 표시메모리(161), 래치회로(162), 데이터라인구동회로(163), 메로리제어회로(164) 및 타이밍제어회로(165)를 포함한다. 여기서, 드로잉장치(drawing unit)(107)는 드로잉처리를 실행하고 계조전압발생회로(108)는 계조전압들(V0 내지 V9)을 생성한다. 또한, 게이트라인구동회로(109)는 표시프레임의 주사에 따라 표시패널의 수평방향에 평행하게 배치된 V개의 게이트라인들을 선택하고 구동한다. 표시부는 H화소×V화소×8비트의 크기를 가진다.
표시메모리(161)는 외부포트와 독출동작을 위한 독출포트만을 구비한 2포트메모리이고 표시컨트롤러에 표시메모리회로로서 구성된다. 이 표시메모리(161)는 외부포트를 통해 드로잉장치(107)에 의해 액세스된다. 이 표시메모리(161)는 드로잉장치(107)로부터 전송된 한 프레임에 대한 H화소×V화소×8비트의 RGB표시데이터를 수신하고 저장한다. 그 후, 표시메모리(161)는 표시프레임의 주사에 응답해 독출워드라인들 또는 수평라인들을 연속적으로 선택하고 독출포트로부터 래치회로(162)로 H화소×8비트의 단위로 RGB표시데이터를 출력한다.
도 2는 일본 공개특허공보(JP-A-Heisei 8-161890)에 개시된 종래 멀티포트메모리의 메모리셀의 간단한 예를 보여주는 회로도이다. 멀티포트메모리의 메모리셀은 기입비트라인 및 독출비트라인과 접속되고 기입워드라인 및 독출워드라인에 의해 선택된다. 메모리셀은 외부포트로서 독출포트와 기입포트를 통해 비동기적으로 액세스된다.
래치회로(162)는 표시메모리(161)의 독출포트로부터 독출된 H화소×8비트의 RGB표시데이터를 표시클록과 동기하여 래치한 후 데이터라인구동회로(163)에 래치된 데이터를 출력한다.
계조전압발생회로(108)는 계조전압들(V0 내지 V9)에 의해 나타내어지는 64개의 계조전압들을 생성한다. 래치회로(162)로부터 출력된 H화소×8비트의 RGB표시데이터를 기초로 하나의 화소에 대해 64 계조전압들 중의 하나를 선택하는 것에 의해 데이터라인구동회로(163)는 RGB표시데이터를 아날로그신호들로 변환한다. 그 후, 데이터라인구동회로(163)는 표시부에 평행한 H개의 데이터라인들을 구동한다. V개의 라인들은 게이트라인구동회로(109)에 의해 연속적으로 구동된다.
메모리제어회로(164)는 드로잉장치(107)로부터 어드레스신호를 포함하는 메모리제어신호를 입력하여 드로잉장치(107)에 의해 표시메모리(161)로 기입동작을 제어한다. 또한, 메모리제어회로(164)는 타이밍제어회로(165)로부터 표시프레임의 동기신호와 표시클록신호를 입력하여 표시메모리(161)로부터 독출동작을 제어한다.
타이밍제어회로(165)는 드로잉장치(107)로부터 타이밍제어신호를 입력하고 표시프레임의 동기신호와 표시클록신호를 생성하여 래치회로(162), 메모리제어회로(164) 및 게이트라인구동회로(109)에 출력한다. 따라서, 타이밍제어회로(165)는 표시프레임의 주사에 대해 타이밍제어를 실시한다.
종래 표시컨트롤러(106)는 표시화상이 정지화상과 같이 동적으로 변화되지 않는 경우 외부장치로부터 화상데이터의 전송을 멈추고 표시메모리(161)에 미리 저장된 RGB표시데이터를 기초로 표시부를 구동한다. 반대로, 표시화상이 비디오화상인 경우, 표시화상의 변화된 부분의 RGB표시데이터만이 전송된다. 따라서, 전력소비의 감소가 이루어진다.
다음, 도 3은 일본 공개특허공보(JP-P2000-250733A)에 보여지는 종래 표시시스템의 다른 예를 보여주는 블록도이다. 종래 표시시스템은 드로잉메모리(181), 표시메모리(182), 전송제어부(183), 타이밍제어부(184), 표시제어회로(185) 및 CPU(186)를 포함한다. 여기서 표시메모리(182)와 표시제어회로(185)의 기능은 도 1에 보여지는 표시컨트롤러(106)의 기능에 대응한다. 드로잉메모리(181)와 표시메모리(182)는 표시시스템에서 표시메모리회로로 사용된다.
드로잉메모리(181)는 CPU(186)가 화상데이터를 저장하기 위한 작업용메모리이다. 표시메모리(182)는 도 1에 보여지는 표시메모리(161)와 같이 표시데이터로서 CPU(186)를 위해 화상데이터를 저장한다.
전송제어부(183)는 개시신호(b)에 응답하여 드로잉메모리(181)로부터 표시메모리(182)로 화상데이터의 전송제어를 시작하고 타이밍제어부(184)로 전송종료신호를 출력한다. 타이밍제어부(184)는 전송개시신호가 유효로 된 후, CPU(186)로부터 전송개시신호(a) 및 비표시주시개시신호에 응답해 전송제어부(183)로 전송개시신호(b)를 출력한다. 그 후, 전송종료신호가 입력될 때까지 타이밍제어부(84)가 CPU(16)로 전송실행신호를 출력한다.
표시제어회로(185)는 표시부로 데이터를 전송하기 위한 일정주기동안에 표시메모리(182)로부터 RGB표시데이터를 읽어내고 타이밍제어부(184)에 비표시주기개시신호를 출력한다. CPU(186)는 드로잉프로세스를 수행한다. 드로잉메모리(81)로 기입 동작을 한 후, CPU(186)는 전송개시신호(a)를 타이밍제어부(84)로 출력한다.
이 표시시스템에서, 표시제어회로(185)는 일정주기동안 표시메모리(182)로부터 표시데이터를 읽어내고 독출표시데이터에 대해 D/A변환을 수행해 표시부로 데이터를 전송한다. 한 프레임에 대한 표시데이터가 표시부로 전송되는 주기는 표시주기이다. 비표시주기는 표시주기보다 대체로 매우 짧다. CPU(186)가 표시데이터를 변화시키는 경우, CPU(186)는 드로잉메모리(181)에 새로운 드로잉데이터를 쓴다. 전송제어부(183)가 동작하지 않기 때문에 이 초기상태에서, CPU(186)와 표시제어회로(185)는 드로잉메모리(181)와 표시메모리(182) 각각에 비동기적으로 액세스할 수 있다. 드로잉메모리(181)로 드로잉데이터의 기입 동작 후, CPU(186)는 전송개시신호(a)를 타이밍제어부(184)로 출력한다. 전송실행신호의 무효를 확인한 후, CPU(186)는 드로잉메모리(181)에 다음 드로잉데이터를 써서 다음 드로잉데이터에 저장된 데이터를 업데이트한다.
이 후, CPU(186)가 전송개시신호(a)를 타이밍제어부(184)로 출력하는 경우, 타이밍제어부(184)는 전송실행신호를 CPU(186)로 출력하고 전송개시신호(b)를 비표시주기개시신호에 응답해 전송제어부(183)로 출력한다. 전송제어부(183)는 전송개시신호(b)에 응답해 드로잉데이터를 드로잉메모리(181)로부터 표시메모리(182)로 전송한다. 이 주기는 드로잉메모리(181)와 표시메모리(182)가 CPU(186)와 표시제어회로(185)에 의해 액세스되지 않는 비표시주기이다. 그 결과, 상기 전송이 정상적으로 수행될 수 있다. 전송이 완료되는 경우, 전송종료신호는 전송제어부(183)로부터 타이밍제어부로 출력되고 전송실행신호는 타이밍제어부(184)에 의해 무효로 된다. 다음 표시주기에, 표시메모리(182)의 업데이트된 표시데이터는 표시제어회로(185)에 의해 독출되고 표시부로 출력된다. 따라서, 업데이트동작에 관한 표시데이터는 결코 표시되지 않고 프레임단위로 업데이트된 표시데이터가 표시된다. 따라서, 표시화면은 이상을 일으키지 않는다.
이런 방법으로, 최근 수년동안, 휴대용장치의 표시컨트롤러에 있어서, 비디오화상재생과 같은 고정밀표시와 멀티기능이 사용자요구에 기초하여 향상되고 있다. 표시메모리의 용량을 증가시키는 것에 의해 고정밀표시를 이룰 수 있다. 또한, 드로잉회로 또는 CPU 및 드로잉메모리를 표시컨트롤러에 부가하고 드로잉메모리로부터 표시메모리로 비표시주기 동안 도 3에 보여지는 표시시스템과 같이 데이터를 전송하는 것에 의해 멀티기능을 이룰 수 있다.
그러나, 이 경우에, 표시메모리는 데이터전송동안 전력소비를 감소시키기 위해 적어도 한 프레임에 대해 RGB표시데이터를 저장하는 메모리용량을 필요로 한다. 또한, 드로잉메모리는 한 프레임을 위해 드로잉데이터를 저장하는 메모리용량도 필요로 한다. 따라서, 표시메모리회로의 메모리용량이 커지게 되어 표시컨트롤러의 회로스케일이 증가하게 된다.
또한, 드로잉메모리로부터 표시메모리로 데이터전송량은 증가하고 소비전력이 증가한다. 특히, 표시컨트롤러와 드로잉장치 사이에 프레임 단위로 데이터가 전송되기 때문에 데이터전송량이 증가되어 전력소비가 증가된다. 그 결과, 휴대용장치의 배터리지속기간은 짧게 된다.
또한, 도 3에 보여지는 드로잉메모리와 표시메모리를 포함하는 표시시스템에서, 회로스케일의 증가와 전력소비의 증가와 같은 유사한 문제들이 야기된다.
따라서, 본 발명의 목적은 고정밀한 표시와 멀티기능의 달성에 관계없이 회로스케일의 증가와 전력소비의 증가가 억제되는 표시메모리회로를 구비한 표시컨트롤러를 제공하는 것이다.
본 발명의 일면에 있어서, 표시메모리회로는 드로잉메모리와 다이내믹표시메모리를 구비한다. 드로잉메모리는 데이터를 저장하고 데이터의 적어도 일부는 제1타이밍과 제2타이밍 사이에 선택되는 제3타이밍에 새로운 데이터로 재기입될 수 있다. 다이내믹표시메모리는 드로잉메모리와 접속되고, 이것은 제1타이밍에 응답해 데이터를 래치하고 제1타이밍과 제2타이밍 사이에 데이터를 계속하여 유지한다. 드로잉메모리는 일부가 드로잉메모리에 재기입되는 경우 재기입되는 부분에서 다이내믹표시메모리로부터 부분적으로 비접속된다.
여기서, 드로잉메모리는 매트릭스에 배치된 복수의 제1메모리셀들을 포함할 수 있고 다이내믹표시메모리는 매트릭스에 배치된 복수의 제2메모리셀들 및 복수의 제2메모리셀들의 각각에 대해 제공된 전송트랜지스터를 포함할 수 있다. 복수의 전송트랜지스터는 턴온되어 복수의 제1메모리셀들 및 복수의 제2메모리셀들과 제1타이밍에서 각각 접속된다. 데이터의 일부가 제3타이밍에서 재기입되는 경우, 재기입되는 부분에 대응하는 복수의 전송트랜지스터들은 제3타이밍에서 턴오프된다.
또한, 다이내믹표시메모리는 복수의 제2메모리셀들의 행들 각각에 복수의 전송트랜지스터들의 게이트에 접속된 전송워드라인을 더 포함할 수 있다. 표시메모리회로는 복수의 전송트랜지스터들이 턴온되도록 제1타이밍에 응답하여 모든 전송워드라인들 상에 활성상태로 전송신호를 출력하는 전송워드제어회로를 더 포함할 수 있다.
이 경우에, 재기입은 복수의 제1메모리셀들의 열들을 단위로 수행될 수 있다. 전송워드제어회로는 복수의 전송트랜지스터들의 각각이 비활성상태로 전송신호에 응답해 턴오프되도록 제3타이밍에 응답해 재기입되는 부분에 대응하는 전송신호들을 비활설상태로 설정한다.
또한, 전송워드제어회로는 복수의 전송워드라이들의 각각에 대해 제공되는 플립플롭회로를 포함할 수 있다. 플립플롭회로는 제1타이밍에 응답해 전송워드라인에 관한 전송신호를 활성상태로 설정하고 전송워드라인에 관한 전송신호를 제3타이밍에 응답해 비활성상태로 재설정한다.
또한, 복수의 제2메모리셀들의 각각은 전송트랜지스터, 전송트랜지스터와 접속되어 데이터비트들 중에서 대응하는 것을 수신하고 유지하는 메모리용량, 메모리용량에 저장된 비트를 기초로 구동되는 구동트랜지스터 및 유지된 데이터가 표시부에 표시되도록 구동트랜지스터와 접속된 독출트랜지스터와 메모리커패시터에 저장된 비트를 독출비트라인에 전송하는 독출비트라인을 포함할 수 있다.
이 경우에, 복수의 제2메모리셀들 각각은 전송트랜지스터와 복수의 제1메모리셀들 중에서 대응하는 것과의 사이에 접속된 버퍼를 더 포함할 수 있다. 이 경우에, 버퍼는 인버터인 것이 바람직하다.
또한, 제1타이밍과 제2타이밍의 각각은 표시프레임의 시작타이밍일 수 있다.
본 발명의 다른 면은 표시컨트롤러는 상술한 어떠한 표시메모리회로들과 외부장치로부터 새로운 데이터를 수신하고 드로잉메모리에 새로은 데이터를 쓰는 드로잉회로를 포함할 수 있다.
(실시예)
이 후, 본 발명의 표시메모리회로를 구비한 표시컨트롤러가 첨부된 도면들을 참조로 하여 이하에서 설명될 것이다.
도 4는 본 발명의 실시예에 따른 표시메모리회로의 구성을 보여주는 블록도이다. 실시예에서 표시메모리회로(1)는 메모리셀어레이(10), 드로잉메모리독출/기입회로(11), 표시메모리독출회로(12) 및 워드제어회로(13)를 포함한다.
셀어레이(10)에서, 복수의 메모리셀장치들은 매트릭스에 배치된다. 메모리셀장치들의 각각은 드로잉메모리를 위한 메모리셀(101), 다이내믹표시메모리를 위한 메모리셀(102) 및 메모리셀(101)로부터 데이터를 버퍼링하고 메모리셀(102)에 출력하기 위한 버퍼(인버터)(103)를 포함한다. 메모리셀(101), 메모리셀(102) 및 버퍼(103)는 서로 인접하게 배치된다. 하나의 메모리셀장치만이 도 4에 보여진다는 점에 유의해야 한다. 메모리셀(101)은 워드라인과 한 쌍의 비트라인들에 접속되고 메모리셀(102)은 워드라인, 독출워드라인 및 독출비트라인에 접속된다. 데이터는 메모리셀들(101)로부터 메모리셀들(102)로 행어드레스에 응답해 메모리셀장치의 열에 평행한 버퍼들(103)을 통해 전송된다.
드로잉메모리독출/기입회로(11)는 시스템버스와 접속된 독출/기입포트를 가진다. 독출/기입(11)은 어드레스신호를 포함하는 메모리제어신호에 응답해 셀어레이(10)에서 메모리셀들(101)의 열들에 접속된 비트라인들의 쌍에 대해 프리챠징제어를 실시한다. 또한, 드로잉메모리의 데이터독출모드에 있어서, 독출/기입회로(11)는 셀어레이(10)의 비트라인들의 쌍의 각각에 대해 독출데이터신호를 감지하고 선택하며, 독출/기입포트를 구동하여 독출/기입포트로부터 독출데이터신호를 출력한다. 또한, 드로잉메모리의 데이터기입모드에서, 독출/기입회로(11)는 각 쌍의 비트라인들을 선택하고 구동하며 독출/기입포트를 구동하여 독출/기입포트를 통해 메모리셀(101)에 기입데이터신호를 쓴다.
표시메모리독출회로(12)는 독출동작을 위해 전용적으로 사용되는 독출포트를 가진다. 다이내믹표시메모리의 데이터독출모드에 있어서, 독출회로(12)는 셀어레이(10)의 각 독출비트라인 상에 독출데이터신호를 감지하고 선택하며 독출포트를 구동하여 독출데이터신호를 출력한다.
워드제어회로(13)는 워드어드레스디코더(131), 전송워드제어회로(132) 및 독출워드선택회로(133)를 포함한다. 워드어드레스디코더(131)는 메모리제어신호에 포함된 드로잉메모리를 위해 어드레스신호를 디코드하고 디코드된 결과를 기초로 워드라인들 중의 하나를 선택하고 선택된 워드라인에 워드선택신호를 출력한다. 전송워드제어회로(132)는 메모리제어신호와 표시프레임의 동기신호에 포함된 드로잉메모리로의 기입제어신호에 응답해 표시메모리를 위해 전송워드라인들 중의 적어도 하나를 선택하고 선택된 전송워드라인에 전송신호를 출력한다. 전송워드제어회로(132)는 드로잉메모리를 위한 기입 제어신호에 응답해 비활성으로 되고 표시프레임의 동기신호에 응답해 활성으로 된다. 기입워드선택회로(133)는 표시프레임의 주사에 대응하고 메모리제어신호 또는 동기신호에 포함된 어드레스신호를 기초로 어드레스디코딩동작 또는 주사시프트동작을 실시하고, 다이내믹표시메모리에 메모리셀들(102)을 위한 독출워드라인들 중의 하나를 선택하며 선택된 독출워드라인에 독출신호를 출력한다.
상술한 바와 같이, 도 1에 보여지는 표시메모리회로는 드로잉메모리와 다이내믹표시메모리를 포함한다. 드로잉메모리는 셀어레이(10)의 메모리셀들(101), 드로잉메모리독출/기입회로(11) 및 워드제어회로(13)의 워드어드레스디코더(131)로 구성된다. 드로잉메모리는 외부장치으로부터 액세스되고 드로잉데이터를 저장한다. 또한, 다이내믹표시메모리는 셀어레이(10)의 메모리셀들(102) 및 버퍼들(103), 표시메모리독출회로(12) 및 위드제어회로(13)의 전송워드제어회로(132) 및 독출워드선택회로(133)로 구성된다. 드로잉메모리의 메모리셀들(101)은 드로잉데이터를 저장하고 저장된 드로잉데이터 전체는 드로잉메모리로의 기입동작에 응답해 메모리셀들(101)로부터 병렬로 독출될 수 있다. 다이내믹표시메모리는 각 전송워드라인에 관한 전송신호에 응답해 버퍼들(103)을 통해 드로잉메모리로부터 출력된 드로잉데이터를 수신하고 유지한다. 따라서, 다이내믹표시메모리는 드로잉메모리로의 기입 동작 전에 드로잉데이터를 유지할 수 있다. 다이내믹표시메모리는 독출워드라인에 관한 독출신호에 응답해 표시프레임에 동기해 표시데이터로서 독출비트라인들에 유지된 데이터를 출력한다.
도 5는 도 4에 도시된 셀어레이(10)의 하나의 메모리셀장치을 보여주는 회로도이다. 메모리셀장치은 드로잉메모리를 위해 메모리셀(101)을 구비하고 다이내믹표시메모리 및 버퍼(103)를 위해 메모리셀(102)을 구비한다.
메모리셀(101)은 본 발명의 실시예에서 래치 및 2개의 MOS트랜지스터들로 구성된 스태틱 RAM셀이다. 메모리셀(101)은 한 쌍의 상보적인 비트라인들과 워드라인들로 접속되어 있고, 드로잉메모리독출/기입회로(11)로부터 액세스된다. 이 메모리셀(101)의 구성은 널리 알려져 있기 때문에 생략된다는 점에 유의해야 한다.
메모리셀(102)은 본 발명의 실시예에서 다이내믹 RAM셀로 구성되고 데이터비트, 전송트랜지스터(1022), 구동트랜지스터(1023) 및 독출트랜지스터(1024)를 저장하기 위한 메모리용량(1021)을 포함한다. 전송트랜지스터(1022)는 메모리용량(1021)과 버퍼(103) 사이에 배치되고 전송워드라인과 접속된 게이트를 가진다. 구동트랜지스터(1023)는 메모리용량(1121)과 접속된 게이트 및 그라운드와 접속된 소스를 가진다. 독출트랜지스터(1024)는 구동트랜지스터(1023)의 드레인과 독출비트라인 사이에 배치되고 독출워드라인과 접속된 게이트를 가진다.
본 발명의 실시예에서 버퍼(103)는 인버터로 구성되고 메모리셀(101)과 메모리셀(102) 사이에 배치된다.
버퍼(103)는 메모리셀(101)에 저장데이터를 완충하여 드로잉메모리가 다이내믹표시메모리를 위해 메모리셀(102)로 출력되도록 한다. 버퍼(103)는 메모리셀(101) 또는 메모리셀(102) 중 어느 하나에 포함될 수 있다.
도 6은 도 4에 도시된 표시메모리회로의 전송워드제어회로(132)의 예를 보여주는 블록도이다. 전송워드제어회로(132)는 본 발명의 실시예에서 모든 워드어드레스를 위해 플립플롭을 포함한다. 플립플롭은 다이내믹표시메모리의 전송워드라인들 중 대응하는 것을 구동한다. 상술한 바와 같이 워드어드레스디코더(131)는 워드어드레스를 디코드하고 디코드된 결과에 기초해 워드라인들 중의 하나를 선택하고 선택된 워드라인에 워드어드레스신호를 출력한다. 각 플립플롭은 워드어드레스디코더(131)로부터 공급된 워드라인에 관한 워드선택신호와 메모리제어신호에 포함된 드로잉메모리로의 기입제어신호의 논리곱에 응답해 재설정되고 메모리제어신호 또는 재설정신호에 포함된 표시프레임의 동기신호에 응답해 설정된다. 재설정신호는 일반적인 재설정신호이고 본 발명에 관한 것은 아니다.
도 7a 내지 7f는 도 4 내지 6에 도시된 셀어레이(10)의 메모리셀장치들 및 전송워드제어회로들(132)의 동작예를 보여주는 타이밍챠트들이다. 도 7d에 도시된 것과 같이 드로잉메모리의 메모리셀들(101)이 데이터 A를 저장한다고 가정한다.
우선, 타이밍 T1에서, 메모리제어신호의 표시프레임의 동기신호는 도 7a에 도시된 바와 같은 동기레벨로 설정된다. 동기신호는 표시프레임의 시작타이밍을 지시한다. 그 결과, 모든 전송워드라인들의 전송신호들은 활성레벨로 설정되고 도 7e에서 보여지는 바와 같이 전송워드라인들로 출력된다. 따라서, 드로잉메모리의 모든 메모리셀들(101)에 저장된 데이터 A는 버퍼(103) 및 전송트랜지스터들(1022)를 통해 다이내믹표시메모리의 메모리셀들(102)에 전송되고 도 7f에 도시된 바와 같이 다이내믹표시메모리의 메모리셀들(102)에 저장된다. 표시프레임 라인들의 주사에 응답해 독출신호는 독출워드라인들에 연속적으로 출력된다. 그 결과, 주사라인의 각 메모리셀들(102)의 독출트랜지스터(1024)는 턴온되고 데이터 A는 독출비트라인에서 독출되어진다. 따라서, 데이터 A는 표시부에 표시된다. 드로잉메모리의 비트라인들의 쌍들은 이 시기에 프리챠지된다는 점에 유의해야 한다.
다음, 타이밍 T2에서의 동작이 설명될 것이다. 타이밍 T2는 표시프레임의 동기신호들 사이의 선택타이밍이다. 여기서, 타이밍 T2에서, 드로잉메모리로 기입제어신호가 도 7b에 도시된 바와 같은 활성레벨로 설정되고, 데이터 B가 메모리셀들(101)의 열에 쓰여지도록 데이터 B는 도 7c에 도시된 바와 같이 비트라인들의 쌍에 출력된다. 이 경우, 드로잉메모리를 위한 메모리셀들(101)에 대한 비트라인들의 쌍들은 드로잉메모리독출/기입회로(11)에 의해 데이터 B에 대응하는 레벨들로 설정된다. 또한, 워드어드레스디코더(131)는 워드어드레스를 디코드하고 디코드된 결과를 기초로 상술한 열에 대응하는 워드라인들 중의 하나를 선택하며 선택된 워드라인에 워드선택신호를 출력한다. 따라서, 데이터 B는 메모리셀들(101)의 열에 기입될 수 있다. 그 결과, 워드어드레스에 대응하는 메모리셀들(101) 이외의 드로잉메모리의 메모리셀들(101)은 데이터 B를 저장하는 워드어드레스에 대응하여 데이터 A와 메모리셀들(101)을 저장한다.
이 경우에, 선택된 워드라인에 대응하는 플립플롭에서, 플립플롭은 도 7b에 도시된 기입제어신호와 선택된 워드라인의 워드선택신호의 논리곱에 응답해 재설정된다. 그 결과, 선택된 워드라인에 대응하는 전송워드라인에 관한 전송신호가 도 7e에 도시된 바와 같은 비활성레벨로 설정된다. 따라서, 모든 메모리셀들(102)은 도 4f에서 도시된 바와 같이 데이터 A를 계속적으로 유지한다. 따라서, 데이터 A는 데이터 B가 드로잉메모리의 메모리셀들(101)의 일부에 쓰여지는 동안 표시부 A에 표시될 수 있다. 또한, 메모리셀들(101)은 데이터가 표시되는 동안 재기입되거나 업데이트될 수 있다.
다음, 타이밍 T3에서, 표시프레임의 동기신호가 도 7a에서 도시되는 바와 같이 활성레벨로 다시 설정되는 경우, 모든 전송워드라인에 관한 전송신호들은 도 7e에서 보여지는 바와 같이 활성레벨로 설정되고 드로잉메모리의 메모리셀들(101)은 데이터 B를 출력하고 다이내믹표시메모리의 메모리셀들(102)은 도 7f에 도시된 바와 같이 버퍼들(103)을 통해 데이터 B를 수신하고 저장한다. 메모리셀들(102)에 저장된 데이터 B는 구동트랜지스터(1023), 독출트랜지스터(1024) 및 독출비트라인들을 통해 표시부에 전송되어 데이터B가 표시부에 표시된다. 따라서, 동기신호들(T1 및 T3) 사이에 드로잉메모리의 메모리셀들(101)로 데이터 B의 기입동작은 표시에 반영된다. 이 경우, 다이내믹표시메모리의 메모리셀들(102)에 저장된 데이터는 드로잉메모리의 기입제어신호가 아니라 표시프레임의 동기신호에 응답해 변화된다. 저장된 데이터는 종래 기술과 같이 표시프레임의 주사에 동기해 독출워드라인에 관한 독출신호에 응답해 독출되고, 다이내믹표시메모리독출회로(12)에 의해 감지되며 독출포트로부터 표시데이터로서 출력된다. 따라서, 비디오화상표시에 대응하는 것이 가능하다. 도 7a 내지 7f에 도시된 바와 같이 본 발명의 실시예인 표시메모리회로에 있어서, 다이내믹표시메모리의 메모리셀들은 드로잉메모리의 기입제어신호로부터 표시프레임이 동기신호로 한 주기동안 데이터를 계속적으로 유지한다. 유지주기의 최장시간은 표시프레임의 주기이고 사용된 다이내믹 RAM의 유지주기보다 대체로 짧다. 그 결과, 리프레싱동작은 다이내믹표시메모리를 위해 반드시 필요한 것은 아니다.
또한, 데이터는 모든 메모리셀들(101)로부터 병렬로 독출되어진다. 데이터는 메모리셀들(102)에 총괄적으로 또는 열들의 단위로 저장될 수 있다.
게다가, 드로잉메모리스케일이 멀티기능을 위해 증가된다고 하더라도, 리프레싱동작을 위해 불필요한 다이내믹 RAM 셀들이 매트릭스에 배치되는 다이내믹표시메모리가 사용될 수 있다. 또한, 드로잉메모리로부터 다이내믹표시메모리로 데이터전송을 제어하는 것은 쉽고 제어는 최소회로스케일로 이루어질 수 있다. 따라서 표시메모리회로를 위한 칩영역의 증가는 억제될 수 있다.
또한, 비디오화상의 표시의 경우에, 드로잉메모리로 기입워드어드레스에 대응하는 전송워드라인만이 다이내믹표시메모리에서 비활성레벨로 설정된다. 다른 전송워드라인들은 변화되지 않고 활성레벨에 유지된다. 따라서, 드로잉메모리와 다이내믹표시메모리 사이의 데이터전송은 기입워드어드레스에 대응하는 드로잉메모리의 일부에 충분히 실시된다. 따라서, 비디오화상의 표시는 낮은 전력소비로 실시될 수 있다.
게다가, 정지화상의 표시의 경우에, 드로잉메모리로 기입동작이 실시되지 않기 때문에 다이내믹표시메모리의 모든 전송워드라인들은 변화되지 않고 활성레벨에 유지된다. 다이내믹표시메모리의 각 메모리셀(102)만이 드로잉메모리의 메모리셀(101)로부터 전송된 데이터를 출력한다. 따라서, 리프레싱동작이 필요하지 않고 정지화상의 표시는 최저의 전력소비로 실시될 수 있다.
또한, 본 발명의 표시메모리회로에서, 드로잉메모리와 다이내믹표시메모리 사이에 전송데이터를 위한 표시프레임주기 내에 비표시주기를 설정하는 것은 도 3에 도시된 종래 표시시스템과 달리, 반드시 필요한 것은 아니다. 또한, 계산회로 또는 CPU에 의한 전송제어프로세스를 필요로 하지 않는다. 따라서, 프로세스가 고속으로 실시될 수 있고 일정한 프로세스속도의 경우 낮은 전력소비로 실시될 수 있다.
이 실시예에서 표시메모리회로는 드로잉메모리의 메모리셀이 스태틱 RAM셀로 구성되는 것으로 가정하여 설명되어있다는 점에 유의해야 한다. 그러나, 이 구성에 제한되지 않는다. 표시메모리회로는 다이내믹 RAM셀들이 어레이에 배치되는 다이내믹드로잉메모리 및 다이내믹표시메모리로 구성될 수 있다. 이 경우, 데이터는 다이내믹드로잉메모리의 모든 메모리셀들로부터 병렬로 전송된다. 다이내믹표시메모리는 리프레시동작과 동기해 전송데이터를 유지하거나 다이내믹드로잉메모리에 액세스한다. 다음, 다이내믹표시메모리는 독출워드라인에 관한 독출신호에 응답해 표시프레임의 주사와 동기해 독출포트로부터 표시데이터로서 유지된 데이터를 출력한다. 그 결과, 다이내믹 RAM셀의 파괴적인 독출에 대응할 수 있고 셀어레이를 위한 칩영역이 더 감소된다.
또한, 이 실시예의 표시메모리회로에서, 드로잉메모리는 독출/기입(R/W)포트를 가진다. 그러나, 독출/기입포트에 제한되지 않고 드로잉메모리는 기입전용사용을 위해 기입포트를 가질 수 있다.
도 8은 상술한 표시메모리회로가 사용된 본 발명의 표시컨트롤러의 구성을 보여주는 블록도이다. 도 8을 참조하면, 이 실시예에서 표시컨트롤러(6)는 도 1에 도시된 종래 표시컨트롤러에 대응한다. 이 실시예에서 표시컨트롤러(6)는 도 4에 도시된 표시메모리회로(1), 래치회로(62), 데이터라인구동회로(63), 메모리제어회로(64), 타이밍제어회로(65) 및 드로잉회로(66)를 포함한다. 도 1에 도시된 종래 표시컨트롤러(106)과 비교시, 래치회로(62), 데이터라인구동회로(63) 및 타이밍제어회로(65)는 종래 표시컨트롤러(106)의 기능과 동일한 기능을 가진다. 표시메모리회로(1)를 위한 드로잉메모리 및 드로잉회로(66)는 이 실시예에 추가되고 종래 표시컨트롤러(106)에서 표시메모리(161)는 이 실시예에서 표시메모리회로(1)의 다이내믹표시메모리에 의해 교체된다. 메모리제어회로(64)는 표시메모리회로(1)의 드로잉메모리를 제어하기 위한 기능을 더 포함한다.
표시메모리회로(1)의 드로잉메모리는 메모리제어회로(64)로부터 메모리제어신호에 응답해 드로잉회로(66)로부터 전송된 드로잉데이터를 저장한다. 드로잉데이터는 드로잉메모리의 모든 메모리셀들로부터 병렬로 전송된다. 표시메모리회로(1)의 다이내믹표시메모리는 드로잉메모리로의 기입 동작전에 드로잉메모리로부터 전송된 드로잉데이터를 계속하여 유지한다. 유지된 데이터는 독출워드라인에 관한 독출신호에 응답해 표시프레임의 주사에 동기하여 독출포트로부터 표시데이터로서 출력된다.
드로잉회로(66)는 표시패널의 고정밀도 및 드로잉장치(7)로부터 공급된 드로잉데이터에 비디오화상을 재생하는 멀티기능에 의해 표시부에 고유의 처리를 실시하고 표시메모리회로(1)의 드로잉메모리에 저장한다.
이 경우, 표시컨트롤러(6)와 드로잉장치(7)는 분산처리를 실시할 수 있다. 따라서, 드로잉장치(7)에 프레임처리에 관한 부하가 감소된다. 그 결과, 프레임단위로 많은 양의 데이터를 처리하는 모든 처리시스템이 더욱 빨라진다.
또한, 예를 들면, 드로잉회로(66)가 화상데이터를 벡터데이터로부터 비트맵데이터로 변환할 수 있는 경우, 드로잉장치(7)로부터 벡터데이터의 화상데이터를 표시컨트롤러(6)로 전송할 수 있다. 이 경우에, 이송될 수 있는 데이터의 양은 현저하게 감소되고 드로잉장치(7)와 표시컨트롤러(6) 사이의 데이터전송은 낮은 전력소비와 낮은 EMI로 실시된다.
상술한 바와 같이, 본 발명의 표시메모리회로에 따르면, 다이내믹표시메모리의 리프레싱동작은 필요하지 않다. 또한, 리프레싱에 불필요한 다이내믹 RAM셀들이 배치되는 다이내믹 RAM메모리는 드로잉메모리의 메모리용량을 증가시킬 필요가 있는 경우조차도 표시메모리로서 사용될 수 있다. 또한, 드로잉메모리로부터 표시메모리로 데이터전송제어가 쉽고 최소회로구성에 의해 수행된다. 그 결과 표시메모리회로의 칩영역의 증가가 억제될 수 있다.
도 1은 종래 제1표시컨트롤러와 표시컨트롤러의 주위 회로를 보여주는 블록도이다.
도 2는 종래 제1표시컨트롤러에 메모리셀을 보여주는 회로도이다.
도 3은 종래 제2표시시스템을 보여주는 블록도이다.
도 4는 본 발명의 실시예에 따른 표시메모리회로의 구성을 보여주는 블록도이다.
도 5는 도 4에 보여지는 셀어레이의 하나의 메모리셀단위를 보여주는 회로도이다.
도 6은 도 4에 보여지는 표시메모리회로의 전송워드제어회로를 보여주는 블록도이다.
도 7a 내지 7f는 도 4에 보여지는 셀어레이의 메모리셀단위들 및 전송워드제어회로들의 동작을 보여주는 타이밍챠트이다.
도 8은 상술된 표시메모리회로가 이용된 본 발명의 표시컨트롤러의 구성을 보여주는 블럭도이다.
*도면의 주요부분에 대한 부호의 설명*
1: 표시메모리회로 10: 셀어레이
11: 드로잉메모리독출/기입회로 12: 표시메모리독출회로
13: 워드제어회로 102: 메모리셀
103: 버퍼 131: 워드제어회로
132: 전송워드제어회로 133: 독출워드선택회로

Claims (18)

  1. 데이터를 저장하고 상기 데이터의 적어도 일부가 제1타이밍과 제2타이밍 사이에 선택되는 제3타이밍에서 새로운 데이터로 재기입 될 수 있는 드로잉메모리; 및
    상기 드로잉메모리와 접속되고, 상기 제1타이밍에 응답해 상기 데이터를 래치하고 상기 제1타이밍과 상기 제2타이밍 사이에 상기 데이터를 계속해서 유지하는 다이내믹표시메모리를 포함하며,
    상기 드로잉메모리는 상기 일부가 상기 드로잉메모리에 재기입되는 경우 상기 재기입되는 부분에서 상기 다이내믹표시메모리로부터 부분적으로 비접속되는 표시메모리회로.
  2. 제1항에 있어서, 상기 드로잉메모리는 매트릭스에 배치된 복수의 제1메모리셀들을 포함하고,
    상기 다이내믹표시메모리는 매트릭스에 배치된 복수의 제2메모리셀들; 및
    상기 복수의 제2메모리셀들의 각각에 제공되는 전송트랜지스터를 포함하고,
    상기 복수의 전송트랜지스터는 턴온되어 상기 복수의 제1메모리셀들 및 상기 복수의 제2메모리셀들과 상기 제1타이밍에서 각각 접속하고
    상기 데이터의 상기 일부가 상기 제3타이밍에서 재기입되는 경우, 재기입되는 부분에 대응하는 상기 복수의 전송트랜지스터들은 상기 제3타이밍에서 턴오프되는 표시메모리회로.
  3. 제2항에 있어서, 상기 다이내믹표시메모리는 상기 복수의 제2메모리셀들의 각 행들에 상기 복수의 전송트랜지스터들의 게이트와 접속되는 전송워드라인을 더 포함하고,
    상기 표시메모리회로는 상기 복수의 전송트랜지스터들이 턴온되도록 상기 제1타이밍에 응답해 활성상태에서의 전송신호를 모든 상기 전송워드라인들로 출력하는 전송워드제어회로를 더 포함하는 표시메모리회로.
  4. 제3항에 있어서, 상기 복수의 제1메모리셀들의 행단위로 재기입이 실시되고,
    상기 복수의 전송트랜지스터들의 각각이 비활성상태에서 상기 전송신호에 응답해 턴오프되도록 상기 전송워드제어회로는 상기 제3타이밍에 응답해 재기입된 부분에 대응하는 상기 전송신호들을 비활성상태로 설정하는 표시메모리회로.
  5. 제4항에 있어서, 상기 전송워드제어회로는 상기 복수의 전송워드라인들의 각각에 대해 제공되는 플립플롭회로를 포함하고,
    상기 플립플롭회로는 상기 제1타이밍에 응답해 상기 전송워드라인에 관한 상기 전송신호를 활성상태로 설정하고, 상기 제3타이밍에 응답해 상기 전송워드라인에 관한 상기 전송신호를 비활성상태로 재설정하는 표시메모리회로.
  6. 제2항에 있어서, 상기 복수의 제2메모리셀들 각각은 상기 전송트랜지스터;
    상기 전송트랜지스터와 접속되어 상기 데이터의 비트들 중에서 대응하는 것을 수신하고 유지하는 메모리커패시터;
    상기 메모리커패시터에 저장된 비트를 기초로 구동되는 구동트랜지스터; 및
    상기 유지된 데이터가 상기 표시부에 표시되도록 상기 구동트랜지스터 및 독출비트라인에 접속되어 상기 메모리용량에 저장된 비트를 상기 독출비트라인으로 전송하는 독출트랜지스터를 포함하는 표시메모리회로.
  7. 제6항에 있어서, 상기 복수의 제2메모리셀들의 각각은 상기 전송트랜지스터와 상기 복수의 제1메모리셀들 중에서 대응하는 것과의 사이에 접속되는 버퍼를 더 포함하는 표시메모리회로.
  8. 제7항에 있어서, 상기 버퍼는 인버터인 표시메모리회로.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1타이밍과 상기 제2타이밍 각각은 표시프레임의 시작타이밍인 표시메모리회로.
  10. 데이터를 저장하고 상기 데이터의 적어도 일부가 제1타이밍과 제2타이밍 사이에 선택되어지는 제3타이밍에서 새로운 데이터로 재기입 될 수 있는 드로잉메모리와
    상기 드로잉메모리와 접속되고, 상기 제1타이밍에 응답해 상기 데이터를 래치하고 상기 제1타이밍과 상기 제2타이밍사이에 상기 데이터를 계속해서 유지하는 다이내믹표시메모리를 포함하는 표시메모리회로; 및
    외부장치로부터 상기 새로운 데이터를 수신하고 상기 드로잉메모리에 상기 새로운 데이터를 기입하는 드로잉회로를 포함하고,
    상기 드로잉메모리는 상기 일부가 상기 드로잉메모리에 재기입되는 경우 상기 재기입된 부분에 상기 다이내믹표시메모리로부터 부분적으로 비접속되는 표시컨트롤러.
  11. 제10항에 있어서, 상기 드로잉메모리는 매트릭스에 배치된 복수의 제1메모리셀들을 포함하고,
    상기 다이내믹표시메모리는 매트릭스에 배치된 복수의 제2메모리셀들; 및
    상기 복수의 제2메모리셀들의 각각에 대해 제공된 전송트랜지스터들을 포함하고,
    상기 복수의 전송트랜지스터들은 턴온되어 상기 제1타이밍에서 각각 상기 복수의 제1메모리셀들과 상기 복수의 제2메모리셀들과 접속하고,
    상기 데이터의 상기 일부가 상기 제3타이밍에서 재기입 되는 경우, 재기입되는 부분에 대응하는 상기 복수의 전송트랜지스터들은 상기 제3타이밍에서 턴오프되는 표시컨트롤러.
  12. 제11항에 있어서, 상기 다이내믹표시메모리는 상기 복수의 제2메모리셀들의 각 행들에 상기 복수의 전송트랜지스터들의 게이트들과 접속된 전송워드라인을 더 포함하고,
    상기 표시메모리회로는 상기 복수의 전송트랜지스터들이 턴온되도록 상기 제1타이밍에 응답해 활성상태에서 전송신호를 상기 전송워드라인들 모두로 출력하는 전송워드제어회로를 더 포함하는 표시컨트롤러.
  13. 제12항에 있어서, 재기입은 상기 복수의 제1메모리셀들의 행단위로 실시되고,
    상기 전송워드제어신호는 상기 복수의 전송트랜지스터들의 각각이 비활성상태에서 상기 전송신호에 응답해 턴오프되도록 상기 제3타이밍에 응답해 재기입부분에 대응하는 상기 전송신호들을 비활성상태로 설정하는 표시컨트롤러.
  14. 제13항에 있어서, 상기 전송워드제어회로는 상기 복수의 전송워드라인들 각각에 제공되는 플립플롭회로를 포함하고,
    상기 플립플롭회로는 상기 제1타이밍에 응답해 상기 전송워드라인에 관한 상기 전송신호를 활성상태로 설정하고 상기 제3타이밍에 응답해 상기 전송워드라인에 관한 상기 전송신호를 비활성상태로 재설정하는 표시컨트롤러.
  15. 제11항에 있어서, 상기 복수의 제2메모리셀들의 각각은 상기 전송트랜지스터;
    상기 전송트랜지스터와 접속되어 상기 데이터의 비트들 중에서 대응하는 것을 수신하고 유지하는 메모리용량;
    상기 메모리용량에 저장되는 비트를 기초로 구동되는 구동트랜지스터; 및
    상기 유지된 데이터가 상기 표시부에 표시되도록 상기 구동트랜지스터와 독출비트라인과 접속되어 상기 메모리용량에 저장된 비트를 상기 독출비트라인으로 전송하는 독출트랜지스터를 포함하는 표시컨트롤러.
  16. 제15항에 있어서, 상기 복수의 제2메모리셀들의 각각은 상기 전송트랜지스터와 상기 복수의 제1메모리셀들 중에서 대응하는 것과의 사이에 접속되는 버퍼를 더 포함하는 표시컨트롤러.
  17. 제16항에 있어서, 상기 버퍼는 인버터인 표시컨트롤러.
  18. 제10항 내지 제17항 중 어느 한 항에 있어서, 상기 제1타이밍과 상기 제2타이밍의 각각은 표시프레임의 개시타이밍인 표시컨트롤러.
KR1020040099332A 2003-12-01 2004-11-30 표시메모리회로를 구비한 표시컨트롤러 KR100699067B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003401392A JP4744074B2 (ja) 2003-12-01 2003-12-01 表示メモリ回路および表示コントローラ
JPJP-P-2003-00401392 2003-12-01

Publications (2)

Publication Number Publication Date
KR20050053015A true KR20050053015A (ko) 2005-06-07
KR100699067B1 KR100699067B1 (ko) 2007-03-27

Family

ID=34463920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099332A KR100699067B1 (ko) 2003-12-01 2004-11-30 표시메모리회로를 구비한 표시컨트롤러

Country Status (6)

Country Link
US (1) US7495668B2 (ko)
EP (1) EP1538600B1 (ko)
JP (1) JP4744074B2 (ko)
KR (1) KR100699067B1 (ko)
CN (1) CN100410980C (ko)
DE (1) DE602004028435D1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942012B2 (ja) * 2005-05-23 2012-05-30 ルネサスエレクトロニクス株式会社 表示装置の駆動回路、および駆動方法
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
US7593270B2 (en) 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
CN103597545B (zh) * 2011-06-09 2016-10-19 株式会社半导体能源研究所 高速缓冲存储器及其驱动方法
TWI453716B (zh) * 2011-08-19 2014-09-21 Novatek Microelectronics Corp 資料傳輸方法及其顯示驅動系統
US9489166B2 (en) * 2011-08-19 2016-11-08 Novatek Microelectronics Corp. Data transmission method and display driving system
WO2013129260A1 (ja) * 2012-03-01 2013-09-06 シャープ株式会社 表示装置およびその駆動方法
CN102780785A (zh) * 2012-08-13 2012-11-14 广东威创视讯科技股份有限公司 多终端同步显示方法、终端及系统
US10022301B2 (en) * 2013-03-15 2018-07-17 Becton Dickinson and Company Ltd. Connection system for medical device components
TWI515714B (zh) * 2013-10-30 2016-01-01 矽創電子股份有限公司 更新記憶體陣列的方法、驅動電路及顯示器
US9479175B2 (en) * 2014-02-07 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN111243505B (zh) * 2018-11-29 2021-04-23 成都辰显光电有限公司 一种像素驱动电路和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745101A (en) * 1991-02-14 1998-04-28 Canon Kabushiki Kaisha Method and apparatus for controlling image display
JP2667941B2 (ja) * 1992-09-17 1997-10-27 三菱電機株式会社 メモリセル回路
JPH0729372A (ja) * 1993-07-08 1995-01-31 Nec Ic Microcomput Syst Ltd マルチポート・ランダム・アクセス・メモリ
JPH07211058A (ja) * 1994-01-12 1995-08-11 Hitachi Ltd 半導体記憶装置
JPH07334452A (ja) * 1994-06-14 1995-12-22 Matsushita Electric Ind Co Ltd 図形反転ｄｍａ制御装置
JPH08161890A (ja) * 1994-12-02 1996-06-21 Fujitsu Ltd メモリセル回路及びマルチポート半導体記憶装置
US20010015727A1 (en) * 1995-04-06 2001-08-23 Hideo Gunji Image data display control method and an image display device thereof
JP2000250733A (ja) * 1999-02-26 2000-09-14 Nec Ic Microcomput Syst Ltd 画像表示システム及びその画像表示方法
JP3430961B2 (ja) 1999-03-18 2003-07-28 三菱電機株式会社 画像表示装置
JP3833483B2 (ja) * 2001-03-06 2006-10-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像データ送信装置、表示画像データ送信方法、差分転送方法、プログラム、および記憶媒体
JP4058888B2 (ja) * 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2002056668A (ja) * 2000-08-11 2002-02-22 Thine Electronics Inc 表示記憶機能付きマトリックス型画像表示装置の駆動回路装置
JP4132654B2 (ja) * 2000-12-18 2008-08-13 株式会社ルネサステクノロジ 表示制御装置および携帯用電子機器
US7176864B2 (en) * 2001-09-28 2007-02-13 Sony Corporation Display memory, driver circuit, display, and cellular information apparatus
JP3596507B2 (ja) * 2001-09-28 2004-12-02 ソニー株式会社 表示メモリ、ドライバ回路、及びディスプレイ
JP4251815B2 (ja) * 2002-04-04 2009-04-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2003308693A (ja) * 2002-04-11 2003-10-31 Mitsubishi Electric Corp 半導体記憶装置
JP4614261B2 (ja) * 2003-10-02 2011-01-19 ルネサスエレクトロニクス株式会社 コントローラドライバ，及びその動作方法

Also Published As

Publication number Publication date
CN1624740A (zh) 2005-06-08
EP1538600A2 (en) 2005-06-08
CN100410980C (zh) 2008-08-13
DE602004028435D1 (de) 2010-09-16
EP1538600B1 (en) 2010-08-04
KR100699067B1 (ko) 2007-03-27
US20050116960A1 (en) 2005-06-02
JP2005166132A (ja) 2005-06-23
JP4744074B2 (ja) 2011-08-10
EP1538600A3 (en) 2009-05-27
US7495668B2 (en) 2009-02-24

Similar Documents

Publication Publication Date Title
KR100699067B1 (ko) 표시메모리회로를 구비한 표시컨트롤러
KR100908793B1 (ko) 표시 메모리, 드라이버 회로, 디스플레이 및 휴대 정보 장치
US6724378B2 (en) Display driver and display unit and electronic apparatus utilizing the same
US20040239606A1 (en) Display driver, electro optic device, electronic apparatus, and display driving method
JP2554785B2 (ja) 表示駆動制御用集積回路及び表示システム
US5945974A (en) Display controller with integrated half frame buffer and systems and methods using the same
US8350832B2 (en) Semiconductor integrated circuit device for display controller
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
JP3596507B2 (ja) 表示メモリ、ドライバ回路、及びディスプレイ
JP3105884B2 (ja) メモリ性表示装置用表示コントローラ
JP6524749B2 (ja) 記憶装置、表示ドライバー、電気光学装置及び電子機器
JP3584917B2 (ja) ドライバ回路及びディスプレイ
JP3632589B2 (ja) 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器
US7446776B2 (en) Display controller with DRAM graphic memory
US7499013B2 (en) Display driver, electro-optical device and drive method
US7471278B2 (en) Display driver, electro-optical device, and drive method
KR19990007860A (ko) 논리 연산을 이용하여 메모리에 저장된 데이터를수정하기 위한 회로, 시스템 및 방법
KR100234415B1 (ko) 액정표시장치 컨트롤러 램
JP2003108092A (ja) ドライバ回路及びディスプレイ
JP3627408B2 (ja) 表示体の駆動回路，半導体集積回路装置，表示装置および電子機器
JP3800973B2 (ja) 表示体の駆動回路，半導体集積回路装置，表示装置および電子機器
KR20060076871A (ko) 디스플레이 드라이버 ｉｃ의 그래픽 램 제어장치 및 방법
JPH0764514A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ
JPH06223577A (ja) Ｓｒａｍ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee