JPH0764514A - メモリ内蔵液晶ドライバと液晶ディスプレイ - Google Patents

Abstract

(57)【要約】 【目的】表示データに対応した液晶印加電圧を生成する
液晶ドライバにおいて、表示メモリを内蔵することで、
システムの動作効率を低下させることなく、低消費電力
化を図る。 【構成】液晶パネル１３２に液晶印加電圧を生成する液
晶ドライバ１０５にメモリセル１２０を内蔵し、システ
ムとのインタフェースにアドレスバス１０１、データバ
ス１０２、制御信号バス１０３を設け、任意位置のデー
タを容易に更新できるようにするとともに、前記制御信
号バス１０３のタイミングで、メモリセル１２０に記憶
している表示データを液晶印加電圧に変換して、液晶パ
ネル１３２に出力して表示を行う。 【効果】本発明によれば、１水平期間に１回の表示アク
セスで液晶パネルに表示データに対応した液晶印加電圧
を生成、出力し表示が出来るので、液晶ディスプレイを
含む表示システム全体の低消費電力化が図れる効果があ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、メモリを内蔵した液
晶ドライバと、メモリ内蔵液晶ドライバを使用した液晶
ディスプレイに関する。

【０００２】

【従来の技術】従来の液晶ディスプレイは、日立ＬＣＤ
ドライバデータブック（株式会社日立製作所半導体事業
本部発行）のＰ２７４からＰ２９２に記載してある液晶
ドライバＨＤ６６１０７を使用して構成されていた。図
２から図５を用いて従来の液晶ディスプレイについて説
明する。

【０００３】図２は従来の液晶ディスプレイの構成図で
ある。

【０００４】図２において、２０１は制御信号を転送す
る制御信号バスであり、２０２は表示データを転送する
データバスである。２０３は液晶ドライバであり、２０
４は液晶ドライバ２０３の動作を制御するタイミング制
御回路、２０５はデータバス２０２で転送する表示デー
タをラッチする信号を生成するシフトレジスタである。
２０６はシフトレジスタ２０５から出力されるラッチク
ロックを転送する信号線、２０７は順次表示データを取
り込むラッチ、２０８はラッチ２０７の出力するデータ
を転送するデータバス、２０９はデータバス２０８の転
送するデータを同時に取り込むラッチ、２１０はラッチ
２０９の出力するデータを転送するデータバスである。
２１１はレベルシフタであり、データバス２１０で転送
する表示データを、液晶印加電圧に対応した電圧レベル
にシフトする。２１２はレベルシフトされたデータを転
送するデータバス、２１３は電圧セレクタである。２１
４は電圧セレクタ２１３でデータバス２１２を介して転
送される表示データに従って選択された液晶印加電圧を
転送する出力電圧線である。２１５はシフトレジスタ２
０５を制御するＣＬ２クロックであり、２１６はラッチ
２０９にデータを取り込むＣＬ１クロックである。１３
０は走査回路であり、表示を行うラインを選択する。１
３１は走査回路１３０で生成される走査信号を転送する
走査信号線、１３２は液晶パネルである。１３３は電源
回路、１３４、１３５は各々走査回路１３０と液晶ドラ
イバ２０３を駆動する駆動電圧を転送する駆動電圧線で
ある。

【０００５】図３は、図２に記載した液晶ディスプレイ
を用いたパーソナルコンピュータのシステム構成図であ
る。

【０００６】図３において、３０１はＣＰＵ、３０２は
メインメモリ、３０３はアドレスを転送するアドレスバ
ス、３０４はデータを転送するデータバス、３０５は制
御信号を転送する制御信号バスである。３０６は表示コ
ントローラ、３０７は表示データを記憶する表示メモリ
である。３０８はタイミング制御回路、３０９はタイミ
ング信号であり、表示メモリ３０７をアクセスするため
の信号と、液晶ドライバ２０８を動作させるための信号
を含む。３１０は表示アドレスと描画アドレスを切り換
える選択信号である。３１１はコントローラであり、３
１２の信号バスに転送するタイミング信号と、３１３の
表示アドレスバスに転送するアドレスを生成する。３１
４は表示アドレスと描画アドレスを選択するセレクタ、
３１５はセレクタ３１４で選択された表示メモリ３０７
をアクセスするためのアドレスを転送するアドレスバ
ス、３１６はデータバッファである。３１７は表示メモ
リ３０７をアクセスするためのデータを転送するデータ
バスであり、３１８は液晶ディスプレイ用の表示データ
を転送するデータバスである。

【０００７】図４は、図３に示したシステムにおいて、
表示メモリ３０７のアクセスを示すタイミングチャート
図である。

【０００８】図５は、液晶ドライバ２０３の動作を示す
タイミングチャート図である。

【０００９】再び図２を用いて従来の液晶ドライバを用
いたときの液晶ディスプレイについて説明する。

【００１０】信号バス２０１を介して転送される制御信
号は、液晶ドライバ２０３のタイミング制御回路２０４
に入力される。生成されたＣＬ２クロック２１５は、シ
フトレジスタ２０５へ転送され、シフトレジスタ２０５
はラッチクロックを生成し、信号線２０６に出力する。
データバス２０２を介してドライバ２０３に転送される
表示データは、信号線２０６を介して転送されるラッチ
クロックによって、ラッチ２０７に順次ラッチされる。
ラッチ２０７にラッチされた表示データは、データバス
２０８を介して、ラッチ２０９に、ＣＬ１クロック２１
６によって同時に記憶される。この動作を図５に示す。
また、ＣＬ１クロック２１６によってラッチ２０９から
出力された表示データは、データバス２１０を介してレ
ベルシフタ２１１に入力され、液晶印加電圧に対応した
電圧レベルに変換される。レベルシフトされた表示デー
タは、データバス２１２を介して電圧セレクタ２１３に
転送され、液晶印加電圧を選択する。選択された液晶印
加電圧は、出力電圧線２１４を介して液晶パネル１３２
に供給される。

【００１１】従来の液晶ドライバは、表示データをラッ
チし、液晶印加電圧に変換して出力する機能しか持たな
い。このことから、従来の液晶ドライバ２０３で駆動す
る液晶ディスプレイを用いたシステムについて、図３を
用いて詳しく説明する。

【００１２】本システムでは、一定周期で液晶ディスプ
レイに表示データを転送する必要がある。そこで、表示
データを１画面分記憶する表示メモリ３０７が必要とな
り、表示メモリ３０７から表示データを読み出し、液晶
ディスプレイに出力する手段と、表示メモリ３０７に記
憶する表示データを更新する手段が必要となる。表示メ
モリ３０７のアドレスバス３１５、データバス３１７、
制御信号３０９は１系統しかないことから、表示メモリ
３０７に対しては、図４に示すように、表示データを読
み出し、液晶ディスプレイに出力するための表示アクセ
スと、表示データを更新する描画アクセスを時分割で行
うことが必要となる。よって、本システムは、以下のよ
うに構成できる。

【００１３】アドレスバス３１５は、セレクタ３１４に
よって、表示アクセスのためのアドレスを転送するアド
レスバス３１３と、描画アクセスのためのアドレスを転
送するアドレスバス３０３とが切り換えられて、表示又
は描画のアドレスが転送されている。この切り換え制御
は、タイミング制御回路３０８で行う。タイミング制御
回路３０８には、ＣＰＵ３０１からの制御信号が制御信
号バス３０５を介して入力されると共に、コントローラ
３１１からの制御信号が制御信号バス３１２を介して入
力される。この２つの制御信号によって、表示メモリ３
０７に対して表示アクセスを行うのか、描画アクセスを
行うのかのアービトレイション制御がなされる。また、
データバス３１７も同様に、表示アクセスの場合、バッ
ファ３１６を介したデータはデータバス３１８に転送さ
れ、描画アクセスの場合、バッファ３１６を介したデー
タは、データバス３０４に転送される。

【００１４】また、液晶ドライバの内部にメモリを内蔵
したメモリ内蔵液晶ドライバが、日立ＬＣＤドライバデ
ータブック（株式会社日立製作所半導体事業本部発行）
のＰ２９３からＰ３３５に記載されている。

【００１５】次に、日立のメモリ内蔵ドライバを用いた
液晶ディスプレイシステムについて、図６の構成図を用
いて説明する。

【００１６】図６において、６０１は液晶ドライバ、６
０２はデータバス、６０３は制御信号である。６０４は
アドレスレジスタ、６０５はＸ座標値レジスタ、６０６
はＹ座標値レジスタ、６０７はＸ座標値を出力するデー
タバス、６０８はＹ座標値を出力するデータバスであ
る。６０９はＸ座標値デコーダ、６１０はＹ座標値デコ
ーダ、６１１はＸ座標値デコード信号である。６１２は
表示データの入出力を制御するＩ／Ｏポート、６１３は
表示データを転送するデータバス、６１４はＹ座標値デ
コード信号である。６１５はメモリセル、６１６は表示
用のデータを転送するデータバスである。６１７はラッ
チ、６１８はラッチ６１７の出力する表示データを転送
するデータバス、６１９はレベルシフタ、６２０はレベ
ルシフトされたデータを転送するデータバス、６２１は
電圧セレクタ、６２２は液晶印加電圧を転送する出力電
圧線である。６２３はタイミング制御回路である。

【００１７】次に、液晶ドライバ６０１の動作について
説明する。

【００１８】液晶ドライバ６０１は、Ｉ／Ｏインターフ
ェイスとなっていることから、データバス６０２を介し
て、アドレスレジスタ６０４と、液晶ドライバ６０１の
いずれのレジスタにアクセスするかを指定する。そし
て、アドレスレジスタ６０４がＸ座標値レジスタ６０５
を指定し、データバス６０２を介して描画を行うＸ座標
値データをＸ座標値レジスタ６０５に設定する。次に、
アドレスレジスタ６０４がＹ座標値レジスタ６０６を指
定し、データバス６０２を介して描画を行うＹ座標値デ
ータをＹ座標値レジスタ６０６に設定する。次に、Ｉ／
Ｏポート６１２をアクセスすることで、メモリセル６１
５内の任意の位置のデータが更新できる。メモリセル６
１５に記憶されたデータは、タイミング制御回路６２３
により、各液晶ドライバ６０１のデータ線分のデータを
読み出し、ラッチ６１７に記憶した後、レベルシフタ６
１９で電圧変換がなされ、電圧セレクタ６２１で液晶印
加電圧を選択して出力する。このメモリセル６１５から
の読み出し制御を１水平期間毎に行うことで、液晶パネ
ル１３２に表示が行える。

【００１９】このように、液晶ドライバ６０１の各レジ
スタのデータを設定することで、メモリセル６１５の任
意の位置のデータ更新が可能となる。

【００２０】

【発明が解決しようとする課題】第１の従来例によれ
ば、液晶ドライバはシリアル化された表示データを常時
取り込み、１水平ライン分の表示データの取り込みが終
了すると、液晶印加電圧に変換し、液晶パネルに出力し
て表示を行っていた。そこで、従来例では、液晶ドライ
バにシリアル化した表示データを転送する手段が必要と
なっていた。第１の従来例において、１フレーム分の表
示データが表示メモリに記憶されていることから、液晶
パネルの動作条件が、フレーム周波数７０Ｈｚであり、
液晶パネルの解像度が、垂直ライン数２４０ライン、水
平ドット数３２０ドットであり、液晶ドライバ及び、表
示メモリのデータバス幅を８ビットバスとすると、 約０．７ＭＨｚ（＝７０（Ｈｚ）×２４０（ライン）×
３２０（ドット）÷８（ビット）） 周期で８ビットデータを常時表示メモリから読み出さな
ければならなかった。

【００２１】よって、表示コントローラ、表示メモリ、
液晶ドライバは約０．７ＭＨｚ周期で動作しなければな
らず、表示画面が静止画像であっても、この動作を毎フ
レーム繰り返すことになっていた。

【００２２】液晶ディスプレイ及びシステムの低消費電
力化を図るには、消費電力がこの動作周波数に比例して
増加することから、システムの動作効率を低下させるこ
となく、この動作周波数を低減する必要があった。

【００２３】また、第１の従来例において、表示メモリ
は表示アクセスと描画アクセスが時分割に行われてい
た。表示アクセスが優先することから、描画アクセスは
表示アクセスの合間をぬって実行する必要があり、高速
に描画処理を実行したい場合でも、アクセス処理速度が
表示アクセスによって制約されていた。

【００２４】更に、第２の従来例においては、表示メモ
リを液晶ドライバ内部に内蔵していることから、表示ア
クセスの合間をぬって描画アクセスをする必要はなかっ
た。しかし、任意位置の表示データを更新する際に、ア
ドレスレジスタへのデータ設定、Ｘ座標値レジスタへの
データ設定、Ｙ座標値レジスタへのデータ設定をした後
に、任意位置の表示データを更新することになることか
ら、これらのレジスタへのデータ設定処理が必要にな
り、システムの動作効率を低下させる要因となった。

【００２５】また、第２の従来例において、階調表示へ
の考慮や、液晶ドライバを液晶パネルのＹ軸方向に設け
る場合の考慮がなされていなかった。

【００２６】本発明の目的は、システムの動作効率を低
下させることなく、液晶ドライバの動作周波数を低減
し、低消費電力化を図ると共に、多階調表示の実現、液
晶パネルのＹ軸方向に設ける機能等の使い勝手を考慮し
た機能を設けることである。

【００２７】

【課題を解決するための手段】目的を達成する為に本発
明では、液晶ドライバに表示メモリを内蔵し、システム
とのインタフェースは、アドレスバスとデータバスと制
御信号バスを有する汎用のメモリインタフェースとし、
前記制御信号にチップセレクト機能を設け、前記制御信
号のタイミングによって、システムが表示データの読み
出しや書き込み制御を行うか、表示メモリに記憶した表
示データを液晶パネルに出力するかを制御する回路を構
成し、表示データを液晶パネルに転送するために、同一
水平ライン上の表示データを液晶ドライバの有する出力
データ線分同時に液晶印加電圧に変換して出力する回路
を構成した。

【００２８】また、多階調化に関しては前記液晶ドライ
バに１画素複数ビットの分の表示データが記憶できるよ
うな容量の表示メモリで構成し、階調データに対応した
階調パターンを記憶する回路を設け、フレーム及びライ
ン毎に異なる階調パターンを選択する回路を設けた。

【００２９】更に、階調データに対応した時間だけ、所
定の液晶印加電圧を出力する回路を設けた。

【００３０】また、Ｙ軸方向に本液晶ドライバを設ける
ことを考慮し、表示メモリから液晶パネルに出力される
際に同時に読み出される同一アドレス上のデータビット
を選択する回路と、前記選択手段を制御する回路とで構
成した。

【００３１】また、液晶コントローラに関しては、シス
テムからの表示メモリアクセス要求に対して、いずれの
液晶ドライバに内蔵している表示メモリをアクセスする
かを判定する回路と、前記判定回路の判定結果から対応
する液晶ドライバのチップセレクト機能を有する制御信
号を有効にする回路と、システムから転送されるアドレ
スを選択された液晶ドライバのアドレスに変換する回路
で構成した。

【００３２】

【作用】液晶ドライバに内蔵する表示メモリは、液晶パ
ネルに表示するデータを記憶する作用をし、アドレスバ
スとデータバスと制御信号バスの汎用のメモリインタフ
ェースは、システムからの命令を入力する作用をし、前
記制御信号にチップセレクト機能は液晶ドライバを活性
化する作用をし、同一水平ライン上の表示データを液晶
ドライバの有する出力データ線分同時に液晶印加電圧に
変換して、出力する回路は、液晶パネルを駆動する作用
をし、階調パターンを記憶する回路と階調パターンを選
択する回路は、フレームまたはライン毎に異なる液晶印
加電圧を生成する作用をし、階調データに対応した時間
だけ、所定の液晶印加電圧を出力する回路は、液晶に印
加する電圧の実効値を変化させる作用をし、表示メモリ
から液晶パネルに出力される際に同時に読みだされる同
一アドレス上のデータビットを選択する回路は、同一ア
ドレス上のデータビットを水平方向に表示する作用をす
る。

【００３３】また、液晶コントローラに関しては、いず
れの液晶ドライバに内蔵している表示メモリをアクセス
するかを判定する回路と、チップセレクト機能を有する
制御信号を有効にする回路と、システムから転送される
アドレスを選択された液晶ドライバのアドレスに変換す
る回路は、選択した液晶ドライバを活性化する作用をす
る。

【００３４】

【実施例】本発明の液晶ドライバに関して、第１の実施
例を図１及び図７から図１７を用いて説明する。

【００３５】図１は、本発明の液晶ドライバを使用した
液晶ディスプレイの構成図である。

【００３６】図１において、１０１はアドレスを転送す
るアドレスバス、１０２は表示データを転送するデータ
バス、１０３は制御信号を転送する制御信号バス、１０
４はＲＡＳ信号である。１０５は本発明の液晶ドライバ
であり、出力数を１６０ビットとする。１０６はアドレ
スバス１０１、データバス１０２とのインターフェイス
回路、１０７はメモリセルのカラムアドレスを指定する
カラムアドレスを転送するカラムアドレスバス、１０８
は表示データを転送するデータバス、１０９はメモリセ
ルのロウアドレスを指定するロウアドレスを転送するロ
ウアドレスバスである。１１０はカラムアドレスラッチ
／カウンタ、１１１は１１０によりラッチ又はカウント
されたカラムアドレスを転送するカラムアドレスバスで
ある。１１２はカラムアドレスデコーダ、１１３はカラ
ムアドレスデコーダ１１２によってデコードされたデコ
ード信号を転送する信号バスである。１１４はＩ／Ｏポ
ートであり、表示データの入出力を制御する。１１５は
表示データを転送するデータバスである。１１６はロウ
アドレスラッチ／カウンタ、１１７はロウアドレスラッ
チ／カウンタ１１６でラッチ又はカウントされたロウア
ドレスを転送するロウアドレスバス、１１８はロウアド
レスデコーダ、１１９はロウアドレスデコーダ１１８で
デコードされたデコード信号を転送する信号バスであ
る。１２０はメモリセル、１２１はメモリセル１２０か
ら表示命令に従って出力された１６０ビット分の表示デ
ータを転送するデータバスである。１２２はラッチであ
り、データバス１２１で転送される表示データを１６０
ビット分同時にラッチする。１２３はラッチ１２２でラ
ッチした表示データを転送するデータバス、１２４はレ
ベルシフタであり、表示データの電圧レベルを液晶印加
電圧に対応したレベルに変換する。１２５はレベルシフ
トされた表示データを転送するデータバス、１２６は電
圧セレクタ、１２７は電圧セレクタ１２６で表示データ
に従って選択された液晶印加電圧を転送する出力電圧線
である。１２８はタイミング制御回路、１２９は液晶ド
ライバ１０５−２に入力されるＲＡＳ信号である。１３
０は走査回路、１３１は走査回路で生成された走査信号
を転送する走査信号線、１３２は液晶パネルであり、解
像度を３２０ドット×２４０ラインとする。１３３は電
源回路、１３４は走査回路を駆動する電圧を転送する駆
動電圧線、１３５は液晶駆動電圧を転送する電圧線であ
る。

【００３７】図７から図１４はメモリセル１２０へのア
クセスのタイミングチャートである。 図７はランダム
アクセスのタイミングチャート図である。アドレスバス
にはロウアドレスとカラムアドレスがマルチプレクス転
送され、ＲＡＳはロウアドレスを取り込むロウアドレス
信号、ＣＡＳはカラムアドレスを取り込むカラムアドレ
ス信号である。ＷＥはライトイネーブル信号であり、Ｗ
Ｅが’Ｌ’の時、メモリセル１２０への書き込みが行わ
れる。ＯＥはアウトプットイネーブル信号であり、ＯＥ
が’Ｌ’の時、メモリセル１２０からの読み出しが行わ
れる。データバスにはメモリセル１２０へ書き込むデー
タ及び読みだされるデータが転送される。

【００３８】図８はページアクセスのタイミングチャー
ト図である。

【００３９】図９はリードモディファイライトアクセス
のタイミングチャート図である。

【００４０】図１０はバーストアクセスのライトサイク
ルのタイミングチャート図である。

【００４１】図１１はバーストアクセスのリードサイク
ルのタイミングチャート図である。

【００４２】図１２はランダムドライバ出力アクセスの
タイミングチャート図である。

【００４３】図１３は順次ドライバ出力アクセスのタイ
ミングチャート図である。尚、順次ドライバ出力アクセ
スの先頭ラインのタイミングチャートは、図１２に示す
ランダムドライバ出力アクセスと同様である。

【００４４】図１４は、複数の液晶ドライバ１０５を用
いて連続アクセスを行う際の、チップセレクト機能を用
いたタイミングチャート図であり、例としてバーストア
クセスライトモードを示す。

【００４５】図１４において、ＲＡＳ１は液晶ドライバ
１０５−１のＲＡＳ信号であり、ＲＡＳ２は液晶ドライ
バ１０５−２のＲＡＳ信号であり、チップセレクト機能
を有する。

【００４６】図１５はドライバ１０５のメモリセル１２
０のメモリマップであり、Ｘ座標値がカラムアドレス、
Ｙ座標値がロウアドレスである。１アドレス８ビットデ
ータであることから、Ｘ座標値はｈｅｘ０からｈｅｘ１
３となる。垂直方向は２４０ラインであることから、ロ
ウアドレスは、ｈｅｘ０からｈｅｘＥＦとなる。

【００４７】図１６は本発明の液晶ドライバ１０５を用
いた第１の実施例の液晶ディスプレイシステムの構成図
である。

【００４８】図１６において、１６０１はＣＰＵ、１６
０２はメインメモリ、１６０３はＩ／Ｏである。１６０
４はＣＰＵ１６０１から出力されるアドレスを転送する
アドレスバス、１６０５はデータを転送するデータバ
ス、１６０６はＣＰＵ１６０１から出力される制御信号
を転送する制御信号バスである。１６０７は液晶コント
ローラ、１６０８はアドレス変換回路であり、アドレス
バス１６０４を介して転送されるアドレスを、液晶ドラ
イバ１０５のドライバメモリマップに対応するＸ座標値
（カラムアドレス）、Ｙ座標値（ロウアドレス）に変換
する。１６０９は表示データのバッファ、１６１０はタ
イミング制御回路、１６１１は走査回路１３０の制御信
号を転送する制御信号バスである。

【００４９】図１７は、ＣＰＵから見た画面メモリマッ
プ（図１７（ａ））と、ドライバから見たドライバメモ
リマップ（図１７（ｂ））である。ＣＰＵから見た画面
メモリマップは、水平解像度は３２０ドットであるか
ら、Ｘ座標値はｈｅｘ０からｈｅｘ２７となり、垂直解
像度は２４０ラインであるから、Ｙ座標値はｈｅｘ０か
らｈｅｘＥＦとなる。

【００５０】図１の液晶ディスプレイ構成図を用いて、
本発明の動作を説明する。

【００５１】アドレスバス１０１を介して転送されるア
ドレスは、液晶ドライバ１０５のインターフェイス回路
１０６に転送される。ロウアドレスは、インターフェイ
ス回路１０６からアドレスバス１０９を介してロウアド
レスラッチ／カウンタ１１６に転送され、カラムアドレ
スは、カラムアドレスラッチ／カウンタ１１０に転送さ
れる。タイミング制御信号とＲＡＳ信号１０４は、制御
信号バス１０３を介してタイミング制御回路１２８に転
送される。タイミング制御回路１２８では、メモリセル
１２０へのアクセス及び出力アクセスを制御するコント
ロール信号を生成する。尚、制御信号のうちＲＡＳ信号
は、チップセレクト機能を有するため、液晶ドライバ毎
に異なっており、液晶ドライバ１０５−１、１０５−２
にはそれぞれＲＡＳ信号１０４、１２９が入力されてい
るが、ドライバの動作は同様である。カラムアドレスラ
ッチ／カウンタ１１０からカラムアドレスがカラムアド
レスバス１１１を介してカラムアドレスデコーダ１１２
に転送されてデコードされ、信号線１１３を介して出力
されるデコード信号がＩ／Ｏポート１１４を制御する。
ロウアドレスラッチ／カウンタ１１６からロウアドレス
がロウアドレスバス１１７を介して出力され、ロウアド
レスデコーダ１１８に転送されてデコードされる。この
デコード信号は信号線１１９からメモリセル１２０に出
力される。データバス１０２からインターフェイス回路
１０６を介して入出力されるデータは、データバス１０
８を介してＩ／Ｏポート１１４に転送され、ロウアドレ
ス、カラムアドレスで指定された座標に、タイミング制
御回路１２８から出力される制御信号に従って、書き込
み、読み出しが行われる。

【００５２】タイミング制御回路１２８から表示アクセ
スを行う制御信号が出力されると、指定されたロウアド
レスを持つ１６０ビット分の表示データが、データバス
１２１を介して同時にラッチ１２２に転送され、ラッチ
１２２は１６０ビット分の表示データを同時にラッチす
る。ラッチ１２２にラッチされた表示データは、データ
バス１２３を介してレベルシフタ１２４に転送され、液
晶印加電圧に対応した電圧レベルにシフトされる。レベ
ルシフトされた表示データは、データバス１２５を介し
て電圧セレクタ１２６に転送され、データに対応した液
晶印加電圧を選択する。選択された液晶印加電圧は、出
力電圧線１２７から液晶パネル１３２に供給される。

【００５３】次に、図７から図１７を用いてメモリアク
セス及び出力アクセスの詳細なタイミングを説明する。

【００５４】始めに、ランダムアクセスについて、図７
のタイミングチャート図を用いて説明する。

【００５５】アドレスバス１０１から転送されるロウア
ドレスＲＡは、ＲＡＳ信号の立ち下がりで読み込まれ、
メモリセル１２０のアクセスを行うロウアドレスが指定
される。同様に、カラムアドレスＣＡは、ＣＡＳの立ち
下がりで読み込まれ、アクセスを行うカラムアドレスが
指定される。アクセスがライトサイクルの場合は、ＷＥ
の立上りで、データバス１１５から転送される入力デー
タＤｉｎが、メモリセル１２０の指定されたアドレスに
書き込まれる。リードサイクルの場合は、ＯＥの立ち下
がりで、メモリセル１２０の指定されたアドレスに記憶
されたデータＤｏｕｔが読み出され、データバス１１５
からデータバス１０２に転送される。アクセスサイクル
は、ＲＡＳが’Ｈ’になることで終了する。

【００５６】次に、ページアクセスについて、図８のタ
イミングチャート図を用いて説明する。

【００５７】ページアクセスでは、最初にロウアドレス
を指定した後、同一ロウアドレスを持つデータにアクセ
スする場合は、カラムアドレスを指定するだけで連続し
てアクセスすることができる。図８に示すように、先頭
のサイクルでは、ランダムアクセスと同様に、ＲＡＳの
立ち下がりでロウアドレスを指定し、ＣＡＳの立ち下が
りでカラムアドレスを指定する。それ以降のサイクルで
はロウアドレスの指定はせず、ＣＡＳの立ち下がりでカ
ラムアドレスのみ指定し、同一ロウアドレスを持つデー
タへのアクセスを行う。したがって、２サイクル目以降
のサイクルは、ランダムアクセスと比較して短いサイク
ルで処理が可能となり、高速アクセスが実現できる。

【００５８】次に、リードモディファイライトアクセス
について、図９のタイミングチャート図を用いて説明す
る。

【００５９】リードモディファイライトアクセスは、同
一アドレスに表示データの読み出しと書き込みを連続し
て行うアクセスである。図９に示すように、アクセスを
行うメモリセル１２０のアドレスを指定した後、ＯＥを
立ちあげて記憶されているデータを読み出し、ＯＥを立
ちあげてリードサイクルが終了した後、ＷＥを’Ｌ’に
し、その立上りでデータバス１１５上にある入力データ
Ｄｉｎを、先に読み出しを行ったアドレスに書き込む。

【００６０】次に、バーストアクセスについて、図１
０、図１１のタイミングチャート図を用いて説明する。

【００６１】バーストアクセスは、アクセスを行うデー
タが同一ロウアドレスであり、且つカラムアドレスが連
続である場合に用いられ、先頭アクセスサイクルのアド
レスを指定した後、２サイクル目以降はカラムアドレス
をカラムアドレスラッチ／カウンタ１１０で順次加算
し、ＲＡＳ、ＣＡＳによるアドレス指定なしで順次アク
セスを行うことが可能となる。始めに、バーストアクセ
スのライトサイクルについて図１０のタイミングチャー
トを用いて説明する。

【００６２】先頭サイクルでは、ランダムアクセスと同
様に、ＲＡＳ、ＣＡＳの立ち下がりでアドレス取り込
み、メモリセル１２０のアクセスを行うアドレスを指定
する。指定されたアドレスには、データバス１１５か
ら、入力データＤｉｎがＷＥの立上りで書き込まれる。
次に、ＷＥの立ち下がりで、カラムアドレスラッチ／カ
ウンタ１１０に１を加算する。２サイクル目では、ＷＥ
の立上りで、先頭サイクルのカラムアドレスに１加算し
たアドレスに、入力データＤｉｎが書き込まれる。以
後、同じサイクルでデータの書き込みが行われ、ＲＡＳ
が’Ｈ’になることによりアクセスを終了する。

【００６３】次に、図１１を用いてバーストアクセスの
リードサイクルについて説明する。リードサイクルで
は、先頭サイクルでアクセスを行うアドレスを指定した
後、ＯＥの立ち下がりで出力データＤｏｕｔを読み出
し、ＯＥを立ち上げることで読み出しを終了する。２サ
イクル目のＯＥの立ち下がりでカラムアドレスラッチ／
カウンタ１１０に１を加算し、先頭アドレスに１加算し
たアドレスを持つデータが読みだされる。以後、同じサ
イクルでデータの読み出しが行われ、ＲＡＳが’Ｈ’に
なることによりアクセスを終了する。ページアクセスに
対して、アドレスバスを変化させないことから低消費電
力化に優位である。

【００６４】次に、ランダムドライバ出力アクセスにつ
いて、図１２のタイミングチャート図を用いて説明す
る。

【００６５】ＲＡＳの立ち下がりでロウアドレスＲＡを
取り込む際、ＯＥが’Ｌ’であり、ＷＥが’Ｈ’である
場合は、指定されたロウアドレスのデータＹｎを、１ロ
ウ分同時にデータバス１２１を介して、ラッチ１２２に
出力する。

【００６６】次に、順次ドライバ出力アクセスについ
て、図１３のタイミングチャート図を用いて説明する。

【００６７】先頭出力サイクルは、ランダム出力アクセ
スと同じである。次に、ＲＡＳの立ち下がりの際、ＯＥ
が’Ｈ’であり、ＷＥが’Ｌ’である場合、ロウアドレ
スラッチ／カウンタ１１６に１を加算し、そのアドレス
の１ロウ分のデータＹｎ＋１を同時に、データバス１２
１を介してラッチ１２２に出力する。同様にして、順次
データの出力が行われる。

【００６８】このように、メモリセル１２０からのデー
タの出力は、１水平周期に１度行うだけであり、１水平
周期のほとんどの時間を描画アクセスに使用できるの
で、高速描画を行うことができる。

【００６９】本発明の液晶ドライバ１０５を複数個用い
る場合は、アクセスを行う液晶ドライバを選択する必要
がある。この液晶ドライバの選択方法について、図１４
に示す、液晶ドライバを２個用いた場合のバーストアク
セスライトサイクルのタイミングチャート図を用いて説
明する。

【００７０】アクセスを行う液晶ドライバの選択するチ
ップセレクト信号は、制御信号のＲＡＳを用い、ＲＡＳ
が’Ｈ’の時、非選択状態、’Ｌ’の時、選択状態とす
る。図１４に示すように、液晶ドライバ１０５−１に入
力されているＲＡＳ１が’Ｌ’の時、液晶ドライバ１０
５−１は選択状態となる。選択状態の液晶ドライバ１０
５−１の動作は、図１０のタイミングチャートで示すバ
ーストアクセスライトサイクルと同様であり、液晶ドラ
イバ１０５−１用の入力データＤｉｎ（ｎ）、Ｄｉｎ
（ｎ＋１）が書き込まれる。この時、液晶ドライバ１０
５−２に入力されているＲＡＳ２は’Ｈ’であり、液晶
ドライバ１０５−２は非選択状態なので、他の信号が入
力されてもアクセスは行われない。

【００７１】次に、ＲＡＳ１が’Ｈ’になると、ＲＡＳ
２は’Ｌ’となり、液晶ドライバ１０５−１は非選択状
態、液晶ドライバ１０５−２は選択状態になる。選択状
態の液晶ドライバ１０５−２には、入力データＤｉｎ
（０）、Ｄｉｎ（１）…が書き込まれる。

【００７２】このように、チップセレクト信号ＲＡＳを
切り換えることで、アクセスを行う液晶ドライバを選択
することができる。

【００７３】メモリセル１２０のメモリマップについ
て、図１５を用いて説明する。

【００７４】メモリセル１２０のアドレスマップは、Ｘ
座標がカラムアドレス、Ｙ座標がロウアドレスとなって
いる。液晶パネル１３２の解像度は３２０ドット×２４
０ラインであり、液晶ドライバ１０５の出力数が１６０
ビットであることから、メモリマップのＸ座標はｈｅｘ
０からｈｅｘ１３、Ｙ座標はｈｅｘ０からｈｅｘＥＦと
なる。このメモリマップは、液晶ドライバ１０５の出力
信号数と、液晶パネルの解像度に依存する。

【００７５】次に、本発明の液晶ドライバを用いた液晶
ディスプレイシステムについて、図１６、図１７を用い
て説明する。

【００７６】始めに、図１６に示す第１の実施例の液晶
ディスプレイシステム構成図を用いて説明する。

【００７７】ＣＰＵ１６０１から出力されるアドレス
は、アドレスバス１６０４を介して、メインメモリ１６
０２、Ｉ／Ｏ１６０３、液晶コントローラ１６０７に転
送される。液晶コントローラ１６０７に転送されたアド
レスは、アドレス変換回路１６０８に入力され、液晶ド
ライバ１０５のメモリマップに対応したアドレスに変換
される。ここで、図１７を用いてメモリマップ及びアド
レス変換について説明する。

【００７８】ＣＰＵから見た画面メモリマップは、図１
７に示すように、液晶パネルの解像度が３２０ドット×
２４０ラインであることから、メモリマップのＸ座標は
ｈｅｘ０からｈｅｘ２７、Ｙ座標はｈｅｘ０からｈｅｘ
ＥＦとなる。これに対し、液晶ドライバ１０５−１、１
０５−２から見たドライバメモリマップは、各々の内蔵
するメモリセル１２０のメモリマップとなるために、図
１５に示すメモリマップが横に並んだ形となり、ＣＰＵ
１６０１から見た画面マップと異なっている。このた
め、ＣＰＵ１６０１から転送されるアドレスをそのまま
用いると、液晶ドライバのメモリセル１２０に、アドレ
スの指定が正しく行われないことになる。よって、アド
レス変換回路１６０８を用いて、ＣＰＵ１６０１から転
送されるアドレスを、液晶ドライバ１０５−１に入力さ
れるＲＡＳ１０４が’Ｌ’の場合は、アドレスを変換せ
ず、アドレスバス１０１にそのまま出力する。液晶ドラ
イバ１０５−２に入力されているＲＡＳ１２９が’Ｌ’
の場合は、ＣＰＵ１６０１から見たメモリマップのＸ座
標値のｈｅｘ１４からｈｅｘ２７を、ｈｅｘ０からｈｅ
ｘ１３に変換して、アドレスバス１０１に出力する。こ
のようにアドレスを変換することで、ドライバメモリマ
ップに対応させることができ、アドレスの指定を正しく
行える。

【００７９】再び図１６に戻って説明する。

【００８０】液晶コントローラ１６０７に転送された制
御信号は、タイミング制御回路１６１０に入力され、Ｃ
ＰＵ１６０１から転送される描画アクセスと、液晶ドラ
イバ１０５のドライバ出力アクセスのタイミングを制御
する制御信号を生成して制御信号バス１０３に出力し、
走査回路１３０の制御信号を制御信号バス１６１１に出
力する。

【００８１】ＣＰＵ１６０１から入出力される表示デー
タは、データバス１６０５を介してメインメモリ１６０
２、Ｉ／Ｏ１６０３、液晶コントローラ１６０７との間
で転送される。液晶コントローラ１６０７に転送された
表示データは、バッファ１６０９を介してデータバス１
０２に転送され、液晶ドライバ１０５との間でデータの
入出力が行われる。

【００８２】このように、本発明の液晶ドライバを用い
る液晶ディスプレイシステムでは、アドレス変換機能を
持つ液晶コントローラが必要である。また、本アドレス
変換機能を液晶ドライバ１０５の中に設けても同様であ
る。また、表示アクセスは、１水平期間に１度行うた
め、高速描画アクセスが可能であり、従来の液晶ドライ
バを用いた液晶ディスプレイシステムと比較して、消費
電力を低減できる。

【００８３】次に、本発明の液晶ドライバを用いた２画
面駆動を行う液晶ディスプレイシステムの第２の実施例
について、図１８から図２０を用いて説明する。

【００８４】図１８は、第２の実施例の液晶ディスプレ
イ構成図である。

【００８５】図１８において、１８０１から１８０４は
ＲＡＳ信号であり、それぞれ液晶ドライバ１０５−１か
ら１０５−４に入力する。１８０５は走査回路であり、
１８０６は走査信号を転送する走査信号線である。１８
０７は液晶パネルであり、２画面の構成となっており、
上画面の解像度は３２０ドット×１２０ラインであり、
下画面の解像度は３２０×１２０ラインであり、合わせ
て３２０ドット×２４０ラインとなる。

【００８６】図１９は、図１８に示す液晶ディスプレイ
を用いたときのシステム構成図である。

【００８７】図１９において、１９０１は液晶コントロ
ーラである。１９０２はアドレス変換回路であり、ＣＰ
Ｕ１６０１から転送されるアドレスを液晶ドライバ１０
５のメモリマップに対応したアドレスに変換する。１９
０３はバッファ、１９０４はタイミング制御回路であ
る。

【００８８】図２０は２画面駆動を行う液晶ディスプレ
イシステムでのＣＰＵ１６０１から見た画面メモリマッ
プ（図２０（ａ））と、液晶ドライバ１０５から見たド
ライバメモリマップ（図２０（ｂ））である。

【００８９】第２の実施例について、図１８に示すディ
スプレイシステム構成図を用いて説明する。

【００９０】走査回路１８０５は、液晶パネル１８０７
の上画面と下画面を同時に駆動する走査信号を生成し、
走査信号線１８０６から液晶パネル１８０７の上画面、
下画面に供給する。液晶ドライバ１０５−１と１０５−
２は、ＲＡＳ１８０１、１８０２に従って液晶パネル１
８０７の上画面の表示データに対応した液晶印加電圧
を、出力電圧線１２７−１、１２７−２を介して出力す
る。同様に、液晶ドライバ１０５−３と１０５−４は、
ＲＡＳ１８０３、１８０４に従って、液晶パネル１８０
７の下画面の表示データに対応した液晶印加電圧を出力
電圧線１２７−３、１２７−４を介して出力する。液晶
ドライバ１０５の動作は、第１の実施例と同様である。

【００９１】次に、２画面駆動を行う液晶ディスプレイ
システムについて、図１９を用いて説明する。

【００９２】ＣＰＵ１６０１から出力されるアドレスバ
ス、データ、制御信号は、それぞれアドレスバス１６０
４、データバス１６０５、制御信号バス１６０６を介し
て液晶コントローラ１９０１のアドレス変換回路１９０
２、バッファ１９０３、タイミング制御回路１９０４に
転送される。アドレス変換回路１９０２に転送されたア
ドレスは、液晶ドライバ１０５−１から１０５−４のメ
モリマップに対応したアドレスに変換される。ここで、
ＣＰＵ１６０１から見た画面メモリマップと、液晶ドラ
イバ１０５−１から１０５−４から見たドライバメモリ
マップについて、図２０を用いて説明する。

【００９３】ＣＰＵ１６０１から見た画面メモリマップ
は、上画面のＸ座標はｈｅｘ０からｈｅｘ２７、Ｙ座標
はｈｅｘ０からｈｅｘ７７である。同様に、下画面のＸ
座標はｈｅｘ０からｈｅｘ２７、Ｙ座標はｈｅｘ７８か
らｈｅｘＥＦである。これに対し、液晶ドライバから見
たドライバメモリマップは、液晶ドライバ１０５のメモ
リマップがＸ座標がｈｅｘ０からｈｅｘ１３、Ｙ座標が
ｈｅｘ０からｈｅｘ７７となるので、上画面ではドライ
バメモリマップを横に二つ並べた状態であり、下画面で
は上画面のドライバメモリマップを逆から見た状態とな
っている。そこで、アドレス変換回路１９０２では、Ｒ
ＡＳ１８０１が’Ｌ’の場合は、アドレスを変換せず、
ＲＡＳ１８０２が’Ｌ’の場合は、画面メモリマップの
Ｘ座標値のｈｅｘ１４からｈｅｘ２７を、ｈｅｘ０から
ｈｅｘ１３に変換する。ＲＡＳ１８０３が’Ｌ’の場合
は、画面メモリマップのＸ座標値のｈｅｘ０からｈｅｘ
１３を、ｈｅｘ１３からｈｅｘ０に変換し、Ｙ座標値の
ｈｅｘ７８からｈｅｘＥＦを、ｈｅｘ０からｈｅｘ７７
に変換する。ＲＡＳ１８０４が’Ｌ’の場合は、画面メ
モリマップのＸ座標値のｈｅｘ１４からｈｅｘ２７を、
ｈｅｘ１３からｈｅｘ０に変換し、Ｙ座標値のｈｅｘ７
８からｈｅｘＥＦを、ｈｅｘ０からｈｅｘ７７に変換す
る。このようにアドレス値を変換することで、液晶ドラ
イバのドライバメモリマップと一致するので、アドレス
の指定が正しく行える。

【００９４】図１６に示す液晶ディスプレイシステムの
その他の動作は第１の実施例と同様である。

【００９５】このように、２画面駆動に対応したアドレ
ス変換回路を設けることで、本発明の液晶ドライバを用
いても、２画面駆動が行える。

【００９６】第１の実施例、第２の実施例は２値表示を
行っている場合であるが、次に、階調表示を行う場合に
ついて説明する。

【００９７】始めに、階調方式としてフレームレートコ
ントロール方式（以下ＦＲＣと略す）を用い、４階調表
示である第３の実施例について、図２１から図２３を用
いて説明する。

【００９８】図２１は、階調方式としてＦＲＣを用い
る、本発明の液晶ドライバを使用する液晶ディスプレイ
の構成図である。

【００９９】図２１において、２１０１は階調表示デー
タを転送するデータバス、２１０２は階調方式としてＦ
ＲＣを用いる液晶ドライバである。２１０３は階調表示
データを転送するデータバス、２１０４はＩ／Ｏポート
であり、階調表示データの入出力制御を行う。２１０５
は階調表示データの下位ビットデータを転送する下位ビ
ットデータバス、２１０６は上位ビットデータを転送す
る上位ビットデータバスである。２１０７、２１０８は
各々下位ビットデータ、上位ビットデータを記憶するメ
モリセル、２１０９、２１１０は各々メモリセル２１０
７、２１０８から出力されるデータを転送する下位ビッ
トデータバス、上位ビットデータバスである。２１１１
はＦＲＣパターン生成回路、２１１２はＦＲＣ表示パタ
ーンを転送する信号線、２１１３はＦＲＣ回路であり、
階調表示データに対応したＦＲＣパターンを選択し、Ｆ
ＲＣ表示データとして出力する。２１１４はＦＲＣ回路
２１１３で選択された１ライン分のＦＲＣ表示データを
転送するデータバス、２１１５はラッチであり、１ライ
ン分のＦＲＣ表示データを同時にラッチする。２１１６
はラッチ２１１５から出力されるＦＲＣ表示データを転
送するデータバス、２１１７はレベルシフタ、２１１８
はレベルシフタ２１１７で電圧レベルがシフトされたＦ
ＲＣ表示データを転送するデータバス、２１１９は電圧
セレクタ、２１２０は電圧セレクタ２１１９で選択され
た液晶印加電圧を液晶パネル１３２に供給する出力電圧
線である。

【０１００】図２２は、本実施例のＦＲＣを用いる液晶
ドライバ２１０２の詳細なブロック図である。

【０１０１】図２２において、２２０１、２２０２はＦ
ＲＣパターン生成回路２１１１に内蔵されているＦＲＣ
パターンであり、２２０１は明るい灰色を示す階調１で
あり、２２０２は暗い灰色を示す階調２である。２２０
３、２２０４は、各々ＦＲＣパターン２２０１、２２０
２を転送する信号線、２２０５−１から２２０５−ｎは
ＦＲＣパターン選択回路である。２２０６はスイッチで
あり、下位ビットデータに従ってＦＲＣパターン２２０
１、２２０２を選択する。２２０７はスイッチ２２０６
で選択されたＦＲＣパターンを転送する信号線、２２０
８はＥＯＲ素子、２２０９は制御信号、２２１０はスイ
ッチであり、制御信号２２０９により、ＦＲＣパターン
と上位ビットデータを選択する。

【０１０２】図２３はＦＲＣを用いた場合の表示パター
ンである。

【０１０３】図２１を用いて、ＦＲＣを用いる第３の実
施例について説明する。

【０１０４】アドレスバス１０１を介して転送されるロ
ウアドレス、カラムアドレスは、第１の実施例と同様に
して、ロウアドレスデコーダ１１８、カラムアドレスデ
コーダ１１２でデコードされる。デコードされたロウア
ドレスは、デコード信号として信号線１１９を介してメ
モリセル２１０７、２１０８に転送される。同様に、デ
コードされたカラムアドレスは、デコード信号として、
信号線２１０５、２１０６からそれぞれメモリセル２１
０７、２１０８に転送され、メモリセル２１０７、２１
０８には、同じアドレスが指定される。データバス２１
０１からデータバス２１０３を介してＩ／Ｏポート２１
０４に転送された表示データは、下位ビットデータ、上
位ビットデータがそれぞれ下位ビットバス２１０５、上
位ビットバス２１０６へ出力され、下位ビットデータは
メモリセル２１０７、上位ビットデータはメモリセル２
１０８の、それぞれ同じアドレスに記憶される。メモリ
セル２１０７、２１０８から、それぞれ下位ビットデー
タバス２１０９、上位ビットデータバス２１１０を介し
て転送される表示データは、ＦＲＣ回路でＦＲＣパター
ンを選択し、ＦＲＣ表示データがデータバス２１１４へ
出力される。ここで、ＦＲＣパターン生成回路２１１
１、ＦＲＣ回路２１１３について、図２２を用いて説明
する。

【０１０５】ＦＲＣパターン生成回路２１１１では、Ｆ
ＲＣパターン２２０１、２２０２に、それぞれ白から黒
までの４階調のうち、明るい灰色である階調１と、暗い
灰色である階調２を表示するＦＲＣパターンが格納され
ている。ここで、ＦＲＣパターンについて、図２３を用
いて説明する。

【０１０６】本実施例では、表示データの上位ビット、
下位ビットが００の時、（ｄ）の黒が表示され、０１の
時、（ｂ）の階調１が表示され、１０の時、（ｃ）の階
調２が表示され、１１の時、（ａ）の白が表示される。
ＦＲＣパターンは、３×３ドットを１単位とする。階調
１を表示する場合は、３×３ドットのうち３ドットを非
点灯とし、他のドットを点灯とする。非点灯とするドッ
トは、１フレーム目は、１行目は１番目の画素、２行目
は２番目の画素、３行目は３番目の画素とする。２フレ
ーム目では、各行で１画素ずつ右にシフトし、１行目は
２番目の画素、２行目は３番目の画素、３行目は１番目
の画素を非点灯とする。３フレーム目も同様にして、１
行目は３番目の画素、２行目は１番目の画素、３行目は
２番目の画素を非点灯とし、これを繰り返す。階調２を
表示する場合は、階調１で点灯とした画素を非点灯、非
点灯とした画素を点灯とすればよい。白又は黒を表示す
る場合は、全画素を点灯又は非点灯とする。したがっ
て、点灯している画素数が白、階調１、階調２、黒で
９、６、３、０となっているので、４階調表示となる。

【０１０７】再び図２２に戻って説明する。

【０１０８】各ＦＲＣパターン選択回路２２０５のＥＯ
Ｒ素子２２０８には、各々の回路に対応する下位ビット
データ、上位ビットデータが、下位ビットデータバス２
１０９、上位ビットデータバス２１１０を介して入力さ
れ、出力信号である制御信号が、信号線２２０９を介し
てスイッチ２２１０に出力される。制御信号は上位ビッ
トデータ、下位ビットデータが００又は１１の時０であ
り、０１又は１０の時１である。スイッチ２２１０は、
信号線２２０９から転送される制御信号が０の時、上位
ビットデータを選択し、１の時、信号線２２０７を介し
て入力されているＦＲＣパターンが選択される。以上の
動作により、表示データの上位ビット、下位ビットが１
１の時は、スイッチ２２１０で上位ビットデータが選択
され、白が表示される。００の時は、同様に、上位ビッ
トデータが選択され、黒が表示される。１０の時は、ス
イッチ２２０６でＦＲＣパターン２２０３が選択され、
スイッチ２２１０でＦＲＣパターンが選択されるので、
階調１が表示され、０１の時は、スイッチ２２０６でＦ
ＲＣパターン２２０４が選択されるので、階調２が表示
される。

【０１０９】以上のように、メモリ内蔵液晶ドライバに
ＦＲＣパターン生成回路２１１１、ＦＲＣ回路２１１３
を設けることで、ＦＲＣによる階調表示が行える。ま
た、ＦＲＣパターンを増やすことで階調数の増加に対応
できる。

【０１１０】次に、階調方式として、４階調のパルス幅
変調方式（以下ＰＷＭと略す）を用いた第４の実施例に
ついて、図２４、２５を用いて説明する。

【０１１１】図２４は、階調方式としてＰＷＭを用いる
液晶ドライバを使用した液晶ディスプレイの構成図であ
る。

【０１１２】図２４において、２４０１は階調方式とし
てＰＷＭを用いる液晶ドライバである。２４０２はロウ
アドレスデコーダ、２４０３、２４０４はデコード信号
を転送する信号バス、２４０５、２４０６はメモリセル
である。

【０１１３】図２５は、ＰＷＭを用いた場合の各階調に
おける液晶ドライバ２４０１から出力される液晶印加電
圧と、走査電圧のタイミングチャート図である。

【０１１４】図２４を用いて、第４の実施例について説
明する。

【０１１５】ロウアドレスデコーダ２４０２は、転送さ
れるロウアドレスをデコードし、デコード信号を、信号
線２４０３と２４０４からそれぞれメモリセル２４０
５、２４０６に出力する。液晶ドライバ２４０１に転送
される階調表示データは、上位ビットデータはメモリセ
ル２４０５に記憶され、下位ビットデータはメモリセル
２４０５に記憶される。データバス２１１４には、１水
平期間中に、メモリセル２４０５に記憶されている上位
ビットデータと、メモリセル２４０６に記憶されている
下位ビットデータが、切り換えられて出力される。出力
された階調表示データは、データが１の時、電圧セレク
タ２１１９で、液晶印加電圧として、白を表示するオン
電圧を選択し、０の時黒を表示するオフ電圧を選択す
る。この動作について、図２５に示すタイミングチャー
ト図を用いて説明する。

【０１１６】表示データがメモリセル２４０５、２４０
６から出力される時、１水平期間（以下１Ｈと略す）の
うち前半の２／３Ｈは、上位ビットデータが記憶されて
いるメモリセル２４０５から出力され、後半１／３Ｈは
快ビットデータが記憶されているメモリセル２４０６か
ら出力される。したがって、表示データの上位ビット、
下位ビットが１１の時は、１Ｈの間、表示データとして
１が出力され図２５（ａ）、液晶印加電圧としてオン電
圧が選択されて、白が表示される。１０の時は、前半２
／３Ｈでは１、後半１／３Ｈでは０が出力されるので、
液晶印加電圧は前半２／３Ｈではオン電圧、後半１／３
Ｈではオフ電圧が選択される図２５（ｂ）。従って、１
１の時に比べて、走査電圧と液晶印加電圧の差である電
圧実効値が減少し、階調１が表示される。同様にして、
０１の時は、前半２／３Ｈ出はオフ電圧、後半１／３Ｈ
ではオン電圧が選択されるので図２５（ｃ）、電圧実効
値が減少して階調２が表示される。００の時は、１Ｈの
間オフ電圧が選択されるので図２５（ｄ）、黒が表示さ
れる。このように、オン電圧、オフ電圧を印加する期間
を変えることにより電圧実効値を変化させて、階調表示
を行える。

【０１１７】その他の動作は実施例１、実施例３と同様
である。

【０１１８】以上のように、ＰＷＭを行う機能を持つ液
晶ドライバを用いることで、ＰＷＭによる階調表示が行
える。また、１水平期間の分割数を増やすことで階調数
の増加に対応できる。

【０１１９】次に、本発明の液晶ドライバに関して、液
晶パネルのＹ軸方向（左又は右側）に設けた第５の実施
例を図２６から図２８を用いて説明する。

【０１２０】図２６は、本発明の液晶ドライバを使用し
た液晶ディスプレイの構成図である。

【０１２１】図２６において、２６０１はアドレスを転
送するアドレスバス、２６０２は表示データを転送する
データバス、２６０３は制御信号を転送する制御信号バ
ス、２６０４はチップセレクト機能を有するＲＡＳ信号
である。２６０５は本発明の液晶ドライバであり、出力
数を１６０ビットとする。２６０６はアドレスバス２６
０１、データバス２６０２とのインターフェイス回路、
２６０７はメモリセルのロウアドレスを指定するロウア
ドレスを転送するロウアドレスバス、２６０８は表示デ
ータを転送するデータバス、２６０９はメモリセルのカ
ラムアドレスを指定するカラムアドレスを転送するカラ
ムアドレスバスである。

【０１２２】２６１０はロウアドレスラッチ／カウンタ
であり、２６１１は２６１０によりラッチ又はカウント
されたロウアドレスを転送するロウアドレスバスであ
る。２６１２はロウアドレスデコーダであり、２６１３
はロウアドレスデコーダ２６１２によってデコードされ
たデコード信号を転送する信号バスである。２６１４は
Ｉ／Ｏポートであり、表示データの入出力を制御する。
２６１５は表示データを転送するデータバスである。２
６１６はカラムアドレスラッチ／カウンタ、２６１７は
カラムアドレスラッチ／カウンタ２６１６でラッチ又は
カウントされたカラムアドレスを転送するカラムアドレ
スバス、２６１８はカラムアドレスデコーダであり、カ
ラムアドレスバス２６１７で転送されるカラムアドレス
の上位ビットをデコードする。２６１９はカラムアドレ
スデコーダ２６１８でデコードされたデコード信号を転
送する信号バスである。

【０１２３】２６２０はカラムアドレスデコーダであ
り、カラムアドレスバス２６１７で転送されるカラムア
ドレスの下位ビットをデコードする。２６２１はカラム
アドレスデコーダ２６２０でデコードされたデコード信
号を転送する信号バスである。

【０１２４】２６２２はメモリセルであり、表示データ
を記憶する。２６２３はメモリセル２６２２から表示命
令に従って出力された１２８０（＝１６０×８）ビット
分の表示データを転送するデータバスである。２６２４
はセレクタであり、８ビットデータを１ビットデータに
選択する。２６２５はセレクタで選択した１６０ビット
分の表示データを転送するデータバスである。

【０１２５】２６２６はラッチであり、データバス２６
２５で転送される表示データを１６０ビット分同時にラ
ッチする。２６２７はラッチ２６２６でラッチした表示
データを転送するデータバス、２６２８はレベルシフタ
であり、表示データの電圧レベルを液晶印加電圧に対応
したレベルに変換する。２６２９はレベルシフトされた
表示データを転送するデータバス、２６３０は電圧セレ
クタ、２６３１は電圧セレクタ２６３０で表示データに
従って選択された液晶印加電圧を転送する出力線であ
る。２６３３はタイミング制御回路である。２６３４は
液晶ドライバ２６０５−２に入力されるＲＡＳ信号であ
る。

【０１２６】図２７は本発明の液晶ドライバ２６０５を
用いた第５の実施例の液晶ディスプレイシステムの構成
図である。

【０１２７】図２７において、２７０１は液晶コントロ
ーラ、２７０２はアドレス変換回路であり、アドレスバ
ス１６０４を介して転送されるアドレスを液晶ドライバ
２６０５のメモリマップに対応するＸ座標値（ロウアド
レス）、Ｙ座標値（カラムアドレス）に変換する。２７
０３は表示データのバッファ、２７０４はタイミング制
御回路、２７０５は走査回路１３０の制御信号である。

【０１２８】図２８は、本発明の液晶ドライバ２６０５
内のメモリセル２６２２のメモリマップをビット単位で
示したものである。

【０１２９】再び、図２６に戻り、本発明の第５の実施
例を詳しく説明する。

【０１３０】図２６において、液晶ドライバ２８０５内
のメモリセル２６２２にデータをアクセスする際に、先
の実施例１で説明したのと同様に、アドレスバス２６０
１にロウアドレス（Ｘ座標値）とカラムアドレス（Ｙ座
標値）をマルチプレクスして転送し、制御信号バス２６
０１で転送する制御信号でアドレスを各々ロウアドレス
ラッチ／カウンタ２６１０とカラムアドレスラッチ／カ
ウンタ２６１６に取り込み、Ｉ／Ｏポート２６１４を介
して、メモリセル２６２２に記憶したデータのリード／
ライト処理を行なう。

【０１３１】一つのアドレス乗の８ビットデータは、同
一デコード線２６１９で駆動するメモリセル２６２２上
のビットに記憶されることから、システムが横方向の各
ビット上に８ビットデータを対応させると考えると、出
力時にデータ変換機能が必要となる。

【０１３２】詳しく、図２８を用いて説明する。

【０１３３】一つのアドレス上の８ビットデータは、一
つのデコード線上のメモリセル２６２２内に記憶されて
いることから、図２８中の様なメモリマップとなる。

【０１３４】しかし、液晶パネル１３２のＹ軸方向（左
又は右側）に本発明の液晶ドライバを搭載するとする
と、一つの出力線２６３２から同一アドレス上の８ビッ
トデータを順次出力しなければならない。よって、メモ
リセル２６２２の出力するデータを転送するデータバス
２６２３にセレクタ２６２４を設けることにする。この
セレクタは、カラムアドレスデコーダ２６２０で生成す
るカラムアドレスの下位ビットをデコードした信号２６
２１が選択信号となり１ビットづつ選択されることにな
る。

【０１３５】これによって、本発明の液晶ドライバ２６
０５を液晶パネル１３２のＹ軸方向（左又は右側）に設
けても、一つのアドレス上の８ビットデータが液晶パネ
ル１３２の画面上の水平方向に並ぶことになる。

【０１３６】また、本発明の液晶ドライバ２６０５を液
晶パネル１３２のＹ軸方向（左又は右側）に設けた場
合、図２７に記載した液晶コントローラ２７０１にアド
レス管理がなされることは、第１の実施例と同様であ
る。

【０１３７】

【発明の効果】本発明の液晶ドライバによれば、１水平
期間に１回の表示アクセスで液晶パネルに表示データに
対応した液晶印加電圧を生成、出力し表示が出来るの
で、液晶ディスプレイを含む表示システム全体の低消費
電力化が図れる効果がある。

【０１３８】また、本発明の液晶ドライバによれば、１
水平期間に１回の表示アクセスで済むので、他の期間を
描画アクセスに割り当てることが可能となり、高速描画
が実現できる効果がある。

【０１３９】更に、本発明の液晶ドライバによれば、汎
用のメモリインタフェースを有することからシステム
が、本液晶ドライバを汎用メモリとして使用することが
出来るので、使い勝手が良くなるという効果がある。

【０１４０】更にまた、本発明の液晶ドライバによれ
ば、階調機能を内蔵していることから、見やすい画面を
構成できる効果がある。

【０１４１】また、本発明の液晶ドライバによれば、横
長の液晶ディスプレイを構成したときも、縦長の液晶デ
ィスプレイを構成したときにも同一アドレス上の各ビッ
トが液晶パネルの横方向に並ぶことになることから、各
液晶ディスプレイに対応してシステムのアドレス／デー
タ管理をいちいち変更しなくても使用できる効果があ
る。

【０１４２】また、本発明によれば、複数の液晶ドライ
バを用いることが出来るので、大画面の液晶パネルも駆
動することが出来る。

【図面の簡単な説明】

【図１】本発明のメモリ内蔵液晶ドライバを使用した第
１の実施例の液晶ディスプレイ構成図である。

【図２】従来の液晶ディスプレイ構成図である。

【図３】図２に記載した液晶ディスプレイを用いたパー
ソナルコンピュータの構成図である。

【図４】図３に記載したシステムにおいて、表示メモリ
３０７のアクセスを示すタイミングチャートである。

【図５】従来の液晶ドライバの動作タイミングチャート
図である。

【図６】従来のメモリ内蔵液晶ドライバを用いた液晶デ
ィスプレイ構成図である。

【図７】図１に記載した、液晶ドライバのランダムアク
セスのタイミングチャート図である。

【図８】図１に記載した、液晶ドライバのページアクセ
スのタイミングチャート図である。

【図９】図１に記載した液晶ドライバのリードモディフ
ァイライトアクセスのタイミングチャート図である。

【図１０】図１に記載した液晶ドライバのバーストアク
セスのライトサイクルのタイミングチャート図である。

【図１１】図１に記載した液晶ドライバのバーストアク
セスのリードサイクルのタイミングチャート図である。

【図１２】図１に記載した液晶ドライバのランダムドラ
イバ出力アクセスのタイミングチャート図である。

【図１３】図１に記載した液晶ドライバの順次ドライバ
出力アクセスのタイミングチャート図である。

【図１４】図１に記載する液晶ディスプレイで、複数の
液晶ドライバを用いて連続アクセスを行う際のチップセ
レクト機能を用いた場合のタイミングチャートである。

【図１５】図１に記載するメモリ内蔵液晶ドライバのメ
モリマップである。

【図１６】本発明の液晶ドライバを用いた第１の実施例
の液晶ディスプレイシステム構成図である。

【図１７】図１５に記載する液晶ディスプレイシステム
のＣＰＵから見た画面メモリマップと、ドライバから見
たドライバメモリマップである。

【図１８】本発明の液晶ドライバを用い、２画面駆動を
行う第２の実施例の液晶ディスプレイ構成図である。

【図１９】図１８に記載する液晶ディスプレイを用いた
システム構成図である。

【図２０】図１９に記載する液晶ディスプレイシステム
のＣＰＵから見た画面メモリマップと、液晶ドライバか
ら見たドライバメモリマップである。

【図２１】階調方式としてＦＲＣを用いる本発明の液晶
ドライバを使用する第３の実施例の液晶ディスプレイ構
成図である。

【図２２】図２１に記載する液晶ドライバの詳細なブロ
ック図である。

【図２３】ＦＲＣを用いた場合の表示パターンである。

【図２４】階調方式としてＰＷＭを用いる本発明の液晶
ドライバを使用した第４の実施例の液晶ディスプレイ構
成図である。

【図２５】ＰＷＭを用いた場合の各階調の液晶印加電圧
と、走査電圧のタイミングチャート図である。

【図２６】本発明の液晶ドライバを使用した、第５に実
施例の液晶ディスプレイの構成図である。

【図２７】本発明の液晶ドライバを用いた第５の実施例
の液晶ディスプレイシステム構成図である。

【図２８】本発明の液晶ドライバ２６０５のメモリマッ
プである。

【符号の説明】

１０１…アドレスバス、 １０２…データバス、 １０３…制御信号バス、 １０４…ＲＡＳ信号、 １０５…液晶ドライバ、 １０６…インターフェイス回路、 １０７…カラムアドレスバス、 １０８…データバス、 １０９…ロウアドレスバス、 １１０…カラムアドレスラッチ／カウンタ、 １１１…カラムアドレスバス、 １１２…カラムアドレスデコーダ、 １１３…信号バス、 １１４…Ｉ／Ｏポート、 １１５…データバス、 １１６…ロウアドレスバス、 １１７…ロウアドレスラッチ／カウンタ、 １１８…ロウアドレスデコーダ、 １１９…信号バス、 １２０…メモリセル、 １２１…データバス、 １２２…ラッチ、 １２３…データバス、 １２４…レベルシフタ、 １２５…データバス、 １２６…電圧セレクタ、 １２７…出力信号線、 １２８…タイミング制御回路、 １２９…ＲＡＳ信号、 １３０…走査回路、 １３１…走査信号線、 １３２…液晶パネル、 １３３…電源回路、 １３４、１３５…駆動電圧線、 ２０１…制御信号バス、 ２０２…データバス、 ２０３…液晶ドライバ、 ２０４…タイミング制御回路、 ２０５…シフトレジスタ、 ２０６…信号線、 ２０７、２０９…ラッチ、 ２０８、２１０…データバス、 ２１１…レベルシフタ、 ２１２…データバス、 ２１３…電圧セレクタ、 ２１４…出力信号線、 ３０１…ＣＰＵ、 ３０２…メインメモリ、 ３０３…アドレスバス、 ３０４…データバス、 ３０５…制御信号バス、 ３０６…表示コントローラ、 ３０７…表示メモリ、 ３０８…タイミング制御回路、 ３０９…タイミング信号、 ３１０…選択信号、 ３１１…コントローラ、 ３１２…信号バス、 ３１３…表示アドレスバス、 ３１４…セレクタ、 ３１５…アドレスバス、 ３１６…バッファ、 ３１７、３１８…データバス、 ６０１…液晶ドライバ、 ６０２…データバス、 ６０３…制御信号、 ６０４…アドレスレジスタ、 ６０５…Ｘ座標値レジスタ、 ６０６…Ｙ座標値レジスタ、 ６０７、６０８…データバス、 ６０９…Ｘ座標値デコーダ、 ６１０…Ｙ座標値デコーダ、 ６１１…Ｘ座標値デコード信号、 ６１２…Ｉ／Ｏポート、 ６１３…データバス、 ６１４…Ｙ座標値デコード信号、 ６１５…メモリセル、 ６１６、６１８、６２０…データバス、 ６１７…ラッチ、 ６１９…レベルシフタ、 ６２１…電圧セレクタ、 ６２２…出力電圧線、 ６２３…タイミング制御回路、 １６０１…ＣＰＵ、 １６０２…メインメモリ、 １６０３…Ｉ／Ｏ、 １６０４…アドレスバス、 １６０５…データバス、 １６０６…制御信号バス、 １６０７…液晶コントローラ、 １６０８…アドレス変換回路、 １６０９…バッファ、 １６１０…タイミング制御回路、 １６１１…制御信号バス、 １８０１〜１８０４…ＲＡＳ信号、 １８０５…走査回路、 １８０６…走査信号線、 １８０７…液晶パネル、 １９０１…液晶コントローラ、 １９０２…アドレス変換回路、 １９０３…バッファ、 １９０４…タイミング制御回路、 ２１０１…データバス、 ２１０２…液晶ドライバ、 ２１０３…データバス、 ２１０４…Ｉ／Ｏ、 ２１０５…下位ビットデータバス、 ２１０６…上位ビットデータバス、 ２１０７、２１０８…メモリセル、 ２１０９…下位ビットデータバス、 ２１１０…上位ビットデータバス、 ２１１１…ＦＲＣパターン生成回路、 ２１１２…信号線、 ２１１３…ＦＲＣ回路、 ２１１４…データバス、 ２１１５…ラッチ、 ２１１６、２１１８…データバス、 ２１１７…レベルシフタ、 ２１１９…出力電圧線、 ２２０１、２２０２…階調１、階調２のＦＲＣパター
ン、 ２２０３、２２０４…信号線、 ２２０５…ＦＲＣパターン選択回路、 ２２０６…スイッチ、 ２２０７…信号線、 ２２０８…ＥＯＲ素子、 ２２０９…制御信号、 ２２１０…スイッチ、 ２４０１…液晶ドライバ、 ２４０２…ロウアドレスデコーダ、 ２４０３、２４０４…信号バス、 ２４０５、２４０６…メモリセル、 ２６０１…アドレスバス、 ２６０２…データバス、 ２６０３…制御信号バス、 ２６０４…ＲＡＳ信号、 ２６０５…液晶ドライバ、 ２６０６…インターフェイス回路、 ２６０７…ロウアドレスバス、 ２６０８…データバス、 ２６０９…カラムアドレスバス、 ２６１０…ロウアドレスラッチ／カウンタ、 ２６１１…ロウアドレスバス、 ２６１２…ロウアドレスデコーダ、 ２６１３…信号バス、 ２６１４…Ｉ／Ｏポート、 ２６１５…データバス、 ２６１６…カラムアドレスラッチ／カウンタ、 ２６１７…カラムアドレスバス、 ２６１８…カラムアドレスデコーダ、 ２６１９…信号バス、 ２６２０…カラムアドレスデコーダ、 ２６２１…信号バス、 ２６２３…データバス、 ２６２４…セレクタ、 ２６２５…データバス、 ２６２６…ラッチ、 ２６２７…データバス、 ２６２８…レベルシフタ、 ２６２９…データバス、 ２６３０…電圧セレクタ、 ２６３１…出力線、 ２６３３…タイミング制御回路、 ２６３４…ＲＡＳ信号、 ２７０１…液晶コントローラ、 ２７０２…アドレス変換回路、 ２７０３…バッファ、 ２７０４…タイミング制御回路、 ２７０５…制御信号、

───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝田 功 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所システム開発研究所内 (72)発明者 笠井 成彦 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所システム開発研究所内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内

Claims (9)

【特許請求の範囲】
1. 【請求項１】マトリックス状に配列した画素部を有する
   液晶パネルと、電圧を印加する走査線を選択し、選択し
   た走査線に対応した電圧を出力する走査回路と、表示デ
   ータに対応した電圧を出力する液晶ドライバとを具備す
   る液晶ディスプレイにおいて、上記液晶ドライバは、表
   示メモリを内蔵し、且つ、汎用のメモリインタフェース
   を有して、表示データを液晶パネルに転送する時には、
   同一水平ライン上の表示データを液晶ドライバの有する
   出力データ線分同時に液晶印加電圧に変換して、出力す
   る回路を有し、システムが表示データの読み出しや書き
   込み制御を行うときには、汎用のメモリインタフェース
   を介して、表示データの読み出し、書き込みを行う回路
   を有することを特徴とする液晶表示装置。
2. 【請求項２】請求項１記載の液晶表示装置において、前
   記液晶ドライバは、アドレスバスとデータバスと制御信
   号バスを有し、アドレスバスにはＸ座標値を示すアドレ
   スと、Ｙ座標値を示すアドレスをマルチプレクス転送
   し、各々対応する前記制御信号でラッチし、読み出し、
   書き込みを指示する前記制御信号の命令によって、デー
   タバス上に前記アドレスで指定した任意位置のデータを
   出力するか、データバス上のデータを前記アドレスで指
   定した任意位置に取り込むかを制御する回路を有するこ
   とを特徴とする液晶ドライバ。
3. 【請求項３】請求項１記載の液晶表示装置において、シ
   ステムが表示データの読み出しや書き込み動作を実行す
   る制御と、表示メモリに記憶した表示データを液晶パネ
   ルに出力する制御とを、前記液晶ドライバの前記制御信
   号のタイミングで制御することを特徴とする液晶ドライ
   バ。
4. 【請求項４】請求項１記載の液晶表示装置において、前
   記液晶ドライバを複数個で構成し、前記制御信号がチッ
   プセレクト機能を有し、チップセレクト機能を有する制
   御信号が有効なときに、前記液晶ドライバ内の表示メモ
   リをアクセスすることが出来る機能を有することを特徴
   とする液晶ドライバ。
5. 【請求項５】請求項１記載の液晶表示装置において、前
   記液晶ドライバに１画素複数ビットの分の表示データが
   記憶できるような表示メモリ容量を有し、階調データに
   対応した階調パターンを有し、液晶パネルに出力する際
   に、同時に複数ビットの階調データを表示メモリから読
   み出し、フレーム及びライン毎に異なる階調パターンを
   選択し、出力する回路を有することを特徴とする液晶ド
   ライバ。
6. 【請求項６】請求項１記載の液晶表示装置において、前
   記液晶ドライバに１画素複数ビットの分の表示データが
   記憶できるような表示メモリ容量を有し、階調データに
   対応した時間だけ、所定の液晶印加電圧を出力する回路
   を有することを特徴とする液晶ドライバ。
7. 【請求項７】請求項１記載の液晶表示装置において、前
   記液晶ドライバ内の表示メモリから液晶パネルに出力さ
   れる際に同時に読み出される同一アドレス上のデータビ
   ットを選択する手段と、前記選択手段を制御する選択回
   路とを設け、該液晶ドライバを液晶パネルのＹ軸方向に
   設けたときにも、同一アドレス上のデータビットが液晶
   パネルの水平方向に並ぶようにすることを特徴とする液
   晶ドライバ。
8. 【請求項８】請求項１記載の液晶表示装置において、前
   記液晶ドライバを液晶パネルのＸ軸方向に複数個構成
   し、システムからの表示メモリアクセス要求に対して、
   活性化する液晶ドライバを選択する回路と、前記判定回
   路の判定結果から対応する液晶ドライバのチップセレク
   ト機能を有する制御信号を有効にし、システムから転送
   されるアドレスを選択された液晶ドライバのアドレスに
   変換する回路と、液晶ドライバ制御信号を生成すること
   を特徴とする前記液晶ドライバを制御する液晶コントロ
   ーラ。
9. 【請求項９】請求項１記載の液晶表示装置において、前
   記液晶ドライバを液晶パネルのＸ軸方向の上側と下側に
   複数個構成し、システムからの表示メモリアクセス要求
   に対して、活性化する液晶ドライバを選択する回路と、
   前記判定回路の判定結果から対応する液晶ドライバのチ
   ップセレクト機能を有する制御信号を有効にし、システ
   ムから転送されるアドレスを選択された液晶ドライバの
   アドレスに変換する回路と、液晶ドライバ制御信号を生
   成することを特徴とする前記液晶ドライバを制御する液
   晶コントローラ。