CN111243505B - 一种像素驱动电路和显示装置 - Google Patents
一种像素驱动电路和显示装置 Download PDFInfo
- Publication number
- CN111243505B CN111243505B CN201811446191.9A CN201811446191A CN111243505B CN 111243505 B CN111243505 B CN 111243505B CN 201811446191 A CN201811446191 A CN 201811446191A CN 111243505 B CN111243505 B CN 111243505B
- Authority
- CN
- China
- Prior art keywords
- module
- transistor
- reset
- sram
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Abstract
本发明实施例涉及显示领域，公开了一种像素驱动电路和显示装置。本申请的部分实施例中，像素驱动电路包括：静态随机存储SRAM模块和第一复位模块；第一复位模块的控制端与复位信号线连接，第一复位模块的第一端与第一复位电压线连接，第一复位模块的第二端与SRAM模块的第一输入端连接；第一复位模块用于基于复位信号线的复位信号对SRAM模块进行复位。该实现中，通过第一复位模块，实现对SRAM模块的复位，可以确保SRAM模块的读写内容的初始状态固定，避免其它寄生信号对SRAM模块的读写内容的初始状态的干扰，进而保证显示效果保持稳定。
Description
技术领域
本发明实施例涉及显示领域，特别涉及一种像素驱动电路和显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置和发光二极管(Light Emitting Diode，LED)显示装置被广泛应用于各种领域，如手机、电视等。OLED/LED显示装置由多个像素单元组成，每个像素单元包括驱动电路，以及OLED或LED。驱动电路中包括静态随机存储(Static Random-Access Memory，SRAM)单元。
然而，发明人发现现有技术中至少存在如下问题：当前的驱动电路无法对SRAM单元进行复位。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明实施方式的目的在于提供一种像素驱动电路和显示装置，使得能够对SRAM模块进行复位，可以固定SRAM模块的读写内容的初始状态，避免其它寄生信号对SRAM模块的读写内容的初始状态的干扰，进而保证显示效果保持稳定。
为解决上述技术问题，本发明的实施方式提供了一种像素驱动电路，包括：静态随机存储SRAM模块和第一复位模块；第一复位模块的控制端与复位信号线连接，第一复位模块的第一端与第一复位电压线连接，第一复位模块的第二端与SRAM模块的第一输入端连接；第一复位模块用于基于复位信号线的复位信号对SRAM模块进行复位。
本发明的实施方式还提供了一种显示装置，包括：上述实施方式提及的显示装置。
本发明实施方式相对于现有技术而言，在像素驱动电路中增加了第一复位模块，第一复位模块基于复位信号线的复位信号，对SRAM模块进行复位，使得可以确保SRAM模块的读写内容的初始状态固定，避免其它寄生信号对SRAM模块的读写内容的初始状态的干扰，进而保证显示效果保持稳定。
另外，像素驱动电路还包括：发光模块和第二复位模块；第二复位模块的控制端与SRAM模块的第一输出端连接，第二复位模块的第一端与第二复位电压线连接，第二复位模块的第二端与发光模块的阳极连接；第二复位模块用于基于SRAM模块的第一输出端的信号，对发光模块的阳极电位进行复位。该实现中，使得能够在特殊情况下强制熄灭发光模块。
另外，像素驱动电路还包括：驱动模块、控制模块和脉冲宽度调制(Pulse WidthModulation，PWM)模块；驱动模块的控制端与SRAM模块的第二输出端连接，驱动模块的第一端与参考电压线连接，驱动模块的第二端与控制模块的第一端连接，控制模块的控制端与PWM模块连接，控制模块的第二端与发光模块的阳极连接；其中，驱动模块用于基于SRAM模块的第二输出端的信号，驱动发光模块；控制模块用于基于PWM模块的PWM信号，控制流经发光模块的电流大小。该实现中，将PWM模块与显示模块连接，可以减少PWM信号在传输过程中的能量损耗。
另外，像素驱动电路还包括开关模块，开关模块的控制端与扫描信号线连接，开关模块的第一端与数据信号线连接，开关模块的第二端与SRAM模块的第二输入端连接，开关模块用于基于扫描信号线的扫描信号，将数据信号线的数据信号写入SRAM模块；SRAM模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；第一晶体管的第一端与参考电压线连接，第一晶体管的第二端与第二晶体管的第一端电连接，第二晶体管的第二端接地，第一晶体管的控制端与第二晶体管的控制端连接，第一晶体管的控制端与第二晶体管的控制端之间的节点与开关模块的第二端连接；第三晶体管的第一端与参考电压线连接，第三晶体管的第二端与第四晶体管的第一端连接，第四晶体管的第二端接地，第三晶体管的控制端与第四晶体管的控制端连接，第三晶体管的控制端与第四晶体管的控制端之间的节点和第一晶体管的第二端与第二晶体管的第一端之间的节点连接，第三晶体管的第二端与第四晶体管的第一端之间的节点和第一晶体管的控制端与第二晶体管的控制端之间的节点连接；其中，第一晶体管的控制端与第二晶体管的控制端之间的节点作为SRAM模块的第二输入端，第一晶体管的第二端与第二晶体管的第一端之间的节点作为SRAM模块的第二输出端。
另外，驱动模块为第五晶体管，第五晶体管为P型晶体管；第一复位电压线为参考电压线，SRAM模块的第一输入端为第三晶体管的控制端与第四晶体管的控制端之间的节点；或，第一复位电压线为接地线，SRAM模块的第一输入端为第一晶体管的控制端与第二晶体管的控制端之间的节点。
另外，第二复位电压线为接地线；第二复位模块为P型晶体管，SRAM模块的第一输出端为第一晶体管的控制端与第二晶体管的控制端之间的节点；或，第二复位模块为N型晶体管，SRAM模块的第一输出端为第三晶体管的控制端与第四晶体管的控制端之间的节点。
另外，驱动模块为第五晶体管，第五晶体管为N型晶体管；第一复位电压线为参考电压线，SRAM模块的第一输入端为第一晶体管的控制端与第二晶体管的控制端之间的节点；或，第一复位电压线为接地线，SRAM模块的第一输入端为第三晶体管的控制端与第四晶体管的控制端之间的节点。
另外，第二复位电压线为接地线；第二复位模块为P型晶体管，SRAM模块的第一输出端为第三晶体管的控制端与第四晶体管的控制端之间的节点；或，第二复位模块为N型晶体管，SRAM模块的第一输出端为第一晶体管的控制端与第二晶体管的控制端之间的节点。
另外，第一复位模块为第六晶体管，第六晶体管为P型晶体管或N型晶体管。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明的第一实施方式的像素驱动电路的结构示意图；
图2是本发明的第一实施方式的第一种情况的像素驱动电路的电路图；
图3是本发明的第一实施方式的像素驱动电路的驱动时序图；
图4是本发明的第一实施方式的第二种情况的像素驱动电路的电路图；
图5是本发明的第一实施方式的第三种情况的像素驱动电路的电路图；
图6是本发明的第一实施方式的第四种情况的像素驱动电路的电路图；
图7是本发明的第二实施方式的像素驱动电路的结构示意图；
图8和图9是本发明的第二实施方式的像素驱动电路的电路图的示意图；
图10是本发明的第三实施方式的像素驱动电路的结构示意图；
图11是本发明的第三实施方式的像素驱动电路的电路图的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
本发明的第一实施方式涉及一种像素驱动电路，如图1所示，包括：SRAM模块101和第一复位模块102；第一复位模块102的控制端与复位信号线连接，第一复位模块102的第一端与第一复位电压线连接，第一复位模块102的第二端与SRAM模块101的第一输入端连接；第一复位模块102用于基于复位信号线的复位信号对SRAM模块101进行复位。
具体实现中，像素驱动电路还包括开关模块，开关模块的控制端与扫描信号线连接，开关模块的第一端与数据信号线连接，开关模块的第二端与SRAM模块101的第二输入端连接，开关模块用于基于扫描信号线的扫描信号，将数据信号线的数据信号写入SRAM模块101；SRAM模块101包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；第一晶体管的第一端与参考电压线连接，第一晶体管的第二端与第二晶体管的第一端电连接，第二晶体管的第二端接地，第一晶体管的控制端与第二晶体管的控制端连接，第一晶体管的控制端与第二晶体管的控制端之间的节点与开关模块的第二端连接；第三晶体管的第一端与参考电压线连接，第三晶体管的第二端与第四晶体管的第一端连接，第四晶体管的第二端接地，第三晶体管的控制端与第四晶体管的控制端连接，第三晶体管的控制端与第四晶体管的控制端之间的节点和第一晶体管的第二端与第二晶体管的第一端之间的节点连接，第三晶体管的第二端与第四晶体管的第一端之间的节点和第一晶体管的控制端与第二晶体管的控制端之间的节点连接；其中，第一晶体管的控制端与第二晶体管的控制端之间的节点作为SRAM模块的第二输入端，第一晶体管的第二端与第二晶体管的第一端之间的节点作为SRAM模块的第二输出端。
具体实现中，像素驱动电路还包括驱动模块，驱动模块的控制端与SRAM模块的第二输出端连接，驱动模块的第一端与参考电压线连接，驱动模块的第二端与发光模块的阳极连接，驱动模块基于SRAM模块输的第二输出端输出的信号，驱动发光模块。
以下对像素驱动电路的具体电路结构进行举例说明。
第一种情况，像素驱动模块包括第一复位模块、SRAM模块、开关模块、驱动模块和发光模块，驱动模块为第五晶体管，第一复位模块为第六晶体管，开关模块为第七晶体管，发光模块为LED。SRAM模块的初始状态为高电平状态，第五晶体管、第六晶体管和第七晶体管均为P型晶体管。第一复位电压线为参考电压线，SRAM模块的第一输入端为第三晶体管的控制端与第四晶体管的控制端之间的节点(节点a)。该情况下，像素驱动电路的电路图如图2所示。图2中，Data表示数据信号线输出的数据信号，SCAN表示扫描信号线输出的扫描信号，M1表示第一晶体管，M2表示第二晶体管，M3表示第三晶体管，M4为第四晶体管，M1、M2、M3和M4共同构成SRAM模块，M1和M3为P型晶体管，M2和M4为N型晶体管，节点a为SRAM模块的第一输入端，节点b为SRAM模块的第二输入端，节点c为SRAM模块的第二输出端，M5表示第五晶体管，M6表示第六晶体管，M7表示第七晶体管，LED表示发光模块，VDD表示参考电压线，VSS表示接地线，Reset表示复位信号线输出的复位信号。
该像素驱动电路的驱动时序图如图3所示，以下结合图3所示的驱动时序，说明该像素驱动电路的工作原理。图3中，Reset表示复位信号线输出的复位信号，SCAN表示扫描信号线输出的扫描信号，Data表示数据信号线输出的数据信号，数字1表示第一时刻，数字2表示第二时刻，数字3表示第三时刻。在第一时刻，Reset信号为低电平，M6导通，M6对SRAM模块进行复位初始化，M6导通，使得M3和M4的控制端为高电平，M3的第二端和M4的第一端之间的节点为低电平，使得M1的控制端和M2的控制端输入低电平信号，M1导通，节点c为高电平信号，SRAM模块恢复初始状态，M5关断。在第二时刻，M6关断，扫描信号为低电平，M7导通，Data输入SRAM存储，M5打开。在第三时刻，M5持续打开，LED发光。
第二种情况，像素驱动模块包括第一复位模块、SRAM模块、开关模块、驱动模块和发光模块，驱动模块为第五晶体管，第一复位模块为第六晶体管，开关模块为第七晶体管，发光模块为LED。SRAM模块的初始状态为高电平状态，第五晶体管、第六晶体管和第七晶体管均为P型晶体管。第一复位电压线为接地线，SRAM模块的第一输入端为第一晶体管的控制端与第二晶体管的控制端之间的节点(节点a)。该情况下，像素驱动电路的电路图如图4所示，图4中，Data表示数据信号线输出的数据信号，SCAN表示扫描信号线输出的扫描信号，M1表示第一晶体管，M2表示第二晶体管，M3表示第三晶体管，M4为第四晶体管，M1、M2、M3和M4共同构成SRAM模块，M1和M3为P型晶体管，M2和M4为N型晶体管，节点a为SRAM模块的第一输入端，节点b为SRAM模块的第二输入端，节点c为SRAM模块的第二输出端，M5表示第五晶体管，M6表示第六晶体管，M7表示第七晶体管，LED表示发光模块，VDD表示参考电压线，VSS表示接地线，Reset表示复位信号线输出的复位信号。当M6导通时，节点a为低电平，M1导通，节点c为高电平，实现了对SRAM模块复位。
第三种情况，像素驱动模块包括第一复位模块、SRAM模块、开关模块、驱动模块和发光模块，驱动模块为第五晶体管，第一复位模块为第六晶体管，开关模块为第七晶体管，发光模块为LED。SRAM模块的初始状态为低电平状态，第五晶体管为N型晶体管，第六晶体管和第七晶体管为P型晶体管。第一复位电压线为参考电压线，SRAM模块的第一输入端为第一晶体管的控制端与第二晶体管的控制端之间的节点(节点a)。该情况下，像素驱动电路的电路图如图5所示。图5中，Data表示数据信号线输出的数据信号，SCAN表示扫描信号线输出的扫描信号，M1表示第一晶体管，M2表示第二晶体管，M3表示第三晶体管，M4为第四晶体管，M1、M2、M3和M4共同构成SRAM模块，M1和M3为P型晶体管，M2和M4为N型晶体管，节点a为SRAM模块的第一输入端，节点b为SRAM模块的第二输入端，节点c为SRAM模块的第二输出端，M5表示第五晶体管，M6表示第六晶体管，M7表示第七晶体管，LED表示发光模块，VDD表示参考电压线，VSS表示接地线，Reset表示复位信号线输出的复位信号。当M6导通时，节点a为高电平，M2导通，节点c为低电平，实现了对SRAM模块复位。
第四种情况，像素驱动模块包括第一复位模块、SRAM模块、开关模块、驱动模块和发光模块，驱动模块为第五晶体管，第一复位模块为第六晶体管，开关模块为第七晶体管，发光模块为LED。SRAM模块的初始状态为低电平状态，第五晶体管为N型晶体管，第六晶体管和第七晶体管为P型晶体管。第一复位电压线为接地线，SRAM模块的第一输入端为第三晶体管的控制端与第四晶体管的控制端之间的节点(节点a)。该情况下，像素驱动电路的电路图如图6所示。图6中，Data表示数据信号线输出的数据信号，SCAN表示扫描信号线输出的扫描信号，M1表示第一晶体管，M2表示第二晶体管，M3表示第三晶体管，M4为第四晶体管，M1、M2、M3和M4共同构成SRAM模块，M1和M3为P型晶体管，M2和M4为N型晶体管，节点a为SRAM模块的第一输入端，节点b为SRAM模块的第二输入端，节点c为SRAM模块的第二输出端，M5表示第五晶体管，M6表示第六晶体管，M7表示第七晶体管，LED表示发光模块，VDD表示参考电压线，VSS表示接地线，Reset表示复位信号线输出的复位信号。当M6导通时，节点a为高电平，M2导通，节点c为低电平，实现了对SRAM模块复位。
需要说明的是，图2、图4、图5和图6中，第一复位模块(第六晶体管)为P型晶体管，本领域技术人员可以理解，实际应用中，第一复位模块也可以是N型晶体管或其他器件及电路结构，本实施方式不限制第一复位模块的具体结构。
需要说明的是，本领域技术人员可以理解，上述情况仅为举例说明，实际应用中，可以采用其他形式的电路，实现通过第一复位模块对SRAM模块复位的功能，本实施方式不限制像素驱动电路的具体电路。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
需要说明的是，以上仅为举例说明，并不对本发明的技术方案构成限定。
与现有技术相比，本实施方式中提供的像素驱动电路，在像素驱动电路中增加了第一复位模块，第一复位模块基于复位信号线的复位信号，对SRAM模块进行复位，使得可以确保SRAM模块的读写内容的初始状态固定，避免其它寄生信号对SRAM模块的读写内容的初始状态的干扰，进而保证显示效果保持稳定。
本发明的第二实施方式涉及一种像素驱动电路，本实施方式是在第一实施方式的基础上做了进一步改进，具体改进之处为：本实施方式中，像素驱动电路还包括第二复位模块。
具体地说，如图7所示，像素驱动电路包括SRAM模块201、第一复位模块202、发光模块203和第二复位模块204。第一复位模块202的控制端与复位信号线连接，第一复位模块202的第一端与第一复位电压线连接，第一复位模块202的第二端与SRAM模块201的第一输入端连接；第一复位模块202用于基于复位信号线的复位信号对SRAM模块201进行复位。第二复位模块204的控制端与SRAM模块201的第一输出端连接，第二复位模块204的第一端与第二复位电压线连接，第二复位模块204的第二端与发光模块203的阳极连接；第二复位模块204用于基于SRAM模块201的第一输出端的信号，对发光模块203的阳极电位进行复位。
值得一提的是，通过第二复位模块204对发光模块203进行复位，使得像素驱动电路能够在特殊情况下强制熄灭发光模块。
具体实现中，第二复位电压线为接地线。针对第一实施方式中提及的第一种情况和第二种情况，当第二复位模块为P型晶体管，SRAM模块的第一输出端为第一晶体管的控制端与第二晶体管的控制端之间的节点。当第二复位模块为N型晶体管，SRAM模块的第一输出端为第三晶体管的控制端与第四晶体管的控制端之间的节点。针对第一实施方式中提及的第三种情况和第四种情况，第二复位模块为P型晶体管，SRAM模块的第一输出端为第三晶体管的控制端与第四晶体管的控制端之间的节点；或，第二复位模块为N型晶体管，SRAM模块的第一输出端为第一晶体管的控制端与第二晶体管的控制端之间的节点。图8和图9是像素驱动电路的电路图的示意图。其中，节点d表示SRAM模块的第一输出端，M8表示第二复位模块。
需要说明的是，图8和图9仅为举例说明，具体实现中，像素电路可以以其他形式存在。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
需要说明的是，以上仅为举例说明，并不对本发明的技术方案构成限定。
与现有技术相比，本实施方式中提供的像素驱动电路，通过第二复位模块对发光模块进行复位，使得像素驱动电路能够在特殊情况下强制熄灭发光模块。在像素驱动电路中增加了第一复位模块，第一复位模块基于复位信号线的复位信号，对SRAM模块进行复位，使得可以确保SRAM模块的读写内容的初始状态固定，避免其它寄生信号对SRAM模块的读写内容的初始状态的干扰，进而保证显示效果保持稳定。
本发明第三实施方式涉及一种像素驱动电路，本实施方式是在第二实施方式的基础上的进一步改进，具体改进之处为：本实施方式中，增加了控制模块。
具体地说，如图10所示，像素驱动电路包括：SRAM模块301、第一复位模块302、第二复位模块303、发光模块304、驱动模块305、控制模块306和PWM模块307。其中，SRAM模块301、第一复位模块302、第二复位模块303、发光模块304的工作原理与第一实施方式或第二实施方式中描述的大致相同，此处不再赘述。驱动模块305的控制端与SRAM模块301的第二输出端连接，驱动模块305的第一端与参考电压线连接，驱动模块305的第二端与控制模块306的第一端连接，控制模块306的控制端与PWM模块307连接，控制模块306的第二端与发光模块304的阳极连接；其中，驱动模块305用于基于SRAM模块301的第二输出端的信号，驱动发光模块304；控制模块306用于基于PWM模块307的PWM信号，控制流经发光模块304的电流大小。
值得一提的是，通过控制模块将PWM模块与显示模块连接，可以减少PWM信号在传输过程中的能量损耗。
具体实现中，像素驱动电路的电路图如图11所示。图11中，控制模块306为P型晶体管(M9)，VPWM表示PWM模块输出的脉冲信号。
需要说明的是，图11仅为示例说明，实际应用中，控制模块306还可以采用其他器件或电路结构，本实施方式不限制控制模块306的具体电路结构。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
需要说明的是，以上仅为举例说明，并不对本发明的技术方案构成限定。
与现有技术相比，本实施方式中提供的像素驱动电路，通过控制模块将PWM模块与显示模块连接，减少PWM信号在传输过程中的能量损耗。在像素驱动电路中增加了第一复位模块，第一复位模块基于复位信号线的复位信号，对SRAM模块进行复位，使得可以确保SRAM模块的读写内容的初始状态固定，避免其它寄生信号对SRAM模块的读写内容的初始状态的干扰，进而保证显示效果保持稳定。
本发明的第四实施方式涉及一种显示装置，包括上述实施方式提及的像素驱动电路。
不难发现，本实施方式为与第一实施方式、第二实施方式和第三实施方式相对应的系统实施例，本实施方式可与第一实施方式、第二实施方式和第三实施方式互相配合实施。第一实施方式、第二实施方式和第三实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式、第二实施方式和第三实施方式中。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (10)
1.一种像素驱动电路，其特征在于，包括：静态随机存储SRAM模块和第一复位模块；所述第一复位模块的控制端与复位信号线连接，所述第一复位模块的第一端与第一复位电压线连接，所述第一复位模块的第二端与所述SRAM模块的第一输入端连接；
所述第一复位模块用于基于所述复位信号线的复位信号对所述SRAM模块进行复位；
SRAM模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；第一晶体管的第一端与参考电压线连接，第一晶体管的第二端与第二晶体管的第一端电连接，第二晶体管的第二端接地，第一晶体管的控制端与第二晶体管的控制端连接，第一晶体管的控制端与第二晶体管的控制端之间的节点与开关模块的第二端连接；第三晶体管的第一端与参考电压线连接，第三晶体管的第二端与第四晶体管的第一端连接，第四晶体管的第二端接地，第三晶体管的控制端与第四晶体管的控制端连接，第三晶体管的控制端与第四晶体管的控制端之间的节点和第一晶体管的第二端与第二晶体管的第一端之间的节点连接，第三晶体管的第二端与第四晶体管的第一端之间的节点和第一晶体管的控制端与第二晶体管的控制端之间的节点连接；其中，第一晶体管的控制端与第二晶体管的控制端之间的节点作为SRAM模块的第二输入端，第一晶体管的第二端与第二晶体管的第一端之间的节点作为SRAM模块的第二输出端，所述开关模块的第二端与所述SRAM模块的第二输入端连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：发光模块和第二复位模块；
所述第二复位模块的控制端与所述SRAM模块的第一输出端连接，所述第二复位模块的第一端与第二复位电压线连接，所述第二复位模块的第二端与所述发光模块的阳极连接；所述第二复位模块用于基于所述SRAM模块的第一输出端的信号，对所述发光模块的阳极电位进行复位。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：驱动模块、控制模块和脉冲宽度调制PWM模块；所述驱动模块的控制端与所述SRAM模块的第二输出端连接，所述驱动模块的第一端与参考电压线连接，所述驱动模块的第二端与所述控制模块的第一端连接，所述控制模块的控制端与PWM模块连接，所述控制模块的第二端与所述发光模块的阳极连接；
其中，所述驱动模块用于基于所述SRAM模块的第二输出端的信号，驱动所述发光模块；所述控制模块用于基于所述PWM模块的PWM信号，控制流经所述发光模块的电流大小；所述驱动模块为第五晶体管。
4.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路还包括开关模块，所述开关模块的控制端与扫描信号线连接，所述开关模块的第一端与数据信号线连接，所述开关模块用于基于所述扫描信号线的扫描信号，将所述数据信号线的数据信号写入所述SRAM模块。
5.根据权利要求4所述的像素驱动电路，其特征在于，第五晶体管为P型晶体管；
所述第一复位电压线为参考电压线，所述SRAM模块的第一输入端为所述第三晶体管的控制端与所述第四晶体管的控制端之间的节点；或，
所述第一复位电压线为接地线，所述SRAM模块的第一输入端为所述第一晶体管的控制端与所述第二晶体管的控制端之间的节点。
6.根据权利要求5所述的像素驱动电路，其特征在于，所述第二复位电压线为接地线；
所述第二复位模块为P型晶体管，所述SRAM模块的第一输出端为所述第一晶体管的控制端与所述第二晶体管的控制端之间的节点；或，
所述第二复位模块为N型晶体管，所述SRAM模块的第一输出端为所述第三晶体管的控制端与所述第四晶体管的控制端之间的节点。
7.根据权利要求4所述的像素驱动电路，其特征在于，第五晶体管为N型晶体管；
所述第一复位电压线为参考电压线，所述SRAM模块的第一输入端为所述第一晶体管的控制端与所述第二晶体管的控制端之间的节点；或，
所述第一复位电压线为接地线，所述SRAM模块的第一输入端为所述第三晶体管的控制端与所述第四晶体管的控制端之间的节点。
8.根据权利要求7所述的像素驱动电路，其特征在于，所述第二复位电压线为接地线；
所述第二复位模块为P型晶体管，所述SRAM模块的第一输出端为所述第三晶体管的控制端与所述第四晶体管的控制端之间的节点；或，
所述第二复位模块为N型晶体管，所述SRAM模块的第一输出端为所述第一晶体管的控制端与所述第二晶体管的控制端之间的节点。
9.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，所述第一复位模块为第六晶体管，第六晶体管为P型晶体管或N型晶体管。
10.一种显示装置，其特征在于，包括：权利要求1至9中任一项所述的像素驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811446191.9A CN111243505B (zh) | 2018-11-29 | 2018-11-29 | 一种像素驱动电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811446191.9A CN111243505B (zh) | 2018-11-29 | 2018-11-29 | 一种像素驱动电路和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111243505A CN111243505A (zh) | 2020-06-05 |
| CN111243505B true CN111243505B (zh) | 2021-04-23 |
Family
ID=70879333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811446191.9A Active CN111243505B (zh) | 2018-11-29 | 2018-11-29 | 一种像素驱动电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111243505B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115424561A (zh) * | 2018-06-28 | 2022-12-02 | 萨皮恩半导体公司 | 像素和包括该像素的显示装置 |
| US11862071B2 (en) | 2018-06-28 | 2024-01-02 | Sapien Semiconductors Inc. | Display device |
| CN113870764A (zh) * | 2020-06-11 | 2021-12-31 | 成都辰显光电有限公司 | 像素电路和显示面板 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057614C (zh) * | 1993-01-11 | 2000-10-18 | 德克萨斯仪器股份有限公司 | 用于空间光调制器的象素控制电路 |
| CN1421842A (zh) * | 2001-11-29 | 2003-06-04 | 株式会社半导体能源研究所 | 显示器件及采用此显示器件的显示系统 |
| CN1624740A (zh) * | 2003-12-01 | 2005-06-08 | 恩益禧电子股份有限公司 | 具有显示存储电路的显示控制器 |
| JP3756203B2 (ja) * | 1993-09-22 | 2006-03-15 | セイコーエプソン株式会社 | 記憶回路およびフラットパネル駆動回路 |
| CN1331347C (zh) * | 2002-07-12 | 2007-08-08 | 东芝松下显示技术有限公司 | 显示装置 |
| CN101276550A (zh) * | 2007-03-21 | 2008-10-01 | 视频有限公司 | 高效的空间调制器系统 |
| CN103531151A (zh) * | 2013-11-04 | 2014-01-22 | 京东方科技集团股份有限公司 | Oled像素电路及驱动方法、显示装置 |
| CN104282262A (zh) * | 2013-07-10 | 2015-01-14 | 三星显示有限公司 | 有机发光显示设备和驱动器 |
| CN204315211U (zh) * | 2014-12-18 | 2015-05-06 | 合肥鑫晟光电科技有限公司 | 像素驱动电路和显示装置 |
| CN106205495A (zh) * | 2016-09-09 | 2016-12-07 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
| CN107767831A (zh) * | 2017-11-06 | 2018-03-06 | 小春立体科技有限公司 | 硅基液晶像素电路及其显示装置 |
| CN107886920A (zh) * | 2017-11-28 | 2018-04-06 | 深圳市华星光电技术有限公司 | 一种获得正确Mura补偿数据的方法及系统 |
| CN108766346A (zh) * | 2018-05-29 | 2018-11-06 | 北京小米移动软件有限公司 | 保护屏幕的方法和装置 |
| CN108877669A (zh) * | 2017-05-16 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法及显示装置 |
-
2018
- 2018-11-29 CN CN201811446191.9A patent/CN111243505B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057614C (zh) * | 1993-01-11 | 2000-10-18 | 德克萨斯仪器股份有限公司 | 用于空间光调制器的象素控制电路 |
| JP3756203B2 (ja) * | 1993-09-22 | 2006-03-15 | セイコーエプソン株式会社 | 記憶回路およびフラットパネル駆動回路 |
| CN1421842A (zh) * | 2001-11-29 | 2003-06-04 | 株式会社半导体能源研究所 | 显示器件及采用此显示器件的显示系统 |
| CN1331347C (zh) * | 2002-07-12 | 2007-08-08 | 东芝松下显示技术有限公司 | 显示装置 |
| CN1624740A (zh) * | 2003-12-01 | 2005-06-08 | 恩益禧电子股份有限公司 | 具有显示存储电路的显示控制器 |
| CN101276550A (zh) * | 2007-03-21 | 2008-10-01 | 视频有限公司 | 高效的空间调制器系统 |
| CN104282262A (zh) * | 2013-07-10 | 2015-01-14 | 三星显示有限公司 | 有机发光显示设备和驱动器 |
| CN103531151A (zh) * | 2013-11-04 | 2014-01-22 | 京东方科技集团股份有限公司 | Oled像素电路及驱动方法、显示装置 |
| CN103531151B (zh) * | 2013-11-04 | 2016-03-02 | 京东方科技集团股份有限公司 | Oled像素电路及驱动方法、显示装置 |
| CN204315211U (zh) * | 2014-12-18 | 2015-05-06 | 合肥鑫晟光电科技有限公司 | 像素驱动电路和显示装置 |
| CN106205495A (zh) * | 2016-09-09 | 2016-12-07 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
| CN108877669A (zh) * | 2017-05-16 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法及显示装置 |
| CN107767831A (zh) * | 2017-11-06 | 2018-03-06 | 小春立体科技有限公司 | 硅基液晶像素电路及其显示装置 |
| CN107886920A (zh) * | 2017-11-28 | 2018-04-06 | 深圳市华星光电技术有限公司 | 一种获得正确Mura补偿数据的方法及系统 |
| CN108766346A (zh) * | 2018-05-29 | 2018-11-06 | 北京小米移动软件有限公司 | 保护屏幕的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111243505A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109509433B (zh) | 像素电路、显示装置和像素驱动方法 | |
| CN111243505B (zh) | 一种像素驱动电路和显示装置 | |
| CN111243498B (zh) | 像素电路及其驱动方法、显示装置 | |
| CN111223444A (zh) | 像素驱动电路及驱动方法、显示装置 | |
| CN113421514B (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
| US20230230539A1 (en) | Display panel and display device | |
| CN111261098B (zh) | 像素驱动电路及驱动方法、显示装置 | |
| CN107886897B (zh) | 一种像素电路及显示装置 | |
| CN112634833A (zh) | 像素电路及其驱动方法、显示面板 | |
| CN113571009A (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
| KR20200004429A (ko) | 래치 및 그 구동 방법, 소스 구동 회로 및 디스플레이 장치 | |
| CN109686313B (zh) | 一种像素电路、显示面板及像素电路的驱动方法 | |
| CN111243502B (zh) | 一种像素驱动电路和显示装置 | |
| CN113345366A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
| CN113421528B (zh) | 驱动电路、驱动方法和显示装置 | |
| CN111986615B (zh) | 像素电路及显示面板 | |
| CN111402782A (zh) | 一种数字驱动像素电路及数字驱动像素的方法 | |
| CN113270067A (zh) | 像素电路及显示面板 | |
| US7893894B2 (en) | Organic light emitting display and driving circuit thereof | |
| CN210837103U (zh) | 移位寄存器、栅极驱动电路以及显示装置 | |
| CN110992886B (zh) | 一种像素驱动电路以及像素驱动电路的驱动方法 | |
| US11798477B1 (en) | Pixel circuit, display panel, and display apparatus | |
| CN115410529A (zh) | 像素补偿电路及显示面板 | |
| CN111179840B (zh) | 一种像素驱动电路以及显示装置 | |
| CN114203096A (zh) | 一种像素驱动电路及其驱动方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201211 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Applicant after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: 215300 Room No. 188 Chenfeng Road, Yushan Town, Kunshan City, Suzhou City, Jiangsu Province Applicant before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. Applicant before: KunShan Go-Visionox Opto-Electronics Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |