CN204315211U - 像素驱动电路和显示装置 - Google Patents
像素驱动电路和显示装置 Download PDFInfo
- Publication number
- CN204315211U CN204315211U CN201420815082.0U CN201420815082U CN204315211U CN 204315211 U CN204315211 U CN 204315211U CN 201420815082 U CN201420815082 U CN 201420815082U CN 204315211 U CN204315211 U CN 204315211U
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel
- intermediate node
- driving circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Abstract
本实用新型涉及像素驱动电路和显示装置。利用充电控制单元在像素驱动电路的补偿阶段将与驱动单元的阈值电压有关的电压存储在存储单元中,从而在像素驱动电路的驱动阶段由存储单元对驱动单元进行补偿,使得驱动单元的工作电流不再受阈值电压的影响,从而消除了驱动单元的阈值电压对其工作电流的影响,解决了由于阈值电压不一致而导致发光元件的显示亮度不均匀的问题,提高了显示装置的显示质量。
Description
技术领域
本实用新型涉及显示技术,更具体地,涉及像素驱动电路和显示装置,能够通过对发光元件的驱动电路的阈值电压进行补偿,提高显示质量。
背景技术
有源矩阵有机发光显示器(Active Matrix Organic Light EmittingDiode,AMOLED)是当今平板显示器研究领域的热点之一,与液晶显示器(LCD)相比,有机发光二极管面板(Organic Light EmittingDiode,OLED)具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点,目前,在手机、PDA、数码相机等显示领域OLED显示屏已经开始取代传统的LCD显示屏。其中,像素驱动是AMOLED显示器的核心技术内容,具有重要的研究意义。
与薄膜晶体管液晶显示器(Thin Film Transistor-Liquid CrystalDisplay,TFT-LCD)利用稳定的电压控制亮度不同,OLED属于电流驱动,需要稳定的电流来控制发光。如图1所示,传统的AMOLED像素驱动电路采用2T1C像素驱动电路。该电路只有1个驱动薄膜晶体管T1,一个开关薄膜晶体管T2和一个存储电容器C组成。当扫描线选通(即扫描)某一行时,扫描信号Vscan为高电平信号,T2导通,数据信号Vdata写入存储电容器C。当该行扫描结束后,Vscan转变为低电平信号,T2截止,存储在存储电容器C上的栅极电压驱动T1,使其产生电流来驱动OLED,保证OLED在一帧显示内持续发光。驱动薄膜晶体管T1在达到饱和时的电流公式为Ioled=K(Vgs-Vth)^2,其中K为与工艺和设计相关的参数,Vgs为驱动薄膜晶体管的栅-源电压,Vth为驱动薄膜晶体管的阈值电压。一旦晶体管的尺寸和工艺确定,参数K就确定了。图2示出了如图1所示的像素驱动电路的操作时序图,示出了扫描线提供的扫描信号和数据线提供的数据信号的时序关系。
AMOLED能够发光是由驱动薄膜晶体管(DTFT)在饱和状态时产生的电流所驱动,不管是低温多晶硅(LTPS)工艺还是氧化物(Oxide)工艺,由于工艺的不均匀性,都会导致不同位置的驱动薄膜晶体管出现阈值电压的差异,这对于电流驱动器件的一致性来说是很致命的,因为输入相同的驱动电压时,不同的阈值电压会产生不同的驱动电流,造成流过OLED的电流的不一致性,使得显示亮度不均匀,从而影响整个图像的显示效果。
因此,需要一种能够提高驱动晶体管的驱动电流的一致性,从而提高显示质量的像素驱动电路。
实用新型内容
本公开提出了一种像素驱动电路和显示装置,能够通过对发光元件的驱动单元的阈值电压进行补偿,提高显示质量。而且不论驱动单元的闽值电压是正值还是负值,均可以实现补偿。
根据本实用新型的一个方面,提出了一种像素驱动电路,用于对发光元件进行驱动,所述像素驱动电路包括:扫描线(Scan),用于提供扫描信号(Vscan);电源线,包括第一电源线(ELVss)和第二电源线(ELVdd),用于给所述像素驱动电路供电;和数据线(Data),用于提供数据信号(Vdata);参考信号线(Ref),用于提供参考信号(Vref);第一控制信号线(S1),用于提供第一控制信号(Vs1);第二控制信号线(S2),用于提供第二控制信号(Vs2);第三控制信号线(S3),用于提供第三控制信号(Vs3);复位信号线(Int),用于提供复位信号(Vint);驱动单元(310),其输入端连接到发光控制单元的输出端,控制端连接到第一中间节点(N1),输出端连接到第二中间节点(N2),所述发光元件连接在所述第二中间节点和第一电源线(ELVss)之间;发光控制单元(330),其输入端连接到第二电源线(ELVdd),控制端连接到第一控制信号线(S1),输出端连接到所述驱动单元的输入端;补偿单元(340),其输入端连接到所述第一中间节点(N1),控制端连接到第二控制信号线(S2),输出端连接到第三中间节点(N3);存储单元(350),其第一端连接到所述第三中间节点(N3),第二端连接到所述第二中间节点(N2);充电控制单元(320),其第一输入端与参考信号线(Ref)相连,第二输入端与数据线(Data)相连,控制端与扫描线(Scan)相连,第一输出端与所述第一中间节点(N1)相连,第二输出端与所述第三中间节点(N3)相连;复位单元(360),其输入端与复位信号线(Int)相连,控制端与所述第三控制信号线(S3)相连,输出端与所述第二中间节点(N2)相连;其中,在像素驱动电路的初始化阶段,在扫描信号和第三控制信号的控制下,所述充电控制单元导通参考信号线(Ref)和所述第一中间节点(N1),并导通数据线(Data)和所述第三中间节点(N3),所述复位单元导通所述复位信号线(Int)和所述第二中间节点(N2),由此通过所述数据信号和所述复位信号对所述存储单元进行充电,并导通所述驱动单元;在像素驱动电路的补偿阶段,在扫描信号和第一控制信号的控制下,所述充电控制单元导通参考信号线(Ref)和所述第一中间节点(N1),并导通数据线(Data)和所述第三中间节点(N3),由此保持所述驱动单元的导通,所述驱动单元对所述第二中间节点(N2)进行充电,直至截止;在像素驱动电路的驱动阶段,在所述第一控制信号和第二控制信号的控制下,所述补偿单元导通所述第一中间节点(N1)和所述第三中间节点(N3),由此导通所述驱动单元,使得所述驱动单元向所述发光元件提供的驱动电流与其阈值电压无关。
在一个实施例中,所述驱动单元(310)包括驱动晶体管(T1),所述驱动晶体管的栅极与所述第一中间节点(N1)相连,第一电极与所述发光控制单元相连,第二电极与所述第二中间节点(N2)相连,所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
在一个实施例中,所述发光控制单元(330)包括第三晶体管(T3),所述第三晶体管的栅极连接到第一控制信号线(S1),第一电极连接到第二电源线(ELVdd),第二电极连接到所述驱动单元的输入端,所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
在一个实施例中,所述驱动单元(310)包括驱动晶体管(T1),所述驱动晶体管的栅极与所述第一中间节点(N1)相连,第一电极与所述发光控制单元相连,第二电极与所述第二中间节点(N2)相连,所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
在一个实施例中,所述存储单元包括存储电容器。
在一个实施例中,所述充电控制单元(320)包括第二晶体管和第五晶体管,所述第二晶体管和所述第五晶体管的栅极均与所述扫描线(Scan)相连,第二晶体管的第一电极与参考信号线(Ref)相连,第二电极与所述第一中间节点(N1)相连,第五晶体管的第一电极与数据线(Data)相连,第二电极与所述第三中间节点(N3)相连;所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
在一个实施例中,所述复位单元(360)包括第六晶体管,其栅极与所述第三控制信号线(S3)相连,第一电极与复位信号线(Int)相连,第二电极与所述第二中间节点(N2)相连;所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
在一个实施例中,所述驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管均可为P型薄膜晶体管,也可为N型薄膜晶体管。
在一个实施例中,在所述像素驱动电路的初始化阶段,通过扫描线提供扫描信号,通过数据线提供数据信号,通过第三控制信号线提供第三控制信号;在所述像素驱动电路的补偿阶段,通过扫描线提供扫描信号,通过数据线提供数据信号,通过第一控制信号线提供第一控制信号;以及在所述像素驱动电路的驱动阶段,通过第一控制信号线提供第一控制信号并通过第二控制信号线提供第二控制信号。
在一个实施例中,所述第一电源线的电源电压在像素驱动电路的初始化阶段和补偿阶段处于高电平,所述电源电压高于所述参考信的电压和所述驱动单元的阈值电压之和,且所述参考信号的电压高于所述复位信号和电压和所述驱动单元的阈值电压之和。
根据本公开的第二方面,提供一种显示装置,包括上述的像素驱动电路。
附图说明
通过下面结合附图说明本实用新型的优选实施例,将使本实用新型的上述及其它目的、特征和优点更加清楚,其中:
图1是现有技术中像素驱动电路的结构示意图;
图2是现有技术中的像素驱动电路的操作时序图;
图3是根据本实用新型实施例的显示装置中的像素驱动电路的结构示意图;
图4是根据本实用新型另一实施例的显示装置中的像素驱动电路的结构示意图;
图5是根据本实用新型另一实施例的显示装置中的像素驱动电路的操作时序的示意图;
图6示出了根据本实用新型实施例的像素驱动方法的流程图。
具体实施方式
以下参照附图,对本实用新型的示例实施例进行详细描述。在以下描述中,一些具体实施例仅用于描述目的,而不应该理解为对本实用新型有任何限制,而只是本实用新型的示例。在可能导致对本实用新型的理解造成混淆时,将省略常规结构或构造。
图3是根据本实用新型实施例的显示装置中的像素驱动电路300的结构示意图。像素驱动电路300用于对发光元件3000进行驱动。在图3中,发光元件3000被示出为发光二极管OLED。如图3所示,本实用新型实施例的像素驱动电路300包括:扫描线Scan,用于提供扫描信号Vscan;电源线,包括第一电源线ELVss和第二电源线ELVdd,用于给所述像素驱动电路300供电;和数据线Data,用于提供数据信号Vdata。
如图3所示,所述像素驱动电路300还包括:参考信号线Ref,用于提供参考信号Vref;第一控制信号线S1,用于提供第一控制信号Vs1;第二控制信号线S2,用于提供第二控制信号Vs2;第三控制信号线S3,用于提供第三控制信号Vs3;复位信号线Int,用于提供复位信号Vint。
如图3所示,所述像素驱动电路300还包括:驱动单元310,其输入端连接到发光控制单元的输出端,控制端连接到第一中间节点N1,输出端连接到第二中间节点N2,所述发光元件3000连接在所述第二中间节点N2和第一电源线ELVss之间;发光控制单元330,其输入端连接到第二电源线ELVdd,控制端连接到第一控制信号线S1,输出端连接到所述驱动单元的输入端;补偿单元340,其输入端连接到所述第一中间节点N1,控制端连接到第二控制信号线S2,输出端连接到第三中间节点N3;存储单元350,其第一端连接到所述第三中间节点N3,第二端连接到所述第二中间节点N2;充电控制单元320,其第一输入端与参考信号线Ref相连,第二输入端与数据线Data相连,控制端与扫描线Scan相连,第一输出端与所述第一中间节点N1相连,第二输出端与所述第三中间节点N3相连;复位单元360,其输入端与复位信号线Int相连,控制端与所述第三控制信号线S3相连,输出端与所述第二中间节点N2相连。
在像素驱动电路300的初始化阶段,在扫描信号和第三控制信号的控制下,所述充电控制单元320导通参考信号线Ref和第一中间节点N1,并导通数据线Data和所述第三中间节点N3,所述复位单元360导通所述复位信号线Int和所述第二中间节点N2,由此通过所述数据信号和所述复位信号对所述存储单元350进行充电,并导通所述驱动单元310。
在像素驱动电路300的补偿阶段,在扫描信号和第一控制信号的控制下,所述充电控制单元320导通参考信号线Ref和第一中间节点N1,导通数据线Data和所述第三中间节点N3,由此保持所述驱动单元310的导通,所述驱动单元310对所述第二中间节点N2进行充电,直至截止。
在像素驱动电路300的驱动阶段,在所述第一控制信号和第二控制信号的控制下,所述补偿单元340导通所述第一中间节点N1和第三中间节点N3,由此导通所述驱动单元310,使得所述驱动单元310向所述发光元件3000提供的驱动电流与其阈值电压无关。
图4是根据本实用新型另一实施例的显示装置中的像素驱动电路的结构示意图。
如图4所示,本实用新型实施例的像素驱动电路400包括:扫描线Scan,用于提供扫描信号Vscan;电源线,包括第一电源线ELVss和第二电源线ELVdd,用于给所述像素驱动电路300供电;和数据线Data,用于提供数据信号Vdata;参考信号线Ref,用于提供参考信号Vref;第一控制信号线S1,用于提供第一控制信号Vs1;第二控制信号线S2,用于提供第二控制信号Vs2;第三控制信号线S3,用于提供第三控制信号Vs3;复位信号线Int,用于提供复位信号Vint。
与图3所示的像素驱动电路300相同,本实用新型实施例的像素驱动电路400包括驱动单元310、充电控制单元320、发光控制单元330、补偿单元340、存储单元350、复位单元360。
如图4所示,在根据本实用新型实施例的像素驱动电路400中,驱动单元310包括驱动晶体管T1,所述驱动晶体管T1的栅极与所述第一中间节点N1相连,漏极与发光控制单元相连,源极与第二中间节点N2相连。在该实施例中,驱动晶体管T1的漏极对应于驱动单元的输入端,栅极对应于驱动单元的控制端,源极对应于驱动单元的输出端。
如图4所示,在根据本实用新型实施例的像素驱动电路400中,发光控制单元330包括第三晶体管T3,所述第三晶体管T3的栅极连接到第一控制信号线S1,漏极连接到第二电源线ELVdd,源极连接到所述驱动单元310的输入端。在该实施例中,第三晶体管T3的漏极对应于发光控制单元330的输入端,栅极对应于发光控制单元330的控制端,源极对应于发光控制单元330的输出端。
如图4所示,在根据本实用新型实施例的像素驱动电路400中,补偿单元340包括第四晶体管T4,所述第四晶体管T4的栅极连接到第二控制信号线S2,漏极连接到第一中间节点N1,源极连接到第三中间节点N3。在该实施例中,第四晶体管T4的漏极对应于补偿单元340的输入端,栅极对应于补偿单元340的控制端,源极对应于补偿单元340的输出端。
如图4所示,在根据本实用新型实施例的像素驱动电路400中,存储单元350包括存储电容器C。存储电容器C连接在第二中间节点N2和第三中间节点N3之间。
如图4所示,在根据本实用新型实施例的像素驱动电路400中,所述充电控制单元320包括第二晶体管T2和第五晶体管T5,第二晶体管T2和第五晶体管T5的栅极均与扫描线Scan相连,第二晶体管T2的漏极与参考信号线Ref相连,源极与第一中间节点N1相连,第五晶体管的T5漏极与数据线Data相连,源极与第三中间节点N3相连。在该实施例中,第二晶体管T2和第五晶体管T5的栅极对应于充电控制单元320的控制端,第二晶体管T2的漏极对应于充电控制单元320的第一输入端,源极对应于充电控制单元的第一输出端,第五晶体管T5的漏极对应于充电控制单元320的第二输入端,源极对应于充电控制单元320的第二输出端。
如图4所示,在根据本实用新型实施例的像素驱动电路400中,复位单元360包括第六晶体管T6,第六晶体管T6的漏极与复位信号线Int相连,栅极与第三控制信号线S3相连,源极与第二中间节点N2相连。在该实施例中,第六晶体管T6的漏极对应于复位单元360的输入端,栅极对应于复位单元360的控制端,源极对应于复位单元360的输出端。
图4所示的驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均可以为N型薄膜晶体管或P型薄膜晶体管。根据所使用的晶体管的类型,驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6的源极和漏极可以互换。
图5是根据本实用新型实施例的像素驱动电路400的操作时序的示意图。如图5所示,像素驱动电路400包括三个阶段,即第一阶段,初始化阶段;第二阶段,补偿阶段;以及第三阶段,驱动阶段。为方便解释说明,假定在该实施例中,各个晶体管均为N型晶体管,开启电平为高电平,关闭电平为低电平。电源的高电平示出为ELVdd,低电平示出为ELVss。在电平设计上满足:Vref>Vint+|Vth|,ELVss的高电平高于Vref+|Vth|,Vth为驱动晶体管T1的阈值电压。本领域技术人员可以认识到,本申请并不局限于此。
第一阶段T1:该时间段为初始化阶段。在该阶段中,扫描线Scan提供的扫描信号Vscan为高电平、第三控制信号线S3提供的第三控制信号Vs3为高电平。ELVss处于高电平。因此,晶体管T2、T5和T6导通。由于第一控制信号线S1和第二控制信号线S2提供的信号Vs2和Vs2为低电平,因此晶体管T3和T4断开。此时参考信号线Ref提供的参考信号的电平Vref写入到驱动晶体管T1的栅极,存储电容器C的一端写入数据电压V_N1=Vdata,其另外一端写入复位信号电压V_N2=Vint,也即驱动晶体管T1的源极电压为Vint,故驱动晶体管T1的栅-源电压差为Vref-Vint>Vth,此时驱动晶体管T1导通。由于此时信号ELVss处于高电平,由前面知道,ELVss的高电平高于Vint,因此OLED反接,处于不发光状态。
第二阶段T2:该时间段为补偿阶段。在该阶段中,扫描线Scan提供的扫描信号Vscan为高电平、第一控制信号线S1提供的第一控制信号Vs1为高电平。ELVss处于高电平。晶体管T2、T5继续导通,因此驱动晶体管T1的栅极继续写入电平Vref,存储电容器C的一端保持为数据电压V_N1=Vdata。由于第一控制信号Vs1为高电平,因此晶体管T3开启,同时第三控制信号Vs3为低电平,因此晶体管T6断开。由前面知道,此时驱动晶体管T1导通,对第二中间节点N2进行充电,直到N2的电压V_N2=Vref-Vth为止。存储电容器C两端的电压为V_N1N2=Vdata-(Vref-Vth)=Vdata-Vref+Vth。由于此时ELVss处于高电平,由前面知道,ELVss的高电平高于Vref-Vth,因此OLED反接,处于不发光状态。由上面的分析可知,在该阶段驱动晶体管T1导通以便进行阈值电压存储与驱动晶体管T1的阈值电压是正值还是负值无关。
第三阶段T3:该时间段为驱动阶段。在该阶段中,第一控制信号线S1提供的第一控制信号Vs1、第二控制信号线S2提供的第二控制信号Vs2为高电平。ELVss处于低电平。晶体管T3、T4导通。扫描信号Vscan、第三控制信号Vs3为低电平,因此晶体管T2、T5、T6断开。此时驱动晶体管T1的栅-源电压保持T2时刻末的值,即Vgs=V_N1N2=Vdata-Vref+Vth,另外由于驱动晶体管T1的栅-源电压Vgs减去阈值电压Vth得到的值小于或等于驱动晶体管T1的漏-源电压Vds,即Vgs-Vth≤Vds,因此驱动晶体管T1处于饱和开启状态,其向发光元件OLED提供的电流由驱动晶体管的栅-源电压Vgs决定。I=K(Vgs-Vth)^2=K(Vdata-Vref+Vth-Vth)^2=K(Vdata-Vref)^2,其中K是与驱动晶体管T1的工艺参数和几何尺寸有关的常数。
由上式可以知道,驱动OLED的发光电流只与参考电压Vref和数据电压Vdata有关系,而与驱动晶体管的阈值电压Vth已经没有关系了。
在后续时间段,各个控制信号与阶段T3相同,因此OLED的发光状态保持,直到扫描信号的高电平再次到来。
虽然在图4中示出了驱动单元、充电控制单元、发光控制单元、补偿单元、存储单元以及复位单元的具体结构,但是本领域技术人员可以明了,这些单元可以采用其他结构。图4仅示出了其中的一个示例。
图6示出了根据本公开实施例的像素驱动方法的流程图。该方法应用于根据本公开实施例的像素驱动电路。如图所示,该驱动方法包括:首先,在S610,通过扫描线提供扫描信号,通过数据线提供数据信号,通过第三控制信号线提供第三控制信号,使得所述像素驱动电路进入初始化阶段;然后在S620,通过扫描线提供扫描信号,通过数据线提供数据信号,通过第一控制信号线提供第一控制信号,使得所述像素驱动电路进入补偿阶段;在S630,通过第一控制信号线提供第一控制信号并通过第二控制信号线提供第二控制信号,使得所述像素驱动电路进入驱动阶段。为了使得OLED不会在像素驱动电路的初始化阶段和补偿阶段发光,第一电源线的电源电压在初始化阶段和补偿阶段处于高电平。所述电源电压高于所述参考信的电压和所述驱动单元的阈值电压之和,且所述参考信号的电压高于所述复位信号和电压和所述驱动单元的阈值电压之和。
更具体地,结合图4所示的像素驱动电路,在应用图5所示的操作时序时,在像素驱动电路的初始化阶段,充电控制单元、复位单元和驱动单元导通,光控制单元和补偿单元断开,即驱动晶体管、第二晶体管、第五晶体管和第六晶体管导通,第三晶体管和第四晶体管断开。在像素驱动电路的补偿阶段,充电控制单元、发光控制单元和所述驱动单元导通,复位单元和补偿单元断开,即驱动晶体管、第二晶体管、第三晶体管和第五晶体管导通,第四晶体管和第六晶体管断开。在像素驱动电路的驱动阶段,驱动单元和补偿单元导通,充电控制单元、发光控制单元和复位单元均断开,即驱动晶体管、第三晶体管和第四晶体管导通,第二晶体管、第五晶体管和第六晶体管断开。
本公开还提供一种显示装置,包括上述的像素驱动电路,所述像素电路已在上述实施例中做了详细的说明,此处不再赘述。
应当注意的是,在以上的描述中,仅以示例的方式,示出了本公开的技术方案,但并不意味着本公开局限于上述步骤和结构。在可能的情形下,可以根据需要对步骤和结构进行调整和取舍。因此,某些步骤和单元并非实施本公开的总体发明思想所必需的元素。因此,本公开所必需的技术特征仅受限于能够实现本公开的总体发明思想的最低要求,而不受以上具体实例的限制。
至此已经结合优选实施例对本公开进行了描述。应该理解,本领域技术人员在不脱离本公开的精神和范围的情况下,可以进行各种其它的改变、替换和添加。因此,本公开的范围不局限于上述特定实施例,而应由所附权利要求所限定。
Claims (15)
1.一种像素驱动电路,用于对发光元件进行驱动,其特征在于,所述像素驱动电路包括:
扫描线(Scan),用于提供扫描信号(Vscan);电源线,包括第一电源线(ELVss)和第二电源线(ELVdd),用于给所述像素驱动电路供电;和数据线(Data),用于提供数据信号(Vdata);
参考信号线(Ref),用于提供参考信号(Vref);
第一控制信号线(S1),用于提供第一控制信号(Vs1);
第二控制信号线(S2),用于提供第二控制信号(Vs2);
第三控制信号线(S3),用于提供第三控制信号(Vs3);
复位信号线(Int),用于提供复位信号(Vint);
驱动单元(310),其输入端连接到发光控制单元的输出端,控制端连接到第一中间节点(N1),输出端连接到第二中间节点(N2),所述发光元件连接在所述第二中间节点和第一电源线(ELVSS)之间;
发光控制单元(330),其输入端连接到第二电源线(ELVdd),控制端连接到第一控制信号线(S1),输出端连接到所述驱动单元的输入端;
补偿单元(340),其输入端连接到所述第一中间节点(N1),控制端连接到第二控制信号线(S2),输出端连接到第三中间节点(N3);
存储单元(350),其第一端连接到所述第三中间节点(N3),第二端连接到所述第二中间节点(N2);
充电控制单元(320),其第一输入端与参考信号线(Ref)相连,第二输入端与数据线(Data)相连,控制端与扫描线(Scan)相连,第一输出端与所述第一中间节点(N1)相连,第二输出端与所述第三中间节点(N3)相连;
复位单元(360),其输入端与复位信号线(Int)相连,控制端与所述第三控制信号线(S3)相连,输出端与所述第二中间节点(N2)相连;
其中,在像素驱动电路的初始化阶段,
在扫描信号和第三控制信号的控制下,所述充电控制单元导通参考信号线(Ref)和所述第一中间节点(N1),并导通数据线(Data)和所述第三中间节点(N3),所述复位单元导通所述复位信号线(Int)和所述第二中间节点(N2),由此通过所述数据信号和所述复位信号对所述存储单元进行充电,并导通所述驱动单元;
在像素驱动电路的补偿阶段,
在扫描信号和第一控制信号的控制下,所述充电控制单元导通参考信号线(Ref)和所述第一中间节点(N1),并导通数据线(Data)和所述第三中间节点(N3),由此保持所述驱动单元的导通,所述驱动单元对所述第二中间节点(N2)进行充电,直至截止;
在像素驱动电路的驱动阶段,
在所述第一控制信号和第二控制信号的控制下,所述补偿单元导通所述第一中间节点(N1)和所述第三中间节点(N3),由此导通所述驱动单元,使得所述驱动单元向所述发光元件提供的驱动电流与其阈值电压无关。
2.根据权利要求1所述的像素驱动电路,其中,所述驱动单元(310)包括驱动晶体管(T1),所述驱动晶体管的栅极与所述第一中间节点(N1)相连,第一电极与所述发光控制单元相连,第二电极与所述第二中间节点(N2)相连,所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
3.根据权利要求1所述的像素驱动电路,其中,所述发光控制单元(330)包括第三晶体管(T3),所述第三晶体管的栅极连接到第一控制信号线(S1),第一电极连接到第二电源线(ELVdd),第二电极连接到所述驱动单元的输入端,所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
4.根据权利要求1所述的像素驱动电路,其中,所述补偿单元(340)包括第四晶体管,所述第四晶体管的栅极连接到第二控制信号线(S2),第一电极连接到所述第一中间节点(N1),第二电极连接到第三中间节点(N3),所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
5.根据权利要求1所述的像素驱动电路,其中,所述存储单元(350)包括存储电容器。
6.根据权利要求1所述的像素驱动电路,其中,所述充电控制单元(320)包括第二晶体管和第五晶体管,所述第二晶体管和所述第五晶体管的栅极均与所述扫描线(Scan)相连,第二晶体管的第一电极与参考信号线(Ref)相连,第二电极与所述第一中间节点(N1)相连,第五晶体管的第一电极与数据线(Data)相连,第二电极与所述第三中间节点(N3)相连;所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
7.根据权利要求1所述的像素驱动电路,其中,所述复位单元(360)包括第六晶体管,其栅极与所述第三控制信号线(S3)相连,第一电极与复位信号线(Int)相连,第二电极与所述第二中间节点(N2)相连;所述第一电极是源极和漏极中的一个电极,所述第二电极是源极和漏极中的另一个电极。
8.根据权利要求2所述的像素驱动电路,其中,所述驱动晶体管为P型薄膜晶体管或N型薄膜晶体管。
9.根据权利要求3所述的像素驱动电路,其中,所述第三晶体管为P型薄膜晶体管或N型薄膜晶体管。
10.根据权利要求4所述的像素驱动电路,其中,所述第四晶体管为P型薄膜晶体管或N型薄膜晶体管。
11.根据权利要求6所述的像素驱动电路,其中,所述第二晶体管和第五晶体管均为P型薄膜晶体管或N型薄膜晶体管。
12.根据权利要求7所述的像素驱动电路,其中,所述第六晶体管和第五晶体管为P型薄膜晶体管或N型薄膜晶体管。
13.根据权利要求1-12之一所述的像素驱动电路,其中,
在所述像素驱动电路的初始化阶段,通过扫描线提供扫描信号,通过数据线提供数据信号,通过第三控制信号线提供第三控制信号;
在所述像素驱动电路的补偿阶段,通过扫描线提供扫描信号,通过数据线提供数据信号,通过第一控制信号线提供第一控制信号;以及
在所述像素驱动电路的驱动阶段,通过第一控制信号线提供第一控制信号并通过第二控制信号线提供第二控制信号。
14.根据权利要求13所述的像素驱动电路,其中,所述第一电源线的电源电压在像素驱动电路的初始化阶段和补偿阶段处于高电平,所述电源电压高于所述参考信的电压和所述驱动单元的阈值电压之和,且所述参考信号的电压高于所述复位信号和电压和所述驱动单元的阈值电压之和。
15.一种显示装置,其特征在于,包括如权利要求1至14任一所述的像素驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420815082.0U CN204315211U (zh) | 2014-12-18 | 2014-12-18 | 像素驱动电路和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420815082.0U CN204315211U (zh) | 2014-12-18 | 2014-12-18 | 像素驱动电路和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204315211U true CN204315211U (zh) | 2015-05-06 |
Family
ID=53137514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420815082.0U Withdrawn - After Issue CN204315211U (zh) | 2014-12-18 | 2014-12-18 | 像素驱动电路和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204315211U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409047A (zh) * | 2014-12-18 | 2015-03-11 | 合肥鑫晟光电科技有限公司 | 像素驱动电路、像素驱动方法和显示装置 |
CN107204173A (zh) * | 2017-06-08 | 2017-09-26 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板 |
EP3214617A4 (en) * | 2016-01-04 | 2018-03-21 | BOE Technology Group Co., Ltd. | Pixel driving circuit, pixel driving method, and display device |
CN111243505A (zh) * | 2018-11-29 | 2020-06-05 | 昆山工研院新型平板显示技术中心有限公司 | 一种像素驱动电路和显示装置 |
-
2014
- 2014-12-18 CN CN201420815082.0U patent/CN204315211U/zh not_active Withdrawn - After Issue
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409047A (zh) * | 2014-12-18 | 2015-03-11 | 合肥鑫晟光电科技有限公司 | 像素驱动电路、像素驱动方法和显示装置 |
US9953571B2 (en) | 2014-12-18 | 2018-04-24 | Boe Technology Group Co., Ltd. | Pixel driving circuit, a pixel driving method for the same, and a display apparatus |
EP3214617A4 (en) * | 2016-01-04 | 2018-03-21 | BOE Technology Group Co., Ltd. | Pixel driving circuit, pixel driving method, and display device |
CN107204173A (zh) * | 2017-06-08 | 2017-09-26 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板 |
CN107204173B (zh) * | 2017-06-08 | 2019-06-28 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板 |
US10937367B2 (en) | 2017-06-08 | 2021-03-02 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method therefor, and display panel |
CN111243505A (zh) * | 2018-11-29 | 2020-06-05 | 昆山工研院新型平板显示技术中心有限公司 | 一种像素驱动电路和显示装置 |
CN111243505B (zh) * | 2018-11-29 | 2021-04-23 | 成都辰显光电有限公司 | 一种像素驱动电路和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104409047A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
US10297195B2 (en) | Pixel circuit and driving method thereof, array substrate, display panel and display device | |
CN103137067B (zh) | 有机发光二极管显示装置及其驱动方法 | |
CN104809989A (zh) | 一种像素电路、其驱动方法及相关装置 | |
WO2018145499A1 (zh) | 像素电路、显示面板、显示装置及驱动方法 | |
JP5183336B2 (ja) | 表示装置 | |
WO2016173124A1 (zh) | 像素电路、其驱动方法及相关装置 | |
WO2018188390A1 (zh) | 像素电路及其驱动方法、显示装置 | |
CN104036725B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
US20170229070A1 (en) | Pixel driving circuit and associated driving method, display panel and display apparatus | |
CN105489168A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
WO2016086626A1 (zh) | 一种像素驱动电路、像素驱动方法和显示装置 | |
CN113192460A (zh) | 一种显示面板和显示装置 | |
CN104715726A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
WO2016155183A1 (zh) | 像素电路、显示装置及其驱动方法 | |
WO2016086627A1 (zh) | 一种像素驱动电路、像素驱动方法和显示装置 | |
CN105096826A (zh) | 一种像素电路及其驱动方法、阵列基板、显示装置 | |
WO2016187991A1 (zh) | 像素电路、驱动方法、有机电致发光显示面板及显示装置 | |
CN104464641A (zh) | 像素电路及其驱动方法和有源矩阵有机发光显示装置 | |
CN105427807A (zh) | 像素电路及其驱动方法、显示面板以及显示器 | |
CN104464630A (zh) | 像素电路及其驱动方法和有源矩阵有机发光显示器 | |
CN104157241A (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN102411893A (zh) | 一种像素驱动电路 | |
US11610549B2 (en) | Pixel driving circuit and driving method therefor, display panel and display device | |
CN203858845U (zh) | 像素电路、有机发光显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20150506 Effective date of abandoning: 20170118 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |