KR20050052404A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20050052404A
KR20050052404A KR1020040098325A KR20040098325A KR20050052404A KR 20050052404 A KR20050052404 A KR 20050052404A KR 1020040098325 A KR1020040098325 A KR 1020040098325A KR 20040098325 A KR20040098325 A KR 20040098325A KR 20050052404 A KR20050052404 A KR 20050052404A
Authority
KR
South Korea
Prior art keywords
internal electrode
dielectric
dielectric layer
electrode layer
temperature
Prior art date
Application number
KR1020040098325A
Other languages
English (en)
Other versions
KR100651021B1 (ko
Inventor
미야우치마리
노구치가즈노리
히비다카코
사토아키라
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20050052404A publication Critical patent/KR20050052404A/ko
Application granted granted Critical
Publication of KR100651021B1 publication Critical patent/KR100651021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내부 전극층(3)과, 3.5㎛ 이하의 두께를 갖는 층간 유전체층(2)을 갖는 적층 세라믹 콘덴서(1)에 있어서, 상기 층간 유전체층(2)은, 상기 내부 전극층과 접하고 있는 접촉 유전체 입자(2a)와, 상기 내부 전극층과 접하고 있지 않은 비접촉 유전체 입자(2b)로 구성되어 있고, 이 접촉 유전체 입자(2a)의 평균 입경을 D50e로 하고, 이 비접촉 유전체 입자자(2b)의 평균 입경을 D50d로 하였을 때, D50e < 0.450㎛, 또한 (D50e/D50d)=1.20∼3.00(단, 1.20 및 3.00을 제외한다)을 만족하는, 적층 세라믹 콘덴서(1)이다. 이 발명에 의하면, 층간 유전체층(2)을 박층화한 경우에도, 85℃에서의 바이어스 특성의 향상을 기대할 수 있는 적층 세라믹 콘덴서(1)를 제공할 수 있다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CONDENSER}
본 발명은, 적층 세라믹 콘덴서에 관한 것이다.
최근, 적층 세라믹 콘덴서는, 소형 대용량화를 실현하기 위해서, 대향하는 내부 전극층간의 유전체층(층간 유전체층)의 박층화가 진행되고, 이 층간 유전체층을 구성하는 유전체 입자의 수는 적어지고 있으며, 입자 구조의 제어가 콘덴서의 특성에 크게 영향을 주도록 되어져 오고 있다.
예를 들면 특허 문헌 1에서는, 유전체층과 내부 전극층으로 이루어지는 적층 세라믹 콘덴서에서, 층간 유전체층의 구조를 제어하여, 전기 특성을 악화시키지 않고 고유전율화를 실현할 수 있는 기술이 제안되어 있다. 이 기술에서는, 층간 유전체층은, 다수의 유전체 입자를 포함하고, 이 다수의 유전체 입자는, 내부 전극층과 접하고 있는 접촉 유전체 입자와, 내부 전극층과 접하고 있지 않은 비접촉 유전체 입자로 구성되어 있으며, 접촉 유전체 입자의 평균 입경 D50e은, 비접촉 유전체 입자의 평균 입경 D50d과 비교하여 크고, 바람직하게는 (D50e/D50d)=1.05∼1.20을 만족하는 구조를 채택하는 것으로 하고 있다. 또한, 특허 문헌 1에서는, 입자 성장을 촉진시키는 첨가 성분을 첨가한 내부 전극층용 페이스트를 이용하는 취지가 나타나 있지만, 첨가 성분의 조성은, 유전체 입자의 조성과는 다른 것이다.
특허 문헌 1에 기재된 기술에서는, 층간 유전체층을 예를 들면 3.5㎛ 이하로 박층화한 경우에, 얻어지는 콘덴서의 특성(85℃에서의 바이어스 특성)이 떨어지는 경향이 있었다.
특허 문헌 1 일본국 특개 2003-124049호 공보
본 발명의 목적은, 층간 유전체층을 박층화한 경우에도, 85℃에서의 바이어스 특성의 향상을 기대할 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에 의하면,
내부 전극층과, 3.5㎛ 이하의 두께를 갖는 유전체층을 갖는 적층 세라믹 콘덴서에 있어서,
상기 유전체층은, 상기 내부 전극층과 접하고 있는 접촉 유전체 입자와, 상기 내부 전극층과 접하고 있지 않은 비접촉 유전체 입자로 구성되어 있고,
이 접촉 유전체 입자의 평균 입경을 D50e로 하고, 이 비접촉 유전체 입자의 평균 입경을 D50d로 하였을 때, D50e<0.450㎛, 또한 (D50e/D50d)=1.20∼3.00(단, 1.20 및 3.00을 제외한다)을 만족하는 것을 특징으로 하는 적층 세라믹 콘덴서가 제공된다.
본 발명에 관한 적층 세라믹 콘덴서는, 예를 들면 다음에 나타내는 방법에 의해 제조할 수 있다. 단, 본 발명의 적층 세라믹 콘덴서의 제조 방법은, 하기 방법에 한정되는 것은 아니다.
그 방법은, 유전체 원료를 포함하는 유전체층용 페이스트와, 상기 유전체 원료와 동일 조성으로 0.01∼0.2㎛의 평균 입경과 7.5 이상의 pH를 갖는 첨가용 유전체 원료의 주성분을 포함하는 내부 전극층용 페이스트를 이용하여 얻어진 적층체를 소성하는 공정을 갖는다.
소성 공정은, 분위기 온도를, 소성 유지 온도(T2)를 향하여 상승시키고, 이 T2를 소정 시간, 유지시킨 후, 하강시키는 공정이면 되고, 승온, T2 유지, 강온의 각 공정에 대한 상세한 것은 특별히 한정되지 않는다.
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
본 실시 형태에서는, 내부 전극층과 유전체층을 갖는 적층 세라믹 콘덴서로서, 내부 전극층과 유전체층이 교대로 다수 적층되어 있는 적층 세라믹 콘덴서를 예시하여 설명한다.
적층 세라믹 콘덴서
도 1에 도시하는 바와 같이, 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서(1)는, 층간 유전체층(2)과 내부 전극층(3)이 교대로 적층된 구성의 콘덴서 소자 본체(10)를 갖는다.
이 콘덴서 소자 본체(10)의 양측 단부에는, 소자 본체(10)의 내부에서 교대로 배치된 내부 전극층(3)과 각각 도통하는 한쌍의 외부 전극(4)이 형성되어 있다.
내부 전극층(3)은, 각 측단면이 콘덴서 소자 본체(10)의 대향하는 2단부의 표면에 교대로 노출되도록 적층되어 있다. 한쌍의 외부 전극(4)은, 콘덴서 소자 본체(10)의 양단부에 형성되어, 교대로 배치된 내부 전극층(3)의 노출 단면에 접속되고, 콘덴서 회로를 구성한다.
콘덴서 소자 본체(10)의 형상에 특별히 제한은 없지만, 통상, 직육면체 형상이 된다. 또, 그 치수에도 특별히 제한은 없고, 용도에 따라서 적당한 치수로 하면 되지만, 통상, 세로 (0.6∼5.6㎜) ×가로 (0.3∼5.0㎜) ×높이 (0.3∼1.9㎜) 정도이다.
콘덴서 소자 본체(10)에서, 내부 전극층(3) 및 층간 유전체층(2)의 적층 방향의 양 외측 단부에는, 외측 유전체층(20)이 배치되어 있고, 소자 본체(10)의 내부를 보호하고 있다.
층간 유전체층 및 외측 유전체층
층간 유전체층(2) 및 외측 유전체층(20)의 조성은, 본 발명에서는 특별히 한정되지 않지만, 예를 들면 이하의 유전체 자기 조성물로 구성된다.
본 실시 형태의 유전체 자기 조성물은, 예를 들면 티탄산 바륨을 주성분으로서 갖는 유전체 자기 조성물이다.
유전체 자기 조성물 중에 주성분과 함께 포함되는 부성분으로서는, Mn, Cr, Si, Ca, Ba, Mg, V, W, Ta, Nb, R(R은 Y, 희토류 원소의 1종 이상) 및 Si의 산화물 및 소성에 의해 산화물이 되는 화합물을 1종류 이상 함유하는 것이 예시된다. 부성분을 첨가함으로써, 환원 분위기 소성에서도 콘덴서로서의 특성을 얻을 수 있다. 또한, 불순물로서, C, F, Li, Na, K, P, S, Cl 등의 미량 성분이 0.1중량% 이하 정도, 함유되어도 된다. 단, 본 발명에서는, 층간 유전체층(2) 및 외측 유전체층(20)의 조성은, 상기에 한정되는 것이 아니다.
본 실시 형태에서는, 층간 유전체층(2) 및 외측 유전체층(20)으로서, 이하의 조성의 것을 이용하는 것이 바람직하다. 그 조성은, 주성분으로서 티탄산 바륨을 함유하고, 부성분으로서 산화 마그네슘과 희토류 원소의 산화물을 함유하며, 또한 다른 부성분으로서 산화 바륨 및 산화 칼슘으로부터 선택되는 적어도 1종과, 산화 규소, 산화 망간, 산화 바나듐 및 산화 몰리브덴으로부터 선택되는 적어도 1종을 함유하는 것이다. 그리고, 티탄산 바륨을 BaTiO3으로, 산화 마그네슘을 MgO으로, 희토류 원소의 산화물을 R2O3으로, 산화 바륨을 BaO으로, 산화 칼슘을 CaO으로, 산화 규소를 SiO2으로, 산화 망간을 MnO으로, 산화 바나듐을 V2O5으로, 산화 몰리브덴을 MoO3로 각각 환산하였을 때, BaTiO3 100몰에 대한 비율이 MgO : 0.1∼3몰, R2 O3 : 0몰 초과 5몰 이하, BaO+CaO : 2∼12몰, SiO2 : 2∼12몰, MnO: 0몰 초과 0.5몰 이하, V2O5 : 0∼0.3몰, MoO3 : 0∼0.3몰이다.
층간 유전체층(2)의 두께는, 바람직하게는 3.5㎛ 이하, 보다 바람직하게는 2.5㎛ 이하로 박층화되어 있다. 본 실시 형태에서는, 이와 같이 층간 유전체층(2)의 두께를 박층화하였을 때에도, 콘덴서(1)의 85℃에서의 바이어스 특성이 개선되어 있다.
또한, 층간 유전체층(2)의 적층수는, 목적이나 용도에 따라서 적당히 결정하면 되지만, 통상은 50층 이상으로 다층화되는 경우가 많다.
도 2에 도시하는 바와 같이, 층간 유전체층(2)은, 내부 전극층(3)과 접하고 있는 유전체 입자(접촉 유전체 입자)(2a)와, 내부 전극층과 접하고 있지 않은 유전체 입자(비접촉 유전체 입자)(2b)와, 입계상(2c)을 적어도 갖는다. 접촉 유전체 입자(2a)는, 이 접촉 유전체 입자(2a)를 포함하는 층간 유전체층(2)을 사이에 끼우고 있는 한쌍의 내부 전극층(3) 중의 한쪽에 대해서 접촉하고 있고, 양쪽에 대해서는 접촉하고 있지 않다. 여기에서, 접촉 유전체 입자(2a)의 평균 입경을 D50e로 하고, 비접촉 유전체 입자(2b)의 평균 입경을 D50d로 한다. 이 때, 본 실시 형태에서는, D50e와 D50d의 비(D50e/D50d)가, 1.20∼3.00(단, 1.20 및 3.00을 제외한다)을 만족한다. 바람직하게는 1.30∼2.50, 보다 바람직하게는 1.30∼2.32를 만족한다. (D50e/D50d)의 값이 너무 작으면, 층간 유전체층(2)을 박층화한 경우에 충분한, 85℃ 에서의 바이어스 특성의 향상 효과를 얻을 수 없고, 너무 크면 초기 절연 저항(IR)의 불량율이 증대하는 등의 문제를 발생한다.
D50e는, 0.450㎛미만, 바람직하게는 0.300㎛ 이하이다. D50e와 D50d의 비(D50e/D50d)가 적정 범위에 있어도 D50e가 너무 크면, 85℃에서의 바이어스 특성의 향상 효과가 악화한다. 그 한편으로, D50e가 너무 작으면, (D50e/D50d)의 값을 적정 범위로 하는 것이 곤란해지기 때문에, D50e의 하한은, 바람직하게는 0.150㎛이다.
D50d는, 바람직하게는 0.050∼0.300㎛, 보다 바람직하게는 0.100∼0.200㎛이다. D50d가 너무 크면, 유전체층의 박층화에 있어서, 절연 저항 불량율이 높아지는 등의 문제가 발생하는 경우가 있다. D50d가 너무 작으면, 콘덴서로서 충분한 정전 용량을 얻을 수 없다.
D50e 및 D50d는, 이하와 같이 정의된다. 「D50e」란, 유전체 적층 방향으로 절단하여, 도 2에 도시하는 단면에서 내부 전극과 접점이 있는 유전체 입자(2a)의 300개 이상의 평균 면적을 측정하여, 원에 상당하는 지름으로서 직경을 산출하여 1.5배한 값이다. 「D50d」란, 도 2에 도시하는 단면에서 내부 전극과 접점이 없는 유전체 입자(2b)의 300개 이상의 평균 면적을 측정하여, 원에 상당하는 지름으로서 직경을 산출하여 1.5배한 값이다.
또한, 여기에서의 D50e 및 D50d는, 내부 전극층(3)의 사이에 끼워진 층간 유전체층(2)(정전 용량에 기여하는 부분)에서의 접촉 유전체 입자(2a) 및 비접촉 유전체 입자(2b)의 평균 입경을 의미한다.
입계상(2c)은, 통상, 유전체 재료 혹은 내부 전극 재료를 구성하는 재질의 산화물이나, 별도로 첨가된 재질의 산화물, 또한 공정 중에 불순물로서 혼입되는 재질의 산화물을 성분으로 하고 있다.
내부 전극층
도 1에 도시하는 내부 전극층(3)은, 실질적으로 전극으로서 작용하는 비금속(卑金屬)의 도전재로 구성된다. 도전재로서 이용하는 비금속으로서는, Ni 또는 Ni 합금이 바람직하다. Ni 합금으로서는, Mn, Cr, Co, Al, Ru, Rh, Ta, Re, Os, Ir, Pt 및 W 등으로부터 선택되는 1종 이상과 Ni의 합금이 바람직하고, 합금 중의 Ni 함유량은 95중량% 이상인 것이 바람직하다. 또한, Ni 또는 Ni 합금 중에는, P, C, Nb, Fe, Cl, B, Li, Na, K, F, S 등의 각종 미량 성분이 0.1중량% 이하 정도 포함되어 있어도 된다.
본 실시 형태에서는, 내부 전극층(3)의 두께는, 바람직하게는 2.0㎛ 이하, 보다 바람직하게는 1.2㎛ 이하로 박층화되어 있다.
외부 전극
도 1에 도시하는 외부 전극(4)으로서는, 통상 Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir 등의 적어도 1종 또는 그것들의 합금을 이용할 수 있다. 통상은, Cu, Cu 합금, Ni 또는 Ni 합금 등이나, Ag, Ag-Pd 합금, In-Ga 합금 등이 사용된다. 외부 전극(4)의 두께는 용도에 따라서 적당히 결정되면 되지만, 통상 10∼200㎛ 정도인 것이 바람직하다.
적층 세라믹 콘덴서의 제조 방법
다음에, 본 실시 형태에 관한 적층 세라믹 콘덴서(1)의 제조 방법의 일례를 설명한다.
(1) 우선, 소성 후에 도 1에 도시하는 층간 유전체층(2) 및 외측 유전체층(20)을 구성하게 되는 유전체층용 페이스트와, 소성 후에 도 1에 도시하는 내부 전극층(3)을 구성하게 되는 내부 전극층용 페이스트를 준비한다.
유전체층용 페이스트
유전체층용 페이스트는, 유전체 원료와 유기 비히클을 혼련하여 조제한다.
유전체 원료로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들면 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적당히 선택되어, 혼합하여 이용할 수 있다. 유전체 원료는, 통상, 평균 입자 직경이 0.4㎛ 이하, 바람직하게는 0.1∼3.0㎛ 정도의 분말체로서 이용된다.
유기 비히클은, 바인더 및 용제를 함유하는 것이다. 바인더로서는, 예를 들면 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더를 이용할 수 있다. 용제도, 특별히 한정되는 것이 아니라, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔, 크실렌, 에탄올 등의 유기 용제가 이용된다.
유전체층용 페이스트는, 유전체 원료와, 물 속에 수용성 바인더를 용해시킨 비히클을 혼련하여 형성할 수도 있다. 수용성 바인더는, 특별히 한정되는 것이 아니라, 폴리비닐알코올, 메틸셀룰로오스, 하이드록시에틸셀룰로오스, 수용성 아크릴 수지, 에멀션 등이 이용된다.
유전체층용 페이스트 중의 각 성분의 함유량은, 특별히 한정되는 것이 아니라, 예를 들면, 약 1∼약 50중량%의 용제를 포함하도록, 유전체층용 페이스트를 조제할 수 있다.
유전체층용 페이스트 중에는, 필요에 따라서, 각종 분산제, 가소제, 유전체, 부성분 화합물, 유리 프릿, 절연체 등으로부터 선택되는 첨가물이 함유되어 있어도 된다. 유전체층용 페이스트 중에, 이들의 첨가물을 첨가하는 경우에는, 총 함유량을, 약 10중량% 이하로 하는 것이 바람직하다.
내부 전극층용 페이스트
본 실시 형태에서는, 내부 전극층용 페이스트는, 도전재와, 첨가용 유전체 원료의 주성분과, 유기 비히클을 혼련하여 조제한다.
도전재로서는, Ni나 Ni 합금, 또한 이들의 혼합물을 이용한다. 이와 같은 도전재는, 구형상, 비늘조각형상 등, 그 형상에 특별히 제한은 없고, 또, 이들의 형상의 것이 혼합된 것이어도 된다. 또, 도전재의 입자 직경은, 통상, 구형상의 경우, 평균 입자 직경이 0.5㎛ 이하, 바람직하게는 0.01∼0.4㎛ 정도의 것을 이용하는 것으로 한다. 보다 고도의 박층화를 실현할 수 있도록 하기 위해서이다. 도전재는, 내부 전극층용 페이스트 중에, 바람직하게는 35∼60중량% 포함된다.
첨가용 유전체 원료의 주성분은, 소성 과정에서 내부 전극(도전재)의 소결을 억제하는 작용을 이룬다. 이 첨가용 유전체 원료의 주성분은, 상기 유전체층용 페이스트에 포함되는 유전체 원료와 동일 조성을 갖는 것이 바람직하다. 동일 조성으로 함으로써, 내부 전극층으로부터 유전체층으로의 확산에 의한 유전체층의 조성을 변화시키지 않는다. 이 첨가용 유전체 원료의 주성분은, 특정 범위의 pH를 갖는 것이 바람직하다. 특정한 pH를 갖는 유전체 원료를 첨가용으로서 이용함으로써, D50e/D50d의 비가 커져서, 최종적으로 얻어지는 콘덴서(1)의 85℃에서의 바이어스 특성을 향상시킬 수 있는 것이 본 발명자들에 의해 발견되었다. 첨가용 유전체 원료의 주성분(특히 유전체 원료에 포함되는 주성분 원료)의 pH는, 바람직하게는 7.5 이상, 보다 바람직하게는 8∼11이다. pH가 너무 낮으면 85℃에서의 바이어스 특성의 향상 효과를 도모할 수 없다. 또, 첨가용 유전체 원료의 주성분의 평균 입경은, 유전체층용 페이스트에 포함되는 유전체 원료의 입경과 동일해도 되지만, 보다 작은 것이 바람직하고, 보다 바람직하게는 0.01∼0.2㎛, 특히 바람직하게는 0.01∼0.15㎛이다. 첨가용 유전체 원료의 주성분은, 내부 전극층용 페이스트 중에, 도전재에 대해서, 바람직하게는 5∼30중량%, 보다 바람직하게는 10∼20중량%로 포함된다. 첨가용 유전체 원료의 주성분이 너무 작으면 도전재의 소결 억제 효과가 저하하고, 너무 많으면 내부 전극의 연속성이 저하한다. 즉 첨가용 유전체 원료의 주성분이 너무 적어도 너무 많아도, 모두 콘덴서로서의 충분한 정전 용량을 확보할 수 없는 등 문제를 발생할 수 있다.
유기 비히클은, 바인더 및 용제를 함유하는 것이다.
바인더로서는, 예를 들면 에틸셀룰로오스, 아크릴 수지, 폴리비닐부티랄, 폴리비닐아세탈, 폴리비닐알코올, 폴리올레핀, 폴리우레탄, 폴리스티렌, 또는, 이들의 공중합체 등이 예시된다. 바인더는, 내부 전극층용 페이스트 중에, 도전재와 첨가용 유전체 원료의 주성분의 혼합 분말에 대해서, 바람직하게는 1∼5중량% 포함된다. 바인더가 너무 적으면 강도가 저하하는 경향이 있고, 너무 많으면 , 소성 전의 전극 패턴의 금속 충전 밀도가 저하하며, 소성 후에, 내부 전극층(3)의 평활성을 유지하는 것이 곤란해지는 경우가 있다.
용제로서는, 예를 들면 테르피네올, 디히드로테르피네올, 부틸카르비톨, 케로신 등 공지의 것은 모두 사용 가능하다. 용제 함유량은, 페이스트 전체에 대해서, 바람직하게는 20∼50중량% 정도로 한다.
내부 전극층용 페이스트에는, 가소제가 포함되고 있어도 된다. 가소제로서는, 프탈산 벤질부틸(BBP) 등의 프탈산 에스테르, 아디핀산, 인산 에스테르, 글리콜류 등이 예시된다.
(2) 다음에, 유전체층용 페이스트와 내부 전극층용 페이스트를 이용하여, 그린칩을 제작한다. 인쇄법을 이용하는 경우에는, 유전체층용 페이스트 및 소정 패턴의 내부 전극층용 페이스트를 캐리어 시트 상에 적층 인쇄하여, 소정 형상으로 절단한 후, 캐리어 시트로부터 박리하여 그린칩으로 한다. 시트법을 이용하는 경우에는, 유전체층용 페이스트를 캐리어 시트 상에 소정 두께로 형성하여 얻어진 그린시트를 형성하고, 이 위에 내부 전극층용 페이스트를 소정 패턴으로 인쇄한 후, 이들을 적층하여 그린칩으로 한다.
(3) 다음에, 얻어진 그린칩을 탈바인더한다. 탈바인더는, 분위기 온도(T0)를, 예를 들면 도 3에 도시하는 바와 같이, 예를 들면 실온(25℃)으로부터 탈바인더 유지 온도(T1)를 향해서 소정의 승온 속도로 상승시켜서, 이 T1을 소정 시간, 유지시킨 후, 소정의 강온 속도로 하강시키는 공정이다.
본 실시 형태에서는, 승온 속도는, 바람직하게는 5∼300℃/시간, 보다 바람직하게는 10∼100℃/시간이다.
탈바인더 유지 온도(T1)는, 바람직하게는 200∼400℃, 보다 바람직하게는 220∼380℃이고, 이 T1의 유지 시간은, 바람직하게는 0.5∼24시간, 보다 바람직하게는 2∼20시간이다.
강온 속도는, 바람직하게는 5∼300℃/시간, 보다 바람직하게는 10∼100℃/시간이다.
탈바인더의 처리 분위기는, 바람직하게는 공기 또는 환원 분위기이다. 환원 분위기에서의 분위기 가스로서는, 예를들면 N2와 H2의 혼합 가스를 가습하여 이용하는 것이 바람직하다. 처리 분위기 중의 산소 분압은, 바람직하게는 10-45∼105㎩이다. 산소 분압이 너무 낮으면 탈바인더 효과가 저하하고, 너무 높으면 내부 전극층이 산화하는 경향이 있다.
(4) 다음에, 그린칩을 소성한다. 소성은, 분위기 온도(T0)를, 예를 들면 도 3에 도시하는 바와 같이, 예를 들면 실온(25℃)으로부터 소성 유지 온도(T2)를 향해서 소정의 승온 속도로 상승시켜서, 이 T2를 소정 시간, 유지시킨 후, 소정의 강온 속도로 분위기 온도를 하강시키는 공정이다(도 3의 실선 부분 참조).
본 실시 형태에서는, 승온 속도는, 바람직하게는 50∼500℃/시간, 보다 바람직하게는 100∼300℃/시간이다.
소성 유지 온도(T2)는, 바람직하게는 1100∼1300℃, 보다 바람직하게는 1150∼1250℃이고, 이 T2의 유지 시간은, 바람직하게는 0.5∼8시간, 보다 바람직하게는 1∼3시간이다. T2가 너무 낮으면, 이 T2의 유지 시간을 길게 해도 치밀화가 불충분해지고, 너무 높으면, 내부 전극층의 이상 소결에 의한 전극의 끊어짐이나, 내부 전극층을 구성하는 도전재의 확산에 의한 용량 온도 특성의 악화, 유전체층을 구성하는 유전체 자기 조성물의 환원이 발생하기 쉽게 된다.
강온 속도는, 바람직하게는 50∼500℃/시간, 보다 바람직하게는 150∼300℃/시간이다.
소성의 처리 분위기는, 바람직하게는 환원 분위기이다. 환원 분위기에서의 분위기 가스로서는, 예를 들면 N2와 H2의 혼합 가스를 가습하여 이용하는 것이 바람직하다. 특히, 소성시에는, 탈바인더시의 유지 온도(T1)까지 N2 가스 혹은 가습한 N2 가스 분위기 하에서 승온한 후, 분위기를 변경하여 더욱 승온을 계속하는 것이 바람직하고, 어닐링시의 유지 온도(T3)까지 냉각한 후에는, 다시 N2 가스 혹은 가습한 N2 가스 분위기로 변경하여 냉각을 계속하는 것이 바람직하다.
소성 분위기 중의 산소 분압은, 바람직하게는 6 ×10-9∼10-4㎩이다. 산소 분압이 너무 낮으면 내부 전극층의 도전재가 이상 소결을 일으켜서, 끊어져 버리는 경우가 있고, 너무 높으면 내부 전극층이 산화하는 경향이 있다.
본 실시 형태에서는, 도 3의 파선으로 나타내는 바와 같이, 소성 유지 온도(T2)에 도달 전의 소정 온도(T4)에서 소정 시간, 유지시킨 후, T2까지 분위기 온도(T0)를 승온시켜도 된다. 이와 같이 T2 도달 전의 T4에서 소정 시간 유지함으로써, D50e/D50d의 값을 크게 하는 효과(85℃에서의 바이어스 특성의 개선)와, pH가 8미만인 첨가용 유전체 원료의 주성분을 이용한 경우에도 소망의 구조가 얻어지는 효과를 얻을 수 있다. pH가 8이상의 첨가용 유전체 원료의 주성분을 이용한 경우에도 이와 같은 처리를 행하면, 보다 한층 소망의 구조로 조정하기 쉽고, 그 결과, 85℃에서의 바이어스 특성이 보다 한층 개선된다. 즉, T2 도달 전의 T4에서 소정 시간 유지함으로, 소망의 구조를 얻을 수 있고, 그 결과, 얻어지는 적층 세라믹 콘덴서(1)의 85℃에서의 바이어스 특성을 향상시킬 수 있다.
이 경우의 T4는, 바람직하게는 400∼1050℃, 보다 바람직하게는 600∼1000℃이다. 이 T4의 유지 시간은, 바람직하게는 0.5∼10시간, 보다 바람직하게는 1∼2시간이다.
(5) 다음에, 그린칩을 환원 분위기에서 소성한 경우에는, 이것에 계속해서 열처리(어닐링)를 행하는 것이 바람직하다. 어닐링은, 유전체층을 재산화하기 위한 처리이고, 이것에 의해, 최종물인 콘덴서의 특성이 얻어진다.
어닐링은, 분위기 온도(T0)를, 예를 들면 도 3에 도시하는 바와 같이, 예를 들면 실온(25℃)으로부터 어닐링 유지 온도(T3)를 향해서 소정의 승온 속도로 상승시켜서, 이 T3을 소정 시간, 유지시킨 후, 소정의 강온 속도로 분위기 온도(T0)를 하강시키는 공정이다.
본 실시 형태에서는, 승온 속도는, 바람직하게는 100∼300℃/시간, 보다 바람직하게는 150∼250℃/시간이다.
어닐링 유지 온도(T3)는, 바람직하게는 800∼1100℃, 보다 바람직하게는 900∼1100이고, 이 T3의 유지 시간은, 바람직하게는 0∼20시간, 보다 바람직하게는 2∼10시간이다. T3이 너무 낮으면, 유전체층(2)의 산화가 불충분해지기 때문에, IR이 낮고, 또 IR 수명이 짧아지기 쉽다. T3이 너무 높으면, 내부 전극층(3)이 산화하여 용량이 저하할 뿐만 아니고, 내부 전극층(3)이 유전체 소지(素地)와 반응해 버려서, 용량 온도 특성의 악화, IR의 저하, IR 수명의 저하가 발생하기 쉽게 된다.
강온 속도는, 바람직하게는 50∼500℃/시간, 보다 바람직하게는 100∼300℃/시간이다.
어닐링의 처리 분위기는, 바람직하게는 중성 분위기이다. 중성 분위기에서의 분위기 가스로서는, 예를 들면, 가습한 N2 가스를 이용하는 것이 바람직하다. 어닐링시에는, N2 가스 분위기 하에서 유지 온도(T3)까지 승온한 후, 분위기를 변경해도 되고, 어닐링의 전과정을 가습한 N2 가스 분위기로 해도 된다. 어닐링 분위기 중의 산소 분압은, 바람직하게는 2 ×10-4∼1㎩이다. 산소 분압이 너무 낮으면 유전체층(2)의 재산화가 곤란하고, 너무 높으면 내부 전극층(3)이 산화하는 경향이 있다.
본 실시 형태에서는, 어닐링은, 승온 과정과 강온 과정만으로 구성해도 된다. 즉, 온도 유지 시간을 0으로 해도 된다. 이 경우, 유지 온도(T3)는 최고 온도와 동일하다.
상기한 탈바인더 처리, 소성 및 어닐링에서, N2 가스나 혼합 가스 등을 가습하기 위해서는, 예를 들면 웨터 등을 사용하면 된다. 이 경우, 수온은 0∼75℃ 정도가 바람직하다.
이상의 각 처리에 의해, 소결체로 구성되는 콘덴서 소자 본체(10)가 형성된다.
(6) 다음에, 얻어진 콘덴서 소자 본체(10)에 외부 전극(4)을 형성한다. 외부 전극(4)의 형성은, 상기 소결체로 구성되는 콘덴서 소자 본체(10)의 단면을, 예를 들면 배럴 연마나 샌드블라스트 등에 의해 연마한 후, 그 양단면에, 통상 Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir 등의 적어도 1종 또는 그것들의 합금을 포함하는 외부 전극용 페이스트를 용접하거나, 혹은 In-Ga 합금을 도포하는 등, 공지의 방법으로 형성할 수 있다. 필요에 따라서, 외부 전극(4)의 표면에, 도금 등에 의해 피복층을 형성해도 된다.
이상, 본 발명의 실시 형태에 대해서 설명해 왔지만, 본 발명은 이러한 실시 형태에 하등 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않은 범위 내에서 다양한 양태로 실시할 수 있는 것은 물론이다.
예를 들면, 상술한 실시 형태에서는, 탈바인더 처리, 소성 및 어닐링은, 각각 독립하여 행하고 있지만, 본 발명에서는 이것에 한정되지 않고, 적어도 2개의 공정을 연속하여 행해도 된다. 연속하여 행하는 경우, 탈바인더 처리 후, 냉각하지 않고 분위기를 변경하여, 계속해서 소성시의 유지 온도(T2)까지 승온하여 소성을 행하고, 이어서 냉각하여, 어닐링의 유지 온도(T3)에 도달하였을 때에 분위기를 변경하여 어닐링을 행하는 것이 바람직하다.
이하, 본 발명을 더욱 상세한 실시예에 기초하여 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다.
유전체층용 페이스트의 제작
우선, 유전체 원료와, 바인더로서의 PVB(폴리비닐부티랄) 수지와, 가소제로서의 DOP(프탈산 디옥틸)와, 용매로서의 에탄올을 준비하였다. 유전체 원료는, 주성분 원료로서의 평균 입경이 약 0.2㎛인 BaTiO3에 대해서, 부성분 원료로서의, MnCO3 : 0.2몰%, MgO : 0.5몰%, V2O5 : 0.3몰%, Y2O3 : 2몰%, CaCO3 : 3몰%, BaCO3 : 3몰%, SiO2 : 3몰%를, 볼밀로 16시간 습식 혼합하여, 건조하여 제조하였다.
다음에, 유전체 원료에 대해서, 10중량%의 바인더와, 5중량%의 가소제와, 150중량%의 용매를 각각 칭량하여, 볼밀로 혼련하고, 슬러리화하여 유전체층용 페이스트를 얻었다.
내부 전극층용 페이스트의 제작
도전재로서의 평균 입경이 0.2㎛인 Ni 입자와, 상기 유전체층용 페이스트에 포함되는 유전체 원료와 동일 조성으로 표 1에 나타내는 평균 입경과 pH를 갖는 첨가용 유전체 원료의 주성분과, 바인더로서의 에틸셀룰로오스 수지와, 용매로서의 테르피네올을 준비하였다. 표 1에서의 첨가용 유전체 원료의 주성분의 평균 입경과 pH는, 모두 이 유전체 원료의 제조에 이용한 주성분 원료로서의 BaTiO3의 값(평균 입경 0.025∼0.3㎛, pH 7.5∼11)이다. 또한, 표 1에서의 pH의 값은, 원료 분말의 BaTiO3 : 30g을 이온 교환수 : 100㎖에 첨가하여, 이것을 초음파 분산에 의해 5분 교반하여, 100시간 방치 후의 윗쪽에 떠 있는 부분을 pH 미터로 측정한 값이다.
다음에, 도전재에 대해서 20중량%의 첨가용 유전체 원료의 주성분을 첨가하였다. 도전재 및 첨가용 유전체 원료의 주성분의 혼합 분말에 대해서, 5중량%의 바인더와, 35중량%의 용매를 칭량하여 첨가하여, 볼밀로 혼련하고, 슬러리화하여 내부 전극층용 페이스트를 얻었다.
적층 세라믹 칩 콘덴서 시료의 제작
얻어진 유전체층용 페이스트 및 내부 전극층용 페이스트를 이용하여, 이하와 같이 하여, 도 1에 도시하는 적층 세라믹 칩 콘덴서(1)를 제조하였다.
우선, PET 필름 상에 유전체층용 페이스트를 닥터 블레이드법에 의해서, 소정 두께로 도포하여, 건조함으로써, 두께가 1.5㎛인 세라믹 그린시트를 형성하였다. 본 실시예에서는, 이 세라믹 그린시트를 제1 그린시트로 하여, 이것을 다수장 준비하였다.
얻어진 제1 그린시트의 위에, 내부 전극층용 페이스트를 스크린 인쇄법에 의해서 소정 패턴으로 형성하고, 두께 1.5㎛의 전극 패턴을 갖는 세라믹 그린시트를 얻었다. 본 실시예에서는, 이 세라믹 그린시트를 제2 그린시트로 하여, 이것을 다수장 준비하였다.
제1 그린시트를 두께가 300㎛가 될 때까지 적층하여 그린시트군을 형성하였다. 이 그린시트군의 위에, 제2 그린시트를 5장 적층하고, 이 위에 또한, 상기와 동일한 그린시트군을 적층, 형성하여, 온도 80℃ 및 압력 1톤/㎠의 조건으로 가열·가압하여 그린 적층체를 얻었다.
다음에, 얻어진 적층체를 세로 3.2㎜ ×가로 1.6㎜ ×높이 1.0㎜의 사이즈로 절단한 후, 탈바인더 처리, 소성 및 어닐링을 하기의 조건으로 행하여, 소결체를 얻었다. 탈바인더 처리, 소성 및 어닐링의 각 온도 변화를 나타내는 그래프를 도 3에 도시한다.
탈바인더는, 승온 속도 : 30℃/시간, 유지 온도(T1) : 250℃, 유지 시간 : 8시간, 강온 속도 : 200℃/시간, 처리 분위기: 공기 분위기의 조건으로 행하였다.
소성은, 승온 속도 : 200℃/시간, 유지 온도(T2) : 1240℃, 유지 시간: 2시간, 강온 속도 : 200℃/시간, 처리 분위기 : 환원 분위기(산소 분압 : 10-6㎩에 N2와 H2의 혼합 가스를 수증기에 통과시켜서 조정하였다)의 조건으로 행하였다.
어닐링은, 승온 속도 : 200℃/시간, 유지 온도(T3) : 1050℃, 유지 시간 : 2시간, 강온 속도 : 200℃/시간, 처리 분위기 : 중성 분위기(산소 분압: 0.1㎩에 N2 가스를 수증기에 통과시켜서 조정하였다)의 조건으로 행하였다.
또한, 시료 3-1, 5, 6, 10, 13에 대해서는, 도 3의 파선으로 나타내는 바와 같이, 유지 온도(T2)(본 실시예에서는 1220∼1300℃)에 도달 전의 온도(T4)(본 실시예에서는 800∼1000℃)로 소정 시간(본 실시예에서는 1∼2시간), 유지시킨 후, T2까지 분위기 온도를 상승시켰다.
입경(D)에 대해서는, 얻어진 소결체를, 내부 전극층의 적층 방향에 대해서 수직인 면에서 절단 연마하여, 서멀에칭 처리(1200℃, 10분)를 행하여, 주사형 전자 현미경(SEM)으로 입자를 관찰하여, 입자 면적을 원의 면적으로 환산하고, 그 직경을 1.5배하여 입경으로서 구하였다.
전기 특성의 측정에 대해서는, 얻어진 소결체의 단면을 샌드블라스트로 연마한 후, In-Ga 합금을 도포하고, 시험용 전극을 형성하여, 적층 세라믹 칩 콘덴서 시료를 얻었다. 콘덴서 시료의 사이즈는, 세로 3.2㎜ ×가로 1.6㎜ ×높이 1.0㎜이고, 유전체층(2)의 두께는 1.0㎛, 내부 전극층(3)의 두께는 1.2㎛이었다.
얻어진 콘덴서 시료의 85℃에서의 바이어스 특성을 평가하였다. 콘덴서의 85℃에서의 바이어스 특성은, 85℃로 유지한 항온조 내에서, 얻어진 콘덴서 자료를 LCR 미터로, 1㎑, 0.7Vrms, 2.6V의 바이어스 전압으로 측정하여, 20℃의 바이어스 전압 무인가 중의 측정값으로부터의 용량 변화율을 산출하여 평가하였다. 평가 기준은, -21.0%보다 커지는 것을 양호한 것으로 하였다. 결과를 표 1에 나타낸다.
표 1
표 1에 나타내는 바와 같이, (D50e/D50d)=1.20 초과 3.00 미만의 범위를 벗어나는 시료 7∼9 및 11∼12에서는, 85℃에서의 바이어스 특성이 떨어진다. (D50e/D50d)가 본 발명의 범위 내여도, D50e=0.450㎛ 미만의 범위를 벗어나는 시료 10에 대해서도, 동일하게 85℃에서의 바이어스 특성이 떨어진다. 또한, 시료 13에서는, (D50e/D50d)의 값이 3.00로 너무 컸기 때문에, 초기 절연 저항(IR)의 불량율이 증대하여, 이 IR 불량이 지극히 많았으므로, 85℃에서의 바이어스 특성을 평가하지 않았다.
이것에 대해서, 본 발명의 범위 내의 시료 1∼6에서는, 모두 20℃ 기준으로 25℃∼85℃에서의 정전 용량 변화율이 ±10% 이내를 나타내고, 85℃에서의 바이어스 특성이 우수한 것을 확인할 수 있었다. 특히, 시료 3-1에서는, 시료 3과 비교하여, (D50e/D50d)의 값이 커지고 있고, 바이어스 특성의 개선 효과가 큰 것을 알 수 있다.
본 발명에 의하면, 층간 유전체층을 박층화한 경우에도, 85℃에서의 바이어스 특성(실온에서의 용량과 비교하여, 85℃에서의 소정의 바이어스 전압을 인가하였을 때의 용량의 변화량)의 향상을 기대할 수 있는 적층 세라믹 콘덴서가 제공된다.
도 1은 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서의 개략 단면도,
도 2는 도 1에 도시하는 유전체층의 주요부 확대 단면도,
도 3은 실시예에서의 탈바인더 처리, 소성 및 어닐링의 각 온도 변화를 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 적층 세라믹 콘덴서 10 : 콘덴서 소자 본체
2 : 층간 유전체층 2a : 접촉 유전체 입자
2b : 비접촉 유전체 입자 2c : 입계상
20 : 외측 유전체층 3 : 내부 전극층
4 : 외부 전극

Claims (1)

  1. 내부 전극층과, 3.5㎛ 이하의 두께를 갖는 유전체층을 갖는 적층 세라믹 콘덴서에 있어서,
    상기 유전체층은, 상기 내부 전극층과 접하고 있는 접촉 유전체 입자와, 상기 내부 전극층과 접하고 있지 않은 비접촉 유전체 입자로 구성되어 있고,
    이 접촉 유전체 입자의 평균 입경을 D50e로 하고, 이 비접촉 유전체 입자의 평균 입경을 D50d로 하였을 때, D50e<0.450㎛, 또한 (D50e/D50d)=1.20∼3.00(단, 1.20 및 3.00을 제외한다)을 만족하는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020040098325A 2003-11-28 2004-11-27 적층 세라믹 콘덴서 KR100651021B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00399006 2003-11-28
JP2003399006A JP2005159224A (ja) 2003-11-28 2003-11-28 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20050052404A true KR20050052404A (ko) 2005-06-02
KR100651021B1 KR100651021B1 (ko) 2006-11-29

Family

ID=34463874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098325A KR100651021B1 (ko) 2003-11-28 2004-11-27 적층 세라믹 콘덴서

Country Status (6)

Country Link
US (1) US7072170B2 (ko)
EP (1) EP1536438B1 (ko)
JP (1) JP2005159224A (ko)
KR (1) KR100651021B1 (ko)
CN (1) CN100521003C (ko)
TW (1) TWI249754B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8437115B2 (en) 2011-07-28 2013-05-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507682B2 (en) * 2004-02-24 2009-03-24 Kyocera Corporation Method of manufacturing ceramic paste and ceramic multi-layer wiring substrate utilizing the same
JP4073416B2 (ja) * 2004-03-31 2008-04-09 Ｔｄｋ株式会社 積層セラミックコンデンサ
US7224570B2 (en) * 2004-06-28 2007-05-29 Kyocera Corporation Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor
US20060012282A1 (en) * 2004-07-15 2006-01-19 Ngk Insulators, Ltd. Dielectric device
TW200705481A (en) * 2005-04-28 2007-02-01 Tdk Corp Method of production of multilayer ceramic electronic device
JP4635928B2 (ja) * 2006-03-27 2011-02-23 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP4510116B2 (ja) * 2008-06-20 2010-07-21 富士通株式会社 キャパシタの製造方法、構造体、及びキャパシタ
JP5276137B2 (ja) * 2011-04-13 2013-08-28 太陽誘電株式会社 積層型コンデンサ
KR20130036595A (ko) * 2011-10-04 2013-04-12 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자 부품
JP5450696B2 (ja) * 2012-03-07 2014-03-26 太陽誘電株式会社 積層セラミックコンデンサ
KR101548785B1 (ko) * 2012-05-08 2015-08-31 삼성전기주식회사 적층 세라믹 부품
KR101548787B1 (ko) * 2012-06-05 2015-08-31 삼성전기주식회사 적층 세라믹 부품
KR20140033750A (ko) * 2012-09-10 2014-03-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140057926A (ko) * 2012-11-05 2014-05-14 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6252393B2 (ja) * 2014-07-28 2017-12-27 株式会社村田製作所 セラミック電子部品およびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US11776744B2 (en) * 2020-05-19 2023-10-03 Samhwa Capacitor Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
CN116761786A (zh) * 2021-01-28 2023-09-15 基美电子公司 介电陶瓷组合物和包含其的多层陶瓷电容器
CN116615399A (zh) * 2021-01-28 2023-08-18 基美电子公司 介电陶瓷组合物和使用该介电陶瓷组合物的陶瓷电容器
JP2022116729A (ja) * 2021-01-29 2022-08-10 Tdk株式会社 電子部品
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201222A (ja) * 1993-12-28 1995-08-04 Taiyo Yuden Co Ltd 導電性ペーストとセラミック積層体とセラミック積層体の製造方法
JP3370933B2 (ja) * 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
JP2001023852A (ja) * 1999-07-06 2001-01-26 Murata Mfg Co Ltd 積層セラミック電子部品
CN1178240C (zh) * 2000-02-03 2004-12-01 太阳诱电株式会社 叠层陶瓷电容器及其制造方法
JP3759386B2 (ja) * 2000-08-07 2006-03-22 株式会社村田製作所 積層セラミックコンデンサおよびそれに用いる内部電極ペースト
JP2002265277A (ja) * 2001-03-09 2002-09-18 Taiyo Yuden Co Ltd セラミック粉末、セラミック粉末の製造方法及び積層セラミックコンデンサの製造方法
JP4688326B2 (ja) * 2001-03-27 2011-05-25 京セラ株式会社 セラミック積層体およびその製法
JP2003077761A (ja) * 2001-09-05 2003-03-14 Nec Tokin Ceramics Corp 積層セラミックコンデンサ、及び積層セラミック部品
JP2003124049A (ja) 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
US6600645B1 (en) * 2002-09-27 2003-07-29 Ut-Battelle, Llc Dielectric composite materials and method for preparing
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8437115B2 (en) 2011-07-28 2013-05-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
EP1536438A3 (en) 2008-08-06
CN100521003C (zh) 2009-07-29
US7072170B2 (en) 2006-07-04
TWI249754B (en) 2006-02-21
US20050117274A1 (en) 2005-06-02
EP1536438A2 (en) 2005-06-01
TW200529262A (en) 2005-09-01
KR100651021B1 (ko) 2006-11-29
EP1536438B1 (en) 2013-06-05
JP2005159224A (ja) 2005-06-16
CN1779874A (zh) 2006-05-31

Similar Documents

Publication Publication Date Title
KR100693894B1 (ko) 적층 세라믹 콘덴서
KR100651021B1 (ko) 적층 세라믹 콘덴서
KR100608218B1 (ko) 적층 세라믹 컨덴서
KR100683542B1 (ko) 적층 세라믹 컨덴서
KR100822110B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP4267614B2 (ja) 積層型セラミック電子部品の製造方法
JP4635928B2 (ja) 積層型電子部品およびその製造方法
JP5077393B2 (ja) セラミック電子部品およびその製造方法
KR20010109177A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US7509717B2 (en) Method of production of multilayer ceramic electronic device
JP4428187B2 (ja) 誘電体磁器組成物及び電子部品
KR100602004B1 (ko) 적층 세라믹 콘덴서
KR20070097367A (ko) 적층형 세라믹 전자부품 및 그 제조 방법
JP2006310646A (ja) 積層セラミック電子部品の製造方法
JP2006135138A (ja) 積層セラミックコンデンサ
JP2005347288A (ja) 積層セラミックコンデンサの製造方法
JP4385381B2 (ja) 積層セラミック電子部品の製造方法
JP4792707B2 (ja) 積層セラミックコンデンサの製造方法
JP2002124433A (ja) 電子部品およびその製造方法
JP2005277176A (ja) 積層セラミックコンデンサの製造方法
JP2006286850A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 14