KR20050004116A - 저항체를 구비한 배선 기판 및 그 제조 방법 - Google Patents

저항체를 구비한 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20050004116A
KR20050004116A KR1020040051586A KR20040051586A KR20050004116A KR 20050004116 A KR20050004116 A KR 20050004116A KR 1020040051586 A KR1020040051586 A KR 1020040051586A KR 20040051586 A KR20040051586 A KR 20040051586A KR 20050004116 A KR20050004116 A KR 20050004116A
Authority
KR
South Korea
Prior art keywords
resistor
electrode
wiring board
region
wiring pattern
Prior art date
Application number
KR1020040051586A
Other languages
English (en)
Inventor
다나카고이치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20050004116A publication Critical patent/KR20050004116A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49087—Resistor making with envelope or housing
    • Y10T29/49098—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

저항체를 구비한 배선 기판이, 표면을 갖는 절연성 기판; 상기 표면 위에 형성되어 있으며, 서로간에 소정 거리만큼 이격되어 있는 제 1 및 제 2 전극을 포함하는 배선 패턴; 상기 표면 상에 형성되어 있으며, 상기 제 1 및 제 2 전극과 접속된 각 단부들을 각각 갖는 제 1 저항체(수평형 저항체); 상기 표면 상의 제 1 평면 영역을 차지하는 제 3 전극을 더 포함하는 배선 패턴; 상기 제 3 전극 상에 형성된 제 2 저항체(수직형 저항체); 상기 제 2 저항체 상에 형성된 제 4 전극; 및 상기 제 1 평면 영역 내의 제 2 평면 내에 위치된 제 2 저항체 및 제 4 전극을 포함한다

Description

저항체를 구비한 배선 기판 및 그 제조 방법{WIRING BOARD PROVIDED WITH A RESISTOR AND PROCESS FOR MANUFACTURING THE SAME}
본 발명은 배선 기판에 형성된 저항체의 저항값이 조정 가능한 배선 기판 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 한 종류의 저항체 페이스트로 형성된 저항체를 구비한 배선 기판으로서, 해당 저항체의 전기 저항값을 폭넓게 설정할 수 있는 배선 기판 및 그 제조 방법에 관한 것이다.
반도체 소자를 탑재하는 배선 기판 중에서는, 기판 자체에 카본 페이스트 등의 저항체 페이스트를 인쇄함으로써 저항체를 기판에 형성하여 제조되는 제품이 있다. 스크린 인쇄법에 의해서 저항체를 형성하는 경우에는, 저항체 페이스트를 소정의 패턴으로 인쇄하여 도포하고, 도포된 저항체 페이스트가 경화하는 온도까지 가열하여 저항체가 된다.
일본국 특개 2001-085207호 공보에는, 기판에 인쇄된 저항체의 전기 저항값을 조정하기 위한 레이저 광선을 이용한 트리밍 방법이 개시되어 있다. 이 방법에 의하면, 인쇄법에 의해 형성된 저항체를 단시간에 정밀도 좋게 트리밍할 수 있다.
저항체의 전기 저항값은, 저항체를 형성하는 저항체 페이스트의 종류나 저항체의 형상을 변경함으로써 조정할 수 있다. 예를 들면, 저항체의 전기 저항값을 작게 하기 위해서는, 저항체의 체적에 대해서 저항체의 단면적을 늘리면 된다. 그러나, 저항체의 단면적을 결정하는 두께 및/또는 폭은 전극의 두께나 폭에 따라 허용될 수 있는 제한이 있다. 또한, 전극 사이의 거리를 짧게 하여 저항체의 전기 저항값을 작게 하도록 하려고 해도, 저항체 페이스트를 미세하게 인쇄하는 것이 곤란하기 때문에, 저항체의 전기 저항값의 조정을 광범위하게 행하기는 어렵다.
따라서, 배선 기판에서 이용되는 저항체의 전기 저항값이 광범위하게 걸쳐 있는 경우에는, 저항값이 다른 많은 종류의 페이스트재를 준비해야 하는 등 저항체의 형성이 번잡하게 된다고 하는 과제도 있다.
또, 수지 기판을 이용한 경우, 저항체의 전기 저항값을 레이저 트리밍에 의해 조정하면, 레이저 광선에 의해 수지 기판을 손상시켜 버리고, 그 결과 배선 기판이 제품 불량으로 되어, 제품 수율이 낮아지는 또 다른 과제도 있다.
본 발명은 이상의 과제를 해결하고자 이루어진 것으로, 그 목적은 예를 들면 수백 오옴에서 수 메가 오옴 범위의 광범위한 전기 저항값을 구비한 저항체를 형성할 수 있는 동시에, 수지 기판에서도 기판 자체를 손상시키지 않고, 레이저 트리밍 등에 의해 저항체의 전기 저항값을 조절할 수 있는 배선 기판 및 이러한 배선 기판의 제조 방법을 제공하는데 있다.
도 1은 본 발명의 제 1 실시예에 따른 배선 기판에 형성되어 있는 수직 저항체를 구비한 전극 부분을 확대한 평면도.
도 2는 도 1의 화살표 Ⅱ로 표시된 방향에서 본 바와 같이 도 1에 나타낸 부분의 측면도.
도 3은 본 발명의 제 1 실시예에 따른 배선 기판의 제조 공정의 단계들을 개략적으로 나타내는 플로우차트.
도 4의 (a) 내지 (i)는 제 1 실시예에 따른 제조 공정의 각 단계에서의 배선 기판을 나타내는 도면.
도 5는 수직 저항체와 평면 저항체가 형성된 본 발명의 제 2 실시예를 나타내는 도면.
도 6은 도 5의 평면도.
도 7의 (a) 내지 도 7의 (i)는 제 2 실시예에 따른 제조 공정의 각 단계에서의 배선 기판을 나타내는 도면.
※도면의 주요부분에 대한 부호의 설명※
10 배선 기판
11 수지 기판
14a, 14b, 14c 전극
16 저항체
30 평면 접속 저항체
이와 같이, 본 발명에 의하면, 저항체를 구비한 배선 기판으로서, 표면을 갖는 절연성 기판; 상기 표면 위에 형성되어 있으며, 상기 표면 상의 제 1 평면 영역을 차지하는 적어도 하나의 제 1 전극을 포함하는 배선 패턴; 상기 제 1 전극 상에 형성된 저항체; 및 상기 저항체 상에 형성된 제 2 전극을 포함하고, 상기 저항체 및 상기 제 2 전극은 상기 제 1 평면 영역 내의 제 2 평면 영역에 위치되는 배선 기판이 제공된다.
상기 제 2 전극은 상기 저항체보다 작은 평면 영역을 차지한다.
본 발명의 다른 양태에 의하면, 저항체를 구비한 배선 기판으로서, 표면을 갖는 절연성 기판; 상기 표면 위에 형성되어 있으며, 서로간에 소정 거리만큼 이격되어 있는 제 1 및 제 2 전극을 포함하고, 상기 표면 상의 제 1 평면 영역을 차지하는 제 3 전극을 더 포함하는 배선 패턴; 상기 표면 상에 형성되어 있으며, 상기 제 1 및 제 2 전극과 각각 접속된 각 단부들을 갖는 제 1 저항체; 상기 제 3 전극 상에 형성된 제 2 저항체; 및 상기 제 2 저항체 상에 형성된 제 4 전극을 포함하고, 상기 제 2 저항체 및 상기 제 4 전극은 상기 제 1 평면 영역 내의 제 2 평면 영역에 위치되는 배선 패턴이 제공된다.
상기 제 4 전극은 상기 제 2 저항체보다 작은 평면 영역을 차지한다.
상기 제 3 전극은 상기 제 1 및 제 2 전극 중 하나를 갖는 공통 전극이다.
본 발명의 또 다른 양태에 의하면, 저항체를 구비한 배선 기판을 제조하는 방법으로서, 절연성 기판의 표면 상에, 이 표면 상의 제 1 평면 영역을 차지하는 적어도 하나의 제 1 전극을 포함하는 배선 패턴을 형성하는 단계; 상기 제 1 전극의 상면 영역 내의 소정 영역 상에 저항체 페이스트를 인쇄하는 단계; 상기 인쇄된저항체 페이스트를 가열 및 경화하여 저항체를 형성하는 단계; 상기 저항체의 상면 영역 내의 영역 상에 제 2 전극을 형성하는 단계를 포함하는 배선 기판의 제조 방법이 제공된다.
본 발명의 또 다른 양태에 의하면, 저항체를 구비한 배선 기판을 제조하는 방법으로서, 절연성 기판의 표면 상에, 적어도 제 1, 제 2 및 제 3 전극을 포함하고, 상기 제 1 및 제 2 전극이 서로간에 소정 거리만큼 이격되어 있는 배선 패턴을 형성하는 단계; 상기 표면 상에 상기 제 1 및 제 2 전극과 각각 접속된 각 단부들을 갖는 제 1 저항체 페이스트를 인쇄하는 동시에, 상기 제 3 전극의 상면 영역 내의 소정 영역 상에 제 2 저항체 페이스트를 인쇄하는 단계; 상기 인쇄된 제 1 및 제 2 저항체를 가열 및 경화하여 제 1 및 제 2 저항체를 각각 형성하는 단계; 및 상기 제 2 저항체의 상면 영역 내의 영역 상에 제 4 전극을 형성하는 단계를 포함하는 배선 기판의 제조 방법이 제공된다.
(실시예)
이하, 본 발명에 따른 배선 기판의 바람직한 실시예에 대해서 도면을 참조하여 설명한다.
본 발명에 따른 배선 기판은, 기판에 배선 패턴과 함께 저항체를 형성하는 것을 특징으로 한다.
도 1은 배선 기판에 형성되어 있는 저항체와 이 저항체에 접속하여 형성하는 전극 부재를 확대한 평면도이다. 도 2는 도 1에 나타낸 화살표 Ⅱ방향에서 본 측면도이다.
도 1 및 2에 나타내는 바와 같이, 본 실시예에 따른 배선 기판(10)에 저항체(16)를 형성할 때에는, 수지 기판(11) 위에 형성된 배선 패턴(14)의 일부인 제 1 전극(14a)에 저항체(15) 및 제 2 전극(18)이 형성된다.
배선 기판(10) 위에 저항체(16)를 형성할 때에, 상기 공정은 수지 기판(11)에 배선 패턴(14)을 형성하는 공정과 동시에 행한다. 이하에서는, 본 실시예의 배선 기판의 제조 방법에 대해서 도 3 및 도 4를 참조하면서 설명한다.
도 3은 본 실시예에 따른 배선 기판의 제조 공정의 단계를 개략적으로 나타내는 플로우차트이다. 도 4의 (a) 내지 도 4의 (i)는 도 3에 나타낸 각 공정에서의 배선 기판의 예를 나타낸다.
우선, 도 4의 (a)에 나타내는 바와 같이, 수지 기판(11)에 도체층인 동박(12)을 부착함으로써 형성된 편면 동(銅) 클래드(clad) 기판(13)을 준비한다. 다음으로, 도 4의 (b)에 나타내는 바와 같이, 편면 동 클래드 기판(13)에 포토레지스트(20)를 피착시킨다(스텝 1). 다음으로, 레지스트(20)를 배선 패턴(14)에 따라 노광 및 현상하여 도 4의 (c)에 나타내는 바와 같이, 배선 패턴(14)이 될 부위가 차폐된 레지스트 패턴(20a)을 형성한다(스텝 2).
다음으로, 도 4의 (d)에 나타내는 바와 같이, 레지스트 패턴(20a)에 의해 노출된 부분의 동박(銅箔)(12)을 에칭하여 제거한다(스텝 3).
계속해서, 레지스트의 용해액에 의해 레지스트 패턴(20a)을 용해하여 제거한다(스텝 4). 도 4의 (e)는 레지스트 패턴(20a)을 제거한 상태를 나타낸다. 레지스트 패턴(20a)을 제거함으로써, 수지 기판(11) 위에 소정의 배선 패턴(14)이 형성된다.
계속해서, 도 4의 (f)에 나타내는 바와 같이, 배선 패턴(14)의 일부로서 규정된 전극(제 1 전극)(14a) 위에 저항체(16)를 형성한다(스텝 5). 저항체(16)는 소정 폭의 슬릿을 구비한 도시하지 않은 마스크를 이용해서, 카본 페이스트 등의 저항체 페이스트를 인쇄함으로써 형성할 수 있다. 저항체(16)는 도 1에 나타내는 바와 같이, 제 1 전극(14a)의 평면 영역에 저항체 페이스트를 적층시키도록 인쇄하여 형성한다. 저항체 페이스트는 제 1 전극(l4a)의 영역보다 조금 좁은 범위에 도포된다.
저항체 페이스트를 도포한 후, 저항체 페이스트를 가열해서 경화시킴으로써 저항체(16)가 형성된다(스텝 6).
저항체(16)를 형성한 후, 저항체(16)의 표면에 제 2 전극(18)을 형성한다. 도 4의 (g)에 나타내는 바와 같이, 저항체(16)를 형성한 후, 배선 패턴(14)과 저항체(16)의 표면에 전기적 절연성을 갖는 감광성 수지 필름(20)을 적층한다. 도 4의 (h)에 나타내는 바와 같이, 저항체(16)의 표면 부분이 소정 면적을 갖을 수 있게 개구하도록 감광성 수지 필름을 노광 현상한다(스텝 7). 그 다음, 저항체(16)의 표면의 부분에 도금에 의해 도체층을 형성한다(스텝 8). 이것에 의해서, 저항체(16)의 표면에 제 2 전극(18)이 형성된다. 도 4의 (h)는 저항체(16)의 표면에 제 2 전극(18)이 형성된 상태를 나타내고 있다.
이렇게 해서, 제 1 전극(14a)의 표면에 저항체(16)가 형성되고, 저항체(16)의 표면에 다시 제 2 전극(18)을 형성할 수 있다.
상술한 저항체(16)의 접속 구조는 저항체(16)를 두께 방향으로 끼워서 유지하면서 제 1 전극(14a)과 제 2 전극(18)을 설치한 것을 특징으로 한다.
또한, 제 2 전극(18)은 저항체(16)의 표면보다 약간 작게 형성되어 있으므로, 이렇게 형성한 저항체(16)의 전기 저항값이 설계 저항값의 공차(公差)로부터 벗어난 경우에는, 레이저 광선 트리밍에 의해 저항체(16)의 트리밍을 수행해도 레이저 광선이 제 1 전극(14a)에 의해 반사하므로, 수지 기판(11)이 손상되지 않는다.
한편, 배선 패턴(14)을 형성하는 기판의 표면에 평면 접속 저항체(30)를 형성하고, 배선 기판(10) 위에 형성된 평면 접속 저항체(30)의 양단에 전극(14a)을 배치하는 구조로 할 수도 있다.
도 5는 두께 방향에서 볼 때 상기 저항체의 반대 두 면에 각각 제 1 전극과 제 2 전극을 형성한 접속 구조와, 수지 기판의 배선 패턴을 형성한 면 위에 한 쌍의 전극을 설치하고, 전극 사이에 저항체를 형성한 접속 구조를 나타낸다. 도 6은 도 5의 평면도이다.
도 7의 (a) 내지 도 7의 (i)는 도 4의 (a) 내지 도 4의 (i)와 마찬가지이지만, 도 5 및 도 6에 나타낸 제 2 실시예의 배선 기판 제조의 각 스텝을 나타내고 있다. 도 7의 (a) 내지 도 7의 (e)는 도 4의 (a) 내지 도 4의 (e)에 나타낸 것에 대응한다.
편면 동 클래드 기판(13)은 수지 기판(11)에 도전층인 동박(12)을 부착함으로써 준비된다. 다음에, 도 7의 (b)에 나타낸 바와 같이, 편면 동 클래드 기판(13)에 레지스트(20)를 피착시킨다. 다음으로, 레지스트(20)를 배선 패턴(14)에 따라 노광 및 현상하여 도 7의 (c)에 나타내는 바와 같이, 배선 패턴(14)이 될 부위가 차폐된 레지스트 패턴(20a)을 형성한다.
다음으로, 도 7의 (d)에 나타내는 바와 같이, 레지스트 패턴(20a)으로부터 노출된 부분의 동박(12)을 제거한다.
계속해서, 레지스트의 용해액에 의해 레지스트 패턴(20a)을 용해하여 제거한다. 도 7의 (e)는 레지스트 패턴(20a)을 제거한 상태를 나타낸다. 레지스트 패턴(20a)을 제거함으로써, 수지 기판(11) 위에 전극(14a, 14b, 14c)이 될 소정의 배선 패턴(14)이 형성된다.
계속해서, 도 7의 (f)에 나타내는 바와 같이, 전극(14a) 위에 저항체(16)를 형성하는 동시에, 각 전극(14a, 14c) 사이에 접속된 수지 기판(11) 위에 저항체(30)를 형성한다. 이러한 저항체(16, 30)는 소정 폭의 슬릿을 구비한 마스크(미도시)를 이용해서, 카본 페이스트 등의 저항체 페이스트를 인쇄함으로써 동시에 형성할 수 있다. 저항체(16, 30)는 도 5 및 도 6에 나타내는 바와 같이, 제 1 전극(14a)의 평면 영역 및 전극(14b, 14c) 사이의 수지 기판(11) 위의 소정 영역에 저항체 페이스트를 동시에 인쇄함으로써 저항체(16, 30)를 각각 형성한다.
저항체 페이스트를 도포한 후, 저항체 페이스트를 가열해서 경화시킴으로써 저항체(16)가 형성된다.
도 4의 (a) 내지 도 4의 (i)에 나타낸 실시예에서의 방법과 같이, 저항체(16)를 형성한 후, 저항체(16)의 상면에 제 2 전극(18)을 형성한다. 도 7의 (g)에나타내는 바와 같이, 배선 패턴(14)과 저항체(16, 30)의 표면에 전기적 절연성을 갖는 감광성 수지 필름(20)을 적층한다. 도 7의 (h)에 나타내는 바와 같이, 저항체(16)의 표면 부분이 소정 면적을 갖을 수 있게 개구하도록 감광성 수지 필름을 노광 현상한다. 그 다음, 저항체(16)의 표면의 부분에 도금에 의해 도체층을 형성한다. 이것에 의해서, 저항체(16)의 표면에 제 2 전극(18)이 형성된다. 도 7의 (i)는 저항체(16)의 표면에 제 2 전극(18)을 형성한 상태를 나타낸다.
상술한 바와 같이, 평면 접속 저항체(30)의 전극(14a, 14b)은, 수지 기판(11)에 배선 패턴(14)을 형성할 때 동시에 형성할 수 있다. 또한, 저항체(16) 및 평면 접속 저항체(30)는 서로, 배선 패턴(14)을 형성한 후에 소정의 마스크를 이용한 스크린 인쇄에 의해서 동시에 형성될 수 있다. 이 경우에 있어서는, 저항체(16) 상단면의 높이(T) 위치와 평면 접속 저항체(30)의 상단면의 높이(T) 위치가 일치하는 것은 말할 필요도 없다.
기판의 동일 평면 내에 전극(14a, 14b)을 설치하고, 전극(14a, 14b) 사이에 평면 접속 저항체(30)를 형성한 구조의 전기 저항값은, 도 5 및 도 6에 나타낸 평면 접속 저항체(30)의 폭(B), 두께(T), 길이(L)에 의해서 결정될 수 있다. 따라서, 평면 접속 저항체(30)의 전기 저항값은, 그 두께(T)를 얇게 하고, 폭(B)을 좁게 하고, 길이(L)를 길게 함으로써 커진다. 이와는 반대로, 두께(T)를 두껍게 하고, 폭(B)을 넓게 하고, 길이(L)를 짧게 함으로써 전기 저항값이 작아진다.
그러나, 평면 접속 저항체(30)의 두께(T)를 두껍게 하거나, 폭(B)을 넓게 형성하는 것은, 배선 기판(10)의 레이아웃에 의해 제한받기 때문에, 평면 접속 저항체(30)를 원하는 형상으로 형성할 수 없는 것과, 또는 저항체 페이스트를 정밀하게 인쇄할 수 없는 것에서, 전기 저항값의 허용 가능한 범위에는 한계가 있다.
이 점에서, 도 1, 도 5 및 도 6에 나타내는 바와 같이, 저항체(16)의 두께 방향으로 전극(14a, 18)을 배치한 경우는, 실질적으로 저항체(l6)의 두께(도 6 중의 t가 상당)를 두껍게 하고, 그 길이(도 5 중의 I가 상당)를 짧게 한 것과 동등한 효과가 얻어져, 저항체(16)의 전기 저항값을 효과적으로 작게 할 수 있다.
이것에 의해, 많은 종류의 저항체 페이스트를 이용하지 않더라도, 예를 들면 수백 오옴 ~ 수 메가 오옴이라는 광범위한 다른 전기 저항값을 갖는 저항체를 형성할 수 있다.
또한, 수지 기판(11)을 이용한 배선 기판(10)에 있어서도, 레이저 트리밍에 의해 전기 저항값을 조정할 때도, 금속제인 제 1 전극(14a)에 의해 레이저 광선이 반사되므로, 기판 본체를 손상시키지 않고, 제품의 수율을 향상시킬 수 있다.
본 발명에 따른 배선 기판의 제조 방법을 이용함으로써, 이하와 같은 효과를 얻을 수 있다.
즉, 적은 종류의 저항체 페이스트로 배선 기판을 형성하더라도, 인쇄 저항체의 전기 저항값을 폭 넓은 범위로 설정할 수 있는 배선 기판을 제공할 수 있다.
또한, 1회의 저항체 페이스트의 인쇄에 의해 전기 저항값이 크게 다른 저항체를 형성할 수 있다.
또, 저항체 상면과 하면에는 전극이 있기 때문에, 수지 기판일 수 있는 기판에 손상을 주지 않으면서 저항체를 레이저 트리밍함으로써 저항체의 전기 저항값을 조정할 수 있다.
이상의 설명은 본 발명의 바람직한 실시예의 일부에만 관한 것으로서, 그 다양한 변형과 응용이 본 발명의 범주를 일탈하지 않는 범위 내에서 이루어질 수 있다.

Claims (7)

  1. 저항체를 구비한 배선 기판으로서,
    표면을 갖는 절연성 기판;
    상기 표면 위에 형성되어 있으며, 상기 표면 상의 제 1 평면 영역을 차지하는 적어도 하나의 제 1 전극을 포함하는 배선 패턴;
    상기 제 1 전극 상에 형성된 저항체; 및
    상기 저항체 상에 형성된 제 2 전극을 포함하고,
    상기 저항체 및 상기 제 2 전극은 상기 제 1 평면 영역 내의 제 2 평면 영역에 위치되는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 2 전극은 상기 저항체의 평면 영역보다 작은 평면 영역을 차지하는 배선 기판.
  3. 저항체를 구비한 배선 기판으로서,
    표면을 갖는 절연성 기판;
    상기 표면 위에 형성되어 있으며, 서로간에 소정 거리만큼 이격되어 있는 제 1 및 제 2 전극을 포함하고, 상기 표면 상의 제 1 평면 영역을 차지하는 제 3 전극을 더 포함하는 배선 패턴;
    상기 표면 상에 형성되어 있으며, 상기 제 1 및 제 2 전극과 각각 접속된 각 단부들을 갖는 제 1 저항체;
    상기 제 3 전극 상에 형성된 제 2 저항체; 및
    상기 제 2 저항체 상에 형성된 제 4 전극을 포함하고,
    상기 제 2 저항체 및 상기 제 4 전극은 상기 제 1 평면 영역 내의 제 2 평면 영역에 위치되는 배선 패턴.
  4. 제 3 항에 있어서,
    상기 제 4 전극은 상기 제 2 저항체의 평면 영역보다 작은 평면 영역을 차지하는 배선 패턴.
  5. 제 3 항에 있어서,
    상기 제 3 전극은 상기 제 1 및 제 2 전극 중 하나를 갖는 공통 전극인 배선 패턴.
  6. 저항체를 구비한 배선 기판을 제조하는 방법으로서,
    절연성 기판의 표면 상에, 이 표면 상의 제 1 평면 영역을 차지하는 적어도 하나의 제 1 전극을 포함하는 배선 패턴을 형성하는 단계;
    상기 제 1 전극의 상면 영역 내의 소정 영역 상에 저항체 페이스트를 인쇄하는 단계;
    상기 인쇄된 저항체 페이스트를 가열 및 경화하여 저항체를 형성하는 단계; 및
    상기 저항체의 상면 영역 내의 영역 상에 제 2 전극을 형성하는 단계를 포함하는 배선 기판의 제조 방법.
  7. 저항체를 구비한 배선 기판을 제조하는 방법으로서,
    절연성 기판의 표면 상에, 적어도 제 1, 제 2 및 제 3 전극을 포함하고, 상기 제 1 및 제 2 전극이 서로간에 소정 거리만큼 이격되어 있는 배선 패턴을 형성하는 단계;
    상기 표면 상에 상기 제 1 및 제 2 전극과 각각 접속된 각 단부들을 갖는 제 1 저항체 페이스트를 인쇄하는 동시에, 상기 제 3 전극의 상면 영역 내의 소정 영역 상에 제 2 저항체 페이스트를 인쇄하는 단계;
    상기 인쇄된 제 1 및 제 2 저항체를 가열 및 경화하여 제 1 및 제 2 저항체를 각각 형성하는 단계; 및
    상기 제 2 저항체의 상면 영역 내의 영역 상에 제 4 전극을 형성하는 단계를 포함하는 배선 기판의 제조 방법.
KR1020040051586A 2003-07-03 2004-07-02 저항체를 구비한 배선 기판 및 그 제조 방법 KR20050004116A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00191363 2003-07-03
JP2003191363A JP2005026525A (ja) 2003-07-03 2003-07-03 配線基板および配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20050004116A true KR20050004116A (ko) 2005-01-12

Family

ID=33432348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051586A KR20050004116A (ko) 2003-07-03 2004-07-02 저항체를 구비한 배선 기판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US20050000728A1 (ko)
EP (1) EP1494514A3 (ko)
JP (1) JP2005026525A (ko)
KR (1) KR20050004116A (ko)
CN (1) CN100499963C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754805B1 (ko) * 2006-01-25 2007-09-03 삼성전기주식회사 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687724B2 (en) 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US8240027B2 (en) * 2008-01-16 2012-08-14 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates having film resistors as part thereof
CN101291564B (zh) * 2008-06-13 2011-01-26 广东风华高新科技股份有限公司 一种电阻板的制造方法
US7986197B2 (en) * 2008-09-12 2011-07-26 Lonestar Inventions, L.P. Compact distributed ladder attenuator
KR101139020B1 (ko) * 2009-09-29 2012-04-26 엘지이노텍 주식회사 멀티 저항막 터치스크린 및 그 제조방법
US20140000099A1 (en) * 2012-06-29 2014-01-02 Noah Austin Spivak Methods for building resistive elements into printed circuit boards
CN105405552B (zh) * 2015-12-31 2018-03-30 旺诠科技(昆山)有限公司 一种低阻值晶片电阻器的制备方法
CN105405550B (zh) * 2015-12-31 2018-03-30 旺诠科技(昆山)有限公司 一种超薄晶片电阻器的制备方法
CN105551702B (zh) * 2015-12-31 2018-07-20 旺诠科技(昆山)有限公司 一种晶片排列电阻真空镀膜方法
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
JP6764692B2 (ja) * 2016-05-24 2020-10-07 Koa株式会社 シャント抵抗器およびシャント抵抗器の実装構造
CN109963406B (zh) * 2017-12-25 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 具内埋电阻的柔性电路板及其制作方法
GB2588409B (en) * 2019-10-22 2023-12-13 Pragmatic Printing Ltd Electronic circuits and their methods of manufacture

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3393449A (en) * 1963-11-01 1968-07-23 Itt Method of assembly of resistor matrix
US3414664A (en) * 1966-02-04 1968-12-03 Beltone Electronics Corp Mounting for interchangeable circuit elements
US3477055A (en) * 1967-12-22 1969-11-04 Gen Motors Corp Thermistor construction
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US5041327A (en) * 1987-06-19 1991-08-20 Canon Kabushiki Kaisha Ceramic and circuit substrate and electronic circuit substrate by use thereof
JP2889422B2 (ja) * 1992-02-04 1999-05-10 コーア株式会社 チツプ型サーミスタ及びその製造方法
JPH05343855A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
EP1098368B1 (en) * 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
JP3818492B2 (ja) * 2000-08-24 2006-09-06 日本ビクター株式会社 多層印刷配線板
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
US6700203B1 (en) * 2000-10-11 2004-03-02 International Business Machines Corporation Semiconductor structure having in-situ formed unit resistors
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4780689B2 (ja) * 2001-03-09 2011-09-28 ローム株式会社 チップ抵抗器
KR100463434B1 (ko) * 2001-12-04 2004-12-23 삼성전기주식회사 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
TW511434B (en) * 2001-12-31 2002-11-21 Compeq Mfg Co Ltd Manufacturing method of printed circuit board built with resistors
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
US7248482B2 (en) * 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754805B1 (ko) * 2006-01-25 2007-09-03 삼성전기주식회사 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법

Also Published As

Publication number Publication date
CN1578593A (zh) 2005-02-09
US20060174477A1 (en) 2006-08-10
JP2005026525A (ja) 2005-01-27
CN100499963C (zh) 2009-06-10
EP1494514A3 (en) 2007-04-18
US20050000728A1 (en) 2005-01-06
EP1494514A2 (en) 2005-01-05

Similar Documents

Publication Publication Date Title
US20060174477A1 (en) Wiring board provided with a resistor and process for manufacturing the same
US6021050A (en) Printed circuit boards with integrated passive components and method for making same
US6507993B2 (en) Polymer thick-film resistor printed on planar circuit board surface
JPH08306503A (ja) チップ状電子部品
US7038571B2 (en) Polymer thick film resistor, layout cell, and method
CN111918480B (zh) 印刷电路板中电阻的制作方法及印刷电路板
KR20040107433A (ko) 저항체를 갖는 배선 기판 및 배선 기판의 제조 방법
KR101478969B1 (ko) 전기적 필름 구조체의 제조방법
US6278345B1 (en) Flexible printed circuit and the method for making the same
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
US7100270B2 (en) Method of fabricating a thin film integrated circuit with thick film resistors
JP2867112B2 (ja) チップ型抵抗ネットワークとその製造方法
JPH0731556Y2 (ja) 伸縮可能な可撓性印刷配線板
JPH07142821A (ja) プリント配線板
JPH0856064A (ja) コンデンサ付き基板とその製造方法
JP2007165358A (ja) チップ型コンデンサ
JP3573989B2 (ja) 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板
CN116844808A (zh) 一种电阻结构的加工方法
JPH0410753B2 (ko)
JP2006100328A (ja) 抵抗素子及び素子内蔵配線基板
JP2003007504A (ja) 厚膜抵抗器
JPH0558278B2 (ko)
JPH0535594B2 (ko)
JPH09167701A (ja) チップ型抵抗ネットワーク
JP2007067149A (ja) 回路配線基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid