CN116844808A - 一种电阻结构的加工方法 - Google Patents

一种电阻结构的加工方法 Download PDF

Info

Publication number
CN116844808A
CN116844808A CN202310904519.1A CN202310904519A CN116844808A CN 116844808 A CN116844808 A CN 116844808A CN 202310904519 A CN202310904519 A CN 202310904519A CN 116844808 A CN116844808 A CN 116844808A
Authority
CN
China
Prior art keywords
layer
insulating layer
electrode
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310904519.1A
Other languages
English (en)
Inventor
江显伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junwei Electronic Technology Co ltd
Original Assignee
Junwei Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Junwei Electronic Technology Co ltd filed Critical Junwei Electronic Technology Co ltd
Priority to CN202310904519.1A priority Critical patent/CN116844808A/zh
Publication of CN116844808A publication Critical patent/CN116844808A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明公开一种电阻结构的加工方法,包括以下步骤:在电阻层的上表面形成第一绝缘层;在第一绝缘层中形成若干电极区域,若干电极区域沿第一绝缘层的长度方向排列设置;在第一绝缘层的上表面形成限高层;在电极区域内形成电极层,电极层的两侧与相邻的第一绝缘层连接,电极层的上表面与限高层接触;去除限高层得到电阻结构成品。本发明的技术方案通过利用限高层使得电极层的上表面形成平整面,精准控制电阻结构中电极层上表面的形状,避免电极层产生凸状结构,提高电阻结构的生产质量;同时避免出现电极层顶部蔓延至第一绝缘层的的情况,提高了电阻结构的阻值的生产稳定性。

Description

一种电阻结构的加工方法
技术领域
本发明涉及电子元件加工技术领域,特别涉及一种电阻结构的加工方法。
背景技术
随着科技发展,对高精准电子设备的生产精准度要求越来越高;现有电阻结构一般包括基板、电阻层、电极和绝缘层,电阻层设置于基板上,电极设于电阻层的两侧,绝缘层覆盖于电阻层上;在加工的过程中,电极容易蔓延至绝缘层部分,进而影响电阻结构的电阻值;并且在电镀电极时,可能会造成电极的上表面形成凸起,严重时会导致电极镀至绝缘层上,进而影响电阻结构的阻值;电极蔓延和电极的形状通过现有技术都难以实现精准控制,导致所生产的电阻结构的阻值稳定性较差。
发明内容
本发明的主要目的是提出一种电阻结构的加工方法,旨在解决目前生产的电阻结构的阻值稳定性较差。
为实现上述目的,本发明提出的电阻结构的加工方法,包括以下步骤:
在电阻层的上表面形成第一绝缘层;
在第一绝缘层中形成若干电极区域,所述若干电极区域沿所述第一绝缘层的长度方向排列设置;
在所述第一绝缘层的上表面形成限高层;
在所述电极区域内形成电极层,所述电极层的两侧与相邻的所述第一绝缘层连接,所述电极层的上表面与所述限高层接触;
去除所述限高层得到电阻结构成品。
可选地,所述在第一绝缘层中形成若干电极区域,所述若干电极区域沿所述第一绝缘层的长度方向排列设置;在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
通过对所述第一绝缘层曝光定义所述若干电极区域的设置区域;
在所述第一绝缘层的上表面形成限高层后,再对所述第一绝缘层的未曝光区域通过显影去除,形成所述若干电极区域。
可选地,所述在电阻层的上表面形成第一绝缘层的步骤,包括以下步骤:
所述第一绝缘层的厚度范围为10um~200um。
可选地,在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
在所述绝缘层的上表面形成若干限高层,所述限高层的数量与所述电极区域的数量相等;所述限高层位于所述电极区域的上方;
所述第一绝缘层被所述若干电极区域分割形成若干第一绝缘块,所述限高层的两端分别与相邻的第一绝缘块连接。
可选地,所述在第一绝缘层中形成若干电极区域,所述若干电极区域沿所述第一绝缘层的长度方向排列设置;在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
通过对所述第一绝缘层曝光定义所述若干电极区域的设置区域;
对所述第一绝缘层的未曝光区域通过显影去除,形成所述若干电极区域;
在所述第一绝缘层的上方以及所述若干电极区域内形成第二绝缘层;
通过对所述第二绝缘层除所述若干电极区域以外的区域曝光;
对所述第二绝缘层的曝光区域通过显影去除,剩下部分形成若干第二绝缘柱,所述第二绝缘柱凸出于所述第一绝缘层;
在所述第二绝缘柱的上部形成所述限高层,所述限高层与所述第一绝缘层连接。
可选地,所述形成覆盖所述第二绝缘柱的限高层,所述限高层与所述第一绝缘层连接的步骤,包括以下步骤:
所述第一绝缘层被所述若干电极区域分割形成若干第一绝缘块;所述限高层包覆所述第二绝缘柱的上部,所述限高层的两端与相邻的第一绝缘块的顶部连接。
可选地,所述在所述第一绝缘层的上方以及所述若干电极区域内形成第二绝缘层的步骤,包括以下步骤:
在所述第一绝缘块的外表面形成第三绝缘层;
在所述第三绝缘层的上方以及所述若干电极区域内形成第二绝缘层;和/或,
所述第一绝缘层的厚度范围为10um~100um;
所述第二绝缘层位于第一绝缘层上表面的部分的厚度范围为10um~100um。
可选地,所述在所述第一绝缘层的上方以及所述若干电极区域内形成第二绝缘层,所述第一绝缘层和所述第二绝缘层采用不同绝缘材料的步骤,还包括以下步骤:
所述第一绝缘层包括防焊油墨层,所述第二绝缘层包括正型光阻层;和/或,
所述第一绝缘层包括防焊油墨层,所述第二绝缘层包括正型光阻层或负型光阻层。
可选地,所述在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
所述限高层的厚度范围为0.1um~20um;和/或,
所述限高层包括二氧化硅层。
可选地,在所述电极区域内形成电极层,所述电极层的两侧与相邻的所述第一绝缘层连接,所述电极层的上表面与所述限高层接触的步骤,还包括以下步骤:
通过电镀使电极区域内形成电极。
本发明的技术方案通过采用在电阻层的上表面形成第一绝缘层;随后在第一绝缘层中形成若干电极区域,若干电极区域沿第一绝缘层的长度方向排列设置;然后在第一绝缘层的上表面形成限高层;随之在电极区域内形成电极层,电极层的两侧与相邻的第一绝缘层连接,电极层的上表面与限高层接触;最后去除限高层得到电阻结构成品;通过利用限高层使得电极层的上表面形成平整面,精准控制电阻结构中电极层上表面的形状,避免电极层产生凸状结构,提高电阻结构的生产质量;同时避免出现电极层顶部蔓延至第一绝缘层的情况,提高了电阻结构的阻值的生产稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明电阻结构的加工方法的一实施例的加工步骤图。
图2为本发明电阻结构的加工方法的一实施例的加工步骤示意图。
图3为本发明电阻结构的加工方法的另一实施例的加工步骤示意图。
图4为本发明电阻结构的加工方法的又一实施例的加工步骤示意图。
附图标号说明:
标号 名称 标号 名称
1 电阻层 2 第一绝缘层
21 第一绝缘块 3 电极区域
4 限高层 5 电极层
6 第二绝缘层 61 第二绝缘柱
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,若全文中出现的“和/或”或者“及/或”,其含义包括三个并列的方案,以“A和/或B”为例,包括A方案、或B方案、或A和B同时满足的方案。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本发明提出一种电阻结构的加工方法。
实施例一
参照图1至图2,在本发明一实施例中,该电阻结构的加工方法,包括以下步骤:
在电阻层1的上表面形成第一绝缘层2;
在第一绝缘层2中形成若干电极区域3,若干电极区域3沿第一绝缘层2的长度方向排列设置;
在第一绝缘层2的上表面形成限高层4;
在电极区域3内形成电极层5,电极层5的两侧与相邻的第一绝缘层2连接,电极层5的上表面与限高层4接触;
去除限高层4得到电阻结构成品。
电极层5在形成过程中,通过电镀实现增加高度的目的;该电阻结构的加工方法通过利用限高层4使得电极层5的上表面形成平整面,精准控制电阻结构中电极层5上表面的形状,避免电极层5产生凸状结构,提高电阻结构的生产质量;同时避免出现电极层5蔓延至第一绝缘层2的顶部的情况,提高了电阻结构的阻值的生产稳定性。
可选地,在第一绝缘层2中形成若干电极区域3,若干电极区域3沿第一绝缘层2的长度方向排列设置;在第一绝缘层2的上表面形成限高层4的步骤,包括以下步骤:
通过对第一绝缘层2曝光定义若干电极区域3的设置区域;
在第一绝缘层2的上表面形成限高层4后,再对第一绝缘层2的未曝光区域通过显影去除,形成若干电极区域3。
根据若干电极区域3的预设位置,利用曝光成像定义若干电极区域3的设置区域,然后第一绝缘层2的上表面形成限高层4,使得限高层4的下表面形成平整平面;限高层4形成后,再利用显影工艺将第一绝缘层2的未曝光区域通过显影去除,去除部分形成若干电极区域3;即第一绝缘层2被若干电极区域3分割形成若干第一绝缘块21,相邻的两块第一绝缘块21和限高层4围成一个电极区域3。
可选地,在电阻层1的上表面形成第一绝缘层2的步骤,包括以下步骤:
第一绝缘层2的厚度范围为10um~200um。
第一绝缘层2包括防焊油墨层,通过涂布防焊油墨于电阻层1的上表面,并以紫外线干燥机烘干硬化或加热烘干硬化后形成防焊油墨层。通过控制第一绝缘层2的厚度,可避免因第一绝缘层2的厚度过薄而导致绝缘作用失效,还可避免第一绝缘层2因厚度过厚而导致硬化时间太长,还能避免第一绝缘层2因厚度过厚造成原材料损耗。
可选地,在第一绝缘层2的上表面形成限高层4的步骤,包括以下步骤:
在绝缘层的上表面形成若干限高层4,限高层4的数量与电极区域3的数量相等;限高层4位于电极区域3的上方;
第一绝缘层2被若干电极区域3分割形成若干第一绝缘块21,限高层4的两端分别与相邻的第一绝缘块21连接。
需要形成的电极数量与限高层4的数量相等,形成若干限高层4比只形成一层支撑处相比,方便后续去除;另外,限高层4具有限制电极层5的上表面形状的作用。
可选地,在第一绝缘层2的上表面形成限高层4的步骤,包括以下步骤:
限高层4的厚度范围为0.1um~20um;限高层4包括二氧化硅层。
由于限高层4是用于限制电极层5的上表面的高度和形状,因此不需要较大强度;又由于二氧化硅具有硬度高的特点,因此将限高层4的厚度控制在0.1um~20um范围内,既满足限高层4限制电极层5的上表面的高度和形状的作用,还降低了原材料损耗。同时,二氧化硅还具有稳定性高、耐腐蚀性强的特点,在电极形成的过程中,限高层4稳定而不会被破坏。
可选地,在电极区域3内形成电极层5,电极层5的两侧与相邻的第一绝缘层2连接,电极层5的上表面与限高层4接触的步骤,还包括以下步骤:
通过电镀使电极区域3内形成电极。
采用电镀的方式可快速形成电极层5,同时通过电镀形成电镀电极层5,具有表面质量高、耐腐蚀性强的优点。
实施例二
参照图1、图3,本实施例与实施例一相比,区别在于,在第一绝缘层2中形成若干电极区域3,若干电极区域3沿第一绝缘层2的长度方向排列设置;在第一绝缘层2的上表面形成限高层4的步骤,包括以下步骤:
通过对第一绝缘层2曝光定义若干电极区域3的设置区域;
对第一绝缘层2的未曝光区域通过显影去除,形成若干电极区域3;
在第一绝缘层2的上方以及若干电极区域3内形成第二绝缘层6;
通过对第二绝缘层6除若干电极区域3以外的区域曝光;
对第二绝缘层6的曝光区域通过显影去除,剩下部分形成若干第二绝缘柱61,第二绝缘柱61凸出于第一绝缘层2;
在第二绝缘柱61的上部形成限高层4,限高层4与第一绝缘层2连接。
通过增加第二绝缘层6,使第二绝缘层6最终形成若干第二绝缘柱61;再利用第二绝缘柱61为限高层4提供支撑,待限高层4成型后,再将第二绝缘柱61去除;由于第二绝缘柱61的上部凸出于第一绝缘层2,因此相邻的第一绝缘块21与限高层4之间的区域为扩充后的电极区域3,在该扩充后的电极空间内所形成电极层5,同样具有凸出于第一绝缘层2的特点;凸出于第一绝缘层2的电极更利于电阻结构后续与电路板焊接,具有提高电阻结构与电路板的连接稳定性的作用。
可选地,形成覆盖第二绝缘柱61的限高层4,限高层4与第一绝缘层2连接的步骤,包括以下步骤:
第一绝缘层2被若干电极区域3分割形成若干第一绝缘块21;限高层4包覆第二绝缘柱61的上部,限高层4的两端与相邻的第一绝缘块21的顶部连接。
限高层4呈倒U型结构,限高层4包覆第二绝缘柱61凸出于第一绝缘块21的上部,且限高层4的两端与相邻的第一绝缘块21的顶部连接,保证限高层4的稳定性,避免限高层4脱落后对电极的形成造成影响。
可选地,在第一绝缘层2的上方以及若干电极区域3内形成第二绝缘层6的步骤,包括以下步骤:
第一绝缘层2的厚度范围为10um~100um;
第二绝缘层6位于第一绝缘层2上表面的部分的厚度范围为10um~100um。
第二绝缘层6的厚度等于电极层5凸出于第一绝缘层2的高度,通过控制第一绝缘层2和第二绝缘层6的厚度,实现控制电阻结构的整体厚度,进而实现精准控制电阻的阻值。
可选地,在第一绝缘层2的上方以及若干电极区域3内形成第二绝缘层6,第一绝缘层2和第二绝缘层6采用不同绝缘材料的步骤,还包括以下步骤:
第一绝缘层2包括防焊油墨层,第二绝缘层6包括正型光阻层。
第二绝缘层6包括正型光阻层,具有方便去除的优点。只需对第二绝缘层6进行曝光和显影操作,即可去除第二绝缘层6,同时避免对第一绝缘层2的结构产生影响,具有操作简单的优点。
实施例三
参照图1、图4,本实施例与实施例二相比,区别在于,在第一绝缘层2的上方以及若干电极区域3内形成第二绝缘层6的步骤,包括以下步骤:
在第一绝缘块21的外表面形成第三绝缘层7;
在第三绝缘层7的上方以及若干电极区域3内形成第二绝缘层6;
第一绝缘层2包括防焊油墨层,第二绝缘层6包括正型光阻层或负型光阻层。
第三绝缘层7采用二氧化硅材料,第二绝缘层6包括正型光阻层或负型阻层。只需对第二绝缘层6进行曝光和显影操作,即可去除第二绝缘层6,同时避免对第一绝缘层2的结构产生影响,具有操作简单的优点。通过增加第三绝缘层7,使第二绝缘层6能采用多种材料,具有可适性较高的优点。
本发明的技术方案通过采用在电阻层1的上表面形成第一绝缘层2;随后在第一绝缘层2中形成若干电极区域3,若干电极区域3沿第一绝缘层2的长度方向排列设置;然后在第一绝缘层2的上表面形成限高层4;随之在电极区域3内形成电极层5,电极层5的两侧与相邻的第一绝缘层2连接,电极层5的上表面与限高层4接触;最后去除限高层4得到电阻结构成品;通过利用限高层4使得电极层5的上表面形成平整面,精准控制电阻结构中电极层5上表面的形状,避免电极层5产生凸状结构,提高电阻结构的生产质量;同时避免出现电极层5蔓延至第一绝缘层2的顶部的情况,提高了电阻结构的阻值的生产稳定性。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的技术构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种电阻结构的加工方法,其特征在于,包括以下步骤:
在电阻层的上表面形成第一绝缘层;
在第一绝缘层中形成若干电极区域,所述若干电极区域沿所述第一绝缘层的长度方向排列设置;
在所述第一绝缘层的上表面形成限高层;
在所述电极区域内形成电极层,所述电极层的两侧与相邻的所述第一绝缘层连接,所述电极层的上表面与所述限高层接触;
去除所述限高层得到电阻结构成品。
2.如权利要求1所述的电阻结构的加工方法,其特征在于,所述在第一绝缘层中形成若干电极区域,所述若干电极区域沿所述第一绝缘层的长度方向排列设置;在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
通过对所述第一绝缘层曝光定义所述若干电极区域的设置区域;
在所述第一绝缘层的上表面形成限高层后,再对所述第一绝缘层的未曝光区域通过显影去除,形成所述若干电极区域。
3.如权利要求2所述的电阻结构的加工方法,其特征在于,所述在电阻层的上表面形成第一绝缘层的步骤,包括以下步骤:
所述第一绝缘层的厚度范围为10um~200um。
4.如权利要求2所述的电阻结构的加工方法,其特征在于,在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
在所述绝缘层的上表面形成若干限高层,所述限高层的数量与所述电极区域的数量相等;所述限高层位于所述电极区域的上方;
所述第一绝缘层被所述若干电极区域分割形成若干第一绝缘块,所述限高层的两端分别与相邻的第一绝缘块连接。
5.如权利要求1所述的电阻结构的加工方法,其特征在于,所述在第一绝缘层中形成若干电极区域,所述若干电极区域沿所述第一绝缘层的长度方向排列设置;在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
通过对所述第一绝缘层曝光定义所述若干电极区域的设置区域;
对所述第一绝缘层的未曝光区域通过显影去除,形成所述若干电极区域;
在所述第一绝缘层的上方以及所述若干电极区域内形成第二绝缘层;
通过对所述第二绝缘层除所述若干电极区域以外的区域曝光;
对所述第二绝缘层的曝光区域通过显影去除,剩下部分形成若干第二绝缘柱,所述第二绝缘柱凸出于所述第一绝缘层;
在所述第二绝缘柱的上部形成所述限高层,所述限高层与所述第一绝缘层连接。
6.如权利要求5所述的电阻结构的加工方法,其特征在于,所述形成覆盖所述第二绝缘柱的限高层,所述限高层与所述第一绝缘层连接的步骤,包括以下步骤:
所述第一绝缘层被所述若干电极区域分割形成若干第一绝缘块;所述限高层包覆所述第二绝缘柱的上部,所述限高层的两端与相邻的第一绝缘块的顶部连接。
7.如权利要求6所述的电阻结构的加工方法,其特征在于,所述在所述第一绝缘层的上方以及所述若干电极区域内形成第二绝缘层的步骤,包括以下步骤:
在所述第一绝缘块的外表面形成第三绝缘层;
在所述第三绝缘层的上方以及所述若干电极区域内形成第二绝缘层;和/或,
所述第一绝缘层的厚度范围为10um~100um;
所述第二绝缘层位于第一绝缘层上表面的部分的厚度范围为10um~100um。
8.如权利要求7所述的电阻结构的加工方法,其特征在于,所述在所述第一绝缘层的上方以及所述若干电极区域内形成第二绝缘层的步骤,还包括以下步骤:
所述第一绝缘层包括防焊油墨层,所述第二绝缘层包括正型光阻层;和/或,
所述第一绝缘层包括防焊油墨层,所述第二绝缘层包括正型光阻层或负型光阻层。
9.如权利要求1至8中任意一项所述的电阻结构的加工方法,其特征在于,所述在所述第一绝缘层的上表面形成限高层的步骤,包括以下步骤:
所述限高层的厚度范围为0.1um~20um;和/或,
所述限高层包括二氧化硅层。
10.如权利要求1至8中任意一项所述的电阻结构的加工方法,其特征在于,在所述电极区域内形成电极层,所述电极层的两侧与相邻的所述第一绝缘层连接,所述电极层的上表面与所述限高层接触的步骤,还包括以下步骤:
通过电镀使所述电极区域内形成所述电极层。
CN202310904519.1A 2023-07-21 2023-07-21 一种电阻结构的加工方法 Pending CN116844808A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310904519.1A CN116844808A (zh) 2023-07-21 2023-07-21 一种电阻结构的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310904519.1A CN116844808A (zh) 2023-07-21 2023-07-21 一种电阻结构的加工方法

Publications (1)

Publication Number Publication Date
CN116844808A true CN116844808A (zh) 2023-10-03

Family

ID=88168912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310904519.1A Pending CN116844808A (zh) 2023-07-21 2023-07-21 一种电阻结构的加工方法

Country Status (1)

Country Link
CN (1) CN116844808A (zh)

Similar Documents

Publication Publication Date Title
US20060174477A1 (en) Wiring board provided with a resistor and process for manufacturing the same
CN111642079B (zh) 柔性电路板的丝网印刷方法、制备方法及柔性电路板
CN116844808A (zh) 一种电阻结构的加工方法
US6428658B1 (en) Method for manufacturing magnetic head suspensions and method for inspecting metal substrates for magnetic head suspensions
JP2007095783A (ja) 貫通孔を有する厚膜の製造方法、及び貫通孔を有する厚膜
US20060096780A1 (en) Thin film circuit integrating thick film resistors thereon
US5090120A (en) Process for forming solder lands in a printed wiring board manufacturing method
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
CN111192733A (zh) 一种耐冲击晶片电阻器及其制作方法
KR100688404B1 (ko) 세라믹 그린 시트 제조 방법 및 세라믹 그린 시트를사용한 전자 부품 제조 방법
JPS59207651A (ja) 膜回路基板の製造方法
US5234745A (en) Method of forming an insulating layer on a printed circuit board
JPH0195588A (ja) 回路基板の製造方法
CN114900976B (zh) 一种高密度线路板对位焊接结构及生产方法
JP2003330161A (ja) 電子部品の製造方法およびその製造方法を用いた電子部品
JPS6355848B2 (zh)
JP3982655B2 (ja) 電子部品の製造方法
JP2007109852A (ja) 貫通孔を有する厚膜、及び貫通孔を有する厚膜の製造方法
JPS60105262A (ja) 厚膜集積回路
JPH07335411A (ja) チップ型抵抗ネットワーク
JPH04346492A (ja) 混成集積回路基板の製造方法
JPS6240458Y2 (zh)
JPS60208887A (ja) 厚膜多層回路基板
CN115243444A (zh) 一种改善单面fpc翘曲的过渡性结构及其制备工艺
JPH08316080A (ja) 高周波インダクタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination