JPH0195588A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0195588A JPH0195588A JP25414287A JP25414287A JPH0195588A JP H0195588 A JPH0195588 A JP H0195588A JP 25414287 A JP25414287 A JP 25414287A JP 25414287 A JP25414287 A JP 25414287A JP H0195588 A JPH0195588 A JP H0195588A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- ceramic molded
- layer
- molded body
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 title description 11
- 239000000919 ceramic Substances 0.000 claims abstract description 53
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 238000007639 printing Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 23
- 229910010293 ceramic material Inorganic materials 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 238000007650 screen-printing Methods 0.000 abstract description 11
- 238000001354 calcination Methods 0.000 abstract 1
- 238000007665 sagging Methods 0.000 description 6
- 239000002002 slurry Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はセラミックス基板を用いた回路基板の製造方法
に関する。
に関する。
(従来の技術)
現在、回路基板にはセラミックス基板が多く使用されて
おり、このセラミックス基板の表面に導体層を所定のパ
ターンで形成し、さらにこの導体層を覆ってセラミック
ス基板の正面に絶縁材料からなるオーバコート層を形成
して回路基板を構成している。
おり、このセラミックス基板の表面に導体層を所定のパ
ターンで形成し、さらにこの導体層を覆ってセラミック
ス基板の正面に絶縁材料からなるオーバコート層を形成
して回路基板を構成している。
従来、この回路基板を製造するためには、板形をなすセ
ラミックス成形体の表面にスクリーン印刷により導体ペ
ーストを所定パターンで印刷し、さらに同じくスクリー
ン印刷によりセラミックス成形体の表面に絶縁ペースト
を印刷して、全体を同時に焼成する方法が採用されてい
る。
ラミックス成形体の表面にスクリーン印刷により導体ペ
ーストを所定パターンで印刷し、さらに同じくスクリー
ン印刷によりセラミックス成形体の表面に絶縁ペースト
を印刷して、全体を同時に焼成する方法が採用されてい
る。
(発明が解決しようとする問題点)
しかしながら、このような従来の製造方法では、製品と
しての回路基板における導体層の抵抗値のバラツキの範
囲が導体層厚さ寸法を10p1抵抗値を10Ωであると
すると±40〜60%が限界であり、抵抗値のバラツキ
がこれ以上小さい高い精度を有する導体層を形成するこ
とができず、より高い精度の回路基板の実現という最近
の要求に応えることが困難であるという問題がある。そ
こで、抵抗値のバラツキを抑えるようにレーザ光により
導体層をトリミングすることが考えられるが、この場合
には導体層の巾寸法が不均一になるので、導体層をヒー
タとして用いる回路基板においては導体層による発熱の
分布が不均一になるので採用できない。そこで、導体層
をトリミングしないで抵抗値のバラツキを小さく抑制す
ることが要望されている。
しての回路基板における導体層の抵抗値のバラツキの範
囲が導体層厚さ寸法を10p1抵抗値を10Ωであると
すると±40〜60%が限界であり、抵抗値のバラツキ
がこれ以上小さい高い精度を有する導体層を形成するこ
とができず、より高い精度の回路基板の実現という最近
の要求に応えることが困難であるという問題がある。そ
こで、抵抗値のバラツキを抑えるようにレーザ光により
導体層をトリミングすることが考えられるが、この場合
には導体層の巾寸法が不均一になるので、導体層をヒー
タとして用いる回路基板においては導体層による発熱の
分布が不均一になるので採用できない。そこで、導体層
をトリミングしないで抵抗値のバラツキを小さく抑制す
ることが要望されている。
本発明は前記問題点を解決するためのもので、板の製造
方法を提供することを目的とするものである。
方法を提供することを目的とするものである。
[発明の構成]
(問題点を解決するための手段と作用)本発明の発明者
は回路基板においてセラミックス基板の表面に形成する
導体層の形成について種々研究を重ねてきたが、セラミ
ックス成形体の表面にスクリーン印刷により導体ペース
トを印刷する時に、印刷された導体ペースト層の側面に
ダレが発生し、このダレ部が導体層の抵抗値のバラツキ
を増大させる大きな要因であることを見出した。すなわ
ち、導体ペースト層の厚さ寸法の精度が高くとも、側面
にダレが発生すると抵抗値の精度が低下する。そこで、
発明者は導体層の抵抗値のバラツキを抑制するために導
体ペースト層のダレの発生を抑制することに着目し、こ
れを実現するために、導体ペーストを印刷する前にセラ
ミックス成形体の表面に導体ペースト層の周縁を規制す
る絶縁された凹部を設け、この四部に導体ペーストを印
刷して導体のバラツキを抑制する方法を見い出した。
は回路基板においてセラミックス基板の表面に形成する
導体層の形成について種々研究を重ねてきたが、セラミ
ックス成形体の表面にスクリーン印刷により導体ペース
トを印刷する時に、印刷された導体ペースト層の側面に
ダレが発生し、このダレ部が導体層の抵抗値のバラツキ
を増大させる大きな要因であることを見出した。すなわ
ち、導体ペースト層の厚さ寸法の精度が高くとも、側面
にダレが発生すると抵抗値の精度が低下する。そこで、
発明者は導体層の抵抗値のバラツキを抑制するために導
体ペースト層のダレの発生を抑制することに着目し、こ
れを実現するために、導体ペーストを印刷する前にセラ
ミックス成形体の表面に導体ペースト層の周縁を規制す
る絶縁された凹部を設け、この四部に導体ペーストを印
刷して導体のバラツキを抑制する方法を見い出した。
本発明の回路基板の製造方法はこの知見に基づいてなさ
れたもので、セラミックス材料によりセラミックス成形
体を成形する工程と、このセラミックス成形体の表面に
導体層を形成する部分を凹部とするとともに他の部分を
凸部とする凹凸面を形成する工程と、この凹凸面の凹部
に導体ペーストを印刷する工程と、前記セラミックス成
形体を焼成する工程とを具備してなることを特徴とする
ものである。
れたもので、セラミックス材料によりセラミックス成形
体を成形する工程と、このセラミックス成形体の表面に
導体層を形成する部分を凹部とするとともに他の部分を
凸部とする凹凸面を形成する工程と、この凹凸面の凹部
に導体ペーストを印刷する工程と、前記セラミックス成
形体を焼成する工程とを具備してなることを特徴とする
ものである。
以下本発明の回路基板の製造方法について説明する。
先ず、セラミックス粉末に有機成分を添加してスラへ作
成し、このスラリを使用してドクターブレード法により
第1図で示す板形をなすセラミックス成形体(グリーン
シート)1を作成する。
成し、このスラリを使用してドクターブレード法により
第1図で示す板形をなすセラミックス成形体(グリーン
シート)1を作成する。
次に、セラミックス成形体1の表面に、導体層を形成す
る部分を絶縁された四部とするとともに他の面を凸部と
する凹凸面を形成する。セラミックス成形体1の表面に
凹凸面を形成するためには、セラミックス成形体1の表
面に絶縁ペーストを印刷する方法が最も凹凸面を精度良
く且つ容易に形成することができる。この方法を第1図
について説明する。セラミックス成形体1の表面におけ
る所定パターンの導体層を形成する部分を除いて、セラ
ミックス成形体1の表面の全体(あるいは略全体)に絶
縁ペースト2をスクリーン印刷により面状に印刷する。
る部分を絶縁された四部とするとともに他の面を凸部と
する凹凸面を形成する。セラミックス成形体1の表面に
凹凸面を形成するためには、セラミックス成形体1の表
面に絶縁ペーストを印刷する方法が最も凹凸面を精度良
く且つ容易に形成することができる。この方法を第1図
について説明する。セラミックス成形体1の表面におけ
る所定パターンの導体層を形成する部分を除いて、セラ
ミックス成形体1の表面の全体(あるいは略全体)に絶
縁ペースト2をスクリーン印刷により面状に印刷する。
印刷する絶縁ペースト2としてはセラミックス成形体1
を形成するセラミックス材料を使用することが好ましい
。絶縁ペースト2の印刷する厚さ寸法は導体層の厚さ寸
法に対してやや小さく (薄く)する。このようにして
形成された絶縁ペースト2の層は、セラミックス基板1
の表面の導体層を形成する部分を凹部3とし、その他の
部分を凸部とする凹凸面である。すなわち、セラミック
ス成形体1の表面の導体層を形成する部分には絶縁ペー
スト2で囲まれた空間部が形成される。しかして、スク
リーン印刷により広い面積で絶縁ペースト2を印刷する
と、スクリーン印刷に使用するスキージがスクリーンに
置いである絶縁ペーストに広い面積で接触するために、
小さいパターンでペーストを印刷する場合に比して高い
寸法精度もって印刷することができる。このため、絶縁
ペースト2の層の厚さ寸法のバラツキが小さくその精度
が高い。例えば絶縁ペースト2の厚さ寸法が10.nの
場合にバラツキは±2pに範囲に納めることができる。
を形成するセラミックス材料を使用することが好ましい
。絶縁ペースト2の印刷する厚さ寸法は導体層の厚さ寸
法に対してやや小さく (薄く)する。このようにして
形成された絶縁ペースト2の層は、セラミックス基板1
の表面の導体層を形成する部分を凹部3とし、その他の
部分を凸部とする凹凸面である。すなわち、セラミック
ス成形体1の表面の導体層を形成する部分には絶縁ペー
スト2で囲まれた空間部が形成される。しかして、スク
リーン印刷により広い面積で絶縁ペースト2を印刷する
と、スクリーン印刷に使用するスキージがスクリーンに
置いである絶縁ペーストに広い面積で接触するために、
小さいパターンでペーストを印刷する場合に比して高い
寸法精度もって印刷することができる。このため、絶縁
ペースト2の層の厚さ寸法のバラツキが小さくその精度
が高い。例えば絶縁ペースト2の厚さ寸法が10.nの
場合にバラツキは±2pに範囲に納めることができる。
このことから絶縁ペースト2の層の凹部3の内側面には
ダレが発生せず、凹部の3の深さ(絶縁ペースト2の厚
さ)と巾の各寸法のバラツキが大変小さく高い寸法精度
を得ることができる。例えば凹部3の巾寸法(導体層の
巾)が150mである場合のバラツキは±10pである
。
ダレが発生せず、凹部の3の深さ(絶縁ペースト2の厚
さ)と巾の各寸法のバラツキが大変小さく高い寸法精度
を得ることができる。例えば凹部3の巾寸法(導体層の
巾)が150mである場合のバラツキは±10pである
。
次いで、第2図で示すようにセラミックス基板1の表面
に形成した絶縁ペースト2の層の凹部3にスクリーン印
刷により導体ペースト4を印刷する。つまり、セラミッ
クス成形体1の表面の導体層を形成する部分に導体ペー
スト4を所定パターンで印刷する。この場合、導体ペー
スト4は絶縁ペースト2の層の凹部3に充填するように
してセラミックス基板1の表面に印刷される。印刷され
た導体ペースト4の側面は凹部3の側面を形成する絶縁
ペースト2の壁に当接して、導体ペースト4の側面は凹
部3の側面に規制されるとともに、導体ペースト4の巾
寸法は凹部の巾寸法に規定される。ここで、絶縁ペース
ト2の凹部3の側面にはダレの発生が無く、また凹部3
の巾寸法の精度が高いために、印刷された導体ペースト
4の側面には絶縁ペースト2に阻止されてダレが発生せ
ず、また導体ペースト4の11寸法のバラツキが大変小
さく高い精度を得ることができる。例えば、導体ペース
ト4の巾寸法が150pである場合にバラツキは±10
4である。また、導体ペースト4の厚さが10.の場合
、厚さ寸法のバラツキは±2pである。このようにして
導体ペースト4を高い寸法精度をもって印刷することが
できる。
に形成した絶縁ペースト2の層の凹部3にスクリーン印
刷により導体ペースト4を印刷する。つまり、セラミッ
クス成形体1の表面の導体層を形成する部分に導体ペー
スト4を所定パターンで印刷する。この場合、導体ペー
スト4は絶縁ペースト2の層の凹部3に充填するように
してセラミックス基板1の表面に印刷される。印刷され
た導体ペースト4の側面は凹部3の側面を形成する絶縁
ペースト2の壁に当接して、導体ペースト4の側面は凹
部3の側面に規制されるとともに、導体ペースト4の巾
寸法は凹部の巾寸法に規定される。ここで、絶縁ペース
ト2の凹部3の側面にはダレの発生が無く、また凹部3
の巾寸法の精度が高いために、印刷された導体ペースト
4の側面には絶縁ペースト2に阻止されてダレが発生せ
ず、また導体ペースト4の11寸法のバラツキが大変小
さく高い精度を得ることができる。例えば、導体ペース
ト4の巾寸法が150pである場合にバラツキは±10
4である。また、導体ペースト4の厚さが10.の場合
、厚さ寸法のバラツキは±2pである。このようにして
導体ペースト4を高い寸法精度をもって印刷することが
できる。
次いで、第3図で示すように絶縁ペースト2の層と導体
ペースト4の層の表面の全体に、オーバコート層として
スクリーン印刷により絶縁ペースト5を面状に印刷する
。この絶縁ペースト5としては絶縁ペースト2と同じ材
料、すなわちセラミックス成形体1を形成するセラミッ
クス材料を使用する。印刷厚さ寸法はオーバコートとし
ての機能を得られる厚さである。
ペースト4の層の表面の全体に、オーバコート層として
スクリーン印刷により絶縁ペースト5を面状に印刷する
。この絶縁ペースト5としては絶縁ペースト2と同じ材
料、すなわちセラミックス成形体1を形成するセラミッ
クス材料を使用する。印刷厚さ寸法はオーバコートとし
ての機能を得られる厚さである。
その後で、セラミックス成形体1、絶縁ペースト2、導
体ペースト4および絶縁ペースト5の全体を同時に焼成
して一体化することにより回路基板を製造する。
体ペースト4および絶縁ペースト5の全体を同時に焼成
して一体化することにより回路基板を製造する。
このように製造した回路基板において、導体ペースト3
からなる導体層は、絶縁ペースト2からなる絶縁層によ
り規制されて側面にダレが発生せず且つ巾寸法が正確な
ために、その抵抗値のバラツキが大変小さく精度が高い
抵抗値を有している。雇えば導体層の厚さ寸法が10x
で抵抗値が10Ωの場合に、バラツキは±30〜50%
である。従って、導体層の抵抗値のバラツキは従来の±
60〜70%に比して10〜40%も向上でき、精度の
高い回路基板を得ることができる。
からなる導体層は、絶縁ペースト2からなる絶縁層によ
り規制されて側面にダレが発生せず且つ巾寸法が正確な
ために、その抵抗値のバラツキが大変小さく精度が高い
抵抗値を有している。雇えば導体層の厚さ寸法が10x
で抵抗値が10Ωの場合に、バラツキは±30〜50%
である。従って、導体層の抵抗値のバラツキは従来の±
60〜70%に比して10〜40%も向上でき、精度の
高い回路基板を得ることができる。
なお、本発明の製造方法において、セラミックス成形体
の表面に導体層を形成する部分を絶縁された凹部とする
とともに他の面を凸部とする凹凸面を形成し、この凹部
に導体ペーストを印刷する方法としては、セラミックス
成形体の表面に絶縁ペーストを印刷し、この絶縁ペース
トの凹部に導体ペーストを印刷する方法の他に次に述べ
る方法がある。セラミックス成形体の表面にプレス加工
により導体層のパターンに応じて凹部を直接形成し、こ
の成形体の凹部に導体ペーストを印刷する方法がある。
の表面に導体層を形成する部分を絶縁された凹部とする
とともに他の面を凸部とする凹凸面を形成し、この凹部
に導体ペーストを印刷する方法としては、セラミックス
成形体の表面に絶縁ペーストを印刷し、この絶縁ペース
トの凹部に導体ペーストを印刷する方法の他に次に述べ
る方法がある。セラミックス成形体の表面にプレス加工
により導体層のパターンに応じて凹部を直接形成し、こ
の成形体の凹部に導体ペーストを印刷する方法がある。
また、セラミックス成形体の表面に、導体層パターンに
応じた打抜き部を有するセラミックスシートを積層して
熱圧着法により成形体に固定し、セラミックスシートの
内抜き部を凹部として導体ペーストを印刷する方法があ
る。これらの方法を採用して回路基板を製造しても同様
な効果を奏することができる。
応じた打抜き部を有するセラミックスシートを積層して
熱圧着法により成形体に固定し、セラミックスシートの
内抜き部を凹部として導体ペーストを印刷する方法があ
る。これらの方法を採用して回路基板を製造しても同様
な効果を奏することができる。
(実施例)
本発明の一実施例を説明する。
重量比でA120393%、5i025%。
Mg01%、Ca11%よりなる白素地にCr2O3,
TiO2を黒化剤として添加し、これを溶剤、可塑剤、
バインダなどと共にボールミルで混合して泥状のスラリ
ーを得た。
TiO2を黒化剤として添加し、これを溶剤、可塑剤、
バインダなどと共にボールミルで混合して泥状のスラリ
ーを得た。
次にスラリーを約20000cpsに粘度調整して、こ
れを使用してドクタブレード法により厚さ寸法0.4+
no+±0.02mmの板状のセラミックス成形体(グ
リーンシート)を形成した。
れを使用してドクタブレード法により厚さ寸法0.4+
no+±0.02mmの板状のセラミックス成形体(グ
リーンシート)を形成した。
次いで、このセラミックス成形体の表面上に、導体パタ
ーン部のみを印刷せず、他の部分の全面を印刷するよう
にパターン化されたスクリーンを使用して絶縁ペースト
を印刷した。この印刷の条件は次の通りである。絶縁ペ
ーストは粘度30万cpsでセラミックス成形体と同じ
Aノ203を主成分とするものである。スクリーンとワ
ーク台との平行度±304 、スクリーンとワーク台と
の間隔707a±10p1スキ一ジスピード600II
ll/分。ペースト塗布厚さ寸法の目標は12aである
。
ーン部のみを印刷せず、他の部分の全面を印刷するよう
にパターン化されたスクリーンを使用して絶縁ペースト
を印刷した。この印刷の条件は次の通りである。絶縁ペ
ーストは粘度30万cpsでセラミックス成形体と同じ
Aノ203を主成分とするものである。スクリーンとワ
ーク台との平行度±304 、スクリーンとワーク台と
の間隔707a±10p1スキ一ジスピード600II
ll/分。ペースト塗布厚さ寸法の目標は12aである
。
この絶縁ペーストに印刷で形成された凹部の深さ寸法は
、10箇所測定で12x±4pであった。
、10箇所測定で12x±4pであった。
印刷した絶縁ペーストを乾燥した後、絶縁ペーストの凹
部に導体ペーストをスクリーン印刷により印刷した。こ
の印刷の条件は次の通りである。
部に導体ペーストをスクリーン印刷により印刷した。こ
の印刷の条件は次の通りである。
導体ペーストは白金とタングステンの成分と溶剤からな
るペーストを用いた。スクリーンとワーク台との平行度
±30p1スクリーンとワーク台との間隔80.n±5
t!M、スキージスピード900■/分。これにより印
刷した導体ペーストの塗布厚さ寸法は154±2−であ
り、所望とする寸法精度の印刷を行なえた。なお、導体
ペーストのパターンは巾寸法150/1111.長さ寸
法4.5IIIIllの直線のパターンをジグザグに連
続したもので、全体の展開長さ寸法は約17II111
である。
るペーストを用いた。スクリーンとワーク台との平行度
±30p1スクリーンとワーク台との間隔80.n±5
t!M、スキージスピード900■/分。これにより印
刷した導体ペーストの塗布厚さ寸法は154±2−であ
り、所望とする寸法精度の印刷を行なえた。なお、導体
ペーストのパターンは巾寸法150/1111.長さ寸
法4.5IIIIllの直線のパターンをジグザグに連
続したもので、全体の展開長さ寸法は約17II111
である。
さらに、絶縁ペースト層および導体ペースト層の表面全
体にアルミナ絶縁ペーストをスクリーン印刷により印刷
した。
体にアルミナ絶縁ペーストをスクリーン印刷により印刷
した。
最後にセラミックス成形体と各ペーストの全体を同時に
焼成した。この焼成の条件は弱還元性雰囲気、温度15
50℃±20℃である。
焼成した。この焼成の条件は弱還元性雰囲気、温度15
50℃±20℃である。
焼成後の導体層の厚さ寸法は12.n±1pであり、こ
の抵抗値は20Ω±0.8Ωであり、寸法精度及び抵抗
値精度の両方共に高い精度が得られた。
の抵抗値は20Ω±0.8Ωであり、寸法精度及び抵抗
値精度の両方共に高い精度が得られた。
なお、本発明はセラミックス基板に導体層を形成した回
路基板を対象として広い用途に適用できる。
路基板を対象として広い用途に適用できる。
[発明の効果コ
以上説明したように本発明の回路基板の製造方法によれ
ば、セラミックス基板に抵抗値のバラツキが大変小さい
高い精度を持つ導体層を形成した回路基板を得ることが
できる。
ば、セラミックス基板に抵抗値のバラツキが大変小さい
高い精度を持つ導体層を形成した回路基板を得ることが
できる。
第1図ないし第3図は本発明の回路基板の製造方法の一
実施例においてセラミックス成形体にペーストを印刷す
る工程を示す説明図である。 1・・・セラミックス成形体、2・・・絶縁ペースト、
3・・・凹部、4・・・導体ペースト、5・・・絶縁ペ
ースト。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 ・第3図
実施例においてセラミックス成形体にペーストを印刷す
る工程を示す説明図である。 1・・・セラミックス成形体、2・・・絶縁ペースト、
3・・・凹部、4・・・導体ペースト、5・・・絶縁ペ
ースト。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 ・第3図
Claims (4)
- (1)セラミックス材料によりセラミックス成形体を成
形する工程と、このセラミックス成形体の表面に導体層
を形成する部分を凹部とするとともに他の部分を凸部と
する凹凸面を形成する工程と、この凹凸面の凹部に導体
ペーストを印刷する工程と、前記セラミックス成形体を
焼成する工程とを具備してなることを特徴とする回路基
板の製造方法。 - (2)凹凸面はセラミックス成形体の表面に印刷した絶
縁ペーストで形成したものである特許請求の範囲第1項
記載の回路基板の製造方法。 - (3)凹凸面はセラミックス成形体の表面に直接形成し
たものである特許請求の範囲第1項記載の回路基板の製
造方法。 - (4)凹凸面はセラミックス成形体の表面にセラミック
スシートを積層して形成したものである特許請求の範囲
第1項載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25414287A JPH0195588A (ja) | 1987-10-08 | 1987-10-08 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25414287A JPH0195588A (ja) | 1987-10-08 | 1987-10-08 | 回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0195588A true JPH0195588A (ja) | 1989-04-13 |
Family
ID=17260804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25414287A Pending JPH0195588A (ja) | 1987-10-08 | 1987-10-08 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0195588A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184399A (en) * | 1990-06-29 | 1993-02-09 | Kabushiki Kaisha Toshiba | Method of manufacturing circuit board |
US6601296B1 (en) * | 1999-07-06 | 2003-08-05 | Visteon Global Technologies, Inc. | Multi-shot injection molding process for making electrical connectors and three-dimensional circuits |
JP2008028333A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
JP2013038415A (ja) * | 2011-08-05 | 2013-02-21 | Samsung Electro-Mechanics Co Ltd | 薄膜電極セラミック基板及びその製造方法 |
JP2013191899A (ja) * | 2010-01-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 多層セラミック回路基板及び製造方法 |
-
1987
- 1987-10-08 JP JP25414287A patent/JPH0195588A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184399A (en) * | 1990-06-29 | 1993-02-09 | Kabushiki Kaisha Toshiba | Method of manufacturing circuit board |
US5286927A (en) * | 1990-06-29 | 1994-02-15 | Kabushiki Kaisha Toshiba | Method of manufacturing circuit board and circuit board itself manufactured by said method |
US6601296B1 (en) * | 1999-07-06 | 2003-08-05 | Visteon Global Technologies, Inc. | Multi-shot injection molding process for making electrical connectors and three-dimensional circuits |
JP2008028333A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
JP4749966B2 (ja) * | 2006-07-25 | 2011-08-17 | 三菱電機株式会社 | プリント配線板の製造方法 |
JP2013191899A (ja) * | 2010-01-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 多層セラミック回路基板及び製造方法 |
JP2013038415A (ja) * | 2011-08-05 | 2013-02-21 | Samsung Electro-Mechanics Co Ltd | 薄膜電極セラミック基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0195588A (ja) | 回路基板の製造方法 | |
JP4099756B2 (ja) | 積層基板 | |
JP2006108529A (ja) | セラミックス多層基板およびその製造方法 | |
JPH10189305A (ja) | 角板型チップ抵抗器及びその製造方法 | |
JP2003158376A (ja) | セラミックス多層基板の製造方法 | |
JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
JPH03268478A (ja) | 電子回路及びその製法 | |
JPH06244559A (ja) | セラミックス多層基板の製造方法 | |
JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
JPH0193302A (ja) | セラミックス基板の製造方法 | |
JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
JP2023151388A (ja) | 多数個取りセラミック基板、及びその製造方法 | |
JPH0563373A (ja) | 電力用ハイブリツドicの構造 | |
JPH0828579B2 (ja) | セラミツク多層基板の製造方法 | |
JP4400247B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2917837B2 (ja) | セラミックス基板の製造方法 | |
JPS6119102A (ja) | 厚膜印刷基板の製造方法 | |
JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
JPS62102596A (ja) | 多層配線セラミツク基板の製造法 | |
JPH0579198B2 (ja) | ||
JPH09139555A (ja) | セラミック基板とその製造装置 | |
JPH0563365A (ja) | 焼結多層基板の構造 | |
JP2003101224A (ja) | セラミック多層基板の製造方法 | |
JP2004335508A (ja) | セラミック配線基板の製造方法 |