KR20050002644A - 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치 - Google Patents

결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치 Download PDF

Info

Publication number
KR20050002644A
KR20050002644A KR1020040050203A KR20040050203A KR20050002644A KR 20050002644 A KR20050002644 A KR 20050002644A KR 1020040050203 A KR1020040050203 A KR 1020040050203A KR 20040050203 A KR20040050203 A KR 20040050203A KR 20050002644 A KR20050002644 A KR 20050002644A
Authority
KR
South Korea
Prior art keywords
film
light intensity
thin film
laser beam
semiconductor thin
Prior art date
Application number
KR1020040050203A
Other languages
English (en)
Other versions
KR101040463B1 (ko
Inventor
쥬몬지마사유키
오가와히로유키
마츠무라마사키요
히라마츠마사토
기무라요시노부
타니구치유키오
가토도모야
Original Assignee
가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003193779A external-priority patent/JP2005032831A/ja
Priority claimed from JP2004093200A external-priority patent/JP4524413B2/ja
Application filed by 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 filed Critical 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Publication of KR20050002644A publication Critical patent/KR20050002644A/ko
Application granted granted Critical
Publication of KR101040463B1 publication Critical patent/KR101040463B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y10T117/1008—Apparatus with means for measuring, testing, or sensing with responsive control means

Abstract

기판의 입사 표면에 대해 최적화된 광 강도와 분포를 갖는 레이저 빔을 설계할 수 있고, 기타의 바람직하지 않은 조직 영역의 생성을 억제하면서 의도하는 결정화된 조직을 형성할 수 있으며, 저온 처리, 결정화 장치, 박막 트랜지스터 및 표시 장치에 대한 요구를 충족시킬 수 있는 결정화 방법이 제공된다. 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시킬 때, 단조 증가 및 단조 감소를 주기적으로 반복하고 상기 비단결정 반도체를 용융시키는 광 강도 분포를 지닌 광 강도의 광 빔을 상기 비단결정 반도체 박막에 조사한다. 또한, 상기 비단결정 반도체 막의 레이저 빔 입사 표면에는 적어도 산화 실리콘 막이 구비되어 있다.

Description

결정화 방법, 결정화 장치, 처리대상 기판, 박막 트랜지스터 및 표시 장치{CRYSTALLIZATION METHOD, CRYSTALLIZATION APPARATUS, PROCESSED SUBSTRATE, THIN FILM TRANSISTOR AND DISPLAY APPARATUS}
본 발명은 비단결정(non-single-crystal) 반도체 박막의 표면층 부분에 전계효과 트랜지스터(field effect transistor)를 제조하는 기술, 전계효과 트랜지스터를 제조하는데 사용되는 단결정 또는 다결정 반도체 박막 기판, 전계효과 트랜지스터가 포함되는 액정 또는 유기 EL 또는 정보 처리 장치 등의 전자 장치와 같은 표시 장치의 제조에 적합한 결정화 방법, 결정화 장치, 박막 트랜지스터 및 표시 장치에 관한 것이다.
액정 표시 유닛과 같은 표시 장치는 유리 기판 상에 형성된 비정질 반도체 막에 형성된다. 구체적으로, 액정 표시 장치의 표시 모드로서, 개별 화소를 스위칭하는 액티브 매트릭스 방식이 현재 채택되고 있으며, 화소 스위칭 소자로서 비정질 실리콘 박막 트랜지스터(a-Si TFT)가 주로 사용되고 있다. IT 시장의 확대로 인해 처리될 정보는 디지털화되고 속도의 향상이 이루어져야 하므로, 이러한 정보를 표시하는 표시 장치에는 높은 성능이 요구되고 있다. 이러한 요구를 충족시키기 위한 수단으로서, 개별 화소의 스위칭 트랜지스터를 결정 영역 상에 형성하여 스위칭 속도가 증대됨으로써, 화상 품질이 향상된다.
또한, 각 화소의 데이터를 처리하는 회로를 내장함으로써 소형화가 가능해진다.
액정 표시 장치(LCD)의 기술 발전에 있어서, 1. 고해상도의 구현, 2. 높은 개구수의 구현, 3. 무게의 감소, 4. 단가의 감소 등을 목표로 하여 연구가 집중적으로 전개되고 있다. 이러한 성능을 구현하기 위하여, 다결정 반도체 박막 트랜지스터(Poly-Si TFT)를 이용하는 기술이 전면에 대두되었다. Poly-Si TFT는 a-Si TFT에 비해 2자리수 이상의 높은 이동도를 가지므로, 소자 크기가 축소될 수 있고, 집적회로가 형성될 수 있다. 그러므로, 구동 회로 또는 수치 연산 회로가 LCD 상에 장착될 수도 있다.
이하, 도 12a 내지 도 12d를 참조하여 종래 기술에 따른 엑시머 레이저 결정화 방법을 기초로 한 다결정 반도체 박막 트랜지스터를 제조하기 위한 방법에 대해설명할 것이다. 예를 들어, 도 12a에 도시된 바와 같이, 유리 기판(101) 상에 하부 보호막(예를 들어, SiO2막, SiN 막, SiN/SiO2적층막 등)(102)과 비정질 실리콘 박막(103)이 적층된다. 그 다음, 도 12b에 도시된 바와 같이, 광학계에 의해 빔이 사각형 형태 또는 직사각형 형태로 형상이 만들어지는 엑시머 레이저(XeCl, KrF 등)(104)는 비정질 실리콘 박막의 표면을 조사하는데 사용된다. 다음으로, 상기 비정질 실리콘 박막(103)은 엑시머 레이저(104)의 조사 및 가열에 의해 50 내지 100 나노초(nano second)의 매우 짧은 시간 동안 용융 및 응고 공정을 거쳐서 비정질 조직에서 다결정 조직으로 변환된다. 비정질 실리콘 막(103)의 전체 표면이 화살표(105)로 표시되는 방향으로 상기 엑시머 레이저(104)에 의해 주사 및 가열될 때, 도 12c에 도시된 바와 같은 그러한 다결정 실리콘 박막(106)이 형성된다.
위에서 설명한 공정은 엑시머 레이저 어닐링 기술(이하, ELA 방법으로 부르기로 함)로 불리운다. 상기 ELA 방법은 유리와 같이 낮은 용융점을 갖는 재료로 만들어진 기판 상에 고품질의 다결정 박막을 제조할 때 사용된다. 이러한 점들과 관련하여, 그 상세한 사항은 예를 들어, Nikkei Microdevices, separate-volume Flat panel Display 1999(Nikkei Business Publications, Inc., 1998, pp. 132-139)에 설명되어 있다.
도 12d에 도시된 박막 트랜지스터는 도 12c에서 설명되는 다결정 실리콘 박막(106)을 이용하여 제조된다. 이러한 TFT의 다결정 실리콘 박막(106) 상에는 막 형성에 의해 SiO2막과 같은 게이트 절연막(107)이 구비되어 있다. 또한, 소스 불순물 주입 영역(108)과 드레인 불순물 주입 영역(109)이 구비된다. 게이트 절연막 상에는 게이트 전극(110)이 구비되고, 보호막(111)이 형성되며, 소스 전극(113)과 드레인 전극(114)이 형성된다. 소스와 드레인 사이의 전류를 게이트 전극의 전압에 의해 제어할 수 있는 상기 TFT는 위에서 설명된 공정에 의해 완성된다.
그러나, 이러한 ELA 방법에 의해 얻어지는 결정의 입자 크기는 대략 0.1 ㎛이다. 그러므로, 이러한 결정화된 영역에 형성되는 박막 트랜지스터(TFT)의 경우에는, 하나의 박막 트랜지스터의 채널 영역에 많은 결정 입자 경계가 존재한다. 그 결과, 상기 트랜지스터는 40 내지 60 cm2/Vs의 이동도와 대략 107의 온/오프 전류비를 가지며, 이것은 단결정 Si에 형성된 MOS 트랜지스터보다 매우 우수한 것이다. 결정 입자 경계의 개수의 불균일로 인해 각 박막 트랜지스터의 특성에 불규칙성이 발생하며, 특히, 이러한 트랜지스터는 하나의 화면에서 균일한 표시를 요구하는 표시 장치에 적합하지 않은 문제가 있다.
또한, TFT의 성능을 향상시키기 위하여, ELA 방법에서 진화한 방법으로서 다결정 실리콘을 단결정화시키는 기술인 "위상 변조 엑시머 레이저 결정화 방법"이 보고되었다. 상기 위상 변조 엑시머 레이저 결정화 방법에서는, 도 2c에 도시된 빔 프로파일(B)을 제어함으로써 위치가 제어될 수 있는 횡방향으로 성장한 Si 결정 입자(r2)가 생성될 수 있다. 이러한 위상 변조 엑시머 레이저 결정화 방법에 관한 논문으로서, 예를 들어, The 9th International Display Workshops(IDW'02) Proceedings pp. 263-266이 있다. 위상 변조 엑시머 레이저 결정화 방법에서는,제어된 빔 프로파일을 이용함으로써 횡방향으로 성장한 Si 결정 입자의 형성이 촉진된다. 일반적인 ELA 방법으로는, 비록 예를 들어, 빔 프로파일의 상관관계에 관한 Journal of Applied Physics Vol. 88, No. 9, 1 Nov 2000, pp. 4994-4999가 있지만, 후자에서는 빔 프로파일이 제어되지 않으므로, 이들 논문 간에는 큰 차이가 있다.
상기 TFT를 단결정 입자로 형성함으로써 결정 입자 경계의 불리한 영향 없이도 TFT 특성이 크게 향상되므로, 프로세서, 메모리, 센서 등의 기능 소자를 형성할 수 있다. 이러한 결정화 방법으로서, W. Yeh and Matsumura, Jpn. Appl. Phys. Vol. 41 (2002) 1909에 설명된 결정화 방법 또는 Japan Society of Applied Physics, the 63rd academic lecture in autumn 2002, preliminary manuscript correction 2, p. 779, 26a-G-2, Masato Hiramatsu and et. al.에 설명된 결정화 방법이 있다.
W. Yeh에 의한 전자의 참고자료는 SiON/SiO2막으로 형성된 캡 막 또는 SiO2막으로 형성된 캡 막을 설명하고 있다. 0.8 J/cm2의 영향도(fluence)를 갖는 위상 변조 레이저 빔은 이러한 캡을 통해 비정질 실리콘 막에 조사된다. 결정 입자를 상기 캡 막에 평행한 방향으로 횡방향 성장시킴으로써 비정질 실리콘 막을 결정화시키기 위한 방법이 설명되어 있다.
또한, Hiramatsu에 의한 후자의 참고자료는 가열되는 기판을 갖는 SiO2막으로 형성되는 캡 막을 통해 비정질 실리콘 막으로 균일화되는 위상 변조 레이저 빔의 조사를 설명하고 있다. 비정질 실리콘 막의 용융된 영역이 횡방향으로 결정 성장될 수 있도록 하는 방법이 설명되어 있다.
그러나, 상기 종래의 위상 변조 엑시머 레이저 결정화 방법을 이용하여 상기 실리콘 막이 결정화될 때, 아래의 문제가 발생한다. 도 2d에 도시된 바와 같이, 횡방향으로 성장한 Si 결정 입자(r2) 뿐만 아니라 그 바깥쪽의 다결정 입자(r3)가 생성되며, 중앙에는 미세 결정 입자(r4)가 생성되며, 결정 입자 파괴 영역(r5)이 또한 생성된다. 이것은 광 강도 분포가 최적화되어 있지 않기 때문이다.
상기 위상 변조 엑시머 레이저 결정화 방법에 의해 결정화된 조직을 실제로 관찰하면, 큰 입자 크기를 갖는 단결정화 영역(r2)이 생성되지만, 원하지 않는 다른 셀(r4 및 r5)도 생성된다.
또한, W. Yeh에 의한 참고자료에 설명된 방법은 결정 입자 크기 10 ㎛보다 작지 않은 큰 입자 크기를 갖는 결정 입자를 얻을 수 있다. 그러나, 일부의 경우에는 큰 입자 크기를 갖도록 성장된 결정 입자 근처에 작은 결정 크기를 갖는 미세 결정 입자가 생성될 수도 있으며, 전체 막 조직으로서 모두 큰 입자 크기를 갖는 결정 입자를 상대적으로 균일하게(즉, 조밀하게) 형성하고자 하는 요구가 있다.
또한, W. Yeh에 의한 참고자료와 Hiramatsu에 의한 참고자료에 설명된 방법에서는, 결정 입자의 입자 크기를 증대시키기 위하여 기판의 온도에 대해 저온 또는 통상의 온도 처리에 대한 요구가 있다. 예를 들어, 도 31에 도시된 통상의 결정화 장치(300)에서는, 마운트 베이스(206)에 포함된 히터(301)를 이용하여 고온 영역에서 기판(5)을 가열하면서 레이저 빔(250)이 조사된다. 상기 히터(301)는 제어기(303)에 의해 제어되는 전원 공급 장치(302)로부터 전원을 받아들이며, 상기 기판(5)을 300 내지 750℃의 온도 영역으로 가열시키는 용량을 가진다.
일부의 경우, 상기 기판 가열 온도는 예를 들어, 500℃를 초과할 수도 있다. 따라서, 범용 유리(예를 들어, 소다 유리) 또는 플라스틱은 가열로 인해 변환 또는 변형되기 쉬우며, 이러한 범용 유리를 액정 표시 장치(LCD)의 기판으로 채택하기 위해서는 저온 처리가 필수조건이다. 또한, 대화면 LCD에서는 그 무게를 감소하고자 하는 강한 요구가 있으므로, 기판의 평판 두께를 감소시키는 경향이 있으며, 가열로 인해 변형이 발생하기 쉽다. 따라서, 얇은 기판의 평탄도를 확보하기 위하여 상기 저온 처리가 필수조건이다.
본 발명의 목적은 기판의 입사 표면에 대해 최적화된 광 강도 및 분포를 갖는 펄스 레이저 빔(이하, "레이저 빔"은 펄스 레이저 빔을 의미함)을 설계할 수 있고, 기타 원하지 않는 조직 영역의 발생을 억제하면서 의도하는 결정화된 조직을 형성할 수 있으며, 저온 처리에 대한 요구를 충족시킬 수 있는 결정화 방법 및 장치, 박막 트랜지스터 및 표시 장치를 제공하는 것이다.
도 1은 본 발명에 따른 결정화 장치의 실시예를 나타낸 구성 블록도.
도 2a는 빔 프로파일(A)을 나타낸 도면.
도 2b는 빔 프로파일(A)을 갖는 레이저 빔 조사에 의해 형성된 결정화 조직을 개략적으로 나타낸 평면도.
도 2c는 빔 프로파일(B)을 나타낸 도면.
도 2d는 빔 프로파일(B)을 갖는 레이저 빔 조사에 의해 형성된 결정화 조직을 개략적으로 나타낸 평면도.
도 3은 온도, 광 강도 및 조직의 정성적 관계를 나타낸 상태도.
도 4a 및 4b는 본 발명에 따른 반도체 소자를 제조할 때의 공정을 설명하기 위한 단면도.
도 5a는 빔 프로파일(C)을 나타낸 도면.
도 5b는 빔 프로파일(C)을 갖는 레이저 빔의 조사에 의해 형성되는 결정화 조직을 개략적으로 나타낸 평면도.
도 6은 기판 온도, 레이저 영향도(fluence) 및 조직의 정량적 관계를 나타낸상태도.
도 7a는 결정화에 관한 시뮬레이션 결과와 실제 결과를 나타낸 빔 프로파일 특성도.
도 7b는 레이저 조사 영역의 비정질 Si 및 결정 Si를 표현하는 SEM 이미지를 도시한 도면.
도 8a는 횡방향 성장, 막 파괴(film breaking) 및 레이저 영향도 간의 관계를 나타낸 특성도.
도 8b는 횡방향 성장 공정의 Si 박막의 SEM 이미지를 나타낸 도면.
도 9a, 9b 및 9c는 위상 시프터의 일부를 개략적으로 나타낸 단면도, 상기 위상 시프터를 이용하여 형성된 빔 프로파일 특성도 및, 프로파일을 갖는 레이저 빔의 조사에 의해 횡방향으로 성장한 결정화 조직의 반복 패턴을 나타낸 SEM 이미지를 도시한 도면.
도 10a 내지 10f는 빔 프로파일의 변형을 각각 나타낸 도면.
도 11은 표시 장치의 개략적인 사시도.
도 12a 내지 12d는 반도체 소자를 제조할 때의 공정을 설명하기 위한 단면도.
도 13a, 13b 및 13c는 위상 시프터와 기판을 나타낸 도면, 위상 시프터를 통과한 균일화된 레이저 빔의 광 강도 분포를 나타낸 도면 및, 레이저 빔의 광 강도 분포를 3차원적으로 나타낸 도면.
도 14a는 위상 변조된 레이저 빔의 기판 상에서의 광 강도 분포를 개략적으로 나타낸 도면.
도 14b는 펄스 레이저 빔의 단일샷(single shot) 조사에 의해 결정화된 샘플을 표현하는 주사형 전자현미경(SEM) 이미지를 나타낸 도면.
도 15는 본 발명에 따른 결정화 장치의 개요를 나타낸 구성 블록도.
도 16은 본 발명의 따른 장치의 광학계를 나타낸 내부 투시 블록도.
도 17은 본 발명과 관련된 적층 구조를 설명하기 위한 단면도.
도 18은 본 발명의 효과를 나타내는 SEM 이미지를 나타낸 도면.
도 19는 본 발명의 효과를 나타낸 특성도.
도 20은 본 발명의 효과를 나타낸 특성도.
도 21은 본 발명의 효과를 나타낸 특성도.
도 22는 도 15의 다른 실시예를 설명하기 위한 구성 블록도.
도 23은 본 발명의 효과를 나타낸 특성도.
도 24는 본 발명의 효과를 나타낸 특성도.
도 25는 본 발명의 효과를 나타낸 특성도.
도 26a는 광 강도 분포도.
도 26b는 세코-에칭(Secco-etching) 후의 샘플의 SEM 이미지를 나타낸 도면.
도 26c는 세코-에칭 후의 샘플의 SEM 이미지를 나타낸 도면.
도 27은 본 발명의 효과를 설명하기 위한 모식도.
도 28은 본 발명의 효과를 나타낸 특성도.
도 29a는 대형 결정입자를 밀집되게 배열한 샘플의 SEM 이미지를 나타낸 도면.
도 29b는 도 29a의 샘플 일부를 확대하여 나타낸 SEM 이미지를 도시한 도면.
도 29c는 도 29b에 설명된 샘플에 조사되는 레이저 빔의 광 강도 분포도.
도 30은 본 발명의 실시예에 따른 박막 트랜지스터를 나타낸 단면도.
도 31은 종래 장치의 개요를 나타낸 구성 블록도.
도 32a는 위상 시프터와 기판을 나타낸 도면.
도 32b는 평행 펄스 레이저 빔이 위상 시프터를 통과한 후의 광 강도 분포를 나타낸 도면.
도 33은 비정질 실리콘막의 막 두께(nm)와 결정 입자의 횡방향 성장 거리 간의 관계를 나타낸 특성도.
도 34는 비정질 실리콘막의 막 두께(nm)와 캡 막(cap film)의 막 두께(nm) 간의 관계를 나타낸 특성도.
상기 목적을 달성하기 위하여, 본 발명은 아래의 구조를 가진다. 횡방향 성장이 시작되는 레이저 빔 강도(JL), 입력될 수 있는 레이저 빔 강도(JB)는 미리 검사된다. 빔 프로파일은 기판 표면과 동일한 표면 상에서 측정된다. 빔 프로파일은 예를 들어, 삼각 파형과 같이 단조 증가와 단조 감소를 갖는 파형을 갖도록 설정되어 최소 레이저 강도는 JL보다 작지 않게 되고 최대 레이저 빔 강도는 JB보다 작아진다. 이 때, JL이 얻어지는 위치는 결정화 시작점이 되므로, 결정 위치가 정의될 수 있다.
본 발명에 따른 결정화 방법은 비단결정 반도체 막의 조사 영역에서 소정 간격으로 단조 증가와 단조 감소를 주기적으로 반복하는 광 강도 분포를 갖는 레이저 빔을 비단결정 반도체 박막에 조사한다. 상기 레이저 빔을 조사할 때, 광 강도 분포에 대해서는, 비단결정 반도체 막을 용융시켜서 횡방향으로 성장하도록 하는 광 강도와 동일하거나 그 보다 위의 광 강도가 최소값인 것으로 가정한다. 또한, 횡방향으로 성장한 결정 입자에 파괴를 일으키는 광 강도보다 더 낮은 광 강도가 최대값인 것으로 가정한다. 이것이 본 발명의 특징이다. 이러한 광 강도 분포를 갖는 레이저 빔을 조사함으로써, 상기 결정 입자는 파괴되지 않고 안정적으로 횡방향으로 성장한다. 따라서, 박막 트랜지스터에 적합한 균일한 크기를 갖는 큰 결정 입자 조직(도 3의 영역 3)이 된다.
또한, 광 강도 분포의 최소값은 비단결정 반도체 박막이 용융된다는 것에 특징이 있다. 이러한 광 강도 분포를 갖는 레이저 빔을 조사함으로써, 비단결정 반도체 박막의 조직은 모두 결정화되어 다결정 조직(도 3의 영역 2)으로 된다.
또한, 광 강도 분포의 최대값은, 광 강도 분포의 최소값이 비단결정 반도체 막을 용융시키는 광 강도보다 더 낮고, 횡방향으로 성장한 결정 입자에서 파괴를 일으키는 광 강도보다 더 낮은 광 강도 범위에 있다는 점에 특징이 있다. 이러한 광 강도 분포를 갖는 레이저 빔을 조사함으로써, 다결정 조직과 비정질 조직(도 3의 영역 1 및 2)의 비율은 임의로 변화될 수 있다.
광 강도의 최대값과 최소값은 적어도 비단결정 반도체 박막의 막 두께와 온도의 조건에 따라 설정된다. 예를 들어, 500℃의 기판 온도 조건 하에서, 도 9b에 도시된 빔 프로파일(B)을 설정하는 것이 가능하다. 도 9b에 도시된 빔 프로파일(B)은 규격화된 치수 없는 지수(standardized dimensionless index)인 수직축에 대한 광 강도를 갖는 점에 주목해야 한다. 상기 규격화된 광 강도 지수는 실제 단위(J/cm2)을 갖는 레이저 영향도로 변환될 수 있다. 예를 들어, 광 강도 지수를 평균 레이저 영향도(J/cm2)로 곱함으로써 각 위치에서 광 강도 지수는 레이저 영향도(J/cm2)로 변환될 수 있다.
본 발명에 따르면, 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시키는 결정화 장치가 제공되며, 상기 결정화 장치는 레이저 광원; 비단결정 반도체 박막을 갖는 기판이 그 위에 장착되는 마운트 베이스; 상기 레이저 광원과 상기 기판 사이에 삽입되어 기판의 입사 표면에 대한 광 강도 분포를 변조시키는 공간 강도변조 광학 소자; 상기 레이저 빔을 이용하여 기판의 입사 표면에 대한 레이저 빔의 강도와 분포를 측정하기 위한 수단(빔 프로파일 측정 소자); 조사 영역에서 소정의 간격으로 단조 증가와 단조 감소가 주기적으로 반복되고, 레이저 빔의 미리 설정된 강도와 분포를 목표로 설계할 때, 광 강도 분포의 최소값은 비단결정 반도체 박막이 용융되는 광 강도를 초과하는 값이며, 횡방향으로 성장한 결정 입자가 파괴되는 광 강도보다 더 낮은 광 강도 최대값인 광 강도 분포를 설계하기 위한 수단; 및, 측정된 광 강도와 분포가 미리 설정된 목표와 일치하도록 하기 위하여, 상기 공간 강도 변조 광학 소자에 의해 변조된 레이저 빔을 기판의 입사 표면에 안내하기 위한 수단을 포함한다.
상기 측정 수단은 기준 광 빔이 입사하는 입사 표면 상에 형광면을 가지며, 기판의 입사 표면과 실질적으로 거의 동일한 레벨로 배치되어 있는 상기 형광면에 의해 측정이 이루어지는 것이 바람직하다.
상기 공간 강도 변조 광학 소자는 이후에 설명될 위상 시프터(phase shifter)를 포함하는 균일화용 광학계를 사용하는 것이 바람직하다. 상기 균일화용 광학계는 한 쌍의 작은 렌즈를 포함하는 균일화기와, 복수 세트의 집광 렌즈와 같은 광학 부품으로 구성된다.
여기서, 상기 "레이저 영향도(fluence)"는 단위 영역 당 에너지 양을 단위 시간 당 에너지 양으로 조정하여 얻어지는, 레이저 에너지 밀도를 나타내는 광 강도의 비율을 의미한다.
또한, 상기 "빔 프로파일(beam profile)"은 결정화 목표 막에 입사하는 레이저 빔의 광 강도 분포를 의미한다. 프로파일러(profiler)(빔 프로파일 측정부)에 입사하는 기준 광 빔은 레이저 어닐링에 사용되는 광원과 거의 동일하다는 점에 주목해야 한다. 그러나, 상기 기준 광 빔은 결정화를 위해 필요한 것과 동일한 레이저 영향도를 가질 필요는 없으며, 빔 프로파일의 측정에 필요한 광 강도를 가져도 된다.
또한, 상기 "목표로서 미리 설정된 광 강도와 분포"는 후에 설명될 실증 검사를 기초로 하는 아래의 설명되는 바를 의미한다. 상기 광 강도와 분포는 비단결정 반도체 박막이 용융 및 횡방향 성장하여 결정화된 막이 파괴되지 않는 것으로 확인된 레이저 빔의 강도(레이저 영향도)와 분포(빔 프로파일)이다.
도 3은 치수(dimension) 없는 수직 및 수평축을 구성함으로써 반도체(예를 들어, 실리콘)의 온도, 광 강도 및 조직 간의 정량적 관계를 나타낸 상태도이다. 도면에서, 특성선(JC)은 비단결정 반도체가 결정화(재결정화) 여부에 관한 경계(결정화 경계)를 나타낸다. 특성선(JL)은 결정 입자의 횡방향으로 성장여부에 관한 경계(횡방향 경계)를 나타낸다. 특성선(JB)은 성장한 결정 입자의 최종적인 파괴 여부에 관한 경계를 나타낸다.
특성선(JC) 아래의 영역 1에서는 비단결정 반도체의 물리적 상태가 변동하지 않는다.
특성선 JC와 JL 사이의 영역 2에서는 비단결정 반도체가 결정화(재결정화)되지만, 횡방향으로 성장하지는 않는다.
특성선 JL과 JB 사이의 영역 3에서는 결정 입자가 파괴되지 않고 안정적으로 횡방향으로 성장한다.
특성선 JB 위의 영역 4에서는 결정 입자의 성장시 또는 성장 후에 막(결정 조직)이 다양한 종류의 응력(stress) 하에서 파괴된다.
여기서, "막 파괴(film breaking)"는 막을 구성하는 규칙적인 조직(막 조직)이 넓은 의미에서 파괴되는 것을 의미한다. 이것은 결정 입자가 횡방향으로 성장할 때 생성되는 응력에 의해 적층된 조직 또는 캡 막이 파괴되거나, 횡방향 성장도중에 생성되는 응력에 의해 결정화 대상 막이 좁은 의미에서 파괴되는 것을 의미한다. 한편, 이것은 캡 막 또는 결정화 대상 막에 포함된 수소로 인해 결정 입자 또는 결정 입자 경계에서 크랙과 같은 결함이 생성된다는 것을 의미한다.
상기 설명된 문제를 해결하기 위한 수단과 관련하여, 빔 프로파일과 광 강도에 주목하여 단조 증가와 단조 감소가 관찰되고, 광 강도 범위는 횡방향 성장에 필요한 JL보다 작지 않아야 하며, 결정 입자는 JB보다 크지 않은 범위에 있어야 한다는 점이 설명되었다. 또한, 본 발명자 등은 각각이 적어도 하나의 박막 트랜지스터가 형성될 수 있을 정도로 큰 결정 입자를 조밀하게 형성하는 것을 열심히 연구하였다. 또한, 본 발명자 등은 종래 기술의 평행 레이저 빔(균일화되지 않은 광 빔)의 조사는 결정 입자의 입자 크기를 정밀하게 증대시킬 수 없다는 점을 알게 되었다. 이러한 문제의 원인은 엄밀한 의미에서 밝혀지지 않았지만, 아래의 설명이 그 원인인 것으로 평가되고 있다.
도 32는 위상 시프터(204)로 이루어진 광학계와 비단결정 반도체 층을 갖는 기판(5)과, 평행 레이저 빔이 위상 시프터(204)를 통과한 후의 광 강도 분포를 나타내는 특성 곡선도이다. 상기 광 강도 분포에서는 제1역피크 파형(291)으로부터 다음의 피크 파형(292)까지의 성분이 횡방향 성장에 기여한다. 한편, 상기 파형 외부에 있는 더 높은 차수(order)의 진동 파형(293)과 관련하여, 역피크 파형으로 인해 결정 핵이 생성되고, 미세 결정 입자가 생성된다. 그러므로, 전체 막은 큰 입자 크기를 가지면서 균일하고 조밀하게 결정화될 수가 없다. 즉, 평행 레이저 빔에 있어서는, 레이저 빔의 위상을 변조하여 얻어지는 광 빔이 고차(higher-order) 진동 파형(293)을 포함하므로, 큰 입자 크기를 갖는 결정 입자가 조밀하게 형성될 수 없는 것으로 밝혀졌다.
본 발명의 결정화 방법에 따르면, 균일화된 레이저 빔이 위상 변조 광학계와 절연막으로서의 산화 실리콘 막을 통해 비단결정 반도체 막에 입사하게 함으로써 상대적으로 큰 입자 크기를 갖는 결정 입자가 조밀하게 정렬 및 형성될 수 있다. 더 고차 진동 파형(293)을 포함하지 않으며, 도 13b에 도시된 바와 같은 광 강도 분포(BP)를 가지며, 위상 변조 광학계를 통과한 레이저 빔은 비단결정 반도체 막에 조사된다. 큰 입자 크기를 갖는 결정 입자는 조밀하게(균일하게) 정렬 및 형성될 수 있다. 도 13b에 도시된 광 강도 분포(BP)는 투시도로 3차원적으로 도시할 때 도 13c에 도시된 바와 같이 V 형상의 홈(groove)을 갖는 광 강도 분포이다. 상기 광 강도 분포(BP)는 반전된 삼각형 단면을 갖는 복수의 피크 패턴을 가진다. 여기서, 본 발명자 등은 이 형상을 반도전 삼각형 단면을 갖는 피크 패턴으로 부른다. 단차부(204a)가 중앙에 설정되고 도 13a와 같은 피치 폭(PW)을 갖는 도 13b의 형상으로 보여질 때, 그 단면은 반전된 삼각형 형상을 가지며, 이로 인해 반전된 삼각형 단면을 갖는 피크 패턴으로 불리운다. 도 9b에 도시된 형상은 단차부(31a)의 간격(W1 및 W2)이 하나의 형상으로 간주되고 단면에 의해 제공되는 광 강도 분포(BP)는 삼각형 형상이므로 삼각형 형상으로 불리운다. 하나의 형상을 잡을 때, 단지 시야의 위치에 차이가 있으며, 다른 실질적인 차이는 없다.
도 13a의 반전된 삼각형 단면을 지닌 각 피크 패턴을 갖는 광 강도 분포에서는, 진폭(PH)이 동일하고 피치 간격(PW)도 동일하다. 위상 변조 광학계는 예를 들어, 위상 시프터를 사용한다.
또한, 레이저 빔이 조사된 비단결정 반도체 막의 용융된 부분의 응고 시작 온도는 응고 대상인 반도체 막에 고유한 물리적 속성을 가진다. 따라서, 본 발명자 등은 횡방향 성장의 시작 영향도는 반도체 막에 고유한 수치값이라고 간주하였고, 그것은 펄스 레이저의 영향도에 무관한 실질적으로 고정된 값이라는 점을 알게 되었다. 횡방향 성장의 종료와 관련하여, 아래의 두가지 경우가 있다. 냉각 속도가 성장 속도보다 더 높아서 새로운 핵이 결정 방향으로 생성될 때와, 순간적인 가열로 인해 캡 막 또는 반도체 막이 벗겨지는 물리적 요인이 있을 때, 상기 횡방향 성장은 종료된다. 구체적으로, 막의 벗겨짐의 발생과 관련하여, 주어진 값보다 작지 않은 에너지가 반도체 막에 조사될 때 반도체 막의 벗겨짐이 발생하므로, 역피크 패턴의 평탄부의 존재는 이러한 벗겨짐에 기여한다는 점을 알게 되었다.
또한, 위상 변조 광학계에 의해 얻어지는 최적의 반전된 삼각형 단면을 지닌 피크 패턴을 갖는 광 빔의 생성과, 적절한 캡 막의 축열 효과를 이용함으로써 횡방향 성장 거리의 기판 온도 의존성이 평가되었다. 그 결과, 도 20에 도시된 바와 같이, 큰 입자 크기를 갖는 Si 결정 입자가 실내 온도에서도 얻어질 수 있음을 발견하였다. 최적의 반전된 삼각형 단면을 지닌 피크 패턴을 갖는 광 빔과 관련하여, 반전된 삼각형 단면을 갖는 피크 패턴의 최대값 및 최소값은 최적화되고, 최대값 간의 거리는 충분히 증대된다.
본 발명은 위에서 설명한 지식을 기초로 하며, 아래의 구조를 가진다.
본 발명에 따른 결정화 방법은 레이저 빔을 조사하여 비단결정 반도체 막을결정화시키는 결정화 방법이다. 또한, 상기 비단결정 반도체 막의 레이저 빔 입사 표면 상에는 적어도 산화 실리콘 막이 구비되어 있고, 상기 레이저 빔은 반전된 삼각형 단면을 지닌 복수의 피크 패턴을 갖는 광 강도 분포를 가지는 레이저 빔인 것에 특징이 있다.
본 발명에 따른 결정화 장치는 레이저 빔을 조사하여 비단결정 반도체 막을 결정화시키는 결정화 장치이다. 상기 결정화 장치는 레이저 광원; 비단결정 반도체 막을 갖는 기판이 장착되는 마운트 베이스(mount base); 상기 마운트 베이스와 레이저 광원 사이에 설치되어 광 강도에 대한 레이저 빔을 균일화시키는 균일화기; 및, 상기 균일화기와 마운트 베이스 사이에 구비되어 상기 균일화기에 의해 균일화된 레이저 빔의 위상을 변조시키는 복수의 부분을 갖는 위상 변조 광학계를 포함한다.
본 발명에 따른 처리대상 기판은 절연체, 반도체 및 금속 중의 적어도 하나의 재료로 이루어진 기판; 상기 기판 상에 구비된 제1절연층; 상기 제1절연층 상에 구비된 비정질 반도체 막 또는 비단결정 반도체 막; 및, 상기 비정질 반도체 막 또는 비단결정 반도체 막 상에 구비되어 150 nm보다 작지 않고 350 nm보다 크지 않은 두께를 갖는 제2절연층을 포함한다. 상기 제1절연층과 제2절연층으로서, 산화 실리콘 막이 최적이다.
본 발명에 따른 박막 트랜지스터는 표시 장치의 화소와, 이 화소를 구동하는 박막 트랜지스터이다. 상기 박막 트랜지스터는 절연성 기판; 상기 기판 상에 형성된 비단결정 반도체 막 상에 캡 막으로서 산화 실리콘 막을 형성하고, 반전된 삼각형 단면을 지닌 복수의 피크 패턴을 갖는 광 강도 패턴을 구비한 레이저 빔이 상기 산화 실리콘 막으로부터 입사하도록 하며, 상기 레이저 빔이 상기 산화 실리콘 막을 통해 비단결정 반도체 막에 도달하도록 하며, 상기 비단결정 반도체 막을 용융시키며, 상기 비단결정 반도체 막의 레이저 빔 입사 표면 상에 구비된 산화 실리콘 막에 열을 축적하며, 상기 비단결정 반도체 막의 응고 속도를 지연시키며, 상기 비단결정 반도체 막을 횡방향으로 결정화시킴으로써 형성되는 큰 입자 크기를 갖는 결정 입자에 형성된 채널 영역; 상기 채널 영역을 중간에 끼우도록 구비되어 있으며, 소정의 불순물이 도핑된 소스 영역 및 드레인 영역; 상기 채널 영역 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 게이트 전극을 피복하는 층간 절연막; 상기 층간 절연막측으로부터 상기 소스 영역과 전기적으로 통하는 소스 전극; 및, 상기 층간 절연막측으로부터 상기 드레인 영역과 전기적으로 통하는 드레인 전극을 포함한다.
본 발명에 따른 표시 장치는 소정의 간격을 통해 서로 결합된 한 쌍의 기판과 그 간격에 지지되는 전기광학 재료를 가지며, 하나의 기판 상에서 대향 전극을 형성하며, 다른 기판 상에서 화소와 이 화소를 구동하는 박막 트랜지스터를 형성하는 표시 장치이며, 상기 박막 트랜지스터는 절연성 기판; 상기 기판 상에 형성된 비단결정 반도체 막 상에 캡 막으로서 산화 실리콘 막을 형성하고, 반전된 삼각형 단면을 지닌 복수의 피크 패턴을 갖는 광 강도 패턴을 구비한 레이저 빔이 상기 산화 실리콘 막으로부터 입사하도록 하며, 상기 레이저 빔이 상기 산화 실리콘 막을 통해 비단결정 반도체 막에 도달하도록 하며, 상기 비단결정 반도체 막을 용융시키며, 상기 비단결정 반도체 막의 레이저 빔 입사 표면 상에 구비된 산화 실리콘 막에 열을 축적하며, 상기 비단결정 반도체 막의 응고 속도를 지연시키며, 상기 비단결정 반도체 막을 횡방향으로 결정화시킴으로써 형성되는 큰 입자 크기를 갖는 결정 입자에 형성된 채널 영역; 상기 채널 영역을 중간에 끼우도록 구비되어 있으며, 소정의 불순물이 도핑된 소스 영역 및 드레인 영역; 상기 채널 영역 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 게이트 전극을 피복하는 층간 절연막; 상기 층간 절연막측으로부터 상기 소스 영역과 전기적으로 통하는 소스 전극; 및, 상기 층간 절연막측으로부터 상기 드레인 영역과 전기적으로 통하는 드레인 전극을 포함한다.
본 명세서에서, "위상 시프터"는 위상 변조 광학계의 예이며, 레이저 빔의 위상을 변조하기 위해 사용되는 공간 강도 변조 광학 소자를 의미한다. 그것은 포토리소그래피 공정의 노출 단계에서 사용되는 위상 시프트 마스크(phase shift mask)와는 구별된다. 진보적인 설계 개념을 상기 위상 시프터에 도입함으로써, 도 14b에 개략적으로 도시된 1차원 광 강도 분포(BP)가 얻어질 수 있다. 즉, 상이한 강도 기울기 각도(θ), 피치 폭(PW) 및 바이어스 강도(PH)(루트 영역의 강도)를 갖는 광 강도 분포(BP)를 얻는 것이 가능하다. 상기 위상 시프터는 석영 기재(quartz base substance) 예를 들어, 투명 재료에 형성된 단차를 가진다. 상기 위상 시프터의 단차는 입사 광 빔의 위상이 소정의 위상 각도 예를 들어, 180°를 갖도록 변조될 수 있는 크기로 식각 공정 등에 의해 형성된다.
본 발명에서는 광 강도 분포가 최적화된 펄스 레이저 빔이 조사된다. 즉,고차 진동 파형(293)의 영향을 제거한 도 13b, 26a 및 29c에 도시된 펄스 레이저 빔은 반도체 막(비정질 막 또는 다결정 막)에 조사되어 산화 실리콘 막을 통해 결정화된다. 도 17에 도시된 바와 같이, 결정화 대상인 비단결정 반도체 막 예를 들어, 비정질 실리콘 막(252)은 펄스 레이저 빔(250)의 조사에 의해 가열되며, 그 온도(TSi)는 펄스의 단부에서 높다. 펄스 조사 도중에는 결정화 대상인 비정질 실리콘 막(252)에 발생된 열이 이전의 단계에서 캡 막(253)으로서 구비된 예를 들어, 저온 산화 실리콘 막(SiO2막)으로 전달된다. 펄스 조사의 종료 후(레이저 빔의 조사가 중단된 후), 결정화 대상인 비정질 실리콘 막(252)은 냉각되기 시작하고, 캡 막(253)에 축적된 열은 결정화 대상인 비정질 실리콘 막(252)으로 확산된다. 이와 같은 방식으로, 상기 캡 막(253)은 주로 히트 커패시터(heat capacitor)로서 동작하며, 비정질 시리콘 막(252)의 고온 액체 상태가 캡 막(253)이 사용되지 않을 때보다 더 오래 유지될 수 있다.
그러나, 상기 캡 막(253)은 상기 용융된 비정질 실리콘 막(252)으로부터 전달된 열을 부분적으로 반환하지만 대부분의 열은 유지한다. 그러므로, 용융된 비정질 실리콘 막(252)에는 캡 막(253)으로부터의 열이 공급되고, 용융된 비정질 실리콘 막(252)의 응고 시작점은 지연될 수 있다. 그 결과, 결정 입자의 횡방향 성장 거리는 증대되고, 큰 입자 크기를 갖는 결정 입자가 조밀하게 정렬 및 형성된다. 위에서 설명된 캡 막(253)으로부터의 열 공급은 캡 막(253)의 막 두께에 의존하여 크게 변동된다. 즉, 본 발명의 방법에 따르면, 반도체 막의 냉각 속도는 반도체 막인 비정질 실리콘 막과 접촉하고 있는 축열 성능을 지닌 캡 막(253)인 산화 실리콘 막에 의해 완화된다. 기판을 가열하지 않고도 실내 온도에서 큰 입자 크기를 갖는 단결정 입자 또는 이에 근접한 결정 입자가 얻어질 수 있다.
축열 특성의 관점에서는 캡 막(253)의 막 두께를 30 nm보다 작지 않고 500 nm보다 크지 않도록 설정하는 것이 바람직하며, 100 nm보다 작지 않고 370 nm보다 크지 않도록 설정하는 것이 더욱 바람직하다(도 23 및 33 참조). 막 두께가 30 nm보다 더 작으면, SiO2막의 축열양은 불충분해지며, 의도하는 크기를 갖는 큰 결정 입자가 얻어질 수 없다. 한편, 막 두께가 500 nm보다 더 크면, 결정화 대상 막(비단결정 반도체 막)으로부터 SiO2캡 막(253)으로의 두께 방향의 열전달량(열 방출; 열확산량)은 증가하고, 이로 인해 축열 목적은 충분히 달성될 수 없다.
또한, 상기 레이저 빔은 균일화용 광학계로서의 제1플라이아이(fly-eye) 렌즈와 제1집광 광학계에 의해 입사 각도에 대해 균일화된다. 또한, 상기 레이저 빔은 제2플라이아이 렌즈와 제2집광 광학계에 의해 광 강도에 대해 균일화된다. 입사 각도와 광 강도에 대해 균일화된 레이저 빔이 도 13a에 도시된 위상 시프터(204)를 통과하면, 상기 광 강도는 도 13b에 도시된 바와 같이 단조 증가와 단조 감소가 반복되는 형상을 가진다. 이것은 위에서 설명한 이상적인 광 강도 분포(BP)가 된다. 도 13b에 도시된 광 강도 분포는 반전된 삼각형 단면을 지닌 형상을 가지며, 최대 피크값과 최소 피크값이 도출하여 편평한 부분이 없다. 또한, 상기 광 강도 분포는 동일한 각도(PH)와 동일한 피치 간격(PW)을 가진다. 즉, 위상 변조되어 균일화된 레이저 빔은 고차 진동 성분을 포함하지 않으므로, 이러한 레이저 빔이 결정화될 막에 조사되면, 이론적으로는 위상 시프터의 단차(4a) 간의 폭 간격(W)에 따른 크기를 갖는 큰 결정 입자가 횡방향으로 성장될 수 있다. 이 때, 절연층의 축열 효과에 의해 결정될 막에 열 에너지가 공급되므로, 용융, 응고 및 결정화로 인한 일련의 공정과 결정 입자의 횡방향 성장이 촉진되며, 결정 입자의 크기가 증대된다. 도 13b의 광 강도 분포(BP)에서 피크부의 각도(θ)가 완화될 때, 비단결정 반도체 막의 막 파괴는 발생하기 쉬우므로, 피크부의 각도(θ)가 가능한 한 예리한 각도가 되도록 광 강도 분포(BP)를 설정하는 것이 바람직하다.
위에서 설명된 바와 같이, 본 발명에 따르면, 기판의 입사 표면에 대해 최적화된 광 강도와 분포를 갖는 레이저 빔이 설계될 수 있고, 막 파괴와 같은 원하지 않는 다른 조직 영역의 발생을 억제하면서 원하는 결정화된 조직이 형성될 수 있다. 즉, 결정 입자는 파괴되지 않고 횡방향으로 안정적으로 성장하며, 박막 트랜지스터에 적합한 균일한 크기를 갖는 큰 결정 입자 조직(도 3의 영역 3)이 된다.
또한, 본 발명에 따르면, 광 강도 분포에 있어서, 비단결정 반도체 막의 조직이 결정화되는 광 강도와 동일 또는 그 이상의 광 강도가 최소값으로 정해진다. 또한, 결정화된 결정 입자가 횡방향으로 성장하는 광 강도보다 더 작은 광 강도가 최대값으로 정해진다. 그 결과, 비단결정 반도체 막의 조직은 모두 결정화되어 다결정 조직(도 3의 영역 2)으로 될 수 있다.
또한, 본 발명에 따르면, 광 강도 분포에 있어서, 비단결정 반도체 막의 조직이 결정화되는 광 강도와 동일 또는 더 큰 광 강도가 횡방향으로 성장한 결정 입자에서 파괴를 만들어내는 광 강도보다 더 작은 광 강도 범위에서의 최대값으로 정해진다. 또한, 비단결정 반도체 박막의 조직이 결정화되는 광 강도보다 더 작은 광 강도가 최소값으로 정해진다. 그 결과, 다결정 조직과 비다결정 조직 예를 들어, 비정질 조직의 비율은 자유롭게 변경될 수 있다(도 3의 영역 1 및 2).
또한, 본 발명에 따르면, 실내 온도의 처리에 의해 큰 입자 크기를 갖는 Si 결정 입자가 형성될 수 있으며, 저온 처리에 대한 요구가 충족될 수 있다. 그러므로, 종래 기술에서 기판으로 사용된 것보다 더 얇은 유리 기판 또는 플라스틱 기판을 채택하는 것이 가능하다.
또한, 본 발명에 따르면, 큰 입자 크기를 갖는 정밀한 결정 입자가 전체 막 위에 정렬 및 형성될 수 있으므로, 더 높은 동작 속도와 문턱 전압에 있어서의 더 적은 불규칙성을 갖는 대화면 LCD용 TFT를 제조하는 것이 가능하다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 아래에서 설명할 것이다.
도 1은 본 발명을 실시하는 레이저 결정화 장치를 개략적으로 나타낸 도면이다. 레이저 결정화 장치에서는, 균일화용 광학계를 지닌 레이저 광원(1)의 광학 축(a)의 시작 단부에 감쇄기(2)와 빔 프로파일 변조부(3)가 배치되어 있고, 미러(4)를 거쳐 종단부에 반도체 기판(5)이 설치되어 있다. 또한, 빔 프로파일 측정부(6)는 반도체 기판(5)과 정렬되도록 설치되어 있고, 반도체 기판(5)과 빔 프로파일 측정부(6)는 이동 스테이지(7)에 고정되어 있다.
또한, 제어기로서의 제어용 퍼스널 컴퓨터(8)가 설치되어 있고, 빔 프로파일측정부(6)는 퍼스널 컴퓨터(8)의 입력측에 접속되어 있으며, 퍼스널 컴퓨터(8)의 출력측에는 감쇄기(2), 빔 프로파일 변조부(3) 및 이동 스테이지(7)의 제어 시스템이 각각 접속되어 있다.
감쇄기(2)는 유전체의 다층막 코팅 필터의 각도를 조정하여 레이저 빔의 강도(세기)를 광학적으로 변조시키며, 도시하지 않은 센서, 모터 및 제어 시스템을 가진다.
빔 프로파일 변조부(3)는 레이저 빔의 공간적인 강도 분포를 변조시키며, 위상 시프터(phase shifter)(31) 및 결상 광학계(243)로 구성되어 있다. 위상 시프터(31)는 예를 들어, 마스크 패턴을 통과하는 광 빔의 위상을 교대로 0과 π로 이동시킴으로써 위상 시프트부에서 광 강도가 최소로 되는 역피크 패턴(inverse peak pattern)을 생성한다. 상기 역피크 패턴은 반도체 기판(5) 상에서 최초로 응고되는 영역(결정 핵)의 위치를 제어하여 결정이 이 위치로부터 그 주변으로 횡방향으로 성장(횡방향 성장)하도록 하는데 사용된다. 따라서, 큰 입자 크기를 갖는 결정 입자가 특정 위치에 구비된다. 이 때, 의도하는 빔 프로파일은 위상 시프터의 형상, 반도체 기판(5)으로부터의 거리, 레이저 빔의 각도 분포 등을 기초로 하여 설정된다. 위상 시프터(31)는 마스크 패턴의 교환 또는 광학 축 방향으로의 위치 맞춤에 사용되는 도시하지 않은 센서, 액츄에이터(actuator) 및 제어 시스템을 포함한다.
균일화용 광학계는 본 발명자 등에 의해 앞서 출원된 일본 특허출원 제2003-110861호의 명세서 등에 상세하게 설명되어 있으며, 복수 세트의 집광 렌즈와 같은광학 부품과 한 쌍의 작은 렌즈를 갖는 균일화기(homogenizer)로 구성된다. 상기 반도체 기판(5)은 상기 균일화용 광학계의 초점 위치에 지지되며, 레이저 빔(50)이 조사된다. 이 때의 위상 변조 위상 시프터(31)의 패턴과 디포커스 양(defocusing quantity)을 기초로 하여 역피크 패턴의 형상과 폭이 제어된다. 근접 방식 결정화 장치(도 15)의 경우에는, 역피크 패턴의 폭이 위상 시프터(31)와 반도체 기판(5) 간의 간격(d)의 1/2 승에 비례하여 확대된다.
레이저 빔의 강도와 빔 프로파일을 동시에 측정하기 위하여, 빔 프로파일 측정부(6)는 가시 광 빔으로 변환될 자외선 엑시머 레이저 빔을 형광 스크린(61) 상에서 수광하며, 미러(62) 상에서 반사된 가시 광 빔을 CCD(63) 상에서 수광한다. 레이저 빔의 강도는 반도체 파워 미터 등을 이용하여 개별적으로 측정될 수도 있다. 또한, 자외선 엑시머 레이저 빔은 CCD(63) 상에서 직접 수광될 수도 있다.
형광 스크린(61)은 반도체 기판과 동일한 높이의 평면 또는 평행한 평면 상에 설정된다. 형광 스크린(61)이 단차를 갖는 평행한 평면 상에 설정되면, 이동 스테이지(7)를 위 아래로 이동시켜서 형광 스크린(61)이 반도체 기판(5)과 동일한 높이로 위치맞춤 되어 측정이 수행된다. 그 결과, 기판 표면 상의 레이저 빔의 빔 프로파일은 실제 빔 조사의 경우와 동일한 조건 하에서 측정될 수 있다.
CCD(63) 상에서 수광한 화상(image)은 퍼스널 컴퓨터(8)에 입력되어 임의의 주사선으로 분할되며, 화상 신호의 강도 분포를 기초로 하여 레이저 빔의 강도와 빔 프로파일이 측정된다.
다음으로, 측정된 강도는 미리 설정된 목표 강도와 비교되고, 조작량(operation quantity)이 계산되며, 감쇄기(2)에 조작 신호를 출력함으로써 측정된 강도가 목표 강도가 되도록 피드백하면서 감쇄기(2)의 각도가 조절된다.
또한, 측정된 빔 프로파일은 미리 설정된 목표 빔 프로파일과 비교되어 조작량이 계산된다. 조작 신호는 빔 프로파일 변조부(3)와 이동 스테이지(7)에 출력되고, 측정된 빔 프로파일이 목표 빔 프로파일이 되도록 피드백시키면서 위상 시프터(31)의 위치와 이동 스테이지(7)의 높이가 조절된다.
이동 스테이지(7)는 3차원 방향 즉, 전후 방향, 좌우 방향 및 상하 방향으로 이동될 수 있으며, 평면 내의 방향(in-plane direction) 또는 광학 축 방향으로 위치를 맞추기 위해 사용되는 도시하지 않은 센서, 액츄에이터 및 제어 시스템을 포함한다. 빔 프로파일 측정부(6)는 상기 이동 스테이지(7)에 의해 레이저 빔 조사 위치에 이동되어 위치맞춤 되며, 레이저 빔을 기판에 조사하기 전에 레이저 빔의 강도와 빔 프로파일이 미리 측정될 수 있도록 설계되어 있다.
본 발명을 실시하는 레이저 결정화 장치는 위에서 설명한 구성을 가진다. 레이저 결정화 공정에서는, 빔 프로파일 측정부(6)의 형광 스크린(61) 상에 균일화용 광학계를 지닌 레이저 광원(1)의 광학 축(a)의 단부를 위치맞춤 하기 위하여 이동 스테이지(7)가 평면 내의 방향으로 먼저 이동되고, 레이저 빔이 조사되어 그 빔의 강도와 빔 프로파일을 측정한다.
그 다음, 측정된 강도와 빔 프로파일이 미리 설정된 목표와 일치하도록 감쇄기(2)의 각도, 위상 시프터(31)의 위치 및 이동 스테이지(7)의 높이가 각각 위치맞춤 된다. 이어서, 이동 스테이지(7)가 평면 내의 방향으로 이동된 다음, 광학 축(a)의 단부가 반도체 기판(5)의 소정 결정 영역에 위치되며, 근접 방식 결정화 장치(도 15)인 경우에는 간격(d)도 설정되며, 미리 설정된 강도와 빔 프로파일을 갖는 레이저 빔이 조사된다.
위에서 설명한 측정, 위치맞춤 및 빔 조사가 반복되어 다양한 크기를 갖는 결정 영역이 동일한 기판에 동시에 개별적으로 형성된다. 이와 같은 방식으로 측정, 위치맞춤 및 빔 조사를 교대로 수행하는 대신에, 최초에 모든 측정을 수행하여 위치맞춤을 위해 요구되는 조작량을 계산한 다음, 각 결정 영역에 따라 위치맞춤과 빔 조사를 동시에 수행하는 것이 가능하다.
우선, 도 4a에 도시된 바와 같이, 기판의 준비로서 절연체 기판(예를 들어, 코닝 1737 유리, 용융된 석영, 사파이어, 플라스틱, 폴리이미드 등)이 선택된다. 그 표면에는 제1박막(102)(예를 들어, 테트라에틸오소실리케이트(TEOS : tetraethylorthosilicate)와 O2를 이용한 플라즈마 기상증착법(plasma vapor deposition method)에 의해 형성된 300 nm의 막 두께를 갖는 SiO2막 또는 SiN/SiO2적층막 알루미나, 운모(mica) 등)이 형성된다. 제2박막으로서 비정질 반도체 박막(103)(예를 들어, 플라즈마 화학 기상증착법에 의해 얻어지는 막 두께 200 nm의 비정질 Si, 비정질 SiGe 등)이 제1박막(102)의 표면 상에 형성된다. 제2박막의 표면에는 테트라에틸오소실리케이트(TEOS)와 O2를 이용한 플라즈마 화학 기상증착법에 의해 캡 막(cap film)으로서 예를 들어, 200 nm의 막 두께를 갖는 SiO2막(1070)이 더 형성된다. 다음으로, 박막의 탈수소화 공정(예를 들어, 600℃의 질소분위기에서 1시간 동안 가열하는 공정)이 실시된다. 상기 결정화 기판에 대해 아래의 점들이 조사되고, 양호한 빔 프로파일을 얻기 위해 조정이 이루어진다.
(i) 사용되는 결정화 기판에서 횡방향 성장이 발생하는 레이저 빔 강도(JL)를 조사한다.
(ii) 사용되는 결정화 기판에서 결정 입자의 파괴가 발생하는 레이저 빔 강도(JB)를 조사한다.
(iii) 레이저 빔 강도의 분포와 관련하여, 최대 레이저 빔 강도를 향해 단조 증가하는 레이저 강도 분포를 얻기 위해 결정화 시작점이 되어야 할 위치에서의 레이저 빔 강도(J)가 JB > J ≥ JL로 결정된다.
최대 레이저 빔 강도는 JB보다 작도록 설정된다. 이것을 만족시키는 결정화의 수행은 결정 입자 파괴 영역과 미세 결정 영역이 발생하지 않는 결정화를 가능하게 한다.
위에서 설명된 기판을 이용하여 구체적인 실험이 수행되었을 때, 도 6에 도시된 바와 같은 결과가 얻어졌다. 도 6은 기판 온도(℃)를 나타내는 수평축과 레이저 영향도(상대값)를 나타내는 수직축을 갖는 온도, 광 강도 및 조직의 정량적 관계를 조사한 결과를 나타내는 상태도이다. 이 도면으로부터 명백한 바와 같이, 예를 들어, 500 ℃에서 횡방향 성장 시작 강도(JL)는 상대값으로서 20 내지 30 %(예를 들어, 0.4 내지 0.6 J/cm2의 변환된 강도에 대응)이고, 막 파괴 발생 강도(JB)는 상대값으로서 20 내지 60%(예를 들어, 0.4 내지 1.2 J/cm2의 변환된 강도에 대응) 이었다. 그러므로, 각 기판 온도에서 망 영역(net area)의 레이저 빔 강도를 상기 설명된 조건 (iii)(JB와 JL은 망 내의 레이저 빔 강도)에서 설정하여 레이저 빔을 조사하는 것이면 충분하다는 것이 명확해졌다.
다음으로, 도 1에 도시된 레이저 결정화 장치를 이용하여 레이저 결정화가 수행된다. 레이저 광원(1)으로서, KrF 엑시머 레이저와 같은 펄스발진 고에너지 레이저가 사용되고 있다.
레이저 광원(1)으로부터 출사된 레이저 빔은 세기(power)와 빔 프로파일을 변조할 수 있는 감쇄기(2)와 빔 프로파일 변조부(3)을 통과한다. 그 결과, 상기 세기와 빔 프로파일은 변조된다. 그 다음, 레이저 빔은 이동 스테이지(7)에 도달한다. 반도체 기판(5)은 이동 스테이지(7) 상에 배치되어 있다. 레이저 빔을 상기 반도체 기판(5)에 조사함으로써 레이저 결정화가 수행된다. 빔 프로파일을 측정하며 파워 미터(power meter)로도 사용될 수 있는 상기 빔 프로파일 측정부(6)는 이동 스테이지(7) 상에 구비되어 있다. 이 장치는 측정용 퍼스널 컴퓨터(8)와 함께 동작한다. 바람직한 빔 프로파일을 얻기 위하여, 이동 스테이지(7)의 높이(z)와, 세기 및 빔 프로파일을 변조할 수 있는 광학계의 파라미터(예를 들어, 감쇄기(2)의 각도, 위상 시프터(31)의 위치, 근접 방식일 경우의 간격(d) 등)가 설정된다.
도 9b에 도시된 빔 프로파일(BP)은 큰 결정 입자 크기를 갖는 결정 영역이 형성될 수 있는 빔 프로파일이다. 이러한 빔 프로파일(BP)의 조건은 측정용 퍼스널 컴퓨터(8)와 연동하는 시스템을 사용하여 설정된다. 도 9c는 그 결과 얻어지는조직의 주사형 전자 현미경 사진을 나타낸다. 이 경우, TFT를 제조하기 위해 요구되는 프로파일로서, 간격 d = 60 ㎛이고 평균 레이저 빔 강도 J를 0.8 J/cm2, JL = 0.5 J/cm2, JB = 0.9 J/cm2로 설정한다는 것이 알려졌다.
이러한 방법에 의해 제조되는 결정 영역은 패터닝되어 아래의 공정을 거치게 된다.
도 4b에 도시된 바와 같이, 게이트 절연막(107) 상에는 게이트 전극(110)(예를 들어, 고농도 인이 도핑된 폴리실리콘, W, TiW, WSi2, MoSi2)이 구비되어 있다. 게이트 전극(110)이 마스크로 사용되어 이온 주입이 실시되며, 소스 영역(103b)과 드레인 영역(103c)이 각각 형성된다. 예를 들어, 이온 주입과 관련하여, N형 TFT의 경우 p+이 1015cm-2레벨로 주입되고, p형 TFT의 경우 BF2+이 1015cm-2레벨로 주입된다. 그 다음, 전기로 내에서 질소를 캐리어 가스(carrier gas)로 하여 약 1시간 동안 500℃ 내지 600℃에서 어닐링(annealing)이 수행되어 불순물이 활성화된다. 또한, 급속 열처리(RTA : rapid thermal annealing)에 의해 1분간만 700℃로 열이 가해질 수도 있다. 위에서 설명한 방법에 의해 결정화되는 채널 영역(103a)은 소스 영역(103b)과 드레인 영역(103c) 사이에 존재한다.
마지막으로, 층간 절연막(111)과 접촉 홀(contact hole)이 형성되고, 금속 CVD 막 형성법에 의해 금속이 상기 접촉 홀에 채워짐으로써, 소스 전극(113)과 드레인 전극(114)이 형성된다. 소스 전극(113)과 드레인 전극(114)의 재료로서 예를들어, Al/TiN이 사용된다.
도 7a는 레이저 광학 축(a)으로부터 거리(㎛)를 나타내는 수평축과, 규격화된 레이저 강도 지수(단위 없음)를 나타내는 수직축을 갖는 균일화기(homogeniger)에 의해 얻어지는 멀티 빔에 의해 형성되는 프로파일을 나타내는 특성도이다. 상기 수직축 상의 규격화된 강도 지수는 결정화의 기준이 될 수 있는 파라미터이고, 상기 지수는 평균화를 하면 1.0으로 수렴된다. 강도 지수가 1.0인 부분은 도 7a에서 0.2 J/cm2의 레이저 영향도에 대응하고, 다결정화를 위한 임계 광 강도인 0.19 J/cm2는 계수 0.95로 상기 레이저 영향도를 조사함으로써 얻어질 수 있음을 주목해야 한다.
도면에서, 특성선 E(얇은 선)는 시뮬레이션 결과를 나타내고, 특성선 F(굵은 선)는 실제 측정 결과를 나타낸다. 유한 개수의 빔으로 인한 높은 공간 주파수 성분을 제외하고는 실제 측정 결과와 시뮬레이션 결과의 우수한 일치가 얻어졌다.
도 7b는 낮은 평균 광 강도 조건 하에서 결정화에 의해 얻어지는 막 조직을 나타낸다. 샘플은 기판 온도 500 ℃에서 300 nm 두께의 SiO2캡막/200 nm 두께의 a-Si막/1000 nm 두께의 SiO2막의 Si 구조를 가진다. 다결정화가 발생하는 위치(낮은 부분)은 국지적으로 높은 광 강도를 갖는 위치이며, 국지적으로 낮은 광 강도를 갖는 위치(검은 부분)은 결정화되지 않은 영역이다. 상기 검은 부분은 도 7a의 특성 선(E) 상의 0.19 J/cm2에 의해 표시되는 선(강도 지수 : 0.95)보다 낮은 위치와잘 부합한다. 다결정화가 발생하는 임계 광 강도는 대략 0.19 J/cm2이며, 이 값은 균일한 빔 조사의 경우와 동일하다.
도 8a에서, 수평축은 레이저 광학축(a)으로부터의 거리(㎛)를 나타내고, 수직축은 규격화된 레이저 강도 지수(단위 없음)를 나타낸다. 이 도면은 결정화된 Si가 횡방향으로 성장하는지 또는 횡방향으로 성장한 결정막이 과도한 수축력에 의해 파괴되는지에 대한 레이저 영향도에 있어서의 관계를 나타내는 특성도이다. 도면에서 특성선(P)은 횡방향 성장의 임계선이다. Si 결정은 상기 선 위의 영역에서 횡방향으로 성장하며, 이 선 아래의 영역에서는 횡방향으로 성장하지 않는다. 특성선(Q)은 막 파괴의 임계선이다. Si 결정 막은 이 선 위의 영역에서 과도한 수축력으로 인해 파괴되며, 이 선 아래의 영역에서는 Si 결정 막이 파괴되지 않는다. 특성선 P와 Q의 지수에 계수를 곱합으로써 얻어지는 레이저 영향도 변환값은 각각 대략 0.5 J/cm2와, 대략 0.9 J/cm2이다. 특성선(R)이 양 특성선 P와 Q의 사이에 끼워진 영역에 존재할 때, 막 파괴가 일어나지 않는 안정된 횡방향 성장이 가능하게 된다. 또한, 단일 샷(single shot)으로 성장을 가능하게 하는 거리는 대략 7마이크론(micron)임이 알려졌다.
도 8b는 횡방향 성장 공정에서 Si 박막의 SEM 이미지를 나타낸다. 횡방향으로 성장된 Si 결정은 레이저 광학 축(a)으로부터의 양측에서 10 ㎛ 이하의 범위에서 관찰될 수 있다. 그러나, 레이저 광학 축(a)으로부터의 양측에서 10 ㎛ 이상인 영역에서는 레이저 강도에 있어서의 불규칙성이 크고, 막 파괴를 거치는 조직(도면에서 점으로 표시된 흰색 블록)이 관찰될 수 있다. 또한, 레이저 광학 축(a) 근처의 영역은 레이저 영향도 강도의 불충분으로 인해 결정화되지 않은 비정질 상태로 남아 있으며, 이 영역은 횡방향으로 성장하지 않는다.
상기 설명된 실험 결과를 이용하여 높은 충진율(filling factor)을 갖는 큰 결정 입자(평균 직경 5 마이크론)를 구성할 수 있는 광학계가 얻어졌다. 도 9b 및 9c는 얻어진 광 강도 분포와 막 조직을 각각 나타낸다. 도 9b에서 수직축은 결정화를 위한 기준으로서의 파라미터인 규격화된 레이저 강도(단위 없음)를 나타낸다. 규격화된 레이저 강도는 평균화할 때 1.0에 수렴한다. 도 9b의 빔 프로파일(BP)에서는, 광 강도의 최대값이 1.4로 결정되고 광 강도의 최소값은 0.7로 결정되며, 5 ㎛의 동일한 피치 간격으로 감소와 증가가 단조적으로 반복되는 패턴이 구비되어 있다.
도 9c는 레이저 빔 조사(J = 0.76 J/cm2) 영역의 부분적으로 확대된 반복 패턴을 나타내는 SEM 이미지(20 ㎛ X 20 ㎛)를 나타낸다. Si 결정 입자는 레이저 광학 축(a)으로부터 양쪽으로 5 ㎛의 거리까지 안정적으로 횡방향 성장하는 것이 관찰되었다. 이것을 기초로 하여, 대략 5 ㎛의 입자 크기를 갖는 큰 결정 입자가 전체 빔 조사 영역(0.24 mm X 0.24 mm)에서 높은 충진율로 균일하게 형성되었다.
본 발명에 따른 빔 프로파일(BP)을 위해 도 5a에 도시된 사인파와 도 9b에 도시된 삼각파 뿐만 아니라 다양한 파형이 채택될 수 있다. 예를 들어, 도 10a에 도시된 세브론 연속파(chevron continuous wave), 도 10b에 도시된 물마루형 연속파(trough continuous wave) 및 도 10c에 도시된 톱니 파형을 사용하는 것이 가능하다. 상대적을 큰 각도를 갖는 큰 삼각 파형과 상대적으로 작은 각도를 갖는 작은 삼각 파형이 교대로 반복되는 도 10d에 도시된 복합 삼각 파형이 될 수도 있다. 도 10d에 도시된 세브론 포락선(chevron envelope curve)을 따라 들쭉날쭉한 삼각 파형이 중첩된 파형이 될 수도 있다. 도 10f에 도시된 두 개의 피크를 갖는 트윈 피크 파형(twin-peak waveform)이 될 수도 있다. 위에서 설명한 바와 같이, 본 발명에 따른 빔 프로파일(BP)에서는 파형이 V 형상의 연속파이거나, 단조적으로 증가하는 파형 부분과 단조적으로 감소하는 파형 부분을 갖는 U형상의 연속파이기만 하면, 다양한 변형 파형을 사용하는 것이 가능하다.
도 5a에서 설명된 사인 파형, 도 9b에 도시된 삼각 파형, 도 10a에 도시된 세브론 연속파, 도 10b에 설명된 물마루형 연속파 등은 동일한 주기와 동일한 각도로 단조 증가 및 단조 감소되는 조사용 광 빔에 대응한다는 점을 주목해야 한다. 또한, 도 5a에 도시된 사인 파형, 도 9b에 도시된 삼각 파형, 도 10a에 도시된 세브론 연속파 및 도 10b에 도시된 물마루형 연속파는 대칭적인 파형을 가진다.
도 9b에 도시된 삼각 파형과, 도 10c, 10d, 10e 및 10f에 도시된 파형이 단조적으로 증가하고 단조적으로 감소하는 광 강도 분포의 파형은 선형 형상(linear shape)과 삼각 형상(triangular shape)을 가진다.
큰 입자 크기를 갖는 결정화된 입자를 얻기 위해서는, 단조적으로 증가하는 파형으로부터 단조적으로 감소하는 파형으로의 전환부가 V 형상과 U 형상의 연속 파형의 기울기인 파형을 갖는 것이 중요하다. 상기 전환부에서 평탄한 파형이 존재하면, 그 부분에서 결정 입자가 파괴되거나 횡방향으로의 결정화가 정지한다. 또한, 큰 입자 크기를 갖는 결정화된 입자를 얻기 위해서는, 단조적으로 감소하는 파형으로부터 단조적으로 증가하는 파형으로의 전환부가 V형상과 U형상의 연속 파형의 기울기인 파형을 갖는 것이 중요하다. 상기 전환부에서 평탄한 파형이 존재하면, 그 부분에서 다결정 입자의 영역이 생성되거나 횡방향으로의 결정화가 불충분해진다.
단조적으로 증가하는 파형으로부터 단조적으로 감소하는 파형으로의 전환부 또는, 단조적으로 감소하는 파형으로부터 단조적으로 증가하는 파형으로의 전환부가 기울기를 가질 때, 상기 전환부에서는 평탄한 파형이 존재하지 않는다.
고분해능 빔 프로파일러에 의해 엑시머 레이저 빔의 성질이 추출되었다. 그 결과, 샘플 표면에 광 강도 분포를 설계하는 것이 가능하다. 또한, 큰 결정 입자가 높은 충진율로 성장하도록 하는 광학계는 각종 임계 광 강도를 평가하여 평가 결과를 종합함으로써 설계되었다. 그 유효성은 실험을 통해 확인하였다.
도 11은 박막 트랜지스터를 이용하는 액티브 매트릭스형 표시 장치의 예를 나타낸다. 상기 박막 트랜지스터(112)는 도 12a 내지 12d에 도시된 공정을 통해 제조된다. 도면에 도시된 바와 같이, 상기 표시 장치(120)는 한 쌍의 절연 기판(121, 122)과 그 사이에 지지되는 전기광학 물질(123)을 포함하는 패널 구조를 가진다. 전기광학 물질(123)로서, 액정 재료가 폭넓게 사용되고 있다. 하부 절연 기판(121)에는 화소 어레이부(pixel array portion)(124)와 구동 회로부가 집적 및 형성되어 있다. 구동 회로부는 수직 구동 회로(125)와 수평 구동 회로(126)로 나누어져 있다.
외부 연결을 위한 단자부(127)는 절연 기판(121)의 주변부의 상단부에 형성되어 있다. 상기 단자부(127)는 배선(128)을 통해 수직 구동 회로(125)와 수평 구동 회로(126)에 접속되어 있다. 로우(row) 게이트 배선(129)과 컬럼(column) 신호 배선(130)은 화소 어레이부(124)에 형성되어 있다. 화소 전극(131)과, 이 화소 전극을 구동하는 박막 트랜지스터(112)는 양 배선의 각 교차점에 형성되어 있다. 상기 박막 트랜지스터(112)는 위에서 설명된 방법(도 4 참조)을 이용하여 제조된다. 박막 트랜지스터(112)의 게이트 전극(110)은 대응하는 게이트 배선(129)에 접속되어 있다. 드레인 영역(103c)은 드레인 전극(113)을 통해 대응하는 화소 전극(131)에 접속되어 있고, 소스 영역(103b)은 소스 전극(114)을 통해 대응하는 신호 배선(130)에 접속되어 있다. 게이트 배선(129)은 수직 구동 회로(125)와 접속되어 있고, 한편으로, 신호 배선(130)은 수평 구동 회로(126)와 접속되어 있다.
화소 전극(131)을 구동하여 스위칭시키는 박막 트랜지스터(112)와, 수직 구동 회로(125) 및 수평 구동 회로(126)에 포함되는 박막 트랜지스터는 본 발명에 따라 제조되며, 종래 기술에 비해 더 높은 이동도(mobility)를 가진다. 따라서, 구동 회로뿐만 아니라 더 높은 성능을 갖는 처리 회로를 집적 및 형성하는 것이 가능하다.
본 발명에 따른 다른 바람직한 실시예에 대해 이하에서 설명될 것이다. 도 13 내지 도 31에서, 동일한 참조 번호는 동일한 부분을 지시함으로써 그 상세한 설명을 생략한다. 만약 중복이 있으면 상세한 설명은 생략될 것이다. 도 15에 도시된 바와 같이, 결정화 장치(210)에서 KrF 엑시머 레이저 광원(1a)으로부터 출사된 펄스 레이저 빔(250)은 결정화를 수행하기 위한 레이저 빔의 광 경로에 연속적으로 구비된 광학계(202a, 202b), 균일화기(203), 결상 광학계(243) 및 위상 시프터(204)를 거쳐 마운트 베이스(mount base)(206) 상의 처리대상 기판(240)에 조사된다. KrF 엑시머 레이저 소자(1a)의 전원 공급 회로는 퍼스널 컴퓨터(8)의 출력 신호가 공급될 수 있도록 퍼스널 컴퓨터(8)의 출력부에 접속되어 있다. 상기 퍼스널 컴퓨터(8)는 레이저 빔(250)의 출사 타이밍, 펄스폭, 펄스 간격, 출력의 진폭 등을 제어한다.
상기 장치에서의 광학계는 동일한 광학 축 상에 예를 들어, 오목 렌즈(202a), 볼록 렌즈(202b), 균일화기(203), 위상 시프터(204) 등을 배치함으로써 구성되어 있다. 이러한 결정화 장치(210)는 근접 방식 광학계이다.
이하, 도 16을 참조하여 광학계에 대해 구체적으로 설명할 것이다. 도 16은 근접 방식 광학계의 블록도이다. 상기 광학계는 펄스 레이저 광원(1a)으로서 예를 들어, 248 nm의 파장을 갖는 엑시머 펄스 레이저 빔을 출사하는 KrF 엑시머 레이저 광원(1a)을 포함한다. XeCl 엑시머 펄스 레이저 광원 또는 YAG 레이저 광원과 같은 기타의 광원이 상기 광원(1a)으로서 사용될 수 있음을 주목해야 한다. 상기 광원(1a)으로부터 출사된 레이저 빔은 빔 확대기(202)로 구성된 광학계(202a, 202b)를 통해 확대된 다음, 제1플라이아이 렌즈(fly-eye lens)(233)에 입사한다.
복수의 광원이 제1플라이아이 렌즈(233)의 뒤쪽 초점면 상에 형성되고, 복수의 광원으로부터 광속(light flux)은 제1집광 광학계(234)를 통해 제2플라이아이렌즈(235)의 입사면을 중첩 방식으로 조명한다. 그 결과, 제1플라이아이 렌즈(233)의 뒤쪽 초점면 상의 광원보다 더 많은 광원이 제2플라이아이 렌즈(235)의 뒤쪽 초점면에 형성된다. 제2플라이아이 렌즈(235)의 뒤쪽 초점면 상에 형성된 광원으로부터의 광속은 제2집광 광학계(236)를 통해 위상 변조 광학계(위상 시프터)(204)를 중첩 방식으로 조명한다.
여기서, 제1플라이아이 렌즈(233)와 제1집광 광학계(234)는 제1균일화기를 구성하고, 상기 제1균일화기는 위상 시프터(204) 상의 광 강도에 관한 균일화를 달성한다.
또한, 제2플라이아이 렌즈(235)와 제2집광 광학계(236)는 제2균일화기를 구성하며, 상기 제2균일화기는 위상 시프터(204) 상의 각각의 평면 내의 위치에서의 광 강도(레이저 영향도)에 관련된 균일화를 달성한다. 이와 같은 방식으로, 상기 조명계는 위상 시프터(204)에 대체로 균일한 광 강도 분포(광 강도 분포)를 갖는 광 빔을 조사한다.
상기 균일화기(203)는 빔 조사 영역의 펄스 레이저 빔을 평탄하게 하는 기능을 가진다. 균일화기(203)를 통과한 펄스 레이저 빔(250)의 광 강도는 균일화된다. 상기 균일화기(203)는 광 강도에 있어서 펄스 레이저 빔(250)을 균일화시키기 위한 광학계이다.
균일화된 펄스 레이저 빔(250)의 위상은 위상 시프터(204)에 의해 변조된다. 예를 들어, 상기 위상 시프터(204)는 서로 평행하게 정렬된 복수의 선형 단차(204a)를 갖는 평면내 교차 결합형(in-plane-cross-coupled type)이며, 마운트 베이스(206) 상의 처리대상 기판(240)에 매우 근접하여 배치된 근접 방식 결정화 장치이기도 하다. 상기 위상 시프터(204)는 위상차를 이용하여 펄스 레이저 빔(250)에서 굴절을 발생시키며, 펄스 레이저 빔(250)의 광 강도를 변조시킨다. 그 결과, 상기 위상 시프터(204)는 도 13b에 도시된 바와 같은 단조 증가와 단조 감소를 반복하는 반복 패턴을 갖는 광 강도 분포(BP)를 빔 조사부에 형성한다. 위상 시프터(204)의 단차(204a) 간의 간격(W)은 본 실시예에서 100 ㎛로 설정됨을 주목해야 한다. 근접 방식 결정화 장치에서는, 입자 크기를 증가시키기 위해 사용되는 캡 막(253)의 막 두께가 30 nm보다 작지 않거나 500 nm보다 크지 않을 때, 우수한 축열 효과가 나온다. 그러므로, 근접 방식 결정화 방법에서는 캡 막(253)의 최적 막 두께가 30 nm보다 작지 않고 500 nm보다 크지 않다.
처리대상 기판의 상부 표면에는 예를 들어, 캡 막(253)이 구비되어 있다. 상기 캡 막(253)으로부터 위상 시프터(204)까지의 상호 간의 거리는 예를 들어, 500 ㎛보다 크지 않은 소정의 간격으로 설정된다. 마운트 베이스(206)와 그 밖의 주변부는 기판 가열 기구(예를 들어, 빌트인 히터)를 포함하지 않는다.
상기 마운트 베이스(206)는 수평 평면에서 X축 및 Y축 방향으로 이동 가능하고, 수평 평면에 직교하는 Z축 방향으로 이동 가능하며, Z축 주위로 θ만큼 회전 가능한 XYZθ스테이지(7) 상에 장착된다. XYZθ스테이지(7)의 전원 공급 회로는 퍼스널 컴퓨터(8)의 출력부에 접속되어 있다. 상기 XYZθ스테이지(7)에는 X축 구동 기구, Y축 구동 기구, Z축 구동 기구 및 θ회전 구동 기구가 구비되며, XYZθ스테이지(7)는 X, Y, Z 및 θ방향으로 각각 제어된다. 상기 예는 근접 방식 광학계를 기반으로 한 결정화 방법에 대응하지만, 투사형 광학계를 기반으로 한 결정화 방법에도 적용될 수 있음을 주목해야 한다. 투사형 결정화 방법에서는, 캡 막(253)의 최적 막 두께가 80 nm보다 작지 않고 400 nm보다 크지 않다.
이하, 도 15에 설명된 근접 방식 결정화 장치(210)를 기반으로 한 결정화 방법에 대해 설명이 이루어질 것이다. 예를 들어, 30 nsec의 펄스폭과 예를 들어, 1 J/cm2의 광 강도를 갖는 펄스 레이저 빔이 펄스 레이저 광원(1a)으로부터 출사된다. 상기 펄스 레이저 빔은 오목 렌즈(202b)와 볼록 렌즈(202b)에 의해 발산 및 수렴됨으로써, 균일화기(203)에 입사하게 된다. 상기 균일화기(203)는 입사한 펄스 레이저 빔(250)의 입사 각도와 광 강도를 균일화시킨다.
상기 균일화기(203)는 펄스 레이저 빔(250)을 균일화시켜서 위상 시프터(204)에 입사되게 하며, 상기 위상 시프터(204)는 반전된 삼각 단면을 지닌 역피크 패턴의 광 강도 분포를 갖는 펄스 레이저 빔을 출사한다. 반전된 삼각 단면을 지닌 역피크 패턴의 최대값 및 최소값은 비단결정 반도체 막의 종류 또는 막 두께 의해 규정되는 값으로 설계된다. 반전된 삼각 단면을 지닌 역피크 패턴의 광 강도 분포를 갖는 균일화된 펄스 레이저 빔은 비정질 실리콘 막(252)에 입사하여 빔 조사 부분만을 용융 및 결정화시킨다. 비정질 실리콘 막(252)은 얇으므로, 그 빔 조사 부분에서 두께 방향으로 급속히 용융되고, 용융된 부분의 온도 하강(drop)은 영향도가 최소로 되어 시작점으로 결정되는 역피크 점에서 시작하며, 응고(결정화)가 시작한다. 이러한 응고 위치는 반전된 삼각 단면을 갖는 역피크 패턴의 기울기에따라 순차적으로 이동한다. 응고점의 이러한 이동에 의하여, 결정 입자는 횡방향(비정질 실리콘 막(252)의 두께에 직교하는 방향)으로 성장한다. 이러한 결정 입자의 횡방향 성장과 관련하여, 캡 막(253)의 축열 효과에 의해 온도 하강 기울기가 오랫 동안 유지되므로, 결정화가 용이해진다. 따라서, 최종 응고 이후의 결정 입자의 크기가 증가되며, 넓은 범위의 단결정화가 빔 조사 부분에서 실현된다.
이러한 결정화 공정은 비정질 실리콘 막(252)의 소정의 영역에서 수행된다. 전체 표면 위에서 결정화 공정을 실시하기 위한 수단은 상기 스테이지(7)와, 상기 펄스 레이저 광원(1a)에 의해 얻어지는 조사 위치를 상대적으로 이동시킴으로써 수행될 수 있다.
도 15에 도시된 근접 방식 결정화 장치(210)를 이용하여 위상 변조된 펄스 레이저 빔은 비정질 실리콘 막(252)을 결정화시키기 위하여 처리대상 기판(240)의 한쪽 표면에 조사되었다. 상기 처리대상 기판(240)은 도 17에 도시된 바와 같이 산화 실리콘막을 캡 막(253)으로서 형성함으로써 얻어진다. 즉, 상기 처리대상 기판(240)은 절연체 또는 반도체로 이루어진 기본 물질 예를 들어, 실리콘 기판(248) 위에 절연층 예를 들어, 하부 보호막(251), 비정질 실리콘 막(252) 및 캡 막(253)을 순차적으로 적층함으로써 얻어지는 구조이다. 상기 하부 보호막(251)은 예를 들어, 1000 nm의 막 두께를 갖는 SiO2막과 같은 제1절연층으로 구성되어 있다. 비정질 실리콘 막(252)은 결정화의 대상이 되는 막이며, 예를 들어, 200 nm의 막 두께를 갖는 비정질 실리콘으로 구성되어 있다. 캡 막(253)은 예를 들어, 300 nm의막 두께를 갖는 절연성 SiO2막인 제2절연층이다.
이하, 결정화 공정이 수행되며 캡 막(253)을 지닌 이러한 처리대상 기판(240)을 제조하기 위한 방법에 대해 구체적으로 설명할 것이다.
절연체 또는 반도체로 구성된 기본 재질로서 실리콘 기판(248)이 사용되었고, 1000 nm의 막 두께를 지닌 SiO2막으로 구성된 하부 보호막(251)이 열산화 방법에 의해 형성되었다.
비정질 반도체 막 또는 비단결정 반도체 예를 들어, 비정질 실리콘 막(252)(예를 들어, 플라즈마 화학 기상증착법에 의해 형성된 200 nm의 막 두께를 갖는 비정질 Si 막)이 상기 하부 보호막(251) 상에 형성된다.
제2절연층 예를 들어, SiO2막(예를 들어, SiH4및 N2O를 이용한 플라즈마 화학 기상증착법에 의해 형성된 300 nm의 막 두께를 갖는 SiO2막)이 캡 막(253)으로서 상기 비정질 실리콘 막(252) 상에 형성되었다. 그 다음, 상기 실리콘 기판(248) 상에 형성된 박막(251 내지 253)에 대해 탈수소화 공정이 실행되었다. 이 공정은 500 내지 600 ℃의 온도 영역에서 수행하는 것이 바람직하며, 예를 들어, 570 ℃의 질소 분위기에서 2시간 동안 가열 공정이 수행되었다.
도 18은 본 발명의 현재 실시예에 따른 방법에 의해 실내 온도 조건 하에서 결정화된 Si 박막의 SEM 이미지를 나타낸 사진이다. SEM 이미지의 관찰로부터 알 수 있는 바와 같이, 횡방향 성장에 의해 증가된 결정 입자 크기를 갖는 Si 결정이 레이저 광학축(사진의 중앙)으로부터 양쪽으로 4 내지 5 ㎛의 범위에서 생성됨이확인되었다. 또한, 횡방향으로 성장한 Si 결정은 중앙의 결정 핵을 시작점으로 하여 횡방향으로 양호하게 확장하여 조밀하게 정렬되어 있음을 확인하였다.
횡방향 성장에 의해 증가된 결정 입자 크기를 갖는 Si 결정은 레이저 빔의 한번의 샷을 조사한 다음 소정의 피치 거리 만큼만 기판을 평행하게 이동하고 기판에 레이저 빔의 다음 샷을 조사함으로써 얻어졌다. 동일한 조작을 반복함으로써, 비정질 실리콘 막의 소자 형성 영역은 순차적으로 결정화되었다.
도 19 내지 21은 위상 시프터(204)가 도 15에 도시된 근접 방식 결정화 장치(210)에 배치되어 엑시머 레이저로부터의 펄스 빔의 한번의 샷이 실내 온도에서 처리대상 기판(240)에 조사될 때의 결정화 특성을 나타낸다. 도 19에서, 수평축은 캡 막(253)으로서의 산화 실리콘막(SiO2)의 막 두께(nm)를 나타내며, 수직축은 결정화된 결정 입자의 횡방향 성장 거리(㎛)를 나타낸다. 상기 도면은 다양한 종류의 샘플에 대해 캡 막(253)으로서의 산화 실리콘막의 막 두께를 여러 가지 방식으로 변경하면서 횡방향 성장의 캡 막 의존성을 조사한 결과를 나타내는 특성도이다. 횡방향 성장 거리로서 평균값이 얻어졌음을 주목해야 한다. 여기서, 합격 기준은 결정과 트랜지스터의 채널부의 위치맞춤 정확도의 관계에 있어서 횡방향 성장 거리가 4.0 ㎛보다 작지 않은 것으로 하고 있다.
도 19에 도시된 바와 같이, 실시예의 근접 방식 결정화 장치에서 캡 막(253)의 막 두께가 30 nm보다 작지 않고 대략 340 nm보다 크지 않을 때, 실내 온도에서 최대 레벨로 4 ㎛보다 작지 않은 횡방향 성장 거리가 얻어졌다. 또한, 캡 막(253)의 막 두께가 30 nm와 80 nm이어도, 최대 레벨로 대략 3 ㎛와 2 ㎛의 횡방향 성장 거리가 얻어졌다. 또한, 캡 막(253)의 막 두께가 390 nm인 경우에도, 최대 레벨로 대략 1.5 ㎛의 횡방향 성장 거리가 얻어졌다. 다른 한편으로, 캡 막(253)의 막 두께가 480 nm일 때, 횡방향 성장 거리는 1.5 ㎛보다 작았다. 5 ㎛보다 작지 않은 횡방향 성장 거리를 지닌 큰 입자 크기를 갖는 결정화된 영역은 캡 막(253)의 막 두께가 100 ㎛보다 작지 않고 340 ㎛보다 크지 않을 때 얻어졌다. 캡 막(253)의 이러한 막 두께는, 위상 시프터(204)를 통해 레이저 빔이 조사된 비단결정 반도체 막이 가열되고 가열에 의해 용융되는 비단결정 반도체의 온도 하강 속도가 감소될 때, 큰 입자 크기를 갖는 결정화가 얻어질 수 있는 막 두께이다. 온도 하강 속도를 감소시키기 위해, 캡 막(253)(제2절연층)으로 적절한 두께가 선택되며, 결정화용으로 사용되는 레이저 빔의 강도 분포(BP)와 광 에너지는 적절히 선택된다.
도 20에서, 수평축은 처리대상 기판(240)의 온도(℃)를 나타내며, 수직축은 결정화된 결정 입자의 횡방향 성장 거리(㎛)를 나타낸다. 위상 시프터(204)는 도 15에 도시된 바와 같이 근접 방식 결정화 장치에 배치되었다. 이 도면은 캡 막(253)으로서 막 두께 300 nm인 SiO2막으로 구성된 캡 막(253)을 갖는 처리대상 기판의 온도를 여러 가지 방식으로 변경하면서 횡방향 성장 거리의 기판 온도 의존성을 조사한 결과를 나타내는 특성도이다. 도면으로부터 명백히 알 수 있는 바와 같이, 캡 막(253)으로서 충분한 두께를 지닌 SiO2로 구성된 캡 막(253)을 갖는 처리대상 기판(240)에서는, 기판 온도가 실내 온도에서 수백 ℃까지의 횡방향 성장 거리의 기판 온도 의존성을 가지지는 않는다. 충분한 길이를 갖는 횡방향 성장 거리는 실내 온도에서도 얻어질 수 있는 것으로 밝혀졌다. 명확하지는 않지만, 이러한 현상은 캡 막의 축열 효과로 인해 발생하는 것으로 생각될 수 있다.
도 21에서, 수평축은 광 강도 지수(상대적인 양)를 나타내며, 수직축은 결정화된 결정 입자의 횡방향 성장 거리(㎛)를 나타낸다. 이 도면은 도 15에 도시된 근접 방식 장치에 배치되어 있는 위상 시프터(204)를 갖는 다양한 종류의 샘플에 대해 레이저 빔의 광 강도를 여러 가지 방식으로 변경하면서 횡방향 성장 거리의 광 강도 지수 의존성을 조사한 결과를 나타내는 특성도이다. 도면으로부터 명백히 알 수 있는 바와 같이, 횡방향 성장 거리는 광 강도가 상대적인 양으로 환산하여 0.9를 초과하는 지점 근처에서 갑자기 증가한다는 것이 알려졌다. 구체적으로, 4 ㎛보다 작지 않은 큰 횡방향 성장 거리는 엑시머 레이저로부터 처리대상 기판까지의 펄스 빔의 실내 온도에서의 원샷(one shot) 조사에 의해 얻어졌다.
본 상세한 설명에서, "광 강도 지수"는 결정 입자의 성장 도중 또는 성장 후에 다양한 종류의 스트레스(stress) 하에서조차 막을 파괴시키지 않고 막의 형태상 특성(결정 구조)이 간신히 유지되는 에너지 빔 조사 강도인 기준에 대한 광 강도의 값을 의미한다. 위 설명을 기초로 하여, 본 발명에 따른 방법을 이용함으로써, 큰 결정 입자(평균 결정 입자 크기 : 4 ㎛이상)는 실내 온도에서 높은 충진율로 횡방향 성장할 수 있음이 확인되었다.
앞서의 실시예에서 근접 방식 장치에 위상 시프터(204)가 배치된 예에 대해 설명이 이루어졌지만, 위상 시프터(204)가 도 22에 도시된 바와 같은 투사형 장치에 배치될 수도 있다. 즉, 이러한 투사형 결정화 장치(210A)는 위상 시프터(204)와 처리대상 기판(240) 사이에 결상 광학계(243)가 배치된 장치이다.
이하, 투사형 결정화 장치(210A)를 이용하는 위상 변조 엑시머 레이저 어닐링(아래에서 PMELA로 단축하여 부르기로 함)에 의해 Si 막을 결정화시키는 실시예에 대한 설명이 이루어질 것이다. 도 17에 도시된 바와 같이, 처리대상 기판(240)과 관련하여, 먼저, 1000 nm의 막 두께를 갖는 SiO2로 구성된 하부 보호막(251)이 열산화법에 의해 실리콘(Si) 기판(240) 상에 형성된다. 그 다음, 200 nm의 막 두께를 갖는 비정질 실리콘 막(252)과 캡 막(253)으로서의 SiO2막(253)이 PE-CVD(Plasma Enhanced CVD) 법에 의해 순차적으로 중첩되는 적층 구조가 얻어진다. 또한, PE-CVD 법을 기초로 한 연속적인 막 형성에 의해 하부 보호막(251), 비정질 Si 막(252) 및 캡 막(253)이 형성될 수도 있다. PMELA을 수행하기 전에, 열처리 노에서 550 ℃로 2시간 동안 질소 가스 분위기로 탈수소화 공정이 수행되었다.
PMELA 수행 시, 예를 들어, 30 nsec의 펄스폭을 갖는 KrF 엑시머 레이저 빔의 원샷이 처리대상 기판(240)에 조사되었다. 결정화된 Si 막의 마이크로 구조 분석은 세코 에칭 후에 주사형 전자 현미경(SEM)을 이용하여 실행되었다. 도 14b는 피치 폭(PW)을 여러 가지 방식으로 변경하면서 광 강도 분포(BP)를 이용하는 펄스 레이저 빔의 한번의 샷을 조사함으로써 결정화되는 샘프을 나타내는 주사형 전자 현미경(SEM) 이미지의 예를 나타낸다. 피치 폭(PW)을 여러 가지 방식으로 변경하여 그 한계를 조사할 때, 피치 폭(PW)의 하한은 그 광학적인 분해능에 의해 제한되며, 0.001 nm(1㎛)였다. 또한, 상한과 관련하여, 약 800 ㎛, 900 ㎛ 및 1000 ㎛에 대해 조사될 때에는 횡방향 성장이 확인되었지만, 1005 ㎛의 경우에는 횡방향 성장이 확인되지 않았다. 따라서, 단조 증가와 단조 감소를 주기적으로 반복하는 광 강도 분포의 1 주기의 거리는 0.001 mm에서 1 mm의 범위 내에 있어야 한다.
도 23 및 도 24는 처리대상 기판(240)의 결정화 공정이 투사형 결정화 장치(210A)를 이용하여 수행될 때의 결정화 특성을 나타낸다.
도 23은 도 22에 도시된 투사형 결정화 장치(210A)에서 위상 변조 광학계로서 위상 시프터(204)가 배치될 때의 횡방향 성장 거리와 캡 막(253)의 막 두께 간의 관계를 조사한 결과를 나타내는 특성도이다. 즉, 도 23에서, 수평축은 캡 막(253)의 두께(nm)를 나타내며, 수직축은 결정 입자의 횡방향 성장 거리(㎛)를 나타낸다. 도 23은 캡 막(253)의 각 막 두께에서의 최대 횡방향 성장 거리를 나타낸다. 또한, 도면의 곡선은 각각의 캡 막 두께에서의 횡방향 성장 거리를 연결한다. 도 23으로부터 명백히 알 수 있는 바와 같이, 캡 막(253)의 두께가 증가할 때 횡방향 성장 거리도 증가하며, 캡 막(253)의 막 두께가 130 내지 400 nm의 범위 내에 있을 때, 횡방향 성장 거리는 4 ㎛를 초과한다. 구체적으로, 캡 막(253)의 두께가 250 nm일 때, 횡방향 성장 거리는 최대 레벨로 대략 7 ㎛에 도달했다. 도 24에 도시된 바와 같이, 본 실시예에서는 엑시머 레이저로부터의 펄스 빔이 실내 온도에서 처리대상 기판(240)에 조사될 때, 6 ㎛보다 작지 않은 횡방향 성장 거리가 얻어졌다.
도 23은 기준 데이터로서 검은색 원(circle)으로 캡 막(253)이 구비되지 않을 때의 샘플 예를 들어, 비단결정 반도체 막의 횡방향 성장 거리를 나타냄을 주목해야 한다. 갭 막(253)이 없는 비단결정 반도체 막의 횡방향 성장 거리는 캡 막(253)을 갖는 비단결정 반도체 막의 횡방향 성장 거리보다 더 짧았다.
도 24에서, 수평축은 광 강도 지수(상대적인 값)를 나타내며, 수직축은 200 nm의 막 두께를 갖는 비정질 실리콘 막(252)의 샘플에서의 횡방향 성장 거리(㎛)를 나타낸다. 상기 도면은 도 22에 도시된 투사형 장치에 위상 시프터(204)가 배치될 때의 결정 입자의 횡방향 성장 거리와 광 강도 간의 관계를 조사한 결과를 나타내는 특성도이다. 상기 도면으로부터 명백히 알 수 있는 바와 같이, 광 강도 분포가 상대적인 양으로서 0.9를 초과할 때 횡방향 성장 거리가 갑자기 증가됨을 투사법에 의해 확인하였다.
다음으로, 도 17에 도시된 캡 막(253)을 갖는 처리대상 기판(240)에서, 비정질 실리콘 막(252)의 막 두께를 변경하면서 결정화 공정이 수행되고, 최대 횡방향 성장 거리와의 관계가 관찰되었다.
도 33은 비정질 실리콘 막(252)의 막 두께와 최대 횡방향 성장 거리 간의 관계를 나타내는 특성도이다. 캡 막(253)이 구비되지 않은 경우, 비정질 실리콘 막(252)의 막 두께가 도 19 및 도 23에 도시된 바와 같이 200 nm 이면, 최대 횡방향 성장 거리는 2.5 ㎛ 였다. 그러나, 도 32에 도시된 바와 같이, 도 17에서 설명된 캡 막(253)을 갖는 처리대상 기판(240)에서는, 비정질 실리콘 막(252)의 막 두께가 예를 들어, 30 nm 정도로 얇더라도, 3 ㎛보다 작지 않은 횡방향으로 성장한 결정 입자가 얻어질 수 있다. 도 19, 23 및 33에 도시된 결과로부터 캡 막(253)을 구비하는 것은 최대 횡방향 성장 거리의 길이에 효과적임을 알게 되었다.
또한, 도 33은 비정질 실리콘 막(252)의 막 두께가 증가될 때 최대 횡방향 성장 거리가 길어짐을 보여주며, 비정질 실리콘 막(252)의 막 두께가 대략 200 nm가 될 때 최대 횡방향 성장 거리의 확장이 포화됨을 보여준다.
이하, 도 33에서 설명된 최대 횡방향 성장 거리를 달성하는 캡 막 두께의 조건에 대한 설명이 이루어질 것이다. 도 34는 최대 횡방향 성장 거리를 달성하는 비정질 실리콘 막(252)의 막 두께 da-Si와 캡 막(253)의 막 두께 dcap간의 관계를 나타낸 특성도이다. 그 결과, 비정질 실리콘 막(252)의 막 두께 da-Si가 증가될수록, 캡 막(253)의 필요한 막 두께 dcap가 커짐을 알게 되었다. 도 34는 비정질 실리콘 막(252)이 두꺼워질수록 실리콘 층(252)에서의 열 용량이 증가되며, 증가된 열을 저장하기 위해 두꺼운 캡 막(253)이 필요하다는 점을 보여준다. 도 34는 비정질 실리콘 막(252)의 막 두께 da-Si와 캡 막(253)의 막 두께 dcap간의 관계를 나타내는 특성도이다. 캡 막(253)의 막 두께 dcap가 각 비정질 실리콘 막의 두께에 따라 직선 (dcap= 0.568da-Si+ 60)과 직선 (dcap= 0.568da-Si+ 160)에 의해 둘러싸여진 범위 내에서 선택될 때, 각 비정질 실리콘 막(252)의 막 두께 da-Si에서 최대 횡방향 결정 성장이 이루어진다. 위 수식에서, dcap은 제2절연층(캡 막(253))의 막 두께(nm)이고, da-Si는 비정질 반도체 막 또는 비단결정 반도체 막(비정질 실리콘 막(252))의막 두께(nm)이다.
이하, 도 25 내지 도 28을 참조하여 캡 막(253)의 축열 효과에 대한 실증 시험(empirical test)을 시행한 결과에 대한 설명이 이루어질 것이다. 실증 시험은 200 nm의 Si 막 두께를 갖는 샘플을 이용하여 시행되었다. 도 25는 평균 광 강도(mJ/cm2)를 나타내는 수평축과, 결정 입자의 횡방향 성장 거리(㎛)를 나타내는 수직축을 갖는 특성도이며, 광 강도 분포의 피치 폭(PW)이 고정된 값(28 ㎛)을 가질 때의 캡 막(253)의 축열 효과를 보여준다. 도면에서, 흰색 사각형은 캡 막(253)의 두께가 130 nm로 설정될 때 얻어지는 결과를 나타낸다. 흰색 삼각형은 캡 막(253)의 막 두께가 220 nm로 설정될 때 얻어지는 결과를 나타낸다. 검은색 원은 캡 막(253)의 두께가 300 nm로 설정될 때 얻어지는 결과를 나타낸다. 검은색 삼각형은 캡 막(253)의 두께가 390 nm로 설정될 때 얻어지는 결과를 나타낸다.
130 nm의 두께(흰색 사각형)와 220 nm의 두께(흰색 삼각형)를 갖는 얇은 캡 막(253)에서는, 막 파괴가 발생할 때까지 광 강도가 증가함에 따라 결정 입자의 횡방향 성장 거리가 서서히 증가하였다. 이 때의 횡방향 성장 거리의 최대값은 대략 6㎛ 였다. 그 결과, 더 큰 두께인 300 nm(검은색 원)를 갖는 캡 막(253)의 경우에는, 횡방향 성장 거리가 처음에는 대략 2 ㎛로 증가되었고, 그 다음에는 급격하게 증가하여 6 ㎛를 초과하였다. 한편, 390 nm의 두께(검은색 삼각형)를 갖는 매우 두꺼운 캡 막(253)의 경우에는 횡방향 성장 거리가 2 ㎛를 초과하지 않았다.
도 26b 및 도 26c는 도 26a에 개략적으로 도시된 광 강도 분포를 갖는 레이저 빔을 조사하고 세코 에칭을 수행함으로써 결정화 공정을 실시하여 얻어지는 실리콘 막의 SEM 이미지를 나타낸다. 도 26b는 두께가 300 nm로 설정된 캡 막(253)에 결정화 공정이 수행될 때의 실리콘 막의 SEM 이미지를 나타낸다. 도 26b의 화살표는 횡방향 성장의 방향을 가리킨다. 현미경 관찰의 결과, 횡방향 성장 거리의 최대값은 7 ㎛를 초과하였고, 평균값은 대략 6 ㎛ 였다.
도 26c는 두꺼운 캡 막(253)을 갖는 샘플에 세코-에칭을 수행함으로써 얻어지는 결정화 형태를 표현하는 SEM 이미지를 나타낸다. 도면에서, 횡방향 성장 영역은 소결된 결정 영역(sintered crystal area)에 의해 몇 개의 부분으로 분할되어 있다. 이것은 용융된 비정질 실리콘 막(252)의 온도 기울기가 상대적으로 오랜 시간 동안 존재할 수 있었음을 의미한다. 그러나, 그 온도는 고체-액체 경계의 상부 표면에서 갑자기 감소되었고, 자연적인 핵을 생성하는 임계 온도보다 낮아졌다. 상기 자연적인 핵의 생성은 이러한 고체-액체 경계의 상부 표면 근처에서 발생하며, 상호 충돌에 의해 결정 입자의 횡방향 성장을 정지시킨다. 동시에, 일부 새로운 핵은 새로운 횡방향 성장 발생원으로서 작용한다. 용융된 비정질 실리콘 막(252)에서의 온도 기울기가 부드러울 때 이러한 상황은 자주 발생하며, 최종적으로 이것은 균일한 작은 결정 입자를 초래한다. 캡 막(253)이 두꺼워질수록 이러한 효과는 더욱 현저해진다. 매우 두꺼운 캡 막(253)의 경우, Si 층의 열 용량의 대부분은 캡 막(253)을 가열하는데 사용되므로, Si 층의 액정 위상이 존재하는 주기는 감소된다.
또한, 220 nm와 300 nm의 두께를 갖는 캡 막(253) 간의 횡방향 성장 특성에서 결정이 급격하게 변화하는 임계 강도가 있음이 확인되고 있다.
도 27은 이러한 급격한 변화를 예시하는 모식도이다. 도 27에서, 수평축은 기판 상의 각 막 층의 위치를 나타내고, 수직축은 온도(단위 없음)를 나타낸다. 이 도면은 결정화 대상으로서 비정질 실리콘 막(252)이 SiO2하부 보호막 상에 형성되고 상기 비정질 실리콘 막(252) 상에 SiO2캡 막(253)이 형성된 처리대상 기판의 막 두께 방향으로의 온도 분포를 나타낸 1차원 온도 분포도이다. 여기서, 결정화 대상인 비정질 실리콘 막(252)의 온도 TSi는 펄스 조사 동안 시간과 함께 증가하는 것으로 단순화하여 가정하고 있다. 펄스로 조사되는 레이저 빔의 펄스의 종단부에서, SiO2캡 막(253)과 하부 보호막(251)은 동일한 온도 분포 형상을 가지지만, 이러한 분포는 도면에서 개략적으로 도시된 바와 같이 비정질 실리콘 막(252)의 온도 TSi에 비례한다. 강한 조사(실선 A)의 경우, 비정질 실리콘 막(252)의 온도 TSi는 증가한다. 캡 막(253)이 비정질 실리콘 막(252)의 온도 TSi로 가열되면, 결과적으로 캡 막(253)의 온도는 두께 방향에 대해 넓은 영역에서 결정화 대상 막인 비정질 실리콘 막(252)의 용융점(TM)을 초과한다. 따라서, 캡 막(253)은 히트 캐패시터(heat capacitor)로 기능한다.
한편, 약한 조사(점선 B)의 경우, 비정질 실리콘 막(252)의 온도 TSi는 캡 막(253)을 가열할 정도로 충분히 높지 않다. 비정질 실리콘 층(252) 주위의 일부 캡 막(253)만 가열되어 용융점(TM)을 초과한다. 캡 막(253)의 다른 부분은 낮은온도(용융점(TM)보다 크지 않은)에 머물며, 이러한 낮은 온도 영역(냉 영역)은 히트 싱크(heat sink)로 작용한다.
도 22에 도시된 바와 같은 이러한 투사형 결정화 장치를 이용한 실험의 결과, 횡방향 성장 거리를 확대하기가 바람직한 캡 막(253)의 두께는 100 내지 370 nm의 범위 내에 있었다.
도 28에서, 수평축은 평균 광 강도(mJ/cm2)를 나타내며, 수직축은 결정 입자의 횡방향 성장 거리(㎛)를 나타낸다. 이 도면은 캡 막(253)의 두께가 고정된 값(300 nm)로 결정된 상태에서 광 강도 분포의 피치 폭(PW)이 여러 가지 방식으로 변화될 때의 캡 막(253)의 축열 효과를 나타내는 특성도이다. 도면에서, 흰색 원은 피치 폭(PW)이 20 ㎛로 설정될 때의 결과를 나타내며, 검은색 원은 피치 폭(PW)이 28 ㎛로 설정될 때의 결과를 나타내며, 흰색 삼각형은 피치 폭이 36 ㎛로 설정될 때의 결과를 각각 나타낸다.
도면으로부터 명백히 알 수 있는 바와 같이, 피치 폭(PW)이 20 ㎛이면, 횡방향 성장 거리는 광 강도와 함께 일정하게 증가되며, 광 강도가 100 mJ/cm2일 때 최대 레벨인 대략 4 ㎛에 도달하였다. 한편, 피치 폭(PW)이 36 ㎛일 때, 횡방향 성장 거리는 짧은 거리에 머물렀다. 또한, 피치 폭(PW)이 중간 값인 28 ㎛일 때, 횡방향 성장 거리는 급격한 성장을 허용하는 광 강도를 경유하여 6 ㎛에 도달하였다.
도 29a는 큰 결정 입자가 조밀하게 배치된 샘플의 SEM 이미지를 나타내며, 도 29b는 도 29a의 샘플이 부분적으로 확대된 SEM 이미지를 나타내며, 도 29c는 도29b의 샘플에 조사된 레이저 빔의 광 강도 분포를 나타낸다.
바람직한 빔 프로파일은 피크 강도와 물마루형 강도의 비율이 대략 2로 되는 삼각파 형상을 가진다는 것을 본 실증 실험을 통해 확인하였다. 이러한 빔 프로파일은 위상 시프터에 의해 생성되도록 설정된다. 도 29a에 도시된 바와 같이, 입자 크기가 대략 5 ㎛인 큰 결정 입자 크기가 샘플의 전체 표면에 조밀하게 충진되어 있었다. 이와 같은 방식으로 큰 결정 입자가 조밀하게 충진 및 배치된 형태와 유사한 형태가 우수한 재현성(reproducibility)으로 생성되었다.
본 발명은 앞서 설명한 실시예에 한정되지 않음을 주목해야 하며, 실시 단계에서는 발명의 범위를 벗어나지 않고 구성 요소가 변형 및 실시될 수 있다. 또한, 앞의 실시예에서 서술된 복수의 구성 요소의 적절한 조합에 의해 다양한 발명이 형성될 수 있다. 예를 들어, 실시예에서 제시된 모든 구성 요소로부터 일부 구성 요소가 제거될 수 있다. 더욱이, 서로 다른 실시예에서 제시된 구성 요소가 적절하게 조합될 수도 있다. 이에 기초하여, 본 발명을 이용함으로써 큰 결정 입자(평균 결정 입자 크기 : 4.0 내지 6 마이크론)가 높은 충진율로 횡방향으로 성장하는 것이 가능함을 확인하였다.
이하, 도 30을 참조하여 본 발명에 따른 박막 트랜지스터(TFT)의 구조와 그 제조 방법에 대한 설명이 이루어질 것이다. 위에서 설명한 결정화 방법에 의해 큰 결정 입자가 형성된 반도체 막을 갖는 기판을 이용함으로써 박막 트랜지스터가 제조되었다.
절연체 또는 반도체로 구성된 기판으로서, 유리 기판(249), 석영 기판 또는플라스틱 기판과 같은 절연 기판뿐만 아니라 표면에 형성된 절연 코팅을 갖는 금속 기판, 실리콘 기판, 세라믹 기판 등을 채택하는 것이 가능하다. 유리 기판(249)으로서 코닝에 의해 제조되는 예를 들어, #1737 기판으로 대표되는 낮은 알칼리 유리 기판을 사용하는 것이 바람직하다. 하부 보호막(251)은 산화 실리콘(SiO2) 또는 질화 실리콘을 주성분으로 포함하는 절연막 예를 들어, 300 nm의 막 두께를 갖는 산화 실리콘 막이며, 유리 기판(249)과 밀접하게 접촉하게 형성되는 것이 바람직하다. 상기 하부 보호막(251)은 불순물이 유리 기판으로부터 비단결정 반도체 막으로 확산되는 것을 방지하도록 작용하는 막이다.
비정질 반도체 막 또는 비단결정 반도체 예를 들어, 비정질 실리콘 막(252)(예를 들어 플라즈마 화학 기상증착법에 의해 형성되는 200 nm의 막 두께를 갖는 비정질 Si 막)은 하부 보호막(251) 상에 형성된다.
캡 막(253)은 비정질 실리콘 막(252) 상에 형성됨으로써 처리대상 기판(240)을 형성한다. 이러한 처리대상 기판(240)에 대해, 도 16에 도시된 광학계에 의해 균일화된 펄스 레이저 빔이 위상 변조가 실시되는 위상 시프터(204)에 입사하도록 하여 얻어지는 레이저 빔(250)을 이용함으로써 결정화 공정이 수행된다.
결정화된 비단결정 반도체 막 상의 캡 막(253)은 에칭에 의해 제거된다. 그 다음, 비정질 실리콘 막(252)의 결정화된 영역에서 위치맞춤이 수행되며, 반도체 회로 예를 들어, 도 30에 도시된 박막 트랜지스터가 아래와 같이 제조된다. 우선, 액티브 영역의 형상을 정의하기 위해 포토리소그래피를 이용하여 패터닝이 실시되며, 평면 시야 내에서 채널 영역(252a), 소스 영역(252b) 및 드레인 영역(252c)에 대체로 대응하는 소정의 패턴을 가진 Si 아일랜드(island)가 형성된다.
다음으로, 채널 영역(252a), 소스 영역(252b) 및 드레인 영역(252c) 상에 게이트 절연막(254)이 형성된다. 게이트 절연막(254)과 관련하여, 산화 실리콘(SiO2) 또는 산질화 실리콘(silicon oxynitride)(SiON)을 포함하는 재료를 사용하여 30 내지 120 nm의 두께를 갖는 산화 실리콘 막이 형성된다. 게이트 절연막(254)의 형성과 관련하여, SiH4와 N2O를 원료로 사용하는 산화 실리콘 막이 예를 들어, 플라즈마 CVD 법에 의해 50 nm의 두께로 형성되며, 게이트 절연막(254)으로 정해진다.
그 다음, 게이트 전극(255)을 형성하기 위해 사용되는 도전층은 게이트 절연층(254) 상에 형성된다. Ta, Ti, W, Mo, Al 등을 주성분으로 하는 원소를 포함하는 재료가 사용되며, 스퍼터링법 또는 기상증착법과 같은 알려진 막 형성 방법을 사용하여 도전층이 형성된다. 예를 들어, Al-Ti 합금이 사용된다. 포토리소그래피를 이용하여 게이트 전극 금속층은 패터닝되며, 소정의 패턴을 갖는 게이트 전극(255)이 형성된다.
다음으로, 게이트 전극(255)을 마스크로 사용하여 불순물을 주입함으로써 소스 영역(252b)과 드레인 영역(252c)이 형성된다. 예를 들어, P 채널형 TFT를 형성할 경우, 이온 주입법을 사용하여 붕소 이온과 같은 P형 불순물이 주입된다. 이 영역의 붕소 농도는 예를 들어, 1.5 X 1020내지 3 X 1021으로 정해진다. 이와 같은 방식으로, P 채널형 TFT의 소스 영역(252b)과 드레인 영역(252c)을 구성하는 고농도의 p형 불순물 영역이 형성된다. 이 때, n형 불순물을 주입하여 n 채널형 TFT가 형성됨은 말할 필요도 없다.
다음으로, 이온 주입법에 의해 주입된 불순물 원소를 활성화시키기 위한 열처리 공정이 수행된다. 이 공정은 노 어닐링(furnace annealing) 법, 레이저 어닐링 법, 급속 열처리(RTA) 법 등의 방법을 이용하여 실시될 수 있다. 본 실시예에서는 노 어닐링 법을 이용하여 활성화 공정이 실시된다. 300 내지 650 ℃의 온도 범위인 질소 분위기에서 열처리를 수행하는 것이 바람직하며, 본 실시예에서는 500 ℃에서 4시간 동안 열처리가 수행된다.
다음으로, 게이트 절연막(254)과 게이트 전극(255) 상에는 층간 절연막(256)이 형성된다. 질화 실리콘 막, 산화 실리콘 막 및 산질화 실리콘 막 또는 이들 막의 조합에 의해 얻어지는 적층막을 이용하여 상기 층간 절연막(256)을 형성해도 충분하다. 또한, 막 두께는 200 내지 600 nm 로 설정하면 충분하며, 본 실시예에서는 400 nm로 설정하고 있다.
다음으로, 층간 절연막(256)의 소정 위치에 접촉 홀이 개구된다. 또한, 접촉 홀과 상기 층간 절연층(256)의 표면에는 도전층이 형성되며, 소정의 형상으로 패터닝된다. 본 실시예에서는, 소스 및 드레인 전극(257, 258)으로서, 100 nm의 두께를 갖는 Ti 막, 300 nm의 두께를 갖는 Ti를 포함하는 알루미늄 막 및 150 nm의 두께를 갖는 Ti 막을 스퍼터링 법에 의해 연속적으로 형성하여 얻어진 3층 구조를 갖는 적층막이 적용되고 있다. 이와 같은 방식으로, 도 30에 도시된 박막 트랜지스터가 얻어진다.
앞의 실시예에서 얻어진 박막 트랜지스터가 실제로 액티브 매트릭스형 액정 표시 장치에 적용되는 예는 도 11에 도시된 바와 같은 구조를 가진다. 이 경우, 박막 트랜지스터(112)는 도 30에 예시된 공정을 통해 제조된다.
위에서 설명한 바와 같은 상기 실시예에 따르면, 결정화 처리 시에 낮은 온도 예를 들어, 실내 온도 또는 그 근처(예를 들어, 5 내지 50 ℃)의 온도 범위에서도 큰 입자 크기를 갖는 결정화가 수행될 수 있다. 위상 변조된 광 빔은 비단결정 반도체 막에 조사되므로, 높은 차수의 진동 성분이 감소된다.
본 발명은 앞서 설명한 실시예에 한정되지 않으며, 실시 단계에서 발명의 범위를 벗어나지 않고 구성 요소를 변형하여 실시될 수 있음을 주목해야 한다. 또한, 상기 실시예에서 서술된 복수의 구성 요소의 적절한 조합에 의해 다양한 발명들이 형성될 수 있다. 예를 들어, 상기 실시예에서 서술된 모든 구성 요소에서 일부 구성 요소가 생략될 수도 있다. 또한, 서로 상이한 실시예의 구성 요소들이 적절하게 조합될 수도 있다.
본 발명은 액정 표시 장치 뿐만 아니라 유기 EL(electroluminescence) 표시 장치 또는 전자 회로 소자에 적용될 수도 있다.

Claims (31)

  1. 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시키는 결정화 방법에 있어서,
    레이저 광원으로부터 출사된 레이저 빔의 입사 각도와 광 강도 중 적어도 하나에 대해 균일화시키는 단계;
    상기 균일화된 레이저 빔의 광 강도 분포를 단조 증가 및 단조 감소를 주기적으로 반복하는 광 강도 분포로 변조시키는 단계; 및
    상기 변조된 광 강도 분포를 갖는 레이저 빔을 상기 비단결정 반도체 박막에 조사하여 비단결정 반도체 박막 부분을 용융시키는 단계를 포함하는 결정화 방법.
  2. 결정화를 위한 광 강도의 최대값은 광 빔에 의해 조사 및 용융되어 결정화된 결정 입자의 파괴를 일으키는 광 강도보다 낮은 값으로 조정되는 결정화 방법.
  3. 광 강도의 최대값은 광 빔에 의해 조사, 용융 및 결정화된 결정 입자의 파괴를 일으키는 광 강도보다 낮은 값으로 조정되고, 광 강도의 최소값은 비단결정 반도체 박막이 용융되는 광 강도와 동일하거나 이 광 강도보다 더 높은 값으로 조정되는 결정화 방법.
  4. 제1항에 있어서, 상기 광 강도 분포는 동일한 진폭 및 동일한 주기로 단조증가 및 단조 감소하는 조사용 광 빔인 결정화 방법.
  5. 제1항에 있어서, 단조 증가 및 단조 감소를 주기적으로 반복하는 상기 광 강도 분포의 1 주기의 거리는 0.001 mm 내지 1 mm의 범위에 있는 결정화 방법.
  6. 제1항에 있어서, 단조 증가 및 단조 감소를 주기적으로 반복하는 상기 광 강도 분포는 1 주기 동안 선형적으로 증가하고 선형적으로 감소하는 결정화 방법.
  7. 제1항에 있어서, 단조 증가 및 단조 감소를 반복하는 상기 광 강도 분포는 1 주기 동안 대칭적인 파형을 가지는 결정화 방법.
  8. 제1항에 있어서, 단조적으로 증가하고 단조적으로 감소하는 상기 광 강도 분포는 삼각 파형인 결정화 방법.
  9. 제1항에 있어서, 단조적으로 증가하고 단조적으로 감소하는 상기 광 강도 분포에서 단조 증가 파형으로부터 단조 감소 파형으로의 전환부는 기울기를 가지는 결정화 방법.
  10. 제1항에 있어서, 단조적으로 증가하고 단조적으로 감소하는 상기 광 강도 분포에서 단조 감소 파형으로부터 단조 증가 파형으로의 전환부는 기울기를 가지는결정화 방법.
  11. 제1항에 있어서, 상기 조사용 광 빔은, 광 강도가 단조 증가와 단조 감소를 반복하는 반복 패턴을 지닌 광 강도 분포를 가지도록 레이저 빔의 위상을 변조시키는 위상 변조 광학계를 이용하여 변조되는 펄스 레이저 빔인 결정화 방법.
  12. 제1항에 있어서, 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시키며, 상기 조사용 광 빔을 위한 상기 비단결정 반도체 박막의 입사 표면에는 적어도 산화 실리콘 막이 구비되어 있는 결정화 방법.
  13. 제12항에 있어서, 상기 산화 실리콘 막의 막 두께는 30 nm보다 작지 않고 500 nm보다 크지 않은 결정화 방법.
  14. 제1항에 있어서, 상기 조사용 광 빔은 광 강도에 대해 균일화된 광 빔인 결정화 방법.
  15. 균일화기에 의해 균일화되는 레이저 빔의 위상을 변조시키는 복수의 부분을 갖는 위상 변조 광학계가 비단결정 반도체 박막의 조사용 광 빔 입사 표면 근처에 구비되어 있는 근접 방식 결정화 장치를 이용하여 비단결정 반도체 박막의 조사 표면을 결정화시킬 때,
    상기 비단결정 반도체 박막의 조사용 광 빔 입사 표면에 구비된 산화 실리콘 막의 막 두께는 30 nm보다 작지 않고 340 nm보다 크지 않도록 설정되는 결정화 방법.
  16. 균일화기에 의해 균일화되는 레이저 빔의 위상을 변조시키는 복수의 부분을 갖는 위상 변조 광학계의 투과 광 빔이 비단결정 반도체 박막의 조사용 광 빔 입사 표면에 결상되는 근접 방식 결정화 장치를 이용하여 상기 비단결정 반도체 박막의 조사 표면을 결정화시킬 때,
    상기 비단결정 반도체 박막의 조사용 광 빔 입사 표면에 구비된 산화 실리콘 막의 막 두께는 80 nm보다 작지 않고 400 nm보다 크지 않도록 설정되는 결정화 방법.
  17. 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시키는 결정화 장치에 있어서,
    단조 증가 및 단조 감소를 주기적으로 반복하는 광 강도 분포를 가지며 상기 비단결정 반도체 박막을 용융시키는 광 강도를 갖는 조사용 광 빔을 상기 비단결정 반도체 박막에 조사하기 위한 수단을 포함하는 결정화 장치.
  18. 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시키는 결정화 장치에 있어서,
    단조 증가 및 단조 감소를 주기적으로 반복하는 광 강도 분포를 가지며 상기 비단결정 반도체 박막을 용융시키는 광 강도를 갖는 조사용 광 빔을 상기 비단결정 반도체 박막에 조사하기 위한 수단; 및
    상기 조사용 광 빔의 광 강도 분포를 측정하는 빔 프로파일 측정 장치를 포함하는 결정화 장치.
  19. 제17항에 있어서, 상기 레이저 빔은 균일화된 레이저 빔인 결정화 장치.
  20. 제17항에 있어서, 단조 증가 및 단조 감소를 주기적으로 반복하는 광 강도 분포를 가지며 상기 비단결정 반도체 박막을 용융시키는 광 강도를 갖는 조사용 광 빔을 상기 비단결정 반도체 박막에 조사하기 위한 수단은 공간 강도 변조 광학 소자인 결정화 장치.
  21. 제20항에 있어서, 상기 공간 강도 변조 광학 소자는 입사한 레이저 빔의 위상을 변조시키는 위상 시프터인 결정화 장치.
  22. 레이저 빔을 조사하여 비단결정 반도체 박막을 결정화시키는 결정화 장치에 있어서,
    레이저 광원;
    상기 비단결정 반도체 박막을 갖는 기판이 장착되는 마운트 베이스;
    상기 마운트 베이스와 레이저 광원 사이에 구비되어 광 강도에 대하여 상기 레이저 빔을 균일화시키는 균일화기; 및
    상기 균일화기와 마운트 베이스 사이에 구비되어 상기 균일화기에 의해 균일화된 레이저 빔의 위상을 변조시키는 복수의 부분을 갖는 위상 변조 광학계를 포함하는 결정화 장치.
  23. 제22항에 있어서, 상기 마운트 베이스는 상기 기판을 가열하기 위해 사용되는 히터를 포함하지 않는 결정화 장치.
  24. 절연체, 반도체 및 금속 중 적어도 하나의 재료로 구성되는 기판;
    상기 기판 상에 구비된 제1절연층;
    상기 제1절연층 상에 구비된 비정질 반도체 막 또는 비단결정 반도체 막; 및
    상기 비정질 반도체 막 또는 비단결정 반도체 막 상에 구비되어 30 nm보다 작지 않고 500 nm보다 크지 않은 두께를 갖는 제2절연층을 포함하는 처리대상 기판.
  25. 제24항에 있어서, 상기 제2절연층은 산화 실리콘 막인 처리대상 기판.
  26. 제24항에 있어서, 상기 제2절연층의 막 두께는, 상기 비정질 반도체 막 또는비단결정 반도체 막의 막 두께 da-Si[nm]와 상기 제2절연층의 막 두께 dcap[nm] 사이의 관계를 나타내는 특성도에서 직선 (dcap= 0.568da-Si+ 60)과 직선 (dcap= 0.568da-Si+ 160)에 의해 둘러싸인 범위에 있도록 선택되는 결정화 장치.
  27. 상부 게이트형인 박막 트랜지스터에 있어서,
    절연 기판 상에 형성된 소스, 드레인 및 채널 영역을 포함하는 반도체 박막; 상기 반도체 박막 상에 구비된 게이트 절연막; 및, 상기 게이트 절연막을 통해 상기 반도체 박막의 한 쪽에 구비된 게이트 전극을 포함하며,
    조사 영역에서 단조 증가 및 단조 감소를 주기적으로 반복하고 비단결정 반도체 박막을 용융시키는 광 강도 분포를 갖는 레이저 빔의 조사에 의해 상기 반도체 박막은 결정화되는 박막 트랜지스터.
  28. 하부 게이트형인 박막 트랜지스터에 있어서,
    절연 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 구비된 게이트 절연막; 및, 소스, 드레인 및 채널 영역을 포함하고, 상기 게이트 절연막을 통해 상기 게이트 전극을 피복하도록 구비되어 있는 반도체 박막을 포함하며,
    조사 영역에서 단조 증가 및 단조 감소를 주기적으로 반복하고 비단결정 반도체 박막을 용융시키는 광 강도 분포를 갖는 레이저 빔의 조사에 의해 상기 반도체 박막이 결정화되는 박막 트랜지스터.
  29. 제1항에 따른 결정화 방법에 의해 상기 비단결정 반도체 박막의 결정화된 영역에서 채널 영역을 그 사이에 끼우도록 구비되어 있고, 소정의 불순물이 주입되어 있는 소스 영역 및 드레인 영역;
    상기 채널 영역 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 게이트 전극;
    상기 소스 영역과 전기적으로 접속하는 소스 전극; 및
    상기 드레인 영역과 전기적으로 접속하는 드레인 전극을 포함하는 박막 트랜지스터.
  30. 서로 소정의 간격을 두고서 결합된 한 쌍의 기판; 및, 상기 간격 사이에 지지되는 전기광학 물질을 포함하며, 하나의 기판은 그 위에 형성된 대향 전극을 가지며, 다른 기판은 화소 전극과 이 화소 전극을 구동하는 반도체 박막으로 구성되는 표시 장치에 있어서,
    상기 표시 장치는 조사 영역에서 단조 증가 및 단조 감소를 주기적으로 반복하고 상기 반도체 박막을 용융시키는 광 강도 분포를 갖는 레이저 빔의 조사에 의해 결정화되는 반도체 박막을 갖는 표시 장치.
  31. 제28항에서 규정된 박막 트랜지스터를 화소 구동 소자로 이용하는 표시 장치.
KR1020040050203A 2003-06-30 2004-06-30 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치 KR101040463B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00189093 2003-06-30
JP2003189093 2003-06-30
JP2003193779A JP2005032831A (ja) 2003-07-08 2003-07-08 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
JPJP-P-2003-00193779 2003-07-08
JP2003308935 2003-09-01
JPJP-P-2003-00308935 2003-09-01
JP2003402197 2003-12-01
JPJP-P-2003-00402197 2003-12-01
JPJP-P-2004-00093200 2004-03-26
JP2004093200A JP4524413B2 (ja) 2003-06-30 2004-03-26 結晶化方法

Publications (2)

Publication Number Publication Date
KR20050002644A true KR20050002644A (ko) 2005-01-07
KR101040463B1 KR101040463B1 (ko) 2011-06-09

Family

ID=33545607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050203A KR101040463B1 (ko) 2003-06-30 2004-06-30 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치

Country Status (4)

Country Link
US (3) US7410848B2 (ko)
KR (1) KR101040463B1 (ko)
CN (1) CN100409404C (ko)
TW (1) TW200503061A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259982B1 (ko) * 2009-09-25 2013-06-03 (주)티엔스 엑시머 레이저를 이용한 마이크로머시닝 시스템 및 그 제어 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TWI301295B (en) * 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
TW200422749A (en) 2003-04-22 2004-11-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
JP2005294801A (ja) * 2004-03-11 2005-10-20 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及びレーザー結晶化方法
JP4834853B2 (ja) * 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
KR20060048937A (ko) * 2004-08-03 2006-05-18 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 레이저 결정화 장치
SE527733C2 (sv) * 2004-10-08 2006-05-23 Midsummer Ab Anordning och metod för att tillverka solceller
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
US20070010073A1 (en) * 2005-07-06 2007-01-11 Chien-Hao Chen Method of forming a MOS device having a strained channel region
JP2007165716A (ja) * 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
US7560321B2 (en) * 2006-03-17 2009-07-14 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
US7687334B2 (en) * 2006-03-23 2010-03-30 Board Of Trustees Of The University Of Arkansas Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon
KR100713895B1 (ko) * 2006-04-06 2007-05-04 비오이 하이디스 테크놀로지 주식회사 다결정막의 형성방법
US7977752B2 (en) * 2006-06-26 2011-07-12 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor
US8654045B2 (en) * 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
US20080142475A1 (en) * 2006-12-15 2008-06-19 Knowles Electronics, Llc Method of creating solid object from a material and apparatus thereof
CN100524579C (zh) * 2007-02-09 2009-08-05 南京大学 半导体纳米硅场电子发射材料及其制备方法
JP2008270726A (ja) * 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子
US7795119B2 (en) * 2007-07-17 2010-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Flash anneal for a PAI, NiSi process
WO2009035421A1 (en) * 2007-09-14 2009-03-19 Laserresearch (S) Pte Ltd Single laser system for manufacture of thin film solar cell
US20090078940A1 (en) * 2007-09-26 2009-03-26 Sharp Laboratories Of America, Inc. Location-controlled crystal seeding
US8476552B2 (en) * 2008-03-31 2013-07-02 Electro Scientific Industries, Inc. Laser systems and methods using triangular-shaped tailored laser pulses for selected target classes
JP2009272509A (ja) * 2008-05-09 2009-11-19 Advanced Lcd Technologies Development Center Co Ltd 光照射装置、結晶化装置、結晶化方法、およびデバイス
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
GB2489682B (en) * 2011-03-30 2015-11-04 Pragmatic Printing Ltd Electronic device and its method of manufacture
KR101991405B1 (ko) * 2012-09-19 2019-06-20 삼성전자주식회사 빔 형상기, 이를 구비하는 레이저 어닐링 시스템 및 이 시스템을 이용하여 반사형 포토 마스크를 제작하는 방법
CN104775161B (zh) * 2015-03-04 2017-10-13 信利（惠州）智能显示有限公司 激光晶化光路系统、低温多晶硅薄膜及其制备方法
KR102470044B1 (ko) * 2016-05-13 2022-11-24 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
CN107293511B (zh) * 2017-07-05 2019-11-12 京东方科技集团股份有限公司 一种膜层退火设备及退火方法
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置
WO2021026530A1 (en) * 2019-08-08 2021-02-11 The Regents Of The University Of California Crystallization of two-dimensional structures comprising multiple thin films
KR20210025165A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 레이저 광원 및 레이저 결정화 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
JPH11283933A (ja) 1998-01-29 1999-10-15 Toshiba Corp レ―ザ照射装置，非単結晶半導体膜の製造方法及び液晶表示装置の製造方法
JP2000082669A (ja) 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
US6393042B1 (en) * 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4784955B2 (ja) * 2001-07-18 2011-10-05 株式会社 液晶先端技術開発センター 薄膜半導体装置の製造方法
JP2003178979A (ja) 2001-08-30 2003-06-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI282126B (en) 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2003109911A (ja) * 2001-10-01 2003-04-11 Sharp Corp 薄膜処理装置、薄膜処理方法および薄膜デバイス
JP2004119919A (ja) 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259982B1 (ko) * 2009-09-25 2013-06-03 (주)티엔스 엑시머 레이저를 이용한 마이크로머시닝 시스템 및 그 제어 방법

Also Published As

Publication number Publication date
KR101040463B1 (ko) 2011-06-09
US20060186412A1 (en) 2006-08-24
US8114217B2 (en) 2012-02-14
CN1585094A (zh) 2005-02-23
US20040266080A1 (en) 2004-12-30
TW200503061A (en) 2005-01-16
US20080289573A1 (en) 2008-11-27
US7410848B2 (en) 2008-08-12
CN100409404C (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
KR101040463B1 (ko) 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7192852B2 (en) Method for fabricating image display device
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR20060046344A (ko) 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치
JP2004151668A (ja) 表示装置とその製造方法および製造装置
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
TW535194B (en) Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
JP2004054168A (ja) 画像表示装置
JP2011165717A (ja) 表示装置及び表示装置の製造方法
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR100611040B1 (ko) 레이저 열처리 장치
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
KR20000028860A (ko) 다결정실리콘의 제조방법
JP2004119617A (ja) 半導体装置とその製造方法および製造装置
KR20050078191A (ko) 반도체 박막의 제조 방법 및 화상 표시 장치
JP2005032831A (ja) 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
JP4524413B2 (ja) 結晶化方法
US20060065186A1 (en) Process for producing crystalline thin film
JP2010263240A (ja) 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
JP2010114472A (ja) 結晶化方法
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2008288608A (ja) 半導体結晶化装置
JP2005039259A (ja) 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee