KR20040097113A - 결정도가 다른 반도체 박막을 구비한 반도체 장치 및 그의기판과 이를 제조하는 제조방법, 및 액정표시장치와 이를제조하는 제조방법 - Google Patents

결정도가 다른 반도체 박막을 구비한 반도체 장치 및 그의기판과 이를 제조하는 제조방법, 및 액정표시장치와 이를제조하는 제조방법 Download PDF

Info

Publication number
KR20040097113A
KR20040097113A KR10-2004-7000572A KR20047000572A KR20040097113A KR 20040097113 A KR20040097113 A KR 20040097113A KR 20047000572 A KR20047000572 A KR 20047000572A KR 20040097113 A KR20040097113 A KR 20040097113A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor
region
semiconductor device
semiconductor thin
Prior art date
Application number
KR10-2004-7000572A
Other languages
English (en)
Inventor
기무라요시노부
마츠무라마사키요
야마모토요시타카
니시타니미키히코
히라마츠마사토
쥬몬지마사유키
나카노후미키
Original Assignee
가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 filed Critical 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Publication of KR20040097113A publication Critical patent/KR20040097113A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 반도체 장치 기판의 제조방법은 기층 위에 비단결정 반도체 박막을 형성하는 공정과, 상기 비단결정 반도체 박막에 에너지 빔을 조사하여 비단결정 반도체 박막을 구성하고 있는 비단결정 반도체의 결정도를 향상시키는 어닐링 공정을 포함하고 있다. 상기 어닐링 공정은 다수의 에너지 빔에 의해 비단결정 반도체 박막을 동시에 조사하여 에너지 빔이 조사되는 적어도 하나의 조사영역과, 에너지 빔이 조사되지 않는 적어도 하나의 비조사영역을 각각이 포함하는 다수의 유니트 영역을 형성한다.

Description

결정도가 다른 반도체 박막을 구비한 반도체 장치 및 그의 기판과 이를 제조하는 제조방법, 및 액정표시장치와 이를 제조하는 제조방법{Semiconductor Device Including Semiconductor Thin Films Having Different Crystallinity, Substrate of the Same, and Manufacturing Method of the Same, and Liquid Crystal Display and Manufacturing Method of the Same}
결정성 박막 반도체 트랜지스터(TFT) 등의 박막 반도체 장치에서는 주지된 바와 같이 알카리 글래스, 비 알카리 글래스, 석영 글래스 등의 절연체로 이루어진 기판 위에 실리콘 등의 반도체 물질의 섬 형상 박막이 서로 간격을 두고 형성되어 있다. 각각의 섬 형상의 반도체 박막 위에는 소오스 영역, 드레인 영역 및 이들 영역 사이에 배치된 채널 영역이 형성되어 있으며, 각각의 채널 영역 위에는 게이트 절연막을 통하여 게이트 전극이 배치되어 TFT를 구성하고 있다.
도 11a 내지 도 11e에 도시된 바와 같이 상기한 박막 반도체 장치는 통상적으로 다음과 같이 제조된다.
절연체 물질(예를들어, 글래스)의 기판(201) 위에 하지층을 통하여 비단결정반도체(예를들어, 비정질 또는 다결정 실리콘)로 이루어진 박막(202)을 형성한다(도 11a). 이 박막(202)의 전면에 에너지 빔(예를들어, 엑시머 레이저 광)(203)을 조사하여, 이 박막(202)을 어닐링 가공함에 의해, 박막(202) 내의 반도체를 결정화 또는 재결정화시킨다. 즉, 반도체 박막의 결정도를 좋게 한다(이 어닐링 가공된 반도체 박막은 도 11b에 부재번호 204로 표시되어 있다).
여기서, 결정도는 "결정 부분과 비정질 부분을 포함하는 구조의 결정 부분의 질량과 시료 전체의 질량의 비(%)를 말한다. 또한, 결정 부분과 비정질 부분은 미시적으로 혼재되어 있는 구조인 경우는 에칭 등으로 비정질 부분을 제거하여 분리하거나 또는 라만(Raman) 분광법 등으로 평가하는 것이 가능하다. 즉, 단결정 구조인 경우는 결정도가 1, 비정질 구조인 경우는 결정도가 제로(0)이다."를 의미한다. 결정화 또는 재결정화 한, 즉 결정도가 좋은 반도체 박막(204)을 포토리소그래피, 에칭 등에 의해 서로 분리한 다수의 섬 형상의 반도체 박막(205)으로 가공한다.
도 11c에서는 1개의 섬 형상의 반도체 박막(205) 만을 나타내고 있다. 그 후, 섬 형상의 반도체 박막(205) 위를 포함한 기판(201) 위에 산화실리콘(SiO2) 등의 물질로 이루어진 게이트 절연막(206)을 형성한다(도 11c). 이어서, 게이트 절연막(206) 위에 게이트 전극(207)을 형성하고 그후 게이트 전극(207)을 마스크로 하여 인(P) 등의 불순물 이온을 섬 형상의 반도체 박막(205)에 선택적으로 주입한다(도 11d).
그 결과 반도체 박막에는 불순물이 도우프된 소오스 영역(209) 및 드레인 영역(210)과, 이들 영역 사이에 위치한 채널 영역(211)이 형성된다. 그 후 소오스 영역(209) 및 드레인 영역(210) 위의 게이트 절연막(206)에 콘택홀을 형성한다. 게이트 절연막(206) 위에 소오스 전극(212)과 드레인 전극(213)이 콘택홀을 통하여 소오스 영역(209) 및 드레인 영역(210)에 전기적으로 접속하도록 형성한다(도 11e). 이러한 방식으로 TFT가 완성된다.
상기한 TFT의 제조공정에 있어서 비 단결정 반도체를 결정화 또는 재결정화하기 위한 상기 어닐링 공정은 이 공정에 의해 생성된 반도체의 결정 상태가 TFT의 특성을 좌우하기 때문에 특히 중요한 공정이다. 이 어닐링 공정의 대표적인 것을 도 12를 참고하여 설명한다.
도 12에 있어서 부재번호 301은 엑시머 레이저 광원을 나타내며 이 광원으로부터 발사된 레이저 광(301a)은 비임 호모지나이저(beam homogenizer)(302)에 입사된다. 그 결과, 비임 호모지나이저(302)는 레이저 광(301a)을 광강도가 균일하게 장방형의 단면(예를들어, 150mm×200μm)이 되도록 정형하여, 기판(201) 위의 비 단결정 반도체 박막(202)에 입사시킨다. 그 결과 레이저 광이 조사된 장방형의 영역은 결정화된다. 이와 같은 동작을 기판(201)을 화살표로 표시하는 방향으로, 즉 레이저 광의 슬리트 형상 단면의 길이방향에 직교하는 방향으로 간헐적으로 이동시키는 것에 의해 반도체 박막(202)은 거의 전면에 걸쳐 균일하게 레이저 광에 의해 조사되어 결정화된다.
그 후의 공정에 있어서는 도 11b 내지 도 11e를 참조하여 설명한 바와 같이 결정화된 반도체 박막을섬 형상으로 분리하고, 액정표시장치 등의 표시장치인 경우에는 각 화소에 대하여 스위칭 소자로서 기능을 하는 다수의 TFT를 동일한 기판 위에 형성하여 액티브 매트릭스형 회로를 형성한다.
실제의 액정표시장치가 구성될 때, 상기 화소용 TFT는 각 화소에 대응하여 설치되도록 기판(201)의 중심부(도 13의 201a로 표시된 영역)에 형성될 필요가 있다. 한편, 액정표시장치를 표시 구동하기 위한 드라이버 회로를 구성하는 구동회로용 TFT는 기판(2010)의 빈 영역, 즉 기판(201)의 주변부(도 13의 201b로 표시된 영역) 위에 배치되어 있다.
또한, 이들 화소용 TFT와 구동회로용 TFT는 양자에 요구되는 특성이 다르기 때문에 각각 별도의 공정으로 형성하는 것이 일반적이다. 예를들어, 화소용 TFT는 비교적 높은 내전압성이 필요하기 때문에 비정질 반도체 박막 또는 다결정 반도체 박막을 기초(채널)로 하는 것이 바람직하고, 구동회로용 TFT는 빠른 스위칭 특성이 필요하기 때문에 이동도가 큰 다결정 반도체 박막 또는 단결정 반도체 박막을 기초로 하는 것이 바람직하다. 따라서, 양 종류의 TFT를 각각 별도의 공정으로 제조할 필요가 있으며, 이는 제조를 힘들게 하는 단점이 된다.
또한, 구동회로용 TFT를 기판의 주변부에 배치하면 화소용에는 긴 데이터 라인을 통하여 접속하지 안으면 안되고, 신호 손실이 발생되며 동작속도가 지연되는 문제가 있다.
본 발명은 결정도가 서로 다른 박막 반도체 층을 포함하는 반도체 장치, 그의 기판, 및 반도체 장치와 기판을 제조하는 제조방법에 관한 것이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 박막 반도체 장치의 제조방법의 각 공정을 설명하기 위한 도면이다.
도 2a는 상기 방법의 어닐링 공정을 설명하기 위한 도면이고, 도 2b는 이 공정에 사용되는 관통공을 포함하는 마스크의 일부 평면도이다.
도 3은 어닐링 공정의 변형예를 설명하기 위한 도면이다.
도 4는 도 3에 도시된 어닐링 공정에 사용되는 미러 어레이를 나타낸 평면도이다.
도 5는 도 4에 도시된 미러 어레이의 변형예를 나타낸 평면도이다.
도 6a는 도 4에 도시된 미러 어레이의 변형예를 나타낸 평면도이고, 도 6b는 이 미러 어레이의 하나의 미소 미러를 개략적으로 나타낸 사시도, 도 6c는 도 6b에도시된 미소 미러의 변형예를 나타낸 사시도이다.
도 7a는 본 발명의 방법에 의해 제조된 박막 반도체 장치로서 LCD 기판의 일예를 개략적으로 나타낸 도면이고, 도 7b는 도 7a의 일 화소영역, 즉 유니트 영역을 확대하여 나타낸 도면이다.
도 8a는 본 발명의 방법에 의해 제조된 박막 반도체 장치로서 LCD 기판의 다른 예의 일부를 개략적으로 나타낸 도면이고, 도 8b는 도 8a에 표시된 장치에 형성되어 있는 SRAM 회로의 일예를 나타낸 도면이다.
도 9a는 위상 시프트 마스크의 일예를 나타낸 평면도이다.
도 9b 및 도 9c는 위상 시프트 마스크의 다른 예를 나타낸 사시도 및 평면도이다.
도 9d는 위상 시프트 마스크를 사용하여 얻어진 기판에의 입사 레이저 광의 광강도 분포의 그래프이다.
도 10a 및 도 10b는 본 발명의 방법에 의해 제조된 액정표시장치의 LCD 기판 유니트를 나타낸 평면도, 및 액정표시장치의 단면도이다.
도 11a 내지 도 11e는 종래기술에서 박막 반도체 장치의 제조방법 각 공정을 설명하기 위한 도면이다.
도 12는 상기 방법의 종래 어닐링 공정을 설명하기 위한 도면이다.
도 13은 화소용 TFT가 배치되는 범위와 구동회로용 TFT가 배치되어 있는 범위를 나타낸 도면이다.
본 발명의 목적은 제조가 용이하고 동작속도 등의 특성이 우수한 박막 반도체 장치, 이 장치에 사용 가능한 기판 어레이, 이들을 제조하는 제조방법, 액정표시장치 및 그의 제조방법을 제공하는 데 있다.
본 발명의 일 태양에 따르면, 박막 반도체 장치는 기판 위에 비단결정 반도체 박막을 형성하는 공정과, 상기 비단결정 반도체 박막에 에너지 빔을 조사하여 비단결정 반도체 박막을 구성하고 있는 비단결정 반도체의 결정도를 향상시키는 어닐링 공정을 구비하고,
상기 어닐링 공정은 다수의 에너지 빔에 의해 비단결정 반도체 박막을 동시에 조사하여 에너지 빔이 조사되는 적어도 하나의 조사영역과, 에너지 빔이 조사되지 않는 적어도 하나의 비조사영역을 각각이 포함하는 다수의 유니트 영역을 형성하도록 실행되는 것을 특징으로 한다.
이하에 본 발명의 일 실시예에 따른 박막 반도체 장치 및 그의 제조방법을 첨부 도면, 특히 도 1a 내지 도 1e를 참고하여 설명한다.
도 1a에 도시된 바와 같이 절연재, 예를들어, 알칼리 글래스, 석영 글래스, 플라스틱, 폴리이미드 등으로 형성된 투명한 직사각형 기판(101)(도 1a에서는 단지 일부만이 표시되어 있음)의 평탄한 일면 위에 하지층(102)과 비정질 반도체 박막(103)을 순차적으로 화학적 기상성장(CVD) 방법 또는 스퍼터 방법 등의 공지된 막성장기술을 이용하여 형성한다.
상기 하지층(102)은 예를들어, 50nm 두께의 SiN막(102a)과 100nm 두께의 SiO2막(102b)의 적층막으로 형성된다. 상기 SiN막(102a)은 글래스 등으로 이루어진 기판(101)으로부터의 불순물이 비정질 반도체 박막(103)으로 확산되는 것을 방지하기 위한 것이다. SiO2막(102b)은 SiN막(102a)으로부터의 질소가 비정질 반도체 박막(103)으로 확산되는 것을 방지하기 위한 것이다. 비정질 반도체 박막(103)은 예를들어, 두께가 약 50nm-200nm로 Si, Ge, SiGe와 같은 반도체, 이 실시예에서는 Si로 형성된다.
다음에 도 1b 및 도 1c에 도시된 바와 같이 에너지 빔으로 엑시머 레이저 광(104), 예를들어, KrF, XeCl 엑시머 레이저를 후에 설명하는 바와 같이 각각이 조사된 영역(105)(이하에 조사영역으로 언급함)과 조사되지 않은 영역(106)(이하에 비조사영역으로 언급함)에 인접하여 배치되는 다수의 유니트 영역을 형성하도록 선택적으로 조사한다(도 1b는 이해를 용이하게 하기 위하여 1개의 조사영역과 1개의비조사영역을 포함하는 1개의 유니트 영역만을 표시함).
이러한 레이저 조사에 의해 조사영역(105)은 어닐링 처리되어 용융되어 비정질 반도체가 다결정 또는 단결정으로 변환되어, 즉 결정도가 향상된다. 비조사영역(106)의 비정질 반도체는 그 상태를 유지한다. 예를들어, 액정표시장치의 제조공정에 있어서 조사영역(105)은 빠른 스위칭 특성이 요구되는 구동회로용 TFT를 형성하기 위한 영역이다. 비조사영역(106)은 높은 내전압이 요구되는 화소용 TFT를 형성하기 위한 영역이다.
다음에 포토리소그래피 기술을 사용하여 조사영역(105)과 비조사영역(106)을 선택적으로 에칭하여 2개의 제1섬영역(105a)과 1개의 제2섬영역(106a)을 형성한다. 이들 섬영역(105a,106a)을 포함한 기판 위에(정확하게는 하지층(102) 위에) SiO2로 이루어지며 약 20nm-100nm 두께의 게이트 절연막(107)을 상기와 동일한 막형성 기술을 이용하여 형성한다. 이 게이트 절연막(107)의, 섬영역(105a,106a)의 중앙부와 대향한 부분 위에 각각 게이트 전극(108)을 형성한다. 이들 게이트 전극(108)은 실리사이드나 MoW의 층을 패턴닝하여 형성된다.
다음에 도 1d에 도시된 바와 같이 상기 게이트 전극(108)을 마스크로 하여 불순물 이온(109)을 섬영역(105a,106a)으로 주입하여, 채널영역을 사이에 두고 소오스 영역과 드레인 영역을 형성한다. 상기 불순물 이온은 N 채널 MOS 트랜지스터를 형성하기 위한 N형 불순물, 예를들어 인이고, P 채널 MOS 트랜지스터를 형성하기 위한 P형 불순물, 예를들어 보론이다. 그 결과적인 장치를 질소 분위기에서 어닐링(450℃에서, 1시간)하여 주입된 불순물을 활성화시킨다.
다음에 게이트 전극(108)을 포함한 게이트 절연막(107) 위에 예를들어, SiO2로 이루어진 층간절연막(110)을 형성한다. 이 층간절연막(110) 및 게이트 절연막(107)의, 상기 섬영역(105a,106a)의 불순물이 도우프된 영역(소오스 영역 및 드레인 영역) 상부를 선택적으로 에칭하여 제거함에 의해 콘택홀을 형성한다.
다음에 도 1e와 같이 상기 게이트 절연막(107) 위에 콘택홀을 통하여 소오스 영역 및 드레인 영역과 전기적으로 접속된 소오스 전극(111a) 및 드레인 전극(111b)을 형성하여 박막 반도체 장치를 완성한다.
이어서, 도 2a 및 도 2b를 참고하여 도 1b 및 도 1c를 참고하여 설명된 엑시머 레이저 광에 의한 어닐링 공정을 상세하게 설명한다.
도 2a에 있어서 부재번호(401)는 에너지 빔의 사출장치인 엑시머 레이저 광원을 나타낸다. 이 엑시머 레이저 광원은 KrF, ArF, XeCl 등 공지의 것을 사용할 수 있다. 또한, 이 레이저 광원의 파워는 반도체 박막을 결정화하는 데 필요한 임의의 것이 사용 가능하다. 예를들어, 비정질 실리콘을 다결정 실리콘으로 형성하는 경우는 낮은 파워가 사용된다. 또한, 비정질 실리콘을 단결정으로 형성하는 경우는 높은 파워를 가진 것이 사용될 수 있다. 엑시머 레이저 광원으로부터 사출되는 레이저 광(401a)은 미러(400)에서 반사되어, 빔 호모지나이저(402)에 입사된다. 그 결과 빔 호모지나이저(402)는 레이저 광(401a)을 강도가 균일하며 단면이 직사각 형상(예를들어, 150mm×200μm)이 되도록 정형하여 이 빔 호모지나이저(402)과 기판(101) 사이에 고정된 마스크(404)에 입사시킨다.
이 마스크(404)는 도 2b에 도시된 바와 같이 폭이 약 5-10μm의 다수의 정방형 관통구멍, 즉 미세구멍(micropore)(404a)이 매트릭스 형상으로, 즉, X방향과 Y방향으로 정렬되어 형성된 거의 정사각 형상의 금속 플레이트(404b)에 의해 형성된다. 마스크(404)는 후술하는 바와 같이 마스크(404)에의 입사광 중 미세구멍(404a)에 입사된 부분이 미세구멍(404a)을 통하여 기판(101)의 전면 근처에 배치된 위상 시프트 마스크(450)을 통하여 기판(101)에 입사되도록 설정된다.
또한, 미세구멍(404a) 이외의 부분의 면, 즉 플레이트(404b)의 면에 입사된 부분은 반사되어 기판(101)에 입사되지 않도록 설정되어 있다. 상기 플레이트(404b)는 입사광을 반사하는 이외의 다른 방법, 예를들어 흡수에 의해 광을 기판(101)에 입사되지 않도록 구성하는 것도 가능하다. 상기 미세구멍(404a)의 형상은 이 실시예에서는 정사각형으로 되어 있으나, 다른 형상으로 예를들어, 직사각형, 삼각형, 육각형이어도 좋다.
또한, 미세구멍(404a)은 도 2b에 도시된 바와 같이 필연적으로 규칙적으로 배열되며 불규칙적으로 배열될 수 도 있다. 또한, 규칙적이거나 불규칙적으로 배열된 미세구멍과 상이한 형상의 미세구멍이 혼합되어 배열될 수 도 있다. 상기 마스크(404)는 거의 정사각형으로 되어 있으나, 반듯이 이러한 형상을 가질 필요는 없고 입사 에너지 빔의 단면과 거의 동일한 형상과 디멘존을 갖는 것이 좋고 기판(101)과 거의 동일한 형상과 디멘존을 가질 필요는 없다. 예를들어, 본 실시예에서는 입사하는 엑시머 레이저 광이 150mm×200μm의 단면을 갖는 슬리트형 광이므로 마스크는 이와 동일하거나 또는 더 작은 디멘존을 갖는 것이 좋다. 이 실시예에서는 기판(101)이 X방향과 Y방향으로 이동되므로 마스크는 기판보다 더 작은 디멘존을 갖는 것이 좋다.
상기와 같이 구성된 마스크(404)를 통하여 레이저 광(403)을 기판(101), 정확하게는 기판(101)의 반도체 박막(103)에 입사되는 것에 의해 반도체 박막(103)은 마스크(404)의 미세구멍(404a)의 패턴에 대응하는 패턴의 레이저 광에 의해 조사된다. 즉, 서로 독립된 다수의 미세구멍(404a)을 통과한 다수의 레이저 광에 의해 반도체 박막(103)이 조사되어 다수의 직사각형의 조사영역과 마스크(404)에 의해 반사된 레이저 광의 부분에 대응하는 비조사영역이 형성된다.
상기한 바와 같이 조사영역의 반도체 박막의 비정질 반도체는 다결정 반도체 또는 단결정 반도체로 되며, 비조사영역의 반도체는 비정질 상태로 유지된다. 본 발명에서는 각각이 적어도 1개의 조사영역과 이 조사영역과 인접한 적어도 1개의 비조사영역이 1개의 유니트 영역을 형성한다. 즉, LCD에서는 화소영역(엄밀하게는 화소와, 화소를 위한 반도체 소자가 형성된 영역)을 형성하고, 이들 유니트 영역이 기판 위에 다수 규칙적 또는 불규칙적으로 배치되어 있다.
상기와 같이 하여 어닐링 공정으로 형성된 각 유니트 영역의 다결정 영역(조사영역)과 비정질영역(비조사영역)의 양자 또는 하나를 패턴닝, 즉 소위 아일랜드-컷(island-cut) 처리되어 적어도 1개의 단결정의 섬형 박막과 적어도 1개의 비정질의 섬형 박막을 형성한다. 즉, 각 유니트 영역에 서로 근접된 단결정의 섬형 박막과, 비정질의 섬형 박막이 형성되도록 반도체 박막을 패턴닝 한다. 그후에 도 1d와도 1e를 참고하여 설명한 바와 같이 각 섬형 반도체 박막을 기본으로 한 TFT를 형성하여 박막 반도체 장치를 완성한다.
이와 같이 제조된 박막 반도체 장치는 기본층(기판 단독 또는 실시예에서와 같이 기판 위에 형성된 어떤 층을 포함하는 기판의 총칭) 위에 다수, 바람직하게는 다수의 유니트 영역이 서로 근접하도록 형성된다. 각 유니트에는 에너지 빔에 의해 어닐링 처리된 반도체 박막을 기초로 하는 적어도 1개의 제1반도체 소자와, 어닐링 처리되지 않은 반도체 박막을 기초로 하는 적어도 1개의 제2반도체 소자가 형성되어 있다. 그 결과 제1반도체 소자와 제2반도체 소자는 결정도가 다른 동일한 물질로 반도체 박막을 기초하여 형성되었기 때문에 이들 소자의 특성은 다르다.
예를들어, 제1반도체 소자는 이 소자의 다결정 반도체 박막이 전자 또는 정공(hole)의 이동도가 높기 때문에 스위칭 속도가 높다. 제2반도체 소자인 경우 비정질 반도체는 고내압 특성을 갖는다. 따라서, 이 반도체 장치를 LCD 기판 어레이로 사용하면 제1반도체 소자를 구동회로용 TFT로서 사용되고, 제2반도체 소자를 화소용 TFT로서 사용된다. 결국, 액정표시장치(LCD)에 요구되는 특성이 만족될 수 있게 된다. 이 경우 구동회로용 TFT는 화소용 TFT에 극히 근접하여 배치될 수 있기 때문에 양 트랜지스터를 서로 전기적으로 접속하는 라인의 길이를 단축할 수 있어 응답성을 높일 수 있게 된다. 마스크(404)를 사용한 조사영역은 제1반도체 소자를 제조할 때에 위치 결정하여도 유효하다.
상기 실시예에서 에너지 빔을 다수의 빔으로 분할하여 반도체 박막에 선택적으로 조사시키기 위한 수단으로서 미세구멍(404a)이 형성된 마스크(404)를 사용하였으나, 본 발명은 이에 한정되지 않는다. 이하에 그의 예를 상기 실시예와 실질적으로 동일한 부재는 동일한 부재번호를 부여하여 설명을 생략하여 설명한다.
도 3은 상기 마스크(404)를 대신하여 도 4에 도시된 바와 같이 미러 어레이(402)를 빔 호모지나이저(302)와 기판(101) 사이에 배치하여 상기 어닐링 공정을 설명하는 도면이다. 이 미러 어레이(402)는 제1 및 제2 그룹의 서로 각도가 다른 정사각형의 제1 및 제2 마이크로 미러(401a,401b)가 동일 평면상에 매트릭스 형태로 배치되어 구성되어 있다. 이들 마이크로 미러(401a,401b)는 미세가공기술을 사용하여 동일 기판의 일면을 가공하여 형성되어도 좋고, 미리 개별적으로 형성된 마이크로 미러(401a,401b) 서로를 접착하여 형성하여도 좋다.
제1마이크로 미러(401a)(도 4에는 구별을 용이하게 하기 위하여 해칭으로 표시됨)는 입사하는 레이저 광의 부분(303)을 기판(101)의 방향으로 반사하도록 레이저 광에 대한 입사각도가 설정되어 있다. 제2마이크로 미러(401b)(도 4에는 백색으로 표시되어 있다)는 입사하는 레이저 광(303)의 부분을 기판(101)(위상 시프트 마스크(450))으로부터 벗어나는 방향으로 반사하도록 레이저 광에 대한 반사각도가 설정되어 있다. 그 결과 각각 제1마이크로 미러(401a)에 의해 반사된 레이저 광의 부분(303a)은 위상 시프트 마스크(450)를 통하여 기판(101) 위의 반도체 박막(103)에 서로 거리를 두고 입사되어 각 조사영역을 형성한다. 각각 제2마이크로 미러(401b)에 의해 반사된 레이저 광의 부분(303b)은 기판(101) 위의 반도체 박막에 입사되지 않기 때문에 비조사영역을 형성한다. 그 결과 반도체 박막(103)에는 도 4에 도시한 마이크로 미러(401a,401b)의 배치에 대응한 배치의 조사영역과 비조사영역이 형성된다.
본 발명에서는 적어도 1개의 조사영역과 비조사영역이 유니트 영역에 형성된다. 예를들어, Y방향 또는 X방향에 서로 인접한 1개의 조사영역과 1개의 비조사영역이 1개의 유니트 영역에 형성되어도 좋고, 도 4에 굵은 선으로 분할되어 표시된 바와 같이 2개의 조사영역과 2개의 비조사영역이 1개의 유니트 영역에 형성되어도 좋다. 또한, 상이한 수의 조사영역과 비조사영역이 1개의 유니트 영역에 형성되어도 좋다. 본 실시예에서는 제1그룹의 마이크로 미러(401a)와 제2그룹의 마이크로 미러(401b)는 X방향과 Y방향 모두 서로 규칙적으로 교대로 배열되며 동일한 크기의 조사영역과 비조사영역이 교대로 위치되도록 형성되어 있다.
그러나, 이들 마이크로 미러(401a,401b)는 필수적으로 동일한 크기를 갖거나 규칙적으로 배열될 필요는 없다. 그 결과 마이크로 미러(401a,401b)의 디멘존과 배치를 선정하는 것에 의해 각각의 조사영역과 비조사영역이 소망하는 형상으로 소망하는 배치로 이루어진 유니트 영역을 반도체 박막에 형성할 수 있다. 그 결과 반도체 박막에 조사영역에 대응하는 크기의 결정 영역과 비조사영역에 대응하는 크기의 비정질 영역을 소망하는 크기로 형성할 수 있다.
도 3에 화살표로 나타낸 바와 같이 기판(101)을 X방향으로 이동시키는 경우 도 4에 도시된 바와 같이 다수의 마이크로 미러(401a,401b)를 X방향과 Y방향으로 배치시킬 필요는 없고, X방향에는 적어도 1개의 제1미러(401a)와 제2미러(401b)가 배치되어 있어도 된다는 것은 이해될 수 있을 것이다.
상기 미러 어레이(402)를 구성하는 마이크로 미러(401a,401b)의 형상은 필수적으로 도 4에 도시된 바와 같은 정사각형으로 제한되지 않으며 어떤 형상도 사용될 수 있다. 예를들어, 도 5에 도시된 바와 같이 삼각형 또는 6각형이 사용될 수 있다(이 경우 예를들어, 도 5에 도시된 삼각형의 마이크로 미러를 6장 조합한 영역에 1장의 6각형 마이크로 미러가 배치될 수 있다).
상기 미러 어레이(402)는 반사각도가 고정된 마이크로 미러(401a,401b)에 의해 구성되거나, 제1마이크로 미러(401a)와 제2마이크로 미러(401b)의 적어도 하나를 대신하여 회전 가능한 미러를 사용할 수 있다. 따라서, 반사각도가 임의로 조절될 수 있다. 이러한 미러 어레이의 일례를 도 6a 내지 도 6c를 참고하여 설명한다. 이들 도면에서 제1마이크로 미러(401a)와 제2마이크로 미러(401b)는 모두 전체적으로 부재번호 401로 표시하였다.
도 6a에 도시된 바와 같이 CMOS 기판(405)의 일면 위에는 다수의 정사각형의 마이크로 미러(401)(도 6C에는 삼각형의 마이크로 미러(401))가 매트릭스 형태로 배열되어 있다. 각각의 마이크로 미러(401)는 반사성이 우수한 금속, 예를들어 말루미늄 박판으로 형성되어 있다. 도 6B 및 도 6C에 도시된 바와 같이, 상기 CMOS 기판(405)의 일면에는 서로 소정거리 떨어져서 1쌍의 지지 포스트(406)가 각각의 마이크로 미러에 대하여 돌출되어 있다. 이들 지지 포스트(406)에는 마이크로 미러(401)를 소정의 회전범위로 회동 가능하게 지지하는 회동축(407)의 단부가 지지되어 있다.
상기 CMOS 기판(405)의 일면에는 회동되는 마이크로 미러(401)에 대향하여 다수의 미러 전극(408)이 배치되어 있다. 이들 미러 전극(408)은 도시되지 않은 전원 및 제어회로로 구성되는 구동원에 접속되어 있다. 그 결과 임의의 미러 전극(408)에 임의 레벨의 구동신호(구동전류)를 공급함에 의해 정전력에 의해 대응하는 임의의 마이크로 미러(401)가 임의의 각도로 되도록 회전된다. 즉, 소망하는 마이크로 미러(401)의 반사각도가 조절된다. 이와 같은 미러의 회동 기구는 텍사스 인스트루먼트사로부터 판매되고 있는 DLP(상표명; Digital Light Processing)의 기술을 응용하여 형성된다.
상기한 바와 같이 반사각도가 조절되는 마이크로 미러(401)를 갖는 미러 어레이(402)를 사용하는 것에 의해 소망하는 패턴의 조사영역과 비조사영역을 갖는 소망하는 형태의 유니트 영역을 1개의 반도체 박막에 또는 반도체 박막 상호에 형성할 수 있으므로, 다른 유니트 영역이 형성된 경우에도 미러 어레이(402)를 교환할 필요가 없다.
도 7a 및 도 7b는 본 발명의 박막 반도체 제조방법에 의해 제조될 수 있는 액정표시장치의 LCD 기판 어레이(500)의 반 완성품을 나타낸다. 이 어레이는 투명한 직사각형 기판 위에 필요에 따라 형성된 하지막 위에 형성된 균일한 두께의 반도체 박막(510)을 갖는다. 이 반도체 박막(510)은 하지막 위에 전체에 걸쳐서 균일한 두께의 비정질 반도체, 예를들어, 실리콘을 적층한다. 이어서 상기한 어닐링 기술을 사용하여 소정의 영역에 선택적으로 레이저 광을 조사하여 제1 및 제2 결정화 영역(조사영역)(502a,502b)을 비정질 영역(비조사영역)(502c)과 동시에 각각의 유니트 영역, 즉 화소영역(503)에 형성한다.
각각의 유니트 영역(503)에 형성된 제1 및 제2 결정화 영역(502a,502b)은 함께 다결정 또는 단결정으로 되거나, 하나는 다결정, 다른 하나는 단결정으로 될 수 있다. 비정질 반도체로부터 다결정 반도체 및 단결정 반도체로의 결정화는 에너지 빔의 파워를 높게 설정하거나 또는 어닐링 공정을 다수 회 반복함에 의해 임의로 수행될 수 있다. 예를들어, 제1마스크나 미러어레이를 사용하여 각각의 유니트 영역(503)의 하나의 조사영역(502a) 만을 낮은 파워의 레이저 광으로 조사하여 다결정을 형성하고, 다음에 다른 개구의 패턴 또는 다른 마이크로 미러 패턴을 갖는 마스크 또는 미러 어레이를 사용하여 높은 파워의 레이저 광으로 다른 조사영역(502b) 만을 조사하여 단결정을 형성하는 것도 가능하다.
여기서, 비정질로부터 다결정 영역과 단결정 영역을 형성하는 경우에 대하여 설명하였으나, 이는 설명을 용이하게 하기 위한 것이다. 다결정 또는 단결정으로의 결정화는 필수적으로 요구되는 것은 아니고, 결정도가 다른 다수의 주사영역을 각각의 유니트 영역에 형성할 수 있다는 것이 본 발명에서 의도하는 것이다.
다음에 도 8a 및 도 8b를 참고하여 본 발명의 방법에 의해 형성될 수 있는 LCD 기판 어레이를 설명한다.
글래스 기판 위에 형성된 하지층(602) 위에 다수의 화소전극(603)과, TFT(604)가 매트릭스 형태로 배열되어 있다. 각 TFT(604)는 채널영역과, 이 영역의 양단측에 위치된 드레인 영역과 소오스 영역을 포함하고 있다. 이들 드레인 영역과 소오스 영역 위에는 드레인 전극(605)과 소오스 전극(606)이 형성되어 있고, 소오스 전극(606)은 상기 화소전극(603)과 전기적으로 접속되어 있다. 상기 채널영역 위에는 게이트 절연막을 통하여 게이트 전극(607)이 형성되어 있다. 각각의 행에배치된 TFT(604)의 게이트 전극(607)은 게이트 배선(608)에 의해 서로 전기적으로 접속되어 있다. 각 열에 배치된 TFT(604)의 드레인 전극(605)은 신호배선(609)에 의해 서로 전기적으로 접속되어 있다.
상기 하지층(102) 위에는 각 TFT(604)에 대응하도록 하여 신호를 일시적으로 기억시키기 위한 SRAM 회로(610)가 상기 소오스 전극(606)과 전기적으로 접속되어 형성되어 있다. 이 SRAM 회로(610)는 도 8B에 도시된 바와 같이 4개의 TFT(611)를 사용한 공지의 구조를 갖는다. 상기와 같은 구조의 LCD 기판 어레이에 있어서 화소용 TFT(604)와 DRAM(610)의 TFT(611)는 도 1a 내지 도 1e를 참고하여 설명한 제조방법에 의해 동시에 동일한 공정으로 형성된다.
즉, 도 1b에 도시된 어닐링 공정으로 엑시머 레이저 광이 조사되어 다결정으로 된 반도체 박막을 갖는 TFT가 SRAM(610)의 TFT(611)로서 형성되고, 엑시머 레이저 광이 조사되지 않아 비정질 상태로 있는 반도체 박막를 갖는 TFT가 화소용 TFT(604)로서 사용된다. 이러한 방식으로 동일한 공정으로 반도체 박막(채널영역)의 결정도가 다른 2종류 이상의 TFT가 서로 근접하여(각 유니트 영역 내) 형성될 수 있다.
상기 SRAM 회로(610)에 대신에 반도체 소자를 사용한 다른 회로, 예를들어 DRAM 회로를 본 발명의 방법을 사용하여 형성하여도 좋다. 이 DRAM 회로를 구성하는 TFT는 단결정 실리콘 박막에 의해 채널영역을 형성하는 것이 바람직하다. 이를 위해 도 1b를 참고하여 설명한 어닐링 공정에 있어서, 파워가 강한 광원을 사용하거나 또는 조사를 다수회 실시함에 의해 비정질 실리콘을 단결정 실리콘으로 변환시킬 수 있게 된다.
다음에 상기 위상 시프트 마스크(450)를 도 9a를 참고하여 설명한다.
위상 시프트 마스크(450)는 투명 매질, 예를들어 석영 기재에 두께가 상이한 영역을 인접하여 배치하고, 이들 영역 사이에 단차(위상 시프트부(450a))의 경계에서 입사하는 레이저 광선을 회절 및 간섭시켜, 입사된 레이저 광선의 강도에 주기적인 공간분포를 부여한 것이다. 이 위상 시프트 마스크(450)는 제1스트립 영역(위상 영역)(450b)과 위상이 제로(0)인 제2스트립 영역(위상 영역)(450c)을 포함하고 있다.
제1 및 제2 영역은 역위상(180°편차)을 갖는 인접한 패턴이 π이 되도록 서로 교대로 배열된다. 이들 스트립 영역(위상 시프트 선 영역)은 10μm의 폭을 갖는다. 구체적으로는 위상 시프트 마스크(450)는 굴절율이 1.5인 직사각형 석영기판을 248nm의 광에 대하여 위상이 π에 대응하는 깊이, 즉 248nm의 깊이로 패턴 에칭하여 제작되었다. 이 에칭에 의해 얇게 형성된 영역이 제1스트립 영역(450b)으로 되고, 에칭되지 않은 영역이 제2스트립 영역(450c)으로 된다.
이와 같은 방식으로 구성된 위상 시프트 마스크(450)에 있어서는 두꺼운 제2위상영역(450c)를 통과한 레이저 광은 얇은 제1위상영역(450b)을 통과한 레이저 광과 비교하여 180°만큼 지연된다. 그 결과 레이저 광(flux) 사이에 간섭과 회절이 발생하여 도 9d에 도시된 바와 같은 레이저 광의 강도분포가 얻어진다. 즉, 위상 시프트부를 통과한 광은 인접한 투과광 상호간에 역위상이 되기 때문에 이들 영역 사이에 대응하는 위치에서 광 강도는 최소, 즉 제로(0)가 된다. 이 강도가 최소인영역 또는 이들 근방의 영역이 반도체를 결정화할 때에 핵(nucleus)으로 된다. 상기 구체예에서는 위상 시프트 마스크(450)는 도 9a에 도시된 바와 같이 위상 시프트부(450a)가 서로 평행한 다수의 직선상으로 되어 있는 것을 사용하였으나, 이에 한정되지 않는다.
예를들어, 위상 시프트선을 서로 직교시켜서 위상 0와 π를 바둑판 모양의 격자 형태로 배열시키는 것도 가능하다. 이 경우 위상 시프트 선에 따라 격자 형태로 광 강도가 제로(0)인 영역이 형성될 수 있다. 이를 위하여 결정의 핵이 이 선상의 임의의 위치에서 발생하기 때문에 결정립의 위치/형상의 제어가 어려운 문제가 있다. 따라서, 결정핵의 발생을 제어하기 위하여 강도가 제로인 영역은 점 형태로 되어 있는 것이 바람직하다. 따라서 직교하는 위상 시프트선의 위상 시프트 양은 180° 미만이 되게 설정된다. 그 결과 위상 시프트선의 대응하는 위치에서 강도는 (감소할지라도) 완전히 제로로 되지 않는다. 또한, 교점의 주변의 복소 투과율의 합을 제로로 설정하는 것에 의해 교점에 대응하는 위치의 강도는 제로로 설정될 수 있다.
이러한 일 예가 도 9b 및 도 9c를 참고하여 설명된다. 이 마스크(450)는 도 9b에 도시된 바와 같이 각각 두께가 다른 4개의 정사각형 영역(450e,450f,450g,450h)에 의해 구성되어 있는 정사각형의 패턴으로 이루어진 다수의 조(set)를 포함하고 있다. 각 조에서 도 9c에 도시된 바와 같이 제1영역(450e)이 가장 얇고, 위상이 제로이다. 제4영역(450h)이 가장 두껍고, 위상이 제1영역(450e)과 3π/2 만큼 차이가 난다. 영역(450e,450h)의 두께 사이의 두께를 갖는 제2 및 제3 영역(450f,450g)의 위상은 제1영역에 대하여 π/2, π 만큼 각각 차이가 난다.
이들 마스크에서 제1 내지 제4 영역이 서로 인접하여 배치된 부분, 예를들어, 정사각형 패턴의 중심점이 강도가 제로(0)인 영역이 된다. 따라서, 이 점이 결정의 핵을 형성하기 때문에 결정립의 위치/형상을 용이하게 제어할 수 있다. 이러한 위상 시프트 마스크를 사용하는 기술은 일본출원(일본 특원2002-120312)을 기본 출원으로 하여 2003. 3. 19자로 동일한 출원인에 의해 국제출원된 출원의 명세서에 기재되어 있다.
도 10a 및 도 10b는 본 발명의 기술을 사용하여 제조되는 액정표시장치의 일예를 나타낸다.
액정표시장치(700)는 전/후 한쌍의 투명 기체(Base Material)(기층)(721,722); 액정층(723); 화소전극(724); 주사배선(725); 신호배선(726); 대향전극(727); 및 TFT(730) 등을 포함하고 있다.
예를들어, 1쌍의 투명 기체(721,722)로는 1쌍의 글래스 판이 사용될 수 있다. 이들 투명 기체(721,722)는 프레임 형상의 시일재를 통하여 서로 접합되어 있다. 액정층(723)은 1쌍의 투명 기체(721,722)의 사이에 시일재에 의해 둘러싸인 영역에 배치된다.
1쌍의 투명 기체(721,722) 중의 일측의 투명 기체, 예를들어, 후측의 투명 기체(722)의 내면에는 행방향 및 열방향으로 매트릭스 형태로 배열된 다수의 화소전극(724)과 다수의 화소전극(724)과 각각 전기적으로 접속된 다수의 TFT(730)과,다수의 TFT(730)와 전기적으로 접속된 주사배선(725) 및 신호배선(726)이 배치되어 있다.
주사배선(725)은 화소전극(724)의 행방향을 따라 배치되어 있다. 이들 주사배선(725)의 일단은 후측의 투명 기체(722)의 일측 에지에 배치된 다수의 주사배선단자(도시되지 않음)에 각각 접속되어 있다. 다수의 주사배선단자는 각각 주사선 구동회로(741)에 접속되어 있다.
신호배선(726)은 화소전극(724)의 열방향을 따라 배치되어 있다. 이들 신호배선(726)의 일단은 후측의 투명 기체(722)의 일단 에지에 배치된 다수의 신호배선(726)의 단자(도시되지 않음)에 각각 접속되어 있다. 다수의 신호배선(726) 단자는 각각 신호선 구동회로(742)에 접속되어 있다.
주사선 구동회로(741)와 신호선 구동회로(742)는 각각 액정 콘트롤러(743)에 접속되어 있다. 액정 콘트롤러(743)는 예를들어, 외부로부터 공급되는 화상신호 및 동기신호를 수신하여 화소영상신호(Vpix), 수직주사 제어신호(YCT), 및 수평주사 제어신호(XCT)를 발생한다.
타측의 투명 기체인 전측의 투명 기체(721)의 내면에는 다수의 화소전극(724)에 대향하는 1장의 필름형 투명 대향전극(727)이 배치되어 있다. 전측의 투명 기체(721)의 내면에는 다수의 화소전극(724)과 대향전극(727)이 서로 대향하는 화소부에 대응하여 칼라 필터를 설치하여도 좋고, 상기 화소부의 사이의 영역에 대응시켜 차광막을 설치하여도 좋다.
1쌍의 투명 기체(721,722)의 외측에는 도시되지 않은 편광판이 설치되어 있다. 또한, 투과형 액정표시장치(700)에는 후측의 투명 기체(722)의 후측에 도시되지 않은 면광원이 설치되어 있다. 또한, 액정표시장치(700)는 반사형 또는 반투과 반사형인 것도 좋다.
상기한 실시예에서는 반도체 소자로서 TFT에 대하여 설명하였으나, 반도체 박막을 기초로 하는 다른 반도체 소자, 예를들어, 다이오드에도 본 발명은 적용 가능하다. 또한, 에너지 빔으로 엑시머 레이저 광을 사용하였으나, 조사에 의해 반도체의 결정도를 향상시킬 수 있는 방사선이라면 엑시머 레이저 광에 한정되지 않는다. 더욱이, 다수의 에너지 빔을 형성하기 위하여 본 발명 실시예에서 관통구멍(through hole)을 갖는 마스크 또는 미러 어레이를 사용하였으나, 이들에 한정되는 것은 아니고, 다른 기술에 의해 얻어지는 다수의 에너지 빔을 사용하여도 좋다.
반도체 소자를 사용하는 표시장치로서 액정표시장치에 대하여 설명하였으나, 이에 한정되는 것은 아니고, 예를들어 유기 EL 표시장치에도 적용될 수 있다.
본 발명에 따른 박막 반도체 장치의 제조방법에 의하면, 각 유니트 영역에 결정도가 다른 적어도 2종류의 반도체 박막을 기초로 하는 반도체 소자를 서로 인접시켜 용이하게 형성할 수 있다. 그 결과 각 유니트 영역에는 다른 성능이 요구되는 적어도 2종류의 반도체 소자가 형성되어, 각각의 성능에 따른 사용이 가능하게 되었다. 또한, 다른 특성을 갖는 반도체 소자가 각 유니트 내에 서로 근접하여 배치되어 있기 때문에 이들 사이의 배선을 단축할 수 있어 동작속도를 향상시키고 신호 손실을 억제할 수 있다.

Claims (25)

  1. 기층 위에 비단결정 반도체 박막을 형성하는 공정과,
    상기 비단결정 반도체 박막에 에너지 빔을 조사하여 비단결정 반도체 박막을 구성하고 있는 비단결정 반도체의 결정도를 향상시키는 어닐링 공정을 구비하고,
    상기 어닐링 공정은 다수의 에너지 빔에 의해 비단결정 반도체 박막을 동시에 조사하여 에너지 빔이 조사되는 적어도 하나의 조사영역과, 에너지 빔이 조사되지 않는 적어도 하나의 비조사영역을 각각이 포함하는 다수의 유니트 영역을 형성하는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  2. 제1항에 있어서, 상기 비단결정 반도체 박막은 비정질 반도체 박막인 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  3. 제1항에 있어서, 상기 비단결정 반도체 박막은 다결정 반도체 박막인 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 다수의 에너지 빔을 비단결정 반도체 박막에 규칙적인 배치로 조사하는 공정을 더 포함하는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 어닐링 공정은
    하나의 에너지 빔을 플레이트와 이 플레이트에 형성된 다수의 관통구멍을 갖는 마스크에 입사시키는 공정과,
    이들 관통구멍을 통과한 에너지 빔을 상기 비단결정 반도체 박막에 조사하는 공정을 포함하는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  6. 제5항에 있어서, 상기 다수의 관통구멍은 플레이트에 규칙적으로 배치되어 있는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 어닐링 공정은
    하나의 에너지 빔을 제1반사각도를 갖는 제1그룹의 제1미러와, 제1반사각도와 다른 반사각도를 갖는 제2그룹의 제2미러가 평면상에 배치되어 있는 미러 어레이에 입사시키는 공정과,
    상기 제1미러에 의해 반사된 에너지 빔을 상기 비단결정 반도체 박막에 조사하는 공정과,
    상기 제2미러에 의해 반사된 에너지 빔을 상기 비단결정 반도체 박막의 외부로 입사시키는 공정을 포함하는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  8. 제7항에 있어서, 상기 제1 및 제2 미러는 상기 평면상에 제1방향과 제1방향과 다른 제2방향으로 교대로 배열되는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  9. 제7항 또는 제8항에 있어서, 상기 제1 및 제2 미러는 사각형상의 반사면을 갖는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  10. 제7항 또는 제8항에 있어서, 상기 제1 및 제2 미러는 삼각형상의 반사면을 갖는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 및 제2 미러는 동일한 형상과 동일한 디멘존을 갖는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 제1미러 중 적어도 어느 하나는 반사각도를 변경할 수 있게 조절 가능한 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  13. 기층 위에 비정질 실리콘 박막을 형성하는 공정과,
    상기 비정질 실리콘 박막에 엑시머 레이저 광을 조사하여 비정질 실리콘을 다결정 또는 단결정 실리콘으로 변환하는 어닐링 공정으로 구성되고,
    상기 어닐링 공정은 하나의 엑시머 레이저 광을 서로 떨어져 있는 다수의 엑시머 레이저 광 부분으로 분할하는 공정과,
    상기 엑시머 레이저 광 부분이 조사되는 적어도 하나의 조사영역과, 에너지 빔이 조사되지 않는 적어도 하나의 비조사영역을 각각이 포함하며, 서로 인접하여 배치된 다수의 유니트 영역을 형성하도록 이들 엑시머 레이저 광 부분을 비정질 실리콘 박막에 조사하는 공정을 포함하는 것을 특징으로 하는 박막 반도체 장치 기판의 제조방법.
  14. 기층과,
    상기 기층 위에 형성된 반도체 박막으로 구성되고,
    상기 반도체 박막은 각각 적어도 하나의 제1영역과, 적어도 하나의 제2영역을 포함하며, 서로 근접하여 배치되고 제1영역과 제2영역의 결정도가 다른 다수의 유니트 영역으로 구성되는 것을 특징으로 하는 박막 반도체 장치 기판.
  15. 제14항에 있어서, 상기 제1영역은 결정질 반도체로 이루어지고, 제2영역은 비정질 반도체로 이루어지는 것을 특징으로 하는 박막 반도체 장치 기판.
  16. 제14항 또는 제15항에 있어서, 상기 유니트 영역의 제1영역과 제2영역은 동일한 배치인 것을 특징으로 하는 박막 반도체 장치 기판.
  17. 기층과,
    상기 기층 위에 형성된 다수의 제1 및 제2 트랜지스터로 구성되고,
    상기 제1 및 제2 트랜지스터는 결정도가 다른 반도체 박막을 구비하고, 제1트랜지스터의 적어도 하나와 제2트랜지스터의 적어도 하나는 다수의 유니트 영역 각각에 형성되는 것을 특징으로 하는 박막 반도체 장치.
  18. 제17항에 있어서, 상기 유니트 영역의 제1 및 제2 트랜지스터는 동일한 배치인 것을 특징으로 하는 박막 반도체 장치.
  19. 제17항 또는 제18항에 있어서, 상기 제1트랜지스터의 반도체 박막은 결정질 반도체에 의해 형성되고, 상기 제2트랜지스터의 반도체 박막은 비정질 반도체에 의해 형성되는 것을 특징으로 하는 박막 반도체 장치.
  20. 투명 기층과,
    상기 투명 기층 위에 매트릭스 형태로 배열되고 제1반도체 박막을 구비하는 다수의 제1반도체 소자와,
    각각 상기 제1반도체 소자의 근처에 배열되고 제2반도체 박막을 구비하는 다수의 제2반도체 소자로 구성되며,
    상기 제1반도체 박막은 제2반도체 박막과 결정도가 다르고, 제1반도체 소자의 적어도 하나와 제2반도체 소자의 적어도 하나는 다수의 유니트 영역 각각에 형성되는 것을 특징으로 하는 박막 반도체 장치.
  21. 제20항에 있어서, 더욱이 각각이 제1반도체 소자의 근처에 유니트 영역 내에 배열되며, 제3반도체 박막을 구비하는 제3반도체 소자를 더 포함하며, 상기 제3반도체 박막은 제1 및 제2 반도체 박막과 다른 결정도를 갖는 것을 특징으로 하는 박막 반도체 장치.
  22. 서로 거리를 두고 대향하여 배치된 면을 구비하는 제1 및 제2 기층과,
    상기 서로 대향한 면 사이에 배치된 액정과,
    상기 서로 대향한 면에 배치된 다수의 제1 및 제2 전극과,
    상기 일측 기층의 대향면 위에 배치된 화소전극 및 반도체 박막으로 구성되고, 이들 반도체 박막은 서로 인접된 다수의 유니트 영역 내에 배치되어 서로 전기적으로 접속된 적어도 하나의 제1반도체 소자의 제1채널영역과, 적어도 하나의 제2반도체 소자의 제2채널영역을 형성하며, 제1채널영역은 제2채널영역과 결정도가 다른 것을 특징으로 하는 액정표시장치.
  23. 제22항에 있어서, 상기 제1반도체 소자는 적어도 제1채널영역이 비정질 반도체 부분에 형성된 화소용 박막 트랜지스터를 구비하며, 상기 반도체 소자는 제2채널영역이 다결정 반도체 부분 또는 단결정 부분에 형성된 구동회로용 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  24. 제22항 또는 제23항에 있어서, 상기 제1 및 제2 전극은 서로 직교하여 매트릭스 형태로 배열된 다수의 화소영역을 정의하며, 각 화소영역에 제1 및 제2 반도체 소자가 배치되는 것을 특징으로 하는 액정표시장치.
  25. 제1기층의 일면 위에 비단결정 반도체 박막을 형성하는 공정과,
    상기 비단결정 반도체 박막에 다수의 에너지 빔을 동시에 조사하여 에너지 빔으로 조사된 조사영역의 반도체의 결정도를 향상시키는 공정과,
    상기 결정도가 향상된 조사영역의 반도체와, 에너지가 조사되지 않은 비조사영역의 반도체를 기초로 하여 서로 분리된 다수의 제1 및 제2 반도체 소자를 형성하는 공정과,
    상기 제1기층의 일면 측에 제1전극을 형성하는 공정과,
    제2전극이 일면에 형성된 제2기층을 준비하는 공정과,
    상기 제1 및 제2 기층 사이에 액층을 배치하고 제1 및 제2 전극이 대향하도록 제1 및 제2 기층을 조합하는 공정으로 구성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2004-7000572A 2002-04-15 2003-04-14 결정도가 다른 반도체 박막을 구비한 반도체 장치 및 그의기판과 이를 제조하는 제조방법, 및 액정표시장치와 이를제조하는 제조방법 KR20040097113A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00112215 2002-04-15
JP2002112215 2002-04-15
PCT/JP2003/004717 WO2003088331A1 (fr) 2002-04-15 2003-04-14 Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production

Publications (1)

Publication Number Publication Date
KR20040097113A true KR20040097113A (ko) 2004-11-17

Family

ID=29243309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7000572A KR20040097113A (ko) 2002-04-15 2003-04-14 결정도가 다른 반도체 박막을 구비한 반도체 장치 및 그의기판과 이를 제조하는 제조방법, 및 액정표시장치와 이를제조하는 제조방법

Country Status (6)

Country Link
US (2) US7087505B2 (ko)
JP (1) JP4616557B2 (ko)
KR (1) KR20040097113A (ko)
CN (2) CN1963998A (ko)
TW (1) TWI276179B (ko)
WO (1) WO2003088331A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
JP4347545B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
TWI301295B (en) * 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
US7002727B2 (en) * 2003-03-31 2006-02-21 Reflectivity, Inc. Optical materials in packaging micromirror devices
US7968461B2 (en) * 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
US7055756B2 (en) * 2004-10-25 2006-06-06 Lexmark International, Inc. Deposition fabrication using inkjet technology
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
KR20080109409A (ko) * 2007-06-13 2008-12-17 삼성전자주식회사 투사형 디스플레이장치 및 그에 적용된 디스플레이방법
KR20120107772A (ko) * 2011-03-22 2012-10-04 삼성디스플레이 주식회사 감광성 패턴의 형성 방법, 이를 이용한 표시 기판의 제조 방법 및 표시 기판

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531700A (en) * 1984-06-11 1985-07-30 International Business Machines Corporation Electric motor mounting arrangement
JP2507464B2 (ja) * 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JPH0346374A (ja) * 1989-07-14 1991-02-27 Sanyo Electric Co Ltd 薄膜トランジスタ
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
JP3031789B2 (ja) * 1992-09-18 2000-04-10 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5452239A (en) * 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5875196A (en) * 1997-01-03 1999-02-23 Nec Usa, Inc. Deriving signal constraints to accelerate sequential test generation
JPH09191114A (ja) * 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6295626B1 (en) * 1997-10-20 2001-09-25 Nortel Networks Limited Symbol based algorithm for hardware implementation of cyclic redundancy check
CN2323466Y (zh) * 1998-05-15 1999-06-09 中国科学院物理研究所 简易激光光束扫描器
US6163876A (en) * 1998-11-06 2000-12-19 Nec Usa, Inc. Method for verification of RTL generated from scheduled behavior in a high-level synthesis flow
JP4731655B2 (ja) * 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
JP4698010B2 (ja) * 2000-10-20 2011-06-08 三洋電機株式会社 エレクトロルミネッセンス表示装置及びその製造方法
US7019883B2 (en) * 2001-04-03 2006-03-28 Cidra Corporation Dynamic optical filter having a spatial light modulator
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness

Also Published As

Publication number Publication date
US7087505B2 (en) 2006-08-08
CN1963998A (zh) 2007-05-16
CN1306559C (zh) 2007-03-21
US7352002B2 (en) 2008-04-01
JP4616557B2 (ja) 2011-01-19
US20040142544A1 (en) 2004-07-22
TWI276179B (en) 2007-03-11
CN1533591A (zh) 2004-09-29
WO2003088331A1 (fr) 2003-10-23
TW200308026A (en) 2003-12-16
US20060197093A1 (en) 2006-09-07
JPWO2003088331A1 (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
US7352002B2 (en) Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
KR100250851B1 (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
US7569439B2 (en) Thin film semiconductor device, production process and information displays
JP4008716B2 (ja) フラットパネル表示装置およびその製造方法
KR100406614B1 (ko) 액정 표시 장치 및 ｔｆｔ 패널
JPH05175235A (ja) 多結晶半導体薄膜の製造方法
KR20000011669A (ko) 빔균질기,레이저조사장치,레이저조사방법,및반도체장치제작방법
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
US20010052598A1 (en) Display device and semiconductor device having laser annealed semiconductor elements
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
JP2006504262A (ja) 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置
JPH06104432A (ja) 薄膜状半導体装置およびその作製方法
JP4035019B2 (ja) 半導体装置の製造方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JP2000029068A (ja) 液晶表示装置
JPH09260286A (ja) 半導体装置の製造方法
JPH09237767A (ja) 半導体装置の製造方法
JP2005116558A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP3921384B2 (ja) 半導体装置の製造方法
JPH02226731A (ja) 薄膜トランジスタの作製方法
JPH1098192A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application