JP2005116558A - 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置 - Google Patents

半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置 Download PDF

Info

Publication number
JP2005116558A
JP2005116558A JP2003344778A JP2003344778A JP2005116558A JP 2005116558 A JP2005116558 A JP 2005116558A JP 2003344778 A JP2003344778 A JP 2003344778A JP 2003344778 A JP2003344778 A JP 2003344778A JP 2005116558 A JP2005116558 A JP 2005116558A
Authority
JP
Japan
Prior art keywords
region
thin film
intensity
crystallization
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003344778A
Other languages
English (en)
Inventor
Yoshinobu Kimura
嘉伸 木村
Masakiyo Matsumura
正清 松村
Masayuki Jumonji
正之 十文字
Yukio Taniguchi
幸夫 谷口
Masahito Hiramatsu
雅人 平松
Hiroyuki Ogawa
裕之 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2003344778A priority Critical patent/JP2005116558A/ja
Publication of JP2005116558A publication Critical patent/JP2005116558A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】従来技術の問題点を解決した半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法を提供する。
【解決手段】半導体装置は、透明の基板301と、この基板の上面側に配設された半導体薄膜303とを有する。この半導体薄膜は、平坦な光強度の領域がないレーザ光105の照射により大きく均一な結晶粒が形成された照射領域305を有する
【選択図】 図13

Description

本発明は,半導体薄膜の結晶化方法並びにこの方法を実施するための結晶化装置、及び、結晶化された半導体薄膜を有する半導体装置並びにその製造方法、及び表示装置に関する。
尚、一般的には単結晶でも原子列の乱れ(転位など)が存在しており、“単結晶”と“単結晶に近い結晶”とは、区別が困難なので、本明細書では、“単結晶に近い結晶”も、“単結晶”として説明されている。
絶縁材料基板,または絶縁膜上に単結晶シリコンを形成するSOI(Silicon On Insulator)技術は,LSI (Ultra large-Scale Integrated circuit)の高集積化,低消費電力や高速化を実現する技術として知られている。この技術のプロセスは,(i)単結晶半導体ウエハ、例えば、シリコンウエハの表面下部領域に絶縁膜を形成する方法と,(ii)絶縁材料基板もしくは絶縁膜の上に形成した非晶質または多結晶半導体薄膜、例えば、単結晶シリコンまたは多結晶シリコン薄膜を結晶化または再結晶化する方法とに分類される。いずれの方法においても,シリコンの結晶性を高めることは極めて重要であり,トランジスタを形成する領域が単結晶であることが望ましい。このため,単結晶シリコンウエハを用いるSIMOXや貼り合わせ基板のような(i)の方法が実用化されている。
一方,(ii)の方法は,今日のシリコンULSI技術では採用されていないが,基板材料に制限なくシリコンなどの高品質の半導体薄膜を形成できれば,さまざまな電子素子や電子装置の応用が可能である。このために、この(ii)の方法の改良が強く望まれている。
ところで、ガラスやプラスチック基板上に結晶化シリコン薄膜を形成する技術は,液晶ディスプレイなどの駆動素子に用いられている薄膜トランジスタの高性能化技術に応用されている。例えば,薄膜トランジスタの半導体層を非晶質構造から多結晶構造に変化させると、トランジスタの移動度が100倍以上になる。この結果,トランジスタサイズを小さくでき,ディスプレイの開口率を増加させることや,周辺回路を薄膜トランジスタで構成することができるなどの応用が広がる。但し,この場合には,結晶化には基板における熱損傷に注意しなければならない(例えば、一般のガラス基板では600℃以下,プラスチックでは150℃以下にしなければならない)。
このために,基板に熱損傷を与えずに非晶質シリコン薄膜を結晶化する方法として,エキシマレーザ結晶化法が開発された。この技術は,図1に示すように、エキシマレーザ光21をホモジナイズ光学系22により光照射断面の強度を均一にし,細長い矩形の開口を有する金属マスク23を通して矩形状に整形(例えば断面形状は,150mm×200μm)して射出させている。この射出されたレーザ光で、ガラス基板26上に堆積した非晶質シリコン薄膜24の表面を矢印27で示す方向に線形的に相対的に走査して、短軸方向に10μm間隔でレーザ照射している。このレーザ光を吸収したシリコン薄膜は溶融シリコン25を経た後,多結晶シリコン28に変換される。この技術では,一般のガラスやプラスチック基板を用いたとしても基板に熱損傷は生じない。なぜなら,エキシマレーザは20ns程度のパルスレーザであり,結晶化は50ないし100ns程度で完了するからである。結晶粒径は、レーザエネルギ密度に依存しており,粒径0.1ないし1μm程度の多結晶薄膜を形成することができる。
上記エキシマレーザアニールを発展させた技術として,SLS方式(Sequential Lateral Solidification)と呼ばれている技術が知られている。このような技術は、特願平9−542270に開示されている。この技術では、図2(a)に示すように,ホモジナイズ光学系によって光強度が均一化されたエキシマレーザ光31を2ミクロン幅程度の金属細隙を設けたマスク32を通すことにより断面を長方形状に整形する。この細隙を通ったレーザのフルエンス(エネルギー密度)は,非晶質シリコン薄膜33が厚さ方向に全溶融(符号34で示す)になるように設定すると、細隙の外側の領域から内側に向かって横方向成長が起こり,結晶化シリコン36が形成される(図3(b))。次に試料を矢印37で示すように2ミクロンだけ左方向に移動させ、レーザ照射すると溶融シリコン34は前照射によって形成された結晶化シリコン36の右端部を種結晶として横方向成長する(図2(c))。このレーザ照射と試料移動のプロセスを繰り返すことによって大粒径の多結晶シリコン薄膜を形成することができる。この場合に、マスク32の平面形状を図2(d)の様に市松状マスク39にして,繰り返しレーザ照射を行うと処理時間が向上し,また結晶化の重なり領域が良好になり,基板面で均一な横方向成多結晶薄膜を形成できる。
上記エキシマレーザ結晶化法をさらに発展させた方法として,位相変調エキシマレーザ結晶化法が知られている。この方法の特徴は,図3(a)に示すようにエキシマレーザ光41を、位相シフタ42(例えば,石英板に段差加工を行ったもの)と呼ばれる光学部品を通すことによって、図3(b)の符号43で示すようにレーザ光強度分布を変調させている。このように変調されたレーザ光で,例えば、半導体もしくは絶縁基板48上に形成された非晶質シリコン薄膜44に一回の照射を行って、図3(c)に示すように、照射領域45を結晶化している。
この方法は、上記エキシマレーザ結晶化法並びにSLS方式とは、異なり、均一光強度分布を使用せず,また,多数回レーザ照射を行う必要もない。この方法では、変調された光強度分布43により,レーザ照射された薄膜内には傾斜した温度分布が生じ,エネルギーの小さい所47に結晶核が形成され、この位置を正確に定めることができる。また、図3(d)に示すように、この結晶核をもとにした横方向成長により成長距離が増大し大粒径結晶粒46a,46bを得ることができる。この方法により,大粒径の結晶粒が形成され,しかも結晶粒の位置を制御することができる。この技術の詳細は,“松村正清,表面科学 Vol.21,No.5,pp.278-287,2000”(非特許文献4)に記載されている。
特願平9−542270 表面科学 Vol.21,No.5,pp.278-287,2000
基板材料を選択しないで,絶縁層の上に結晶化半導体薄膜を形成する技術において,上記従来技術には以下に述べる課題がある。
図1を参照して説明したエキシマレーザ結晶化法に関しては,
結晶粒サイズが最大で1から2ミクロン程度,最小で,0.05ミクロン程度であり、結晶粒径は,レーザのフルエンスに強く依存する。このため,レーザ光強度を均一にしなければ,結晶粒径がばらつくことになり,その結果,トランジスタ特性(閾電圧,サブシュレッド係数,移動度)にばらつきが生ずる。
結晶粒を大きくするためには,シリコン薄膜が全溶融になる臨界のレーザフルエンスに極限に近づける必要がある。しかしながら,レーザフルエンスが全溶融条件を超えるとシリコン薄膜は微結晶化してしまう。このために、レーザフルエンスに関して裕度が狭い。
図2を参照して説明したSLS方式に関しては,
レーザ光の半分近くを金属マスクでシールドするために,レーザエネルギを有効に利用することができない。このため結晶化の処理時間が長くなる。
ステージによって試料をミクロンレベルでのピッチで移動させるため,結晶化の処理時間が長くなる。
図3を参照して説明した位相変調エキシマレーザ結晶化技術に関しては,
特願2003−164167(本出願人による先願)で説明しているように,光強度分布のボトムを横方向臨界フルエンスに一致させれば,小結晶粒を形成させることなく横方向成長による大結晶粒を形成できる。しかしながら,レーザフルエンスに関して裕度が狭い。
また,横方向結晶成長終了領域付近で小結晶粒が形成してしまうこともあり、期待した良質の多結晶を得ることができない場合もある。
すなわち,上記技術には,結晶粒の均一性,プロセス裕度,スループットに関して課題がある。
本発明は上記の課題に基づいてなされたもので、その目的は、位相変調エキシマレーザ結晶化技術を利用して、この技術の効果を奏することができると共に、上記欠点を解決した半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法を提供することである。
最初に本発明の技術の基本的な着想点を説明する。
従来のエキシマレーザ結晶化法では,結晶粒の大きさを均一にするためにはレーザの強度を均一(平坦)にして、半導体薄膜(多結晶半導体薄膜のように結晶化される膜)に照射することが必要であると考えられてきた。確かに,レーザ強度分布が不均一であれば,結晶粒径のばらつきが生ずることは充分に考えられることである。しかしながら,発明者らは,光強度分布を完全に均一にすれば,結晶粒径が完全に均一になるということに関して疑問を抱いた。なぜなら,結晶核は,半導体薄膜と、この下の基板(下地膜が基板に形成されている場合には下地膜)との界面で形成されるが、基板(下地膜)の表面全体を精度良く均一な表面とすることはほとんど不可能であるために、この界面の構造の均一性を完全に高めることが不可能であるからである。このために,レーザ強度分布を完全に均一にしても,結晶核は界面内でランダムに発生し,その結果,結晶粒サイズはばらついてしまう。そこで,発明者らは,従来技術とは全く逆の発想で,すなわち,均一な光強度分布(平坦な強度分布)が存在しない強度分布を形成することが本質であると考えた。この考えを実現するために,位相変調エキシマレーザ結晶化法を応用した。発明者らは,特願2003−164167で説明しているように,光強度分布のボトム(光強度極小領域)を横方向臨界フルエンスに一致させれば,小結晶粒を形成させることなく横方向成長による大結晶粒を形成できることを認識している。しかしながら,この方法は,レーザフルエンスに関して裕度が狭く,また,横方向結晶成長終了領域付近で小結晶粒が形成してしまうこともあった。発明者らは,さらに光強度分布と結晶性との関係を調べていく過程において,光強度分布が局所的にも平坦な領域が存在することが上記問題点の原因であることを発見した。このために、レーザフルエンスのプロセス裕度が広く,大結晶粒を薄膜表面全面に形成するために、第1に、横方向結晶成長終了領域に対応する、光強度分布の光強度極大領域が平坦とならないような光強度分布の光で半導体薄膜を照射することを案出した。そして、この効果をさらに増長させるために、第2に、 光強度分布の極小領域と極大領域の最近接距離が結晶成長距離よりも短いような光強度分布の光での照射を案出した。そして、第3に、前記第1と第2との両方を満たす光強度分布を周期的に有する光での照射を案出した。
発明者らは,図4(a)に示すような石英基板表面に直線の段差加工をした位相シフタ51(詳しい構造は後で説明する)と、入射レーザ光52の収束角σと、位相シフタ51と半導体薄膜50との間の距離とを調整することによって,半導体層50を照射するレーザ光に図4(b)に示すような、好ましくは、半導体薄膜の断面方向で三角波形状のレーザ強度分布53を形成した。このレーザ強度分布53で、光強度極小領域54は、位相シフタ51の各位相シフト部に対応した位置に形成され、光強度極大領域55は、隣り合う位相シフト部間の中間部に対応した位置に形成されている。このようなレーザ強度分布53の特徴は,光強度変化曲面が平坦な領域を有さないこと,言い換えれば,1次微分係数が0となる領域が存在していないことである。また,極小領域54と極大領域55との間の距離(例えば、5ミクロン)は,この光強度勾配を用いた場合の結晶核の結晶成長距離(例えば、6ミクロン)より小さくなっている。光強度分布53では,横方向臨界フルエンスJ1と極小領域54の強度とは,正確に一致させる必要はなく,J1‘’だけの裕度がある。また,最大フルエンスもJ2’だけの裕度がある。ここで,(J1‘−J1)/,(J2’−J2)/J2は,エキシマレーザのパルスエネルギのばらつき(典型的には5%)よりも大きくなっている。
図4(a)に示す位相シフタ51は、位相シフト部が紙面に対して垂直な直線となっているので、これにより形成される光強度分布の極小領域54並びに極大領域55も直線となった1次元である。しかし、後述する位相シフタ部が互いに直行した2つの位相シフタを使用すれば、本発明の技術思想を2次元に拡張することも可能である。このような技術により得られた光強度分布の例を図5に示す。このような光強度分布では、極小領域82は点となり、また極大領域81は直線となり、共に一次微分係数が0となる。
上述した本発明の技術によれば,小粒径の結晶粒がどこにも形成されず,光強度分布を反映した横方向成長による大結晶粒で半導体薄膜表面を充填できる。また,本発明では、光源からのレーザ光を遮蔽していないので,レーザ光エネルギを最大限有効に利用できる。また,レーザフルエンスの揺らぎに対しても安定した結晶化が可能となる。
具体的には,結晶粒の成長距離が膜厚以上である結晶粒が90%以上,結晶粒の横方向の成長距離が膜厚の10倍以上である結晶粒を50%以上含む結晶化半導体薄膜、シリコン薄膜を形成できる。
かくして、本発明の第1の態様に係わる半導体装置は、基板と、この基板の一面側に配設された半導体薄膜とを具備し、この半導体薄膜は、多数の結晶粒により形成された結晶化領域を有し、各結晶粒は、結晶化開始領域と結晶化終了領域とを有し、少なくとも結晶化終了領域の表面形状は、線状になっていて、隣接して小結晶粒が存在しないことを特徴とする。
また、本発明の第2の態様に係わる半導体装置の製造方法は、基板を準備する工程と、
この基板の一面側に非晶質もしくは多結晶の半導体薄膜を形成する工程と、
この半導体薄膜に、変調素子で変調されて強度極小領域と強度極大領域とを有する強度分布のエネルギ線を照射して、前記結晶化領域に結晶核形成領域が前記強度極小領域と対応し、結晶成長終了領域が前記強度極大領域と対応する結晶粒からな結晶化領域を形成する工程とを具備し、この結晶化領域を半導体素子の構成要素とする半導体装置の製造方法において、
前記エネルギ線の強度分布の少なくとも前記強度極大領域の強度変化曲面の少なくとも一方の一次微分係数が0であることを特徴とする。
さらに、本発明の第3の態様に係わる結晶化装置は、均一な光強度分布のレーザ光を射出する射出手段と、
非単結晶の半導体薄膜を支持する支持手段と、
これら射出手段と支持手段との間に配置され、射出手段から射出されて入射したレーザ光の位相を変調することにより光強度極小領域と光強度極大領域とを有する光強度分布のレーザ光を射出して前記半導体薄膜を照射するための光学変調素子とを具備し、
前記レーザ光の照射により、半導体薄膜に、多数の結晶粒により形成された結晶化領域を形成し、
各結晶粒が、結晶化開始領域と結晶化終了領域とを有し、
少なくとも結晶化終了領域が、線状になっていて、隣接して小結晶粒が存在しないようにさせる強度極大領域を形成するように、前記光学変調素子と、入射レーザ光の収束角と、光学変調素子と半導体薄膜との間の距離とが設定されていることを特徴とする。
また、本発明の第4の態様に係わる結晶化方法は、半導体薄膜に、変調素子で変調されて強度極小領域と強度極大領域とを有する強度分布のエネルギ線を照射して、前記結晶化領域に結晶核形成領域が前記強度極小領域と対応し、結晶成長終了領域が前記強度極大領域と対応する結晶粒からな結晶化領域を形成する工程を具備する結晶化方法において、
前記エネルギ線の強度分布の少なくとも前記強度極大領域の強度変化曲面の少なくとも一方の一次微分係数が0であることを特徴とする。
また、本発明の第5の態様に係わる表示装置は、互いに離間して対面された面を有する第1並びに第2の基層と、これら対面された面間に配置された液晶と、これら対面された面に夫々配設された複数の第1並びに第2の電極と、一方の基層の前記対面された面上に形成された画素電極並びに半導体薄膜とを有し、各半導体薄膜は、多数の結晶粒により形成された結晶化領域を有し、各結晶粒は、結晶化開始領域と結晶化終了領域とを有し、少なくとも結晶化終了領域の表面形状は、線状になっていて、隣接して小結晶粒が存在しないことを特徴とする。
第1の実施の形態
図6(a)に示すようなオリエンテーションフラット91、ノッチ92、基板マーク93等の方位表示指標を有する半導体基板(図7では符号101で示されている)上に形成された半導体薄膜の結晶化方法を図7を参照して説明する。
まず、半導体基板101(例えば,Si,Ge,Si1-xGex ,Si1-x-yGexy, GaAs, GaP, InAs, GaN, ZnTe, CdSe, CdTeなどの半導体のウエハ)を用意する。この半導体基板101の上に絶縁層102(例えば膜厚500nm)を形成する。この絶縁層102は、例えば、熱酸化または,CVD(例えば,プラズマ化学気相成長法や低圧化学気相成長法など)やスパッタ法を用いて成膜されたSiO膜である。代わって、この絶縁層102は,例えば、SiN膜とSiO膜との組合わせのような積層構造にしたものでもよい。また、絶縁層102は、半導体基板101上の全面に形成し、そのまま残しておいても,パターニングによって部分的に残しておいても良い。ここでは,半導体基板101の全面に設けられている場合について説明する。次に、前記絶縁層102の上に、即ち、半導体基板101の一面側に、非晶質または多結晶構造の半導体薄膜103(例えば,膜厚30ないし200nm程度のSi,Si1-xGex, もしくはSi1-x-yGexy膜など)をCVD(例えば,プラズマ化学気相成長法や低圧化学気相成長法など)やスパッタ法を用いて成膜する。この半導体薄膜103は、絶縁層102の全面,または,パターニングによって絶縁層の部分領域に形成してもよい。ここでは,絶縁膜102の全面に形成されている。
そして、図7(a)に示すように、半導体薄膜103の表面全面に、保護膜104(例えば,SiO,SiON,SiN、または、これらの積層構造膜)を膜厚約300nmの膜厚で成膜する。前記絶縁層102および半導体薄膜103がパターニングされた場合においては,基板全面に保護膜を形成してもよい。
次に、図7(b)に示すように、位相変調エキシマレーザ結晶化法を用いて,保護膜104の表面に前述した図4(b)に示すような、平坦な強度分布領域がない光強度分布を有するエキシマレーザ光105を照射する。ここでは,位相変調エキシマレーザ結晶化法は,第3の実施の形態で説明するレーザ結晶化装置を用いている。このようなレーザ光の照射は、予め基板や半導体ウエハに設けられた合わせマークに従って照射位置が設定され得る。
このレーザ照射は,複数の極小領域を有する光強度分布を使用しているが、図では簡単のために、3つの極小領域の場合を示す。この光強度分布には、各光強度領域(これの表面形状は1次元の場合には線状であり、2次元の場合には点状である)を中心として1対の,主勾配方向(光強度が極小光強度点からほぼ線形に強くなる光強度の方向)106並びに/もしくは106aが存在する。1対の主勾配方向106と106aとは、紙面内で互いに180°の回転の関係である。主勾配方向106または106aと半導体基板101の方位表示指標の方向とが所定関係を有するように、半導体基板101と、位相シフタとが予め、設定されている。ここでは,主勾配方向106とオリフラ91とが平行となるように設定されている。
このレーザ照射において、レーザ光のエネルギ密度は,図4(b)に示すように、光強度の極小値が横方向成長条件の臨界値j1を越えていて,光強度の極大値が半導体薄膜103の蒸発臨界値j2以下であることが望ましい。これら臨界値j1,J2の値は,主に半導体薄膜103のレーザ光に対する吸収係数と膜厚によって決定される。
上記レーザ光105によるレーザ照射によって,半導体薄膜103の照射領域(結晶化領域)は、結晶化され多結晶半導体薄膜107に変換される。この結晶化薄膜107の表面形態は,主勾配方向106,106aに沿って横方向に結晶化されている。この段階で、保護膜をエッチングにより除去して走査電子顕微鏡法と電子後方散乱法によって解析すると,個々の結晶粒は,レーザ光強度の低い位置から結晶成長が始まり,主勾配106,106aの方向に沿って結晶成長したことが判る。また、成長された結晶粒は大きく、かつ均一であり、結晶粒の結晶成長開始領域(光強度極小領域に対応)にも、結晶成長終了領域(光強度極大領域に対応)にも、小粒径結晶粒は、従来技術のようには形成されていないことも確認された。
上記のようにして結晶化された半導体薄膜を使用して、この後、既知の工程を経て半導体装置、例えば、MOSトランジスタが製造され得る。
第2の実施の形態
絶縁材料基板上に半導体装置を製造する方法に関する実施の形態を主に図6、8を参照して説明する。
まず、図6(b)に示すような辺94,ノッチ95,またはマーキング96(基板の表面でも裏面でもよい)を有する絶縁材料基板111(例えば,石英ガラス,ソーダガラス,ホウケイ酸ガラス,鉛ガラス,フッ化物ガラス,サファイア,プラスチック,ポリイミド,など)を用意する(図8(a))。この絶縁材料基板111の上に、絶縁層112(例えば、膜厚500nm)を形成する。この絶縁層112は、例えば、CVD(例えば,プラズマ化学気相成長法や低圧化学気相成長法など)やスパッタ法を用いて形成されたSiO薄膜である。代わって、この絶縁層112は,例えばSiNやSiOなどの異種の材料により、積層構造にしたものでもよい。絶縁層112は、絶縁材料基板111の全面,または,パターニングによって絶縁材料基板表面の部分領域に形成してもよい。ここでは,絶縁材料基板111の全面に形成している。次に、絶縁層112の上に、非晶質または多結晶構造の半導体薄膜113(例えば,膜厚30ないし200nm程度のSi,Ge,Si1-xGex ,Si1-x-yGexyなど)をCVD法(例えば,プラズマ化学気相成長法や低圧化学気相成長法など)やスパッタ法を用いて成膜する。この半導体薄膜113は絶縁層112の全面,または,パターニングによって絶縁層の部分領域に形成してもよい。ここでは,絶縁層112の全面に形成している。
そして、図8(a)に示すように、半導体薄膜113の表面全面に保護膜114(例えば,SiO,SiON,SiN、または、これらの積層構造膜)を約300nmの厚さに成膜する。前記絶縁層112および半導体薄膜113がパターニングされた場合においては,基板全面に保護膜を形成してもよい。この後の工程は、前記第1の実施の形態1と実質的に同じであり,簡単に記述する。
図8(b)に示すように、保護膜114の表面に、前述したような光強度分布を有するレーザ光115で、レーザ照射を行う。このレーザ照射における光強度の主勾配方向116,116aは,絶縁材料基板111に示された方位表示指標を基準にして設定している。この実施の形態では、主勾配方向116,116aと,方位表示指標が示す方向とを一致させている。この第1のレーザ照射によって、半導体薄膜113の照射領域は、結晶化半導体薄膜117に変換される。
このように絶縁基板(絶縁性材料基板111と絶縁層112)を用いた場合でも、第1の実施の形態と同様の効果が得られた。
第3の実施の形態
半導体薄膜の結晶化方法並びに結晶化装置の実施の形態を、夫々図9ないし図12を参照して説明する。これら例では,光源としてエキシマレーザ121(例えば,XeCl,KrF,ArFFなど)を用いているが、必ずしもこれらに限定されることはない。
図9(a)に示されるように、パルスレーザ光122aを射出するエキシマレーザ121の出射側には、レーザ光122のエネルギ密度(図4(b)に示す臨界値j1、臨界値j2)を制御するためのアッテネータ123と,レーザ光の強度を均一化するホモジナイズ光学系124とが順次配設されている。尚、符号120aで示す位置は,ホモジナイズ光学系124の結像面(焦点面)である。このホモジナイズ光学系124の射出側には、90度反射鏡を介して、ホモジナイズ光学系の結像面120aを等倍もしくは縮小する投影レンズ125が配置されている。そして、この投影レンズ125の結像面120b(フォーカス位置)には第1の位相シフタ126aが、また,焦点位置からはずれた位置(デフォーカス位置)には第2の位相シフタ127aが、夫々配置されている。ここで,第2の位相シフタ127aは、複数枚の位相シフタ、例えば、位相シフト方向が互いに直交した2つの位相シフタで構成されてもよい。第1の位相シフタ126aは、急峻なボトムを形成するためのものである。第2の位相シフタ127aは、横方向の結晶成長に必要な勾配を形成するためのものである。即ち、 前記第1並びに第2の位相シフタ126a,127aは,光軸上に、図示しないホルダによって固定されている。このホルダは,光軸に沿った方向と、それに垂直な方向とに移動させる機構と,2軸の回転機構とを有するゴニオメータのような駆動機構DMに組み込まれている。
前記第2の位相シフタ127aの射出側には、ステージ129の上に載置された試料128が位置されている。このステージ129は、X方向並びにY方向に移動可能であり、試料128を第2の位相シフタ127aに対して相対的に水平方向にシフトさせることができる。
上記投影レンズ125を通ったレーザ光の位相シフタ126a,127aへの収束角と、移送シフタ126a,127aと、これら位相シフタ試料128との間の距離とは、図4(b)を参照して説明したような、平坦な領域がない光強度分布でレーザ光が試料128を照射するように設定されている。
次に上記構成の結晶化装置の作用を以下に説明する。
エキシマレーザ121から出射したパルスレーザ光122aは,アッテネータ123によりエネルギ密度が制御されて,ホモジナイズ光学系124に入り、ここで強度が均一化されたレーザ光122bとなって、反射鏡に入射される。ここで、レーザ光122bは、試料128方向へと90度偏向されて、投影レンズ125に入射される。この投影レンズ125は、入射レーザ光122bを第1並びに第2の位相シフタ126a,127aによって変調されたレーザ光122dとして試料表面に入射させる。このための位相シフタ126a,127aの構成は、後で図11を参照して説明する。尚、この試料128は、実際には、例えば、図7並びに図8に示す半導体薄膜を有する積層薄膜基板で有り得る。
尚、前記アッテネータ123によって,レーザ光のエネルギ密度を最適化してレーザ光122dを試料128の表面に照射すると、試料128の半導体薄膜はレーザ光122dを吸収することによって温度が上昇する。ここで,レーザ光122dの強度変調領域において,極小強度での半導体薄膜は,下地界面付近まで溶融状態になり,極大強度では,半導体薄膜が蒸発しない温度になっていることが望ましい。
前記第1並びに第2の位相シフタ126a,127aは,図11(a)並びに(b)に、符号141並びに142で夫々示すように、透明な基板、例えば、合成石英板141a(142a)の一面に、互いに一定間隔を有する細長い矩形溝141b(142b)が形成されることによって段差を有する構造になっている。この段差の高さ(溝の深さ) Δtが射出レーザ光の位相差θに相当する。この位相差θは,θ=2πΔt(n-1)/λで与えられる。ここで,λは,レーザの波長,nは合成石英板の屈折率である。例えば,波長248nmのKrFエキシマレーザを用いた場合,屈折率は,1.508であり,段差Δtが244nmのとき位相差は180°となる。このような位相シフタ141(126a),142(127a)は、溝が互いに直交するような配置関係で、図9(a)に示すように位置に設けられている。前記合成石英基板141a(142a)の表面に段差を形成する方法として,例えば,反応性イオンエッチングを用いてエッチングする方法,集束イオンビーム法を用いて,直接加工する方法,合成石英基板の上に非晶質シリコン薄膜を成膜してパターニングしたものを熱酸化する方法がある。前記両位相シフタ141,142は、図面上では、溝のデイメンシヨンも、ピッチP(位相シフト線間の間隔)も異なっているが、同じものでも良い。
また,位相シフタには,表面段差に加えて,光吸収によって光強度分布を形成する効果を付加してもよい。このためには、例えば、合成石英板141a(142a)の一面に光吸収膜(たとえば,SiN,SiON,Geなどの膜)を成膜してパターニングする。このような位相シフタ141(142)を使用することにより、光吸収膜の吸収係数と膜厚によって光強度分布が変化する。この方法は,光強度振動を抑制したい位相シフタの領域に形成する場合によい。
また,位相シフタの表面上にマイクロレンズを形成して,光強度分布を形成する効果を付加してもよい。
図12に示すように,一枚の合成石英基板151の表面に異種構造の段差を形成することによって、複数対の位相シフタとしての位相シフタ領域152a,152b,並びに153a,153bを同一基板に設けてもよい。この例では、対間の溝の幅並びに溝間の距離(即ち、位相シフト部ピッチ)が異なる2対の位相シフタ領域152a,152b並びに153a,153bが設けられている。この場合,各位相シフタ領域の面積は,入射レーザ光の断面154よりも大きくなっていなければならない。各対の位相シフタ領域152a(153a)と152b(153b)は、互いに半周期ずれた(1/2位相シフタピッチずれた)構造になっている。このような位相シフタでは、第1照射は、一方の位相シフタ(領域)152aを用い,第2照射は,合成石英基板151を溝の長手方向に移動させて,他方の位相シフタ(領域)152bを用いて結晶化することができる。他方の対の位相シフタ(領域)153aと153bについても同様であり,異なった対の位相シフタを用いることにより、レーザ光を異なったパターンのレーザ光強度分布を有するようにすることができる。
前記第1の位相シフタ141と第2の位相シフタ142とは、図11(c)に示すように、隅部に設けられた4つのスペーサ143を挟んで取着することにより、一体的な構造としてもよい。また、位相シフタ間に塵埃等が入るのを防止することもできるように、4つのスペーサの代わりに、枠形のシールドスペーサを4辺間に設けても良い。代わって,図11(d)に示すように、第1の位相シフタと第2の位相シフタとは、1枚の合成石英基板(共通透明基板)に一体的に形成しても良く、この場合には、一面に第1の位相シフタの溝、即ち、段差が形成され、他面に第2の位相シフタの溝、即ち、段差が形成されている。さらに、第1の位相シフタと第2の位相シフタは、光路における設置位置を入れ換えてもよい。
上述したような第1並びに第2の位相シフタ126a,127aによって得られる光強度分布は,透明基板(合成石英基板)の表面段差の幾何学的構造と入射光の角度や光の空間的可干渉性によって決定される。要求する光強度によっては,第2の位相シフタ127aだけでよい場合もある。
第4の実施の形態(図示せず)
前記第3の実施の形態において,試料128表面の位置を,投影レンズ125の焦点面に配置し、例えば、ホモジナイズ光学系123の焦点面120aに位相シフタ126aを配置しても良い。この場合には,第3の実施の形態に比べて光強度分布設計の多様化に制限が生じるが,均一性が向上する効果がある。
以下に説明する結晶化装置の実施の形態で、前記第3の実施の形態と実質的に同一の個所は、同じ参照符号を付して説明を省略する。
第5の実施の形態
この装置では、図9(b)に示すように,ホモジナイズ光学系123の焦点面120aに第1の位相シフタ126aが配置され,結像レンズ125の焦点位置に試料128の表面が位置されている。第2の位相シフタ127aは、結像レンズ125の焦点はずれの位置に配置されている。この場合,前記第4の実施の形態に比べ光強度分布設計の多様性が向上するが,第1の位相シフタ126aの強度変調は投影レンズの分解能の制限を受ける。
第6の実施の形態
この装置では、図9(c)に示すように、ホモジナイズ光学系123の焦点面120aに第1の位相シフタ126aが配置され,また、ホモジナイズ光学系123の焦点はずれの位置に、第2の位相シフタ127aが配置されている。試料128の表面は,投影レンズ125の焦点面に配置されている。このような構成の装置では,試料表面付近に位相シフタが存在しないため,ステージ129周辺の自由度が増す。しかし,光強度分布は,投影レンズの分解能の制限を受ける欠点がある。
前記第3ないし第6の実施の形態においては,第2のレーザ照射は,試料128と光学系(位相シフタ126a,127aと投影レンズ125)とを相対的に平行移動させて、即ち、ステージ129を光学系に対して移動させるか、光学系(詳しくは、反射鏡からステージ129側の部分)をステージ129に対して移動させるかして、光強度分布を平行移動させている。しかし、このような手法に本発明は限定されることはない。この例を第7並びに第8の実施の形態として以下に説明する。尚、これら実施の形態では、位相シフタとして同じ構成の2つの位相シフタ127c,127dを使用している。一方の位相シフタ127cは、第1のレーザ照射であり、他方の位相シフタ127dは、第2のレーザ照射用である。このために、第1の位相シフタ127cにより変調されたレーザ光の極小光強度線もしくは最小光強度点を結晶核として成長した結晶粒の成長端部が、Δ形状の結晶粒の場合にはこれの底辺領域が、第2の位相シフタ127dにより変調されたレーザ光の極小光強度線もしくは最小光強度点で照射されるように、両位相シフタ127c,127dは、これらの相対位置が設定されている。また、これら位相シフタ127c,127dは、ホモジナイズ光学系の夫々の焦点面に配置されているが、この位置に限定されることはない。
第7の実施の形態
図10(a)に示すように、この装置は、第1のエキシマレーザ121aと,第1のアッテネータ123a,第1のホモジナイズ光学系124aと,第1の位相シフタ127cとからなる第1のレーザ照射用の光学系と、第2のエキシマレーザ121bと,第2のアッテネータ123bと,第2のホモジナイズ光学系124bと,第2の位相シフタ127dとからなる第2のレーザ照射用の光学系とを有する。前記第1の位相シフタ127cと第2の位相シフタ127dとは、同じ構造を有するが、表面段差の周期構造が半周期だけずれている。これら位相シフタ127c,127dは、図11(c)並びに(d)に示す複合構造の位相シフタを使用しているが、図14(b)に示す単一構造の位相シフタでも良い。第1の位相シフタ127cの射出側と第2の位相シフタ127dの射出側とには、共通のハーフミラー135が配置されている。このハーフミラー135は、第1の位相シフタ127cからのレーザ光を結像レンズ125へと90°反射させる機能と、第2の位相シフタ127dからのレーザ光を透過して結像レンズ125に導く機能とを有する。この結像レンズ125を通ったレーザ光は、互いに横方向に約1/2P(位相シフタの段差のピッチの1/2)ずれた光変調強度分布で試料128を照射する。
上記構造の装置においては、第1のエキシマレーザ121aと第2のエキシマレーザ121bとが交互に発振するよう制御し,ハーフミラー135,投影レンズ136によって,第1のレーザ照射と第2のレーザ照射とをこれら照射が重ならないようにして交互に行うことにより、半導体薄膜を結晶化する。このような方法は,第2のレーザ照射のために位相シフタを動かす必要がないので、光学系に可動部分をなくすことができ、このための駆動機構をなくすことができると共に、光軸が安定になる特徴がある。
第8の実施の形態
図10(b)に示すように、エキシマレーザ121の射出側には、アッテネータ123を介してハーフミラー139aのようなビームスプリッタが設けられている。このハーフミラー139aは、入射レーザ光を2つのレーザ光に分岐する。このハーフミラー139aの透過側には、第1のホモジナイズ光学系124a,並びに第1の位相シフタ127cを順次介して共通のハーフミラー135が配設されている。前記分岐用のハーフミラー139aの反射側には、2つのミラー139b,139cを介して第2ホモジナイズ光学系124bが配置されている。またこのホモジナイズ光学系124bの射出側には、第2の位相シフタ127dを介して、前記共通のハーフミラー135が配設されている。この共通のハーフミラー135は、第1の位相シフタ127cからのレーザ光を反射すると共に、第2の位相シフタ127dからのレーザ光を透過して、投影レンズ125に導く。
このような装置においては、レーザ121から射出されたパルス状のレーザ光は、ハーフミラー139bによって2つのレーザ光に分岐され、第1のレーザ光は、第1のホモジナイズ光学系124a,第1の位相シフタ127c、共通のハーフミラー135、並びに投影レンズ125を通って試料128に照射される。第2のレーザ光は、ミラー139b,139c,第2のホモジナイズ光学系124b,第2の位相シフタ127d,並びに投影レンズ125を通って試料128に照射される。そして、これら第1のレーザ光と第2のレーザ光の光路長さは、最初に第1のレーザ光で試料を照射し、この照射が終了した後に第2のレーザ光で試料を照射するように、設定されている。
第9の実施の形態
半導体装置並びにその製造方法を図13を参照して以下に説明する。
図13(a)に示すように、絶縁材、例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミド等で形成され、図6(b)に示す方位指示指標が形成された透明な矩形の基板301(図では一部のみが示されている)の平坦な一面上に下地層302と非晶質半導体薄膜303と、保護膜304とを順次、化学気相成長法やスパッタ法等の公知の成膜技術を用いて形成する。前記下地層302は、例えば、50nmの厚さのSiN膜302aと300nmの厚さのSiO膜302bとの積層膜により形成されている。前記SiN膜302aは、ガラス等でできた基板301からの不純物が非晶質半導体薄膜303に拡散するのを防止し、また、前記SiO膜302bは、SiN膜302aからの窒素が非晶質半導体薄膜303に拡散するのを防止する。前記非晶質半導体薄膜303は、例えば、厚さが約50nmないし200nmであり、Si,Ge,SiGeのような半導体、この実施の形態ではSiで形成されている。前記保護膜304は、図7を参照して説明した保護膜104と同じである。
次に、前記非晶質半導体薄膜303の表面に、保護膜304を介して、レーザ光照射として、位相シフタ(例えば、図14(a)に示す位相シフタ141)により光変調されたレーザ光105を、後で詳述するように、各々が照射された領域305(以下に照射領域と称する)と照射されない領域306(以下に非照射領域と称する)とが隣り合わせになった多数のユニット領域を形成するように選択的に照射する(図13(b)は、理解を容易にするために、1つの照射領域と1つの非照射領域とからなる1つのユニット領域のみを示す)。このようなレーザ照射により、照射領域305は、アニール処理されて溶融し、非晶質もしくは多結晶半導体薄膜か単結晶薄膜に変換される。即ち、照射領域305は、大きく、均一な(結晶粒の成長距離が半導体薄膜の膜厚さよりも長い結晶粒を90%以上含み、より好ましくは、結晶粒の成長距離が膜厚の10倍以上である結晶粒を50%以上含む)結晶粒により形成される。照射領域306の非晶質半導体はそのままの状態に維持される。例えば、液晶表示装置の製造工程において、照射領域305は、早いスイッチング特性が要求される駆動回路用TFTを形成するための領域である。非照射領域306は、高い耐電圧が要求される画素用TFTを形成するための領域である。次に、エッチングにより、図13(c)に示すように、前記保護膜304を除去して、半導体薄膜を露出させる。
そして、フォトリソグラフイ技術を用いて、照射領域305と非照射領域306とを選択的にエッチングして2つの第1の島状領域305aと1つの第2の島状領域306aとを形成する。これら島状領域305a,306a上を含む基板上、(正確には、下地層302上)に、SiOからなり、厚さが約20nmないし300nmのゲート絶縁膜307を上記と同様の成膜技術を用いて形成する。このゲート絶縁膜307の、前記島状領域305a,305bの中央部と対向する部分の上に夫々ゲート電極308を形成する。これらゲート電極308は、シリサイドやMoWの層をパターンニングすることにより形成され得る。
次に、図13(d)に示すように、前記ゲート電極308をマスクとして、不純物イオン309を島状領域305a,306aの中に注入し、間にチャネル領域を挟んで、ソース領域とドレイン領域とを形成する。このときに、チャネル領域内で電流の流れる方向の断面が所望の結晶面となるようにソース領域とドレイン領域との位置を設定する。この設定は、基板に形成された方位指示指標に基づいて容易になされる。前記不純物イオンは、NチャネルMOSトランジスタを形成するのであれば、N型の不純物、例えばリンであり、PチャネルMOSトランジスタを形成するのであれば、P型の不純物、例えばホウ素である。この結果の装置を窒素雰囲気でアニール(450℃で、1時間)して、注入された不純物を活性化する。
次に、ゲート電極308上も含むゲート絶縁膜307の上に、例えば、SiOからなる層間絶縁膜330を形成する。この層間絶縁膜130並びにゲート絶縁膜307の、前記島状領域305a,306aの不純物がドープされた領域(ソース領域並びにドレイン領域)上の部分を選択エッチングにより除去してコンタクト孔を形成する。
次に、図13(e)に示すように、前記ゲート絶縁膜307の上に、コンタクト孔を介して前記ソース領域並びにドレイン領域と電気的に接続されたソース電極311a並びにドレイン電極311bを形成して、薄膜半導体装置を完成させる。
第10の実施の形態
図14(a)並びに(b)は、上記薄膜半導体装置を使用して製造された液晶表示装置の一例を示す。
液晶表示装置400は、前後1対の透明基体(基層)421,422、液晶層423、画素電極424、走査配線425、信号配線426、対向電極427、及びTFT430等を備えている。
1対の透明基体421,422としては、例えば1対のガラス板を用いることができる。これら透明基体421,422は、枠状のシール材を介して接合されている。液晶層423は、1対の透明基体421,422の間のシール材により囲まれた領域に設けられている。
前記1対の透明基体421,422のうちの一方の透明基体、例えば後側の透明基体422の内面には、行方向および列方向にマトリックス状に設けられた複数の画素電極424と、複数の画素電極424と夫々電気的に接続された複数のTFT430(前に詳しく説明した本発明に係わる半導体装置)と、複数のTFT430と電気的に接続された走査配線425及び信号配線426とが設けられている。
前記走査配線425は、画素電極424の行方向に夫々沿わせて設けられている。これら走査配線425の一端は、後側の透明基体422の一側縁部に設けられた複数の走査配線端子(図示せず)に夫々接続されている。複数の走査配線端子は夫々走査線駆動回路41に接続されている。
前記信号配線426は、画素電極424の列方向に夫々沿わせて設けられている。これら信号配線426の一端は、後側の透明基体422の一端縁部に設けられた複数の信号配線426の端子(図示せず)に夫々接続されている。複数の信号配線426端子は夫々信号線駆動回路442に接続されている。
前記走査線駆動回路741および信号線駆動回路442は、夫々液晶コントローラ443に接続されている。液晶コントローラ443は、例えば外部から供給される画像信号及び同期信号を受け取り、画素映像信号Vpix、垂直祖歌制御信号YCT、及び水平走査制御信号XCTを発生する。
他方の透明基体である前側の透明基体421の内面には、複数の画素電極424に対向する一枚膜状の透明な対向電極427が設けられている。前側の透明基体421の内面には、複数の画素電極424と対向電極427とが互いに対向する複数の画素部に対応させてカラーフィルタを設けるとともに、前記画素部の間の領域に対応させて遮光膜を設けてもよい。
1対の透明基体421,422の外側には、図示しない偏光板が設けられている。また、透過型の液晶表示装置400では、後側の透明基体422の後側に図示しない面光源が設けられている。なお、液晶表示装置400は、反射型或いは半透過反射型であってもよい。
以上説明した実施の形態においては、半導体装置としてTFTについて説明したが、半導体薄膜を基礎とする他の半導体素子、例えば、ダイオードについても本発明は適用可能である。
半導体素子を使用する表示装置として液晶表示装置について説明したが、これに限定されることはなく、例えば、有機EL表示装置にも適用できる。
また、均一な光強度分布を有する入射レーザ光を光強度極小領域と光強度極大領域を有する光強度分布のレーザ光として射出する光学変調素子として、光の回折、干渉を利用した位相シフタを実施の形態では説明したが、例えば、光の反射並びに/もしくは吸収を利用して上記機能を奏させる他の形式の光学変調素子を使用することもできる。このような光学変調素子は、例えば、図11に示す位相シフタ(141,142)で、基板に溝を形成する代わりに、溝に対応する個所に吸収膜もしくは反射膜を設けることにより形成される。また、エネルギ線として、エキシマレーザ光を使用したが、他の光、例えば、連続発振レーザ光でも良く、また、電子線のような他のエネルギ線を使用することもできる。
従来の技術であるエキシマレーザ結晶化法を説明するための図である。 従来の技術であるSLS方式を説明するための図である。 従来の技術である位相変調エキシマレーザ結晶化法を説明するための図である。 本発明の基本となる技術を説明するためのもので、(a)は、入射レーザ光と、位相シフタと、半導体薄膜との関係を示す図、(b)は、(a)のように関係付けられた位相シフタにより形成される光強度分布を示す図である。 本発明の技術で使用される2次元光強度分布を示す斜視図である。 (a)は、方位表示指標が形成された円形の基板の3つの例を示す平面図であり、(b)は、方位表示指標が形成された矩形の基板の3つの例を示す平面図である。 本発明の第1の実施の形態の方法を工程ごとに分けて説明するための図である。 本発明の第2の実施の形態の方法を工程ごとに分けて説明するための図である。 (a)ないし(c)は、本発明の第3ないし第6の実施の形態の半導体薄膜の結晶化方法並びに結晶化装置を夫々説明するための概略図である。 (a)並びに(b)は、本発明の第7並びに第8の実施の形態の半導体薄膜の結晶化方法並びに結晶化装置を夫々説明するための概略図である。 (a)並びに(b)は、夫々異なる形態の位相シフタを示す斜視図であり、また、(c)と(d)とは、2次元光強度分布を形成する複合位相シフタの異なる構成を示す斜視図である。 異なる複数の位相シフタが同一基板に形成されている構成を説明するための平面図である。 本発明の第9の実施の形態に係わる半導体装置並びにその製造方法を工程に従って説明するための図である。 本発明の第10の実施の形態に係わる液晶表示装置を説明するための図である。
符号の説明
51…位相シフタ、53、81レーザ光強度分布、54…光強度極小領域、55…光強度極大領域、103…半導体薄膜、105…レーザ照射用レーザ光、106,106a…主勾配方向、107…結晶化され多結晶半導体薄膜、141、142…位相シフタ。

Claims (19)

  1. 基板と、この基板の一面側に配設された半導体薄膜とを具備し、この半導体薄膜は、多数の結晶粒により形成された結晶化領域を有し、各結晶粒は、結晶化開始領域と結晶化終了領域とを有し、少なくとも結晶化終了領域の表面形状は、線状になっていて、隣接して小結晶粒が存在しないことを特徴とする半導体装置。
  2. 前記結晶化開始領域の表面形状は、点状もしくは線状になっていて、隣接して小結晶粒が存在しないことを特徴とする請求項1の半導体装置。
  3. 前記結晶化領域は、結晶粒の結晶成長距離が前記半導体薄膜の膜厚以上である結晶粒を90%以上含んでいることを特徴とする請求項1もしくは2の半導体膜装置。
  4. 前記結晶化領域は、結晶粒の結晶成長距離が前記半導体薄膜の膜厚の10倍以上である結晶粒を50%以上含んでいることを特徴とする請求項1ないし3のいずれか1の半導体装置。
  5. 基板を準備する工程と、
    この基板の一面側に非晶質もしくは多結晶の半導体薄膜を形成する工程と、
    この半導体薄膜に、変調素子で変調されて強度極小領域と強度極大領域とを有する強度分布のエネルギ線を照射して、前記結晶化領域に結晶核が前記強度極小領域と対応し、結晶成長終了領域が前記強度極大領域と対応する結晶粒からな結晶化領域を形成する工程とを具備し、この結晶化領域を半導体素子の構成要素とする半導体装置の製造方法において、
    前記エネルギ線の強度分布の少なくとも前記強度極大領域の強度変化曲面の少なくとも一方の一次微分係数が0であることを特徴とする半導体装置の製造方法。
  6. 前記エネルギ線の強度分布の前記強度極小領域の強度変化曲面の少なくとも一方の一次微分係数が0であることを特徴とする請求項5の半導体装置の製造方法。
  7. 前記強度極大領域の表面形状は、線状であることを特徴とする請求項5もしくは6の半導体装置の製造方法。
  8. 前記強度極小領域の表面形状は、点状もしくは線状であることを特徴とする請求項5ないし7のいずれか1の半導体装置の製造方法。
  9. 前記エネルギ線の強度分布の前記強度極小領域と強度極大領域との間の最近接距離は、結晶粒の成長距離よりも短いことを特徴とする請求項5ないし8のいずれか1の半導体装置の製造方法。
  10. 前記エネルギ線の強度分布の前記強度極小領域と強度極大領域とは、交互に等しい最近接距離を隔てて複数あることを特徴とする請求項5ないし9のいずれか1の半導体装置の製造方法。
  11. 前記エネルギ線の半導体薄膜の断面方向の強度分布は、三角波形状を有していることを特徴とする請求項5ないし10のいずれか1の半導体装置の製造方法。
  12. 前記エネルギ線は、エキシマレーザもしくは連続発振レーザであることを特徴とする請求項5ないし11のいずれか1の半導体装置の製造方法。
  13. 前記変調素子は、位相シフタであることを特徴とする請求項5ないし12のいずれか1の半導体装置の製造方法。
  14. 均一な光強度分布のレーザ光を射出する射出手段と、
    非単結晶の半導体薄膜を支持する支持手段と、
    これら射出手段と支持手段との間に配置され、射出手段から射出されて入射したレーザ光の位相を変調することにより光強度極小領域と光強度極大領域とを有する光強度分布のレーザ光を射出して前記半導体薄膜を照射するための光学変調素子とを具備し、
    前記レーザ光の照射により、半導体薄膜に、多数の結晶粒により形成された結晶化領域を形成し、
    各結晶粒が、結晶化開始領域と結晶化終了領域とを有し、
    少なくとも結晶化終了領域が、線状になっていて、隣接して小結晶粒が存在しないようにさせる強度極大領域を形成するように、前記光学変調素子と、入射レーザ光の収束角と、光学変調素子と半導体薄膜との間の距離とが設定されていることを特徴とする結晶化装置。
  15. 前記光学変調素子と、入射レーザ光の収束角と、光学変調素子と半導体薄膜との間の距離とは、結晶化開始領域が、点状もしくは線状になっていて、隣接して小結晶粒が存在しないように強度極小領域を形成するように、設定されていることを特徴とする請求項14の結晶化装置。
  16. 前記レーザ光の光強度分布の前記光強度極小領域と光強度極大領域との少なくとも一方の光強度変化曲面の少なくとも一方の一次微分係数が0であることを特徴とする請求項14もしくは15の結晶化装置。
  17. 半導体薄膜に、変調素子で変調されて強度極小領域と強度極大領域とを有する強度分布のエネルギ線を照射して、前記結晶化領域に結晶核形成領域が前記強度極小領域と対応し、結晶成長終了領域が前記強度極大領域と対応する結晶粒からな結晶化領域を形成する工程を具備する結晶化方法において、
    前記エネルギ線の強度分布の少なくとも前記強度極大領域の強度変化曲面の少なくとも一方の一次微分係数が0であることを特徴とする結晶化方法。
  18. 互いに離間して対面された面を有する第1並びに第2の基層と、これら対面された面間に配置された液晶と、これら対面された面に夫々配設された複数の第1並びに第2の電極と、一方の基層の前記対面された面上に形成された画素電極並びに半導体薄膜とを有し、各半導体薄膜は、多数の結晶粒により形成された結晶化領域を有し、各結晶粒は、結晶化開始領域と結晶化終了領域とを有し、少なくとも結晶化終了領域の表面形状は、線状になっていて、隣接して小結晶粒が存在しないことを特徴とする表示装置。
  19. 前記結晶化開始領域の表面形状は、点状もしくは線状になっていて、隣接して小結晶粒が存在しないことを特徴とする請求項18の表示装置。
JP2003344778A 2003-10-02 2003-10-02 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置 Abandoned JP2005116558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003344778A JP2005116558A (ja) 2003-10-02 2003-10-02 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344778A JP2005116558A (ja) 2003-10-02 2003-10-02 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置

Publications (1)

Publication Number Publication Date
JP2005116558A true JP2005116558A (ja) 2005-04-28

Family

ID=34538300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344778A Abandoned JP2005116558A (ja) 2003-10-02 2003-10-02 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置

Country Status (1)

Country Link
JP (1) JP2005116558A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065138A (ja) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065138A (ja) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び半導体装置の製造方法
KR101541701B1 (ko) * 2007-08-16 2015-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법

Similar Documents

Publication Publication Date Title
KR100712648B1 (ko) 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법
US8183122B2 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7352002B2 (en) Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same
US7569439B2 (en) Thin film semiconductor device, production process and information displays
KR100492152B1 (ko) 실리콘 결정화방법
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP4299308B2 (ja) レーザー装置及びこれを利用した薄膜トランジスタの製造方法
WO2012157410A1 (ja) レーザ処理装置
JP4296762B2 (ja) レーザ照射装置および半導体薄膜の処理方法
JP6483271B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
JP2006504262A (ja) 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置
KR100508001B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
TW575866B (en) Display device with active-matrix transistor and method for manufacturing the same
JP2005116558A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
JP2005064078A (ja) 半導体薄膜の結晶化方法並びに結晶化装置
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JP2005064079A (ja) 半導体薄膜の結晶化方法、及び半導体装置の製造方法
JP2000029068A (ja) 液晶表示装置
JP2005056949A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP2004087620A (ja) 半導体装置及びその製造方法
JP2007134501A (ja) エキシマレーザーアニール法で作製したSi膜を用いた半導体トランジスタ製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090408