KR101541701B1 - 레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법 - Google Patents

레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR101541701B1
KR101541701B1 KR1020080079696A KR20080079696A KR101541701B1 KR 101541701 B1 KR101541701 B1 KR 101541701B1 KR 1020080079696 A KR1020080079696 A KR 1020080079696A KR 20080079696 A KR20080079696 A KR 20080079696A KR 101541701 B1 KR101541701 B1 KR 101541701B1
Authority
KR
South Korea
Prior art keywords
laser
laser light
phase shift
shift mask
delete delete
Prior art date
Application number
KR1020080079696A
Other languages
English (en)
Other versions
KR20090017989A (ko
Inventor
미야이리 히데카즈
모모 준페이
이사카 후미토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090017989A publication Critical patent/KR20090017989A/ko
Application granted granted Critical
Publication of KR101541701B1 publication Critical patent/KR101541701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 레이저 결정화시에 발생하는 결정립계의 위치를 제어할 수 있는 레이저 조사 장치 및 레이저 조사 방법을 제공하는 것을 과제로 한다.
레이저 발진기(101)로부터 방출된 레이저 광을, 위상 시프트 마스크(103)를 통하여 장축 방향의 강도 분포를 가지는 레이저 광으로 변조하고, 실린드리칼 렌즈(104) 및 렌즈(105)에 의하여, 절연 기판 위에 형성된 비정질 반도체막에 전사(轉寫)하고, 레이저 광을 주사함으로써, 비정질 반도체막을 결정화한다.
Figure R1020080079696
위상 시프트 마스크, 입계, 결정화, MHz, 레이저

Description

레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법{LASER IRRADIATION APPARATUS, LASER IRRADIATION METHOD, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 레이저 광의 조사 장치 및 레이저 광의 조사 방법에 관한 것이다. 또한, 그 레이저 조사 장치를 이용한 반도체 장치의 제작 방법에 관한 것이다.
근년에 들어, 유리 기판 위에 형성된 비정질 반도체막에 레이저 광(레이저 빔이라고 표기함)을 조사하여, 결정 구조를 가지는 반도체막(이하, 결정성 반도체막)을 형성하는 레이저 결정화 기술이 널리 연구되고, 많은 제안이 나오고 있다. 결정성 반도체막을 사용하여 제작한 반도체 소자는, 비정질 반도체막과 비교하여 높은 이동도를 가진다. 결과적으로, 결정성 반도체막을 사용하여 제작한 소자는, 예를 들어, 액티브 매트릭스형의 액정 표시 장치나 유기 EL 표시 장치 등에 이용할 수 있다.
결정화 방법에는, 레이저 결정화 외에 퍼니스 어닐로(爐)를 사용한 열 어닐로법이나, 순간열 어닐법(RTA법)도 있지만, 레이저 결정화를 사용한 경우에는, 반 도체막에 국소적으로 열을 흡수시켜 결정화할 수 있으므로, 프로세스 온도를 비교적 저온(일반적으로 600℃ 이하)으로 할 수 있다. 따라서, 레이저 결정화를 사용함으로써, 기판에 유리나 플라스틱 등의 융점이 낮은 물질을 사용할 수 있고, 저렴한 가격으로 대면적에 가공하기 쉬운 유리 기판을 사용함으로써, 생산 효율을 현저하게 향상시킬 수 있다.
또한, 레이저는 그 발진 방법에 따라, 펄스 발진과 연속 발진의 2가지로 대별된다. 펄스 발진의 결정화로서는, 엑시머 레이저에 의한 결정화 방법이 있다. 엑시머 레이저의 파장은 자외역(紫外域)에 속하고, 실리콘에 대한 흡수율이 높다. 따라서, 엑시머 레이저를 사용하면, 실리콘에 선택적으로 열을 줄 수 있다. 예를 들어, 엑시머 레이저를 사용하는 경우, 레이저 발진기로부터 방출되는 약 10mm×30mm의 직사각형 형태의 레이저 빔을, 광학계에 의하여, 폭이 수백㎛이며 길이 300mm 이상인 선형 빔 스폿으로 가공하여 기판 위의 실리콘에 조사한다. 여기서, "선형"이란, 엄밀한 의미로 "선"을 의미하는 것이 아니라, 애스펙트 비가 높은 직사각형 형상, 혹은 타원 형상인 것을 선형이라고 부른다. 선형으로 가공된 빔 스폿을 기판 위의 실리콘에 대하여 상대적으로 주사시키면서 조사함으로써, 어닐을 행하여 결정성 실리콘막을 얻는다. 빔 스폿을 주사시키는 방향을, 빔 스폿의 길이(장축) 방향에 대하여 직각 방향으로 함으로써 높은 생산성이 얻어진다.
레이저 결정화 방법의 다른 방법으로서, 반복 주파수가 10MHz 이상으로 높은 펄스 레이저 혹은 연속 발진의 레이저(이하, "CW 레이저"라고 기재함. CW: Continuous-Wave)에 의한 결정화 방법이 있다. 이들 레이저를 선형 빔 스폿으로 형성하고, 이 빔 스폿을 주사하면서 반도체막에 조사하여, 결정성 실리콘막을 얻는다. 이 방법을 사용함으로써, 엑시머 레이저를 조사하여, 결정성 실리콘막을 얻는다. 이 방법을 사용함으로써, 엑시머 레이저를 조사하여 얻어지는 결정과 비교하여, 입자 직경이 매우 큰 결정(이하, 대립경 결정이라고 부름) 영역을 가지는 결정성 실리콘막을 형성할 수 있다(예를 들어, 특허 문헌 1 참조). 이 대립경 결정을 박막 트랜지스터(이하, TFT라고도 표기함)의 채널 영역에 사용하면, 채널 방향으로 가늘고 길고, 또 엑시머 레이저를 적용한 결정립과 비교하여 큰 결정립이 얻어지므로, 결정립계에 의한 캐리어의 산란을 저감할 수 있고, 전자나 정공 등의 캐리어에 대한 전기적 장벽이 낮아진다. 결과적으로, 전계 효과 이동도가 120cm2/Vs 이상인 TFT를 제작할 수 있게 된다.
[특허 문헌 1] 특개2005-191546호 공보
반복 주파수가 10MHz 이상인 펄스 레이저 혹은 CW 레이저를 사용한 결정화는, 레이저 발진기로부터 방출된 레이저 광을 광학계에 의하여 선형으로 정형(整形)하여, 반도체막 위를 100mm/sec 내지 2000mm/sec 정도의 일정 속도로 주사시키면서 조사함으로써 행한다. 일반적으로, 도 6b에 도시하는 바와 같이, 기판(10), 하지 절연막(20) 위에 반도체막(30)이 형성된 상태에서 레이저 광이 조사된다. 이 때, 얻어지는 결정은 도 6a에 도시하는 바와 같이, 레이저 광의 에너지 밀도와 밀접한 관계가 존재하므로, 레이저 광의 에너지 밀도의 상승과 함께, 미결정, 소립경 결정, 대립경 결정으로 변화해 간다.
여기서 말하는 소립경 결정이란, 엑시머 레이저를 조사했을 때 형성되는 결정과 같다. 엑시머 레이저를 반도체막에 조사하면, 반도체막의 표면층만이 부분적으로 용융되고, 반도체막과 하지 절연막의 계면에 무수한 결정핵이 랜덤하게 발생된다. 다음에, 결정핵이 얼어붙는 방향, 즉 반도체막과 하지 절연막의 계면에서 반도체막의 표면으로 향하는 방향으로 결정이 성장된다. 따라서, 비교적 작은 결정이 무수히 형성된다.
CW 레이저나 반복 주파수가 10MHz 이상인 펄스 레이저를 사용한 결정화라도, 레이저 빔의 단부가 조사된 부분과 같이, 소립경 결정이 형성되는 부분이 있다. 이것은, 반도체막이 완전 용융되기 위하여 필요한 열이 반도체막에 공급되지 않고, 반도체막이 부분적으로 용융되는 결과로 해석할 수 있다.
반도체막이 완전히 용융되는 조건, 즉 도 6a에 있어서, 에너지가 E3 이상인 레이저 빔을 조사하여 결정화를 행하면, 대립경 결정이 형성된다. 이때, 완전 용융된 반도체막 중에서는 무수한 결정핵이 발생되고, 고액 계면의 이동과 함께 각각의 결정핵으로부터 레이저 빔의 주상 방향으로 결정 성장한다. 결정핵이 발생하는 위치는 무작위이므로, 불균일하게 결정핵이 분포된다. 그리고, 서로의 결정립이 충돌한 곳에서 결정 성장이 종료되기 때문에, 결정립계의 발생 위치는 랜덤하게 된다.
그러나, 고도 혹은 대규모의 기능 회로를 기판 위에 형성하기 위하여는, 결정성 반도체막을 사용하여 형성되는 반도체 소자에 있어서, 높은 이동도를 얻음과 함께 변동을 저하시킬 필요가 있고, 랜덤하게 발생하는 결정립계도 반도체 소자의 특성을 변동하게 하는 하나의 원인이 된다.
그래서, 본 발명은 레이저 결정화시에 발생되는 결정립계의 위치를 제어할 수 있는 레이저 조사 장치 및 레이저 조사 방법을 제공하는 것을 과제로 한다. 또한, 전기 특성이 뛰어나고, 또 반도체 소자 사이에서의 전기 특성의 변동이 저감된 반도체 장치의 제작 방법을 제공하는 것을 과제로 한다.
본 발명의 레이저 조사 장치의 하나는, 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 발진기 혹은 연속 발진의 레이저 발진기와, 레이저 광에 회절을 생기게 함으로써 장축 방향의 강도 분포를 변화시키는 위상 시프트 마스크와, 위상 시 프트 마스크에 의하여 회절된 레이저 광을, 조사 면에 결상시키는 실린드리칼 렌즈와, 위상 시프트 마스크에 의하여 회절된 레이저 광을, 조사 면 위에서 집광하기 위한 렌즈를 포함한다.
또한, 본 발명의 레이저 조사 방법의 하나는, 반복 주파수가 10MHz 이상인 펄스 발진 레이저 발진기 혹은 연속 발진 레이저 발진기로부터 방출된 레이저 광을, 위상 시프트 마스크를 통하여 장축 방향의 강도 분포를 가지는 레이저 광으로 변조하고, 실린드리칼 렌즈 및 렌즈에 의하여 조사 면에 전사한다.
또한, 본 발명의 반도체 장치의 제작 방법의 하나는, 상기 본 발명의 레이저 조사 장치로부터 방출된 레이저 광을, 절연 기판 위에 형성된 비정질 반도체막에 조사하고, 레이저 광을 조사함으로써, 비정질 반도체막을 결정화한다.
본 발명에 의하여, 레이저 결정화시에, 결정립계의 발생 위치를 제어할 수 있다. 또한, 입계 발생의 위치를 제어된 결정을 대면적에 수율 좋게 제작할 수 있게 된다.
또한, 본 발명에 의하여, 결정 성장을, 레이저 광의 주사 방향을 따라 일방향으로 제어할 수 있으므로, 종래의 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 혹은 CW 레이저에 의하여 얻어지는 결정과 비교하여, 결정립의 폭을 크게 할 수 있고, 또 결정립의 폭을 거의 일정하게 할 수 있으므로, 캐리어의 산란을 현저하게 저감시킬 수 있다. 이로써, 결정성 반도체막을 가지는 반도체 소자에 있어서, 반도체층의 이동도를 향상시킬 수 있다.
또한, 본 발명의 레이저 조사 장치는 위상 시프트 마스크를 가지며, 그 위상 시프트 마스크에 의한 회절광을 실린드리칼 렌즈 및 렌즈를 사용하여 조사 면으로 결상 및 집광(전사)한다. 이로써, 위상 시프트 마스크와 조사 면 사이에, 충분한 작업 스페이스를 확보할 수 있어, 작업 효율이 향상된다.
또한, 본 발명에 의하여, 반도체 소자의 반도체층의 이동도가 향상되므로, 양호한 전기적 특성을 가지는 반도체 소자를 제작할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 그러나, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명이 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 본 발명의 레이저 조사 장치 및 본 발명의 레이저 조사 장치를 사용한 결정성 반도체막의 형성 공정에 대하여 설명한다.
우선, 도 1 내지 도 3d를 사용하여 반도체층의 결정화에 사용하는 레이저 조사 장치에 관하여 설명한다. 본 발명의 레이저 조사 장치는, 레이저 발진기(101), 미러(102), 광학계(110), 및 스테이지(106)를 포함한다. 또한, 본 실시형태에 있어서 광학계(110)는 위상 시프트 마스크(103), 실린드리칼 렌즈(104) 및 렌즈(105)로 이루어진다(도 1 참조). 다만, 본 발명은 이 구성에 한정되지 않고, 예를 들 어, 레이저 발진기(101)와 실린드리칼 렌즈(104) 사이에, 발진된 레이저 광의 광 강도를 조정하는 감쇠기(attenuator)를 설치하여도 좋다. 또한, 미러(102)는 반드시 설치할 필요는 없다.
레이저 발진기(101)로서는, 예를 들어, 비선형 결정을 사용하여 제 2 고조파로 변환한 레이저 빔을 발진하는 CW 레이저를 사용할 수 있다. 여기서는, Nd: YVO4 레이저의 제 2 고조파(파장 532nm)를 사용한다. 레이저 광의 파장은, 특히 제 2 고조파에 한정할 필요는 없지만, 제 2 고조파는 에너지 효율의 점에서, 더 고차(高次)의 고조파보다 우수하다.
또한, 레이저 발진기(101)로서는, YVO4 레이저에 한정되지 않고, 그 외의 CW 레이저, 혹은 반복 주파수가 10MHz 이상인 펄스 레이저 등을 사용할 수 있다. 예를 들어, 기체 레이저로서는, Ar 레이저, Kr 레이저 등의 CO2 레이저 등이 있고, 고체 레이저로서는, YAG 레이저, YLF 레이저, YAlO3 레이저 GdVO4 레이저, 알렉산드라이트 레이저, Ti: 사파이어 레이저, Y2O3 레이저 등을 적용할 수 있다. 또한, YAG 레이저, Y2O3 레이저, GdVO4 레이저, YVO4 레이저는, 세라믹스 레이저라도 좋다. 금속 증기 레이저로서는 헬륨카드뮴 레이저 등을 들 수 있다. 또한, Disk 레이저를 사용하여도 좋다. Disk 레이저의 특징으로서는, 레이저 매질의 형상이 디스크이므로 냉각 효율이 좋은 점, 즉 에너지 효율과 빔 품질이 좋은 점을 들 수 있다.
또한, 반복 주파수가 10MHz 이상인 펄스 레이저를 의사 CW 레이저라고 한다. 의사 CW 레이저는 CW 레이저와 마찬가지로, 레이저 광이 조사되는 부분을 완전 용융 상태로 유지할 수 있으므로, 레이저 광을 주사함으로써, 반도체막 중에 고상 액상의 계면을 이동시킬 수 있다.
또한, 레이저 발진기(101)에 있어서, 레이저 빔을 TEM00(싱글 횡 모드)으로 발진하여 방출하면, 조사 면(111)에 있어서 얻어지는 선형 빔 스폿의 에너지의 균일성을 향상시킬 수 있어서 바람직하다.
여기서, 도 2a 및 도 2b를 사용하여 도 1에 도시하는 레이저 빔 조사 장치의 광학계(110)의 일례에 대하여 설명한다. 본 실시형태에 있어서, 광학계(110)는 레이저 광의 입사 방향에서 순차로, 위상 시프트 마스크(103), 실린드리칼 렌즈(104) 및 렌즈(105)를 포함한다. 또한, 도 2a는 광학계(110)의 상면도이고, 도 2b는 광학계(110)의 측면도이다.
위상 시프트 마스크(103)는, 레이저 광의 장축 방향과 교차되도록 스트라이프 패턴의 요철(凹凸)을 가지고, 레이저 광의 광 강도를, 공간적으로 레이저 광의 장축 방향으로 주기적으로 변조시키기 위하여 사용한다. 위상 시프트 마스크(103)가 가지는 스트라이프 패턴의 요철에 의하여, 투과한 레이저 광의 위상을 변조하여, 부분적으로 소멸 간섭(destructive interference)을 생기게 함으로써, 레이저 광을 주기적인 강도를 가지도록 변조할 수 있다. 여기서는, 인접하는 요철 사이에서 위상 차이가 180°가 되도록 요철을 형성한다. 위상 시프트 마스크(103)를 통과한 레이저 광은, 장축 방향으로 주기적으로 복수의 강도 피크를 가진다.
실린드리칼 렌즈(104)로서는, 특히 한정은 없지만, 비구면 실린드리칼 렌즈를 사용하면, 투과하는 레이저 광의 수차(收差)가 억제되어, 초점 어긋남이 저감되기 때문에, 특히 비구면 실린드리칼 렌즈를 사용하는 것이 바람직하다. 또한, 마찬가지로, 렌즈(105)로서는 특히 한정은 없지만, 비구면 렌즈를 사용하면, 투과하는 레이저 광의 수차가 억제되어, 초점 어긋남이 저감되기 때문에, 특히 비구면 렌즈를 사용하는 것이 바람직하다.
레이저 발진기(101)로부터 방출된 레이저 광은, 장축 방향에 대하여는, 우선, 위상 시프트 마스크(103)를 투과하여 회절을 생기게 하여, 스트라이프 패턴을 반영한 장축 방향의 강도 분포를 가지도록 강도 분포를 변화시킨다. 이어서, 위상 시프트 마스크(103)에 의하여 회절된 레이저 광이, 실린드리칼 렌즈(104)에 의하여, 조사 면(111)에 결상된다. 또한, 이 때 위상 시프트 마스크(103)에 의한 레이저 광의 회절광은, 렌즈(105)에 의하여 집광된다(도 2a 참조).
또한, 여기서, 실린드리칼 렌즈(104)의 초점 거리를 fa로 하였을 때, 위상 시프트 마스크(103)와 실린드리칼 렌즈(104)의 거리를 fa, 실린드리칼 렌즈(104)와 렌즈(105)의 거리를 2fa로 하는 것이 바람직하다. 또한, 렌즈(105)의 초점 거리를 fb로 하였을 때, 렌즈(105)와 조사 면(111)의 거리를 fb로 하는 것이 바람직하다.
또한, 레이저 광의 단축 방향에 대하여는, 레이저 발진기(101)로부터 방출된 후, 위상 시프트 마스크(103), 실린드리칼 렌즈(104)를 형상을 변화시키지 않고 투과하여 렌즈(105)에 입사한다. 다음에, 렌즈(105)에 의하여 단축 방향으로 집광된 후, 조사 면(111)에 있어서 결상한다(도 2b 참조). 즉, 본 발명의 레이저 조사 장 치는, 광학계(110)를 사용하여 위상 시프트 마스크(103)에 의한 장축 방향의 강도 분포를 조사 면(111)으로 결상 및 집광하고, 또 단축 방향의 집광도 행함으로써, 조사 면(111)에 있어서 원하는 선형 빔 스폿을 형성할 수 있다. 본 실시형태에 있어서는, 예를 들어, 길이가 250㎛, 폭이 5㎛ 내지 10㎛ 정도의 선형 빔 스폿으로 한다.
도 3a 내지 도 3d는, 본 발명에서 사용하는 위상 시프트 마스크(103)의 개략도이다. 도 3a가 위상 시프트 마스크(103)의 측면도, 도 3b가 위상 시프트 마스크(103)의 상면도이다. 본 발명에서 사용하는 위상 시프트 마스크(103)에는 볼록부(150) 및 오목부(160)로 이루어지는, 주기적인 스트라이프 형상의 패턴이 형성된다. 위상 시프트 마스트(103)는, 평활성이 높고, 투광성을 가지는 기판을 레이저 광에 의하여 가공함으로써 제작된다. 투광성을 가지는 기판으로서, 예를 들어, 석영 기판을 사용할 수 있다. 위상 시프트 마스크(103)를 레이저 광이 통과하면, 볼록부(150)를 통과한 레이저 광에서는 위상은 반전(反轉)하지 않지만, 오목부(160)를 통과한 레이저 광에서는 위상이 180°반전한다. 위상 시프트 마스크(103)를 투과한 레이저 광을 렌즈로 집광함으로써, 도 3c에 도시하는 바와 같이, 위상 시프트 마스크(103)의 주기를 반영한 강도 분포(133)를 가지는 레이저 광으로 할 수 있다.
오목부 면 및 볼록부 면에는 단차(段差)△t가 형성된다. △t는, 사용하는 레이저 광의 파장l, 위상 시프트 마스크의 재료에 있어서의 빛의 굴절률n1, 및 공기 중에 있어서의 빛의 굴절률n0을 사용하여, 수식 △t=λ/2(n1-n0)로 계산된다.
본 실시형태에 있어서는, 위상 시프트 마스크의 재료로서 석영을 사용하고, 그 굴절률n1은 1.486이다. 또한, 굴절률n0은 1.000이고, 본 실시형태에 있어서 파장λ은 532nm이므로, 상기 수식에 따라, 단차△t는 547nm로 계산된다.
또한, 위상 시프트 마스크의 재료는 석영에 한정되지 않고, 예를 들어, 굴절률n이 1.461의 합성 석영, 굴절률n이 1.519의 BK7 혹은 굴절률n이 1.81의 SF6 등을 사용할 수 있다. 합성 석영으로 형성된 위상 시프트 마스크에, 532nm의 레이저 광을 입사시키는 경우, 상기 수식에 따라, 단차△t는 577nm가 된다. 마찬가지로, BK7로 형성된 위상 시프트 마스크에 532nm의 레이저 광을 입사시키는 경우, 단차△t는 513nm가 되고, SF6으로 형성된 위상 시프트 마스크에 532nm의 레이저 광을 입사시키는 경우, 단차△t는 328nm가 된다. 또한, 위상 시프트 마스크(103)에 반사 방지 코팅(AR 코팅 : Anti-Reflection treatment coating)을 행하여도 좋다.
위상 시프트 마스크(103)가 가지는 스트라이프 패턴의 피치는, 사용하는 레이저 발진기의 에너지와, 레이저 광의 주사 속도에 따라 적절히 선택할 수 있다. 본 실시형태에 있어서는, 스트라이프 패턴의 피치를 2㎛로 한다.
또한, 위상 시프트 마스크(103)의 전면(레이저 광의 입사면)과 이면에서, 레이저 광이 간섭하는 일이 있기 때문에, 도 3d에 도시하는 바와 같이, 위상 시프트 마스크를 레이저 광의 주사 방향에 대하여, θ° 기울여서 배치하는 것이 바람직하다. 위상 시프트 마스크(103)를 상술한 바와 같이 배치함으로써, 위상 시프트 마스크(103)의 표면과 이면에서 발생되는 간섭을 억제할 수 있고, 장축 방향에 대하 여 빔 스폿 내에서의 레이저 광 강도의 변동을 저감시킬 수 있다. 그러나, 위상 시프트 마스크(103)를 기울임으로써, 레이저 광의 단축 방향에 대한 강도 분포에 있어서, 극대점(134) 및 극대점(135)이 형성된다.
여기서, 하나의 빔 스폿 내에 2개의 극대점을 가지면, 레이저 광의 단축 방향에 대한 변동이 생기기 때문에, 상기 2개의 극대점(134, 135)의 거리가 빔 스폿의 폭의 1/2보다 떨어져 형성되도록, 각도θ를 설정할 필요가 있다. 즉, 빔 스폿의 폭을 Φ로 하여, 위상 시프트 마스크(103)에 입사했을 때의 레이저 광의 굴절각을 θ'로 하였을 때, 각도θ는, Φ<4dㆍtanθㆍcosθ를 충족시킬 필요가 있다. 또한, 굴절각θ'는, 위상 시프트 마스크(103)의 두께를 d로 하고, 위상 시프트 마스크의 재료에 있어서의 빛의 굴절률을 n로 하였을 때, θ'=sin-1(θ/n)로 계산된다.
도 1에 도시하는 레이저 조사 장치에 있어서, 레이저 발진기(101)로부터 방출된 레이저 광은, 미러(102)에 의하여 스테이지(106) 위에 형성된 조사 면(111)에 대하여 수직 방향으로 굴절된 후, 광학계(110)에 입사된다. 광학계(110)를 통과한 레이저 광은, 상술한 바와 같이 장축 방향의 강도 분포 변화를 가지는 선형 빔 스폿으로 형성되고, 스테이지 위의 조사 면(111)에 전송된다.
또한, 스테이지(106)가 도 1 중의 화살표의 방향으로 일정 속도로 이동됨으로써, 조사 면(111) 전체를 레이저 조사할 수 있다. 본 실시형태에 있어서 스테이지(106)는 XYθ스테이지이고, X축, Y축 혹은 θ축 방향으로 이동되는 기구(機構)를 가진다. 또한, 빔 스폿을 주사하는 방향을, 빔 스폿의 장축 방향에 대하여 직각 방향으로 함으로써 높은 생산성이 얻어지므로, 장축 방향으로 수직인 방향으로 주사하는 것이 바람직하다.
또한, 광학계(110)에 의하여 형성되는 빔 스폿의 길이 방향의 에너지 분포는가우스 분포이므로, 그 양단의 에너지 밀도가 낮은 개소에서는 소립경 결정이 형성된다. 그래서, 대립경 결정을 형성하는 데에 충분한 에너지가 조사 면(111)에 조사되도록, 레이저 발진기(101)와 위상 시프트 마스크(103) 사이에 슬릿 등을 형성하여 레이저 빔의 단부를 차단하는 구성으로 하여도 좋다. 또한, 슬릿을 형성하는 경우에는, 슬릿과 위상 시프트 마스크(103) 사이에, 예를 들어, 실린드리칼 렌즈를 배치함으로써, 슬릿에 의한 상(image)을 위상 시프트 마스크(103)에 결상하고, 또한 위상 시프트 마스크(103)에 의하여 형성되는 회절광을 광학계(110)에 의하여 조사 면(111)에 결상한다.
본 발명의 레이저 조사 장치는 위상 시프트 마스크(103)에 의한 회절광을 실린드리칼 렌즈(104) 및 렌즈(105)를 사용하여, 조사 면(111)에 전사하므로, 위상 시프트 마스크(103)와 조사 면(111) 사이에, 충분한 작업 스페이스를 확보할 수 있다.
다음에, 도 1에 도시한 본 발명의 레이저 조사 장치를 사용하여, 기판 위에 형성된 반도체막을 결정화하는 공정에 대하여 설명한다(도 4a 내지 도 4b-2 참조).
기판에는 절연성 기판으로서, 유리 기판(211)을 사용한다. 유리 기판(211)은 특정한 것에 한정되지 않고, 석영 유리라도 좋고, 보로실리케이트 유리와 같은 무알칼리 유리라도 좋고, 알루미노실리케이트 유리라도 좋다. 이후 박막을 형성하 는 공정에서 필요한 내열성 등을 가지면 좋다. 또한, 유기 기판뿐만 아니라, 기판 표면이 절연성이고, 필요한 내열성을 가지면 좋고 기판의 재료는 특정한 것에 한정되지 않는다. 즉, 박막을 형성하는 공정에 있어서의 온도에 견딜 수 있는 정도의 내열성을 가지는 플라스틱 기판이나, 절연막을 형성한 스테인리스 기판 등을 사용할 수도 있다.
또한, 보로실리케이트 유리 등은 석영 유리와 달리, 나트륨(Na), 칼륨(K) 등의 불순물을 약간량 함유한다. 이들 불순물이 활성층 주변에 확산되면, 활성층과 하지막과의 계면이나, 활성층과 게이트 절연막의 계면에 기생 채널 영역을 형성한다. 이들은, 반도체 소자, 예를 들어, TFT의 동작시에 발생되는 누설 전류를 증가시키는 원인이 된다. 또한, 이들이 확산된 불순물은 TFT의 임계값 전압을 시프트시키는 원인도 된다. 따라서, 유리 기판(211) 위에 TFT를 제작할 때는, 유리 기판과 TFT 사이에 하지막이라고 불리는, 절연막을 끼우는 구조로 하는 것이 바람직하다.
하지막에는, 유리 기판으로부터 불순물이 확산되는 것을 방지하는 기능과, 상기 절연막 위에 퇴적되는 박막과의 밀착성을 높이는 기능이 요구된다. 하지막에 사용하는 재료는 특정한 것에 한정되지 않고, 산화실리콘계 재료라도 좋고, 질화실리콘계 재료라도 좋다. 또한, 산화실리콘계 재료란 산소와 실리콘을 주성분으로 하는 산화실리콘이나, 산화실리콘이 질소를 함유하고, 또 산소의 함유량이 질소의 함유량보다 많은 산화질화실리콘을 가리킨다. 질화실리콘계 재료란 질소와 실리콘을 주성분으로 하는 질화실리콘이나, 질화실리콘이 산소를 함유하고, 질소의 함유 량이 산소의 함유량보다 많은 질화산화실리콘을 가리킨다. 혹은, 이들 재료로 이루어지는 막을 적층한 구조라도 좋다. 적층을 형성하는 경우에는, 유리 기판(211)에 밀착되는 하층 부분이 블로킹층으로서, 주로 유리 기판으로부터 불순물이 확산되는 것을 방지하는 재료를 사용하고, 상층 부분이 주로 이 위에 퇴적되는 박막과의 밀착성을 높이는 재료를 사용하는 것이 바람직하다.
본 실시형태에서는, 유리 기판(211) 위에 하지막(212)으로서, 두께 50nm 내지 150nm의 산화질화실리콘 위에 두께 50nm 내지 150nm의 질화산화실리콘을 적층하여 형성한다. 가격이 저렴한 코닝 유리 등을 기판에 사용하여, TFT부가 이 위에 밀착되어 형성되면 나트륨 등의 가동 이온이 침입된다. 따라서, 질화실리콘막은 블로킹층으로서 형성되는 것이다. 하지막(212)은, CVD법, 플라즈마 CVD법, 스퍼터링법, 스핀코팅법 등의 방법에 의하여 형성할 수 있다. 또한, 하지막은, 특히 필요하지 않으면 형성하지 않아도 좋다.
다음에, 하지막(212) 위에 비정질 반도체막(213)을 형성한다(도 4a 참조). 여기서는, 비정질 반도체막(213)은 비정질 실리콘을 사용하여 형성한다. 비정질 반도체막(213)은, 실란(SiH4) 등의 반도체 재료 가스를 사용하여, LPCVD(Low Pressure CVD)법, 플라즈마 CVD법, 기상성장법이나 스퍼터링법에 의하여 형성한다. 비정질 반도체막(213)은, 20nm 이상 200nm 이하의 두께, 바람직하게는 20nm 이상 100nm 이하의 두께, 더 바람직하게는 20nm 이상 80nm 이하의 두께로 한다.
또한, 비정질 반도체막(213)에 대하여는, 본 실시형태에서는 비정질 실리콘 을 사용하지만, 다결정 실리콘을 사용하여도 좋고, 또한 실리콘 게르마늄(Si1 -xGex(0<x<0.1)) 등도 사용할 수 있고, 또한 단결정이 다이아몬드 구조인 탄화실리콘(SiC)을 사용할 수 있다.
다음에, 필요에 따라, 비정질 반도체막(213)의 표면에 자연 산화 등에 의하여 형성된 산화막을 제거한다. 표면에 형성된 산화막을 제거함으로써, 산화막 중 혹은 산화막 위에 존재하는 불순물이 결정화에 의하여 반도체막 중에 침입하여 확산되는 것을 방지할 수 있다.
다음에, 비정질 반도체막(213)의 결정화를 행한다. 본 발명에서는, 비정질 반도체막(213)의 결정화에는 도 1에 도시한 레이저 조사 장치를 사용한다. 구체적으로는, 도 1에 도시한 레이저 조사 장치의 스테이지(106) 위에 유리 기판(211)을 배치하고, 스테이지(106)를 주사시켜서 유리 기판(211)의 전면에 레이저 광을 조사한다. 즉, 본 실시형태에 있어서는 도 1의 조사 면(111)이, 도 4a 내지 도 4b-2에 있어서의 비정질 반도체막(213)에 해당한다.
상술한 바와 같이, 본 발명의 레이저 조사 장치는 레이저 발진기로서 CW 레이저, 혹은 의사 CW 레이저를 사용한다. CW 레이저를 반도체막에 조사하면, 연속적으로 반도체막에 에너지가 주어지기 때문에, 일단 반도체막을 용융 상태로 하면, 용융 상태를 유지시킬 수 있다. 또한, 레이저 광을 주사함으로써 반도체막의 고액 계면을 이동시켜, 이 이동 방향을 따라 일방향으로 긴 결정립을 형성할 수 있다. 또한, 의사 CW 레이저를 반도체막의 조사에 사용하면, 반도체막이 용융되고 고화될 때까지의 시간보다 레이저의 펄스 간격이 짧으면, 항상 반도체막을 용융 상태로 유지할 수 있고, 고액 계면의 이동에 의하여 일방향으로 긴 결정립으로 구성되는 반도체막을 형성할 수 있다.
본 실시형태에서는, 레이저 광은 스트라이프 패턴을 가지는 위상 시프트 마스크를 통하여, 비정질 반도체막의 표면에 조사된다. 일반적으로, 비정질 반도체막에 레이저 광을 조사할 때, 완전 용융된 면적이 크면, 완전 용융된 영역 내의 다양한 개소에서 초기 결정핵 생성이 일어나고, 그 각각의 결정핵이 성장, 충돌을 반복하여 무질서(無秩序)한 결정 성장이 일어난다. 그러나, 본 실시형태에 있어서 레이저 광은, 장축 방향에 있어서 위상 시프트 마스크의 스트라이프 패턴을 반영한 강도 분포를 가지므로, 그 온도 구배에 따라 입계가 남기 쉬운 개소를 국소적 또 주기적으로 배치할 수 있어, 스트라이프 패턴의 피치와 같은 정도의 폭을 가지는 결정대(結晶帶)를 레이저 광의 조사 방향으로 생성할 수 있다. 즉, 본 발명의 레이저 조사 장치를 비정질 반도체막의 결정화에 사용함으로써, 결정의 핵 생성의 위치를 제어할 수 있다.
또한, 본 발명에서 사용하는 레이저 광은 비정질 반도체막(213)에 흡수되는 파장이면 좋다. 본 실시형태에서는 비정질 반도체막(213)에 실리콘을 사용하므로, 사용하는 레이저 광의 파장은 실리콘에 흡수되는, 800nm 이하이면 좋고, 바람직하게는 200nm 내지 500nm 정도로 하고, 더 바람직하게는 350nm 내지 550nm 정도로 한다.
또한, 비정질 반도체막(213)을 결정화하기 전에, 필요에 따라 탈수소 공정을 행하여도 좋다. 예를 들어, 실란(SiH4)을 사용하여 일반적인 CVD법에 의하여 비정질 반도체막(213)을 형성하면, 막 중에 수소가 잔류된다. 그러나, 막 중에 수소가 잔류된 상태에서 반도체막에 레이저 광을 조사하면, 결정화에 최적의 에너지 값의 절반 정도의 에너지 값의 레이저 광에 의하여 막의 일부분이 소실된다. 그래서, N2 분위기 중에서 가열하여 막 중에 잔류되는 수소를 저감 혹은 제거해 두는 것이 바람직하다. 비정질 반도체막(213)의 형성을 LPCVD법이나, 스퍼터링법으로 행하는 경우에는, 탈수소 공정은 반드시 필요하지 않다.
또한, 비정질 반도체막(213)의 결정화를 행하기 전에, 필요에 따라, 채널 도핑을 행하여도 좋다. 채널 도핑이란, 반도체층의 활성층 중에 소정의 농도의 불순물을 첨가하여, 의도적으로 TFT의 임계값 전압을 시프트시킴으로써, TFT의 임계값을 원하는 값으로 제어하는 것을 가리킨다. 예를 들어, 임계값 전압이 마이너스(minus) 측으로 시프트되는 경우에는 도펀트로서 p형의 불순물 원소를 첨가하고, 플러스(plus) 측으로 시프트되는 경우에는 도펀트에 n형의 불순물 원소를 첨가한다. 여기서, p형의 불순물 원소로서 인(P)이나 비소(As), n형의 불순물 원소로서 붕소(B)나 알루미늄(Al) 등을 들 수 있다.
또한, 본 발명의 반도체 장치의 제작 방법에 있어서, 레이저 빔으로 결정화하기 전에, 결정화를 촉진하는 원소(이하, 촉매 원소)를 사용한 결정화 공정을 형성하여도 좋다. 촉매 원소로서는, 니켈(Ni), 게르마늄(Ge), 철(Fe), 팔라듐(Pd), 주석(Sn), 납(Pb), 코발트(Co), 백금(Pt), 구리(Cu), 금(Au) 등의 원소를 사용할 수 있다. 촉매 원소를 사용한 결정화 공정 후에, 레이저 빔에 의한 결정화 공정을 행하면, 촉매 원소에 의한 결정화시에 형성된 결정이, 레이저 빔의 조사에 의하여 용융되지 않고 잔존하고, 이 결정을 결정핵으로서 결정화가 진행된다.
그래서, 레이저 빔에 의한 결정화 공정만을 행한 경우와 비교하여, 반도체막의 결정성을 더 높일 수 있고, 레이저 빔에 의하여 결정화된 후의 반도체막 표면의 거칠기를 억제할 수 있다. 즉 촉매 원소를 사용하여 결정화함으로써, 이후 형성되는 반도체 소자(예를 들어 TFT)의 특성의 변동을 더 억제할 수 있다. 또한, 촉매 원소를 첨가하고 나서 가열 처리를 행하여 결정화를 촉진시키고, 레이저 빔을 조사함으로써 결정성을 더 높여도 좋고, 가열 처리의 공정을 생략하여도 좋다. 구체적으로는, 촉매 원소를 첨가하고 나서 가열 처리 대신에 레이저 빔을 조사하여, 결정성을 높이도록 하여도 좋다.
상술한 바와 같이, 본 발명을 적용하여, 도 4b-1 및 도 4b-2에 도시하는 바와 같이, 결정의 핵 생성 개소가 제어되어, 입계가 일방향으로 연장된, 대립경 결정에 의하여 형성되는 결정성 반도체막(214)을 얻을 수 있다. 또한, 본 발명에 의하여, 결정의 핵 생성 개소를 제어할 수 있으므로, 결정립계의 생성 개소, 생성되는 방향과 단위 면적당의 개수를 제어할 수 있다. 또한, 도 4a 내지 도 4b-2에 있어서, 도 4b-1은 결정성 반도체막(214)이 형성된 유리 기판(211)의 측면도이고, 도 4b-2는 결정성 반도체막(214)이 형성된 유리 기판(211)의 상면도이다.
또한, 본 발명의 결정성 반도체막은 도 4b-2에 도시하는 바와 같이, 일방향으로 연장된, 복수의 결정대의 경계(214b)가 존재하고, 결정대의 경계(214b)에 의 하여 구획된 영역이 하나의 결정대(214a)가 된다. 또한, 결정대(214a)는, 하나 혹은 복수의 결정립으로 이루어지지만, 하나의 결정립으로 이루어지는 것이 바람직하다. 하나의 결정립으로 이루어지는 결정대로 함으로써, 단결정과 마찬가지로 입계가 존재하지 않는 다결정 반도체를 형성할 수 있다.
결정대(214a) 중에 임의의 1점(도 4b-2 중, 점P)을 두고, 그 임의의 1점으로부터 하나의 결정대의 경계(214b)로 평행으로 그은 선분은, 다른 결정대의 경계(214b)와 교차하지 않는다. 또한, 본 실시형태에 의하면, 결정대(214a) 중에, 결정대의 경계(214b)와 교차하는 결정립계는 형성되지 않는다. 따라서, 결정대(214a)의 영역 내에 TFT의 채널 형성 영역을 형성하고, 또 채널 길이의 방향을, 결정대의 경계(214b)와 대략 평행한 방향으로 되도록 형성함으로써, 이동도가 높고, 전기적 특성이 양호한 TFT를 제작할 수 있다.
또한, 본 발명의 레이저 조사 장치는, 위상 시프트 마스크에 의한 회절광을 실린드리칼 렌즈 및 렌즈를 사용하여 조사 면에 전사한다. 이로써, 조사하는 레이저 광의 장축 방향의 강도 분포의 주기성을 유지하면서, 위상 시프트 마스크와 조사 면 사이에, 충분한 작업 스페이스를 확보할 수 있으므로, 작업 효율이 향상된다.
또한, 본 발명에 의하여 양호한 전기적 특성을 가지는 TFT를 제작할 수 있으므로, 종래보다 고기능의 회로 소자를 형성할 수 있다. 이로써, 종래보다 고부가 가치의 반도체 장치를 유리 기판 위에 제작할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 제시한 결정성 반도체막의 제작 공정과는 다른 작업 공정에 의하여, 결정성 반도체막을 제작하는 방법을 설명한다. 또한, 실시형태 1과 중복되는 구성은, 간략화 및 일부 생략하여 설명한다.
우선, 실시형태 1에서 도 4a 내지 도 4b-2를 사용하여 설명한 제작 공정과 마찬가지로, 유리 기판(211) 위에, 하지막(212) 및 비정질 반도체막(213)을 형성한다. 또한, 비정질 반도체막(213)을 형성한 후, 전기로 내에서 500℃, 1시간 가열하여도 좋다. 이 가열 처리는, 비정질 반도체막으로부터 수소를 추출하기 위한 처리이다. 또한, 수소를 추출하는 것은, 레이저 광을 조사할 때 비정질 반도체막(213)으로부터 수소 가스가 분출되는 것을 방지하기 위한 것이므로, 비정질 반도체막(213)에 포함되는 수소가 적으면 생략할 수 있다.
다음에, 비정질 반도체막(213) 위에 두께 200nm 이상 1000nm 이하의 캡핑막(215)을 형성한다(도 5a 참조). 캡핑막(215)으로서는, 레이저 광의 파장에 대하여 충분한 투과율을 가지고, 열팽장 계수 등의 열적인 값이나 연성(延性) 등의 값이 인접하는 반도체막과 비슷한 것이 바람직하다. 또한, 캡핑막(215)은, 이후 형성되는 박막 트랜지스터의 게이트 절연막과 같은 정도의 단단하고 치밀한 막은, 예를 들어, 성막 레이트를 낮게 함으로써 형성할 수 있다. 성막 속도는 1nm/min 이상 400 nm/min 이하, 바람직하게는 1nm/min 이상 100nm/min가 좋다.
또한, 캡핑막에 수소가 많이 포함되는 경우에는, 비정질 반도체막(213)과 마찬가지로, 수소를 추출하기 위한 가열 처리를 행하는 것이 바람직하다.
캡핑막(215)은, 질화실리콘막, 질소를 포함하는 산화실리콘막, 산소를 포함 하는 질화실리콘막 등을 1층으로 형성할 수 있다. 또한, 질소를 포함하는 산화실리콘막과 산소를 포함하는 질화실리콘막을 적층한 캡핑막이나, 산소를 포함하는 질화실리콘막과 질소를 포함하는 산화실리콘막을 적층한 캡핑막을 형성할 수 있다. 또한, 캡핑막으로서 복수의 막을 적층하고, 또 박막에 의한 빛의 간섭 효과를 이용하여 비정질 반도체막(213)의 빛 흡수 효율을 높일 수 있다. 상술한 바와 같은 구조의 캡핑막을 사용함으로써, 적은 에너지의 레이저 광을 사용하여 비정질 반도체막(213)을 결정화할 수 있으므로, 비용 삭감을 할 수 있다.
본 실시형태에서는, 캡핑막(215)으로서 두께 200nm 이상 1000nm 이하의 산소를 0.1atomic% 내지 10atomic% 포함하고, 또 실리콘에 대한 질소의 조성 비율이 1.3 이상 1.5 이하인 질화실리콘막을 형성한다.
이 캡핑막(215)에 대하여는, 본 실시형태에서는 모노실란(SiH4), 암모니아(NH3) 및 아산화질소(N2O)를 반응 가스로 하여, 플라즈마 CVD법으로, 두께 300nm의 산소를 포함하는 질화실리콘막을 형성한다. 또한, 아산화질소(N2O)는 산화제로서 사용하는 것이고, 아산화질소 대신에 산화 작용이 있는 산소를 사용하여도 좋다.
다음에, 유리 기판(211)을 도 1에 도시한 본 발명의 레이저 조사 장치의 스테이지 위에 재치(載置)하여, 캡핑막(215)을 상면으로부터 레이저 광을 조사하여 비정질 반도체막(213)을 결정화함으로써, 결정성 반도체막(214)을 형성한다(도 5b 참조). 또한, 캡핑막(215)은 비정질 반도체막(213)을 결정화한 후에 제거한다(도 5c 참조).
상술한 공정에 의하여, 결정성 반도체막(214)을 얻을 수 있다. 본 발명의 레이저 조사 장치는, 상술한 바와 같이 레이저 광의 장축 방향으로 강도 분포를 가지는 선형 빔 스폿을 형성할 수 있고, 이러한 레이저 광을 기판 전면에 조사함으로써, 레이저 광의 강도 분포에 의존한 결정대를 가지는 본 발명의 결정성 반도체막을 형성할 수 있다.
본 실시형태에 의하면, 결정대의 경계와 교차하는 결정립계는 형성되지 않으므로, TFT의 채널 길이의 방향을, 결정대의 경계와 대략 평행한 방향이 되도록 TFT를 형성함으로써, 이동도가 높고, 전기적 특성이 양호한 TFT를 제작할 수 있다.
또한, 본 발명에 의하여 양호한 전기적 특성을 가지는 TFT를 제작할 수 있으므로, 종래보다 고기능의 회로 소자를 형성할 수 있다. 이로써, 종래보다 고부가 가치의 반도체 장치를 유리 기판 위에 제작할 수 있다.
또한, 본 실시형태에 있어서는, 비정질 반도체막(213)에 캡핑막(215)을 통하여 레이저 광을 조사하므로, 비정질 반도체막(213)에 직접 레이저 광을 조사한 경우와 비교하여, 표면 거칠기를 억제할 수 있다. 이로써, 결정성 반도체막을 사용하여 제작된 반도체 소자에 있어서, 반도체막과 게이트 절연막을 밀착시킬 수 있고, 게이트 절연막을 박막화한 경우에도 뛰어난 절연 내압을 가지는 소자로 할 수 있다.
또한, 본 실시형태는 다른 실시형태와 자유로이 조합할 수 있다.
(실시형태 3)
본 실시형태에 있어서, 본 발명의 레이저 조사 장치를 사용하여 제작한 결정성 반도체막을 사용하여, 박막 트랜지스터(TFT)를 제작하는 공정의 일례에 대하여 설명한다. 또한, 본 실시형태에서는 톱 게이트형(순 스태거형) TFT의 제작 방법을 기재하지만, 톱 게이트형 TFT에 한정되지 않고, 보텀 게이트형(역 스태거형) TFT 등에도 마찬가지로 본 발명을 사용할 수 있다. 또한, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
우선, 도 7a에 도시하는 바와 같이, 유리 기판(211) 위에, 하지막(212)으로서의 질화실리콘막 및 산화실리콘막과, 본 발명의 레이저 조사 장치를 사용하여 결정화된 결정성 반도체막(214)을, 순차로 적층하여 형성한다. 또한, 결정성 반도체막(214)을 형성하기 전까지의 공정은, 실시형태 1 혹은 실시형태 2에 제시하는 공정과 마찬가지로 행할 수 있다.
결정성 반도체막(214)은, 선형 빔 스폿을 도 7a에 도시한 화살표의 방향으로 향하여 주사시킴으로써, 주사 방향으로 향하여 연속적으로 성장한 결정립이 형성된 복수의 결정대를 가진다. 본 실시형태에서는, 결정대의 경계와, TFT의 채널 캐리어 이동 방향을 대략 평행으로 형성한다. 따라서, 채널의 캐리어 이동 방향으로는 결정립계가 거의 존재하지 않는 TFT를 형성할 수 있게 된다.
다음에, 도 7b에 도시하는 바와 같이, 결정성 반도체막(214)을 에칭하여, 섬 형상의 반도체막(704 내지 707)을 형성한다. 다음에, 그 섬 형상의 반도체막(704 내지 707)을 덮도록 게이트 절연막(708)을 형성한다. 게이트 절연막(708)에는, 예를 들어, 산화실리콘, 질화실리콘 혹은 질화산화실리콘 등을 사용할 수 있다. 그 때의 성막 방법에는, 플라즈마 CVD법, 스퍼터링법 등을 사용할 수 있다. 예를 들어, 스퍼터링법을 사용하여, 막 두께 30nm 내지 200nm의 실리콘을 포함하는 절연막을 형성하면 좋다.
다음에, 게이트 절연막(708) 위에 도전막을 형성하여 에칭함으로써 게이트 전극을 형성한다. 그 후, 게이트 전극, 혹은 레지스터를 형성하여 에칭한 것을 마스크로서 사용하여, 섬 형상의 반도체막(704 내지 707)에 n형 혹은 p형의 도전성을 부여하는 불순물을 선택적으로 첨가하여, 소스 영역, 드레인 영역, 혹은 LDD 영역을 형성한다. 이로써, n형 혹은 p형의 트랜지스터(710, 712)와, 트랜지스터(710, 712)와는 반대의 도전형 트랜지스터(711, 713)를 동일 기판 위에 형성할 수 있다(도 7c 참조). 이어서, 이들의 보호막으로서 절연막(714)을 형성한다. 이 절연막(714)에는, 플라즈마 CVD법 혹은 스퍼터링법을 사용하여, 막 두께 100nm 내지 200nm의 규소를 포함하는 절연막을, 단층 혹은 적층 구조로서 형성하면 좋다. 예를 들어, 플라즈마 CVD법에 의하여 막 두께 100nm의 산화질화실리콘막을 형성하면 좋다.
다음에, 절연막(714) 위에, 유기 절연막(715)을 형성한다. 유기 절연막(715)으로서는, SOG법에 의하여 도포된 폴리이미드, 폴리아미드, BCB, 아크릴 등의 유기 절연막을 사용한다. 유기 절연막(715)은, 유리 기판(211) 위에 형성된 TFT에 의한 요철을 완화하여, 평탄화하는 것이 주된 목적이므로, 평탄성이 뛰어난 막이 바람직하다. 또한, 포토리소그래피법을 사용하여, 절연막(714) 및 유기 절연막(715)을 패턴 가공하여, 불순물 영역에 도달하는 콘택트 홀을 형성한다.
다음에, 도전성 재료를 사용하여, 도전막을 형성하고, 상기 도전막을 패턴 가공하여, 배선(716 내지 723)을 형성한다. 그 후, 보호막으로서 절연막(724)을 형성하면, 도 7c에 도시하는 바와 같은 반도체 장치가 완성된다.
또한, 본 발명에 따른 반도체 장치의 제작 방법은, 상술한 TFT의 제작 공정에 한정되지 않는다. 예를 들어, TFT의 구조를, 게이트 절연막을 통하여 LDD 영역을 게이트 전극과 겹쳐 배치시킨, 소위 GOLD(Gate-drain Overlapped LDD) 구조로 하여도 좋다. 또한, 레이저 빔에 의하여 결정화하기 전에, 촉매 원소를 사용한 결정화 공정을 형성하여도 좋다. 그 촉매 원소로서는, 니켈(Ni), 게르마늄(Ge), 철(Fe), 팔라듐(Pd), 주석(Sn), 납(Pb), 코발트(Co), 백금(Pt), 구리(Cu), 금(Au) 등의 원소를 사용할 수 있다.
본 발명을 적용하여 형성된 결정성 반도체막은, 결정의 핵 생성 개소가 제어되고, 입계가 일방향으로 연장된, 대립경 결정에 의하여 형성된다. 따라서, 본 발명에 따른 결정성 반도체막을 사용함으로써, 이동도가 향상되기 때문에, 양호한 전기적 특성을 가지는 반도체 장치를 제작할 수 있다. 또한, 본 발명을 사용한 반도체 장치의 제작 방법은, 집적 회로나 반도체 표시 장치의 제작 방법에도 사용할 수 있다. 드라이버나 CPU 등의 기능 회로를 용도로 한 트랜지스터는, LDD 구조 혹은 LDD가 게이트 전극과 오버랩되는 구조가 바람직하다. 본 실시형태에 의하여 완성되는 트랜지스터(710 내지 713)는 LDD 구조를 가지므로, 낮은 Ioff값이 필요한 구 동 회로에 사용하는 것이 바람직하다.
(실시형태 4)
본 발명에 따른 반도체 장치는, CPU(중앙연산회로: Central Processing Unit) 등의 집적 회로에 적용할 수 있다. 본 실시형태에서는, 본 발명을 사용하여 제작한 반도체 장치를 적용한 CPU의 예에 관하여, 도면을 사용하여 이하에 설명한다.
도 8에 도시하는 CPU(3660)는, 기판(3600) 위에 연산 회로(3601; ALU: Arithmetic logic unit), 연산 회로용 제어 회로부(3602; ALU Controller), 명령 해석부(3603; Instruction Decoder), 인터럽트 제어부(3604; Interrupt Controller), 타이밍 제어부(3605; Timing Controller), 레지스터(3606; Register), 레지스터 제어부(3607; Register Controller), 버스 인터페이스(3608; Bus I/F), 재기록할 수 있는 ROM(3609), ROM 인터페이스(3620; ROM I/F)를 주로 가진다. 또한, ROM(3609) 및 ROM 인터페이스(3620)는 다른 칩에 형성하여도 좋다. 이들 CPU(3660)를 구성하는 다양한 회로는, 본 발명의 레이저 조사 장치에 의하여 결정화된 결정성 반도체막을 사용한 박막 트랜지스터, 그 박막 트랜지스터를 조합한 CMOS 회로, nMOS 회로, pMOS 회로 등을 사용하여 구성할 수 있다.
도 8에 도시하는 CPU(3660)는, 그 구성을 간략화하여 제시한 일례에 불과하고, 실제의 CPU는 그 용도에 따라 다종다양한 구성을 가진다. 따라서, 본 발명을 적용하는 CPU의 구성은 도 8에 도시하는 것에 한정되지 않는다.
버스 인터페이스(3608)를 통하여 CPU(3660)에 입력된 명령은, 명령 해석 부(3603)에 입력되고, 디코더된 후, 연산 회로용 제어 회로부(3602), 인터럽트 제어부(3604), 레지스터 제어부(3607), 타이밍 제어부(3605)에 입력된다.
연산 회로용 제어 회로부(3602), 인터럽트 제어부(3604), 레지스터 제어부(3607), 타이밍 제어부(3605)는, 디코더된 명령에 의거하여, 각종 제어를 행한다. 구체적으로 연산 회로용 제어 회로부(3602)는, 연산 회로(3601)의 구동을 제어하기 위한 신호를 생성한다. 또한, 인터럽트 제어부(3604)는, CPU(3660)의 프로그램 실행 중에, 외부의 입출력 장치나, 주변 회로로부터의 인터럽트 요구를 그 우선도나 마스크 상태로부터 판단하여 처리한다. 레지스트 제어부(3607)는, 레지스트(3606)의 어드레스를 생성하고, CPU의 상태에 따라 레지스트(3606)의 판독이나 기록을 행한다.
또한, 타이밍 제어부(3605)는, 연산 회로(3601), 연산 회로용 제어 회로부(3602), 명령 해석부(3603), 인터럽트 제어부(3604), 레지스트 제어부(3607)의 구동 타이밍을 제어하는 신호를 생성한다. 예를 들어, 타이밍 제어부(3605)는, 기준 클록 신호 CLK1(3621)에 의거하여, 내부 클록 신호 CLK2(3622)를 생성하는 내부 클록 생성부를 구비하여, 클록 신호 CLK2를 상기 각종 회로에 공급한다.
여기서, CPU(3660)에 적용할 수 있는 CMOS 회로의 일례를 제시한다(도 9 참조). 도 9에 도시하는 CMOS 회로는, 기판(800) 위에 하지막으로서 기능하는 절연층(802, 804)을 통하여, 트랜지스터(810) 및 트랜지스터(820)가 형성된다. 또한, 트랜지스터(810) 및 트랜지스터(820)를 덮도록 절연층(830)이 형성되고, 상기 절연층(830)을 통하여 트랜지스터(810) 및 트랜지스터(820)와 전기적으로 접속되는 도 전층(840)이 형성된다. 또한, 트랜지스터(810) 및 트랜지스터(820)는, 도전층(840)에 의하여 전기적으로 접속된다. 또한, 트랜지스터(810) 및 트랜지스터(820)는, 본 발명의 레이저 조사 장치를 사용하여 결정화한 결정성 반도체막을 활성층으로서 사용한다.
기판(800)은, 절연 표면을 가지는 기판을 사용하면 좋다. 예를 들어, 유리 기판, 석영 기판, 사파이어 기판, 세라믹스 기판, 표면에 절연층이 형성된 금속 기판 등을 사용할 수 있다.
절연층(802, 804)은, CVD법이나 스퍼터링법이나 ALD법을 사용하여, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 재료를 사용하여 형성한다. 절연층(802, 804)은, 기판(800)으로부터 트랜지스터(810) 및 트랜지스터(820)에 알칼리 금속 등이 확산되어 오염되는 것을 방지하는 블로킹층으로서 기능한다. 또한, 기판(800)의 표면에 요철이 있는 경우, 평탄화하는 층으로서도 기능할 수 있다. 또한, 절연층(802, 804)은, 기판(800)으로부터의 불순물의 확산이나 기판(800) 표면의 요철이 문제가 되지 않으면, 형성하지 않아도 좋다. 또한, 여기서는 하지 절연층을 2층 구조로 하지만, 단층 구조라도, 3층 이상의 적층 구조로 하여도 좋다.
트랜지스터(810) 및 트랜지스터(820)는, 상이한 도전형을 가지는 것으로 한다. 예를 들어, 트랜지스터(810)를 n채널 트랜지스터로 하고, 트랜지스터(820)를 p채널형 트랜지스터로 형성하면 좋다.
절연층(830)은, CVD법이나 스퍼터링법, ALD법, 도포법 등에 의하여, 산화 실 리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 산소 혹은 질소를 포함하는 무기 절연 재료나, DLC(다이아몬드형 카본) 등의 탄소를 포함하는 절연 재료, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기 절연 재료 혹은 실록산 수지 등의 실록산 재료를 사용하여 형성한다. 또한, 실록산 재료란, Si-O-Si 결합을 포함하는 재료에 상당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용할 수도 있다. 또한, 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 절연층(830)은, CVD법이나 스퍼터링법, ALD법을 사용하여 절연층을 형성한 후, 상기 절연층에 산소 분위기하 혹은 질소 분위기하에서 고밀도 플라즈마 처리를 행함으로써 형성하여도 좋다. 여기서는 절연층(830)은 단층 구조의 예를 제시하지만, 2층 이상의 적층 구조로 하여도 좋다. 또한, 무기 절연층이나, 유기 절연층을 조합하여 형성하여도 좋다.
도전층(840)은, CVD법이나 스퍼터링법을 사용하여, 알루미늄, 텅스텐, 티타늄, 탄탈, 몰리브덴, 니켈, 백금, 구리, 금, 은, 망간, 네오디뮴, 탄소, 실리콘 등의 금속 원소, 혹은 상기 금속 원소를 포함하는 합금 재료 혹은 화합물 재료를 사용하여, 단층 구조 혹은 적층 구조로 형성한다. 알루미늄을 포함하는 합금 재료로서는, 예를 들어, 알루미늄을 주성분으로 하여 니켈을 포함하는 재료, 혹은 알루미늄을 주성분으로 하여, 니켈과, 탄소와 실리콘의 한쪽 혹은 양쪽을 포함하는 합금 재료를 들 수 있다. 도전층(840)은, 예를 들어, 배리어층과 알루미늄실리콘층과 배리어 층의 적층 구조, 배리어 층과 알루미늄실리콘층과 질화티타늄층과 배리어층의 적층 구조를 채용할 수 있다. 또한, 배리어층이란, 티타늄, 티타늄의 질화물, 몰리브덴, 혹은 몰리브덴의 질화물로 이루어지는 박막에 상당한다. 알루미늄이나 알루미늄실리콘은 저항값이 낮고, 가격이 저렴하기 때문에, 도전층(840)을 형성하는 재료로서 최적이다. 또한, 상층과 하층에 배리어층을 형성하면, 알루미늄이나 알루미늄실리콘의 힐록(hillock)의 발생을 방지할 수 있으므로 바람직하다.
도전층(840)은, 소스 전극 혹은 드레인 전극으로서 기능하다. 도전층(840)은, 절연층(830)에 형성된 개구를 통하여 트랜지스터(810), 트랜지스터(820)와 전기적으로 접속된다. 구체적으로는, 도전층(840)은, 트랜지스터(810)의 소스 영역 혹은 드레인 영역, 트랜지스터(820)의 소스 영역 혹은 드레인 영역과 전기적으로 접속된다. 또한, 트랜지스터(810)의 소스 영역 혹은 드레인 영역은, 트랜지스터(820)의 소스 영역 혹은 드레인 영역과, 도전층(840)을 사이에 두고 전기적으로 접속된다. 결과적으로, CMOS 회로를 사용할 수 있다.
또한, 도 10에는, 화소부와, CPU, 그 외의 회로가 동일 기판에 형성된 표시 장치, 소위 시스템 온 패널(System on Panel)을 도시한다. 기판(3700) 위에 화소부(3701), 상기 화소부(3701)가 가지는 화소를 선택하는 주사선 구동 회로(3702)와, 선택된 화소에 비디오 신호를 공급하는 신호선 구동 회로(3703)가 형성된다. 주사선 구동 회로(3702), 및 신호선 구동 회로(3703)로부터 인출되는 배선에 의하여 CPU(3704), 그 외의 회로(예를 들어, 컨트롤 회로(3705))가 접속된다. 또한, 컨트롤 회로에는 인터페이스가 포함된다. 그리고, 기판의 단부에 FPC 단자와의 접 속부를 형성하여, 외부 장치와 신호를 주고 받고 한다.
그 외의 회로로서는, 컨트롤 회로(3705) 외에, 영상 신호 처리 회로, 전원 회로, 계조 전원 회로, 비디오 RAM, 메모리(DRAM, SRAM, PROM) 등을 형성할 수 있다. 또한 이들 회로는, IC칩에 의하여 형성하고, 기판 위에 실장하여도 좋다. 또한, 반드시 주사선 구동 회로(3702), 및 신호선 구동 회로(3703)를 동일 기판에 형성할 필요는 없고, 예를 들어, 주사선 구동 회로(3702)만을 동일 기판에 형성하고, 신호선 구동 회로(3703)를 IC칩으로 형성하고, 실장하여도 좋다.
또한, 본 실시형태에서는, 본 발명에 따른 반도체 장치를 CPU에 적용하는 예를 설명하지만, 본 발명은 특히 한정되지 않는다. 예를 들어, 본 발명에 따른 반도체 장치는, 유기 발광 소자, 무기 발광 소자, 혹은 액정 표시 소자 등을 구비한 표시 장치의 화소부 혹은 구동 회로부 등에 적용할 수 있다. 또한, 그 외에, 본 발명을 적용하여, 디지털 카메라, 카 오디오 등의 음향 재생 장치, 노트형 퍼스널 컴퓨터, 게임기기, 휴대 정보 단말(휴대 전화기, 휴대형 게임기 등), 가정용 게임기 등의 기록 매체를 구비한 화상 재생 장치 등을 제작할 수도 있다.
본 발명에 따른 결정성 반도체막을 사용함으로써, 양호한 전기적 특성을 가지는 반도체 장치를 제작할 수 있다. 또한, 본 발명을 적용한 반도체 장치는, 트랜지스터 등의 반도체 소자의 특성의 변동을 억제할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있게 된다.
(실시형태 5)
본 실시형태에서는, 상기 실시형태에서 제시한 반도체 장치의 사용 형태의 일례에 대하여 설명한다. 구체적으로는, 비접촉으로 데이터의 입출력이 가능한 반도체 장치의 적용예에 관하여, 도면을 사용하여 이하에 설명한다. 비접촉으로 데이터의 입출력이 가능한 반도체 장치는 이용 형태에 따라, RFID 태그, ID 태그, IC 태그, IC칩, RF 태그, 무선 태그, 전자 태그 혹은 무선 칩이라고도 불린다.
본 실시형태에서 제시하는 반도체 장치의 상면 구조의 일례에 대하여, 도 11a를 참조하여 설명한다. 도 11a에 제시하는 반도체 장치(2180)는, 메모리부나 로직부를 구성하는 복수의 박막 트랜지스터 등의 소자가 형성된 박막 집적 회로(2131)와, 안테나로서 기능하는 도전층(2132)을 포함한다. 안테나로서 기능하는 도전층(2132)은, 박막 집적 회로(2131)에 전기적으로 접속된다. 박막 집적 회로(2131)에는, 본 발명의 레이저 조사 장치에 의하여 결정화된 결정성 반도체막을 사용한 박막 트랜지스터를 적용할 수 있다.
또한, 도 11b 및 도 11c에 도 11a의 단면의 모식도를 도시한다. 안테나로서 기능하는 도전층(2132)은, 메모리부 및 로직부를 구성하는 소자 위 쪽에 형성하면 좋고, 예를 들어, 상기 실시형태에서 제시한 박막 트랜지스터로 구성된 박막 집적 회로(2131) 위 쪽에, 절연층(2130)을 통하여 안테나로서 기능하는 도전층(2132)을 형성할 수 있다(도 11b 참조). 그 외에도, 안테나로서 기능하는 도전층(2132)을 기판(2133)에 별도로 형성한 후, 상기 기판(2133) 및 박막 집적 회로(2131)를 도전층(2132)이 사이에 위치되도록 접합하여 형성할 수 있다(도 11c 참조). 도 11c에서는, 절연층(2130) 위에 형성된 도전층(2136)과 안테나로서 기능하는 도전층(2132)이, 접착성을 가지는 수지(2135) 중에 포함되는 도전성 입자(2134)를 통하 여 전기적으로 접속되는 예를 제시한다.
또한, 본 실시형태에서는, 안테나로서 기능하는 도전층(2132)을 코일 상태로 형성하고, 전자 유도 방식 혹은 전자 결합 방식을 적용하는 예를 제시하지만, 본 발명의 반도체 장치는 이것에 한정되지 않고 마이크로파 방식을 적용할 수도 있다. 마이크로파 방식의 경우는, 사용하는 전자파의 파장에 의하여 안테나로서 기능하는 도전층(2132)의 형상을 적절히 결정하면 좋다.
예를 들어, 반도체 장치(2180)에 있어서의 신호의 전송 방식으로서, 마이크로파 방식(예를 들어, UHF 대역(860 MHz 대역 내지 960MHz 대역), 2.45 GHz 대역 등)을 적용하는 경우에는, 신호의 전송에 사용하는 전자파의 파장을 고려하여 안테나로서 기능하는 도전층의 길이 등의 형상을 적절하게 설정하면 좋다. 예를 들어, 안테나로서 기능하는 도전층을 선형(예를 들어, 다이폴 안테나(도 12a 참조)), 평탄한 형상(예를 들어, 패치 안테나(도 12b 참조)) 혹은 리본(ribbon)형 형상(도 12c 및 도 12d 참조) 등으로 형성할 수 있다. 또한, 안테나로서 기능하는 도전층(2132)의 형상은 직선 형상에 한정되지 않고, 전자파의 파장을 고려하여 곡선 형상이나 지그재그 형상 혹은 이들을 조합한 형상으로 형성하여도 좋다.
안테나로서 기능하는 도전층(2132)은, CVD법, 스퍼터링법, 스크린 인쇄나 그라비아 인쇄 등의 인쇄법, 액적 토출법, 디스펜서법, 도금법 등을 사용하여, 도전성 재료에 의하여 형성한다. 도전성 재료는, 알루미늄, 티타늄, 은, 구리, 금, 백금, 니켈, 팔라듐, 탄탈, 몰리브덴 등의 금속 원소, 혹은 상기 금속 원소를 포함하는 합금 재료 혹은 화합물 재료로, 단층 구조 혹은 적층 구조로 형성한다.
예를 들어, 스크린 인쇄법을 사용하여 안테나로서 기능하는 도전층(2132)을 형성하는 경우에는, 입자 직경이 수nm 내지 수십㎛의 도전체 입자를 유기 수지에 용해 혹은 분산시킨 도전성 페이스트를 선택적으로 인쇄함으로써 형성할 수 있다. 도전체 입자로서는, 은, 금, 구리, 니켈, 백금, 팔라듐, 탄탈, 몰리브덴 및 티탄 등의 어느 하나 이상의 금속 입자나, 할로겐화 은의 미립자, 혹은 분산성 나노 입자를 사용할 수 있다. 또한, 도전성 페이스트에 포함되는 유기 수지는 금속 입자의 바인더, 용매, 분산제 및 피복재로서 기능하는 유기 수지로부터 선택된 하나 혹은 복수를 사용할 수 있다. 대표적으로는, 에폭시 수지, 실리콘 수지 등의 유기 수지를 들 수 있다. 또한, 도전층의 형성에 있어서, 도전성 페이스트를 압출한 후에 소성하는 것이 바람직하다. 예를 들어, 도전성 페이스트의 재료로서, 은을 주성분으로 하는 미립자(예를 들어, 입경 1nm 이상 100nm 이하의 미립자)를 사용하는 경우, 150℃ 내지 300℃의 온도 범위에서 소성함으로써 경화시켜 도전층을 형성할 수 있다. 또한, 땜납이나 납 프리(free) 땜납을 주성분으로 하는 미립자를 사용하여도 좋고, 이 경우는 입자 직경 20㎛ 이하의 미립자를 사용하는 것이 바람직하다. 땜납이나 납 프리 땜납은 저비용이라는 이점을 가진다.
다음에, 본 실시형태에 따른 반도체 장치의 동작 예에 대하여 설명한다.
반도체 장치(2180)는, 비접촉으로 데이터를 교신하는 기능을 가지고, 고주파 회로(81), 전원 회로(82), 리셋 회로(83), 클록 발생 회로(84), 데이터 복조 회로(85), 데이터 변조 회로(86), 다른 회로의 제어를 행하는 제어 회로(87), 기억 회로(88) 및 안테나(89)를 가진다(도 13a 참조). 고주파 회로(81)는 안테나(89)로 부터 신호를 수신하고, 데이터 변조 회로(86)로부터 수신한 신호를 안테나(89)로부터 출력하는 회로이다. 전원 회로(82)는 수신 신호로부터 전원 전위를 생성하는 회로이다. 리셋 회로(83)는 리셋 신호를 생성하는 회로이다. 클록 발생 회로(84)는 안테나(89)로부터 입력된 수신 신호에 의거하여 각종 클록 신호를 생성하는 회로이다. 데이터 복조 회로(85)는 수신 신호를 복조하여 제어 회로(87)에 출력하는 회로이다. 데이터 변조 회로(86)는 제어 회로(87)로부터 수신한 신호를 변조하는 회로이다. 또한, 제어 회로(87)로서는, 예를 들어, 코드 추출 회로(91), 코드 판정 회로(92), CRC 판정 회로(93) 및 출력 유닛 회로(94)가 설치된다. 또한, 코드 추출 회로(91)는 제어 회로(87)에 송신된 명령에 포함되는 복수의 코드를 각각 추출하는 회로이고, 코드 판정 회로(92)는 추출된 코드와 레퍼런스에 상당하는 코드를 비교하여 명령의 내용을 판정하는 회로이고, CRC 판정 회로(93)는 판정된 코드에 의거하여 송신 에러 등의 유무를 검출하는 회로이다. 도 13a에서는, 제어 회로(87) 외에, 아날로그 회로인 고주파 회로(81), 전원 회로(82)를 포함한다.
다음에, 상술한 반도체 장치의 동작의 일례에 대해서 설명한다. 우선, 안테나(89)에 의하여 무선 신호가 수신된다. 무선 신호는 고주파 회로(81)를 통하여 전원 회로(82)에 송신되고, 고전원 전위(이하, VDD라고 기재함)가 생성된다. VDD는 반도체 장치(2180)가 가지는 각 회로에 공급된다. 또한, 고주파 회로(81)를 통하여 데이터 복조 회로(85)에 송신된 신호는 복조된다(이하, 복조 신호라고 기재함). 또한, 고주파 회로(81)를 통하여 리셋 회로(83) 및 클록 발생 회로(84)를 통과한 신호 및 복조 신호는 제어 회로(87)에 송신된다. 제어 회로(87)에 송신된 신 호는 코드 추출 회로(91), 코드 판정 회로(92) 및 CRC 판정 회로(93) 등에 의하여 해석(解析)된다. 그리고, 해석된 신호에 따라, 기억 회로(88) 내에 기억되는 반도체 장치의 정보가 출력된다. 출력된 반도체 장치의 정보는 출력 유닛 회로(94)를 통하여 부호화된다. 또한, 부호화된 반도체 장치(2180)의 정보는 데이터 변조 회로(86)를 통하여, 안테나(89)에 의하여 무선 신호로 변환하여 송신된다. 또한, 반도체 장치(2180)를 구성하는 복수의 회로에서는, 저전원 전위(이하, VSS라고 함)는 공통이고, VSS는 GND로 할 수 있다.
상술한 바와 같이, 통신 수단(예를 들어, 리더/라이터, 혹은 리더 혹은 라이터의 어느 기능을 가지는 수단)으로부터 반도체 장치(2180)에 신호를 송신하고, 상기 반도체 장치(2180)로부터 송신된 신호를 리더/라이터로 수신함으로써, 반도체 장치의 데이터를 판독할 수 있게 된다.
또한, 반도체 장치(2180)는, 각 회로에 전원 전압의 공급을 전원(배터리)을 탑재하지 않고 전자파에 의하여 행하는 타입으로 하여도 좋고, 전원(배터리)을 탑재하여 전자파와 전원(배터리)에 의하여 각 회로에 전원 전압을 공급하는 타입으로 하여도 좋다.
다음에, 비접촉으로 데이터의 입출력이 가능한 반도체 장치의 사용 형태의 일례에 대하여 설명한다. 표시부(3210)를 포함하는 휴대 단말의 측면에는 통신 수단(3200)이 형성되고, 물품(3220)의 측면에는 반도체 장치(3230)가 형성된다(도 13b 참조). 또한, 통신 수단(3200)은, 예를 들어, 리더/라이터와 같이 신호를 판독하는 기능 및 신호를 송신하는 기능을 구비하거나, 혹은 신호를 판독하는 기능 혹은 신호를 송신하는 기능의 어느 기능만을 구비한다. 물품(3220)이 포함하는 반도체 장치(3220)에 통신 수단(3200)을 가까이 대면, 표시부(3210)에 물품의 원재료나 원산지, 생산 공정마다의 검사 결과나 유통 과정의 이력 등, 또한 상품의 설명 등의 상품에 관한 정보가 표시된다. 또한, 상품(3260)을 벨트 컨베이어에 의하여 반송할 때에, 통신 수단(3240)과, 상품(3260)에 형성된 반도체 장치(3250)를 사용하여, 상기 상품(3260)을 검품할 수 있다(도 13c 참조). 반도체 장치(3230), 반도체 장치(3250)로서는, 상술한 반도체 장치(2180)를 적용할 수 있다. 상술한 바와 같이, 시스템에 본 발명에 따른 반도체 장치를 활용함으로써, 정보의 취득을 간단히 행할 수 있어, 고기능화와 고부가 가치화를 실현한다. 또한, 본 발명에 관한 반도체 장치는 신뢰성이 높고, 상품의 검품 등을 확실히 행할 수 있게 된다.
또한, 상술한 것 외에도 본 발명에 따른 반도체 장치의 용도는 광범위에 걸쳐, 비접촉으로 대상물의 이력 등의 정보를 명확히 함으로써, 생산·관리 등에 도움이 되는 상품이라면 어떠한 것에나 적용할 수 있다. 예를 들어, 지폐, 동전, 유가 증권류, 증서류, 무기명 채권류, 포장용 용기류, 서적류, 기록 매체, 신변 용품, 탈것류, 식품류, 의류, 보건 용품류, 생활 용품류, 약품류 및 전자기기 등에 설치하여 사용할 수 있다. 이들 예에 관하여 도 14a 내지 도 14h를 사용하여 설명한다.
지폐, 동전은 시장에 유통되는 금전으로, 특정한 지역에서 화폐와 같이 통용되는 것(금권), 기념 코인 등을 포함한다. 유가 증권류란, 수표, 증권, 약속어음 등을 가리킨다(도 14a 참조). 증서류란, 운전 면허증, 주민등록증 등을 가리킨다 (도 14b 참조). 무기명 채권류란, 우표, 쌀 상품권, 각종 기프트권 등을 가리킨다(도 14c 참조). 포장용 용기류란, 도시락 등의 포장지, 페트병 등을 가리킨다(도 14d 참조). 서적류란, 서적, 책 등을 가리킨다(도 14e 참조). 기록 매체란, DVD 소프트, 비디오 테이프 등을 가리킨다(도 14f 참조). 탈 것류란, 자전거 등의 차량, 선박 등을 가리킨다(도 14g 참조). 신변 용품이란, 가방, 안경 등을 가리킨다(도 14h 참조). 식품류란, 식료품, 음료 등을 가리킨다. 의류란, 의복, 신발 등을 가리킨다. 보건 용품류란 의료 기구, 건강 기구 등을 가리킨다. 생활 용품류란, 가구, 조명 기구 등을 가리킨다. 약품류란, 의약품, 농약 등을 가리킨다. 전자기기란, 액정 표시 장치, EL 표시 장치, 텔레비전 장치(텔레비전 수상기, 박형 텔레비전 수상기), 휴대 전화기 등을 가리킨다.
지폐, 동전, 유가 증권류, 증서류, 무기명 채권류 등에 반도체 장치(2180)를 형성함으로써, 위조를 방지할 수 있다. 또한, 포장용 용기류, 서적류, 기록매체 등, 신변용품, 식품류, 생활 용품류, 전자기기 등에 반도체 장치(2180)를 설치함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 도모할 수 있다. 탈 것류, 보건용품류, 약품류 등에 반도체 장치(2180)를 설치함으로써, 위조나 도난을 방지할 수 있다. 또한, 약품류이라면, 약의 오용을 방지할 수 있다. 반도체 장치(2180)의 설치법으로서는 물품의 표면에 붙이거나, 혹은 물품에 내장하여 설치한다. 예를 들어, 책이라면 종이에 내장하면 좋고, 유기 수지로 이루어지는 패키지이라면 유기 수지에 내장하면 좋다.
상술한 바와 같이, 포장용 용기류, 기록 매체, 신변 용품, 식품류, 의류, 생 활 용품류, 전자기기 등에 반도체 장치를 형성함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 도모할 수 있다. 또한, 탈 것류에 반도체 장치를 형성함으로써, 위조나 도난을 방지할 수 있다. 또한, 동물 등의 생물에 내장함으로써, 개개의 생물의 식별을 용이하게 할 수 있다. 예를 들어, 가축 등의 생물에 센서를 구비한 반도체 장치를 내장하거나, 혹은 부착함으로써, 나이나 성별 혹은 종류 등은 물론 체온 등의 건강 상태를 용이하게 관리할 수 있게 된다.
본 발명을 적용함으로써, 결정 결함이 적고, 결정립의 크기가 큰 다결정 반도체막을 사용하여 TFT를 형성할 수 있게 된다. 또한 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래보다 소자의 동작 주파수를 향상시킬 수 있다. 이것은, 본 발명을 적용함으로써, 결정립이 채널 길이 방향으로 연장되고, 트랜지스터의 채널 길이 방향에 존재하는 결정립계의 개수가 적기 때문이다. 또한, 채널 길이 방향이란, 채널 형성 영역에 있어서, 전류가 흐르는 방향, 바꿔 말하면, 전하가 이동하는 방향과 일치한다.
또한, 레이저 결정화를 행하기 위하여는, 레이저 광을 대폭으로 좁히는 것이 바람직하다. 본 발명에서는 레이저 광의 형상이 선형이므로, 피조사체에 대하여, 충분히 또 효율적인 에너지 밀도를 확보할 수 있다. 다만, 여기서 말하는 선형이란, 엄밀한 의미로 선을 의미하는 것이 아니라, 애스펙트 비율이 큰 직사각형 혹은 긴 타원형을 의미하므로, 단축 방향에 어느 정도의 폭을 확보하여도 좋다.
또한, 본 발명의 레이저 조사 장치에서는, 위상 시프트 마스크에 의한 레이저 광의 장축 방향의 강도 분포를, 실린드리칼렌즈 및 렌즈를 사용하여 조사 면 위 에 전사하기 때문에, 위상 시프트 마스크와 조사 면 사이에, 충분한 작업 스페이스를 확보할 수 있다.
또한, 본 실시형태는, 상기 실시형태와 자유로이 조합하여 행할 수 있다.
[실시예 1]
본 실시예에서는, 본 발명의 레이저조사 장치에 있어서, 위상 시프트 마스크에 의한 회절광을 조사 면에 전사하는 광학계(이하, 전사 광학계라고도 표기함)로서, 실린드리칼렌즈 및 구면 렌즈를 사용한 경우, 혹은 비구면 실린드리칼렌즈 및 비구면 렌즈를 사용한 경우에 있어서, 레이저 광의 강도 분포의 안정성에 대하여 비교한다.
도 15a에, 기준 위치에 있는 위상 시프트 마스크, 실린드리칼 렌즈 및 구면 렌즈를 투과한 레이저 광의 장축 방향의 강도 분포와, 기중 위치보다 10mm 어긋난 위상 시프트 마스크, 실린드리칼 렌즈 및 구면 렌즈를 투과한 레이저 광의 장축 방향의 강도 분포를 제시한다. 예를 들어, 기준 위치란, 위상 시프트 마스크와 실린드리칼 렌즈 사이의 거리가, 실린드리칼 렌즈의 초점 거리와 같은 거리가 되는 위치로 한다. 이때, "기준 위치에서 10㎛ 어긋나게 한" 위치란, 위상 시프트 마스크와 실린드리칼 렌즈 사이의 거리가, 실린드리칼 렌즈의 초점 거리보다도 10㎛ 길게 되는 위치를 의미한다. 도 15a를 보면, 전사 광학계에 실린드리칼 렌즈 및 구면 렌즈를 사용한 경우, 위상 시프트 마스크의 위치를 기준 위치에서 10㎛ 이동시키면, 레이저 광의 강도 분포가 변화된 것을 알 수 있다.
또한, 도 15b는, 기준 위치에 있는 위상 시프트 마스크, 비구면 실린드리칼 렌즈 및 비구면 렌즈를 투과한 레이저 광의 장축 방향의 강도 분포와, 기준 위치보다 10㎛ 혹은 100㎛어긋나게 한 위상 시프트 마스크, 비구면 실린드리칼 렌즈 및 비구면 렌즈를 투과한 레이저 광의 장축 방향의 강도 분포를 도시한 도면이다. 예를 들어, 기준 위치란, 위상 시프트 마스크와 비구면 실린드리칼 렌즈 사이의 거리가, 비구면 실린드리칼 렌즈의 초점 거리와 같은 거리가 되는 위치로 한다. 이 때, "기준 위치에서 10㎛ 혹은 100㎛ 어긋나게 한" 위치란, 위상 시프트 마스크와 비구면 실린드리칼 렌즈 사이의 거리가, 비구면 실린드리칼 렌즈의 초점 거리보다도 10㎛ 혹은 100㎛ 길게 되는 위치를 의미한다. 도 15b를 보면, 전사 광학계에 비구면 실린드리칼 렌즈 및 비구면 실린드리칼 렌즈를 사용한 경우, 위상 시프트 마스크의 위치를 기준 위치에서, 10㎛ 혹은 100㎛ 이동시켜도, 레이저 광의 강도 분포는 안정된 것을 알 수 있다.
도 16a 및 도 16b에, 위상 시프트 마스크를 통과한 레이저 광의 장축 방향에 있어서의 광로의 계산 결과를 도시한다. 도 16a에서는 전사 광학계로서 2장의 구면 렌즈를 사용한 경우의 레이저 광의 광로를 도시하고, 도 16b에서는 전사 광학계로서 2장의 비구면 렌즈를 사용한 경우의 레이저 광의 광로를 각각 도시한다. 또한, 본 계산 결과에 있어서는, 레이저 광의 장축 방향에 대해서만 검토하기 때문에, 전사 광학계에 있어서의 실린드리칼 렌즈는, 단순히 구면 렌즈 혹은 비구면 렌즈로서 계산하였다. 도 16a 및 도 16b에서는, 레이저 광의 파장을 532nm, 빔 직경을 2mm로 하고, 위상 시프트 마스크(2401)의 스트라이프 패턴의 피치를 2㎛, 회절각을 15.24도로 하였다.
도 16a에 있어서, 구면 렌즈(2402, 2403)의 초점 거리f를 20mm, F값을 1로 한다. 또한, 구면 렌즈(2402, 2403)는 굴절률n이 1.785의 SF11로 형성되고, 위상 시프트 마스크(2401)와 구면 렌즈(2402)의 거리를 약 20mm, 구면 렌즈(2402)와 구면 렌즈(2403)의 거리를 약 40mm로 한다.
도 16a에 도시하는 바와 같이, 전사 광학계로서 구면 렌즈를 사용한 경우, 구면 렌즈(2402)에 있어서의 구면 수차(球面收差)에 의하여, 위상 시프트 마스크(2401)로부터 방출되는 회절광인 ±1차광이, 직진 성분인 0차광과 비교하여 확대돼 버린다. 이로써, 조사 면에 있어서, ±1차광과 0차광이 동일 위치에 초점을 맺지 않는다. 또한, 도시하지 않지만, 구면 렌즈(2403)는 장축 방향과 단축 방향의 집광을 동시에 행한다. 이때, 구면 렌즈(2403)가 가지는 수차에 의하여 레이저 광의 장축 방향이 집광되는 위치와 단축 방향이 집광되는 위치에 어긋남이 생겨 버린다.
또한, 도 16b에 있어서, 비구면 렌즈(2404, 2405)의 초점 거리f를 20mm, F값을 0.95로 한다. 또한, 비구면 렌즈(2404, 2405)는 굴절률n이 1.523의 B270으로 형성되고, 위상 시프트 마스크(2401)와 비구면 렌즈(2404)의 거리를 약 20mm, 비구면 렌즈(2404)와 비구면 렌즈(2405)의 거리를 약 40mm로 한다.
도 16b에 도시하는 바와 같이, 전사 광학계로서, 비구면 렌즈를 사용한 경우, 구면 수차를 억제할 수 있으므로, 위상 시프트 마스크(2401)를 투과한 빛이 조사 면에 평행으로 입사할 수 있게 된다. 이로써, 위상 시프트 마스크(2401)의 위치가 변동되어도 레이저 광의 초점의 어긋남을 억제할 수 있고, 레이저 광의 강도 분포를 안정적으로 유지할 수 있다. 또한, 비구면 렌즈(2405)는, 수차가 억제되므로, 레이저 광의 장축 방향에 있어서의 집광 위치와, 단축 방향에 있어서의 집광 위치의 어긋남을 억제할 수 있다.
본 발명의 레이저 조사 장치에 비구면 실린드리칼 렌즈 혹은 비구면 렌즈를 사용함으로써, 레이저 광의 강도 분포를 안정화시킬 수 있다. 이 레이저 조사 장치를 비정질 반도체막의 결정화에 사용하면, 모두 같은 강도 분포의 레이저 광에 의하여 모두 같은 반도체막의 용융 상태를 실현할 수 있다. 이로써, 결정화 반도체막 내에 발생하는 입계나 쌍정(twin crystal) 등의 결함을 억제할 수 있다.
[실시예 2]
본 실시예에서는, 본 발명의 레이저 조사 장치에 있어서 위상 시프트 마스크를 레이저 광의 주사 방향에 대하여, 평행으로 배치한 경우 및 20도(q=20) 기울여서 배치한 경우의 레이저 광의 강도 분포에 대하여 설명한다. 또한, 본 실시예에 있어서, 위상 시프트 마스크(103)의 스트라이프 패턴의 피치는 2㎛로 한다.
도 17a 및 도 17b에, 본 실시예에 있어서의 위상 시프트 마스크의 배치의 개략도를 도시한다. 도 17a는, 기판(2600)의 주사 방향(레이저 광의 주사 방향이라고 바꿔 말할 수도 있음)을 향하여 평행으로 위상 시프트 마스크(103)를 배치한 개략도를 도시한다. 또한, 도 17b는, 기판(2600)의 주사 방향에 대하여, 20도 기울여서 위상 시프트 마스크(103)를 배치한 개략도를 도시한다.
도 17c는, 도 17a에 도시한 배치로 레이저 광을 주사시킨 경우의, 빔 스폿의 단축 방향(폭 방향)의 강도 분포를 도시한 도면이고, 도 17e는, 도 17a에 도시한 배치에서 레이저 광을 주사시킨 경우의, 빔 스폿의 장축 방향(길이 방향)의 강도 분포를 도시한 도면이다. 도 17c 및 도 17e에 있어서, 세로 축은 레이저 광의 강도(a.u.)를 나타내고, 가로 축은 빔 스폿에 있어서의 위치(㎛)를 나타낸다.
도 17c 및 도 17e에 도시하는 바와 같이, 위상 시프트 마스크(103)를 레이저 광의 주사 방향을 향하여 평행으로 배치한 경우에는, 단축 방향에 있어서는, 하나의 레이저 광의 극대점을 가진다. 그러나, 장축 방향에 있어서는, 위상 시프트 마스크(103)의 스트라이프 패턴이 가지는 2㎛ 피치의 레이저 광의 강도 분포가 아니라, 더 넓은 간격에서의 강도 분포의 주기적인 변동을 볼 수 있다. 이 변동은, 위상 시프트 마스크(103)의 표면과 이면에서, 레이저 광이 간섭하기 때문에 일어난다고 생각된다.
또한, 도 17d는, 도 17b에서 도시한 배치에서 레이저 광을 주사시킨 경우의, 빔 스폿의 단축 방향(폭 방향)의 강도 분포를 도시한 도면이고, 도 17f는, 도 17b에 도시한 배치에서 주사시킨 경우의, 빔 스폿의 장축 방향(길이 방향)의 강도 분포를 도시한 도면이다. 도 17d 및 도 17f에 있어서, 세로 축은 레이저 광의 강도(a.u.)를 나타내고, 가로 축은 빔 스폿에 있어서의 위치(㎛)를 나타낸다.
도 17f에 도시하는 바와 같이, 위상 시프트 마스크(103)를 레이저 광의 주사 방향에 대하여 20도 기울여 배치함으로써, 도 17e에서 볼 수 있는 주기적인 변동이 없어져, 장축 방향에 대하여 전체로 가우스 분포의 빔 스폿을 형성할 수 있다. 또한, 도시하지 않지만, 이 빔 스폿은, 장축 방향으로 위상 시프트 마스크(103)의 스트라이프 패턴의 피치에 의존한 강도 분포를 가진다.
또한, 도 17d에 도시하는 바와 같이, 단축 방향에 대하여는 2개의 극대점을 가지는 강도 분포가 된다. 상술한 바와 같이, 하나의 빔 스폿 내에 2개의 극대점을 가지면, 레이저 광의 단축 방향에 대한 변동이 생겨 버린다. 본 실시예에 있어서, 빔 스폿의 폭은 5㎛ 내지 10㎛이고, 도 17d를 보면, 2개의 극대점의 거리는 대략 30㎛이므로, 상기 2개의 극대점은, 동일 빔 스폿 내에는 존재하지 않고, 단축 방향에 대하여도 변동이 없는 레이저 광으로 할 수 있다. 또한, 본 실시예에 있어서, 위상 시프트 마스크(103)의 두께d는 0.7mm이고, 또한, 위상 시프트 마스크의 재료로서 석영을 사용하므로, 그 굴절률n은 1.486이다. 따라서, θ=20이면, 상술한 수식 Φ<4dㆍtanθ'ㆍcos θ를 충족시킨다.
상술한 바와 같이, 본 발명의 레이저 조사 장치에 있어서, 위상 시프트 마스크를 레이저 광의 주사 방향으로 각도θ(도) 기울임으로써, 위상 시프트 마스크의 표면과 이면에서 일어나는 간섭의 영향을 억제할 수 있어, 빔 스폿의 장축 방향에 있어서, 원하는 주기 외의 강도 분포의 변동이 저하된 레이저 광으로 할 수 있다. 또한, 위상 시프트 마스크를 레이저 광의 주사 방향으로 각도θ(도) 기울여 배치한 경우, 단축 방향으로 2개의 극대점이 형성되기 때문에, 주사 방향을 일정 방향으로 하는 것이 바람직하다.
[실시예 3]
본 실시예에서는, 본 발명의 레이저 조사 장치에 의하여, 비정질 반도체막을 결정화할 때 조사 횟수의 차이에 인한 결정화에의 영향을 설명한다.
본 발명의 레이저 조사 장치를 사용하여 제작한 결정성 반도체막의 광학 현 미경 사진을 도 18a 및 도 18b에 제시한다. 본 실시예의 시료는, 이하의 수순으로 제작하였다. 우선, 유리 기판 위에 하지 절연막으로서 두께 50nm의 산화질화실리콘 및 두께 150nm의 질화산화실리콘을 형성하고, 다음에 비정질실리콘막을 66nm의 두께로 형성하였다. 다음에, 본 발명의 레이저 조사 장치에 의하여 비정질 실리콘막에 레이저 광을 조사하였다. 본 실시예에 있어서는, 레이저 광의 에너지를 16.5W, 주사 속도를 200mm/sec로 하였다. 또한, 레이저 조사 장치에 있어서 위상 시프트 마스크의 스트라이프 패턴의 피치는 2㎛로 하였다. 또한, 도 18a는, 레이저 광을 한번 조사한 경우의 광학 현미경 사진이고, 도 18b는, 레이저 광을 한번 조사한 후에, 다시 동일 위치에 레이저 광을 조사한 경우의 광학 현미경 사진이다.
도 18a에 제시하는 바와 같이, 레이저 광을 한번 조사한 경우에서는, 결정성 반도체막에 형성된 복수의 결정대 중에 랜덤한 입계가 형성된다. 그러나, 도 18b에 제시하는 바와 같이, 레이저 광을 2번 조사한 경우는, 결정성 반도체막의 결정의 성장 방향이 일치하고, 레이저 광을 한번 조사한 경우보다 결정성이 개선된 것을 알 수 있다.
또한, 레이저 광을 한번 조사한 결정성 반도체막과, 레이저 광을 2번 조사한 결정성 반도체막의 결정립의 위치와 크기, 및 결정립의 면 방위의 확인을 하기 위하여, EBSP(Electron Back Scatter Diffraction Pattern) 측정을 행하였다. EBSP란, 주사형 전자 현미경에 EBSP 검출기를 접속하여, 주사형 전자 현미경 내에서 고경사한 시료에 수속 전자 빔을 조사하였을 때 발생하는 개개의 결정의 회절상(EBSP상)의 방위를 해석하여, 방위 데이터와 측정점의 위치 정보(x, y)로 시료의 결정립 의 면 방위를 측정하는 방법이다. 도 18c 및 도 18d에 그 결과를 제시한다.
도 18a 내지 도 18g에 있어서, 도 18c는 레이저 광을 한번 조사한 결정성 반도체막에 있어서의 면 방위 분포, 도 18d는 레이저 광을 2번 조사한 결정성 반도체막에 있어서의 면 방위 분포를 각각 제시하고, 도 18e는, 도 18c 및 도 18d에 있어서의 면 방위를 제시한다.
EBSP 측정의 측정 영역은 50㎛×50㎛이다. 도 18c와 도 18d를 비교하면, 레이저 광을 한번 조사한 도 18c에서는 결정립에 일정한 방향성은 볼 수 있지만, 불규칙한 방향으로 성장한 결정립도 존재한다. 한편, 레이저 광을 2번 조사하여 결정화를 행한 도 18d에서는 복수의 가늘고 긴 결정립의 영역이 대부분을 차지하고, 결정성은 한번 조사한 경우보다 향상된 것을 확인할 수 있다. 또한, 도 18d에 있어서, 결정립의 장축 방향은 대략 일방향으로 일치하고, 결정성 반도체에 존재하는 대립경의 결정은 장축 방향으로 약 20㎛ 내지 50㎛이다. 상술한 바와 같이, 레이저 광을 복수회 조사함으로써, 한번 조사한 경우보다 결정이 더 대립 경화하고, 결정의 장축 방향으로 연장되는 결정립계(결정대의 경계)가 일방향으로 일치하는 것을 확인할 수 있다.
또한, 본 발명의 준 단결정 실리콘의 표면 형상을 측정하기 위하여, 원자힘 현미경(AFM: Atomic Force Microscope)을 사용하여 측정을 행하였다. AFM은 고체 시료 표면과 탐침(探針) 사이에 작용되는 힘을 검출 물리량으로서 관찰한다. 도 18f에, 레이저 광을 한번 조사한 경우의 결정성 반도체막의 AFM 측정상의 3차원 표시를, 도 18g에, 레이저 광을 2번 조사한 경우의 결정성 반도체막의 AFM 측정상의 3차원 표시를 제시한다.
도 18f에 제시하는 바와 같이, 레이저 광을 한번 조사한 경우에서는, 결정성 반도체막에 있어서의 표면 요철의 주기에 불안정한 부분이 존재한다. 그러나, 도 18g에 도시하는 바와 같이, 레이저 광을 2번 조사한 경우는, 결정성 반도체막의 표면 요철의 주기가 안정화되고, 입계가 보다 정밀도 좋게 형성되는 것을 알 수 있다.
레이저 광을 복수회 조사함으로써, 한 번의 레이저 조사에 의하여 형성된 결정대 내의 입계가 재결정화, 또, 결정대 내에서 성장이 촉진되기 때문에, 입계의 발생 위치를 보다 정밀도 좋게 제어할 수 있다. 따라서, 본 발명의 레이저 조사 장치를 사용하여, 비정질 반도체막을 결정화하는 경우에 있어서, 레이저 광을 한번 조사한 후에, 다시 동일한 위치에 조사함으로써, 결정성을 더 향상시킬 수 있다.
[실시예 4]
본 실시예에서는, 슬릿을 가지는 본 발명의 레이저 조사 장치를 사용하여 제작한 결정성 반도체막에 대하여 설명한다.
도 19에 본 실시예에 있어서의 레이저 조사 장치의 광학계의 구성을 도시한다. 본 실시예에 있어서 레이저 조사 장치는, 레이저 발진기(101)와 위상 시프트 마스크(103) 사이에, 슬릿(120) 및 슬릿(120)에 의한 상을 위상 시프트 마스크(103)에 전사하는 렌즈를 가진다. 본 실시예에서는, 슬릿(120)에 의한 상을 위상 시프트 마스크(103)에 전사하는 렌즈로서 실린드리칼 렌즈(121)를 형성하지만, 본 발명의 구성은 이것에 한정되지 않고, 다른 렌즈를 사용하여도 좋다. 본 실시 예에 있어서, 레이저 발진기(101)로부터 방출된 레이저 광은, 슬릿(120)을 통과함으로써, 양단의 에너지 밀도의 낮은 개소가 잘려진다. 또한, 슬릿(120)에 의한 상은, 실린드리칼 렌즈(121)에 의하여 위상 시프트 마스크(103)에 전사되고, 위상 시프트 마스크(103), 실린드리칼 렌즈(104) 및 렌즈(105)에 의하여, 장축 방향으로 강도 분포를 가지는 선형 빔 스폿에 형성된 후, 조사 면(111)에 조사된다. 또한, 본 실시예에 있어서, 위상 시프트 마스크(103)의 스트라이프 패턴의 피치는 2㎛로 한다. 또한, 본 실시예에 있어서, 실린드리칼 렌즈(104) 및 렌즈(105)는 비구면 렌즈로 할 수 있다. 다만, 본 발명은 이 구성에 한정되지 않고 실린드리칼 렌즈(104) 혹은 렌즈(105) 중 어느 쪽 혹은 양쪽에 구면 렌즈를 이용하여도 좋다.
도 20a에 본 실시예의 레이저 조사 장치를 사용하여, 비정질 반도체막에 레이저 광을 한번 주사시킨 시료의 광학 현미경 사진을 제시한다. 도 20a 내지 도 20c에 제시한 시료는, 이하의 수순으로 제작하였다. 우선, 유리 기판 위에 하지 절연막으로서 두께 50nm의 산화질화실리콘 및 두께 100nm의 질화산화실리콘을 형성하고, 다음에 비정질 실리콘막을 66nm의 두께로 형성하였다. 다음에, 본 실시예의 레이저 조사 장치에 의하여 비정질 실리콘막에 레이저 광을 조사하였다. 또한, 도 20b는, 비교로서, 도 20a와 같은 제작 방법으로 제작한 비정질 반도체막에, 도 1에 도시한 슬릿을 형성하지 않는 구성의 본 발명의 레이저 조사 장치를 사용하여, 레이저 광을 한번 주사시킨 시료의 광학 현미경 사진이다. 본 실시예에 있어서는, 길이 250㎛, 폭 5㎛ 내지 10㎛의 선형 빔 스폿을, 16.5W의 에너지로, 200mm/sec의 주사 속도로 조사하였다. 또한, 도 20b에 있어서, 레이저 조사 장치의 위상 시프 트 마스크의 스트라이프 패턴의 피치는, 도 20a와 마찬가지로 2㎛로 하였다.
도 20b에 도시하는 바와 같이, 도 1에 도시한 레이저 조사 장치를 사용함으로써, 폭이 약 180㎛의 입계 위치가 제어된 결정화 영역(290)을 형성할 수 있다. 그러나, 조사되는 선형 빔 스폿에 있어서 길이 방향의 에너지 분포는 가우스 분포이므로, 그 양단의 에너지 밀도가 낮은 개소에서는 150㎛ 내지 180㎛ 정도의 결정화 불량 영역(291)이 존재한다. 한편, 본 실시예의 레이저 조사 장치를 사용한 경우는, 슬릿(120)에 의하여 에너지 밀도가 낮은 개소를 잘라내기 때문에, 폭이 약 180㎛의 결정화 영역(290)을 레이저 광의 에너지 손실이 적게 형성할 수 있다.
또한, 도 20c에, 도 20a와 마찬가지로 제작한 비정질 반도체막에, 본 실시예의 레이저 조사 장치를 사용하여 기판 전면에 레이저 광을 주사한 시료의 광학 현미경 사진을 제시한다. 도 20c에 도시하는 바와 같이, 본 실시예의 레이저 조사 장치를 연속적으로 조사함으로써, 기판 전면에 복수의 폭이 약 180㎛의 결정화 영역(290)을 형성할 수 있다. 또한, 결정화 영역(290)들 사이에 형성되는 결정화 불량 영역(291)의 폭은 약 25㎛ 이하까지 삭감할 수 있다.
상술한 바와 같이, 본 실시예에서 설명한 구성의 레이저 조사 장치는, 슬릿에 의한 상과, 위상 시프트 마스크에 의한 회절광을 동시에 조사 면에 전사할 수 있다. 또한, 레이저 광에 있어서 에너지 밀도가 낮은 영역을 슬릿에 의하여 차광할 수 있다. 상술한 바와 같은 슬릿을 형성한 본 발명의 레이저 조사 장치를 결정화에 사용함으로써, 조사 면에 있어서 레이저 광의 에너지의 손실을 적게 할 수 있고, 또 결정화 반도체막에 있어서의 결정화 불량 영역을 삭감할 수 있다.
[실시예 5]
본 실시예에서는, 실시형태 2에 있어서 설명한 바와 같이, 캡핑막을 통하여 비정질 반도체막을 결정화한 결정성 반도체막의 특성을 측정한 결과를 제시한다. 또한, 본 실시예의 시료는, 이하의 순서로 제작하였다. 우선, 유리 기판 위에 하지 절연막으로서 두께 50nm의 산화질화실리콘 및 두께 100nm의 질화산화실리콘을 형성하고, 다음에 비정질 실리콘막을 66nm의 두께로 형성하였다. 다음에, 캡핑막으로서, 질화산화실리콘막을 두께 500nm로 형성하고, 이 캡핑막의 상면으로부터 본 발명의 레이저 조사 장치에 의하여 비정질 실리콘막에 레이저 광을 조사하였다. 본 실시예에 있어서는, 레이저 광의 에너지를 16.5W, 주사 속도를 200mm/sec로 하여, 레이저 광을 한번 조사하였다. 또한, 레이저 조사 장치에 있어서 위상 시프트 마스크의 스트라이프 패턴의 피치는 2㎛로 하였다.
도 21a에, 제작한 결정성 반도체막의 EBSP 측정 결과를 제시한 도면이다. 도 21b는, 도 21a에 있어서의 면 방위를 제시한 도면이다. EBSP 측정의 측정 영역은 50㎛×50㎛이다. 도 21a를 보면, 캡핑막을 통하여 본 발명의 레이저 조사 방법에 의하여 제작한 결정질 반도체막은, 복수의 가늘고 긴 결정립의 영역이 대부분을 차지하고, 그 결정립의 장축 방향은 대략 일방향으로 일치한다. 상술한 바와 같이 캡핑막을 통하여 결정화를 행함으로써, 결정의 장축 방향으로 연장되는 결정립계(결정대의 경계)가 일방향으로 일치한 결정질 반도체막을 얻을 수 있다. 또한, 결정대의 각각에 대하여 결정 방위를 확인하면, 캡핑막을 적용하지 않는 경우와 비교하여, 결정 성장 방향으로 배향의 변동이 억제되는 것이 확인되었다.
또한, 본 실시예에서 제작한 결정성 반도체막에 대하여, AFM을 사용하여 표면 요철을 측정하였을 때, 표면 거칠기 0.6nm로, 평탄성이 충분히 확보된 것이 확인되었다. 비교로서, 같은 제작 공정에 의하여 비정질 반도체막을 형성하고, 같은 레이저 조사 방법으로 캡핑막을 통하지 않고 결정화시켰을 때, 제작된 결정성 반도체막의 평면 거칠기는 7.3nm이었다.
상술한 바와 같이, 본 발명의 레이저 조사 방법에 의하여 비정질 반도체막을 결정화할 때, 상기 비정질 반도체막의 상면에 캡핑막을 형성하고, 이 캡핑막을 통하여 결정화를 행함으로써, 결정의 장축 방향으로 연장되는 결정립계(결정대의 경계)가 일방향으로 일치한 결정질 반도체막을 얻을 수 있다. 또한, 제작된 결정성 반도체 막은, 평탄성을 가지고, 또 결정 성장 방향으로 배향의 변동이 저감된다.
도 1은 본 발명의 레이저 조사 장치의 일례를 도시하는 도면.
도 2a 및 도 2b는 본 발명의 레이저 조사 장치가 가지는 광학계의 일례를 도시하는 도면.
도 3a 내지 도 3d는 본 발명의 레이저 조사 장치가 가지는 광학계의 일례를 도시하는 도면.
도 4a 내지 도 4c는 본 발명의 반도체 장치의 제작 방법을 설명하는 도면.
도 5a 내지 도 5c는 본 발명의 반도체 장치의 제작 방법을 설명하는 도면.
도 6a 및 도 6b는 레이저 광의 강도와, 레이저 광이 조사된 반도체 막 상태의 관계를 도시하는 도면.
도 7a 내지 도 7c는 본 발명을 적용한 TFT의 제작 방법을 설명하는 도면.
도 8은 본 발명에 따른 반도체 장치의 일례를 도시하는 블록도.
도 9는 본 발명에 따른 반도체 장치의 일례를 도시하는 단면도.
도 10은 본 발명에 따른 반도체 장치의 일례를 도시하는 사시도.
도 11a 내지 도 11c는 본 발명에 따른 반도체 장치의 일례를 도시하는 상면도 및 단면도.
도 12a 내지 도 12d는 본 발명에 따른 반도체 장치에 적용할 수 있는 안테나를 설명하는 도면.
도 13a 내지 도 13c는 본 발명에 따른 반도체 장치의 일례를 도시하는 블록도 및 사용 형태의 예를 도시하는 도면.
도 14a 내지 도 14h는 본 발명에 따른 반도체 장치의 적용 예를 도시하는 도면.
도 15a 및 도 15b는 본 발명의 레이저 조사 장치의 광학계를 통과한 레이저 광의 강도 분포를 도시하는 도면.
도 16a 및 도 16b는 본 발명의 레이저 조사 장치의 광학계에 있어서의 광로도를 도시하는 도면.
도 17a 내지 도 17f에 본 발명의 레이저 조사 장치가 가지는 위상 시프트 마스크의 배치를 설명하는 도면.
도 18a 내지 도 18g는 본 발명의 레이저 조사 장치를 사용하여 제작한 결정성 반도체막의 광학 현미경 사진, EBSP 측정상, AFM 측정상을 제시하는 도면.
도 19는 본 발명의 레이저 조사 장치가 가지는 광학계의 일례를 제시하는 도면.
도 20a 내지 도 20c는 본 발명의 레이저 조사 장치를 사용하여 제작한 결정성 반도체막의 광학 현미경 사진을 제시하는 도면.
도 21a 및 도 21b는 본 발명의 레이저 조사 장치를 사용하여 제작한 결정성 반도체막의 EBSP 측정 결과를 제시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
101: 레이저 발진기 102: 미러
103: 위상 시프트 마스크 104: 실린드리칼 렌즈
105: 렌즈 106: 스테이지
110: 광학계 111: 조사 면

Claims (40)

  1. 반복 주파수가 10MHz 이상의 펄스 레이저 광을 방출하는 레이저 발진기 혹은 CW(continuous-wave) 레이저 광을 방출하는 레이저 발진기로부터 방출되는 레이저 광을 위상 시프트 마스크를 통과시켜 장축 방향을 따라 강도 분포를 가지는 레이저 광으로 변조하는 단계와;
    상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광을 실린드리칼(cylindrical) 렌즈와 렌즈를 통과시켜 조사 면에 조사하는 단계를 포함하고,
    상기 위상 시프트 마스크는 상기 레이저 광의 주사 방향에 대하여 경사각 θ로 배치되고,
    상기 경사각 θ는 Φ<4dㆍtanθ'ㆍcosθ를 충족시키며, 상기 Φ는 상기 조사 면에 있어서의 빔 스폿의 폭이고, 상기 d는 상기 위상 시프트 마스크의 두께이고, 상기 θ'은 상기 위상 시프트 마스크에 입사되는 상기 레이저 광의 굴절각인, 레이저 조사 방법.
  2. 반복 주파수가 10MHz 이상의 펄스 레이저 광을 방출하는 레이저 발진기 혹은 CW 레이저 광을 방출하는 레이저 발진기로부터 방출되는 레이저 광을 위상 시프트 마스크를 통과시켜 장축 방향을 따라 강도 분포를 가지는 레이저 광으로 변조하는 단계와;
    상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광을 비구면 실린드리칼 렌즈와 렌즈를 통과시켜 조사 면에 조사하는 단계를 포함하고,
    상기 위상 시프트 마스크는 상기 레이저 광의 주사 방향에 대하여 경사각 θ로 배치되고,
    상기 경사각 θ는 Φ<4dㆍtanθ'ㆍcosθ를 충족시키며, 상기 Φ는 상기 조사 면에 있어서의 빔 스폿의 폭이고, 상기 d는 상기 위상 시프트 마스크의 두께이고, 상기 θ'은 상기 위상 시프트 마스크에 입사되는 상기 레이저 광의 굴절각인, 레이저 조사 방법.
  3. 반복 주파수가 10MHz 이상의 펄스 레이저 광을 방출하는 레이저 발진기 혹은 CW 레이저 광을 방출하는 레이저 발진기로부터 방출되는 레이저 광을 위상 시프트 마스크를 통과시켜 장축 방향을 따라 강도 분포를 가지는 레이저 광으로 변조하는 단계와;
    상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광을 실린드리칼 렌즈와 비구면 렌즈를 통과시켜 조사 면에 조사하는 단계를 포함하고,
    상기 위상 시프트 마스크는 상기 레이저 광의 주사 방향에 대하여 경사각 θ로 배치되고,
    상기 경사각 θ는 Φ<4dㆍtanθ'ㆍcosθ를 충족시키며, 상기 Φ는 상기 조사 면에 있어서의 빔 스폿의 폭이고, 상기 d는 상기 위상 시프트 마스크의 두께이고, 상기 θ'은 상기 위상 시프트 마스크에 입사되는 상기 레이저 광의 굴절각인, 레이저 조사 방법.
  4. 반복 주파수가 10MHz 이상의 펄스 레이저 광을 방출하는 레이저 발진기 혹은 CW 레이저 광을 방출하는 레이저 발진기로부터 방출되는 레이저 광을 위상 시프트 마스크를 통과시켜 장축 방향을 따라 강도 분포를 가지는 레이저 광으로 변조하는 단계와;
    상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광을 비구면 실린드리칼 렌즈와 비구면 렌즈를 통과시켜 조사 면에 조사하는 단계를 포함하고,
    상기 위상 시프트 마스크는 상기 레이저 광의 주사 방향에 대하여 경사각 θ로 배치되고,
    상기 경사각 θ는 Φ<4dㆍtanθ'ㆍcosθ를 충족시키며, 상기 Φ는 상기 조사 면에 있어서의 빔 스폿의 폭이고, 상기 d는 상기 위상 시프트 마스크의 두께이고, 상기 θ'은 상기 위상 시프트 마스크에 입사되는 상기 레이저 광의 굴절각인, 레이저 조사 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 레이저 발진기로부터 방출되는 상기 레이저 광은 상기 레이저 광의 단부를 차단하기 위하여 슬릿에 입사되고,
    상기 슬릿을 통과하여 투과된 상기 레이저 광은 상기 위상 시프트 마스크에 입사되는, 레이저 조사 방법.
  6. 삭제
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광은 장축 방향을 따라 복수의 주기적인 강도 피크를 가지는, 레이저 조사 방법.
  8. 반복 주파수가 10MHz 이상의 펄스 레이저 광을 방출하는 레이저 발진기 혹은 CW 레이저 광을 방출하는 레이저 발진기로부터 방출되고 위상 시프트 마스크에 입사되는 레이저 광을 장축 방향을 따라 강도 분포를 가지는 레이저 광으로 변조하는 단계와;
    상기 레이저 광을 절연 기판 위에 제공된 비정질 반도체막에 상기 레이저광의 상기 장축 방향과 수직한 방향으로 주사하면서, 상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광을 실린드리칼 렌즈와 렌즈를 통과시켜 상기 비정질 반도체막에 조사함으로써 상기 비정질 반도체막을 결정화하는 단계를 포함하고,
    상기 위상 시프트 마스크는 상기 레이저 광의 주사 방향에 대하여 경사각 θ로 배치되고,
    상기 경사각 θ는 Φ<4dㆍtanθ'ㆍcosθ를 충족시키며, 상기 Φ는 상기 비정질 반도체막에 있어서의 빔 스폿의 폭이고, 상기 d는 상기 위상 시프트 마스크의 두께이고, 상기 θ'은 상기 위상 시프트 마스크에 입사되는 상기 레이저 광의 굴절각인, 반도체 장치의 제작 방법.
  9. 반복 주파수가 10MHz 이상의 펄스 레이저 광을 방출하는 레이저 발진기 혹은 CW 레이저 광을 방출하는 레이저 발진기로부터 방출되고 위상 시프트 마스크에 입사되는 레이저 광을 장축 방향을 따라 강도 분포를 가지는 레이저 광으로 변조하는 단계와;
    상기 레이저 광을 절연 기판 위에 제공된 비정질 반도체막에 상기 레이저광의 상기 장축 방향과 수직한 방향으로 주사하면서, 상기 위상 시프트 마스크를 통과하여 투과된 상기 레이저 광을 실린드리칼 렌즈와 렌즈를 통과시켜 상기 비정질 반도체막 위에 제공된 캡핑막(cap film)에 조사함으로써 상기 비정질 반도체막을 결정화하는 단계를 포함하고,
    상기 위상 시프트 마스크는 상기 레이저 광의 주사 방향에 대하여 경사각 θ로 배치되고,
    상기 경사각 θ는 Φ<4dㆍtanθ'ㆍcosθ를 충족시키며, 상기 Φ는 상기 비정질 반도체막에 있어서의 빔 스폿의 폭이고, 상기 d는 상기 위상 시프트 마스크의 두께이고, 상기 θ'은 상기 위상 시프트 마스크에 입사되는 상기 레이저 광의 굴절각인, 반도체 장치의 제작 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    결정화를 촉진하는 원소가 상기 결정화에 사용되는, 반도체 장치의 제작 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 레이저 발진기로부터 방출되는 상기 레이저 광은 슬릿을 통과한 후 상기 위상 시프트 마스크에 입사되는, 반도체 장치의 제작 방법.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 실린드리칼 렌즈는 비구면 실린드리칼 렌즈인, 반도체 장치의 제작 방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 렌즈는 비구면 렌즈인, 반도체 장치의 제작 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR1020080079696A 2007-08-16 2008-08-14 레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법 KR101541701B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00212046 2007-08-16
JP2007212046 2007-08-16

Publications (2)

Publication Number Publication Date
KR20090017989A KR20090017989A (ko) 2009-02-19
KR101541701B1 true KR101541701B1 (ko) 2015-08-04

Family

ID=40362931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079696A KR101541701B1 (ko) 2007-08-16 2008-08-14 레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법

Country Status (3)

Country Link
US (1) US20090046757A1 (ko)
JP (1) JP5383113B2 (ko)
KR (1) KR101541701B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
FR2922325B1 (fr) * 2007-10-12 2010-06-11 Ecole Polytech Homogeneiseur a lame de phase
KR101041137B1 (ko) * 2009-03-25 2011-06-13 삼성모바일디스플레이주식회사 기판 절단 장치 및 이를 이용한 기판 절단 방법
KR20100107253A (ko) * 2009-03-25 2010-10-05 삼성모바일디스플레이주식회사 기판 절단 장치 및 이를 이용한 기판 절단 방법
ES2398787B1 (es) * 2010-12-16 2014-02-18 BSH Electrodomésticos España S.A. Procedimiento para fabricar una placa de campo de cocción para un campo de cocción
FR2974183B1 (fr) * 2011-04-13 2013-12-13 Proton World Int Nv Dispositif de perturbation du fonctionnement d'un circuit integre.
CN103003928A (zh) * 2011-06-02 2013-03-27 松下电器产业株式会社 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置
CN103189990A (zh) * 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体器件及其制造方法
KR102388723B1 (ko) * 2015-08-07 2022-04-21 삼성디스플레이 주식회사 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
DE102015216342B3 (de) * 2015-08-26 2016-12-22 Laser-Laboratorium Göttingen e.V. Technik zur Herstellung periodischer Strukturen
KR102467462B1 (ko) * 2017-12-05 2022-11-16 삼성디스플레이 주식회사 레이저 결정화 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257885A (ja) 2001-09-25 2003-09-12 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP2005116558A (ja) * 2003-10-02 2005-04-28 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP2006339630A (ja) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、およびレーザ照射方法
JP2007157894A (ja) 2005-12-02 2007-06-21 Hitachi Displays Ltd 表示装置の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003593B1 (en) * 1992-09-03 1997-03-20 Samsung Electronics Co Ltd Projection exposure method and device using mask
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3239661B2 (ja) * 1994-12-27 2001-12-17 キヤノン株式会社 ノズルプレートの製造方法及び照明光学系
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP4454720B2 (ja) * 1998-07-13 2010-04-21 株式会社半導体エネルギー研究所 光学レンズ、ビームホモジェナイザー、レーザー照射装置、及びレーザー照射方法
JP4663047B2 (ja) * 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
JP3562389B2 (ja) * 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
JP2001053020A (ja) * 1999-08-06 2001-02-23 Sony Corp 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP3958941B2 (ja) * 2000-04-28 2007-08-15 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ投影装置、基板の整合マークの位置を決定するための方法およびデバイス製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP2004119919A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
JP2005129769A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP4610201B2 (ja) * 2004-01-30 2011-01-12 住友重機械工業株式会社 レーザ照射装置
EP1728271B1 (en) * 2004-03-26 2016-06-08 Semiconductor Energy Laboratory Co, Ltd. Laser irradiation method and laser irradiation apparatus
US8525075B2 (en) * 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP5250181B2 (ja) * 2004-05-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7667821B2 (en) * 2004-06-04 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-focus scanning with a tilted mask or wafer
JP2006024753A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置
US7772523B2 (en) * 2004-07-30 2010-08-10 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus and laser irradiation method
WO2006022196A1 (en) * 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
EP1770443B1 (en) * 2005-09-28 2016-01-20 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and exposure method
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101477262B1 (ko) * 2005-12-28 2014-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257885A (ja) 2001-09-25 2003-09-12 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP2005116558A (ja) * 2003-10-02 2005-04-28 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP2006339630A (ja) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、およびレーザ照射方法
JP2007157894A (ja) 2005-12-02 2007-06-21 Hitachi Displays Ltd 表示装置の製造方法

Also Published As

Publication number Publication date
JP5383113B2 (ja) 2014-01-08
JP2009065138A (ja) 2009-03-26
KR20090017989A (ko) 2009-02-19
US20090046757A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
KR101541701B1 (ko) 레이저 조사 장치, 레이저 조사 방법 및 반도체 장치의 제작 방법
KR101261031B1 (ko) 트랜지스터를 포함하는 장치의 제작방법
KR101348123B1 (ko) 레이저 광 조사장치 및 레이저 광 조사방법
US7692223B2 (en) Semiconductor device and method for manufacturing the same
WO2006022196A1 (en) Semiconductor device and its manufacturing method
US8168512B2 (en) Manufacturing method of semiconductor device
US20110053324A1 (en) Manufacturing method of semiconductor device and electronic device
US8232181B2 (en) Manufacturing method of semiconductor device
JP2008153638A (ja) マーカー付き基板、マーカー付き基板の作製方法、レーザ照射装置、レーザ照射方法、露光装置及び半導体装置の作製方法
KR101123753B1 (ko) 레이저 조사 장치 및 반도체 장치의 제조 방법
JP5352040B2 (ja) 半導体装置の作製方法
TWI508306B (zh) 半導體裝置和該半導體裝置的製造方法
JP2006013481A (ja) 半導体装置及びその作製方法
JP5227499B2 (ja) レーザ照射装置
JP5388433B2 (ja) 半導体装置の作製方法
JP5100127B2 (ja) レ−ザー光照射装置
JP5210574B2 (ja) レーザ照射装置
JP5137424B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 4