JP2008153638A - マーカー付き基板、マーカー付き基板の作製方法、レーザ照射装置、レーザ照射方法、露光装置及び半導体装置の作製方法 - Google Patents

マーカー付き基板、マーカー付き基板の作製方法、レーザ照射装置、レーザ照射方法、露光装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2008153638A
JP2008153638A JP2007300218A JP2007300218A JP2008153638A JP 2008153638 A JP2008153638 A JP 2008153638A JP 2007300218 A JP2007300218 A JP 2007300218A JP 2007300218 A JP2007300218 A JP 2007300218A JP 2008153638 A JP2008153638 A JP 2008153638A
Authority
JP
Japan
Prior art keywords
marker
substrate
stage
camera
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007300218A
Other languages
English (en)
Other versions
JP5395348B2 (ja
JP2008153638A5 (ja
Inventor
Koichiro Tanaka
幸一郎 田中
Takashi Komata
貴嗣 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007300218A priority Critical patent/JP5395348B2/ja
Publication of JP2008153638A publication Critical patent/JP2008153638A/ja
Publication of JP2008153638A5 publication Critical patent/JP2008153638A5/ja
Application granted granted Critical
Publication of JP5395348B2 publication Critical patent/JP5395348B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/042—Automatically aligning the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7065—Production of alignment light, e.g. light source, control of coherence, polarization, pulse length, wavelength
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Abstract

【課題】被照射物の位置合わせを行い、精度良くレーザビームを照射するレーザ照射装置及びレーザ照射方法を提供する。また、レーザビームの所望の照射位置に精密に照準を合わせる方法を用いて、信頼性の高いＴＦＴを作製する方法を提供する。
【解決手段】マーカー付き基板を、赤外光透過材料で形成されたステージ上に載置し、ステージ上に載置されたマーカー付き基板に設けられたマーカーを、赤外光を検知可能なカメラによって検出して、ステージの位置を制御し、レーザ発振器からレーザビームを射出し、レーザ発振器から射出されたレーザビームを光学系によって線状に加工し、ステージに載置されたマーカー付き基板に照射する。
【選択図】図３

Description

本発明は、レーザビームの照射位置を調整するためのマーカーを設けたマーカー付き基板、及びその基板の作製方法に関する。また、マーカー付き基板を用いたレーザビームの照射方法、レーザ照射装置、及び露光装置に関する。また、上記のレーザ照射装置または露光装置を用いた半導体装置の作製方法に関する。
近年、基板上に薄膜トランジスタ（以下、ＴＦＴと記す）を製造する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたＴＦＴは、従来の非単結晶半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが試みられている。
ところで半導体装置に用いる基板は、コストの面から単結晶半導体基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上に多結晶半導体膜を用いたＴＦＴを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザ処理がしばしば用いられる。
レーザによる結晶化法の特徴は輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられる。
なお、ここでいうレーザ処理とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を結晶化する技術や、基板上に形成された非晶質半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。
レーザ処理に用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の２種類に大別される。近年では、半導体膜の結晶化においてエキシマレーザのようなパルス発振のレーザ発振器よりもＡｒレーザやＹＶＯ４レーザのような連続発振のレーザ発振器を用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出されている。半導体膜内の結晶粒径が大きくなると、その半導体膜を用いて形成されるＴＦＴチャネル領域に入る粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。そのため、連続発振のレーザ発振器は脚光を浴びている。
通常、半導体膜のレーザ処理に用いられるレーザビーム（レーザ光とも表記する）のビームスポットの形状は線状であり、半導体膜上において線状に加工されたレーザビームのビームスポットを走査させ、レーザ処理が行われる。レーザビームのビームスポットを、線状に加工することで、効率よく半導体膜を結晶化できる。
また、半導体装置に通常用いられる数十〜数百ｎｍ厚の珪素（Ｓｉ）膜をＹＡＧレーザやＹＶＯ４レーザで結晶化させる場合、吸収係数の関係で、その基本波よりも波長が短い第２高調波の方を用いる。これは、半導体膜に対するレーザ光の吸収係数が大きいほど、半導体膜の結晶化を効率良く行うことができるからである。
通常、高調波の連続発振のレーザ発振器を用いてレーザ処理を行う工程においては、アニールの状態が不均一になってしまう。その原因として、連続発振のレーザ発振器から射出されたレーザ光は、通常ガウス分布のエネルギー分布を有していることが挙げられる。
また、線状ビームの長辺方向の両端においては、その中心と比較して結晶粒が著しく小さく、結晶性の劣っている領域が形成される。これは、線状ビームの両端ではエネルギーが低いため、部分的に溶融しきれない領域が残り、線状ビームの中心付近で形成されるような、粒径の大きい結晶粒は得られず、粒径の比較的小さい結晶粒（微結晶）が形成される傾向にあるからである。微結晶が形成された領域の表面においては、凹凸が目立ち、半導体素子の作製には不向きである。当該領域上に半導体素子が形成された場合、電気特性のばらつきや動作不良の原因となる。即ち、レーザ処理を行う工程においては、あらかじめ基板上のどの辺りに半導体素子を形成するか決めておく必要があり、半導体素子が形成される領域に照準を合わせてレーザ処理を行わなければならない。
通常、半導体素子の大きさは、数〜数百μｍ×数〜数百μｍと非常に微細であり、また線状ビームの長さも数百μｍ〜数ｍｍと短い。そのため、半導体素子が形成される領域に照準を合わせて結晶化するには、レーザ照射の位置を、非常に精密に決定する必要がある。そこで、レーザ照射を行う際には、基板上の所望の位置にマーカーを形成し、そのマーカーを基準点として精密位置決めを行い、そのうえでレーザ照射を行う（例えば特許文献１）。なお、精密位置決めには、ＣＣＤカメラで取り込んだ画像を画像処理することによって認識する方法を用いることが多い。
一般的に、上記に示したような、マーカーを用いた精密位置決め方法は、半導体素子作製において、レーザ処理の工程以外にも、例えば、フォトリソグラフィー法の露光工程やレーザ半導体素子の形成、切断および開口等に用いるレーザ直描工程に使用されている。
特開２００３−２２４０８４号公報。
アライメントに用いるマーカーは一般的には、基板表面に成膜された半導体膜の一部に対しフォトリソグラフィー工程を用いて形成される。よって、マーカーが形成された場所には、半導体膜が存在しないため、半導体素子を形成することができず、回路設計に制約ができてしまう問題が生じる。また、レーザ処理工程においては、半導体膜の下地膜として、たとえば金属膜を使用した際には、マーカー部分は該金属膜が露出するため、その部分にレーザ照射を行うと、下地膜として使用した金属膜が剥がれ、飛び散ってしまい、基板を汚染してしまう恐れがある。
本発明は上記問題を鑑み、精度良くレーザビームを照射するレーザ照射装置及びレーザ照射方法を提供することを課題とする。また、レーザビームの所望の照射位置に精密に照準を合わせる方法を用いて、信頼性の高いＴＦＴを作製する方法を提供することを課題とする。
本発明は、基板の裏面に位置合わせ（アライメントとも表記する）のためのマーカーを形成し、マーカーの検出に赤外光を検知するカメラを用いて、基板の位置合わせを行う。
本発明に係るマーカー付き基板は、赤外光を透過する基板の一方の面に、マーカーとして機能する複数の開口部が設けられたマーカー形成膜を有し、複数の開口部は、赤外光で検出される。
また、本発明に係るマーカー形成膜は、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）ロジウム（Ｒｈ）のいずれかのうち少なくとも１種を含むからなる膜を用いて形成する。
本発明に係るレーザ照射装置は、レーザビームを射出するレーザ発振器と、マーカー付き基板を載置する赤外光透過材料で形成されたステージと、レーザ発振器から射出されるレーザビームを線状に加工してステージ上の基板に照射する光学系と、ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有する。
また、本発明に係るレーザ照射装置は、レーザビームを射出するレーザ発振器と、マーカー付き基板を固定する吸着孔及び該マーカーと重なる領域に設けられた開口部を有するステージと、レーザ発振器から射出されるレーザビームを線状に加工して、ステージ上の基板に照射する光学系と、ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有する。
また、本発明に係るレーザ照射装置は、レーザビームの光路上に配置され、レーザビームが照射されるときに開くシャッターを有する。
本発明に係る露光装置は、光線を射出する光源と、マーカー付き基板を載置する赤外光透過材料で形成されたステージと、光源から射出される光線をステージ上の基板に照射する光学系と、ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有する。
また、本発明に係る別の露光装置は、光線を射出する光源と、マーカー付き基板を固定する吸着孔及び該マーカーと重なる領域に設けられた開口部を有するステージと、光源から射出される光線をステージ上の基板に照射する光学系と、ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有する。
また、本発明に係る別の露光装置は、光線の照射を制御するシャッターを有する。
本発明に係る半導体装置の作製方法は、マーカー付き基板を、赤外光透過材料で形成されたステージ上に載置し、ステージ上のマーカー付き基板に設けられたマーカーを、赤外光を検知するカメラによって検出して、ステージの位置を制御し、レーザ発振器からレーザビームを射出し、レーザ発振器から射出されたレーザビームを光学系によって線状に加工し、マーカー付き基板に照射し、マーカー付き基板に設けられた半導体膜を結晶化する。
また、本発明に係る別の半導体装置の作製方法は、マーカー付き基板を固定する吸着孔と、該マーカーと重なる領域に設けられた開口部と、を有するステージ上に、マーカー付き基板を載置し、ステージ上のマーカー付き基板に設けられたマーカーを、赤外光を検知するカメラによって検出して、ステージの位置を制御し、レーザ発振器からレーザビームを射出し、レーザ発振器から射出されたレーザビームを光学系によって線状に加工し、マーカー付き基板に照射し、マーカー付き基板に設けられた半導体膜を結晶化する。
本発明のマーカー付き基板は、赤外光を透過する基板の一方の面又は基板の内部に、赤外光で検出できるアライメントのためのマーカーを有している。これによって、基板上に設けられた半導体膜にはマーカーを設ける必要がなくなる。また、本発明のレーザ照射方法、または露光装置は、上記基板をステージ上に載置し、赤外光を検知するカメラによって、マーカーを検出し、基板の位置合わせを行う。これによって、半導体膜にマーカーを設けなくても精度良く位置合わせすることができ、従来のようにマーカー形成用の領域を避けて回路設計する必要がなく回路設計の自由度を向上させることができる。以下本明細書においては、半導体膜を形成する一方の面を基板表面、当該半導体膜に対向する他方の面を基板裏面と表記する。
なお、本発明は、レーザ処理工程および露光工程以外に、レーザ直描工程等にも応用でき、同様の効果を発揮することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
なお、本明細書中では、被照射面におけるビームスポットが線状であるレーザビームを線状ビームと呼ぶ。ただし、「線状」とは、厳密な意味で「線」を意味しているのではなく、アスペクト比が大きい矩形（例えば、アスペクト比が１０以上（好ましくは１００以上））を意味する。なお、線状とするのは、被照射物に対して十分なアニールを行うためのエネルギー密度を確保するためであり、矩形状や楕円状であっても被照射物に対して十分なアニールを行うことができればよい。
（実施の形態１）
本実施の形態では、本発明に係るマーカー付き基板について図１を参照して説明する。
はじめに本発明に係るアライメントに用いるマーカー付き基板の構成について説明する。本実施の形態のマーカー付き基板は図１（ｃ）に示すように、赤外光を透過する基板１００裏面に形成された、赤外光を透過しないマーカー形成膜１０６と、基板１００上に形成され、下地膜として機能する窒化酸化珪素膜１０３及び酸化窒化珪素膜１０４と、下地膜上に形成された半導体膜１０５とを有する。本実施の形態においてマーカー形成膜１０６は、開口部の縁からなるマーカー１２０を有する。なお、基板１００の表面に剥離層を設けて素子形成後に基板１００から剥離させる構成としても良い。また、窒化酸化珪素膜１０３及び酸化窒化珪素膜１０４は必ずしも設ける必要がない。
図１（ｃ）に示すマーカー付き基板表面に、赤外光を含む光を照射し、マーカー形成膜１０６で反射した赤外光を、赤外光を検知するカメラ等の手段によって検知することによりマーカー１２０を検出することができる。本実施の形態において、基板１００、窒化酸化珪素膜１０３、酸化窒化珪素膜１０４、半導体膜１０５は赤外光を透過するため、基板表面に赤外光を含む光を照射すると、マーカー形成膜で赤外光が反射して、基板表面から射出される。しかし、マーカー１２０は、マーカー形成膜の開口部の縁よりなるので、マーカー１２０が形成された領域においては、その他の領域と反射の特性が異なる。このため、反射した赤外光を検知することでマーカー１２０を検出することができる。これによって、必ずしも半導体膜にマーカーを設けなくても、マーカーを検出することができる。
次に本発明に係るアライメントに用いるマーカー付き基板の作製方法について説明する。まず、図１（ａ）に示すように、基板１００の裏面１０２にマーカー形成膜１０６を成膜する。マーカー形成膜１０６の成膜方法は、プラズマＣＶＤ法や低圧ＣＶＤ法に代表されるＣＶＤ法、スパッタ法などの方法を用いればよい。また、基板１００は、波長８００〜１５００ｎｍの赤外光を透過するものであれば特に限定されず、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐えうるのであれば用いることが可能である。すなわち、耐熱性を有するプラスチック基板も基板１００として用いることが可能である。なお、マーカー形成膜１０６の膜種は、波長８００〜１５００ｎｍ程度の赤外光を透過しないものであればよく、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）ロジウム（Ｒｈ）等の金属のうちいずれか１種を含む材料を用いることができる。なお、これらの金属のうちいずれかからなる金属膜、またはこれらの金属を含む合金からなる膜が好ましい。
続いて、図１（ｂ）に示すように、基板１００の表面１０１に対し、半導体膜の下地となる下地膜を成膜する。下地膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としても良い。また、石英基板を用いる場合など、基板１００からの汚染を懸念する必要がなければ、下地膜を形成しなくても良い。なお、本明細書中において、酸化窒化珪素とは酸素の組成比が窒素の組成比よりも大きい物質のことを指し、窒素を含む酸化珪素ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比よりも大きい物質のことを指し、酸素を含む窒化珪素ということもできる。本実施の形態では下地膜として窒化酸化珪素膜１０３、酸化窒化珪素膜１０４を順に数十から数百ｎｍ程度積層する構成とする。
さらに、下地膜としての窒化酸化珪素膜１０３、酸化窒化珪素膜１０４のうえに半導体膜１０５を同じく数十から数百ｎｍ程度成膜する。半導体膜１０５としては、非晶質半導体膜を用いればよいが微結晶半導体膜や結晶性半導体膜を形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウムを用いるとよい。本実施の形態では、半導体膜１０５として非晶質珪素膜を成膜する。なお、下地膜および半導体膜１０５の成膜方法は、マーカー形成膜１０６と同様に、ＣＶＤ法またはスパッタ法などの方法を用いればよい。
また、下地膜と半導体膜１０５を形成する際に、下地膜と半導体膜１０５との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性のバラツキを低減させることができる。
次いで、マーカー形成膜１０６にフォトリソグラフィー法を用いてマーカー１２０を形成する（図１（ｃ））。図１（ｄ）、（ｅ）に本実施の形態のマーカー付き基板を裏面（つまりマーカー形成膜１０６を成膜した側）から見た図を図示する。図１（ｄ）は、レーザ処理工程に使用するマーカー付き基板を示したものであり、アライメントに用いるマーカーとして、マーカー１０７、１０８が形成されている。また、図１（ｅ）は、露光工程で使用するマーカー付き基板を示したものであり、アライメントに用いるマーカーとしてマーカー１０９、１１０、１１１が形成されている。なお、マーカーを形成する位置は、図１（ｄ）（ｅ）に示すように、いずれも基板の隅付近が望ましい。ただし、レーザ処理工程で使用するマーカー１０７、１０８を結んだ線分は、レーザ処理工程での基板の走査方向と概略平行とするのが好ましい。また、マーカーの形状については、一般的には円形や多角形などの基本図形が多く用いられる。これは、マーカーの辺（エッジ）の輪郭がはっきりしているほうが、カメラによる画像認識が正確にできるためである。なお、本実施の形態においては、マーカーを２つまたは３つ作製する例を示したが、本発明の実施の形態はこれに限られない。レーザ処理工程でアライメントに使用するマーカーは、複数のマーカーを結んだ線分と、Ｘ軸ステージの進行方向とを平行にするために用いている。そのためレーザ処理工程で使用するマーカーの数は少なくとも２つあればよく、２つ以上でも問題ない。また、露光工程でアライメントに使用するマーカーは、直交するＸ軸及びＹ軸において座標を確定して、Ｘ軸方向とＹ軸方向の双方について精密位置合わせするために用いている。そのため、露光工程で使用するマーカーの数は少なくとも３つあればよく、３つ以上でも問題ない。なお、同一基板に対して、レーザ処理工程及び露光工程を行う場合、レーザ処理工程で使用するマーカーと、露光工程で使用するマーカーとは、兼用することができる。
上述した各工程を経て、本発明のマーカー付き基板が作製される。なお、本発明に係るアライメントに用いるマーカーは、赤外光で検出できるものであれば問題なく、その形成方法は、本実施の形態に示した方法に限られない。例えば、マーカーを半導体膜の下層の窒化酸化珪素膜、酸化窒化珪素膜等に形成しても良い。また、レーザアブレーション等を利用して、図２（ａ）に示すように、基板１００内部に直接アライメントに用いるマーカー１３０を形成してもよい。基板１００に直接マーカー１３０を形成した後は、図２（ｂ）に示すように、基板１００の表面１０１に窒化酸化珪素膜１０３、酸化窒化珪素膜１０４、半導体膜１０５等を成膜することができる。また、マーカー１３０の形成には、パルス幅がきわめて短いフェムト秒レーザ等を用いることができる。
なお、図２（ａ）には基板１００の内部にマーカー１３０を形成する例を示したが、マーカー１３０は、基板１００の表面または裏面に直接形成しても問題ない。基板に直接マーカーを形成した場合、基板に赤外光を含む光を照射すると、マーカーが形成された部分においては、その他の領域と反射の特性が異なる。このため、反射した赤外光を検知することでマーカーを検出することができる。
本実施の形態で作製したマーカー付き基板のマーカーを基準として、レーザ処理工程、露光工程、またはレーザ直描工程において、基板の位置合わせを行うことができる。本発明に係るマーカー付き基板は、半導体膜の一部にマーカーを作製する必要がないため、回路設計の自由度を向上させることができる。また、レーザ処理工程でレーザを照射する際に、下地膜が飛散して基板を汚染する恐れが無くなる。また、本発明に係るマーカー付き基板は、基板の裏面や内部等に、アライメントに用いるマーカーを設けるため、基板の大型化等に伴い、同一基板上に多数のマーカーを設ける必要がある場合に特に有効である。
（実施の形態２）
本実施の形態では、実施の形態１で示したマーカー付き基板の所望の位置にレーザビームを照射し、基板表面の半導体膜を結晶化する工程について説明する。
図３を用いて本発明のレーザ照射装置の一例について説明する。本実施の形態のレーザ照射装置は、レーザ発振器２０１、スリット２０２、シャッター２０３、ミラー２０４、光学系２１３、第１のカメラ２０７、第２のカメラ２０８、θ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２と、を有している。なお、本実施の形態において光学系２１３はシリンドリカルレンズ２０５及び２０６からなる。ただし本発明はこの構成に限定されるものではなく、レーザ発振器２０１から射出したレーザビームを被照射面において線状に加工できる光学系であればよい。また、スリット２０２、シャッター２０３、ミラー２０４は必ずしも設ける必要はない。また、第１のカメラ２０７及び第２のカメラ２０８として赤外光を検知するカメラを用いる。
本実施の形態において、図３に示すレーザ発振器２０１は、非線形結晶を用いて第二高周波に変換したレーザビームを発振する連続発振式のレーザ発振器である。レーザ発振器２０１から射出したレーザビームは、スリット２０２によってレーザビームのエネルギー密度の弱い部分を遮断され、ミラー２０４によって基板１００上に成膜された半導体膜１０５に対して垂直方向に折り曲げられる。
続いて、ミラー２０４によって折り曲げられたレーザビームは、光学系２１３を通過することにより線状に加工される。本実施の形態において一方向に作用するシリンドリカルレンズ２０５によって、スリット２０２における像が被照射面である半導体膜１０５上に投影される。このときレーザビームの被照射面に対する入射角度は垂直とする。
さらに、シリンドリカルレンズ２０５を通過したレーザビームはシリンドリカルレンズ２０５とは作用する方向が９０度異なるシリンドリカルレンズ２０６によって集光され、半導体膜１０５に照射される。シリンドリカルレンズ２０５は被照射面における線状ビームの長軸方向に作用し、シリンドリカルレンズ２０６は短軸方向に作用することになる。このように２枚のシリンドリカルレンズ２０５及び２０６を通過することにより、ミラー２０４によって折り曲げられたレーザビームを線状に加工することができる。
次に図３に示したレーザ照射装置を用いて、半導体膜を結晶化する方法について説明する。
まず、マーカー１０７、１０８を有する基板１００を、θ軸ステージ２１０上に用意する。本発明に係るアライメント方法では、マーカーが形成された部分と、その他の領域との赤外光への反射特性の差異を検知してアライメントを行っている。θ軸ステージ２１０が、波長８００乃至１５００ｎｍ程度の赤外光を反射する場合であっても、マーカーが形成された部分とその他の領域との反射特性には差異が見られるが、θステージ２１０は、マーカー付き基板のマーカーと重なる領域において赤外光を透過可能であることが好ましい。例えば、マーカーと重なる領域に開口部を設ける構成とすることができる。または、θ軸ステージを赤外光透過材料で構成しても良い。本実施の形態において基板１００は、裏面にマーカー形成膜１０６が成膜されている。また、基板１００の表面（基板１００を介してマーカー形成膜１０６の反対側）に半導体膜１０５が成膜されている。なお、マーカー形成膜１０６を用いて形成されるマーカーの個数は２つ以上であれば特に限定されず、レーザの照射位置を確定できればいくつ設けてもよい。
続いて、第１のカメラ２０７及び第１のカメラよりも倍率の高い第２のカメラを用いて、マーカー１０７及びマーカー１０８を検出する。本実施の形態では第１のカメラを用いてマーカーを検出し、基板位置の粗調アライメントを行った後、第２のカメラを用いてマーカーを検出して基板の位置を微調整する。一般的に、より高精度でアライメントを行うためには、カメラの倍率はなるべく高倍率の方が好ましいが、倍率の高いカメラのみを用いたアライメントは、視野内にマーカーが入らない可能性が高い。そのため、高倍率のカメラを用いる前に、視野の広い低倍率のカメラを用いてアライメントを行うことで容易に精度良く基板の位置合わせができる。なお、マーカー検出のための赤外光を検知するカメラは必ずしも２つ設ける必要はなく、１つまたは３つ以上設けても良い。ただし、カメラの数が１つの場合は、倍率を低倍率から高倍率に変化させることのできるカメラを用いるのが好ましい。また、複数のカメラを設ける場合、それぞれ倍率の異なるカメラを低倍率から順に用いるのが好ましい。
第１のカメラ２０７を用いた粗調アライメントでは、半導体膜１０５上に赤外光を含む光を照射し、マーカー形成膜で反射した反射光をステージの上方に設けた第１のカメラ２０７で検知することにより基板裏面に形成されたマーカー１０７の位置を検出する。ここでは、第１のカメラ２０７に接続された画像処理装置で、画像信号にパターンマッチング等の画像処理を加えて、マーカー１０７の位置を検出する。その後、パターンマッチング処理等により得られたマーカー１０７の位置情報を元に、マーカー１０７が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２を適宜移動する。次いで、Ｘ軸ステージ２１１を、事前に設定しておいたマーカー１０７とマーカー１０８の距離だけ移動する。次いで、マーカー１０７の場合と同様に第１のカメラ２０７でマーカー１０８の位置を検出し、マーカー１０８が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０を適宜移動する。その後、再度、マーカー１０７が第１のカメラ２０７の視野中心に入るようにＸ軸ステージ２１１及びθ軸ステージ２１０を移動する。このようにマーカー１０７およびマーカー１０８双方が第１のカメラ２０７の視野の中心に入るようになるまで、上記の動作を繰り返し、マーカー１０７とマーカー１０８を結んだ線分とＸ軸ステージ２１１の進行方向が平行になるようにθ軸方向を調整する。
続いて、ステージの上方に設けた第２のカメラ２０８を用いて微調アライメントを行う。第２のカメラ２０８にて、上記の第１のカメラ２０７を用いた粗調アライメントと同様に、マーカー１０７とマーカー１０８を結んだ線分とＸ軸ステージ２１１の進行方向が平行になるようにθ軸方向を調整する。すなわち、まず第２のカメラ２０８に接続された画像処理装置で、画像信号にパターンマッチング等の画像処理を加えて、マーカー１０７の位置を検出する。その後、パターンマッチング処理等により得られたマーカー１０７の位置情報を元に、マーカー１０７が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２を適宜移動する。次いで、Ｘ軸ステージ２１１を、事前に設定しておいたマーカー１０７とマーカー１０８の距離だけ移動する。次いで、マーカー１０７の場合と同様に第１のカメラ２０７でマーカー１０８の位置を検出し、マーカー１０８が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０を適宜移動する。その後、再度、マーカー１０７が第２のカメラ２０８の視野中心に入るようＸ軸ステージ２１１及びθ軸ステージ２１０を移動する。このようにマーカー１０７およびマーカー１０８双方が第２のカメラ２０８の視野の中心に入るようになるまで、上記の動作を繰り返し、マーカー１０７とマーカー１０８を結んだ線分とＸ軸ステージ２１１の進行方向が平行になるようにθ軸方向を微調整する。
なお、θ軸方向を調整する際、θ軸ステージのみではなく、必要とあればＸ軸ステージおよびＹ軸ステージを適宜移動させても良い。また、本実施の形態において、アライメントには赤外光を検知するカメラを２つ用いたが、本発明の実施の形態はこれに限られない。すなわち赤外光を検知するカメラは１つでも良いし、３つ以上でも問題ない。または、カメラをステージの下方に設けて、マーカー形成膜の開口部を透過した赤外光をステージの下方に設けたカメラによって検出しても良い。
上記のように基板の位置合わせを行った後、レーザ発振器２０１からレーザビームを射出し、光学系２１３を介して線状に加工された線状ビームを半導体膜１０５表面に照射して半導体膜を結晶化する。Ｘ軸ステージ２１１及びＹ軸ステージ２１２を前後左右に適宜走査させることにより、基板１００全面に線状ビームを照射して半導体膜１０５の全面を結晶化させることができる。
本実施の形態において、アライメントに用いるマーカー１０７、１０８は、この２つのマーカーを結んだ線分とＴＦＴのチャネル方向とが平行になるように配置されている。よってマーカー１０７、１０８を検出し、θ軸ステージ２１０を用いて回転方向の角度調整を行うことによって、ＴＦＴのチャネル方向と線状ビームの走査方向を平行にすることができる。一般的に、ＴＦＴのチャネル方向と線状ビームの走査方向が平行でないと、ＴＦＴの形成位置に結晶性不良領域が形成される可能性があり、歩留まり低下の原因となる。しかしながら、本実施の形態で示すレーザ照射方法を用いることにより、ＴＦＴのチャネル方向と線状ビームの走査方向とを平行にできるため、ＴＦＴの形成位置に結晶性不良領域が形成されず、歩留まりを向上させることができる。
なお、Ｘ軸ステージ２１１の移動と同期するように、基板１００にレーザビームが当たっている時シャッター２０３が開き、基板が通り過ぎると閉まるよう設定すれば、より装置の安全性が確保される。また、シャッター２０３を設置する位置は、スリット２０２よりも被照射面寄りにすることが望ましい。シャッター２０３をスリットよりも被照射面寄りに配置することにより、シャッター２０３が閉じていても、スリット２０２にはレーザビームが照射されて、スリット２０２が常に暖められている状態となる。これによって、スリット２０２の温度がほぼ一定となり、スリット２０２は熱膨張あるいは熱収縮を起こしにくく、結果、被照射面での線状ビームの長さが一定となるため精密位置決めに更に貢献する。
本実施の形態において、基板に設けられたアライメントマーカーを、赤外光を検知するカメラ等の位置検出手段により検出することにより、基板の位置合わせを精度良く行うことができ、半導体膜上に高精度にレーザビームを照射することができる。また、アライメントに用いるマーカーは半導体膜に作製されていないため、回路設計の自由度を向上させることができ、また、レーザ照射の際に、下地膜が飛散して基板を汚染する恐れが無くなる。さらに、半導体膜の所望の位置に正確にレーザを照射することができるため、所望の位置を均一にレーザ処理することができ、特性のよいＴＦＴを効率よく作製することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１で示したマーカー付き基板を、フォトリソグラフィー法を用いた露光工程に適用する場合を示す。
図４を用いて本発明の露光装置の一例について説明する。本発明の露光装置は、光源５０１、シャッター５０３、フライアイレンズ５０４、レチクルブラインド５０５、ミラー５０６、コンデンサレンズ５０７、フォトマスク５０８、投影レンズ５０９、第１のカメラ２０７、第２のカメラ２０８、θ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２と、を有している。なお、本発明の実施の形態はこの構成に限られない。例えば、フライアイレンズ５０４は、光源５０１から射出した光線の強度分布を被照射面において均一にするために設けられており、フライアイレンズ５０４の代わりにアレイレンズ、コリメーションレンズ、フィールドレンズ等を複数用いてもよい。また、レチクルブラインド５０５は、フォトマスク５０８に照射される光線の面積を調節するために設けられたものである。したがって、光線の面積を調節する必要がなければ特にレチクルブラインドを設ける必要はない。また、シャッター５０３、ミラー５０２、５０６は必ずしも設ける必要はない。また、第１のカメラ２０７及び第２のカメラ２０８として赤外光を検知するカメラを用いる。また、投影レンズ５０９は、フォトマスク５０８で形成された像を縮小させるためのもので、例えば凸型球面レンズを用いることができる。なお、光源５０１として、例えば、フッ化クリプトン（ＫｒＦ）、フッ化アルゴン（ＡｒＦ）といったレーザを使用することができる。または、装置全体を真空チャンバー内に納めれば超紫外線（ＥＵＶ）を使用することも可能である。または、水銀ランプを使用することもできる。本実施の形態では光源５０１として水銀ランプを使用する。
また本発明の露光装置は、θ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２の走査と同期してフォトマスク５０８を走査するためのフォトマスクステージ（図示せず）も有する。
なお、図４におけるフォトマスク５０８には、遮光膜を微細に加工することで所望のパターンを形成した、ラインパターンが形成されており、遮光膜の有無によりレーザビームの透過、非透過が選択される。
次に図４に示したレーザ照射装置を用いて、フォトリソグラフィー法の露光工程を行う方法について説明する。
まず、アライメントに用いるマーカー１０９、１１０、１１１を有する基板１００を、波長８００乃至１５００ｎｍ程度の赤外光を透過可能なθ軸ステージ２１０上に用意する。θ軸ステージ２１０は、載置されたマーカー付き基板のマーカーと重なる領域において、赤外光を透過可能であればよく、例えば、マーカーと重なる領域に開口部を設ける構成とすることができる。または、θ軸ステージを赤外光透過材料で構成しても良い。本実施の形態において基板１００は、裏面にマーカー形成膜５１２が成膜されている。また、基板５００の表面（基板５００を介してマーカー形成膜１０６の反対側）に半導体膜５１０が成膜され、半導体膜５１０上にフォトレジスト５１１が形成されている。半導体膜５１０は実施の形態２に示した方法等によって結晶化されており、上面にスピンコーターやスリットコーターなどを用いてフォトレジストが塗布されている。フォトレジストは、露光工程で使用する露光装置の光源に対して感光性のあるものを適宜選択する。また、フォトレジストとしては、ポジ型のフォトレジスト、ネガ型のフォトレジスト等を適宜選択して用いることができる。
続いて、第１のカメラ２０７及び第１のカメラよりも倍率の高い第２のカメラを用いて、マーカー１０９、１１０、１１１を検出する。本実施の形態では第１のカメラを用いてマーカーを検出し、基板位置の粗調アライメントを行った後、第２のカメラを用いてマーカーを検出して基板の位置を微調整する。なお、マーカー検出のための赤外光を検知するカメラは必ずしも２つ設ける必要はなく、１つまたは３つ以上設けても良い。ただし、カメラの数が１つの場合は、倍率を低倍率から高倍率に変化させることのできるカメラを用いるのが好ましい。また、複数のカメラを設ける場合、それぞれ倍率の異なるカメラを低倍率から順に用いるのが好ましい。また、マーカー形成膜を用いて形成されるマーカーの個数は少なくとも３つあれば、特に限定されず、直交するＸ軸及びＹ軸での座標を確定できればいくつ設けてもよい。
第１のカメラ２０７を用いた粗調アライメントでは、ステージ上の基板に向けて赤外光を含む光を照射し、マーカー形成膜で反射した赤外光をステージの上方に設けた第１のカメラ２０７で検出することにより基板裏面に形成されたマーカー１０９の位置を検出する。ここでは、第１のカメラ２０７に接続された画像処理装置で画像信号にパターンマッチング等の画像処理を加えて、マーカー１０９の位置を検出する。その後、パターンマッチング処理等により得られたマーカー１０９の位置情報を元に、マーカー１０９が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２を適宜移動する。次いで、Ｘ軸ステージ２１１を、事前に設定しておいたマーカー１０９とマーカー１１０の距離だけ移動する。次いでマーカー１０９の場合と同様に第１のカメラ２０７でマーカー１１０の位置を検出し、マーカー１１０が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０を適宜移動する。その後、再度、マーカー１０９が第１のカメラ２０７の視野中心に入るようＸ軸ステージ２１１及びθ軸ステージ２１０を移動する。このようにマーカー１０９およびマーカー１１０の双方が第１のカメラ２０７の視野の中心に入るようになるまで、上記の動作を繰り返し、マーカー１０９とマーカー１１０を結んだ線分とＸ軸ステージ２１１の進行方向が平行になるようにθ軸方向を調整する。
続いて、ステージの上方に設けた第２のカメラ２０８を用いて微調アライメントを行う。まず第２のカメラ２０８に接続された画像処理装置で、画像信号にパターンマッチング等の画像処理を加えて、マーカー１０９の位置を検出する。その後、マーカー１０９の位置情報を元に、マーカー１０９が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０、Ｘ軸ステージ２１１、Ｙ軸ステージ２１２を適宜移動する。次いで、Ｘ軸ステージ２１１を、事前に設定しておいたマーカー１０９とマーカー１１０の距離だけ移動する。次いで、マーカー１０９の場合と同様に第１のカメラ２０７でマーカー１１０の位置を検出し、マーカー１１０が第１のカメラ２０７の視野の中心に入るようにθ軸ステージ２１０を適宜移動する。その後、再度、マーカー１０９が第２のカメラ２０８の視野中心に入るようＸ軸ステージ２１１及びθ軸ステージ２１０を移動する。このようにマーカー１０９及びマーカー１１０双方が第２のカメラ２０８の視野の中心に入るようになるまで、上記の動作を繰り返し、マーカー１０９とマーカー１１０を結んだ線分とＸ軸ステージ２１１の進行方向が平行になるようにθ軸方向を微調整する。微調アライメントが終了した際に、マーカー１０９と１１０のそれぞれのＸ軸ステージ及びＹ軸ステージの座標、及びθ軸ステージの回転角度（座標）を露光装置側で記憶させ、マーカー１０９を基準点として設定しておく。
なお、θ軸方向を調整する際、θ軸ステージのみではなく、必要とあればＸ軸ステージおよびＹ軸ステージを適宜移動させても良い。また、本実施の形態において、アライメントには赤外光を検知するカメラを２つ用いたが、本発明の実施の形態はこれに限られない。すなわち赤外光を検知するカメラは１つでも良いし、３つ以上でも問題ない。または、本発明のマーカー付き基板を、赤外光を透過するステージに載置して、マーカー形成膜の開口部を透過した赤外光をステージの下方に設けたカメラによって検出しても良い。
次に、マーカー１１１が第２のカメラ２０８の視野に入るように、マーカー１０９を基準点として、あらかじめ算出しておいた距離だけＸ軸ステージ及びＹ軸ステージを移動させる。移動後、第２のカメラ２０８の視野内に入ったマーカー１１１の画像処理を行い、マーカー１１１がある一定の誤差範囲内の座標にあるか否かを確認する。マーカー１１１がある一定の誤差範囲内の座標に入っていれば、ここでアライメントは終了する。アライメント終了時には、マーカー１１１のＸ軸ステージ及びＹ軸ステージの座標を露光装置側で記憶させる。また、マーカー１１１がある一定の誤差範囲を超えた座標にあるときは、再度第２のカメラ２０８を用いて、マーカー１０９の微調アライメントを行い、上記の操作を繰り返す。
上記のように位置合わせを行った後、光源５０１から光を照射させ、基板５００上に形成されたフォトレジストを感光させる。本実施の形態において、光源５０１は、水銀ランプと楕円鏡を組み合わせたもので、水銀ランプは紫外光であるｉ線（波長：３６５ｎｍ）を発光し、射出された光線が楕円鏡によりミラー５０２の方向へ照射される。ミラー５０２によって折り曲げられた光線は、フライアイレンズ５０４に至る。フライアイレンズ５０４を通過した光線は、強度分布が均一化される。次いで、露光に必要な光線のみを通過させるように、レチクルブラインド５０５を所望の大きさに変化させる。レチクルブラインド５０５を通過させることで、フォトマスク５０８に照射される光線の面積を調節することができる。レチクルブラインド５０５を通過した光線は、ミラー５０６によって被照射面方向へ折り曲げられた後、コンデンサレンズ５０７に至り、レチクルブラインド５０５で形成された光の像をフォトマスク５０８へ転送する。フォトマスク５０８には、半導体膜に形成する所望のパターンを拡大したものが形成されており、該フォトマスク５０８で形成された光の像を、投影レンズ５０９により被照射面に対して縮小投影する。これによって投影された光の像が照射された部分のフォトレジストが感光する。
続いて、Ｘ軸ステージ２１１及びＹ軸ステージ２１２を前後左右に適宜走査させることにより、基板５００に適宜光線を照射し、フォトレジストを感光させる。
なお、シャッター５０３を必要に応じて適宜開閉させて、露光時間の制御に使用しても良い。
次に、フォトレジストに現像液を滴下するか、あるいはスプレーノズルから現像液をスプレーすることによって、感光されたフォトレジストを現像する。
その後、現像されたフォトレジストを加熱処理して、（ポストベークともいう）レジストマスク中に残っている水分などを除去し、同時に熱に対する安定性を高める。例えば１２５℃で１８０秒加熱することで、ポストベークを行うことができる。以上の工程によってレジストマスクが形成される。このレジストマスクを基に半導体膜をエッチングして所望の形状にパターン化する。
本実施の形態において、基板に設けられたアライメントに用いるマーカーを、赤外光を検知するカメラ等の位置検出手段により検出することにより、基板の位置合わせを精度良く行うことができ、基板上に形成されたフォトレジストの感光を高精度に行うことができる。また、マーカーは半導体膜に作製されていないため、回路設計の自由度を向上させることができる。さらに、基板上の所望の位置に光線を照射することができるため、所望の位置を正確にパターン化することができ、特性のよいＴＦＴを効率よく作製することが可能である。
（実施の形態４）
本実施の形態においては、図３に示したレーザ照射装置または図４に示した露光装置を用いて、薄膜トランジスタ（ＴＦＴ）を作製する工程について説明する。なお、本実施の形態ではトップゲート型（順スタガ型）ＴＦＴの作製方法を記載しているが、トップゲート型ＴＦＴに限らず、ボトムゲート型（逆スタガ型）ＴＦＴなどでも同様に本発明を用いることができる。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
図５は、図３または図４のθ軸ステージ２１０を示したものである。θ軸ステージ２１０は、載置されたマーカー付き基板のマーカーと重なる領域において、赤外光を透過可能であればよく、例えば、マーカーと重なる領域に開口部を設ける構成とすることができる。または、θ軸ステージを赤外光透過材料で構成しても良い。また、θ軸ステージ２１０は、基板を固定する吸着孔を有し、θ軸方向に移動することができる。まず、図５に示すように、吸着機能を持ったθ軸ステージ２１０上に、絶縁表面を有する基板３００、下地膜３０１、非晶質半導体膜３０２を順次形成したものを設置する。また、基板３００は裏面に波長８００〜１５００ｎｍ程度の赤外光を透過しない材料からなるマーカー形成膜３０３を有している。基板３００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることができる。
下地膜３０１は、基板３００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。そのため、アルカリ金属やアルカリ土類金属の半導体膜中への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を用いて形成する。例えば、プラズマＣＶＤ法を用いて窒化酸化珪素膜を１０〜４００ｎｍの膜厚になるように成膜する。ガラス基板又はプラスチック基板のようにアルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜３０１を設けることは有効であるが、石英基板など不純物の拡散がたいして問題とならない場合には必ずしも設ける必要はない。
下地膜３０１上には、膜厚２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）程度の非晶質半導体膜３０２が形成されている。非晶質半導体膜としては、珪素やゲルマニウムを含む珪素を用いることができる。ゲルマニウムを含む珪素を用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。続いて、本発明のレーザ照射装置を用いて非晶質半導体膜３０２を結晶化する。
図６に非晶質半導体膜３０２の上面の模式図を示す。ここで、基板３００の裏面に成膜されたマーカー形成膜３０３には、フォトリソグラフィー法を用いて、あらかじめアライメントに用いるマーカー４０１、４０２、４０３が形成されている。なお、マーカーの個数は特に限定されず、レーザの照射位置を確定できれば、または、直交するＸ軸及びＹ軸での座標を確定できればいくつ設けてよい。ここで、実施の形態２に示す方法を用いて線状ビーム３０４の照射位置を調整する。つまりここでは図示しないが、赤外光を検知することができるカメラを用いてマーカー４０１、４０２を検出して、マーカー４０１、４０２を結ぶ線分とＸ軸方向とが平行になるように基板の位置を調整する。本実施の形態では、アライメントに用いるマーカーを基板裏面のマーカー形成膜７０３に形成しているが、レーザアブレーション等を利用して基板３００に直接マーカーを形成してもよい。その場合、形成する面は絶縁表面を有する基板の表面、裏面のどちらでも構わず、また、基板の内部に形成しても良い。
図７は、図６のＭとＮを結ぶ破線における断面図である。図７（Ａ）に示すように、基板３００上に下地膜３０１、非晶質半導体膜３０２が順次積層して成膜されている。また、基板３００の裏面には、マーカー形成膜３０３が成膜されている。線状ビームは、非晶質半導体膜３０２の表面において、図７（Ｂ）に示した矢印の方向に向かって走査する。その線状ビームの照射により走査方向に向かって連続的に成長した結晶粒が形成される。本実施の形態では、実施の形態２で示したレーザ照射方法を用いることにより、線状ビームの走査方向と、ＴＦＴのチャネル領域のキャリア移動方向とを平行にすることができる。したがって、走査方向に向かって長く延びた結晶の粒を形成することで、結晶性半導体膜７００よりチャネル領域のキャリア移動方向には結晶粒界のほとんど存在しないＴＦＴの形成が可能となる。
その後、図７（Ｃ）に示すように結晶性半導体膜７００をエッチングし、島状の半導体膜７０４〜７０７を形成する。島状の半導体膜７０４〜７０７を用いてＴＦＴに代表される各種の半導体素子を形成する。次に、その島状の半導体膜７０４〜７０７を覆うようにゲート絶縁膜７０８を形成する。そのゲート絶縁膜７０８には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。その際の成膜方法には、プラズマＣＶＤ法、スパッタ法などを用いることができる。例えば、スパッタ法を用いて、膜厚３０ｎｍ〜２００ｎｍの珪素を含む絶縁膜を形成すればよい。
次に、ゲート絶縁膜７０８上に導電膜を形成しエッチングすることでゲート電極を形成する。その後、ゲート電極、又はレジストを形成しエッチングしたものをマスクとして用い、島状の半導体膜７０４〜７０７にｎ型またはｐ型の導電性を付与する不純物を選択的に添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域等を形成する。上述の工程によって、Ｎ型トランジスタ７１０、７１２と、Ｐ型トランジスタ７１１、７１３を同一基板上に形成することができる（図７（Ｄ））。続いて、それらの保護膜として絶縁膜７１４を形成する。この絶縁膜７１４には、プラズマＣＶＤ法またはスパッタ法を用い、膜厚１００ｎｍ〜２００ｎｍの珪素を含む絶縁膜を、単層又は積層構造として形成すれば良い。例えば、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成すればよい。
次いで、絶縁膜７１４上に、有機絶縁膜７１５を形成する。有機絶縁膜７１５としては、ＳＯＧ法によって塗布されたポリイミド、ポリアミド、ＢＣＢ、アクリル等の有機絶縁膜を用いる。有機絶縁膜７１５は、基板３００上に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。さらに、フォトリソグラフィー法を用いて、絶縁膜７１４及び有機絶縁膜７１５をパターン加工して、不純物領域に達するコンタクトホールを形成する。
次に、導電性材料を用いて、導電膜を形成し、該導電膜をパターン加工して、配線７１６〜７２３を形成する。その後、保護膜として絶縁膜７２４を形成すると、図７（Ｄ）に図示するような半導体装置が完成する。
また、上記に示したＴＦＴの作製方法の各工程において、フォトリソグラフィー法の露光工程では、図４に示した本発明の露光装置を用いて、光照射位置を調整しても良い。つまり、ここでは図示しないが、赤外光を検知するカメラを用いてマーカー４０１、４０２、４０３を検出して、基板５００の位置を調整することができる。本発明に係る露光装置を用いることで、基板上に形成されたフォトレジストの感光を高精度に行うことができる。
なお、本発明のレーザ照射装置、または露光装置を用いた半導体装置の作製方法は、上述したＴＦＴの作製工程に限定されない。本発明では、レーザ光の照射を用いて得られる結晶性半導体膜をＴＦＴの活性層として用いることを特徴とする。その結果、素子間の電界効果移動度、閾値電圧及びオン電流のばらつきを抑えることができる。
また、レーザ光による結晶化の前に、触媒元素を用いた結晶化工程を設けてもよい。その触媒元素としては、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素を用いることができる。触媒元素を用いた結晶化工程の後に、レーザ光による結晶化工程を行うと、触媒元素による結晶化の際に形成された結晶が、レーザ光の照射により溶融されずに残存し、この結晶を結晶核として結晶化が進む。
そのため、レーザ光による結晶化工程のみの場合に比べて、より半導体膜の結晶性を高めることができ、レーザ光による結晶化後の半導体膜表面の荒れが抑えられる。よって、後に形成される半導体素子、代表的にはＴＦＴの特性のばらつきがより抑えられ、オフ電流を抑えることができる。なお、触媒元素を添加してから加熱処理を行って結晶化を促進してから、レーザ光の照射により結晶性をより高めていてもよいし、加熱処理の工程を省略してもよい。具体的には、触媒元素を添加してから加熱処理の代わりにレーザ光を照射し、結晶性を高めるようにしてもよい。
本実施の形態では、本発明のマーカー付き基板を用いた位置合わせを半導体膜の結晶化及びフォトリソグラフィー法の露光工程に用いた例を示したが、レーザ半導体素子の整形、またはレーザ直描工程等に用いても良い。また、本発明を用いた半導体装置の作製方法は、集積回路や半導体表示装置の作製方法にも用いることができる。ドライバやＣＰＵなどの機能回路を用途としたトランジスタは、ＬＤＤ構造又はＬＤＤがゲート電極とオーバーラップする構造が好適であり、高速化のためには、トランジスタの微細化を図ることが好ましい。本実施の形態により完成されるトランジスタ７１０〜７１３は、ＬＤＤ構造を有するため、低いＩｏｆｆ値が必要な駆動回路に用いることが好適である。
本実施の形態において、基板に設けられたアライメントに用いるマーカーを、赤外光を検知するカメラ等の位置検出手段により検出することにより、基板の位置合わせを精度良く行うことができ、半導体膜上に高精度にレーザビームを照射することができる。また、基板上の所望の位置に光源からの光線を照射できるため、所望の位置を正確にパターン化することができる。また、マーカーは半導体膜に作製されていないため、回路設計の自由度を向上させることができる。また、レーザ照射の際に、下地膜が飛散して基板を汚染する恐れが無くなる。さらに、半導体膜の所望の位置に正確にレーザビームを照射することができるため、所望の位置を均一にレーザ処理することができ、特性のよいＴＦＴを効率よく作製することが可能である。
（実施の形態５）
本実施の形態では、薄膜集積回路または非接触型薄膜集積回路装置（無線チップ、無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）を図３のレーザ照射装置または図４の露光装置を用いて作製する過程を示す。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
無線ＩＣタグの集積回路に用いられる半導体素子として絶縁分離されたＴＦＴを用いた例を以下に示すが、無線ＩＣタグの集積回路に用いられる半導体素子はＴＦＴに限定されず、あらゆる素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
図８は、図３または図４のθ軸ステージ２１０を示したものである。θ軸ステージ２１０は、載置されたマーカー付き基板のマーカーと重なる領域において、赤外光を透過可能であればよく、例えば、マーカーと重なる領域に開口部を設ける構成とすることができる。または、θ軸ステージを赤外光透過材料で構成しても良い。また、θ軸ステージ２１０は、基板を固定する吸着孔を有し、θ軸方向に移動することができる。図８に示すように、θ軸ステージ上に基板（第１の基板）１７００の表面に剥離層１７０１、下地絶縁膜１７０２、半導体膜１７０３を、順次成膜し、また、裏面にマーカー形成膜１７０４を成膜したものを設置する。半導体膜１７０３を成膜するまでの工程を説明する。
まず、基板１７００の裏面に対して、ＣＶＤ法あるいはスパッタ法によってマーカー形成膜１７０４を成膜する。マーカー形成膜１７０４の膜種は波長８００〜１５００ｎｍ程度の赤外光を透過しないのであればよく、例えばアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）ロジウム（Ｒｈ）等の金属のうちいずれか１種を含む材料でも良い。続いて、基板（第１の基板）１７００上に剥離層１７０１を形成する。剥離層１７０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚５０ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層１７０１として用いる。なお剥離層１７０１はシリコンに限定されず、エッチングにより選択的に除去できる材料（例えば、Ｗ、Ｍｏなど）で形成すれば良い。剥離層１７０１の膜厚は、５０〜６０ｎｍとするのが望ましい。
次いで、剥離層１７０１上に、下地絶縁膜１７０２を形成する。下地絶縁膜１７０２は第１の基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下地絶縁膜１７０２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地絶縁膜１７０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を用いて形成する。
次に、下地絶縁膜１７０２上に半導体膜１７０３を形成する。半導体膜１７０３は、下地絶縁膜１７０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜１７０３の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、より望ましくは５０〜１５０ｎｍ）とする。
その後、マーカー形成膜１７０４に対してフォトリソグラフィー法を用いて、アライメントに用いるマーカーを形成する。マーカーの形状は通常は円形や四角形等の基本図形が多く用いられる。これはマーカーの辺（エッジ）の輪郭がはっきりしていると画像認識が正確にできるためである。なお、マーカーの個数は特に限定されず、レーザの照射位置を確定できればいくつ設けてよい。
そして、上記工程で作製された本発明に係るマーカー付き基板を図８に示すようにθ軸ステージ上に設置し、本発明のレーザ照射装置を用いて、基板のアライメントを行う。なお、アライメントに用いるマーカーの個数は特に限定されず、レーザの照射位置または露光位置を確定できれば、いくつ設けてよい。本実施の形態において、アライメントに用いるマーカーのうち少なくとも２つは、ＴＦＴのチャネル方向と平行になるように配置されており、当該２つのマーカーを検出し、θ軸ステージを用いて回転方向の角度調整を行うことで、ＴＦＴのチャネル方向と線状ビームの走査方向を平行にすることができる。なお、本実施の形態では、マーカーは基板裏面のマーカー形成膜１７０４の開口部の縁からなるが、レーザアブレーション等を利用して基板１７００に直接マーカーを形成してもよい。その場合、形成する面は絶縁基板の表面、裏面のどちらでも構わず、また、基板の内部に形成しても良い。
次いで、Ｘ軸ステージ及びＹ軸ステージを前後左右に適宜走査させることにより、基板１７００全面に線状ビームを照射して半導体膜１７０３を結晶化させる。
次に、図９〜図１３を用いて薄膜集積回路の作製工程について説明する。図９（Ａ）は、図８のＭとＮを結ぶ破線における断面図である。図９（Ａ）に示すように、裏面にアライメントに用いるマーカーが形成された基板１７００上に、剥離層１７０１、下地絶縁膜１７０２、半導体膜１７０３を順次積層して成膜する。そして、本実施の形態のレーザ照射装置を用いた半導体膜１７０３への線状ビームの照射により、結晶構造を有する半導体膜１８００（結晶領域）が形成される（図９（Ａ）参照）。
次いで、図９（Ｂ）に示すように、結晶構造を有する半導体膜１８００をエッチングして、島状の半導体膜１７０５〜１７０７を形成した後、ゲート絶縁膜１７０８を形成する。ゲート絶縁膜１７０８は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層又は積層させて形成することができる。
なお、ゲート絶縁膜１７０８を形成した後、３％以上の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜１７０５〜１７０７を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
次に図９（Ｃ）に示すように、ゲート電極１７０９〜１７１１を形成する。ここでは、ＳｉとＷをスパッタ法で積層するように形成した後、レジスト１７１２をマスクとしてエッチングを行なうことにより、ゲート電極１７０９〜１７１１を形成した。勿論、ゲート電極１７０９〜１７１１の導電材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物（リン、ヒ素等）がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、窒化タンタルとタングステンの積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
また、レジストマスクの代わりに、酸化珪素等のマスクを用いてもよい。この場合、エッチングして酸化珪素、窒素を含む酸化珪素等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極１７０９〜１７１１を形成することができる。また、レジスト１７１２を用いずに、液滴吐出法を用いて選択的にゲート電極１７０９〜１７１１を形成しても良い。
次いで、図９（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜１７０６をレジスト１７１３で覆い、ゲート電極１７０９、１７１１をマスクとして、島状の半導体膜１７０５、１７０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜１７０８を介してドーピングがなされ、島状の半導体膜１７０５、１７０７に、一対の低濃度不純物領域１７１６、１７１７が形成される。なお、このドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜１７０６をレジスト１７１３で覆わずに行っても良い。
次いで、図９（Ｅ）に示すように、レジスト１７１３をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜１７０５、１７０７を覆うように、レジスト１７１８を新たに形成し、ゲート電極１７１０をマスクとして、島状の半導体膜１７０６に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１７０８を介してドーピングがなされ、島状の半導体膜１７０６に、一対のｐ型の高濃度不純物領域１７２０が形成される。
次いで、図１０（Ａ）に示すように、レジスト１７１８をアッシング等により除去した後、ゲート絶縁膜１７０８及びゲート電極１７０９〜１７１１を覆うように、絶縁膜１７２１を形成する。
その後、エッチバック法により、絶縁膜１７２１、ゲート絶縁膜１７０８を部分的にエッチングし、図１０（Ｂ）に示すように、ゲート電極１７０９〜１７１２の側壁に接するサイドウォール１７２２〜１７２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
次いで、図１０（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜１７０６を覆うように、レジスト１７２６を新たに形成し、ゲート電極１７０９、１７１１及びサイドウォール１７２２、１７２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１７０８を介してドーピングがなされ、島状の半導体膜１７０５、１７０７に、一対のｎ型の高濃度不純物領域１７２７、１７２８が形成される。
次に、レジスト１７２６をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍの窒素を含む酸化珪素膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。
上述した一連の工程により、ｎチャネル型ＴＦＴ１７３０、ｐチャネル型ＴＦＴ１７３１、ｎチャネル型ＴＦＴ１７３２が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、ＬＤＤ長０．２μｍ〜２μｍのＴＦＴを形成することができる。さらに、この後、ＴＦＴ１７３０〜１７３２を保護するためのパッシベーション膜を形成しても良い。
次いで、図１１（Ａ）に示すように、ＴＦＴ１７３０〜１７３２を覆うように、第１の層間絶縁膜１７３３を形成する。さらに、第１の層間絶縁膜１７３３上に、第２の層間絶縁膜１７３４を形成する。なお、第１の層間絶縁膜１７３３又は第２の層間絶縁膜１７３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜１７３３又は第２の層間絶縁膜１７３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜１７３３又は第２の層間絶縁膜１７３４中にフィラーを混入させておいても良い。
次いで、第１の層間絶縁膜１７３３、第２の層間絶縁膜１７３４及びゲート絶縁膜１７０８にコンタクトホールを形成し、ＴＦＴ１７３０〜１７３２に接続する配線１７３５〜１７３９を形成する。なお、配線１７３５、１７３６はｎチャネル型ＴＦＴ１７３０の高濃度不純物領域１７２７に、配線１７３６、１７３７はｐチャネル型ＴＦＴ１７３１の高濃度不純物領域１７２０に、配線１７３８、１７３９はｎチャネル型ＴＦＴ１７３２の高濃度不純物領域１７２８に、それぞれ接続されている。さらに配線１７３９は、ｎチャネル型ＴＦＴ１７３２のゲート電極１７１１にも接続されている。ｎチャネル型ＴＦＴ１７３２は、乱数ＲＯＭのメモリ素子として用いることができる。
次いで、図１１（Ｂ）に示すように、配線１７３５〜１７３９を覆うように、第２の層間絶縁膜１７３４上に第３の層間絶縁膜１７４１を形成する。第３の層間絶縁膜１７４１は、配線１７３５が一部露出する様な位置に開口部を有するように形成する。なお、第３の層間絶縁膜１７４１は、第１の層間絶縁膜１７３３と同様の材料を用いて形成することが可能である。
次に、第３の層間絶縁膜１７４１上にアンテナ１７４２を形成する。アンテナ１７４２は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ１７４２は、配線１７３５と接続されている。なお、図１１（Ｂ）では、アンテナ１７４２が配線１７３５と直接接続されているが、本発明の無線ＩＣタグはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ１７４２と配線１７３５とを電気的に接続するようにしても良い。
アンテナ１７４２は印刷法、フォトリソグラフィー法、蒸着法または液滴吐出法などを用いて形成することができる。図１１（Ｂ）では、アンテナ１７４２が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ１７４２を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ１７４２を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ１７４２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィー法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、無線ＩＣタグの作製に費やされるコストを抑えることができる。
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ１７４２を形成する場合、アンテナ１７４２の密着性が高まるような処理を、第３の層間絶縁膜１７４１の表面に施すことが望ましい。密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜１７４１の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜１７４１の表面に付着させる方法、第３の層間絶縁膜１７４１の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。
第３の層間絶縁膜１７４１に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御する、あるいは、これらの金属または金属化合物を酸化により部分的に、または全体的に絶縁化すれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜１７４１の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
そして、図１２（Ａ）に示すように、アンテナ１７４２を形成した後、アンテナ１７４２を覆うように、第３の層間絶縁膜１７４１上に保護層１７４５を形成する。保護層１７４５は、後に剥離層１７０１をエッチングにより除去する際に、アンテナ１７４２を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層１７４５を形成することができる。
次いで、図１２（Ｂ）に示すように、無線ＩＣタグを個別に分離するために溝１７４６を形成する。溝１７４６は、剥離層１７０１が露出する程度であれば良い。溝１７４６の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板１７００上に形成されている無線ＩＣタグを分離する必要がない場合、必ずしも溝１７４６を形成する必要はない。
次いで、図１２（Ｃ）に示すように、剥離層１７０１をエッチングにより除去する。ここでは、エッチングガスとしてフッ化ハロゲンを用い、このガスを溝１７４６から導入する。例えばＣｌＦ３（三フッ化塩素）を用い、温度を３５０℃とし、流量を３００ｓｃｃｍとし、気圧を７９８パスカル（７９８Ｐａ）とし、処理時間を３時間とした条件で行う。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層１７０１が選択的にエッチングされ、第１の基板１７００をＴＦＴ１７３０〜１７３２から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
次に図１３（Ａ）に示すように、剥離されたＴＦＴ１７３０〜１７３２及びアンテナ１７４２を、接着剤１７５０を用いて第２の基板１７５１に貼り合わせる。接着剤１７５０は、第２の基板１７５１と下地絶縁膜１７０２とを貼り合わせることができる材料を用いる。接着剤１７５０は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
なお、第２の基板１７５１として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。
次いで、図１３（Ｂ）に示すように、保護層１７４５を除去した後、アンテナ１７４２を覆うように接着剤１７５２を第３の層間絶縁膜１７４１上に塗布し、カバー材１７５３を貼り合わせる。カバー材１７５３は第２の基板１７５１と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤１７５２の厚さは、例えば１０〜２００μｍとすれば良い。
また接着剤１７５２は、カバー材１７５３と第３の層間絶縁膜１７４１及びアンテナ１７４２とを貼り合わせることができる材料を用いる。接着剤１７５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
上述した各工程を経て、無線ＩＣタグが完成する。上記作製方法によって、トータルの膜厚が０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板１７５１とカバー材１７５３との間に形成することができる。
なお、上記に示した無線ＩＣタグの作製方法の各工程において、フォトリソグラフィー法の露光工程では、図４に示した本発明の露光装置を用いて、光照射位置を調整しても良い。本発明に係る露光装置を用いることで、基板上に形成されたフォトレジストの感光を高精度に行うことができる。
なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤１７５０と接着剤１７５２との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また、無線ＩＣタグが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ２）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ２）〜４ｍｍ四方（１６ｍｍ２）程度とすることができる。
なお、本実施の形態では、耐熱性の高い第１の基板１７００と集積回路の間に剥離層を設け、エッチングにより剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明の無線ＩＣタグの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、この金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザビームの照射によりこの剥離層を除去することで基板と集積回路とを剥離しても良い。あるいは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
なお、本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
なお、一般的にＲＦＩＤ（無線認証、Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）で用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、これらの周波数の電波を検波できるように無線ＩＣタグを形成することが、汎用性を高める上で非常に重要である。
本実施の形態の無線ＩＣタグでは、半導体基板を用いて形成されたＲＦＩＤよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、無線ＩＣタグのコストを大幅に低くすることができる。
なお、本実施の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板をＩＣタグ中に用いる場合、必ずしも集積回路を剥離する必要はない。
本実施の形態において、基板に設けられたアライメントに用いるマーカーを、赤外光を検知するカメラ等の位置検出手段により検出し、基板の位置合わせを行うことで半導体膜上において高精度にレーザビームを照射することができる。また、基板上の所望の位置に光源からの光線を照射できるため、所望の位置を正確にパターン化することができる。また、マーカーは半導体膜上に作製されていないため、回路設計の自由度を向上させることができる。また、レーザ照射の際に、下地膜が飛散して基板を汚染する恐れが無くなる。さらに、半導体膜の所望の位置に正確にレーザビームを照射することができるため、所望の位置を均一にレーザ処理することができ、特性のよいＴＦＴを効率よく作製することが可能である。
（実施の形態６）
本発明により、基板上の所望の位置に精度良く光源からの光線を照射することができ、所望の位置を均一にアニールする、または所望の位置を正確にパターン化することができるため、半導体装置の生産性、集積度の向上が可能となる。本発明の半導体装置を用いることで電子機器をスループット良く、良好な品質で作製することが可能になる。その具体例を図１４、図１５を用いて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
図１４（Ａ）は表示装置であり、筐体２２０１、支持台２２０２、表示部２２０３、スピーカー部２２０４、ビデオ入力端子２２０５などを含む。表示部２２０３は、薄膜トランジスタで画素を構成するものであり、薄膜トランジスタは実施の形態３と同様の方法で作製される。それにより、半導体膜にレーザの回折による縞が生じることなく結晶領域の面積を増やし、かつ結晶性不良領域の面積を少なくすることが可能となり、表示装置の生産性を向上させることができる。さらに、本発明は、大面積基板のレーザ照射処理を効率よく行うことができるため、表示装置の生産性を向上させることができる。よって、大画面の表示装置の生産コストの削減に寄与することができる。また、表示装置はメモリ、駆動回路部等を有していてもよく、本発明を適用して作製した半導体装置をメモリ、駆動回路部等に適用してもよい。なお表示装置として、液晶の電気光学効果を利用した液晶表示装置、エレクトロルミネセンス等の発光材料を用いた表示装置、電子源素子を用いた表示装置、場の印加により反射率が変化するコントラスト媒体（電子インクとも呼ばれる）を用いた表示装置など、薄膜トランジスタと各種表示媒体を組み合わせた様々なものが含まれる。利用形態として、コンピュータ用、テレビジョン用、電子書籍等の情報表示機器用、広告表示用若しくは案内表示用など全ての情報表示用機器が含まれる。
図１４（Ｂ）はコンピュータであり、筐体２２１１、表示部２２１２、キーボード２２１３、外部接続ポート２２１４、ポインティングデバイス２２１５などを含む。表示部２２１２やコンピュータに付随するＣＰＵ、メモリ、駆動回路部などに薄膜トランジスタを有する。本発明のレーザ照射装置を用いて作製された薄膜トランジスタを、表示部２２１２やコンピュータに付随するＣＰＵ、メモリ、駆動回路部などに用いることで、品質が向上し、品質のばらつきを少なくすることができる。
また、図１４（Ｃ）は携帯電話機であり、携帯端末の１つの代表例である。この携帯電話機は筐体２２２１、表示部２２２２、操作キー２２２３などを含む。表示部２２２２や携帯電話機に付随するＣＰＵ、メモリなどの機能回路部に薄膜トランジスタを有する。本発明のレーザ照射装置を用いて作製された薄膜トランジスタを、表示部２２２２や携帯電話機に付随するＣＰＵ、メモリなどの機能回路部に用いることで、品質が向上し、品質のばらつきを少なくすることができる。本発明のレーザ照射装置を用いて作製された半導体装置は、上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器に用いることができる。
また、図１４（Ｄ）、（Ｅ）はデジタルカメラである。なお、図１４（Ｅ）は、図１４（Ｄ）の裏側を示す図である。このデジタルカメラは、筐体２２３１、表示部２２３２、レンズ２２３３、操作キー２２３４、シャッター２２３５などを有する。表示部２２３２や表示部２２３２を制御する駆動回路部などに薄膜トランジスタを有する。本発明のレーザ照射装置を用いて作製された薄膜トランジスタを、表示部２２３２や表示部２２３２を制御する駆動回路部、及び他の回路などに用いることで、品質が向上し、品質のばらつきを少なくすることができる。
図１４（Ｆ）はデジタルビデオカメラである。このデジタルビデオカメラは、本体２２４１、表示部２２４２、筐体２２４３、外部接続ポート２２４４、リモコン受信部２２４５、受像部２２４６、バッテリー２２４７、音声入力部２２４８、操作キー２２４９、接眼部２２５０などを有する。表示部２２４２を制御する駆動回路部などに薄膜トランジスタを有する。本発明のレーザ照射装置を用いて作製された薄膜トランジスタを、表示部２２４２を制御する駆動回路部、及び他の回路などに用いることで、品質が向上し、品質のばらつきを少なくすることができる。
また、本発明のレーザ処理装置を用いて作製した薄膜トランジスタを薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。他の実施の形態で示した作製方法を用いることにより作製された薄膜集積回路および非接触型薄膜集積回路は、タグやメモリに用いることができる。
図１５（Ａ）は、パスポート２３０１に無線ＩＣタグ２３０２を貼り付けている状態を示している。また、パスポート２３０１に無線ＩＣタグ２３０２を埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを貼り付ける、または埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。
このほかに、無線ＩＣタグをメモリとして用いることも可能である。図１５（Ｂ）は、無線ＩＣタグ２３１１を野菜の包装に貼り付けるラベルに埋め込んだ例を示している。また、包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ２３１１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ＩＣタグ２３１１からの情報は、無線式のリーダ２３１２のアンテナ部２３１３で受信して読み取り、リーダ２３１２の表示部２３１４に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。
また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
さらに、顧客のプライバシー保護を考慮すると、以下に記す方法にすることも可能である。レジで会計をする段階で、（１）無線ＩＣタグに入力されているデータを暗証番号などでロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されているデータを破壊する、のいずれかを行う。そして、出口にチェック手段を設け、（１）〜（４）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ＩＣタグの情報を読み取られることを防止することができる。
なお、（４）の無線ＩＣタグに入力されているデータを破壊する方法をいくつか挙げることができる。例えば、（ａ）無線ＩＣタグが有する電子データの少なくとも一部に「０（オフ）」若しくは「１（オン）」、または「０」と「１」の両方を書き込んでデータのみを破壊する方法や、（ｂ）無線ＩＣタグに電流を過剰に流し、無線ＩＣタグが有する半導体素子の配線の一部を物理的に破壊する方法などを用いることができる。
以上に挙げた無線タグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、半導体膜の均一なレーザ処理が可能であるため、品質が良好でばらつきのない半導体装置を効率良く作製することができ、コストの低減に有効である。さらに、どの無線タグも品質が高く、性能のばらつきがない信頼性の高い無線タグを製作することができる。
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置をあらゆる分野の電子機器に用いることができる。
本発明のマーカー付き基板の作製過程の概要を示した図。 本発明のマーカー付き基板の作成過程の概要を示した図。 本発明のレーザ照射装置の構成を示した図。 本発明の露光装置の構成を示した図。 本発明のレーザ照射装置を用いたレーザ照射の様子を示した図。 本発明のレーザ照射装置を用いたレーザ照射の様子を示した図。 本発明のレーザ照射装置を用いたＴＦＴ作製過程の概要を示す図。 本発明のレーザ照射装置によるレーザ照射の様子を示す図。 本発明のレーザ照射装置を用いた半導体装置作製過程の概要を示す図。 本発明のレーザ照射装置を用いた半導体装置作製過程の概要を示す図。 本発明のレーザ照射装置を用いた半導体装置作製過程の概要を示す図。 本発明のレーザ照射装置を用いた半導体装置作製過程の概要を示す図。 本発明のレーザ照射装置を用いた半導体装置作製過程の概要を示す図。 本発明の半導体装置を用いた電子機器の概要を示す図 本発明の半導体装置を用いた物品の概要を示す図。
符号の説明
１００ 基板
１０１ 表面
１０２ 裏面
１０３ 窒化酸化珪素膜
１０４ 酸化窒化珪素膜
１０５ 半導体膜
１０６ マーカー形成膜
１０７ マーカー
１０８ マーカー
１０９ マーカー
１１０ マーカー
１１１ マーカー
１２０ マーカー
１３０ マーカー

Claims (25)

  1. 赤外光を透過する基板の一方の面に、マーカーとして機能する複数の開口部が設けられたマーカー形成膜を有し、
    前記複数の開口部は、赤外光で検出されるマーカー付き基板。
  2. 請求項１において、
    前記マーカー形成膜は、Ａｌ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｗ、Ｃｒ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｕ、Ｐｄ、Ｌｉ、Ｃｓ、Ｍｇ、Ｃａ、Ｓｒ、Ｔｉ、Ｒｈのいずれかのうち少なくとも１種を含む膜であるマーカー付き基板。
  3. 赤外光を透過する基板の内部に設けられた複数のマーカーを有し、
    前記マーカーは、赤外光で検出されるマーカー付き基板。
  4. 赤外光を透過する基板の一方の面にマーカー形成膜を形成し、
    前記マーカー形成膜にマーカーとして機能する開口部を形成するマーカー付き基板の作製方法。
  5. 赤外光を透過する基板にレーザビームを照射し、
    前記基板内部にマーカーを形成するマーカー付き基板の作製方法。
  6. レーザビームを射出するレーザ発振器と、
    マーカー付き基板を載置するステージと、
    前記レーザ発振器から射出されるレーザビームを線状に加工して前記ステージ上のマーカー付き基板に照射する光学系と、
    前記ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有するレーザ照射装置。
  7. 請求項６において、
    前記ステージは、赤外光透過材料で形成されているレーザ照射装置。
  8. レーザビームを射出するレーザ発振器と、
    マーカー付き基板を固定する吸着孔と、該マーカーと重なる領域に設けられた開口部と、を有するステージと、
    前記レーザ発振器から射出されるレーザビームを線状に加工して、前記ステージ上のマーカー付き基板に照射する光学系と、
    前記ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有するレーザ照射装置。
  9. 請求項６乃至請求項８のいずれか一項において、
    前記カメラの画像信号を元に、前記ステージを移動させる手段を有するレーザ照射装置。
  10. 請求項６乃至請求項９のいずれか一項において、
    前記レーザビームの光路上に配置され、前記レーザビームが照射されるときに開くシャッターを有するレーザ照射装置。
  11. 請求項６乃至請求項１０のいずれか一項において、
    前記カメラとして、第１のカメラと前記第１のカメラよりも倍率の高い第２のカメラとを有するレーザ照射装置。
  12. 光線を射出する光源と、
    マーカー付き基板を載置するステージと、
    前記光源から射出される光線を前記ステージ上のマーカー付き基板に照射する光学系と、
    前記ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有する露光装置。
  13. 請求項１２において、
    前記ステージは、赤外光透過材料で形成されている露光装置。
  14. 光線を射出する光源と、
    マーカー付き基板を固定する吸着孔と、該マーカーと重なる領域に設けられた開口部と、を有するステージと、
    前記光源から射出される光線を前記ステージ上のマーカー付き基板に照射する光学系と、
    前記ステージ上に載置されたマーカー付き基板のマーカーを検出するための、赤外光を検知するカメラと、を有する露光装置。
  15. 請求項１２乃至請求項１４のいずれか一項において、
    前記カメラの画像信号を元に、前記ステージを移動させる手段を有する露光装置。
  16. 請求項１２乃至請求項１５のいずれか一項において、
    前記光線の照射を制御するシャッターを有する露光装置。
  17. 請求項１２乃至請求項１６のいずれか一項において、
    前記カメラとして、第１のカメラと前記第１のカメラよりも倍率の高い第２のカメラとを有する露光装置。
  18. マーカー付き基板を、赤外光透過材料で形成されたステージ上に載置し、
    前記ステージ上に載置されたマーカー付き基板に設けられたマーカーを、赤外光を検知するカメラによって検出して、前記ステージの位置を制御し、
    レーザ発振器からレーザビームを射出し、
    前記レーザ発振器から射出されたレーザビームを光学系によって線状に加工して前記ステージに載置されたマーカー付き基板に照射するレーザ照射方法。
  19. マーカー付き基板を固定する吸着孔と、該マーカーと重なる領域に設けられた開口部と、を有するステージ上に、マーカー付き基板を載置し、
    前記ステージ上に載置されたマーカー付き基板に設けられたマーカーを、赤外光を検知するカメラによって検出して、前記ステージの位置を制御し、
    レーザ発振器からレーザビームを射出し、
    前記レーザ発振器から射出されたレーザビームを光学系によって線状に加工して前記ステージに載置されたマーカー付き基板に照射するレーザ照射方法。
  20. 請求項１８または請求項１９において、
    前記レーザビームを、照射時に開かれるシャッターを通過させるレーザ照射方法。
  21. 請求項１８乃至請求項２０のいずれか一項において、
    前記カメラとして、第１のカメラと、前記第１のカメラよりも倍率の高い第２のカメラとを順に用いるレーザ照射方法。
  22. マーカー付き基板を、赤外光透過材料で形成されたステージ上に載置し、
    前記ステージ上の前記マーカー付き基板に設けられたマーカーを、赤外光を検知するカメラによって検出して、前記ステージの位置を制御し、
    レーザ発振器からレーザビームを射出し、
    前記レーザ発振器から射出されたレーザビームを光学系によって線状に加工して前記マーカー付き基板に照射し、
    前記マーカー付き基板に設けられた半導体膜を結晶化する半導体装置の作製方法。
  23. マーカー付き基板を固定する吸着孔と、該マーカーと重なる領域に設けられた開口部と、を有するステージ上に、マーカー付き基板を載置し、
    前記ステージ上の前記マーカー付き基板に設けられたマーカーを、赤外光を検知するカメラによって検出して、前記ステージの位置を制御し、
    レーザ発振器からレーザビームを射出し、
    前記レーザ発振器から射出されたレーザビームを光学系によって線状に加工して前記マーカー付き基板に照射し、
    前記マーカー付き基板に設けられた半導体膜を結晶化する半導体装置の作製方法。
  24. 請求項２２または請求項２３において、
    前記マーカー付き基板は、マーカーを少なくとも２つ有し、
    前記２つのマーカーを結ぶ線分と前記レーザビームの走査方向とが平行になるように前記ステージの位置を制御する半導体装置の作製方法。
  25. 請求項２２乃至請求項２４のいずれか一項において、
    前記レーザビームの走査方向は、前記半導体膜をチャネル領域として用いたトランジスタのチャネル領域のキャリア移動方向と平行である半導体装置の作製方法。
JP2007300218A 2006-11-24 2007-11-20 半導体装置の作製方法 Expired - Fee Related JP5395348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007300218A JP5395348B2 (ja) 2006-11-24 2007-11-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006317496 2006-11-24
JP2006317496 2006-11-24
JP2007300218A JP5395348B2 (ja) 2006-11-24 2007-11-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008153638A true JP2008153638A (ja) 2008-07-03
JP2008153638A5 JP2008153638A5 (ja) 2010-10-21
JP5395348B2 JP5395348B2 (ja) 2014-01-22

Family

ID=39462678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300218A Expired - Fee Related JP5395348B2 (ja) 2006-11-24 2007-11-20 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8138058B2 (ja)
JP (1) JP5395348B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204485A (ja) * 2011-03-24 2012-10-22 Japan Steel Works Ltd:The レーザアニール装置
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
CN106374335A (zh) * 2016-10-31 2017-02-01 中国科学院上海光学精密机械研究所 集成电极电光调谐回音壁模式微腔的制备方法
KR20190110026A (ko) * 2018-03-19 2019-09-27 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2021036347A (ja) * 2020-12-04 2021-03-04 キヤノン株式会社 リソグラフィ装置、パターン形成方法及び物品の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171734B2 (en) * 2012-02-27 2019-01-01 Ovio Technologies, Inc. Rotatable imaging system
KR20140017086A (ko) * 2012-07-30 2014-02-11 삼성디스플레이 주식회사 집적회로 및 이를 포함하는 표시 장치
KR102227637B1 (ko) * 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
FR3073839B1 (fr) * 2017-11-23 2019-11-15 Saint-Gobain Glass France Systeme d’alignement d’un dispositif de traitement thermique et son fonctionnement
CN208795984U (zh) * 2018-10-23 2019-04-26 北京京东方光电科技有限公司 电子墨水屏的显示基板和显示装置
CN109362024A (zh) * 2018-12-25 2019-02-19 深圳市宇道机电技术有限公司 扬声器振膜贴附设备
JP7384836B2 (ja) 2019-01-18 2023-11-21 株式会社半導体エネルギー研究所 表示装置、表示システム
CN112114435B (zh) * 2019-06-19 2022-10-21 武汉光谷航天三江激光产业技术研究院有限公司 用于红外仪器与激光仪器光轴调节的目标装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197816A (ja) * 1982-05-14 1983-11-17 Nippon Telegr & Teleph Corp <Ntt> 薄膜結晶の製造方法
JPH02260419A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd レーザ照射方法
JPH04186725A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd レーザアニール装置及びアライメント法
JPH10163136A (ja) * 1996-12-04 1998-06-19 Unisia Jecs Corp シリコンウエハの加工方法
JPH11121517A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体素子搭載装置および搭載方法
JP2000276233A (ja) * 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2001274086A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜の製造方法
JP2003100653A (ja) * 2001-09-26 2003-04-04 Sharp Corp 加工装置および加工方法
JP2004221560A (ja) * 2002-12-25 2004-08-05 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001148600A (ja) 1999-11-22 2001-05-29 Matsushita Electric Ind Co Ltd マーク認識方法及び位置合わせ装置
WO2002071470A1 (en) * 2001-03-02 2002-09-12 Toray Engineering Co., Ltd. Chip mounting method and apparatus therefor
JP2002350800A (ja) 2001-05-30 2002-12-04 Matsushita Electric Ind Co Ltd 液晶パネルの製造方法
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
JP3980465B2 (ja) 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003224084A (ja) 2001-11-22 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体製造装置
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
CN1248287C (zh) 2001-11-30 2006-03-29 株式会社半导体能源研究所 半导体设备的制造方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
DE10353901A1 (de) * 2002-11-25 2004-06-09 Advanced LCD Technologies Development Center Co., Ltd., Yokohama Verfahren und Vorrichtung zur Bildung eines Substrats für Halbleiter oder dergleichen
US7223674B2 (en) * 2004-05-06 2007-05-29 Micron Technology, Inc. Methods for forming backside alignment markers useable in semiconductor lithography
KR101248964B1 (ko) * 2005-03-29 2013-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 반도체 소자의 제조 방법
TWI498626B (zh) 2005-11-15 2015-09-01 Semiconductor Energy Lab 液晶顯示裝置
KR101351474B1 (ko) * 2005-12-20 2014-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법, 및 반도체장치제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197816A (ja) * 1982-05-14 1983-11-17 Nippon Telegr & Teleph Corp <Ntt> 薄膜結晶の製造方法
JPH02260419A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd レーザ照射方法
JPH04186725A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd レーザアニール装置及びアライメント法
JPH10163136A (ja) * 1996-12-04 1998-06-19 Unisia Jecs Corp シリコンウエハの加工方法
JPH11121517A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体素子搭載装置および搭載方法
JP2000276233A (ja) * 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2001274086A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜の製造方法
JP2003100653A (ja) * 2001-09-26 2003-04-04 Sharp Corp 加工装置および加工方法
JP2004221560A (ja) * 2002-12-25 2004-08-05 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
JP2012204485A (ja) * 2011-03-24 2012-10-22 Japan Steel Works Ltd:The レーザアニール装置
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
CN106374335A (zh) * 2016-10-31 2017-02-01 中国科学院上海光学精密机械研究所 集成电极电光调谐回音壁模式微腔的制备方法
KR20190110026A (ko) * 2018-03-19 2019-09-27 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102186384B1 (ko) 2018-03-19 2020-12-03 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2021036347A (ja) * 2020-12-04 2021-03-04 キヤノン株式会社 リソグラフィ装置、パターン形成方法及び物品の製造方法
JP7071483B2 (ja) 2020-12-04 2022-05-19 キヤノン株式会社 リソグラフィ装置、パターン形成方法及び物品の製造方法

Also Published As

Publication number Publication date
JP5395348B2 (ja) 2014-01-22
US8138058B2 (en) 2012-03-20
US20080121819A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5395348B2 (ja) 半導体装置の作製方法
US8525070B2 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
KR101418730B1 (ko) 레이저 조사장치와 레이저 조사방법, 및 반도체장치의제조방법
US7352789B2 (en) Laser light irradiation apparatus and laser light irradiation method
US7706078B2 (en) Laser light irradiation apparatus and laser light irradiation method
JP5383113B2 (ja) 半導体装置の作製方法
KR20080072670A (ko) 반도체 장치 및 그 제조 방법
US20070063226A1 (en) Laser irradiation apparatus and laser irradiation method
US8835800B2 (en) Laser irradiation apparatus and method for manufacturing semiconductor device
JP2007258691A (ja) レーザ照射装置、レーザ照射方法、及び半導体装置の作製方法
EP2275222A1 (en) Laser irradiation apparatuses and methods using a beam expander with two lenses, the position of the latter with respect to the laser oscillator governed by an equation
JP5352040B2 (ja) 半導体装置の作製方法
JP4718863B2 (ja) 半導体装置及び半導体装置の作製方法
JP5116232B2 (ja) レーザ照射装置およびレーザ照射方法
JP5227499B2 (ja) レーザ照射装置
JP5089077B2 (ja) 半導体装置の作製方法
JP2006339630A (ja) レーザ照射装置、およびレーザ照射方法
JP5828933B2 (ja) 半導体製造装置
JP5388433B2 (ja) 半導体装置の作製方法
US8173977B2 (en) Laser irradiation apparatus and laser irradiation method
JP4801440B2 (ja) 半導体装置の作製方法
JP2007194605A (ja) レーザ照射装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130429

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131018

R150 Certificate of patent or registration of utility model

Ref document number: 5395348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees