CN103003928A - 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置 - Google Patents
薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置 Download PDFInfo
- Publication number
- CN103003928A CN103003928A CN2011800041275A CN201180004127A CN103003928A CN 103003928 A CN103003928 A CN 103003928A CN 2011800041275 A CN2011800041275 A CN 2011800041275A CN 201180004127 A CN201180004127 A CN 201180004127A CN 103003928 A CN103003928 A CN 103003928A
- Authority
- CN
- China
- Prior art keywords
- laser
- film
- thin film
- intensity
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 361
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 361
- 239000010703 silicon Substances 0.000 title claims abstract description 361
- 239000010409 thin film Substances 0.000 title claims abstract description 259
- 239000013078 crystal Substances 0.000 title claims abstract description 181
- 239000000758 substrate Substances 0.000 title claims abstract description 119
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims description 120
- 239000010408 film Substances 0.000 claims abstract description 361
- 238000009826 distribution Methods 0.000 claims abstract description 187
- 238000002425 crystallisation Methods 0.000 claims description 141
- 230000008025 crystallization Effects 0.000 claims description 141
- 230000015572 biosynthetic process Effects 0.000 claims description 67
- 239000002245 particle Substances 0.000 claims description 44
- 239000000126 substance Substances 0.000 claims description 37
- 210000004877 mucosa Anatomy 0.000 claims description 28
- 230000010355 oscillation Effects 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 20
- 239000012212 insulator Substances 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 41
- 239000012528 membrane Substances 0.000 description 22
- 238000001816 cooling Methods 0.000 description 18
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 230000001678 irradiating effect Effects 0.000 description 7
- 230000037452 priming Effects 0.000 description 7
- 230000001788 irregular Effects 0.000 description 6
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 6
- 230000007261 regionalization Effects 0.000 description 6
- JJLJMEJHUUYSSY-UHFFFAOYSA-L Copper hydroxide Chemical compound [OH-].[OH-].[Cu+2] JJLJMEJHUUYSSY-UHFFFAOYSA-L 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
- H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置,包括:准备基板(10)的工序;形成栅电极(11)的工序;形成栅极绝缘膜(12)的工序;形成源电极(19)和漏电极(20)的工序;形成硅薄膜(13)的工序;以及一边使激光对硅薄膜进行相对扫描,一边将激光照射到硅薄膜,使硅薄膜结晶化而形成结晶硅薄膜(15)的工序。激光为连续振荡型的激光,激光的强度分布在第一区域(R1)中为相对扫描方向的前方侧与后方侧对称的强度分布,在第二区域(R2)中为相对扫描方向的前方侧与后方侧非对称的强度分布。并且,在第二区域(R2)中,相对扫描方向的后方侧的激光强度分布的积分强度值(S2)大于相对扫描方向的前方侧的激光强度分布的积分强度值(S1)。
Description
技术领域
本发明涉及薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置。
背景技术
在有机EL(Electro Luminescence:电致发光)显示装置或者液晶显示装置等有源矩阵驱动型的显示装置中,使用了被称为薄膜晶体管(TFT:Thin Film Transistor)的薄膜半导体器件。
在这种显示装置中,薄膜晶体管呈阵列状配置而构成薄膜晶体管阵列装置,在各像素形成有用于驱动像素的薄膜晶体管(驱动晶体管)和用于选择像素的薄膜晶体管(开关晶体管)。
其中,在具备有机EL元件的自发光型有机EL显示装置中,对驱动晶体管与开关晶体管所要求的性能有所不同,驱动晶体管为了提高有机EL元件的驱动性能而被要求具有优异的导通特性,开关晶体管被要求具有优异的截止特性。
薄膜晶体管是在基板上形成了栅电极、半导体层(沟道层)、源电极以及漏电极的器件,通常使用硅薄膜来作为沟道层。硅薄膜大致分为非晶硅薄膜(无定形硅膜)和具有结晶性的硅薄膜(结晶硅薄膜)。
与将非晶硅薄膜作为沟道层的薄膜晶体管相比,将结晶硅薄膜作为沟道层的薄膜晶体管的载流子的迁移率大而导通特性优异。因此,已知使用结晶硅薄膜来作为驱动晶体管的沟道层,例如在专利文献1中公开了形成结晶硅薄膜的技术。
在专利文献1所公开的以往的结晶硅薄膜的形成方法中,将形成于基板上的无定形硅膜设定为预定温度,以预定的激光能量密度照射激光,由此使无定形硅膜多结晶化。
在先技术文献
专利文献1:日本特开平7-235490号公报
发明内容
发明要解决的问题
近年来,对更高速驱动且更高精细的显示器的期望提高,要求进一步提高薄膜晶体管的导通特性。对于提高薄膜晶体管的导通特性的手段之一,可举出增大结晶硅薄膜的结晶粒径的方法。在该情况下,认为要提高使非晶硅膜结晶化时的激光的最大强度。
然而,存在以下问题:当单纯地提高激光的最大强度时,需要相应地加大输出能量的激光,则投入能量变大,需要用于高输出的激光设备。
另外,在有机EL显示装置中,如上所述,对驱动晶体管与开关晶体管所要求的特性有所不同。因此,有时要求在同一画面内形成结晶状态不同的沟道层、在同一像素内形成具有不同特性的两种薄膜晶体管。
在该情况下,在使沟道层结晶化时,当要在驱动晶体管与开关晶体管中改变激光的输出状态而照射激光时,还存在以下问题:像素间的晶体管彼此产生特性偏差,激光设备变得复杂。
本发明是鉴于上述问题而完成的发明,目的在于提供一种能够不提高激光输出能量而使结晶硅薄膜的结晶粒径增大的薄膜半导体器件的制造方法、薄膜半导体阵列的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的制造装置。
用于解决问题的手段
为了达到上述目的,本发明所涉及的薄膜半导体器件的制造方法的一种方式包括:基板准备工序,准备基板;栅电极形成工序,在所述基板的上方形成栅电极;栅极绝缘膜形成工序,在所述基板的上方形成栅极绝缘膜;源漏电极形成工序,在所述基板的上方形成源电极和漏电极;硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,所述激光为连续振荡型的激光,在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值S1。
发明的效果
根据本发明所涉及的薄膜半导体器件的制造方法,能够不提高激光输出能量而使结晶硅薄膜的结晶粒径变大,因此能够不损失激光的投入能量而提高薄膜半导体器件的导通特性。
附图说明
图1是本发明的实施方式所涉及的结晶硅薄膜的形成方法中的各工序的剖视图。
图2A是表示本发明的结晶硅薄膜的形成方法中使用于硅薄膜结晶化工序的CW激光的强度分布(光束轮廓)的图。
图2B是表示图2A所示的CW激光的短轴方向的强度分布的图。
图3是表示本发明的实施方式所涉及的结晶硅薄膜形成装置的结构的图。
图4是本发明的实施方式所涉及的底栅型薄膜半导体器件的制造方法中的各工序的剖视图。
图5A是表示底栅型薄膜半导体器件的制造方法中使用具有半值宽度W1小于20μm的强度分布BP1的激光进行了结晶化时的结晶硅薄膜的表面状态的图。
图5B是表示底栅型薄膜半导体器件的制造方法中使用具有半值宽度W1为20μm以上的强度分布BP1的激光进行了结晶化时的结晶硅薄膜的表面状态的图。
图6是本发明的实施方式所涉及的顶栅型薄膜半导体器件的制造方法中的各工序的剖视图。
图7是示意表示本发明的实施方式所涉及的薄膜半导体阵列基板的俯视图。
图8是本发明的实施方式所涉及的薄膜半导体阵列基板的制造方法中的各工序的剖视图(图7的A-A’线的剖视图)。
图9是表示第一薄膜晶体管(扫描方向SD1)以及第二薄膜晶体管(扫描方向SD2)的非晶硅薄膜的表面温度与时间之间的关系的图。
图10A是表示第二薄膜晶体管(扫描方向SD2)的结晶硅薄膜的结晶状态的俯视图(a)以及剖视图(b)。
图10B是表示第一薄膜晶体管(扫描方向SD1)的结晶硅薄膜的结晶状态的俯视图(a)以及剖视图(b)。
图11是表示使图2A和图2B所示的CW激光的积分强度值S1和S2变化而形成了结晶硅薄膜时的积分强度值之比(S2/S1)与具有该结晶硅薄膜的薄膜晶体管的迁移率μ之间的关系的图。
图12A是表示短轴方向的激光强度分布BP1的图。
图12B是表示短轴方向的激光强度分布BP1的底摆扩展开始值与冷却时间之间的关系的图。
标号说明
10:基板;10S:表面;11:栅电极;11a:第一栅电极;11b:第二栅电极;12:栅极绝缘膜;13:硅薄膜;15、16:结晶硅薄膜;15a、16a:晶粒;15b、16b:结晶粒界;15c、16c:结晶粒径;15A:条纹不匀(条纹斑);17:接触层;18:源漏金属膜;19:源电极;19a:第一源电极;19b:第二源电极;20:漏电极;20a:第一漏电极;20b:第二漏电极;21:底涂层;22:LDD区域;23:钝化膜;100:结晶硅薄膜形成装置;110:基板保持单元;120:激光振荡单元;130:光学系统单元;131:均化器;132:聚光透镜;133:DOE透镜;140:控制单元;141:扫描控制单元;142:激光强度分布调整单元。
具体实施方式
本发明所涉及的薄膜半导体器件的制造方法的一种方式的特征在于,包括:基板准备工序,准备基板;栅电极形成工序,在所述基板的上方形成栅电极;栅极绝缘膜形成工序,在所述基板的上方形成栅极绝缘膜;源漏电极形成工序,在所述基板的上方形成源电极和漏电极;硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,所述激光为连续振荡型的激光,在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值S1。
由此,能够减慢对硅薄膜的冷却速度,因此能够不提高激光输出能量而使硅薄膜的结晶粒径变大。因而,能够不损失投入能量而实现导通特性优异的薄膜半导体器件。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中可以为,所述基板准备工序、所述栅电极形成工序、所述栅极绝缘膜形成工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序以及所述源漏电极形成工序按该顺序进行,在所述栅极绝缘膜形成工序中,所述栅极绝缘膜形成于所述栅电极上,在所述硅薄膜形成工序中,所述硅薄膜形成于所述栅电极的上方且所述栅极绝缘膜上,在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方。
或者,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中也可以为,所述基板准备工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序、所述源漏电极形成工序、所述栅极绝缘膜形成工序以及所述栅电极形成工序按该顺序进行,在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方,在所述栅极绝缘膜形成工序中,所述栅极绝缘膜连续地形成于所述源电极、所述漏电极以及所述源电极与所述漏电极之间的区域且所述结晶硅薄膜的上方,在所述栅电极形成工序中,所述栅电极形成于所述栅极绝缘膜的上方且所述源电极与所述漏电极之间的所述结晶硅薄膜的上方的区域。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中,优选所述激光的强度分布的半值宽度为20~50μm。
由此,能够不损失投入能量而形成没有条纹不匀的结晶硅薄膜。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中,优选所述积分强度值S1和所述积分强度值S2是在所述激光的强度分布中的相对于所述激光的强度分布的最大强度为3%以上且小于50%的范围中算出的值。
由此,能够延长硅薄膜的结晶化时的冷却时间。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中,优选所述积分强度值S1和所述积分强度值S2满足S2>1.5×S1。
由此,能够延长硅薄膜结晶化时的冷却时间,能够提高薄膜半导体器件的电子迁移率。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中,所述激光的强度分布可以成形为所述相对扫描方向为所述激光的强度分布的短轴方向。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中,与所述相对扫描方向正交的正交方向的所述激光的强度分布可以是平坦的。在此,优选所述激光的强度分布平坦的宽度为与所述相对扫描方向正交的正交方向的所述硅薄膜的形成宽度以上。
进一步,在本发明所涉及的薄膜半导体器件的制造方法的一种方式中,所述结晶硅薄膜可以包含结晶粒径为30~300nm的硅晶粒。进一步,所述结晶硅薄膜也可以全部由结晶粒径为30~300nm的硅晶粒形成。
另外,本发明所涉及的薄膜半导体阵列基板的制造方法的一种方式的特征在于,包括:基板准备工序,准备基板;栅电极形成工序,在所述基板的上方形成栅电极;栅极绝缘膜形成工序,在所述基板的上方形成栅极绝缘膜;源漏电极形成工序,在所述基扳的上方形成源电极和漏电极;硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,所述激光为连续振荡型的激光,在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的一侧与另一侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的一侧与另一侧非对称的强度分布,在所述第二区域中,所述相对扫描方向的另一侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的一侧的所述激光的强度分布的积分强度值S1,进行所述相对扫描以使得所述一侧成为所述相对扫描方向的前方侧,并且使所述激光的强度分布反转而进行所述相对扫描以使得所述另一侧成为所述相对扫描方向的前方侧。
由此,能够不改变激光的输出波形而形成结晶状态不同的结晶硅薄膜,能够容易地形成特性不同的薄膜半导体器件。
进一步,在本发明所涉及的薄膜半导体阵列基板的制造方法的一种方式中可以,所述基扳准备工序、所述栅电极形成工序、所述栅极绝缘膜形成工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序以及所述源漏电极形成工序按该顺序进行,在所述栅极绝缘膜形成工序中,所述栅极绝缘膜形成于所述栅电极上,在所述硅薄膜形成工序中,所述硅薄膜形成于所述栅电极的上方且所述栅极绝缘膜上,在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方。
或者,在本发明所涉及的薄膜半导体阵列基板的制造方法的一种方式中也可以为,所述基板准备工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序、所述源漏电极形成工序、所述栅极绝缘膜形成工序以及所述栅电极形成工序按该顺序进行,在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方,在所述栅极绝缘膜形成工序中,所述栅极绝缘膜连续地形成于所述源电极、所述漏电极以及所述源电极与所述漏电极之间的区域且所述结晶硅薄膜的上方,在所述栅电极形成工序中,所述栅电极形成于所述栅极绝缘膜的上方且所述源电极与所述漏电极之间的所述结晶硅薄膜的上方的区域。
进一步,在本发明所涉及的薄膜半导体阵列基板的制造方法的一种方式中,优选所述激光的强度分布的半值宽度为20~50μm。
由此,能够不损失投入能量而形成没有条纹不匀的结晶硅薄膜。
进一步,在本发明所涉及的薄膜半导体阵列基板的制造方法的一种方式中,优选所述积分强度值S1和所述积分强度值S2满足S2>1.5×S1。
由此,能够延长硅薄膜结晶化时的冷却时间。
另外,本发明所涉及的结晶硅薄膜的形成方法的一种方式的特征在于,包括:基板准备工序,准备基板;硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,所述激光为连续振荡型的激光,在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值。
由此,能够减慢对硅薄膜的冷却速度,因此能够不提高激光输出能量而使硅薄膜的结晶粒径变大。因而,能够不损失投入能量而形成结晶粒径大的结晶硅薄膜。
另外,本发明所涉及的结晶硅薄膜的形成装置的一种方式的特征在于,具备:基板保持单元,其用于保持形成有硅薄膜的基板;激光振荡单元,其振荡产生用于使所述硅薄膜结晶化的激光;光学系统单元,其用于使从所述激光振荡单元振荡产生的激光照射到所述硅薄膜的预定的区域;扫描控制单元,其用于对所述基板保持单元或者所述光学系统单元进行控制,以使得照射到所述硅薄膜的激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描;以及激光强度分布调整单元,其使所述激光成形为预定的强度分布,所述激光振荡单元振荡产生连续振荡型的激光,所述激光强度分布调整单元使所述激光成形为:在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,并且,在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值S1。
由此,能够不提高激光输出能量而形成结晶粒径大的结晶硅薄膜。
进一步,在本发明所涉及的结晶硅薄膜的形成装置的一种方式中,优选所述激光的强度分布的半值宽度为20~50μm。
由此,能够不损失投入能量而形成没有条纹不匀的结晶硅薄膜。
进一步,在本发明所涉及的结晶硅薄膜的形成装置的一种方式中,优选所述积分强度值S1和所述积分强度值S2满足S2>1.5×S1。
由此,能够延长硅薄膜结晶化时的冷却时间。
进一步,在本发明所涉及的结晶硅薄膜的形成装置的一种方式中可以具备激光反转机构,所述激光反转机构使所述激光的强度分布反转,以使得所述积分强度值S2成为所述相对扫描方向的前方侧,并且所述积分强度值S1成为所述相对扫描方向的后方侧。在该情况下,可以为所述光学系统单元具有所述激光反转机构,所述光学系统单元通过使所述激光正转输出或者反转输出,从而使所述激光的强度分布反转。或者,也可以为所述基板保持单元具有所述激光反转机构,所述基板保持单元通过使所述基板保持单元旋转,从而使所述激光的强度分布反转。。
(实施方式)
以下,参照附图来说明本发明所涉及的薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置。
(结晶硅薄膜的形成方法)
首先,使用图1、图2A以及图2B来说明本发明的实施方式所涉及的结晶硅薄膜的形成方法。图1是本发明的实施方式所涉及的结晶硅薄膜的形成方法中的各工序的剖视图。图2A是表示本发明的结晶硅薄膜的形成方法中使用于硅薄膜结晶化工序的CW激光的强度分布(光束轮廓)的图。图2B是表示图2A所示的CW激光的短轴方向的强度分布的图。在图2B中,将激光的最大强度设为1.0而对激光的强度进行了正规化。
以下,依次说明本实施方式所涉及的结晶硅薄膜的形成方法的各工序。如图1的(a)所示,首先,准备基板10(基板准备工序)。接着,如图1的(b)所示,在基板10的上方形成例如由无定形硅膜形成的非晶硅薄膜13(硅薄膜形成工序)。接着,如图1的(c)所示,通过对硅薄膜13照射激光,如图1的(d)所示,使硅薄膜13结晶化而形成结晶硅薄膜15(硅薄膜结晶化工序)。
在对硅薄膜照射激光时,激光在沿预定的相对扫描方向对硅薄膜13进行相对扫描的同时,一边进行照射。另外,本实施方式中使用的激光器为连续振荡型的激光器(CW激光器)。CW激光器与脉冲激光器不同,其连续地振荡产生激光。
更具体而言,如图2A所示,本实施方式中的激光在短轴(X轴)方向上的强度分布BP1为作为高斯分布的凸形状的分布,在与短轴方向正交的长轴(Y轴)方向上的光强度分布BP2为平顶状(top flat)的分布。
如图2B所示,在从激光的最大强度(Z=1.0)到最大强度1/2(Z=0.5)的强度的第一区域R1中,短轴方向上的激光强度分布BP1为以最大强度为中心而在短轴方向的一侧与另一侧对称的强度分布,在激光的最大强度1/2的强度以下的第二区域R2中,短轴方向上的激光强度分布BP1为在短轴方向的一侧与另一侧非对称的强度分布。
并且,如图2B所示,在作为非对称的强度分布区域的第二区域R2中,短轴方向上的激光强度分布形成为以最大强度为中心的另一侧的激光强度分布的积分强度值S2(朝右下斜线的阴影区域)大于以最大强度为中心的一侧的激光强度分布的积分强度值S1(朝右上斜线的阴影区域)。即,积分强度值S2与积分强度值S1为S2>S1。
在图2A和图2B中,W1表示激光的短轴方向上的强度分布BP1的半值宽度(FWHM:Full Width at Half Maximum)。另外,在图2A中,W2表示激光的长轴方向上的强度分布BP2的长轴方向的宽度(平坦宽度)。
这样构成的激光在照射到非晶硅薄膜时,将激光强度分布的短轴方向作为扫描方向(SD1或者SD2)对非晶硅薄膜相对地进行光束扫描。即,通过使激光和硅薄膜中的至少一方移动,使激光对硅薄膜进行相对扫描。并且,被照射了激光的非晶硅薄膜因由激光产生的热能而退火并结晶化,成为结晶硅薄膜。本实施方式中使用的激光器为CW激光器,因此对作为结晶化对象的非晶硅薄膜连续地照射激光。
另外,在本实施方式中,对非晶硅薄膜进行激光照射,使得扫描方向SD1和扫描方向SD2中的扫描方向SD1成为前方侧(热输入(供热)侧),扫描方向SD2成为后方侧(冷却侧)。即,进行激光的相对扫描,使得构成积分强度值S1的光强度分布成为相对扫描方向的前方侧,并且使得构成积分强度值S2的光强度分布成为相对扫描方向的后方侧。在图2A和图2B中,扫描方向SD1和扫描方向SD2表示相互反向的扫描方向。
以上,根据本实施方式所涉及的结晶硅薄膜的形成方法,使硅薄膜结晶化时的CW激光的强度分布构成为光束扫描方向的后方侧(冷却侧)的光强度分布的积分强度值S2大于光束扫描方向的前方侧(热输入侧)的光强度分布的积分强度值S1。即,本实施方式所涉及的激光强度分布为在热输入侧与冷却侧非对称的强度分布,构成为在冷却侧具有底摆拖长(裾ダレ)。
由此,与通过最大强度以及半值相同且具有在热输入侧与冷却侧对称的强度分布的激光进行激光照射的情况相比,能够减慢对硅薄膜的冷却速度,能够实质地增加向硅薄膜的热输入时间,因此能够不提高激光输出能量而使硅薄膜的结晶粒径增大。因而,能够不损失由半值宽度确定的投入能量而形成结晶粒径大的结晶硅薄膜。
接着,使用图3说明用于形成具有如图2A和图2B所示的光强度分布的激光来使硅薄膜结晶化的结晶硅薄膜形成装置100。图3是表示本发明的实施方式所涉及的结晶硅薄膜形成装置的结构的图。
如图3所示,本实施方式所涉及的结晶硅薄膜形成装置100是使用了CW激光的硅薄膜的结晶化装置,结晶硅薄膜形成装置100具备基板保持单元110、激光振荡单元120、光学系统单元130以及包括扫描控制单元141和激光强度分布调整单元142的控制单元140。
基板保持单元110是保持形成了作为结晶化对象的非晶硅薄膜的基板10的载置台。在作为激光LB的照射面的基板10的表面10S,作为非晶硅薄膜而例如形成有无定形硅膜(非晶硅膜)。
激光振荡单元120是振荡产生用于使硅薄膜结晶化的激光LB的激光源。在本实施方式中的激光振荡单元120设置有四个半导体激光器件,各半导体激光器件振荡产生某种具有左右对称的单峰状的光强度分布的激光。作为半导体激光器件,例如以10~100μsec的微秒级连续振荡产生例如405nm~632nm的波长带的蓝色激光或者绿色激光。
光学系统单元130包括多个光束成形透镜,构成为将从激光振荡单元120振荡产生的激光LB成形为预定的强度分布,并且使其照射到硅薄膜的预定区域。在本实施方式中,光学系统单元130由均化器131、聚光透镜132以及DOE(Diffractive Optical Element:衍射光学元件)透镜133构成。作为光束成形透镜,也可以分别设置成形长轴方向的光束轮廓的透镜以及成形短轴方向的光束轮廓的透镜。
在控制单元140中,扫描控制单元141对基板保持单元110或者光学系统单元130进行控制,使得照射到硅薄膜的激光LB对硅薄膜相对地进行光束扫描。如图3所示,本实施方式中的扫描控制单元141进行控制以使得将基板保持单元110移动到预定位置。
另外,激光强度分布调整单元142使激光LB成形为预定的强度分布。本实施方式中的激光强度分布调整单元142通过对构成光学系统单元130的透镜进行调整来使从激光振荡单元120振荡产生的激光LB成形,使其光束成形为具有如图2A和图2B所示的光强度分布的激光LB。
除此以外,结晶硅薄膜形成装置100也可以具备反射镜、聚光透镜等光学部件,还可以具备用于测量激光的光束轮廓的光束轮廓仪。通过光束轮廓仪来测量光束轮廓,能够根据其测量结果,通过激光强度分布调整单元142来调整光学系统单元130的透镜的位置等,以使得照射到硅薄膜的激光成为所期望的光强度分布。
(薄膜半导体器件的制造方法)
接着,说明本发明的实施方式所涉及的薄膜半导体器件的制造方法。本发明的实施方式所涉及的薄膜半导体器件的制造方法包括:准备基板的工序(基板准备工序);在基板的上方形成栅电极的工序(栅电极形成工序);在基板的上方形成栅极绝缘膜的工序(栅极绝缘膜形成工序);在基板的上方形成源电极和漏电极的工序(源漏电极形成工序);在基板的上方形成硅薄膜的工序(硅薄膜形成工序);以及通过照射激光来使形成于基板的硅薄膜结晶化而形成结晶硅薄膜的工序(硅薄膜结晶化工序)。
硅薄膜结晶化工序可以通过与上述的结晶硅薄膜的形成方法中的硅薄膜结晶化工序同样的方法来进行。通过硅薄膜结晶化工序得到的结晶硅薄膜成为薄膜半导体器件的沟道层。
薄膜半导体器件具有底栅型和顶栅型这两种构造。在底栅型薄膜半导体器件中,层结构从下方起依次为栅电极、栅极绝缘膜、沟道层(硅半导体膜)。另一方面,在顶栅型薄膜半导体器件中,层结构从下方起依次为沟道层、栅极绝缘膜、栅电极。以下,参照附图具体说明底栅型和顶栅型的各薄膜半导体器件的制造方法。
(底栅型薄膜半导体器件的制造方法)
首先,使用图4说明本发明的实施方式所涉及的底栅型薄膜半导体器件的制造方法。图4是本发明的实施方式所涉及的底栅型薄膜半导体器件的制造方法中的各工序的剖视图。
如图4的(a)所示,首先,准备基板10(基板准备工序)。作为基板10例如可以使用玻璃基板。之后,可以在基板10上形成底涂层,该底涂层由硅氧化膜或者硅氮化膜等绝缘膜形成。
接着,如图4的(b)所示,在基板10的上方对栅电极11进行图案形成(栅电极形成工序)。例如,在基板10的上方整个面,通过溅射来成膜钼钨(MoW)等的栅极金属膜,并实施光刻和湿式蚀刻,由此对栅极金属膜进行图案形成而形成预定形状的栅电极11。
接着,如图4的(c)所示,在基板10的上方形成栅极绝缘膜12(栅极绝缘膜形成工序)。例如,在基板10的上方整个面,通过等离子体CVD等来成膜由二氧化硅等绝缘膜形成的栅极绝缘膜12以覆盖栅电极11。
接着,如图4的(d)所示,在基板10的上方形成非晶硅薄膜13(硅薄膜形成工序)。例如,在栅极绝缘膜12上,通过等离子体CVD等形成无定形硅膜(非晶硅膜)来作为非晶硅薄膜13。
接着,如图4的(e)所示,在使激光对硅薄膜13进行相对扫描的同时,一边将激光照射到硅薄膜13的预定区域,由此使硅薄膜13结晶化而形成结晶硅薄膜15(硅薄膜结晶化工序)。该工序通过与上述的结晶硅薄膜的形成方法中的硅薄膜结晶化工序同样的方法来进行。
具体而言,以微秒级对硅薄膜13照射具有如图2A和图2B所示的光强度分布的CW激光。另外,朝向图4的纸面内侧方向进行激光扫描,进行激光照射,使得图2A和图2B所示出的扫描方向SD1和扫描方向SD2中的扫描方向SD1成为前方侧(热输入侧)、扫描方向SD2成为后方侧(冷却侧)。即,进行激光的相对扫描,使得相对扫描方向为激光的强度分布的短轴方向,并且使得构成积分强度值S1的光强度分布成为相对扫描方向的前方侧,且使得构成积分强度值S2的光强度分布成为相对扫描方向的后方侧。由此,被激光照射了的硅薄膜被加热而结晶化,成为结晶硅薄膜15。
之后,虽未图示,但通过实施光刻和湿式蚀刻,对非晶硅薄膜13和结晶硅薄膜15选择性地进行图案形成,由此将结晶硅薄膜15图案形成为岛状。
接着,如图4的(f)所示,通过等离子体CVD等来成膜无定形硅膜,对该无定形硅膜掺杂磷等杂质,形成成为接触层17的杂质掺杂的n+层。之后,如图4的(f)所示,在接触层17上,通过溅射来成膜例如MoW/Al/MoW的三层构造的源漏金属膜18。
接着,如图4的(g)所示,在基板10的上方形成源电极19和漏电极20(源漏电极形成工序)。例如,通过实施光刻和湿式蚀刻,对源漏金属膜18进行图案形成,由此形成相对的一对源电极19和漏电极20。
之后,在残留着对源漏金属膜18进行图案形成时的抗蚀剂的状态下,实施干式蚀刻,由此将接触层17分离而形成相对的一对接触层17。由此,如图4的(g)所示,能够制造底栅型薄膜半导体器件。
以上,根据本实施方式所涉及的底栅型薄膜半导体器件的制造方法,使成为沟道层的硅薄膜结晶化时的CW激光的强度分布构成为光束扫描方向的后方侧(冷却侧)的光强度分布的积分强度值S2大于光束扫描方向的前方侧(热输入侧)的光强度分布的积分强度值S1。即,本实施方式中的激光的强度分布为在热输入侧与冷却侧非对称的强度分布,构成为在冷却侧具有底摆拖长。
由此,与通过最大强度以及半值相同且具有在热输入侧与冷却侧对称的强度分布的激光进行激光照射的情况相比,能够减慢对硅薄膜的冷却速度,因此能够不提高激光输出能量而使硅薄膜的结晶粒径增大。因而,能够不损失投入能量而形成由结晶粒径大的结晶硅薄膜形成的沟道层,能够制造导通特性优异的薄膜半导体器件。
另外,在本实施方式所涉及的薄膜半导体器件的制造方法中,使用具有图2A和图2B所示的强度分布的激光,但优选使短轴方向上的激光强度分布BP1的半值宽度W1为20~50μm。使用图5A和图5B对这一点进行说明。
在此,图5A是表示在底栅型薄膜半导体器件的制造方法中使用具有半值宽度W1小于20μm的强度分布BP1的激光进行了结晶化时的结晶硅薄膜的表面状态的图。另外,图5B是表示使用具有半值宽度W1为20μm以上的强度分布BP1的激光进行了结晶化时的结晶硅薄膜的表面状态的图。在图5A和图5B中,将图2A和图2B所示的扫描方向SD1作为扫描方向而进行了激光照射,使得热输入侧为积分强度值S1、冷却侧为积分强度值S2。
如图5A所示,可知在使用具有半值宽度W1小于20μm的强度分布BP1的激光进行了结晶化的情况下,在结晶硅薄膜15的表面,产生在与扫描方向正交的方向上延伸的条纹不匀(条纹斑)15A。与此相对,如图5B所示,在使用具有半值宽度W1为20μm以上的强度分布BP1的激光进行了结晶化的情况下,能够在结晶硅薄膜15的表面不产生如上所述的条痕不匀而形成表面状态良好的结晶硅薄膜。
另外,可知:当激光强度分布BP1的半值宽度W1超过50μm时,激光的能量效率会降低。
因而,优选使短轴方向上的激光强度分布BP1的半值宽度W1为20~50μm。
另外,在本实施方式中的硅薄膜结晶化工序中,优选使Y轴方向上的激光强度分布BP2中的平坦宽度为硅薄膜13中的成为沟道层的部分的硅薄膜13的宽度(与相对扫描方向正交的方向的硅薄膜的形成宽度)以上。
另外,在硅薄膜结晶化工序中形成的结晶硅薄膜包含结晶粒径为30~300nm的硅晶粒。
在结晶化时的硅薄膜的温度处于被称为SPC(Solid PhaseCrystallization:固相结晶化)的无定形硅膜的熔点以下的温度范围(600℃~1100℃)的情况下,硅薄膜通过固相生长而结晶化,成为具有平均结晶粒径为25nm~35nm左右的结晶组织的结晶硅薄膜。
另外,在结晶化时的硅薄膜的温度处于被称为Ex(ExplosiveNucleation:爆发成核)的无定形硅膜的熔点以上且硅的熔点以下的温度范围(1100℃~1414℃)的情况下,硅薄膜经过过冷却液体状态而结晶化,成为具有平均结晶粒径为40nm~60nm左右的结晶组织的结晶硅薄膜。
另外,在结晶化时的硅薄膜的温度处于被称为熔融范围的硅的熔点以上的温度范围(1414℃以上)的情况下,硅薄膜通过熔融并冷却而结晶化,成为具有平均结晶粒径为60nm~1μm左右的结晶组织的作为多晶硅的结晶硅薄膜。
在本实施方式中的硅薄膜结晶化工序中,能够形成至少包含结晶粒径为30~300nm的硅晶粒的结晶硅薄膜。另外,在本实施方式中,也能够形成包含结晶粒径为30~300nm的硅晶粒的混晶的结晶硅薄膜,还能够形成如结晶粒径全部为30~300nm的结晶粒径的结晶硅薄膜。
(顶栅型薄膜半导体器件的制造方法)
接着,使用图6说明本发明的实施方式所涉及的顶栅型薄膜半导体器件的制造方法。图6是本发明的实施方式所涉及的顶栅型薄膜半导体器件的制造方法中的各工序的剖视图。
如图6的(a)所示,首先,准备基板10(基板准备工序)。作为基板10,例如可以使用玻璃基板。
接着,如图6的(b)所示,在基板10上形成底涂层21,该底涂层21由硅氧化膜或者硅氮化膜等绝缘膜形成。之后,如图6的(b)所示,在基板10的上方形成非晶硅薄膜13(硅薄膜形成工序)。例如在底涂层21上,通过等离子体CVD等来成膜无定形硅膜来作为非晶硅薄膜13。
接着,如图6的(c)所示,在使激光对硅薄膜13进行相对扫描的同时,一边将激光照射到硅薄膜13的预定区域,由此使硅薄膜13结晶化而形成结晶硅薄膜15(硅薄膜结晶化工序)。通过与上述结晶硅薄膜的形成方法中的硅薄膜结晶化工序同样的方法、即与如图4的(a)所示的底栅型薄膜半导体器件的制造方法中的硅薄膜结晶化工序同样的方法来进行该工序。
具体而言,以微秒级对硅薄膜13照射具有如图2A和图2B所示的光强度分布的CW激光。另外,朝向图6的纸面内侧方向进行激光扫描,进行激光照射以使得图2A和图2B示出的扫描方向SD1和扫描方向SD2中的扫描方向SD1成为前方侧(热输入侧)、扫描方向SD2成为后方侧(冷却侧)。即,进行激光的相对扫描,使得相对扫描方向为激光的强度分布的短轴方向,并且使得构成积分强度值S1的光强度分布成为相对扫描方向的前方侧,且使得构成积分强度值S2的光强度分布成为相对扫描方向的后方侧。由此,被激光照射了的硅薄膜被加热而结晶化,成为结晶硅薄膜15。
接着,如图6的(d)所示,通过实施光刻和湿式蚀刻,对非晶硅薄膜13和结晶硅薄膜15选择性地进行图案形成,由此将结晶硅薄膜15图案形成为岛状。
之后,如图6的(d)所示,在基板10的上方形成栅极绝缘膜12(栅极绝缘膜形成工序)。例如,覆盖结晶硅薄膜15而在基板10的上方整个面通过等离子体CVD等来成膜由二氧化硅等绝缘膜形成的栅极绝缘膜12。
接着,如图6的(e)所示,在基板10的上方,对栅电极11进行图案形成(栅电极形成工序)。例如,在基板10的上方整个面通过溅射来成膜钼钨(MoW)等的栅极金属膜,并对其实施光刻和湿式蚀刻,由此对栅极金属膜进行图案形成,在结晶硅薄膜15的上方隔着栅极绝缘膜12而形成预定形状的栅电极11。
接着,如图6的(f)所示,通过将栅电极11作为掩模来对结晶硅薄膜15的两端部轻掺杂(light dope)杂质,由此形成LDD(Lightly DopedDrain:轻掺杂漏极)区域22。
接着,如图6的(g)所示,在基板10的上方形成钝化膜23。例如,覆盖栅电极11和栅极绝缘膜12而在基板10的上方整个面通过等离子体CVD等成膜由二氧化硅等绝缘膜形成的钝化膜23。之后,如图6的(g)所示,在钝化膜23形成接触孔,使得使LDD区域22露出。
接着,如图6的(h)所示,在钝化膜23上形成一对栅电极19和漏电极20,使得填埋钝化膜23的接触孔。由此,如图6的(h)所示,能够制造顶栅型薄膜半导体器件。
以上,根据本实施方式所涉及的顶栅型薄膜半导体器件的制造方法,与上述底栅型薄膜半导体器件的制造方法同样地,使成为沟道层的硅薄膜结晶化时的CW激光的强度分布构成为:光束扫描方向的后方侧(冷却侧)的光强度分布的积分强度值S2大于光束扫描方向的前方侧(热输入侧)的光强度分布的积分强度值S1。
由此,与上述底栅型薄膜半导体器件的制造方法同样地,能够减慢对硅薄膜的冷却速度,因此能够不提高激光输出能量而增大硅薄膜的结晶粒径。因而,能够给不损失投入能量而形成由结晶粒径大的结晶硅薄膜形成的沟道层,能够制造导通特性优异的薄膜半导体器件。
在顶栅型薄膜半导体器件中,也与上述底栅型薄膜半导体器件的情况同样地,短轴方向上的激光强度分布BP1的半值宽度W1优选为20~50μm。另外,在顶栅型薄膜半导体器件中,在硅薄膜结晶化工序中,Y轴方向上的激光强度分布BP2中的平坦宽度也优选为硅薄膜13中成为沟道层的部分的硅薄膜13的宽度(与相对扫描方向正交的方向的硅薄膜的形成宽度)以上。另外,在底栅型薄膜半导体器件中,也能够形成至少包含结晶粒径为30~300nm的硅晶粒的结晶硅薄膜,还能够形成结晶粒径全部为30~300nm的结晶粒径的结晶硅薄膜。
(薄膜半导体阵列基板的制造方法)
接着,使用图7和图8说明本发明的实施方式所涉及的薄膜半导体阵列基板的制造方法。图7是示意表示本发明的实施方式所涉及的薄膜半导体阵列基板的俯视图。图8是本发明的实施方式所涉及的薄膜半导体阵列基板的制造方法中的各工序的剖视图,是图7的A-A’线处的剖视图。在本实施方式所涉及的薄膜半导体阵列基板的制造方法中,对形成底栅型薄膜半导体器件的情况进行说明,但也可以应用于顶栅型薄膜半导体器件。
如图7所示,本发明的实施方式所涉及的薄膜半导体阵列基板是形成有多个薄膜晶体管(薄膜半导体器件)的TFT阵列基板,具备呈矩阵状配置的多个像素。像素由在行方向上布置的栅极布线和在列方向上布置的源极布线来区划,在一个像素(单位像素)形成有驱动晶体管DTr和开关晶体管STr。在本实施方式中,在薄膜半导体阵列基板上形成有机EL元件,驱动晶体管DTr是用于驱动有机EL元件的薄膜晶体管,开关晶体管STr作为用于对从源极布线向该像素提供图像信号进行选择的薄膜晶体管来发挥功能。
在本实施方式所涉及的薄膜半导体阵列基板的制造方法中,如图8的(a)所示,首先,准备基板10(基板准备工序)。作为基板10,例如可以使用玻璃基板。如上所述,在基板10上可以形成底涂层。
接着,如图8的(b)所示,在基板10的上方,对驱动晶体管DTr的第一栅电极11a和开关晶体管STr的第二栅电极11b进行图案形成(栅电极形成工序)。例如,在基板10的上方整个面通过溅射来成膜钼钨(MoW)等的栅极金属膜,并对其实施光刻和湿式蚀刻,由此对栅极金属膜进行图案形成,形成预定形状的第一栅电极11a和第二栅电极11b。
接着,如图8的(c)所示,在基板10的上方形成栅极绝缘膜12(栅极绝缘膜形成工序)。例如,覆盖第一栅电极11a和第二栅电极11b而在基板10的上方整个面通过等离子体CVD等成膜由二氧化硅等绝缘膜形成的栅极绝缘膜12。
接着,如图8的(d)所示,在基板10的上方形成非晶硅薄膜13(硅薄膜形成工序)。例如,在栅极绝缘膜12上通过等离子体CVD等成膜无定形硅膜(非晶硅薄膜)。
接着,如图8的(e)所示,在使激光对硅薄膜13进行相对扫描的同时,一边将激光照射到与驱动晶体管DTr的沟道层对应的硅薄膜13的预定区域,由此使硅薄膜13结晶化而形成结晶硅薄膜(第一结晶硅薄膜)15(第一硅薄膜结晶化工序)。
具体而言,以微秒级对硅薄膜13照射具有如图2A和图2B所示的光强度分布的CW激光。另外,朝向图7的纸面内侧方向进行激光扫描,进行激光照射,使得图2A和图2B示出的扫描方向SD1和扫描方向SD2中的扫描方向SD1成为前方侧(热输入侧)、扫描方向SD2成为后方侧(冷却侧)。即,进行激光的相对扫描,使得相对扫描方向为激光的强度分布的短轴方向,并且使得构成积分强度值S1的光强度分布成为相对扫描方向的前方侧,且使得构成积分强度值S2的光强度分布成为相对扫描方向的后方侧。
并且,如图7所示,在本实施方式中,从作为基板的行方向的一端的激光的扫描开始端到作为基扳的行方向的另一端的扫描终端,沿着行方向进行激光照射。由此,被激光照射了的部分的硅薄膜被依次加热而结晶化,形成带状的结晶硅薄膜15。
接着,如图8的(f)所示,向与开关晶体管STr的沟道层对应的硅薄膜13的预定区域照射激光,由此使硅薄膜13结晶化而形成结晶硅薄膜(第二结晶硅膜)16(第二硅薄膜结晶化工序)。在本实施方式中,使相对于扫描方向的激光的强度分布反转,使得扫描方向的冷却侧的激光强度分布的积分强度值大于扫描方向的热输入侧的激光强度分布的积分强度值。
具体而言,使用具有如图2A和图2B所示的光强度分布的CW激光来进行激光照射,但进行激光照射以使得朝向图8的纸面外侧方向进行激光扫描,使得扫描方向SD1和扫描方向SD2中的扫描方向SD2成为前方侧(热输入侧)、扫描方向SD1成为后方侧(冷却侧)。即,进行激光的相对扫描,使得相对扫描方向为激光强度分布的短轴方向,并且使得构成积分强度值S2的光强度分布成为相对扫描方向的前方侧,且使得构成积分强度值S1的光强度分布成为相对扫描方向的后方侧。
并且,如图7所示,在本实施方式中,如上所述,将激光照射进行到作为基板的行方向的另一端的扫描终端之后,接着,将该扫描终端作为新的扫描开始端而进行扫描,从作为基扳的行方向的另一端的激光扫描开始端到作为基板的行方向的一端的扫描终端,沿着行方向进行激光照射。由此,被激光照射了的硅薄膜被依次加热而结晶化,形成带状的结晶硅薄膜16。
之后,如图7所示,通过在列方向上交替地反复进行第一硅薄膜结晶化工序和第二硅薄膜结晶化工序,形成与基板上的全部像素中的沟道层对应的结晶硅薄膜,所述第一硅薄膜结晶化工序是从基板的行方向的一端到另一端进行的激光扫描,所述第二硅薄膜结晶化工序是从基板的行方向的另一端到一端进行的激光扫描。
之后,虽未图示,但通过实施光刻和湿式蚀刻,对非晶硅薄膜13和结晶硅薄膜15及16选择性地进行图案形成,由此在各像素中将结晶硅薄膜15和16图案形成为岛状。
接着,如图8的(g)所示,通过等离子体CVD等成膜无定形硅膜,对该无定形硅膜掺杂磷等杂质,形成成为接触层17的杂质掺杂的n+层。之后,如图8的(g)所示,在接触层17上,通过溅射来成膜例如MoW/Al/MoW的三层构造的源漏金属膜18。
接着,如图8的(h)所示,在基板10的上方形成一对第一源电极19a和第一漏电极20a、以及一对第二源电极19b和第二漏电极20b(源漏电极形成工序)。例如,通过实施光刻和湿式蚀刻,对源漏金属膜18进行图案形成,由此形成第一源电极19a和第一漏电极20a、以及第二源电极19b和第二漏电极20b。
之后,通过在残留着对源漏金属膜18进行图案形成时的抗蚀剂的状态下实施干式蚀刻,从而将接触层17分离而形成相对的一对接触层17。由此,能够制造具备驱动晶体管DTr和开关晶体管STr的本发明的实施方式所涉及的薄膜半导体阵列基板。
以上,根据本实施方式所涉及的薄膜半导体阵列基板的制造方法,使成为驱动晶体管DTr的沟道层的硅薄膜结晶化时的CW激光的强度分布构成为光束扫描方向的后方侧(冷却侧)的光强度分布的积分强度值S2大于光束扫描方向的前方侧(热输入侧)的光强度分布的积分强度值S1。即,为在热输入侧和冷却侧非对称的强度分布,构成为在冷却侧具有底摆拖长。
另一方面,使成为开关晶体管STr的沟道层的硅薄膜结晶化时的CW激光的强度分布为与驱动晶体管DTr中的硅薄膜结晶化时的CW激光相同的光强度分布,但使光束扫描方向反转而构成为光束扫描方向的前方侧(热输入侧)的光强度分布的积分强度值S2大于光束扫描方向的后方侧(冷却侧)的光强度分布的积分强度值S1。即,构成为在热输入侧具有底摆拖长。
这样,在本实施方式中,对于与驱动晶体管DTr对应的硅薄膜,在图2A和图2B示出的扫描方向SD1的方向上扫描激光,对于与开关晶体管STr对应的硅薄膜,在图2A和图2B示出的扫描方向SD2的方向上扫描激光。由此,针对与驱动晶体管DTr对应的硅薄膜,能够减慢冷却速度而增大结晶硅薄膜15的结晶粒径。另一方面,针对与开关晶体管STr对应的硅薄膜,冷却速度不变慢,因此能够使结晶硅薄膜16的结晶粒径小于结晶硅薄膜15。
以上,根据本实施方式所涉及的薄膜半导体阵列基板的制造方法,通过使用具有图2A和图2B示出的强度分布的CW激光来调整扫描方向,能够不改变激光的输出波形而容易地形成结晶状态(结晶粒径)不同的结晶硅薄膜。因而,能够容易地制造具备TFT特性不同的薄膜半导体器件的薄膜半导体阵列基板。
另外,在本实施方式所涉及的薄膜半导体阵列基板的制造方法中,能够使用图3示出的结晶硅薄膜形成装置100来进行光束扫描方向的反转。在该情况下,虽未图示,但结晶硅薄膜形成装置100具备激光反转机构,该激光反转机构使激光扫描方向反转以使得相对于硅薄膜的激光强度分布反转。
例如,可以构成为图3示出的光学系统单元130具有激光反转机构。在该情况下,光学系统单元130构成为能够使激光进行正转输出或者反转输出,通过光学系统单元130使激光正转输出或者反转输出,由此能够使激光的强度分布反转。
另外,也可以构成为图3示出的基板保持单元具有激光反转机构。在该情况下,在基板保持单元110设置有能够将朝向变更180度的驱动机构,通过使基板保持单元110旋转180度,能够使激光的强度分布反转。
接着,制作出使用具有图2A和图2B示出的强度分布的CW激光使激光的扫描方向相反而形成了结晶硅薄膜的情况下的第一薄膜晶体管和第二薄膜晶体管,对该第一薄膜晶体管和第二薄膜晶体管进行说明。在此,第一薄膜晶体管具有结晶硅薄膜15,该结晶硅薄膜15是沿图2A和图2B中的扫描方向SD1进行扫描以使得在冷却侧具有底摆拖长(积分强度值S2)而结晶化了的薄膜。另外,第二薄膜晶体管具有结晶硅薄膜16,该结晶硅薄膜16是沿扫描方向SD2进行扫描以使得在热输入侧具有底摆拖长而结晶化了的薄膜。即,第一薄膜晶体管和第二薄膜晶体管可以分别与上述的驱动晶体管DTr和开关晶体管STr对应。
首先,使用图9说明在第一薄膜晶体管和第二薄膜晶体管中使非晶硅薄膜结晶化时的表面温度与时间之间的关系。图9是表示第一薄膜晶体管(扫描方向SD1)以及第二薄膜晶体管(扫描方向SD2)的非晶硅薄膜的表面温度与时间之间的关系的图。
如图9所示,可知具有进行扫描以使得在冷却侧具有底摆拖长而结晶化了的结晶硅薄膜的第一薄膜晶体管相对于具有沿相反方向进行扫描而结晶化的结晶硅薄膜的第二薄膜晶体管,能够减慢冷却速度。由此,认为第一薄膜晶体管的结晶硅薄膜的结晶粒径大于第二薄膜晶体管的结晶硅薄膜的结晶粒径。
另外,使用图10A和图10B对第一薄膜晶体管和第二薄膜晶体管中的结晶硅薄膜的结晶状态进行说明。图10A是表示第二薄膜晶体管(扫描方向SD2)的结晶硅薄膜的结晶状态的俯视图(a)以及剖视图(b)。图10B是表示第一薄膜晶体管(扫描方向SD1)的结晶硅薄膜的结晶状态的俯视图(a)以及剖视图(b)。
如图10A所示,第二薄膜晶体管中的结晶硅薄膜16由结晶粒径16c的多个晶粒(结晶粒子)16a构成,晶粒16a的边界形成结晶粒界16b。同样地,如图10B所示,第一薄膜晶体管中的结晶硅薄膜15由结晶粒径15c的多个晶粒(结晶粒子)15a构成,晶粒15a的边界形成结晶粒界15b。
在此,在电子(e)通过多个晶粒15a(16a)的情况下,会通过存在于晶粒间的结晶粒界15b(16b),结晶粒界15b(16b)的数量与晶粒15a(16a)的数量成比例。结晶界面15b(16b)为结晶缺陷,因此在结粒界15b(16b)处容易捕获电子(e)。因而,结晶粒径15c(16c)越大则结晶粒界15b(16b)的数量越少,捕获电子(e)的概率减小,电子(e)的迁移率提高。
在此,无定形硅膜结晶生长时的机理是生成结晶核,通过从该结晶核开始的结晶生长来进行结晶生长。即,在硅薄膜的固相生长中,随着活性化能量(自由能量)的增加,在无定形硅膜中形成结晶核,从该结晶核生长结晶。此时,可以使用硅结晶核生成的活性化能量En以及结晶生长速度的活性化能量Eg通过以下式来表示结晶粒径g。其中,k为波尔兹曼系数,T为绝对温度。
g∝exp[(En-Eg)/3kT]
因而,当降低热处理温度时,结晶粒径g变大,热处理时间增加较大,因此认为随着热处理时间的增加而结晶粒径g变大。因而,通过熔融硅的冷却时间的增加,能够增大结晶粒径g,由此,结晶粒界减少,能够提高电子的迁移率。
因而,如图10A和图10B所示,与第一薄膜晶体管中的结晶硅薄膜16相比,第二薄膜晶体管中的结晶硅薄膜15的结晶粒界较少,结晶粒径较小,因此与如图10A所示的电子(e)在第一薄膜晶体管的结晶硅薄膜16中移动的情况相比,如图10B所示的电子(e)在第二薄膜晶体管的结晶硅薄膜15中移动的情况下的电子(e)的迁移率变大。
求出实际制作的第一薄膜晶体管和第二薄膜晶体管的电子迁移率可知:第一薄膜晶体管的迁移率μ为28.7(cm2/V·sec),第二薄膜晶体管的迁移率μ为23.7(cm2/V·sec),第一薄膜晶体管的迁移率大于第二薄膜晶体管。需说明的是,使激光的输出为80(kW/cm2),使激光的扫描速度为380(mm/s)。
接着,使用图11对图2A和图2B示出的CW激光的积分强度值S1及S2与具有结晶硅薄膜15(扫描方向SD1)的薄膜晶体管的迁移率μ之间的关系进行说明。图11是表示使图2A和图2B示出的CW激光的积分强度值S1和S2变化而形成了结晶硅薄膜时的积分强度值之比(S2/S1)与具有该结晶硅薄膜的薄膜晶体管的迁移率μ之间的关系的图。在图11中,以使用光强度分布对称的情况下的激光(积分强度值S2/S1=1.00)来进行了形成时的薄膜晶体管的迁移率μ为基准(1.00)。
如图11所示,为了延长硅薄膜结晶化时的冷却时间而增大迁移率μ,优选为S2/S1>1.50、即使积分强度值S1和积分强度值S2为S2>1.50×S1。通过设为S2>1.50×S1,能够使迁移率μ明显增加。
接着,使用图12A和图12B对图2A和图2B示出的CW激光的区域R2中的底摆扩展开始值与冷却时间之间的关系进行说明。图12A是表示短轴方向的激光强度分布BP1的图,示出了表示非对称的强度分布的开始位置的底摆扩展开始值X(%)以及热输入侧与冷却侧的底摆扩展距离的差d2(μm)。另外,图12B是表示短轴方向的激光强度分布BP1中的底摆扩展开始值X(%)与冷却时间(sec)之间的关系的图。在图12B中分别示出了d2=20μm的情况和d2=40μm的情况下的关系。
如图12B所示,为了使硅薄膜结晶化时的冷却时间提高10%,需要使底摆扩展开始值X为3.0%以上。另外,为了使由半值宽度W1确定的投入能量(能量密度)相同,需要使底摆扩展开始值X为50.0%以下。因而,优选使冷却侧的底摆扩展开始值(%)为3.0%~50%。
以上,根据实施方式说明了本发明所涉及的薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置,但本发明不限于上述实施方式。
例如,通过本实施方式制造的薄膜半导体器件或者薄膜半导体阵列基板可以使用于有机EL显示装置或者液晶显示装置等显示装置。另外,该显示装置可以作为平板显示器来加以利用,可以应用于电视机、个人计算机或者移动电话等电子设备。
另外,通过本实施方式制造的结晶硅薄膜不仅可以使用于薄膜半导体器件,也可以使用于太阳电池或者传感器等电子器件。
除此以外,对各实施方式实施本领域技术人员能够想到的各种变形而得到的方式、在不脱离本发明的宗旨的范围内任意组合各实施方式中的构成要素和功能而实现的方式也包含在本发明中。
产业上的可利用性
本发明所涉及的结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置在薄膜晶体管、太阳电池或者传感器等具有结晶硅薄膜的电子器件中是有用的。另外,本发明所涉及的薄膜半导体器件的制造方法以及薄膜半导体阵列基板的制造方法能够广泛利用于个人计算机或者移动电话等电气设备等中。
Claims (23)
1.一种薄膜半导体器件的制造方法,包括:
基板准备工序,准备基板;
栅电极形成工序,在所述基板的上方形成栅电极;
栅极绝缘膜形成工序,在所述基板的上方形成栅极绝缘膜;
源漏电极形成工序,在所述基板的上方形成源电极和漏电极;
硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及
硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,
所述激光为连续振荡型的激光,
在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,
在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值S1。
2.根据权利要求1所述的薄膜半导体器件的制造方法,
所述基板准备工序、所述栅电极形成工序、所述栅极绝缘膜形成工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序以及所述源漏电极形成工序按该顺序进行,
在所述栅极绝缘膜形成工序中,所述栅极绝缘膜形成于所述栅电极上,
在所述硅薄膜形成工序中,所述硅薄膜形成于所述栅电极的上方且所述栅极绝缘膜上,
在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方。
3.根据权利要求1所述的薄膜半导体器件的制造方法,
所述基扳准备工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序、所述源漏电极形成工序、所述栅极绝缘膜形成工序以及所述栅电极形成工序按该顺序进行,
在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方,
在所述栅极绝缘膜形成工序中,所述栅极绝缘膜连续地形成于所述源电极、所述漏电极以及所述源电极与所述漏电极之间的区域且所述结晶硅薄膜的上方,
在所述栅电极形成工序中,所述栅电极形成于所述栅极绝缘膜的上方且所述源电极与所述漏电极之间的所述结晶硅薄膜的上方的区域。
4.根据权利要求1~3中的任一项所述的薄膜半导体器件的制造方法,
所述激光的强度分布的半值宽度为20~50μm。
5.根据权利要求1~4中的任一项所述的薄膜半导体器件的制造方法,
所述积分强度值S1和所述积分强度值S2是在所述激光的强度分布中的相对于所述激光的强度分布的最大强度为3%以上且小于50%的范围中算出的值。
6.根据权利要求1~5中的任一项所述的薄膜半导体器件的制造方法,
所述积分强度值S1和所述积分强度值S2满足S2>1.5×S1。
7.根据权利要求1~6中的任一项所述的薄膜半导体器件的制造方法,
所述激光的强度分布成形为所述相对扫描方向为所述激光的强度分布的短轴方向。
8.根据权利要求1~7中的任一项所述的薄膜半导体器件的制造方法,
与所述相对扫描方向正交的正交方向的所述激光的强度分布平坦。
9.根据权利要求8所述的薄膜半导体器件的制造方法,
所述激光的强度分布平坦的宽度为与所述相对扫描方向正交的正交方向的所述硅薄膜的形成宽度以上。
10.根据权利要求1~9中的任一项所述的薄膜半导体器件的制造方法,
所述结晶硅薄膜包含结晶粒径为30~300nm的硅晶粒。
11.根据权利要求10所述的薄膜半导体器件的制造方法,
所述结晶硅薄膜全部由结晶粒径为30~300nm的硅晶粒形成。
12.一种薄膜半导体阵列基板的制造方法,包括:
基板准备工序,准备基板;
栅电极形成工序,在所述基板的上方形成栅电极;
栅极绝缘膜形成工序,在所述基板的上方形成栅极绝缘膜;
源漏电极形成工序,在所述基板的上方形成源电极和漏电极;
硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及
硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,
所述激光为连续振荡型的激光,
在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的一侧与另一侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的一侧与另一侧非对称的强度分布,
在所述第二区域中,所述相对扫描方向的另一侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的一侧的所述激光的强度分布的积分强度值S1,
进行所述相对扫描以使得所述一侧成为所述相对扫描方向的前方侧,并且使所述激光的强度分布反转而进行所述相对扫描以使得所述另一侧成为所述相对扫描方向的前方侧。
13.根据权利要求12所述的薄膜半导体阵列基板的制造方法,
所述基板准备工序、所述栅电极形成工序、所述栅极绝缘膜形成工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序以及所述源漏电极形成工序按该顺序进行,
在所述栅极绝缘膜形成工序中,所述栅极绝缘膜形成于所述栅电极上,
在所述硅薄膜形成工序中,所述硅薄膜形成于所述栅电极的上方且所述栅极绝缘膜上,
在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方。
14.根据权利要求13所述的薄膜半导体阵列基板的制造方法,
所述基板准备工序、所述硅薄膜形成工序、所述硅薄膜结晶化工序、所述源漏电极形成工序、所述栅极绝缘膜形成工序以及所述栅电极形成工序按该顺序进行,
在所述源漏电极形成工序中,所述源电极和所述漏电极形成于所述结晶硅薄膜的上方,
在所述栅极绝缘膜形成工序中,所述栅极绝缘膜连续地形成于所述源电极、所述漏电极以及所述源电极与所述漏电极之间的区域且所述结晶硅薄膜的上方,
在所述栅电极形成工序中,所述栅电极形成于所述栅极绝缘膜的上方且所述源电极与所述漏电极之间的所述结晶硅薄膜的上方的区域。
15.根据权利要求12~14中的任一项所述的薄膜半导体阵列基板的制造方法,
所述激光的强度分布的半值宽度为20~50μm。
16.根据权利要求12~15中的任一项所述的薄膜半导体阵列基板的制造方法,
所述积分强度值S1和所述积分强度值S2满足S2>1.5×S1。
17.一种结晶硅薄膜的形成方法,包括:
基板准备工序,准备基板;
硅薄膜形成工序,在所述基板的上方形成硅薄膜;以及
硅薄膜结晶化工序,在使激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描的同时,将所述激光照射到所述硅薄膜,使所述硅薄膜结晶化而形成结晶硅薄膜,
所述激光为连续振荡型的激光,
在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,
在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值。
18.一种结晶硅薄膜的形成装置,具备:
基板保持单元,其用于保持形成有硅薄膜的基板;
激光振荡单元,其振荡产生用于使所述硅薄膜结晶化的激光;
光学系统单元,其用于使从所述激光振荡单元振荡产生的激光照射到所述硅薄膜的预定的区域;
扫描控制单元,其用于对所述基板保持单元或者所述光学系统单元进行控制,以使得照射到所述硅薄膜的激光沿预定的相对扫描方向对所述硅薄膜进行相对扫描;以及
激光强度分布调整单元,其使所述激光成形为预定的强度分布,
所述激光振荡单元振荡产生连续振荡型的激光,
所述激光强度分布调整单元使所述激光成形为:在从所述激光的最大强度到所述最大强度的1/2强度的第一区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧对称的强度分布,在所述激光的最大强度的1/2强度以下的第二区域中,所述激光的强度分布为以所述最大强度为中心而所述相对扫描方向的前方侧与后方侧非对称的强度分布,并且,在所述第二区域中,所述相对扫描方向的后方侧的所述激光的强度分布的积分强度值S2大于所述相对扫描方向的前方侧的所述激光的强度分布的积分强度值S1。
19.根据权利要求18所述的结晶硅薄膜的形成装置,
所述激光的强度分布的半值宽度为20~50μm。
20.根据权利要求18或者19所述的结晶硅薄膜的形成装置,
所述积分强度值S1和所述积分强度值S2满足S2>1.5×S1。
21.根据权利要求18~20中的任一项所述的结晶硅薄膜的形成装置,
还具备激光反转机构,所述激光反转机构使所述激光的强度分布反转,以使得所述积分强度值S2成为所述相对扫描方向的前方侧,并且所述积分强度值S1成为所述相对扫描方向的后方侧。
22.根据权利要求21所述的结晶硅薄膜的形成装置,
所述光学系统单元具有所述激光反转机构,
所述光学系统单元通过使所述激光正转输出或者反转输出,从而使所述激光的强度分布反转。
23.根据权利要求21所述的结晶硅薄膜的形成装置,
所述基板保持单元具有所述激光反转机构,
所述基板保持单元通过使所述基板保持单元旋转,从而使所述激光的强度分布反转。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/003109 WO2012164626A1 (ja) | 2011-06-02 | 2011-06-02 | 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103003928A true CN103003928A (zh) | 2013-03-27 |
Family
ID=47258518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011800041275A Pending CN103003928A (zh) | 2011-06-02 | 2011-06-02 | 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8735233B2 (zh) |
JP (1) | JPWO2012164626A1 (zh) |
KR (1) | KR20140018081A (zh) |
CN (1) | CN103003928A (zh) |
WO (1) | WO2012164626A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012127769A1 (ja) | 2011-03-22 | 2012-09-27 | パナソニック株式会社 | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 |
WO2013031198A1 (ja) | 2011-08-30 | 2013-03-07 | パナソニック株式会社 | 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板 |
WO2013051221A1 (ja) * | 2011-10-03 | 2013-04-11 | パナソニック株式会社 | 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法 |
JP6040438B2 (ja) | 2011-11-09 | 2016-12-07 | 株式会社Joled | 薄膜形成基板及び薄膜形成方法 |
KR102235601B1 (ko) * | 2014-05-29 | 2021-04-05 | 삼성디스플레이 주식회사 | 박막트랜지스터의 활성층 결정화 장치 및 그것을 이용한 결정화 방법 |
JPWO2017145330A1 (ja) * | 2016-02-25 | 2019-01-31 | 株式会社島津製作所 | レーザ加工装置 |
JP6985711B2 (ja) * | 2017-02-28 | 2021-12-22 | 国立大学法人 筑波大学 | 半導体装置の製造方法 |
US20200238441A1 (en) * | 2017-10-13 | 2020-07-30 | The Trustees Of Columbia University In The City Of New York | Systems and methods for spot beam and line beam crystallization |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4679184A (en) * | 1984-06-08 | 1987-07-07 | Matsushita Electric Industrial Co., Ltd. | Optical recording and reproducing apparatus having erasing beam spot with asymmetrical intensity distribution |
JP3227980B2 (ja) | 1994-02-23 | 2001-11-12 | ソニー株式会社 | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 |
KR100299292B1 (ko) | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | 다결정실리콘박막형성방법및그표면처리장치 |
US6863733B1 (en) * | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
JP2003023114A (ja) * | 2001-07-05 | 2003-01-24 | Fujitsu Ltd | 半導体集積回路装置およびその製造方法 |
US7405114B2 (en) | 2002-10-16 | 2008-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method of manufacturing semiconductor device |
JP4467940B2 (ja) * | 2002-10-16 | 2010-05-26 | 株式会社半導体エネルギー研究所 | レーザ照射装置及び前記レーザ照射装置を用いた半導体装置の作製方法 |
JP2004260144A (ja) * | 2003-02-06 | 2004-09-16 | Mitsubishi Electric Corp | レーザアニーリング方法および装置 |
WO2005020244A1 (en) * | 2003-08-22 | 2005-03-03 | Secretary, Department Of Atomic Energy | Apparatus and method for transport of microscopic object(s) |
KR100601950B1 (ko) * | 2004-04-08 | 2006-07-14 | 삼성전자주식회사 | 전자소자 및 그 제조방법 |
JP5072197B2 (ja) * | 2004-06-18 | 2012-11-14 | 株式会社半導体エネルギー研究所 | レーザ照射装置およびレーザ照射方法 |
CN101088144B (zh) * | 2004-12-24 | 2012-03-28 | 株式会社半导体能源研究所 | 曝光装置和使用该曝光装置的半导体器件制造方法 |
JP2007088364A (ja) * | 2005-09-26 | 2007-04-05 | Hitachi Displays Ltd | 表示装置 |
JP2007221062A (ja) * | 2006-02-20 | 2007-08-30 | Sharp Corp | 半導体デバイスの製造方法および製造装置 |
JP5034360B2 (ja) * | 2006-08-08 | 2012-09-26 | ソニー株式会社 | 表示装置の製造方法 |
TWI438823B (zh) * | 2006-08-31 | 2014-05-21 | Semiconductor Energy Lab | 晶體半導體膜的製造方法和半導體裝置 |
JP5030524B2 (ja) | 2006-10-05 | 2012-09-19 | 株式会社半導体エネルギー研究所 | レーザアニール方法及びレーザアニール装置 |
JP2008305866A (ja) | 2007-06-05 | 2008-12-18 | Hitachi Displays Ltd | 画像表示装置の製造方法 |
US20090046757A1 (en) * | 2007-08-16 | 2009-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device |
JP5216716B2 (ja) * | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
JP2010153876A (ja) * | 2010-01-08 | 2010-07-08 | Hitachi Displays Ltd | 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置 |
WO2011141949A1 (ja) | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ |
KR20130023021A (ko) | 2010-06-21 | 2013-03-07 | 파나소닉 주식회사 | 실리콘 박막의 결정화 방법 및 실리콘 tft 장치의 제조 방법 |
WO2011161715A1 (ja) | 2010-06-21 | 2011-12-29 | パナソニック株式会社 | 薄膜トランジスタアレイ装置、有機el表示装置、及び、薄膜トランジスタアレイ装置の製造方法 |
WO2012008103A1 (ja) | 2010-07-16 | 2012-01-19 | パナソニック株式会社 | 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 |
-
2011
- 2011-06-02 CN CN2011800041275A patent/CN103003928A/zh active Pending
- 2011-06-02 KR KR1020127007968A patent/KR20140018081A/ko not_active Application Discontinuation
- 2011-06-02 JP JP2011548709A patent/JPWO2012164626A1/ja not_active Withdrawn
- 2011-06-02 WO PCT/JP2011/003109 patent/WO2012164626A1/ja active Application Filing
-
2012
- 2012-04-19 US US13/451,078 patent/US8735233B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120309140A1 (en) | 2012-12-06 |
JPWO2012164626A1 (ja) | 2014-07-31 |
WO2012164626A1 (ja) | 2012-12-06 |
KR20140018081A (ko) | 2014-02-12 |
US8735233B2 (en) | 2014-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103003928A (zh) | 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置 | |
US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
JP4470395B2 (ja) | 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ | |
US8119469B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
KR20040085310A (ko) | 결정화 방법 | |
JP4637410B2 (ja) | 半導体基板の製造方法及び半導体装置 | |
US7651928B2 (en) | Method for crystallizing a semiconductor thin film | |
WO2013031198A1 (ja) | 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板 | |
US6800540B1 (en) | Method for crystallizing silicon | |
US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
JP2004039765A (ja) | 薄膜半導体装置、その製造方法及び画像表示装置 | |
US20070212860A1 (en) | Method for crystallizing a semiconductor thin film | |
US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
JP4974425B2 (ja) | 半導体装置の作製方法 | |
US7541615B2 (en) | Display device including thin film transistors | |
JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
WO2013030885A1 (ja) | 薄膜形成基板の製造方法及び薄膜基板 | |
KR101276150B1 (ko) | 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 | |
JP3392325B2 (ja) | 液晶表示装置 | |
JP4365757B2 (ja) | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
US6607971B1 (en) | Method for extending a laser annealing pulse | |
JP2011216665A (ja) | 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法 | |
CN102099895A (zh) | 结晶膜的制造方法及结晶膜制造装置 | |
JP2004165598A (ja) | アクティブ・マトリクス型表示装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130327 |