TWI276179B - Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method - Google Patents

Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method Download PDF

Info

Publication number
TWI276179B
TWI276179B TW092108483A TW92108483A TWI276179B TW I276179 B TWI276179 B TW I276179B TW 092108483 A TW092108483 A TW 092108483A TW 92108483 A TW92108483 A TW 92108483A TW I276179 B TWI276179 B TW I276179B
Authority
TW
Taiwan
Prior art keywords
semiconductor
thin film
film
region
semiconductor device
Prior art date
Application number
TW092108483A
Other languages
English (en)
Other versions
TW200308026A (en
Inventor
Yoshinobu Kimura
Masakiyo Matsumura
Yoshitaka Yamamoto
Mikihiko Nishitani
Masato Hiramatsu
Original Assignee
Adv Lcd Tech Dev Ct Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adv Lcd Tech Dev Ct Co Ltd filed Critical Adv Lcd Tech Dev Ct Co Ltd
Publication of TW200308026A publication Critical patent/TW200308026A/zh
Application granted granted Critical
Publication of TWI276179B publication Critical patent/TWI276179B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

1276179 五、發明說明（1) 本發明係提供具有不同結晶度之半導體薄膜的半導體 裝置、其基板、及相關之製造方法，以及液晶顯示裝置及 其製造方法。 技術範圍 本發明係關於具有不同結晶度之薄膜半導體層的半導 體裝置與其基板，以及相關的製造方法。 背景技術 眾所周知，結晶性薄膜半導體電晶體（TFT)等之薄 膜半導體裝置係在由鹼玻璃、無鹼玻璃、石英玻璃等絕緣 體所形成的基板上，與矽等半導體物質之狹長狀薄膜相互 分離而形成。各狹長狀之半導體薄膜中形成了源極區、汲 極區與介於中間之通路區。各通路區中隔著閘極絕緣膜配 置閘極電極以構成TFT。 如圖11A或圖11E所示，上述之薄膜半導體裝置通常以 下述方法製造。 於絕緣體物質（例如：玻璃）之基板2 〇 1上，隔著底 層形成由非早結晶半導體（例如，非結晶或多結晶之碎） 所構成之薄膜202 (圖11A )。在該薄膜2〇2上全面照射能 源線（例如：準分子雷射光）2 〇 3，在該薄膜2 0 2進行退火 加工，使薄膜20 2内之半導體結晶化或再結晶化，亦即改 善半導體薄膜202之結晶度（該退火加工過之半導體薄膜 在圖11B中以符號2〇4表示）。在此，所謂結晶度的意指” 由結晶部分與非結晶部分所形成之構造的結晶部分質量與 試料全體之質量比（百分比）。然而，在構造為結晶部分
第12頁 1276179 五、發明說明（2) 與非結晶部分微視地相混合的狀況下，可藉由蝕刻等方法 去除或分離非結晶質部分，或以拉曼分光法等來檢測。亦 即，單結晶構造的狀況下結晶度為1，非結晶質構造的狀 況下結晶度為〇。’’藉由在結晶化或再結晶化，亦即改善了 結晶度之半導體薄膜2 〇 4實施光蝕刻、蝕刻等程序，以對 相互分離之複數狹長狀半導體薄膜2〇5進行加工。在圖Uc 之中只顯示1個狹長狀半島體薄膜2〇5。其後，在包含狹長 狀半導體薄膜2 0 5之基板2 0 1上形成由氧化矽（s丨％ )等物 質所形成之閘極絕緣膜206 (圖11C )。其次，在閘極絕緣 膜206上形成閘極電極207，在閘極電極2〇7上進行光罩處 理，將磷等不純離子選擇性地注入狹長狀半導體薄膜2 = 二圖J1D)。結果，在半導體薄膜上形成攙有雜質之源極 區209、汲極區210、及位在其上之通路區2ιι。苴次， 極=9與没極區210上’於間極絕緣膜2〇6形成接點孔 m極絕緣膜2〇6上，藉由源極電㈣2、_區電極 :、與接點孔洞形成電連接源極區209與汲極區2 11E )，如此即完成TFT。 口 在此TFT之製造程序中 結晶狀態左右了 TFT之特性 化或再結晶化之前述退火程 表例可參考圖1 2來說明。 由於此程序所生成半導體之 因此將非單結晶半導體結晶 序尤為重要。該退火程序之代 圖12中，符號301表示準分+*私、μ、 雷射光301&射入光束均質機3()2。:果、，>二==出之 雷射朵敫你盔土私ώ： ° 光束均貝機302將 田射先301a正形為先強度一致之長方形斷面（例如：
1276179
BOnrnmo，），射入基板2〇1上之非單結晶半導體薄膜 2 0 2，結果將受到雷射光照射之具 ^…、町之長方形區域產生結晶化。 在此操作中，往箭頭所指之美柘％+ 如 <卷板2 Ο 1之方向，亦即藉由往 雷射光之狹長狀斷面之縱長方向相 , ^ κ石句相垂直之方向斷續移動， 而可以在半導體薄膜2 02上全面而单仏α 之結晶化。 王面而千均地照射雷射光而使 其後之私序可參照圖11B或ΐδΐιιι?七… # # ^ $ μ # = 次圖E來說明。在液晶顯示 八鲍 .^ π . , 、、口日日化之+導體薄膜呈狹長狀 分#，亚於同一基板上形成相斟 Λ Λ Λ f ^ ^ ^ ^ ^ ^ 王勳矩陣型之回路。 為了作為貫際液晶表示裝詈，廿
之配置得以對應各晝素，有必要形成二^述畫素用TFT (圖11之201a所表示的區域）。另—土板201之中心部 液晶顯示裝置之構成驅動電路的 $，將顯示驅動此 2〇1空白之區域，即為基板2= = ™配置於基板 表示的區域）。由於所要求的特分（圖η之謝請
與驅動回路用TFT —般以分別之巷办'此類晝素用TFT 责去田TFT V范亡仏一 私序來形成。例如：由於 畫素用TFT必須有較咼之耐電壓 或多結晶半導體薄膜為基礎（通 _晶質半導體薄膜 TFT由於必須有快速的液晶扭曲為佳，驅動回路用 ':晶：=體薄膜或單結晶半導體薄以移動度較大之多 有必要將兩種TFT以分別的程序制！ I礎為佳。因此， 之缺點。 衣^ 因此具有製造不便 此外，在晝素用TFT中 如果將驅動回路用之TFT配置
1276179 五、發明說明（4) 於基板的周邊， 生信號流失與g 發明之揭露 本發明之目 薄膜半導體裝置 法’以及液晶顯 本發明之— 備：於基層 必須藉由相當長的操作流程來接續，會產 作速度遲缓的缺點。 的係在於提供製造容易、動作速度出色之 、可運用於此之基板陣列、及相關製造方 示裴置與其製造方法。 形態之薄膜半導體裝置，其特徵係在於具
係對結晶半導體薄膜之程序；及退火程序，其 單社曰主、旨早…晶半導體薄膜照射能源線，以提高構成非 薄膜之非結晶半導體的結晶度者；其中，前 導濟壤P /、係透過複數條之能源線同時照射非單結晶半 形成複數單位區域，其係各具有：能源線所 區祕。夕-射區域，及能源線未照射之至少一非照射 發明之最佳實施形態 以下係說明與該發明之_ 體裝置，以及其製造方法之附 如圖1A所示，在絕緣材料 塑膠、聚亞烯胺等所形成之透 分顯示）之平坦的一面上，採 鍍法等一般所知之成膜技術， 實施例形態有關之薄膜半導 圖。參考圖1A或1E說明。 例如驗玻璃、石英玻璃、 明矩形基板（在圖1A中僅部 用例如化學氣相沈積法或濺 逐步形成底層1 0 2與非晶質 1276179 五、發明說明（5) 體；4膜103。前述底層1〇2係由例如由厚度50nm之SiN 膜102a與厚度1〇〇 nm之Si 02膜l〇2b之積層膜所形成。前述之 SiN膜l〇2a可防止由玻璃等所形成之基板ιοί所產生之雜質 擴散至非晶質半導體薄膜1〇3 ;又前述之si〇2膜1 〇2b可防止 SiN膜l〇2a產生之氮擴散至非晶質半導體薄膜1〇3。前述非 晶質半導體薄膜1 03，例如厚度約50nm或200nm之Si、Ge、 S i Ge —類之半導體，在此實施形態中藉由s丨來形成。 其次’如圖1B或圖1C所表示，在前述非晶質半導體薄 膜103之表面，以作為能源線之準分子雷射光1〇4，例如 KrF、XeCl準分子雷射光，分別在相鄰於照射區域1〇5 (以 下稱為照射區域）與未照射之區域1 〇 6 (以下稱為非照射 區域）進行選擇性地照射，以形成複數之單位區域（在圖 1B中為了便於理解，僅表示由一個照射區域與一個非照射 區域所形成之單位區域）。藉由此雷射照射，照射區域 1^5經過退火處理並溶融，非晶質半導體變換為多結晶或 單結晶，亦即改善結晶度。非照射區域丨〇6之非晶質半導 體維持於原狀。例如，在液晶顯示裝置之製造程序中，照 射區域1 0 5是為了形成具有快速的液晶扭曲特性之驅動回… 路用TFT之區域。非照射區域106是為了形成具有高耐電壓 之晝素用TFT之區域。· 其次，使用光蝕刻技術選擇性地在照射區域丨〇5盥非 照射區域106進行蝕刻，形成2個第}之狹長狀區域““與工 固第二之狹長狀區域106a。這些包含狹長狀區域l〇5a、 l〇6a之基板上，（正確地說在底層1〇2上），藉由與前述
1276179 五、發明說明（6) ==之成膜技術形成由Si%所產生、厚度約⑼⑽或1〇〇㈣之 甲本絕緣膜107。與該閘極絕緣膜1〇7之前述狹長狀區域 a。、10513之中央部相對的部分上，分別形成閘極電極 此閘極毛極1 〇8可以藉由將石夕化物或層進行圖樣 工程而形成。 其-人，如圖1D所不，將前述閘極電極1 〇 8作為光罩， 狀區域105a、106at注入雜質離子1〇9，隔著之間 ^ f域形成源極區與汲極區。若欲形成N通路MOS電晶 :咖則電可曰：雜質目離子可為例如磷之N型雜質，若欲形成p通 …電BB體，則可為例如硼之p型雜質。該結果之裝置以 =進行退火程序（45(rc μ小時），將所注人之雜質活 讲其-入，在閘極電極1 0 8也包含之閘極絕緣膜1 0 7之上， 二例如*S1〇2所構成之層間絕緣膜n〇。藉由選擇蝕刻 該層間絕緣膜110以及閘極絕緣膜1〇7之前述狹長狀區 ^ a’攙雜106a雜質之區域（源極區與汲極區）之部 为’以形成接點孔洞。 口
I 其次如圖1E所示，在前述閘極絕緣膜1〇7之上，藉由 形ΐ前述源極區、没極區、以電流相連接日之源 置：” lla /、汲極區電極lllb，以完成薄膜半導體裝 其次，參照圖2A與圖2B、圖1B與圖1C，對所述之準分 子每射光所產生之退火程序加以詳細說明。 在圖2A中，符號4〇1表示能源線射出裝置之準分子雷
1276179
ϊίί源：以：般所知训、ArF、XeC1作為準分子雷射 光亦可。又，该雷射光源之能量，可以使用任何可促進 導,薄膜節晶化者。例如，冑用低能量將非晶質矽變為多 、=晶矽之狀況，將非晶質矽變為單結晶之狀況使用高能 量。準分子雷射光源所射出之雷射光4〇la，藉由鏡面4〇〇 反射，以光束均質機4〇2照射。結|，光束均f機4()2將雷 射光401A整形為強度均一、斷面呈長方形狀（例如， 150mm*20 0 /zm)，照射入固定於光束均質機4〇2與基板ι〇ι 之間的光罩404。該光罩4〇4如圖2B所示，藉由寬約5或1〇 //之複數正方形透孔，亦即微孔4()4a成為矩陣狀，亦即整 列為X方向與γ方向所構成之近於正方形之金屬板4〇4b而形 成。在該光罩404中，照射光罩4〇4之入射光之射入微孔 4 0 4 a之部分係透過該微孔4 〇 4 a而配置於基板1 〇 1之前侧附 近。藉由後面將詳述之相位移光罩4 5 〇射入基板1 〇 1、微孔 4 0 4a以外之部分之平面，亦即，射入板4〇4]^之平面之部分 產生反射，設定為不射入基板1(Π。除了反射入射光以 外，該薄板404b，可以藉由例如以吸收而不使光射入基板 1 0 1之方法來構成。前述微孔4 〇 4 a之形狀，在此實施形態 中雖然採正方形’但也可以使用其它的形狀，例如長方 形、圓形、三角形、六角形。又，並未如如圖2β所示之微 孔4 0 4 a規則正確的配置’不規則、規則與不規則相混雜， 或是混合了形狀不同之微孔亦可。該光罩4〇4雖然近乎正 方形，但未限定於此，只要與射入之能源線之斷面形狀或 面積相近即可，不一定要與基板i 〇1具有近似之形狀或面 1276179 五、發明說明（8) 積。例如，在該實施形態中，射入之準分子雷射光為 1 5 Omm *2 0 0 //ro之斷面之狹長狀之雷射光，面積與此相同或 較小者均可。在該貫施形態中，由於基板丨〇 j向X方向或γ 方向移動’面積遠小於基板者亦可。藉由上述構成之光罩 404 ’將雷射光4 03射入基板1〇1，更正確地說是基板1〇ι上 之半導體薄膜103,將對應於光罩404之微孔4〇“圖樣之雷 射光圖樣照射於半導體薄膜1 〇 3。亦即，藉由透過相互獨 立之複放微孔4 0 4 a之複數雷射光，照射於半導體薄膜1 〇 3 形成複數矩形之照射區域，與相對應於由光罩4 〇 4所反射 之雷射光的部分之非照射區域。如上所述，照射區域之半 ‘體薄膜之非晶質半導體，成為多結晶半導體或單結晶半 導體，非照射區域之半導體成為非晶質。本發明中，分別 至少由1個照射區域以及與該照射區域相接鄰之至少1個非 妝射區域，形成1個單位區域，亦即LCJ)之晝素區域（嚴格 而言，為晝素與為了晝素所形成之半導體元件之區域）。 這些單位區域在基板上複數地配置成規則或不規則狀。 、上述之退火程序中，將所形成之各單位區域之多結晶 區域（照射區域）與非晶質區域（非照射區域）之雙方或 其中一方進行圖樣工程，即所謂區隔加工。至少形成1個 單結晶狹長狀薄膜與1個非晶質狹長狀薄膜。亦即，對半 導體薄膜進行圖樣工程，以形成與各單位區域相互接鄰之 單結晶狹長狀薄膜與非晶質狹長狀薄膜。其後，參照圖i D 與圖1E加以說明，形成以各狹長狀半導體為基礎之TFT， 完成薄膜半導體裝置。
第19頁 1276179 五、發明說明（9) 如此所製造之薄膜半導體裝置，在基 ΐΓΠ;—般在基板與其上所形成數層的總：= 複數4更好是複數單位區域相互接鄰之形態上以 單位中，形成以藉由能源線進行退火處 ‘ L個 基礎，至少i個第一半導體元件，與以未經退+火=專膜為 導體薄瞑為基礎之至少1個第二半導體元件。該结果，筮 一半導體元件與第二半導體元件結晶度雖然不同Q，但’曰 為以相同物質形成之半導體薄膜為基礎，; =正：如，，一半導體元件，其多結晶半導體 多動度高’…度快。第二半導體元件之非 曰曰貝牛=體耐高壓。因此，該半導體裝置作為Lcd基板陣 列使用時，若將第一半導體元件作為驅動回路用TFT、第 二半導體元件作為晝素用TFT，可以滿足液晶顯示裝置 (LCD)之要求特性。在該狀況下，由於可以極為^近地 配置驅動回路用TFT與畫素用丁!^，得以將連接兩者之電源 線路之長度縮短，提高反應性。使用光罩404之照射區 、 域’可以有效決定製造第一半導體元件時之位置。 前述實施形態中，將能源線分割為複數之電子束，為 每：擇性照射半導體薄膜之方法，使用了形成微孔4 〇 4 a之^ 罩4 0 4 ’不過本發明並未以此為限。以下將說明此例，而 在貝貝上與别貫施形悲相同之部材’則附加同一符號並省 略說明。 圖3為取代前述光罩404 ’如同圖4 一般將鏡面陣列402 配置於光束均質機302與基板101之間，說明前述退火程序
第20頁 1276179 - ..... - 五、發明說明（10) 之圖。該鏡面陣列402，與第一以及第二群之角度互異之 正方形之第一與第二之微小鏡面4〇la、401b在同一平面上 配置成矩陣狀。這些微小鏡面401a、401b可以使用微細加 工技術在同一基板進行加工來形成，或是預先相互黏著所 分別形成之微小鏡面4 0 1 a與4 0 1 b亦可。第一微小鏡面4 0 1 a (在圖4為了便於辨別，以斜線顯示），將對於雷射光之 射入角度設定為射入雷射光的部分303反射於基板101之方 向；而將第二微小鏡面4 0 1 b (在圖4以白色表示），則將 對於雷射光之射入角度設定為射入之雷射光3〇3之反射偏 離基板101 (相位移光罩450)的方向。該結果，由各第一 微小鏡面40 la所反射之雷射光之部分303a，透過相位移光 罩450 ’與基板1〇1上之半導體薄膜1〇3相互分離而射入， ，成各照射區域；各第二微小鏡面4〇1&所反射之雷射光之 部分30 3b，由於並未射入基板丨〇1上之半導體薄膜1〇3，形 成非照射區域。該結果，在半導體薄膜1〇3中，如圖4所表 不，形成了對應於微小鏡面4 〇 1 a與4 〇 1 b之配置之照射區域 f非照射區域。本發明中，至少形成了一個照射區域與非 '射區域之單位區域。例&，可以與γ方向或X方向相鄰接 =個照射區域以及丨個非照射區域形成單位區域，如同在 二中以粗線區隔所表示，可以將2個照射區域與2個非昭 =^域形成1個單位區域，也可以將不同的照射區域盥非 1區域形成1個單位區域。在此實施形態 與第二群之微小鏡面麗，規則地正確交 互配置為X方向與γ方向，形成相互配置之相同大小之照射
1276179 五、發明說明（11) 5 2 ΐ非!I、射區域。不過這些微小鏡面4〇ia與4〇11)未必大 面4 有必要規則地配置。其結果，藉由選擇微小鏡 成爲=i # 113之大小與配置，各個照射區域與非照射區域 體形狀，可以將預期配置之單位區域形成半導 、、"’在半導體薄膜中，可以將對應於照射區域 紝a ^^晶區域’以及與非照射區域相對應之大小之非 結晶質區域形成所預期之圖樣。 Μ古如圖3之前號所表示，當將基板101向X方向移動時，
〉又有必要如圖4所+ ilirL
_ , ^ v 所不一叙’將複數微小鏡面40 la與40 lb向X 1 " ^方向配置。應該是可以理解在X方向中’配置最低 1個第-之鏡面4〇la與第二之鏡面4〇lb亦可。 ，成前述鏡面陣列402之微小鏡面40 la與401b之形 岡—必如一圖4所示限定於正方形，任何形狀皆可。例如 W所不’二角形或六角形（在這樣的狀況下，例如可以 如圖5所不之由6個三角形之微小鏡面所組成之區域中， 配置1個/、角形之微小鏡面）皆可。應該可以理解在這樣 的狀况中’照射區域與非照射區域形成三角形或六角形。 上述鏡面陣列4〇2雖然由固定反射角度之微小鏡面 4〇la與401b所構成，不過第一之微小鏡面4〇1&與第二之鏡 面40之至少任何一方得以轉動，可以任意調節反射角 度茶知、圖6 A或圖6 C對這樣的鏡面陣列之一例加以說明。 足些圖中’統一以符號401表示第一之微小鏡面401a與第 二之鏡面401b。 如圖6A所示，在CM〇s基板4〇5的一面上，將複數正方
第22頁 1276179 五、發明說明（12)
形微小鏡面401 (在圖6C為三角形之微小鏡面401)配置為 矩陣狀。各微小鏡面4 0 1以反射性優良之金屬，例如鋁薄 板來形成。如圖6B與圖6C所示，在前述“㈧基板4〇5的一 面上’具有間隔而相互分離之一對的支撐物406凸出配置 微小鐘：面L在這些支撐物406，係由支撐回轉軸401在所定 區域内回旋之回轉軸407的頂部所支撐。前述CMOS基板405 之f述的一面’配置複數之鏡面電極408，使其與被轉動 之微小鏡面401相對。這些鏡面電極408連接於並未在圖中 表不之電源與控制回路所構成之驅動源。結果，藉由靜電 力以及將任何層次之驅動信號（驅動電流）供與任何之鏡 面電極4 0 8可以在任何角度轉動任何微小鏡面4 0 1。亦 即’可以調節所預期之微小鏡面401之反射角。該鏡面之 轉動結構’係應用德州儀器公司所製造之DLP (商標名 稱 ’Digital Light Processing)之技術而形成。
如上所述’藉由使用具有可調結反射角度之微小鏡 401之鏡面陣列4〇2，在1個半導體薄膜或數個半導體薄膜 上’可以形成具有所預期圖樣之照射區域與非照射區域之 所期望之形狀的單位區域。因此變換成相異單位區域之狀 況’也不必交換鏡面陣列4〇2。圖以與圖7B表示本發明藉 由溥膜半導體製造方法，製造所得之液晶顯示裝置Lcd基 板陣列50 0之半成品。該陣列在透明矩陣基板上，配合需 要所形成之下地膜上，具有厚度一致之半導體薄膜51"〇。 該半導體薄膜510之下地膜上，全面堆積厚度一致之非晶 質半導體’例如矽。其次，藉由前面詳述之退火技術，在
1276179 五、發明說明（13) -- 所定之區域内選擇性地照射雷射光，使第一與第二之結晶 化區域（照射區域）502a與502b形成非晶質區域（非 區域）502c的同時’也構成各單位區域，即為畫素區域 503。 " 各單位區域503中所形成之第一與第二之結晶化區域 5 0 2a與5 0 2b，兩者皆為多結晶、皆為單結晶，或是一邊為 多結晶另一邊為單結晶皆可。非晶質半導體成為多結晶半 導體與單結晶半導體之結晶化’為了後者，可以藉由將能 源線之能量調高，或是多次反複進行退火程序。例如，使 用第一光罩或鏡面陣列，以低能量之雷射光僅照射各單位 區域503 —面之照射區域5〇2a，並使其多結晶化。其次， 使用開口圖樣不同或微小鏡面圖樣有異之光罩或鏡面陣 列，藉由高能量之雷射光’僅照射另一面之照射區域 502b ’可以形成單結晶。在此，說明了由非晶質形成多結 晶區域與単結晶區域之狀況，但這是為了便於說明，不一 定要進行多結晶或單結晶之結晶化。本發明之意圖在於， 使不同結晶度之複數照射區域可在各單位區域内形成。 ^欠’參照圖8A與圖8B來說明藉由本發明之方法所形 成之LCD基板陣列。 形成於玻璃基板上之底層602上，配置複數之畫素電 極603與TFT604，使其成為矩陣狀。各TFT6〇4具有通路區 以及位在該區域兩端之汲極區與源極區。在這些汲極區盥 ，極區上，形成汲極區電極6〇5與源極區電極6〇6 ,源極區 笔極606與前述晝素電極6〇3作電源式接連。在前述通路區
1276179___ 五、發明說明（14) 上，藉由閘極絕緣膜形成閘極電極6 0 7。配置於各行之 丁 F T 6 0 4之沒極電極6 0 5，以信號線路6 0 9作相互之電源接 連。 在前述底層102之上，使其與各TFT604相對應，連接 為了暫時記憶信號之SARM回路610與前述源極電極60 6而形 成。該SRAM回路610如圖8B所表示，使用了 4個TFT611，具 有一般所知之構造。在上述構造之LCD基板陣列中，藉由 參考圖1A或圖1E所說明之製造方法，可以同時在同一個輕 序中形成晝素用TFT604與DRAM610之TFT611。亦即，圖ιΒ 中所表示之退火程序中，照射準分子雷射光，形成具有多 結晶之半導體薄膜TFT形成SRAM回路610之TFT611，可作為 未照射準分子雷射光，具有非晶質之半導體薄膜TFT晝素 用TFT604來使用。如此，在同一個程序中，可以形成半導 體薄膜（通路區）之結晶度具有2種以上不同的TFT，並且 彼此相互接鄰。 可以取代前述SRAM回路6 1 0，也可以使用採取半導體 元件之其它回路，例如在本發明之方法中使用])回路。 構成此DRAM回路之TFT，以藉由單結晶之矽薄膜形成通路 區為佳。為此得參照圖1B，所說明之退火程序中，可使用 能量強大之光源或重複照射，以將非晶質矽成形為單結晶 石夕。 Ό 其次’參照圖9 Α來說明前述相位移光罩4 5 〇。 相位移光罩4 5 0配置了透明媒材，例如在石英基材 上’配置厚度相異之相接鄰區域，在這些區域之間的高低
1276179_ 1、發明說明（15) " ' ' "·— 至（相位偏離）之接連處，將射入之雷射光折回並加以干 擾’使射入之雷射光強度得具有周期性之空間分布。該相 位移光罩45 0之鄰接圖樣為反相（18〇。之偏差），具^交 互並列之相位為；Γ之第一長條狀區域（相位區域）4 Μ匕， 以及相位為〇之第二長條狀區域（相位區域）45〇 c。這些 長條狀區域（相位偏離區域）寬度為1〇//m。具體而言σ，二 相位移光罩450相對於屈折率為丨· 5之矩形石英基板昭口 48·之光，其相位相當於冗的深度，亦即進行圖樣颠、 序製作為深248nm。藉由該蝕刻所形成之較薄的區域為 一長條狀區域45 Ob，未蝕刻之區域為第二長條域 4 5 0c。 如此形成 區域450c之雷 之雷射光，慢 回折，可獲得 相位偏離部分 應於這些區域 小之區域或其 核。在前述具 示’使用相位 不過並不限於 例如，以 市松格子狀。 光強度0區域 心和议秒无罩450中，通過較厚之第二相位 H’。相較於通過較薄之第—相位區域45〇b 了 0 。結果，在雷射光之間產生干擾盥 圖=不之雷射光強度分布。亦即，與通過 之透過光，由於係相互為反相，相 f曰：位置，其光強度最+，例 、 近旁之區域，係成為半導體結晶化之二取 位移光罩450，係如圖9A所 =#°卩刀成為相互平行之複數直線狀之物， = = Γ置相位“與 。為此，由二Λ位偏離線可形成格子狀之 1276179 —------ 五、發明說明（16) 生，造成不易控制結晶粒之 結晶核之產生，強度〇區域以扯、形態的問題。為了控制 線之相位移量以直角相交，^、、為佳。因此，與相位移 移線之對應位置，其強缺:】180。。、藉此，在相位 同時藉由將交點周圍之複素 ^ ^夕）無法完全成為0， 相對應之位置強度成為〇。’、匕的和化為〇，可將與交點 該例參照圖9B與9C來說明。嗲 係由正方形圖樣所組成 二如圖9B所示， 組厚度相異之4個正方形之該正方形圖樣係由各 新摇#各办 之乾圍450 e、450f、450g、450h 所構成。在各組如圖9C所示， 田45〇h 〇。第4區域450h最厚，直相你I楚时-e取溥，相位為 4 (U 丨 域45〇6與45011之第二與第3區域 =Of、45〇g，其相位分別與第一區域偏離了冗/2。在 的光罩中’與第一或第4區域相接鄭之部分，例如正方形 圖樣的中心點’成為強度0之區域。因此，該點成為結晶 核，可以容易地控制結晶粒之位置與形狀。這種相位移光 罩之採用技術，係以日本專利（專利案號2〇〇2 — 12〇312 ) 為基礎’記載於本申請人與同申請人所提出之2〇〇3年3月 1 9曰申請之國際專利詳細說明書。 圖10Α與10Β係為使用本發明技術而製造之液晶顯示裝 置之一例。 液晶顯示裝置700，具有前後1對之透明基體（基層） 721、722、液晶層723、晝素電極7 24、掃描線路725、信 號線路726、對向電極727，以及TFT730等。
_ι麵 第27頁 1276179 五、發明說明（17) ' ' - 就1對透明基體721、722而言，例如可使用i對玻璃。 這些透明基板721、722，可藉由框架狀之工具材來接合。 液晶層723則利用！對透明基體721、722之間的工具材二置 於所圈圍之區域。i對透明基體721與722之中一側之透明 基體，例如後侧透明基體722之内側，配置了順著直行方 向與橫列方向，在矩陣上配置之複數畫素電極724、分別 以電源與複數晝素電極724相連接之複數TFT73〇、以電源 與複數TFT730相連接之掃描線路72 5與信號線路726。 掃描線路725分別沿著畫素電極724之直行方向而配 掃描Λ路725之一端，分別連接於配置在後側透 ^ 土體722 —侧邊緣之掃描線路端子（未圖示）。複 知描，路端子分別連接於掃描驅動回路41。 此路726沿著畫素電極724之橫列方向而配置。這 τ^/Λ726之一端’分別連接於配置在後側透明基體 722 —側之邊緣的複數信號線路726端子（未圖示）。複數 f線路726端子分別連接於信號驅動回路742。 線驅動回路741與信號線驅動回路742， 器743。液晶控制器743,例如接受由外 、口之旦像^號與同期信號， 袓歌控制作辨ν「τ 、，η ,座生旦素映像佗唬Vpix、垂直 。號yct，以及水平掃描控制信號1(：1[。 與複數透明基體前緣之透明基體721之内面，配置 對應於複數ί辛恭極724 :，使彼此相對之複數晝素部分 旦素电極724與相對電極727，配置彩色濾光 1276179 五、發明說明（18) — 片’此外也可以對應於前述晝素部分之間的區域並配置遮 在一對透明基體7 2 1、7 2 2的外側，配置並未圖示之偏 光板。又，在透過型之液晶顯示裝置7〇〇，其後側透明基 體7 2 2之後側設置了並未圖示之平面光源。此外，液晶顯 示裝置700無論是反射型或半透過反射型皆可。
在上述之實施例形態，利用半導體元件之TFT來加以 說明，不過，也可以使用於以半導體薄膜為基礎之其它半 導體元件，例如二極體。又，雖然使用作為能源線之準分 子雷射光，只要藉由照射可改善半導體結晶度之放射線皆 可’不必限定於準分子雷射光。此外，在實施形態中，雖 然為了形成複數之能源線，使用了有透孔之光罩或鏡面陣 列，不必以此為限，使用由其它技術所產生之能源線亦 可0 雖然說明了使用半導體元件之顯示裝置的液晶顯示裝 置，不必以此為限，例如也可應用於有機乩顯示裝置。 產業利用之可行性 根據本發明關於薄膜半導體裝置之製造方法，可以輕 易幵v成各單位區域中至少有以兩種結晶度不同之半導體薄 膜為基礎之半導體元件，並使其相互鄰接。結果，各單位 區域中形成至少2種具有不同性能之半導體元件，可以配 合各別性能而使用。又，由於在各單位中具有不同特性之 各半導體元件接近配置，得以縮短其間之配線，從而提高 運作速度，並可減少信號流失。
第29頁
1276179 圖式簡單說明 —" " "一--— 第1 A圖至第1 E圖係表示本發明實施形態之薄膜半導體裝置 之製造方法之說明圖。 第2A圖係表示前述方法之退火程序之說明圖。 第2B圖係表示該工程中所使用具有透孔之光罩之一 平面圖。 第3圖係表示退火程序之變化例之說明圖。 第4圖係表示第3圖之退火程序中所使用之鏡面列陣之平面 圖。 第5圖係表示第4圖之鏡面列陣之平面圖。 第6 A圖係表示第4圖之鏡面列陣之變化例之平面圖。 第6 B圖係表示該鏡面列陣之一微小鏡面之概略斜視圖。 第6 C圖係表示第6 B圖之微小鏡面之變化例之概略斜視圖。 第7 A圖係表示利用本發明之方法所製造之作為薄膜半導體 裝置之LCD基板之一例之概略圖。 第7B圖係表示第7A圖之一晝素區域即單位區域之擴大圖。 第8 A圖係表示利用本發明之方法所製造之作為薄膜半導體 裝置之L C D基板之其它例之一部分之概略圖。 第8B圖係表示形成第8A圖中所示裝置之SRAM電路之一例。 第9 A圖係表示相位移光罩之一例之平面圖。 弟9 B圖及第9 C圖係表示相位移光罩之一例之平面圖。 第9 D圖係表示入射於使用相位移光罩所取得之基板的雷射 光之光強度之分布圖。 第1 0A圖及第1 0B圖係表示藉由本發明之方法所製造之液晶 鹿壬驻荽夕Τ ΓΓί苴士c;错Λν > 、丁，τ β … ^
第30頁 1276179__ 圖式簡單說明 圖。 第11A圖或第11E圖係表示以往技術中之薄膜半導體裝置之 製造方法之各程序之說明圖。 第1 2圖係表示上述方法之以往之退火程序之說明圖。 第1 3圖係表示晝素用TFT之配置區域與驅動回路用TFT之配 置區域。 元件符號說明 101 基板 10 2 底層 102a 、102 b SiN膜 103 非晶質半導體薄膜 104能源線之準分子雷射光 105a、105b、106a狹長狀區域 105 昭 射 區 域 106a 攙 雜 106 非 照 射 域 107 閘 極 絕 緣 膜 108 閘 極 電 極 109 雜 質 離 子 110 層 間 絕 緣 膜 111a 源 極 區 電 極 111b 汲 極 區 電 極 201 基 板 202 半 導 體 薄 膜 203 全 面 昭 射 能 源 線 204 半 導 體 薄 膜 205 狹 長 狀 半 導 體 薄膜 206 閘 極 絕 緣 膜 207 閘 極 電 極 209 源 極 區 210 汲 極 區 211 通 路 區 212 源 極 電 極 213 汲 極 區 電 極 301 符 號
第31頁 1276179 # 圖式簡單說明 301a 、303 、3 03b 、403 雷射光 3 0 2 、40 2光束均質機 4 0 1、 4 0 1 a、4 0 1 b 微小鏡面
400 鏡 面 404 光 罩 404a 微 孔 404b 金 屬 板 405 CMOS 基 板 406 支 撐 物 407 回 轉 軸 408 鏡 面 電 極 450 相 位 移 光 罩 450b 第 一 長 條 狀 區 450 c 第 二 長 條 狀 區域 450e 第 一 區 域 450 f 第 二 區 域 450g 第 三 域 450h 第 四 區 域 500 LCD基板陣列 502a 、502b 昭 射 區 域 502c 非 昭 $ 射 區 域 503 單 位 區 域 510 半 導 體 薄 膜 602 底 層 603 晝 素 電 極 605 汲 極 區 電 極 606 源 極 電 極 607 閘 極 電 極 609 信 號 線 路 610 SRAM 回 路 700 液 晶 顯 示 裝 置 721、 722 透 明 基 體 723 液 晶 層 724 晝 素 電 極 725 掃 描 線 路 726 信 號 線 路 727 相 對 電 極 741 掃 描 線 驅 動 回路 742 信 號 驅 動 回 路 743 液 晶 控 制 器 Vpix 畫 素 映 像 信 號 XCT 水 平 掃 描 控 制信號 YCT 垂 直 祖 歌 控 制 第32頁

Claims (1)

  1. t〇S l j ; ' 1T1E：— 一 曰 1276179 921QR4R.9 六、申請專利範圍 種薄模半導體裝置基板之製造方法， 備 其特徵係在於具 於基層上形成非單結晶半導體薄膜之程序；及 、H : ’其係對於該非單結晶半導體薄膜照射能源 I ’以提向構成非單結晶半導體薄膜之非結晶半導體的結 晶度者； ΐ1i則述退火程序其係透過複數條之能源線同時照射 非單t θ日半導體薄膜，以形成複數單位區域，其係各具 有·此源線所照射之至少一照射區域，及能源線未照射之 至少一非照射區域。 如申清專利範圍第1項所述之薄膜半導體裝置基板之製 仏方法’其中前述非單結晶半導體薄膜係非晶質半導體薄 膜。 、 3 &如申請專利範圍第1項所述之薄膜半導體裝置基板之製 造方法，其中前述非單結晶半導體薄膜係多結晶半導體薄 膜0 4·如申請專利範圍第1、2或3項所述之薄膜半導體裝置基 板之製ie方法，其中前述複數條能源線的照射係規則配置 於非單結晶半導體薄膜上。 μ、、 5·如申請專利範圍第4項所述之薄膜半導體裝置基板之製 造方法’其中前述退火程序’其係將一條能源線"入射於&具 有薄板及形成於該薄板之複數之透孔的光罩，並透過此等 透孔而使能源線照射於前述非單結晶半導體薄膜者。 6 ·如申請專利範圍第5項所述之薄膜半導體裝置基板之製
    1276179 —-- _8繼 T 月 Β ___ 六、申請專利範圍 --*~^~^---- 造方法，其中前述複數之透孔係規則配置於薄板上。 &如申請專利範圍第丨項所述之薄膜半導體裝置基板之製 W方法，其中刚述退火程序，其係將一條能源線入射於鏡 ^陣列，而該鏡面陣列係由各自具有第一反射角度之第一 群該鏡面與各自具有與第一反射角度不同之第二反射角度 之第二群鏡面係平面配置而成；並使第一鏡面所反射的能 源線將照射於前述非單結晶半導體薄膜，使第二鏡面所反 射的能源線將照射於前述非單結晶半導體薄膜之外。 t如申請專利範圍第7項所述之薄膜半導體裝置基板之製 造方法，其中前述第一鏡面與第二鏡面，其係各自排列配 置於前述平面上之第一方向與相異之第二方向。 1如申請專利範圍第7或8項所述之薄膜半導體裝置基板之 製造方法，其中前述第一鏡面與第二鏡面係具有四方形狀 之反射面。 1〇·如申请專利範圍第7或8項所述之薄膜半導體裝置基板 之製造方法，其中前述第一鏡面與第二鏡面係具有三角形 狀的反射面。 11·如申請專利範圍第項所述之薄膜半導體裝置基板之 製造方法，其中前述第一鏡面與第二鏡面，其具有相同形 狀及相同象限者係具有四方形狀之反射面。 12·如申請專利範圍第u項所述之薄膜半導體裝置基板之 製造方法，其中前述第一鏡面之至少一個反射角係可調節 以改變反射角度。 13· 一種薄膜半導體裝置基板之製造方法，其特徵係在於
    1276179
    ---- 案號 92108483 六、申請專利範圍 具備： $ f層上形成非晶質矽薄膜之程序；及 光，以：ί 1 ΐ t ϊ:該非晶質石夕薄膜照射準分子雷射 尤：使非晶質矽成為多結晶或單結晶矽者； 為複Li t i程序其係將一條準分子雷射光互相分離 局複數之準分子雷射光部份，並將此篝進八2+, μ a 照射於北曰晳功策时 1將此荨準分子雷射光部份 1传夂1目曰！ 以形成複數互相鄰接之單位區域， :係各自具有：準分子雷射光部份所照射之至少一昭 1，及準分子雷射光部份所未照射之至少— '區: 14. 一種薄膜半導體裝置基板，其係具有：_ 域 於该基層上之半導體薄膜；而該半導體薄膜係各具y烕 二第一區域與至少一第二區域，並形成互相鄰接ς、〃至少 單位區域，而至少一第一區域與至少一第— 设數的 係互異。 弟—g域的結晶度 15·如申請專利範圍第14項所述之薄膜半導體装置 其中前述第一區域係由結晶質半導體所形成，前述'板’ 域係由非晶質半導體所形成。 ^第二區 16·如申請專利範圍第14項所述之薄膜半導體裝置 其中前述單位區域之第一區域及第二區域係為知：板， 呵々曰问配里 1 7 · —種薄膜半導體裝置基板，其係具有：基層、步置。 該基層上之複數之第一電晶體、及第二電晶體；而^成於 晶體與第二電晶體係具有結晶度互異之半導體薄膜，了電 電晶體之至少一第一電晶體與第二電晶體之至少」★第一 晶體係各自形成於複數之單位區域。 第〜電
    第35頁 1276179 n -_案號 __--—--- 六、申請專利範圍 1 8 ·如申請專利範圍第1 6項所述之薄膜半‘體裝置基板， 其中前述單位區域之第一電晶體與第'一電日日體係為相同配 置。 19·如申請專利範圍第17或18項所述之薄膜半導體裝置基 板，其中前述第一電晶體之半導體薄膜係由結晶質半導體 所形成，前述第二電晶體之半導體薄膜係由非晶質半導體 所形成。 20· 一種薄膜半導體裝置，其係具有：透明基層；第一半 導體元件，其係配置於該透明基層上’其成矩陣狀配置 者；及第二半導體元件，其係具有各自配置於各第一半導 體元件附近，且且有第二半導體薄膜之第一半導體元件 者；而第一半導&薄膜^第二半導體薄膜之結晶度互異， 且第一半導體元件之至^一第一半導體元件與第二半導體 元件之至少一第二半導體元件係各自形成於複數之單位區 域〇 1 ·如申請專利範圍第2 0項所述之薄膜半^體裝置，其係 ，、有第三半導體元件，並係各自配置於單位區域内，並位 =各第一半導體元件附而具有第三半導體薄膜；而該 一半導體薄膜係具有與前述第/及第二半導體薄膜不同 之結晶度。 "、 •種液晶顯示裝置，其係具有：第一及第二基層，其 =具有互相分離且相對的面’、Γ液晶，其係配置與此等相對 面之間；複數之第一及第二電極，其係配置於此等相對 的面’及晝素電極於半導體薄嫉，其係形成於一側之基層 1276179 修正 曰 六、申請專利範圍 =;而此等半導體薄膜係設置於互相鄰接之 體元件之if内，並形成互相電連接之至少一第〜半導 路區域。弟通路區域與至少一第二半導體元件之第二通 2 3 如Φ上主 诚楚 4專利範圍第22項所述之液晶顯示裝置，其中^ 導體元件係具有畫素用 < 薄媒電晶•，其係至'、 半導體非晶質半導體部所形成者；而前迷第： 路區域於多I; 動電路用之薄膜電晶體’其係第二通 24.如申1/査阳半導體部或單結晶半導體部所形成者。 中前述第利範圍第22或23項所述之液晶顯示裝置，其 置之稽赵从f第二電極，其係規定互相垂直且呈矩陣壯、* 導體元件^素區域，而各畫素區域係配置有前述第一Ϊ 25— 弟一半導體元件。 牛 非單社液曰晶丄顯示裝置之製造方法’其係具備： —面上了曰曰半導體薄膜形成程序’其係形成於第一基層的 、結晶；^ 曰 非單結：半口膜其係透過複„源線同時照射前 導體結晶度：以提昇能源線照射之照射區域的ΐ 前述已提與第二半導體元件之形成程序，a俾 半導體元件：ί導；ίί礎，形成互相分離之複數的第Ϊ 第一興弟一+導體元件者； 罘 電極形成程序’其係形成於前述第一基層之前述 第37頁 1276179
    第38頁
TW092108483A 2002-04-15 2003-04-11 Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method TWI276179B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002112215 2002-04-15

Publications (2)

Publication Number Publication Date
TW200308026A TW200308026A (en) 2003-12-16
TWI276179B true TWI276179B (en) 2007-03-11

Family

ID=29243309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108483A TWI276179B (en) 2002-04-15 2003-04-11 Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method

Country Status (6)

Country Link
US (2) US7087505B2 (zh)
JP (1) JP4616557B2 (zh)
KR (1) KR20040097113A (zh)
CN (2) CN1306559C (zh)
TW (1) TWI276179B (zh)
WO (1) WO2003088331A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TWI301295B (en) * 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
US7002727B2 (en) * 2003-03-31 2006-02-21 Reflectivity, Inc. Optical materials in packaging micromirror devices
WO2005041286A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
US7055756B2 (en) * 2004-10-25 2006-06-06 Lexmark International, Inc. Deposition fabrication using inkjet technology
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
KR20080109409A (ko) * 2007-06-13 2008-12-17 삼성전자주식회사 투사형 디스플레이장치 및 그에 적용된 디스플레이방법
KR20120107772A (ko) * 2011-03-22 2012-10-04 삼성디스플레이 주식회사 감광성 패턴의 형성 방법, 이를 이용한 표시 기판의 제조 방법 및 표시 기판

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531700A (en) * 1984-06-11 1985-07-30 International Business Machines Corporation Electric motor mounting arrangement
JP2507464B2 (ja) * 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JPH0346374A (ja) * 1989-07-14 1991-02-27 Sanyo Electric Co Ltd 薄膜トランジスタ
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3031789B2 (ja) * 1992-09-18 2000-04-10 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
US5452239A (en) * 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5875196A (en) * 1997-01-03 1999-02-23 Nec Usa, Inc. Deriving signal constraints to accelerate sequential test generation
JPH09191114A (ja) * 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6295626B1 (en) * 1997-10-20 2001-09-25 Nortel Networks Limited Symbol based algorithm for hardware implementation of cyclic redundancy check
CN2323466Y (zh) * 1998-05-15 1999-06-09 中国科学院物理研究所 简易激光光束扫描器
US6163876A (en) * 1998-11-06 2000-12-19 Nec Usa, Inc. Method for verification of RTL generated from scheduled behavior in a high-level synthesis flow
JP4731655B2 (ja) * 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
JP4698010B2 (ja) * 2000-10-20 2011-06-08 三洋電機株式会社 エレクトロルミネッセンス表示装置及びその製造方法
US7019883B2 (en) * 2001-04-03 2006-03-28 Cidra Corporation Dynamic optical filter having a spatial light modulator
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness

Also Published As

Publication number Publication date
CN1963998A (zh) 2007-05-16
JPWO2003088331A1 (ja) 2005-08-25
JP4616557B2 (ja) 2011-01-19
KR20040097113A (ko) 2004-11-17
TW200308026A (en) 2003-12-16
US20060197093A1 (en) 2006-09-07
US20040142544A1 (en) 2004-07-22
WO2003088331A1 (fr) 2003-10-23
US7087505B2 (en) 2006-08-08
CN1533591A (zh) 2004-09-29
US7352002B2 (en) 2008-04-01
CN1306559C (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7352002B2 (en) Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same
US7419890B2 (en) Complementary thin film transistor circuit, electro-optical device, and electronic apparatus
US7180198B2 (en) Method of fabricating polycrystalline silicon and switching device using polycrystalline silicon
JP2002289523A (ja) 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
JP2004111972A (ja) 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法
KR20020093037A (ko) 플랫 패널 디스플레이의 제조 방법
JP2006504262A (ja) 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置
JPH0629212A (ja) 半導体装置の製造方法
KR20040060502A (ko) 구동회로 일체형 액정표시장치 제조 방법
TWI339410B (en) Mask and fabricating method of a polysilicon layer using the same
TWI294139B (en) Method for forming polycrystalline silicon film of polycrystalline silicon tft
JPH04130735A (ja) 薄膜トランジスタの製造方法
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
JP2005116558A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP2005175380A (ja) 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板
JPH0851221A (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees