KR20040070017A - 복수의 캐스케이드 접속 드라이버 아이시를 포함하는디스플레이 장치 - Google Patents

복수의 캐스케이드 접속 드라이버 아이시를 포함하는디스플레이 장치 Download PDF

Info

Publication number
KR20040070017A
KR20040070017A KR1020040005271A KR20040005271A KR20040070017A KR 20040070017 A KR20040070017 A KR 20040070017A KR 1020040005271 A KR1020040005271 A KR 1020040005271A KR 20040005271 A KR20040005271 A KR 20040005271A KR 20040070017 A KR20040070017 A KR 20040070017A
Authority
KR
South Korea
Prior art keywords
data
start pulse
clock
output terminal
driver
Prior art date
Application number
KR1020040005271A
Other languages
English (en)
Other versions
KR100604753B1 (ko
Inventor
아카호리히데키
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20040070017A publication Critical patent/KR20040070017A/ko
Application granted granted Critical
Publication of KR100604753B1 publication Critical patent/KR100604753B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0048—Connecting the upper structure to the implant, e.g. bridging bars
    • A61C8/005—Connecting devices for joining an upper structure with an implant member, e.g. spacers
    • A61C8/0068—Connecting devices for joining an upper structure with an implant member, e.g. spacers with an additional screw
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0001—Impression means for implants, e.g. impression coping
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0048—Connecting the upper structure to the implant, e.g. bridging bars
    • A61C8/005—Connecting devices for joining an upper structure with an implant member, e.g. spacers
    • A61C8/0059—Connecting devices for joining an upper structure with an implant member, e.g. spacers with additional friction enhancing means
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0048—Connecting the upper structure to the implant, e.g. bridging bars
    • A61C8/005—Connecting devices for joining an upper structure with an implant member, e.g. spacers
    • A61C8/006—Connecting devices for joining an upper structure with an implant member, e.g. spacers with polygonal positional means, e.g. hexagonal or octagonal
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0086—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools with shock absorbing means

Landscapes

  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Epidemiology (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Dentistry (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 디스플레이 장치는 드라이버 IC에 공급되는 클록, 데이터 및 시작 펄스의 신호 사이의 타이밍 어긋남을 방지한다. 디스플레이 장치는 제어기, 드라이버 IC 등의 구성요소로 이루어지고, 각 드라이버 IC는 제어기로부터 출력된 클록, 데이터, 및 시작 펄스를 수신하고, 수신된 클록, 데이터, 및 시작 펄스를 내부회로를 통해 신호를 라우팅하지 않고 동양의 경로를 통해 스위치로 공급하며, 수신된 클록, 데이터, 및 시작 펄스를 스위치를 경유하여 출력 단자로 공급한다.

Description

복수의 캐스케이드 접속 드라이버 아이시를 포함하는 디스플레이 장치{DISPLAY DEVICE INCLUDING A PLURALITY OF CASCADE-CONNECTED DRIVER ICs}
발명의 배경
발명의 분야
본 발명은 디스플레이 장치, 특히, 캐스케이드 접속된 복수의 드라이버 IC를 포함하는 디스플레이 장치에 관한 것이다.
종래의 기술
디스플레이 패널은 최근 한층 대형화되고, 복수의 캐스케이드 접속 드라이버 IC에 의해 구동되는 디스플레이 장치가 주목되고 있다.
도 12에 도시된 바와 같이 구성된 종래의 디스플레이 장치가 알려져 있다(예를 들어, 일본 특허 문헌 : 일본특개평 11-194748호 참조).
도 12에 도시된 디스플레이 장치는 시작 펄스, 영상 데이터, 및 클록을 출력하는 LCD 제어기와, 시작 펄스에 응하여 클록과 동기하는 영상 데이터를 캡쳐하고 영상 데이터에 의거하여 디스플레이 패널을 구동하는 복수의 드라이버 IC를 포함한다.
드라이버 IC는 LCD 제어기로부터 공급된 시작 펄스에 응하여 데이터를 캡쳐하기 시작하고, 클록 신호에 동기하여 데이터를 캡쳐한다. 데이터의 캡쳐가 끝나면, 드라이버 IC는 다음 드라이버 IC로 시작 펄스를 출력한다.
이러한 방식으로, 하나의 드라이버 IC는 다음 단의 드라이버 IC에 시작 펄스를 발생시키고, 복수의 드라이버 IC가 연속적으로 데이터를 캡쳐하고 디스플레이 패널을 구동한다.
종래예에 도시된 바와 같은 액정 디스플레이 장치에서, 데이터, 클록 및 시작 신호는 LCD 제어기로부터 제 1단의 드라이버 IC로 공급되지만, 시작 신호는 1 수평 기간동안에만 제 1단의 드라이버에 한번만 공급되고, 제 2단 이후의 드라이버 IC에는, LCD 제어기로부터 데이터 및 클록이 공급되고 시작 신호는 이전 단 드라이버 IC로부터 공급된다. 따라서 제 2단 이후의 드라이버 IC는 이전단의 드라이버 IC에 의해 생성된 시작 신호에 의거하고 클록 신호에 동기하는 데이터를 캡쳐한다. 제 2단 이후의 드라이버 IC에 대해, 데이터 및 클록은 전송 경로가 동양(同樣)이기 때문에 동기되지만, 드라이버 내부 회로에 의해 생성된 시작 신호 및 데이터/클록은 동기되지 않는다. 이는 데이터/클록과 시작 신호 사이의 타이밍 어긋남이 발생할 때 잘못된 데이터가 캡쳐되어 발생한다. 상기 문제는 클록 주파수가 높아질수록 명확해진다.
본 발명의 목적은 드라이버 IC로부터 공급되는 시작 신호가 데이터 및 클록 펄스와 동기하여 LCD 제어기로부터 공급된 데이터를 실패없이 캡쳐할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 디스플레이 장치는 시작 펄스, 데이터 및 클록을 출력하는 제어기와 캐스케이드 접속되고 시작 펄스를 수신하기 위한 시작 펄스 입력 단자, 데이터를 수신하기 위한 데이터 입력 단자, 클록을 수신하기 위한 클록 입력 단자, 수신된 시작 펄스를 출력하기 위한 데이터 출력 단자, 수신된 데이터를 출력하기 위한 데이터 출력 단자, 수신된 클록을 출력하기 위한 클록 출력 단자, 및 시작 펄스중 하나에 응하여 클록과 동기하고 입력된 데이터를 캡쳐하는 내부 회로를 포함하는 복수의 드라이버를 포함한다.
이러한 구성으로, 시작 펄스, 데이터 및 클록이 하나의 드라이버에 의해 수신되고, 드라이버를 통해 다음단의 드라이버로 전달한다. 따라서 신호는 동양의 경로를 통해 전송되고, 위상 어긋남이 감소된다.
도 1은 본 발명의 디스플레이 장치의 시스템도.
도 2는 본 발명의 제 1의 실시예를 도시하는 도면.
도 3은 제 1의 실시예의 제어기로부터 출력된 신호의 타이밍도.
도 4는 제 1의 실시예의 드라이버 IC에서의 신호의 타이밍도.
도 5의 A는 내부 회로 제어 회로를 나타내는 도면.
도 5의 B는 설정 데이터 캡쳐 회로를 나타내는 도면.
도 6은 제 1의 실시예의 제어기로부터 출력된 설정 데이터를 포함하는 신호의 타이밍도.
도 7은 제 1의 실시예의 드라이버 IC에서 신호의 타이밍도.
도 8은 자기 인식 회로의 구성도.
도 9는 본 발명의 제 2의 실시예를 나타내는 도면.
도 10은 본 발명의 제 2의 실시예의 변형예를 나타내는 도면.
도 11은 본 발명의 제 1의 실시예의 변형예를 나타내는 도면.
도 12는 종래의 디스플레이 장치를 나타내는 도면.
본 발명의 양호한 실시예가 도면을 참조하여 아래에 설명된다. 본 발명은 실예가 되는 실시예를 통해 더욱 구체화될 것이다.
도 1을 참조하여 본 발명의 제 1의 실시예가 설명된다.
본 발명의 디스플레이 장치를 포함하는 시스템은 플라즈마 디스플레이 또는 액정과 같은 디스플레이 패널(100), 디스플레이 패널(100)에 픽셀 데이터를 공급하는 소스 드라이버(101), 디스플레이 패널(100) 상에 하나의 수평 주사선에 의해 주사되는 픽셀의 게이트를 구동하고, 소스 드라이버(101)로부터 픽셀로 데이터를 공급하는 게이트 드라이버(102) 및 시작 펄스(S), 데이터(D) 및 클록(C)을 소스 드라이버(101)로 공급하고 주사 동기 신호 등을 게이트 드라이버(102)로 공급하는 제어기(103)로 이루어진다.
소스 드라이버(101)는 캐스케이드 접속 드라이버 IC(1011 내지 101n)으로 이루어진다. 드라이버 IC(1011)는 시작 펄스(S), 데이터(D) 및 클록(C)을제어기(103)로부터 수신하고 이 신호들을 드라이버 IC(1012)로 전송하며, 드라이버 IC(1012) 및 다음 드라이버 IC들은 이전 단의 드라이버로부터 이들 신호를 수신하고 다음 단의 드라이버 IC로 신호를 공급하며, 마지막으로 드라이버 IC(101n)가 이들 신호를 수신한다.
도 2에 도시된 바와 같이, 드라이버 IC(2011)는 제어기(103)로부터 시작 펄스를 수신하기 위한 시작 펄스 입력 단자, 데이터를 수신하기 위한 데이터 입력 단자, 클록을 수신하기 위한 클록 입력 단자, 내부 회로(2021), 스위치(2031), 시작 펄스를 다음 단의 드라이버(2012)로 출력하기 위한 시작 펄스 출력 단자, 데이터를 출력하기 위한 데이터 출력 단자, 및 클록을 출력하기 위한 출력 단자를 포함한다.
시작 펄스는 시작 펄스 입력 단자로부터 시작 펄스 출력 단자로 전송되고, 데이터는 데이터 입력 단자로부터 데이터 출력 단자로 전송되고, 클록은 클록 입력 단자로부터 드라이버 IC의 내부 배선과 스위치(2031)를 통해 클록 출력 단자로 전송된다. 이들 신호 모두가 내부 회로(2021)를 통해 출력 단자로 라우트되지는 않는다. 따라서 시작 펄스와 데이터/클록은. 시작 펄스가 종래 장치에서 데이터/클록의 전송 경로와 상이한 경로로 공급되므로 종래 장치와 유사한 동기의 어긋남이 발생하지 않는다. 데이터 캡쳐의 신뢰성이 향상되고 높은 클록 주파수에 대응하는 드라이버 IC를 구현할 수 있다.
이하, 제 1의 실시예의 디스플레이 장치의 동작에 대해 설명한다.
드라이버 IC는 시작 펄스를 내부에서 발생시키지 않는다. 따라서 드라이버 IC로 전송되는 시작 펄스는 도 3에 도시된 바와 같이 제어기(103)에 의해 생성되고공급된다. 예를 들어, 드라이버 IC N개가 캐스케이드 접속되면, 제어기(103)는 소정 주기로 N개의 시작 펄스를 발생시킨다.
각 드라이버 IC는 시작 펄스의 상승 에지에 대응하는 데이터를 캡쳐한다. 특히, 제어기(103)로부터 전송된 데이터는 시작 펄스의 상승 후 클록 펄스의 상승 및 하강 에지에 대응하여 캡쳐된다. 따라서 제어기(103)는 도 3에 도시된 타이밍에서 클록(C), 데이터(D) 및 시작 펄스(S)를 출력한다. 시작 펄스의 상승 후 클록 펄스의 상승 에지에서 데이터를 캡쳐할 때까지 시간 마진이 필요하다면(고속의 클록인 경우), 데이터는 제 1의 n클록 펄스(n은 1 이상)후의 클록 펄스의 상승 에지에서 캡쳐될 수 있다.
제어기(103)로부터 출력된 클록(C), 데이터(D) 및 시작 펄스(S)는 제 1단 드라이버 IC(2011)의 클록 입력 단자, 데이터 입력 단자, 시작 펄스 입력 단자로 공급된다. 드라이버 IC(2011)의 내부 회로(2021)는 제 1의 시작 펄스에 대응하고 클록 펄스의 양쪽 에지와 동기하는 데이터를 캡쳐한다. 동시에, 입력 클록, 데이터 및 시작 펄스는 내부 회로를 통해 라우트되지 않고 스위치(2031)로 전송된다. 시작 펄스를 수신할 때, 도 4에 도시된 바와 같이, 내부 회로(2021)는 시작 펄스에 응하고 클록 펄스 에지와 동기하는 입력 데이터를 캡쳐하며, 소정의 데이터가 캡쳐된 스위치(2031)를 활성화하는 제어 신호를 출력한다. 제어 신호는 내부 회로(2021) 내에서 소정수의 데이터가 캡쳐될 때 도시되지 않은 시프트 레지스터에 의해 생성될 수 있다. 제어 신호는 다음 시작 펄스가 도착하기 전에 생성되어야 하며, 시간 마진을 포함하여 다음 시작 펄스가 도착하기 몇 클록 전에 활성화되는 것이 바람직하다. 따라서 시작 펄스, 데이터 및 클록의 전송은 스위치(2031)에 의해 제어되고, 도 4에 도시된 바와 같이, 제 2의 시작 펄스, 시작 펄스에 응하여 캡쳐된 데이터, 및 클록이 다음단의 드라이버 IC(2012)로 공급된다.
시작 펄스(두번째)가 입력될 때, 제 1단의 드라이버 IC(2011)는 이미 수신된 데이터를 가지고 있고, 따라서, 시작 펄스에 의해 재-트리거되지 않도록 제어되어야 한다. 내부 회로 내로 데이터를 캡쳐하는 것을 제어하기 위해, 제 1의 입력 신호 펄스에 대응하여 내부 회로 제어 신호를 출력하는 회로가 필요하다. 이러한 회로는 도 5의 A에 도시된 바와 같이 시작 펄스의 입력에 의해 설정되는 S-R 래치(501) 및 S-R 래치의 출력 및 시작 펄스를 수신하고, 논리 OR을 수행하며, 내부 회로 제어 신호를 출력하는 OR 게이트(502)로 이루어질 수 있다. OR 게이트(502)는 시작 펄스가 하이 레벨로 변하는 타이밍에서 하이 레벨 신호를 출력하고, S-R 래치(501)는 시작 펄스가 하이 레벨로 변하는 타이밍에서 로우 레벨에서 하이 레벨로 신호를 출력한다. 그 결과, 설정된 S-R 래치(501)의 출력은 리셋 신호가 입력될 때 까지 OR 게이트(502)로의 하나의 입력을 하이 레벨로 고정시키고, 내부 회로에 공급된 내부 회로 제어 신호는 시작 펄스가 하이 레벨인 동안 하이로 고정된다. 내부 회로가 내부 회로 제어 신호의 레벨 변화에 따라 동작하도록 구성되었다고 가정하면, 내부 회로는 제 1의 입력 시작 펄스에 의해 데이터를 캡쳐하도록 제어되고 다음 시작 펄스의 입력에 의해 데이터를 캡쳐하지 않도록 제어될 수 있다.
또한, 도 5의 B에 도시된 바와 같이, 자기 인식 회로(503) 및 데이터레지스터(504)를 사용함으로써, 데이터에 추가된 설정 데이터를 각 드라이버 IC에 포함된 설정 레지스터(505)로 판독할 수 있다. 시작 펄스는 자기 인식 회로(503)로 입력된다. 상기와 같이, N개의 드라이버 IC가 캐스케이드 접속된 경우, N개의 시작 펄스가 제 1단의 드라이버 IC로 입력되고, N-1개의 시작 펄스가 제 2단의 드라이버 IC로 입력되며, 하나의 시작 펄스가 N번째 단의 드라이버 IC로 입력된다. 따라서 자기 인식 회로(503)에 의해 카운트된 시작 펄스의 수에 의해, 각 드라이버 IC는 N단 중 어디에 위치하고 있는지를 인식할 수 있다. 따라서 제어기에 의해 출력된 설정 데이터와 (N+1)번째 시작 펄스를 사용하여, 설정 데이터가 도 6에 도시된 바와 같이 각 드라이버 IC로 캡쳐될 수 있다. 제 1단 드라이버 IC의 자기 인식 회로(503)가 N+1 시작 펄스를 카운트하면, 데이터 레지스터(504)를 활성화하는 신호를 출력한다. 활성화 신호를 수신하면, 데이터 레지스터(504)는 클록 신호와 동기하여 드라이버 IC로 입력된 설정 데이터를 판독하고, 설정 레지스터(505)로 판독 설정 데이터를 전송한다. 이러한 방식으로, 드라이버 IC 설정이 변경될 수 있다. 다른 드라이버 IC에서도, 새로운 설정 데이터가 도 7에 도시된 것과 동일한 방법으로 설정 레지스터로 기록될 수 있지만, 카운트된 시작 펄스의 수는 각 드라이버 IC마다 다르다.
이러한 방식으로 시작 펄스와 동기한 설정 데이터와 영상 데이터를 전송함으로써, 상이한 드라이버 IC에 대해 데이터를 구성하는 영상 데이터는 1수평 기간동안 공통 데이터선으로 전송될 수 있다. 이 드라이버 IC 체인 구성은 설정 데이터를 전송하기 위해 다른 배선을 사용할 필요가 없고, 드라이버 IC상의 외부 단자의 수를 줄일 수 있다. 설정 데이터는, 예를 들어, 디스플레이 패널을 구동하기 위한 증폭기의 구동 용량, 구동되는 단말의 수, 감마 보정값 등을 포함한다.
드라이버 IC 체인에서 드라이버단의 자기 인식을 위한 상기 자기 인식 회로(503)는 예를 들어, 도 8에 도시된 바와 같이, 카운터 회로(801), ID 유지 회로, 비교기(803), 및 AND 게이트(804)로 구성된다. 자기 인식 회로(503)의 구성요소가 어떻게 동작하는지는 이하에 간략히 설명한다.
카운터 회로(803)는 시작 펄스의 수를 카운트하고, 비교기(803)의 하나의 입력 단자에 카운트값을 공급한다. ID 유지 회로(802)는 외부 단자로부터 공급되거나 카운터 회로를 통해 공급된 ID 값을 유지하고, 유지된 ID 값을 비교기(803)의 다른 입력 단자로 공급한다.
비교기(803)는 카운트값과 ID 값을 비교한다. 비교한 값이 불일치하면, 비교기(803)는 AND 게이트(804)의 출력을 낮은 레벨로 고정하여 낮은 레벨 신호를 출력한다. 비교값이 일치하면, 비교기(803)는 높은 레벨의 신호를 출력하여 AND 게이트(804)가 시작 신호를 출력하도록 한다.
ID 유지 회로(802)에 ID 값을 설정하는 방법은 외부 단자로부터 직접 데이터를 기록하는 단계, 퓨즈를 사용하여 각 드라이버 IC에 대한 하드웨어 고정 ID 값을 설정하는 방법 등이 있다. 외부 단자를 사용하는 것이 기록용 단자의 수를 증가시키고 하드웨어 고정 ID 설정은 설계 자유도를 저하시키므로, 단자의 수를 늘리지 않고 자유도를 높이는 설정 방법이 바람직하다.
카운터 회로가 마지막 수평 기간 동안 전송된 시작 펄스의 카운트값을 유지하고, ID 유지 회로에 카운트값을 저장하는 방법을 통해, ID 값은 체인에 접속된 드라이버 IC의 수에 관계없이, 단자의 수를 증가시키지 않고 각 ID유지 회로에서 설정될 수 있다. 특히, ID 설정은 각 드라이버 IC 회로의 카운터 회로가 마지막 수평 기간동안 제어기(103)로부터 전송된 시작 펄스의 카운트를 유지하고, 수평 기간의 끝에 ID 유지 회로로 카운트값을 전송하는 것에 의해 수행될 수 있다. 예를 들어, N개의 드라이버 IC가 접속되면, N의 값은 제 1단 드라이버 IC의 ID 유지 회로에서 설정되고, N-1의 값은 제 2단 드라이버 IC의 ID 유지 회로에서 설정되며, 1의 값은 N번째 단 드라이버 IC의 ID 유지 회로에서 설정된다. 또한, ID 설정은 더미 시작 펄스가 공백 기간 동안 전송되고, 시작 펄스가 각 드라이버 IC에서 카운트되고, 카운트값이 공백 기간의 끝에서 ID 유지 회로로 전송되는 것에 의해 수행된다.
상술한 실시예에서와 같이, 입력 시작 펄스, 데이터, 및 클록은 드라이버 IC 체인에서 동양의 경로를 통해 전송되고, 하나의 드라이버 IC는 나머지 시작 펄스, 데이터 클록을 다음 드라이버 IC로 보낸다. 따라서 신호 사이의 타이밍 어긋남을 해소하는 것이 가능해지고, 드라이버 IC를 포함하는 디스플레이 장치의 신뢰성이 향상된다. 데이터가 드라이버 IC에서 스위치를 통해 순차적으로 전송되므로, 모든 드라이버 IC가 처음부터 구동될 필요는 없다. 시작 펄스를 마지막단 드라이버 IC 까지 전송하기 위한 신호선, 데이터를 전송하기 위한 데이터선, 클록을 전송하기 위한 신호선의 모든 부분이 동시에 구동될 필요는 없고, 순차적으로 구동되도록 배치된다. 따라서 종래의 방법으로 접속된 드라이버 IC를 포함하는 종래의 유사한 디스플레이 장치와 비교하여 전력 소모가 더욱 낮아질 수 있다. 각 드라이버 IC는 신호를 감쇠시키지 않고 신호선에서 신호를 전송하기 위해 신호선의 중간에 도시되지 않은 증폭용 버퍼를 포함한다고 여겨진다.
다음으로, 본 발명의 제 2의 실시예를 상세히 설명한다.
제 1의 실시예에서, 각 드라이버 IC가 내부 회로로부터의 활성 신호에 의해 온되고, 다음 단의 드라이버 IC로 나머지 시작 펄스, 데이터 및 클록을 전송하도록 하는 스위치를 포함하고 있지만, 제 2의 실시예는 내부 회로가 제 1 및 제 2의 자기 인식 회로(9031 및 9032)를 포함하고 있다는 점이 제 1의 실시예와 상이하다. 제 1 및 제 2의 자기 인식 회로(9031 및 9032) 각각은 도 8에 도시된 회로와 동일한 구조를 가지므로, 이들 회로를 도 8을 참조하여 설명한다.
제 1의 자기 인식 회로(9031)에서, 카운트 회로(801)에 의해 카운트된 시작 펄스의 카운트값과 외부 설정 단자로부터 공급되고 ID 유지 회로(802)에 설정된 값을 비교기(803)에 의해 비교한다. 비교 결과가 일치하면, 내부 회로 제어 신호는 AND 게이트(804)를 통해 출력된다. 이 내부 회로 제어 신호에 응하여, 내부 회로(9021)가 클록에 동기하는 공급 데이터를 캡쳐한다. 따라서 "1"의 값은 제 1단 드라이버 IC의 제 1 자기 인식 회로(9031)의 ID 유지 회로에서 설정되어 제 1의 시작 펄스에 의해 데이터를 캡쳐하도록 하고, "N"의 값은 N번째 단의 드라이버 IC의 ID 유지 회로에서 설정되어 N번째 시작 펄스에 의해 데이터를 캡쳐하도록 한다.
제 2의 자기 인식 회로(9032)에서, 제 1의 실시예에 기재된 자기 인식 회로와 동일한 방법으로, 카운터 회로(801)에 의해 카운트된 시작 펄스의 카운트값과 ID 유지 회로(802)에 설정된 값이 비교기(803)에 의해 비교되고, 데이터 레지스터제어 회로가 도 5의 B에 도시된 데이터 레지스터(504)로 출력한다. 따라서 예를 들어, "N+1"의 값이 각 드라이버 IC의 제 2의 자기 인식 회로의 ID 유지 회로에서 설정 데이터를 캡쳐하도록 설정되므로, (N+1)번째 시작 펄스로 들어오는 설정 데이터가 드라이버 회로에 의해 동시에 캡쳐될 수 있다.
상술한 바와 같이, 내부 회로에 두개의 자기 인식 회로를 구비함으로써, 픽셀 데이터를 전송하기 위해 사용되는 데이터선으로 설정 데이터가 전송될 수 있다.또한, 드라이버 IC는 클록을 전송하기 위한 신호선과 시작 펄스를 전송하기 위한 신호선을 공유할 수 있다. 외부 설정 단자로부터 제 1 및 제 2의 자기 인식 회로의 ID 유지 회로의 값이 설정될 수 있으므로, 단순히 설정값을 변경함으로써 체인의 드라이버 IC의 수를 변경하는 디스플레이 동작이 가능하고, 모든 드라이버 IC가 동일한 단순 설계로 구성될 수 있다. 설정값이 고정될 수 있으면, 단자의 수를 감소시키기 위해 ID 유지 회로에서 고정값이 설정될 수 있다.
제 1의 실시예의 경우와 같이, 제 2의 실시예에서도, 입력 시작 펄스, 데이터 및 클록이 드라이버 IC 체인의 동양의 경로를 통해 전소되고, 하나의 드라이버 IC가 나머지 시작 펄스, 데이터 및 클록을 다음 드라이버 IC로 전달한다. 따라서 신호 사이의 타이밍 어긋남이 해소될 수 있고, 드라이버 IC를 포함하는 디스플레이 장치의 신뢰성이 향상된다.
제 1 및 제 2의 실시예에서 설명한 바와 같이, 신호 사이의 타이밍 어긋남이 해소될 수 있다. 그러나 외부로부터 입력된 신호는 외부 신호선의 라우팅, 저항, 용량 등에 의해 이미 어긋나있을 수도 있다. 따라서 제 2의 실시예에서는, 입력 신호 사이의 어긋남을 보정하기 위해, 도 10에 도시된 바와 같이 드라이버 IC(9011)의 입력 단자에 위상 조정 회로(1001)를 설치한다. 이러한 위상 조정 수단에 의해, 내부 회로(9021)로 캡쳐되는 데이터의 신뢰성이 향상될 수 있다.
드라이버 IC(9011)의 배선 용량, 저항 및 라우팅에 의해, 출력 단자가 가까워질 때 입력 신호는 위상이 어긋날 수 있다. 따라서 출력 단자 부근에 다른 위상 조정 회로(1002)를 설치함으로써, 드라이버 IC(9011)내에 위상 어긋남이 감소될 수 있다. 따라서 드라이버 IC의 내부 배선으로 인한 위상 어긋남이 드라이버 IC의 출력 단자로부터 다음 드라이버 IC로의 외부 배선에 남아있지 않게 되고, 각 드라이버 IC에 캡쳐된 데이터의 신뢰성이 향상된다.
제 1의 실시예에서와 같이, 회로는 드라이버 IC(1111)의 입력 단자측에 위상 조정 회로(1001)를 설치하고, 출력 단자측에 또 다른 위상 조정 회로(1002)를 설치함으로써 동일한 효과를 얻도록 변경될 수 있다. 위상 조정 회로(1002)를 활성화시키기 위한 신호로서, 제 1의 실시예에서 스위치(2031)를 활성화시키기 위한 신호가 사용될 수 있으며, 위상 조정 회로(1002)가 스위치로서 기능할 수도 있다.
제 1의 실시예에서는, 설정 데이터가 데이터 레지스터를 통해 설정 레지스터에 기록되지만, 데이터 레지스터는 설정 데이터를 판독 및 설정 레지스터로 설정 데이터를 기록하기 위한 또다른 수단에 의해 교체될 수 있다.
상기 실시예에서, 단일 자기 인식 회로 또는 제 1 및 제 2의 자기 인식 회로는 각 드라이버 IC에서 드라이버 IC 체인의 접속 위치를 인식하기 위해 사용되었지만, 이들 회로는 각 드라이버 IC가 접속 위치를 인식할 수 있는 다른 수단으로 교체될 수 있다.
상기 실시예에서, S-R 래치 및 OR 게이트가 내부 회로 제어 신호를 출력하는 회로로서 사용되었지만, 이들 래치 및 게이트는 동일한 기능을 갖는 또 다른 회로로 교체될 수 있다.
본 발명은 데이터, 시작 펄스, 및 클록을 공급하는 제어기와 이들 신호를 수신하기 위한 복수의 드라이버 IC가 마련된, 액정 디스플레이 장치, 플라즈마 디스플레이 장치 등을 포함하는 모든 디스플레이 장치에 적용될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 드라이버 IC 체인의 하나의 드라이버 IC는 클록, 데이터, 및 시작 펄스를 수신하고, 나머지 클록, 데이터 및 시작 펄스를 내부 회로를 통해 라우팅하지 않고 다음 단의 드라이버 IC로 보내며, 신호 사이의 타이밍 어긋남이 해소되고, 잘못된 데이터 캡쳐를 방지할 수 있다.

Claims (13)

  1. 시작 펄스, 데이터 및 클록을 출력하는 제어기와 캐스케이드 접속된 복수의 드라이버를 포함하는 디스플레이 장치에 있어서, 상기 복수의 드라이버 각각은 상기 시작 펄스를 수신하기 위한 시작 펄스 입력 단자, 상기 데이터를 수신하기 위한 데이터 입력 단자, 상기 클록을 수신하기 위한 클록 입력 단자, 상기 수신된 시작 펄스를 출력하기 위한 시작 펄스 출력 단자, 상기 수신된 데이터를 출력하기 위한 데이터 출력 단자, 상기 수신된 클록을 출력하기 위한 클록 출력 단자, 및 상기 시작 펄스중 하나에 응하여 입력된 상기 데이터를 상기 클록과 동기하여 캡쳐하는 내부 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 시작 펄스 입력 단자는 경로에 의해 상기 시작 펄스 출력 단자에 전기적으로 접속되고, 상기 데이터 입력 단자는 경로에 의해 상기 데이터 출력 단자에 전기적으로 접속되고, 상기 클록 입력 단자는 경로에 의해 상기 클록 출력 단자에 전기적으로 접속되며, 이들 경로는 상기 내부회로를 경유하지 않는 것을 특징으로 하는 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 제어기는 상기 복수의 드라이버에 대해 각각 시작 펄스를 출력하는 것을 특징으로 하는 디스플레이 장치.
  4. 제 1항에 있어서,
    상기 복수의 드라이버 각각은 캐스케이드 접속된 다음단의 드라이버에 신호를 전송하기 위한 스위치를 포함하고, 스위치 제어 신호에 의해, 상기 시작 펄스 출력 단자에 상기 시작 펄스 입력 단자를 접속하고, 상기 데이터 출력 단자에 상기 데이터 입력 단자를 접속하고, 상기 클록 출력 단자에 상기 클록 입력 단자를 접속하는 것을 특징으로 하는 디스플레이 장치.
  5. 제 4항에 있어서,
    상기 내부 회로는, 최초로 공급된 시작 펄스에 응하여, 상기 최초로 공급된 시작 펄스를 다음단의 드라이버로 전송하지 못하도록 오프되어 있는 스위치를 온시키기 위한 스위치 제어 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  6. 제 2항에 있어서,
    상기 각 드라이버는 상기 시작 펄스 입력 단자, 상기 클록 입력 단자, 및 상기 데이터 입력 단자에 접속된 제 1의 위상 조정 회로를 더 포함하고,
    입력된 상기 시작 펄스, 상기 클록 및 상기 데이터는 상기 제 1의 위상 조정 회로를 통해 위상 조정되고, 상기 시작 펄스 출력 단자, 상기 클록 출력 단자, 상기 데이터 출력 단자에 공급되는 것을 특징으로 하는 디스플레이 장치.
  7. 제 6항에 있어서,
    상기 각 드라이버는 상기 시작 펄스 출력 단자, 상기 클록 출력 단자, 및 상기 데이터 출력 단자에 접속된 제 2의 위상 조정 회로를 더 포함하고,
    상기 제 1의 위상 조정 회로를 통과한 상기 시작 펄스, 상기 클록, 및 상기 데이터는 다시 위상 조정되어 상기 시작 펄스 출력 단자, 상기 클록 출력 단자, 및 상기 데이터 출력 단자로 공급되는 것을 특징으로 하는 디스플레이 장치.
  8. 제 1항에 있어서,
    상기 각 드라이버는 설정 레지스터를 더 포함하고, 설정 데이터가 상기 데이터 입력 단자를 통해 캡쳐되고 상기 설정 레지스터에 기록되는 것을 특징으로 하는 디스플레이 장치.
  9. 제 8항에 있어서,
    상기 각 드라이버는 자기 인식 회로를 더 포함하고, 상기 자기 인식 회로는 시작 펄스가 소정값으로 변하는 타이밍에서 설정 데이터 제어 신호를 출력하고, 상기 데이터 입력 단자로부터 공급된 설정 데이터를 상기 설정 레지스터에 기록하도록 하는 것을 특징으로 하는 디스플레이 장치.
  10. 제 1항에 있어서,
    상기 각 드라이버는 상기 제어기로부터 출력된 픽셀 데이터를 캡쳐하기 위한 제 1의 자기 인식 회로와 상기 제어기로부터 출력된 설정 데이터를 캡쳐하기 위한 제 2의 자기 인식 회로를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  11. 제 10항에 있어서,
    상기 제 1의 자기 인식 회로는 상기 시작 펄스의 수가 제 1의 값에 도달하는 타이밍에서 데이터선으로 전송된 상기 픽셀 데이터를 내부 회로로 캡쳐되도록 하고, 상기 제 2의 자기 인식 회로는 상기 시작 펄스가 제 2의 값에 도달하는 타이밍에서 상기 데이터선으로 전송된 상기 설정 데이터를 설정 레지스터에 기록되도록 하는 것을 특징으로 하는 디스플레이 장치.
  12. 제 10항에 있어서,
    상기 각 드라이버는 상기 시작 펄스 입력 단자, 상기 클록 입력 단자, 및 상기 데이터 입력 단자에 접속된 제 1의 위상 조정 회로를 더 포함하고, 입력된 상기 시작 펄스, 상기 클록, 및 상기 데이터는 상기 제 1의 위상 조정 회로를 통해 위상 조정되고, 상기 시작 펄스 출력 단자, 상기 클록 출력 단자, 및 상기 데이터 출력 단자에 공급되는 것을 특징으로 하는 디스플레이 장치.
  13. 제 12항에 있어서,
    상기 각 드라이버는 상기 시작 펄스 출력 단자, 상기 클록 출력 단자, 및 상기 데이터 출력 단자에 접속된 제 2의 위상 조정 회로를 더 포함하고, 상기 제 1의 위상 조정 회로를 통과한 상기 시작 펄스, 상기 클록, 및 상기 데이터는 다시 위상 조정되어 상기 시작 펄스 출력 단자, 상기 클록 출력 단자, 및 상기 데이터 출력 단자로 공급되는 것을 특징으로 하는 디스플레이 장치.
KR1020040005271A 2003-01-29 2004-01-28 복수의 캐스케이드 접속 드라이버 아이시를 포함하는디스플레이 장치 KR100604753B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00021079 2003-01-29
JP2003021079A JP3802492B2 (ja) 2003-01-29 2003-01-29 表示装置

Publications (2)

Publication Number Publication Date
KR20040070017A true KR20040070017A (ko) 2004-08-06
KR100604753B1 KR100604753B1 (ko) 2006-07-26

Family

ID=32950525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005271A KR100604753B1 (ko) 2003-01-29 2004-01-28 복수의 캐스케이드 접속 드라이버 아이시를 포함하는디스플레이 장치

Country Status (5)

Country Link
US (1) US7339582B2 (ko)
JP (1) JP3802492B2 (ko)
KR (1) KR100604753B1 (ko)
CN (1) CN100395809C (ko)
TW (1) TWI240907B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9830872B2 (en) 2014-05-08 2017-11-28 Samsung Electronics Co., Ltd. Display driver integrated circuit comprised of multi-chip and driving method thereof
US10095459B2 (en) 2014-09-11 2018-10-09 Samsung Electronics Co., Ltd. Display driving circuit and display device including the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253612B (en) * 2004-02-03 2006-04-21 Novatek Microelectronics Corp Flat panel display and source driver thereof
TWI241546B (en) * 2004-05-14 2005-10-11 Novatek Microelectronics Corp Serial-protocol type panel display system and method
TWI259432B (en) * 2004-05-27 2006-08-01 Novatek Microelectronics Corp Source driver, source driver array, and driver with the source driver array and display with the driver
US7353007B2 (en) * 2005-02-03 2008-04-01 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices
TWI271694B (en) 2005-03-11 2007-01-21 Himax Tech Ltd Identification apparatus of source driver in chip-on-glass LCD and identification method thereof
TWI307872B (en) * 2005-03-11 2009-03-21 Himax Tech Inc Power saving method of a chip-on-glass liquid crystal display
US7639244B2 (en) * 2005-06-15 2009-12-29 Chi Mei Optoelectronics Corporation Flat panel display using data drivers with low electromagnetic interference
KR20070080933A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 표시 장치, 이를 위한 구동 장치 및 방법
US7755588B2 (en) * 2006-09-05 2010-07-13 Himax Technologies Limited Method for transmitting control signals and pixel data signals to source drives of an LCD
JP4899910B2 (ja) * 2007-02-14 2012-03-21 ブラザー工業株式会社 表示パネルの制御装置
US7965271B2 (en) * 2007-05-23 2011-06-21 Himax Technologies Limited Liquid crystal display driving circuit and method thereof
TWI336464B (en) * 2007-07-04 2011-01-21 Au Optronics Corp Liquid crystal display panel and driving method thereof
JP5211591B2 (ja) * 2007-09-10 2013-06-12 セイコーエプソン株式会社 データ線駆動回路、電気光学装置及び電子機器
JP5112792B2 (ja) * 2007-09-10 2013-01-09 ラピスセミコンダクタ株式会社 同期処理システム及び半導体集積回路
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
TWI482143B (zh) * 2008-08-19 2015-04-21 Au Optronics Corp 液晶顯示器的驅動裝置
CN102568404B (zh) * 2010-12-30 2014-12-17 联咏科技股份有限公司 时序控制器、源极及面板驱动装置、显示装置及驱动方法
TWI467549B (zh) * 2012-08-10 2015-01-01 Novatek Microelectronics Corp 驅動器架構及其驅動方法
CN104238724B (zh) * 2013-06-09 2019-03-12 Sap欧洲公司 用于电子设备的基于动作的输入方法和系统
CN105469739A (zh) * 2016-01-26 2016-04-06 大连集思特科技有限公司 级联led智能玻璃驱动系统
WO2018104824A1 (en) * 2016-12-07 2018-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
CN111540318B (zh) * 2020-07-10 2020-10-23 北京显芯科技有限公司 Led控制系统、设备、方法及存储介质
US11915666B2 (en) * 2022-05-18 2024-02-27 Novatek Microelectronics Corp. Display device, display driving integrated circuit, and operation method
CN115966182B (zh) * 2022-12-29 2024-02-09 北京显芯科技有限公司 一种数据处理方法、led控制系统及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256551B2 (ja) 1991-01-31 2002-02-12 沖電気工業株式会社 駆動回路
JP3236895B2 (ja) 1992-01-27 2001-12-10 松下電工株式会社 表示装置
JP3102270B2 (ja) 1994-06-30 2000-10-23 松下電器産業株式会社 電気湯沸し器等の給水装置
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路
JP3010132B2 (ja) 1995-07-17 2000-02-14 長野日本無線株式会社 受信装置および送受信システム
JPH1063218A (ja) 1996-08-19 1998-03-06 Sanyo Electric Co Ltd データロード回路
TW575196U (en) * 1996-09-24 2004-02-01 Toshiba Electronic Eng Liquid crystal display device
JP3699811B2 (ja) 1996-09-24 2005-09-28 東芝電子エンジニアリング株式会社 液晶表示装置
JP3416045B2 (ja) 1997-12-26 2003-06-16 株式会社日立製作所 液晶表示装置
JP2001042835A (ja) * 1999-07-30 2001-02-16 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3522628B2 (ja) 1999-11-09 2004-04-26 シャープ株式会社 半導体装置および表示装置モジュール
JP3508837B2 (ja) 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
JP2001265291A (ja) 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 液晶パネルの駆動回路及び画像表示装置
JP3739663B2 (ja) 2000-06-01 2006-01-25 シャープ株式会社 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
JP2002023710A (ja) 2000-07-06 2002-01-25 Hitachi Ltd 液晶表示装置
JP2002108522A (ja) * 2000-09-26 2002-04-12 Internatl Business Mach Corp <Ibm> データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9830872B2 (en) 2014-05-08 2017-11-28 Samsung Electronics Co., Ltd. Display driver integrated circuit comprised of multi-chip and driving method thereof
US10095459B2 (en) 2014-09-11 2018-10-09 Samsung Electronics Co., Ltd. Display driving circuit and display device including the same

Also Published As

Publication number Publication date
CN100395809C (zh) 2008-06-18
TW200423012A (en) 2004-11-01
JP3802492B2 (ja) 2006-07-26
JP2004233580A (ja) 2004-08-19
TWI240907B (en) 2005-10-01
US20050012705A1 (en) 2005-01-20
KR100604753B1 (ko) 2006-07-26
US7339582B2 (en) 2008-03-04
CN1519811A (zh) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100604753B1 (ko) 복수의 캐스케이드 접속 드라이버 아이시를 포함하는디스플레이 장치
KR100704210B1 (ko) 액정 패널 구동 회로 및 액정 표시 장치
TWI292569B (en) Chip-on-glass liquid crystal display and transmission method thereof
JP3535067B2 (ja) 液晶表示装置
US10566071B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit and display device
EP0553823A2 (en) Horizontal driver circuit with fixed pattern eliminating function
EP0943177A1 (en) Clock vernier adjustment
US11482293B2 (en) Control system with cascade driving circuits and related driving method
KR101205543B1 (ko) 표시 장치 및 이의 구동 방법
US20180025696A1 (en) Display device and data driver
US20040113878A1 (en) Bi-directional driving circuit for liquid crystal display device
US5404151A (en) Scanning circuit
CN101334978A (zh) 显示设备、其驱动方法和合并了显示设备的电子装置
US20080291147A1 (en) Liquid crystal display device and method thereof
EP1052616A3 (en) Signal line driving circuit and image display device
US7477225B2 (en) Semiconductor integrated circuit device and shift register for device driver
KR101294016B1 (ko) 부분 화면 표시가 가능한 표시장치 및 그 구동방법
KR100374365B1 (ko) 액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동장치와 그 방법
US5325411A (en) Display driving circuit
JP2000029419A (ja) 画像表示装置
US7079104B2 (en) Semiconductor device and liquid crystal panel display driver
CN111653236B (zh) 一种显示装置
JP2001282171A (ja) 画像表示装置およびその駆動制御回路
JP2005338727A (ja) 画像表示装置及びドライバｉｃ用タイミングコントローラ
KR19990015065A (ko) 메모리를 이용한 액정 표시 장치의 데이터 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee