KR100374365B1 - 액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동장치와 그 방법 - Google Patents

액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동장치와 그 방법 Download PDF

Info

Publication number
KR100374365B1
KR100374365B1 KR10-2000-0010394A KR20000010394A KR100374365B1 KR 100374365 B1 KR100374365 B1 KR 100374365B1 KR 20000010394 A KR20000010394 A KR 20000010394A KR 100374365 B1 KR100374365 B1 KR 100374365B1
Authority
KR
South Korea
Prior art keywords
signal
sro
nth
liquid crystal
analog
Prior art date
Application number
KR10-2000-0010394A
Other languages
English (en)
Other versions
KR20000071401A (ko
Inventor
고가고이찌
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20000071401A publication Critical patent/KR20000071401A/ko
Application granted granted Critical
Publication of KR100374365B1 publication Critical patent/KR100374365B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(a) 아날로그 데이터가 입력되는 데이터 라인, (b) 시프트 펄스 (SRO1내지 SROn)를 송신하는 1개 이상의 시프트 레지스터 (SR1내지 SRn), 및 (c) 상기 시프트 펄스 (SRO1내지 SROn)에 따라서 상기 아날로그 데이터 신호를 샘플링하며 유지하고, 전압 신호를 송신하는 1개 이상의 회로 (S/H1내지 S/Hn)을 구비하고, 상기 데이터 라인이 제 1내지 제 N 분할 데이터 라인 (21a, 21b; 42a, 42b, 42c)으로 구비되며, 상기 아날로그 데이터 신호가 상기 제 1내지 제 N 데이터 라인 (21a, 21b; 42a, 42b, 42c) 중 1개에 입력되고, N 은 2이상의 정수인, 액정 표시 패널에서 데이터 라인을 구동하는 장치 (20 및 40)를 제공한다. 본 장치에 따르면, 액정 표시 패널에서의 데이터 라인은 제 1 및 제 2 분할 데이터 라인으로 구비된다. 따라서, 전체로서 데이터 라인의 배선 저항 및 용량을 감소시키는 것이 가능하다.

Description

액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동 장치와 그 방법{LIQUID CRYSTAL DISPLAY DEVICE AND APPRATUS FOR DRIVING DATA LINE OF LIQUID CRYSTAL DISPLAY PANEL AND METHOD OF DOING THE SAME}
본 발명은 액정 표시 패널의 데이터 라인을 구동하기 위한 장치 및 그 방법에 관한 것이다.
일반적으로, 아날로그 타입 풀 칼라 액정 표시 장치는 아날로그 데이터 신호를 수신하고 그 아날로그 데이터 신호를 처리하도록 설계된다. 그러한 아날로그 타입 풀 칼라 액정 표시장치에서, 아날로그 데이터 신호는 아날로그-신호 처리 회로에서 처리되고 버퍼 증폭기를 통하여 접속 기판 상에 형성된 배선 버스를 통하여 LCD 구동 장치 집적 회로에 입력된다. LCD 구동 장치 IC 는 액정 표시 패널에 수직으로 배열되고, 액정 표시 패널의 데이터 라인을 구동한다. LCD 구동 장치 IC 는 아날로그 데이터 신호를 수신하며, 그 수신된 아날로그 데이터 신호를 샘플링하고 유지하여, 액정 표시 장치에 전압 신호를 송신한다.
도 1 은 종래의 아날로그-타입 LCD 구동 장치 IC 의 블록도이다.
도시된 아날로그-타입 LCD 구동 장치 IC (10)는 n-채널 시프트 레지스터 (SR1내지 SRn), 아날로그 데이터 신호를 수신하는 데이터 라인 (11), 데이터 라인 (11)에 전기적으로 각각 접속된 스위치 (SW1내지 SWn), SW1내지 SWn에 각각 전기적으로 접속된 샘플링 및 유지 회로 (S/H1내지 S/Hn), 및 액정 표시 패널의 데이터 라인을 구동하기 위하여 샘플링 및 유지 회로 (S/H1내지 S/Hn)에 전기적으로 접속된 출력 증폭기 (12)로 구비된다.
시프트 레지스터 (SR1내지 SRn)가 시작 펄스를 수신하는 경우, 시프트 레지스터 (SR1내지 SRn)는 시프트 펄스 (SRO1내지 SROn)로서 시작 펄스를 클록 신호와 동기하는 스위치 (SW1내지 SWn)에 송신한다.
스위치 (SW1내지 SWn) 는 시프트 레지스터 (SR1내지 SRn) 로부터 송신된 시프트 펄스 (SRO1내지 SROn)에 의하여 각각 그 동작에서 제어된다. 즉, 시프트 펄스 (SRO1내지 SROn) 를 수신하면, 스위치 (SW1내지 SWn)는 시프트 펄스 (SRO1내지 SROn)에 따라서 제 1 스위치 (SW1) 로부터 제 N 스위치 (SWn)로 연속적으로 온 되거나 오프 된다.
예를 들어, 제 1 스위치 (SW1) 가 온 상태에 있을때, 아날로그 데이터는 제 1 스위치 (SW1)에 전기적으로 접속된 제 1 샘플링 및 유지 회로 (S/H1)에서의 유지 커패시터에서 샘플링되고 유지된다. 모든 샘플링 및 유지 회로 (S/H1내지 S/Hn)가 그 유지 커패시터에서 아날로그 데이터를 샘플링하고 유지하는 것을 종료한 후에, 액정 패널은 출력 증폭기 (12)를 통하여 동시에 구동된다.
종래의 아날로그-타입 LCD 구동 장치 IC 를 포함하는 아날로그-타입 풀 칼라 LCD 는 다음과 같은 문제들을 수반한다.
LCD 의 해상도가 XGA 내지 SXGA 및 UXGA 로 증가됨에 따라, 데이터 전송 레이트가 증가된다. 하지만, 종래의 아날로그-타입 풀 칼라 LCD 는 그 처리 레이트를 향상시킬 수 없다.
그 이유는 다음과 같다. 데이터 라인 (11) 및 스위치 (SW1내지 SWn)가 신호 처리 기판에 탑재된 버퍼 증폭기에 전기적으로 접속되기 때문에, 접속 기판에 형성된 배선의 임피던스를 포함하는 상당히 큰 부하는 버퍼 증폭기에 걸쳐서 인가된다. 그 결과로서, 아날로그-타입 LCD 구동 장치 IC (10)에서 유지 커패시터에 충전하는 특성은 악화된다.
본 발명의 목적은 액정 표시 장치에서 데이터 라인을 구동하는, 아날로그-타입 풀 칼라 LCD 가 동작하는 레이트를 향상시킬 수 있는장치를 제공하는 것이다.
본 발명의 또 다른 목적은 액정 표시 장치에서 데이터 라인을 구동하는 방법 및 그 방법을 제공하는 것이다.
본 발명의 1 실시예에서, (a) 아날로그 데이터 신호가 입력되는 데이터 라인, (b) 시프트 펄스를 송신하는 1개 이상의 시프트 레지스터, 및 (c) 시프트 펄스에 따라서 아날로그 데이터 신호를 샘플링하고 유지하고 전압 신호를 송신하는 1개 이상의 회로를 포함하며, 데이터 라인이 제 1내지 제 N 분할 데이터 라인을 구비하며, 아날로그 데이터 신호가 제 1내지 제 N 분할 데이터 라인 중 1개에 입력되고, N 은 2 이상의 정수인 것을 특징으로 하는 액정 표시 패널에 데이터 라인을 구동하는 장치가 제공된다.
본 발명의 또 다른 실시예에서, N 이 2 이상의 정수인 제 1내지 제 N 분할 데이터 라인 중 선택된 1개로 아날로그 데이터 신호를 입력하는 단계, (b) 시프트 펄스에 다라서 아날로그 데이터 신호를 샘플링하고 유지하여 전압 신호를 송신하는 단계, 및 (c) 전압 신호에 따라서 데이터 라인을 구동하는 단계를 포함하는 액정 표시 패널에서 데이터 라인을 구동하는 방법이 제공된다.
도 1 은 종래 아날로그-타입 LCD 구동 장치 IC 의 블록도.
도 2 는 본 발명의 실시예에 따른 액정 표시 패널에서 데이터 라인을 구동하는 장치의 블록도.
도 3a 는 스위치 제어 회로의 실시예의 블록도이며, 도 3b 는 스위치 제어 회로의 실시예의 블록도이고, 도 3c 는 스위치 제어 회로의 또 다른 실시예의 블록도.
도 4 는 도 2 에 도시된 장치의 타이밍도.
도 5 는 도 2 에 도시된 장치를 포함하는 아날로그-타입 풀 칼라 액정 표시 장치의 블록도.
도 6 은 본 발명의 또 다른 실시예에 따라서 액정 표시 패널에서 데이터 라인을 구동하기 위한 장치의 부분 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
20 구동 장치 IC
21a 및 21b 제 1 및 제 2 분할 데이터 라인
22 스위치 제어 회로
23 출력 증폭기
25 단자
SW1내지 SWn스위치
SR1내지 SRn시프트 레지스터
SRO1내지 SROn시프트 펄스
도 2 는 본 발명의 바람직한 실시예에 따라서, 액정 표시 패널 (아날로그 LCD 구동 장치 IC, 이하 "구동 장치 IC"로 칭함)에서 데이터 라인을 구동하기 위한 장치의 블록도이다.
도시된 구동 장치 IC (20)는 시프트 레지스터의 제 1 그룹 (SR1내지 SRn/2), 시프트 레지스터의 제 2 그룹 (SRn/2+1내지 SRn), 제 1 분할 데이터 라인 (21a), 제 2 분할 데이터 라인 (21b), 샘플링 및 유지 회로의 제 1 그룹 (S/H1내지 S/Hn/2), 샘플링 및 유지 회로의 제 2 그룹 (S/Hn/2+1내지 S/Hn), 제 1 분할 데이터 라인 (21a), 샘플링 및 유지 회로의 제 1 그룹 (S/H1내지 S/Hn/2)사이에 위치된 스위치의 제 1 그룹 (SW1내지 SWn/2), 제 2 분할 데이터 라인 (21b), 샘플링 및 유지 회로의 제 2 그룹 (S/Hn/2+1내지 S/Hn)사이에 위치된 스위치의 제 2 그룹 (SWn/2+1내지 SWn), 제 1 및 제 2 분할 데이터 라인 (21a 및 21b)중 1개를 선택하는 주스위치 (SWd), 주스위치 (SWd)에 제어 신호 (CONT)를 송신하여 주스위치 (SWd)의 동작을 제어하는 스위치 제어 회로 (22), 및 샘플링 및 유지 회로의 제 1 그룹 (S/H1내지 S/Hn/2), 샘플링 및 유지 회로의 제 2 그룹 (S/Hn/2+1내지 S/Hn)의 양자에 전기적으로 접속된 출력 증폭기 (23)으로 구비된다. 여기서, "n" 은 1개의 구동 장치 IC에서 채널의 개수를 지시한다.
아날로그 데이터 신호는 구동 장치 IC (20)의 세로 방향의 중심에 위치된 단자 (25)를 통하여 구동 장치 IC (20)로 입력되고, 주스위치 (SWd)를 통하여 제 1 및 제 2 분할 데이터 라인 (21a 및 21b)중 1개로 입력된다.
스위치 제어 회로 (22)는 시프트 레지스터의 제 1 및 제 2 그룹 (SR1내지 SRn)에 따라서 주스위치 (SWd)에 제어 신호 (CONT)를 송신한다.
제 1 시프트 레지스터 (SR1)가 시작 펄스 (HSP)를 수신하는 경우, 시프트 레지스터 (SR1내지 SRn)는 클록 신호에 따라서 시프트 펄스 (SRO1내지 SROn)을 연속적으로 송신한다.
스위치의 제 1 그룹 (SW1내지 SWn/2)은 샘플링 및 유지 회로의 제 1 그룹 (S/H1내지 S/Hn/2) 에 제 1 분할선 (21a)을 전기적으로 접속하거나 샘플링 및 유지 회로의 제 1 그룹 (S/H1내지 S/Hn/2)으로부터 제 1 분할선 (21a) 을 분리한다. 스위치의 제 2 그룹 (SWn/2+1내지 SWn)은 샘플링 및 유지 회로의 제 2 그룹에 (S/Hn/2+1내지 S/Hn)에 제 2 분할선 (21b)을 전기적으로 접속하거나 샘플링 및 유지 회로의 제 2 그룹 (S/Hn/2+1내지 S/Hn)으로부터 제 2 분할선 (21b) 을 분리한다. 샘플링 및 유지 회로의 제 1 및 제 2 그룹 (S/H1내지 S/Hn)은 출력 증폭기 (23)를 통하여 구동 장치 IC (20)로부터 그 출력을 송신한다.
도 3a 는 주스위치 (SWd)의 실시예를 도시한다. 주스위치 (SWd)는 아날로그 데이터 신호가 입력되는 단자, 제 1 분할 데이터 라인 (21a)에 전기적으로 접속된 제 1 아날로그 스위치 (24a), 제 2 분할 데이터 라인 (21b)에 전기적으로 접속된 제 2 아날로그 스위치 (24b)로 구비된다. 제 1 및 제 2 아날로그 스위치 (24a 및 24b)는 스위치 제어 회로 (22)로부터 각각 송신된 제어 신호 (CONTA 및 CONTB)에 의하여 제어된다.
도 3b 는 스위치 제어 회로 (22)의 실시예를 도시한다. 스위치 제어 회로 (22)는 시프트 레지스터의 제 1 그룹 (SR1내지 SRn/2)으로부터 송신된 시프트 펄스 (SRO1내지 SROn/2)를 수신하며 시프트 펄스 (SRO1내지 SROn/2)의 합을 표시하는제 1 제어 신호 (CONTA)를 송신하는 제 1 OR 회로 (26a) 및 시프트 레지스터의 제 2 그룹 (SRn/2+1내지 SRn)으로부터 송신된 시프트 펄스 (SROn/2+1내지 SROn)를 수신하며 시프트 펄스 (SROn/2+1내지 SROn)의 합을 표시하는 제 2 제어 신호 (CONTB)를 송신하는 제 2 OR 회로 (26b)로 구비된다.
도 3c 는 스위치 제어 회로 (22)의 또 다른 실시예를 도시한다. 스위치 제어 회로 (22)는 제 1 시프트 펄스 (SRO1)의 상승 에지에서 세트되며 시프트 펄스 (SROn/2)의 하강 에지에서 리세트되어, 결과적으로 제 1 제어 신호 (CONTA)를 송신하는 제 1 SR 플립-플롭 (27a)과 시프트 펄스 (SROn/2+1)의 상승 에지에서 세트되며 시프트 펄스 (SROn)의 하강 에지에서 리세트되어, 결과적으로 제 2 제어 신호 (CONTB)를 송신하는 제 2 SR 플립-플롭 (27b)으로 구비된다.
도시되지는 않았지만, 스위치 제어 회로 (22)는 H 클록의 개수를 카운트하여 제 1 및 제 2 제어 신호 (CONTA 및 CONTB)를 송신하는 카운터로 구비될 수도 있다.
이하에서, 신호 및 펄스 각각의 파형을 도시하는 타이밍도인 도 4 를 참조하여 도 2 에 구동 장치 IC (20)의 동작이 설명된다.
도 2 에 도시되지는 않았지만, 구동 장치 IC (20)은 H 클록 신호와 동기하여 논리 연산을 이룬다.
도 4(c) 에 도시된 바와 같이, 아날로그 데이터 신호는 직렬인 구동 장치 IC (20)에 연속적으로 입력된다.
도 4(a) 에 도시된 바와 같은 시작 펄스는 제 1 시프트 레지스터 (SR1)으로 입력된다. 제 1 시프트 레지스터 (SR1)는 제 1 H 클록 신호의 수신의 경우에 개시 펄스를 취하며, 그 출력으로서 제 1 시프트 펄스 (SRO1) 를 송신한다.
제 2 내지 제 N 시프트 레지스터 (SR2내지 SRn)가 각각 제 2 내지 제 N H 클록 신호를 수신하는 경우, 제 1 시프트 펄스 (SRO1)가 시프트되는 경우에도 시프트 펄스 (SRO2내지 SROn)를 연속적으로 송신한다. 시프트 펄스 (SROn)가 다음 단계의 구동 장치 IC 로 지시될 시작 펄스로서 제 N 시프트 레지스터 (SRn) 로부터 송신된다.
시프트 펄스의 제 1 그룹 (SRO1내지 SROn/2)이 시프트 레지스터의 제 1 그룹 (SR1내지 SRn/2)으로부터 송신되는 한편, 스위치 제어 회로 (22)는 주스위치 (SWd)에 제어 신호 (CONTA)를 송신하여, 제 1 분할 데이터 라인 (21a)을 선택한다. 다른 한편, 시프트 펄스의 제 2 그룹 (SROn/2+1내지 SROn)이 시프트 레지스터의 제 2 그룹 (SRn/2+1내지 SRn)으로부터 송신되는 한편, 스위치 제어 회로 (22)는 주스위치 (SWd)에 제어 신호 (CONTB)를 송신하여, 제 2 분할 데이터 라인 (21b)을 선택한다.
전술한 바와 같이, 스위치의 제 1 그룹 (SW1내지 SWn/2)은 제 1 분할 데이터 라인 (21a)을 샘플링 및 유지 회로 (S/H1내지 S/Hn/2)에 전기적으로 접속하거나 제 1 분할 데이터 라인 (21a)을 샘플링 및 유지 회로 (S/H1내지 S/Hn/2)로부터 분리한다. 스위치의 제 2 그룹 (SWn/2+1내지 SWn)은 제 2 분할 데이터 라인 (21b)을 샘플링 및 유지 회로 (S/Hn/2+1내지 S/Hn)에 전기적으로 접속하거나 제 2 분할 데이터 라인 (21b)을 샘플링 및 유지 회로 (S/Hn/2+1내지 S/Hn)로부터 분리한다.
시프트 펄스가 H 레벨에 있는 , 그러한 시프트 펄스를 수신하는 스위치는 계속 온 상태로 유지된다. 그 결과로서, 연관된 샘플링 및 유지 회로는 아날로그 데이터 신호를 샘플링하고 유지하여, 샘플링 및 유지 회로에서 아날로그 전압을 유지 커패시터에 충전시킨다.
H 클록 신호에 따라서 시프트 레지스터 (SR1내지 SRn) 가 시프트 펄스 (SRO1내지 SROn)을 연속적으로 송신함에 따라, 아날로그 데이터 신호는 연속적으로 샘플되고 연관된 유지 커패시터로 차례로 충전된다. 모든 유지 커패시터가 샘플되고 유지된 데이터로 충전된 후에, 모든 데이터는 출력 증폭기 (23)를 통하여 송신되고 액정 표시 패널로 기입된다.
실시예에서, 샘플링 및 유지 회로 (S/H1내지 S/Hn)는 1쌍의 유지 커패시터를 포함하도록 설계된다. 유지 커패시터중 1개가 충전되는 한편, 다른 유지 커패시터는 출력을 송신한다. 유지 커패시터는 매 라인마다 사용하도록 스위치된다.
이하에서, 도 4 를 참조하여 주스위치 (SWd) 및 스위치 제어 회로 (22)의 동작이 설명된다.
전술한 바와 같이, 제 1 및 제 2 아날로그 스위치 (24a 및 24b)는 제 1 및 제 2 제어 신호 (CONTA 및 CONTB)에 의하여 제어된다. 제 1 및 제 2 제어 신호 (CONTA 및 CONTB)가 각각 H 및 L 레벨에 있는 경우, 제 1 및 제 2 아날로그 스위치 (24a 및 24b)가 온되고 오프되며, 시프트 펄스의 제 1 그룹 (SRO1내지 SROn/2)이 송신되는 동안 제 1 제어 신호 (CONTA)가 H 레벨에 유지되며, 시프트 펄스의 제 2 그룹 (SROn/2+1내지 SROn)이 송신되는 동안 제 2 제어 신호 (CONTB)가 H 레벨에 유지되는 것으로 가정된다.
도 3b 및 3c 에 도시된 바와 같은 스위치 제어 회로는 제 1 및 제 2 제어 신호 (CONTA 및 CONTB)를 송신하여 제 1 및 제 2 아날로그 스위치 (24a 및 24b)가 전술한 방법으로 동작하도록 한다.
도 5 를 참조하여 전술한 구동 장치 IC 를 포함하는 아날로그-타입 풀 칼라 LCD 의 실시예가 설명된다.
도 5 에 도시된 아날로그-타입 풀 칼라 LCD 는 접속 기판 (31), 액정 표시 패널 (32), 액정 표시 패널 (32)에서 데이터 라인을 구동하기 위한 액정 표시 패널 (32) 및 접속 기판에 걸쳐서 직렬로 탑재된 복수의 구동 장치 IC (IC1내지 ICm), 동기 신호 및 아날로그 영상 신호를 수신하며 아날로그 영상 신호를 처리하며 구동 장치 IC (IC1내지 ICm)의 각각에 처리된 아날로그 영상 신호를 송신하고, 제 1 구동 장치 IC (IC1)에 시작 펄스 (30)를 송신하는 신호 처리기 (33), 및 신호 처리기 (33)를 접속 기판 (31)에 접속하는 플렉서블 인쇄 기판 (38)으로 구비된다.
접속 기판 (31)은 각각이 구동 장치 IC (IC1내지 ICm)의 각각에 전기적으로 접속된 배선 (39) 을 포함한다. 처리된 아날로그 영상 신호는 배선 (39)을 통하여 각각의 구동 장치 IC (IC1내지 ICm)의 각각에 송신된다.
구동 장치 IC 는 일반적으로 384개의 도트를 출력한다. 따라서, 8개의 구동 장치 IC 는 XGA 타입 LCD (수평 방향으로 1024x3 개의 도트)에 직렬로 배열되고 , 10개의 구동 장치 IC 는 SXGA 타입 LCD (수평 방향으로 1024x3 개의 도트)에 직렬로 배열된다.
아날로그-타입 풀 칼라 LCD 는 일반적으로 수평과 수직 동기 신호 및 아날로그 영상 신호를 수신한다. 그러한 신호는 신호 처리기 (33)에서 수신된다.
신호 처리기 (33)는 제어기 (34), 수평 및 수직 동기 신호를 수신하며 클록 신호를 제어기 (34)에 송신하는 PLL 회로 (35), 아날로그 데이터 신호를 수신하고 처리하는 아날로그 신호 처리 회로 (36), 및 각각의 구동 장치 IC (IC1내지 ICm)에 데이터 신호를 송신하는 버퍼 증폭기 (37)로 구비된다.
제어기 (34)는 PLL 회로 (35)로부터 송신된 수평과 수직 동기 신호 및 클록 신호를 수신하며, 아날로그 신호 처리 회로 (36) 및 버퍼 증폭기에 제어 신호를 송신하여 그들을 제어한다. 제어기 (34)는 또한 제 1 구동 장치 IC1 에 시작 펄스를 송신한다.
아날로그 신호 처리 회로 (36)는 아날로그 영상 신호의 시간 변환, γ 변환 및 데이터 반전을 수행한다. 아날로그 영상 신호는 아날로그 신호 처리 회로 (36)에서 처리되고, 버퍼 증폭기 (37) 및 배선 (39)를 통하여 각각의 구동 장치 IC (IC1내지 ICm)에 송신된다.
제어기 (34)는 시작 펄스 (30)를 발생시키고, 플렉서블 인쇄 회로 (38)를 통하여 제 1 구동 장치 IC1에 시작 펄스 (30)를 송신한다. 시작 펄스를 수신하면, 제 1 구동 장치 IC1은 제 2 구동 장치 IC2에 시작 펄스를 송신한다. 동일한 방법으로, 이전 구동 장치 ICn-1로부터 시작 펄스를 수신하면, 구동 장치 IC 는 다음 구동 장치 ICn+1에 시작 펄스를 송신한다.
전술한 바와 같이, 시작 펄스를 수신하면, 시프트 레지스터는 각각의 구동 장치 IC 에서 시프트 펄스를 송신한다. 시프트 펄스의 제 1 그룹 (SRO1내지 SROn/2)이 발생되는 경우, 제 1 분할 데이터 라인 (21a)이 활성화되도록 하며, 반면에 시프트 펄스의 제 2 그룹 (SROn/2+1내지 SROn)이 발생되는 경우, 제 2 분할 데이터 라인 (21b)이 활성화된다. 그러한 데이터 라인 (21a 및 21b)을 포함하는 다음 구동 장치 IC 에 시작 펄스를 송신하는 경우, 제 1 및 제 2 분할 데이터 라인 (21a 내지 21b)이 비활성화된다. 따라서, 복수의 구동 장치 IC 가 직렬로 배열된 것을 특징으로 하는, 도 5 에 도시된 아날로그-타입 풀 칼라 LCD 에서, 1개의 구동 장치 IC 에서 제 1 및 제 2 분할 데이터 라인 (21a 및 21b) 중 1개만이 활성화된다.
데이터 라인이 2개의 부분, 즉, 전술한 실시예에서 제 1 및 제 2 분할 데이터 라인 (21a 및 21b)으로 분할되어도, 데이터 라인이 분할되는 부분의 개수는 2개에 한정되지 않는다는 것이 주목되어야 한다. 데이터 라인은 3개 이상의 부분으로 분할될 수도 있다.
도 6 은 데이터 라인이 3개의 부분, 즉, 제 1내지 제 3 분할 데이터 라인 (42a, 42b, 및 42c) 으로 분할되는 실시예를 도시한다.
아날로그 데이터 신호는 구동 장치 IC (40)의 중심에 위치된 단자 (43)을 통하여 구동 장치 IC (40)으로 입력된다. 아날로그 데이터 신호는 스위치 제어 회로 (41)로부터 송신된 제어 신호 (CONT)에 따라서 제어되는 주스위치 (SWd)를 통하여 제 1내지 제 3 분할 데이터 라인 (42a, 42b 및 42c) 중 1개로 송신된다. 아날로그 데이터 신호는 그 중심에서 제 1, 제 2 또는 제 3 분할 데이터 라인 (42a, 42b, 또는 42c)로 입력되어, 유지 커패시터 및 영상 화질의 충전 특성을 향상시킨다.
스위치 제어 회로 (41)는 주스위치 (SWd)에 제어 신호 (CONT)를 송신하여, 시프트 레지스터로부터 송신된 시프트 펄스에 따라서 제 1내지 제 3 분할 데이터 라인 (42a 내지 42c) 중 1개를 선택한다. 구동 장치 IC 가 시작 펄스를 송신하는 경우, 주스위치 (SWd)가 개방, 즉, 주스위치 (SWd)는 구동 장치 IC에서 제 1내지 제 3 분할 데이터 라인 (42a 내지 42c)중 어느 1개의 단자 (43) 와도 전기적으로 접속하지 않는다.
다른 동작은 전술한 실시예의 동작과 동일하다.
전술한 본 발명에 의하여 얻어지는 장점은 다음과 같다.
본 발명에 따르면, 데이터 라인은 그 장치에서 분할 데이터 라인의 2이상의 개수로 분할된다. 따라서, 배선 저항 및 그 데이터 라인의 용량이 감소되며, 또한, 데이터 라인과 샘플링 및 유지 회로사이에 전기적으로 접속된 스위치의 개수는 감소될 수 있어서, 스위치에 의하여 야기된 기생 커패시터도 감소될 수 있다.
또한, 활성화된 분할 데이터 라인이 데이터 라인의 일부이기 때문에, 버퍼 증폭기에 가해진 부하를 감소시키는 것이 가능해서, 아날로그-타입 풀 칼라 LCD가 동작하는 레이트에서의 향상을 보장한다. 추가적으로, 동일한 이유에서, 버퍼 증폭기에 가해진 부하가 감소될 수 있으며, 아날로그-타입 풀 칼라 LCD 에서의 전력 소모를 감소시킬 수 있다.
추가적으로, 데이터 라인의 분할은 아날로그 데이터 신호가 데이터 라인으로 입력되는 입력 단자로부터 가장 멀리 떨어진 유지 커패시터를 충전하는 특성을 향상시킨다. 그 중심에서 장치에 아날로그 데이터 신호를 입력시킴으로써, 장치의 충전 특성 사이의 차이를 해소시킬 수 있으며, 아날로그-타입 풀 칼러 LCD 의 영상 화질을 향상시킬 수 있다.
또한, 본 발명에 따르면, 아날로그 데이터 신호는 종래의 장치에서와 동일한 방법으로 장치에 입력된다. 따라서, 그 데이터 라인을 구동하기 위한 장치를 포함하는 현재의 액정 표시 패널은 본 발명에 따른 장치로서 종래의 장치를 단지 교체함으로써 사용될 수 있다.

Claims (15)

  1. 액정 표시 패널에서의 데이터 라인 구동 장치 (20, 40)에 있어서,
    (a) 아날로그 데이터 신호가 입력되는 데이터 라인;
    (b) 시프트 펄스 (SRO1내지 SROn)를 송신하는 하나 이상의 시프트 레지스터 (SR1내지 SRn); 및
    (c) 상기 시프트 펄스 (SRO1내지 SROn)에 따라서 상기 아날로그 데이터 신호를 샘플링 및 유지하고, 전압 신호를 송신하는 하나 이상의 회로 (S/H1내지 S/Hn)를 구비하고,
    상기 데이터 라인은 제 1내지 제 N 분할 데이터 라인들 (21a, 21b; 42a, 42b, 42c)로 이루어지며, 상기 아날로그 데이터 신호는 상기 제 1내지 제 N 분할 데이터 라인 (21a, 21b; 42a, 42b, 42c) 중 하나로 입력되고, N 은 2 이상의 정수이며,
    상기 장치 (20, 40) 는,
    (d) 상기 제 1내지 제 N 분할 데이터 라인들 (21a, 21b; 42a, 42b, 42c) 중 하나로 상기 아날로그 데이터 신호가 전송되게 하는 스위치 (SWd); 및
    (e) 상기 시프트 레지스터 (SR1내지 SRn) 의 동작에 따라서 상기 스위치 (SWd) 로 제어 신호 (CONT)를 송신함으로써 상기 스위치 (SWd)의 동작을 제어하는 스위치 제어 회로 (22, 41)를 더 구비하는 것을 특징으로 하는 데이터 라인 구동 장치.
  2. 제 1 항에 있어서,
    상기 아날로그 데이터 신호는 중심에서 상기 제 1내지 제 N 분할 데이터 라인들 (21a, 21b; 42a, 42b, 42c) 중 하나로 입력되는 것을 특징으로 하는 데이터 라인 구동 장치.
  3. 제 1 항에 있어서,
    상기 시프트 레지스터 (SR1내지 SRn)가 시프트 펄스 (SRO1내지 SROn)를 송신하지 않는 경우, 상기 아날로그 데이터 신호는 상기 제 1내지 제 N 분할 데이터 라인들 (21a, 21b; 42a, 42b, 42c) 중 어느 하나로도 입력되지 않는 것을 특징으로 하는 데이터 라인 구동 장치.
  4. 제 1 항에 있어서,
    N 은 2 이고, 상기 제 1 및 제 2 분할 데이터 라인들 (21a 및 21b) 이 그 길이가 서로 동일한 것을 특징으로 하는 데이터 라인 구동 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 장치 (20) 의 중심측에 위치되는 신호 입력단자 (25, 43) 를 더 구비하고,
    상기 아날로그 데이터 신호는 상기 신호 입력단자 (25, 43) 를 통하여 상기 장치 (20)로 입력되는 것을 특징으로 하는 데이터 라인 구동 장치.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 스위치 (SWd)는, 상기 제 1내지 제 N 분할 데이터 라인들 (21a, 21b; 42a, 42b, 42c)에 각각 전기적으로 접속된 제 1내지 제 N 아날로그 스위치 (24a, 24b)를 구비하고,
    상기 제 1내지 제 N 아날로그 스위치 (24a, 24b) 는, 상기 스위치 제어 회로 (22, 41)로부터 각각 송신되는 제 1내지 제 N 제어 신호 (CONTA, CONTB)에 의하여 그 동작이 제어되는 것을 특징으로 하는 데이터 라인 구동 장치.
  9. 제 8 항에 있어서,
    상기 스위치 제어 회로 (22, 41)는, 상기 시프트 레지스터 (SR1내지 SRn)의 제 1내지 제 N 그룹으로부터 송신되는 제 1내지 제 N 시프트 펄스 (SRO1내지 SROn)를 각각 수신하고, 상기 제 1내지 제 N 시프트 펄스 (SRO1내지 SROn)의 합을 표시하는 상기 제 1내지 제 N 제어 신호 (CONTA, CONTB)를 각각 송신하는 제 1내지 제 N OR 회로 (26a, 26b)를 포함하는 것을 특징으로 하는 데이터 라인 구동 장치.
  10. 제 8 항에 있어서,
    상기 스위치 제어 회로 (22, 41)는 시프트 펄스의 제 1내지 제 N 그룹의 각각 중에서 초기 시프트 펄스의 상승 에지에서 세트되고 상기 시프트 펄스의 제 1내지 제 N 그룹의 각각 중에서 최종 시프트 펄스의 하강 에지에서 리세트되는 제 1내지 제 N SR 플립-플롭 (27a, 27b)을 포함하고, 상기 제 1내지 제 N 제어 신호를 송신하는 것을 특징으로 하는 데이터 라인 구동 장치.
  11. 액정 표시 장치에 있어서,
    (a) 액정 표시 패널 (32);
    (b) 상기 액정 표시 패널 (32)에서 데이터 라인을 구동하기 위한 상기 액정 표시 패널 (32)상에 캐스케이드형으로 탑재된 구동 장치 (IC1내지 ICm) 로서, 제 1 항 내지 제 4 항 중 어느 한 항에서 각각 정의된 복수의 구동 장치 (IC1내지 ICm); 및
    (c) 동기 신호 및 아날로그 영상 신호를 수신하며, 상기 아날로그 영상 신호를 처리하고, 처리된 아날로그 영상 신호를 상기 구동 장치 (IC1내지 ICm)의 각각으로 송신하고, 또한 상기 장치 (IC1내지 ICm) 중의 장치로부터 인접 장치로 송신되는 시작 펄스 (30)를 상기 장치 (IC1내지 ICm) 중의 제 1 장치 (IC1) 로 송신하는 신호 처리기 (33)를 구비하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 11 항에 있어서,
    상기 장치 (IC1내지 ICm)의 각각에 전기적으로 접속된 배선 (39)을 가지는 접속 기판 (31) 을 더 구비하고,
    상기 처리된 아날로그 영상 신호는 상기 배선 (39)을 통하여 상기 장치 (IC1내지 ICm)의 각각으로 전송되고, 상기 장치 (IC1내지 ICm) 의 각각은 상기 액정 표시 패널 (32)에 걸쳐서 탑재되는 것을 특징으로 하는 액정 표시 장치.
  13. 제 12 항에 있어서,
    상기 신호 처리기 (33)를 상기 접속 기판 (31)에 접속하는 플렉서블 인쇄 회로 (38)를 더 구비하는 것을 특징으로 하는 액정 표시 장치.
  14. 액정 표시 패널에서 데이터 라인을 구동하는 방법에 있어서,
    (a) 하나 이상의 시프트 레지스터 (SR1내지 SRn) 의 동작에 의해 발생된 제어 신호 (CONT)에 따라서 아날로그 데이터 신호를 제 1내지 제 N 분할 데이터 라인들 (21a, 21b; 42a, 42b, 42c) 중의 선택된 하나로 입력시키는 단계로서, N 은 2 이상의 정수인 단계;
    (b) 시프트 펄스에 따라서 상기 아날로그 데이터 신호를 샘플링하고 유지하여 전압 신호를 송신하는 단계; 및
    (c) 상기 전압 신호에 따라서 데이터 라인을 구동하는 단계를 구비하는 것을 특징으로 하는 데이터 라인 구동 방법.
  15. 제 14 항에 있어서,
    시프트 펄스가 송신되지 않는 경우, 상기 아날로그 데이터 신호는 상기 제 1내지 제 N 분할 데이터 라인 중의 어느 하나로도 입력되지 않는 것을 특징으로 하는 데이터 라인 구동 방법.
KR10-2000-0010394A 1999-03-03 2000-03-02 액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동장치와 그 방법 KR100374365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-055112 1999-03-03
JP11055112A JP2000250495A (ja) 1999-03-03 1999-03-03 液晶表示パネルのデータ線駆動装置

Publications (2)

Publication Number Publication Date
KR20000071401A KR20000071401A (ko) 2000-11-25
KR100374365B1 true KR100374365B1 (ko) 2003-03-04

Family

ID=12989678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0010394A KR100374365B1 (ko) 1999-03-03 2000-03-02 액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동장치와 그 방법

Country Status (3)

Country Link
JP (1) JP2000250495A (ko)
KR (1) KR100374365B1 (ko)
TW (1) TW558703B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408002B1 (ko) * 2001-12-29 2003-12-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동 회로
JP3637898B2 (ja) 2002-03-05 2005-04-13 セイコーエプソン株式会社 表示駆動回路及びこれを備えた表示パネル
JP4749687B2 (ja) * 2004-07-30 2011-08-17 シャープ株式会社 表示装置
JP5027435B2 (ja) 2006-03-31 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2010164830A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 表示ドライバのデータ線駆動装置
US10109240B2 (en) * 2016-09-09 2018-10-23 Apple Inc. Displays with multiple scanning modes
US10482822B2 (en) 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes
WO2018138603A1 (en) 2017-01-26 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
WO2023181652A1 (ja) * 2022-03-23 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970022944A (ko) * 1995-10-18 1997-05-30 니시무로 다이조 영상제어장치 및 이를 구비한 평면 디스플레이장치
KR19980079843A (ko) * 1997-03-03 1998-11-25 니시무로 다이조 평면표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970022944A (ko) * 1995-10-18 1997-05-30 니시무로 다이조 영상제어장치 및 이를 구비한 평면 디스플레이장치
KR19980079843A (ko) * 1997-03-03 1998-11-25 니시무로 다이조 평면표시장치

Also Published As

Publication number Publication date
JP2000250495A (ja) 2000-09-14
KR20000071401A (ko) 2000-11-25
TW558703B (en) 2003-10-21

Similar Documents

Publication Publication Date Title
US7075505B2 (en) Liquid crystal display device, liquid crystal controller and video signal transmission method
US7382344B2 (en) Data driving apparatus and method for liquid crystal display
US5604511A (en) Active matrix liquid crystal display apparatus
EP0461928B1 (en) A column electrode driving circuit for a display apparatus
US5801674A (en) Display device and driving device therefor
US6256005B1 (en) Driving voltage supply circuit for liquid crystal display (LCD) panel
KR100374365B1 (ko) 액정 표시 장치 및 액정 표시 패널의 데이터 라인 구동장치와 그 방법
JP2002196726A (ja) 表示駆動装置および表示装置モジュール
KR20000062639A (ko) 액정표시장치
US6909418B2 (en) Image display apparatus
US5298913A (en) Ferroelectric liquid crystal display device and driving system thereof for driving the display by an integrated scanning method
US20110181556A1 (en) Serial-parallel-conversion circuit, display employing it, and its drive circuit
JP3044627B2 (ja) 液晶パネルの駆動回路
US7158128B2 (en) Drive unit and display module including same
US6628262B2 (en) Active matrix display apparatus capable of displaying data efficiently
US5325411A (en) Display driving circuit
EP0921518A3 (en) Interface for liquid crystal display
KR100431625B1 (ko) 액정표시장치
KR19980071743A (ko) 액정 표시 장치
US20040160383A1 (en) Multi-screen driving device and method
KR19980060002A (ko) 액정 표시 장치의 게이트 구동 집적 회로
EP1640963A1 (en) Flat display unit
JP3266245B2 (ja) 画像表示装置の駆動回路
JPS62169126A (ja) 液晶カラ−パネル駆動回路
KR100560998B1 (ko) 박막 트랜지스터 액정 표시 소자용 전극 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee