KR100408002B1

KR100408002B1 - 액정표시장치의 구동 회로

Info

Publication number: KR100408002B1
Application number: KR10-2001-0088494A
Authority: KR
Inventors: 박재덕; 홍순광
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2001-12-29
Filing date: 2001-12-29
Publication date: 2003-12-01
Also published as: KR20030058108A

Abstract

본 발명은 아날로그 샘플링 방식의 데이터 드라이버의 블록 간 경계에서 커플링에 의한 수직 DIM 화질 불량을 방지하기 위한 액정표시장치의 구동 회로에 관한 것으로, M개의 라인을 갖는 채널과, N×M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 N번씩 샘플링하는 복수개의 샘플링부와, 상기 각 블록의 데이터 라인을 N개의 영역으로 구분하고 각 샘플링부의 각 샘플링에 동기되어 상기 각 블록의 N 영역 각각에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성된 것이다.

Description

액정표시장치의 구동 회로{circuit for driving liquid crystal display device}

본 발명은 액정표시장치에 관한 것으로, 특히 아날로그 샘플링 방식의 데이터 드라이버의 블록 간 경계에서 커플링에 의한 수직 DIM 화질 불량을 방지하기 위한 액정표시장치의 구동 회로에 관한 것이다.

일반적으로 액정표시장치는 다른 표시장치에 비하여 상대적으로 경/박/단/소하므로 휴대용 표시장치로 각광을 받고 있으며, 대표적인 것이 노우트 북(Note Book) PC이다.

이와 같은 액정표시장치는 크게 영상신호를 표시하는 액정표시패널과 외부에서 상기 액정표시패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.

상기 액정표시 패널은, 도면에는 도시되지 않았지만, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 상기 두개의 투명 기판 중 하나에는 일정 간격으로 배열된 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 복수개의 화소전극과, 상기 게이트 라인의 신호에 따라 상기 데이터 라인의 신호를 각 화소전극에 인가하는 복수개의 박막트랜지스터가 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된다. 그리고 나머지 기판에는 칼라필터층, 공통전극 및 블랙 매트릭스층이 형성된다.

따라서, 게이트 라인에 순차적으로 턴 온 신호를 인가하면 그 때마다 해당 라인의 화소 전극에 데이터 신호가 인가되므로 영상이 표시된다.

이와 같이 구성된 액정 표시 패널과 상기 액정표시 패널에 데이터를 인가하는 데이터 구동회로를 구비한 일반적인 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 일반적인 액정표시장치의 블록 구성도이다.

즉, 상술한 바와 같이, 액정표시장치는, 복수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정표시패널(1)과, 상기 액정표시패널(1)에 구동 신호와 데이터 신호를 공급하는 구동회로부(2)로 구분된다.

여기서, 상기 구동회로부(2)는, 상기 액정표시패널(1)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(1b)와 상기 액정표시패널(1)의 각 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 드라이버(1a)와, 액정표시패널의 구동 시스템으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력 받아 상기 액정표시패널(1)의 각 데이타 드라이버(1b)와 게이트 드라이버(1a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 콘트롤러(3)와, 상기 액정표시패널(1) 및 각부에 필요한 전압을 공급하는 전원 공급부(4)와, 상기 전원 공급부(4)로부터 전원을 인가 받아상기 데이터 드라이버(1b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준전압부(5)와, 상기 전원 공급부(4)로부터 출력된 전압을 이용하여 액정표시패널(1)에 사용되는 정전압(V_DD), 게이트 고전압(V_GH), 게이트 저전압(V_GL), 기준전압(V_ref) 및 공통전압(Vcom) 등을 출력하는 DC/DC 변환부(6)를 구비하여 구성된다.

여기서, 상기 데이터 드라이버(1b)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.

도 2는 종래의 아날로그 샘플링 방식의 데이터 드라이버의 구성도이고, 도 3은 도 2의 상세도이다.

종래의 아날로그 샘플링 방식의 데이터 드라이버는, 도 2 및 도 3에 도시한 바와 같이, M개의 신호 라인을 갖는 채널(11)과, 하나의 게이트 펄스 동안 순차적으로 쉬프팅 신호를 출력하는 복수개의 쉬프트 레지스터(S/R(1), S/R(2)...S/R(n-1), S/R(n))(10)와, 상기 각 쉬프트 레지스터(10)에 M개의 스위칭 소자가 구성되고 M개의 데이터 라인을 한 블록으로 하여 각 블록마다 상기 각 쉬프트 레지스터(10)의 쉬프팅 신호에 따라 상기 채널(11)의해 입력되는 비디오 신호를 M개의 데이터 라인에 동시 인가하는 복수개의 샘플링 스위치부(S/W(1), S/W(2), ....S/W(n-1), S/W)(n))(12)로 구성된다. 여기서, 미설명 부호는 게이트 라인(G)이다.

이와 같이 구성된 종래의 아날로그 샘플링 방식의 데이터 구동 드라이버의 동작은 다음과 같다.

도 4는 종래 아날로그 샘플링 방식의 데이터 드라이버의 신호 파형도이다.

먼저, 상기 채널(11)에는 M개(24개)의 데이터 라인에 인가될 신호가 동시에 채널의 각 라인을 통해 입력되고, 이와 같은 방법으로 각 블록에 해당되는 비디오 신호가 순차적으로 입력된다.

따라서, 하나의 게이트 펄스 동안에 각 쉬프트 레지스터가 순차적으로 쉬프팅 신호를 출력하여 각 블록의 M개의 데이터 라인에 동시에 비디오 신호를 인가하고 이를 각 블록마다 순차적으로 비디오 신호를 인가 한다.

즉, 도 4에 도시한 바와 같이, 시작 펄스(start pulse)가 입력되면 하나의 게이트 펄스(게이트 라인(gate)의 턴온 시간(turn on time)) 동안 상기 쉬프트 레지스터(10)가 순차적으로 펄스를 출력한다. 그러면 해당 쉬프트 레지스터(10)의 출력 펄스에 따라 각 샘플링 스위치부(12)가 턴 온되므로 M(24)개 단위로 데이터 라인(D)에 동시에 비디오 신호가 공급된다.

그러나 이와 같은 종래의 아날로그 샘플링 방식의 데이터 드라이버에 있어서는 다음과 같은 문제점이 있었다.

즉, 종래의 아날로그 샘플링 방식의 데이터 드라이버에서는 각 화소 전극과 인접한 데이터 라인간의 기생 커패시턴스 때문에 각 블록과 블록 사이에 수직 DIM 현상이 발생된다.

도 5는 일반적인 액정표시패널의 단면도이다.

상술한 바와 같이, 액정표시 패널은, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 도 5에 도시한 바와 같이, 상기 두개의 투명 기판 중 하부 기판(20)에는 일정 간격으로 복수개의 게이트 라인(도면에는 도시되지 않음)이 배열되고, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(21)이 배열된다. 그리고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 복수개의 박막트랜지스터가 배열되고, 상기 데이터 라인과 각 게이트 라인 상측에 보호막(22)과 평탄화용 유기 절연막(23)이 차례로 적층되며, 상기 각 게이트 라인과 데이터 라인(21)에 의해 정의된 매트릭스 형태의 화소 영역에 복수개의 화소전극(24)이 형성되고, 상기 화소 전극(24)을 포함한 기판 전면에 제 1 배향막(25)이 형성된다. 즉, 상기 박막트랜지스터의 게이트는 상기 게이트 라인에 연결되고 소오스 전극은 데이터 라인에 연결되며, 상기 화소 전극은 박막트랜지스터의 드레인 전극에 연결된다.

그리고 나머지 상부 기판(26)에는 블랙매트릭스층(도시되지 않음), 칼라필터층(도시되지 않음), 공통전극(도시되지 않음) 및 제 2 배향막(27)이 형성된다.

이와 같이 형성된 하부 기판(20)과 상부 기판(26)은 일정 공간을 갖고 합착되어 그 사이에 액정(28)이 주입된다.

상기와 같은 액정표시패널의 구조에서, 고개구율을 갖도록 하기 위하여 상기 화소 전극(24)과 데이터 라인(21)이 오버랩(overlap) 되도록 구성하는 것은 필수적이다. 따라서, 상기 화소 전극(24)과 인접한 데이터 라인(21) 간에는 기생 커패시턴스(Cdp)가 존재하게 된다. 이러한 기생 커패시턴스(Cdp)에 의해 데이터 라인에 입력되는 비디오 신호의 변화에 따라 인접 화소가 커플링(coupling) 현상으로 전압왜곡 현상을 일으키게 된다. 즉 첫 번째 쉬프트 레지스터(S/R(1))가 턴온 펄스를 출력하면 1번부터 24번까지의 데이터 라인에 비디오 신호가 입력되며, 두 번째 쉬프트 레지스터(S/R(2))가 턴온 펄스 신호를 출력하는 순간 상기 첫 번째 쉬프트 레지스터(S/R(1))는 턴 오프 펄스를 출력하게 되므로 1번부터 24번까지의 데이터 라인은 플로우팅(floating) 상태가 되고 25번부터 48번까지의 데이터 라인에 비디오 신호가 입력된다. 이와 같이 25번부터 48번까지의 데이터 라인에 비디오 신호가 입력되면 25번 데이터 라인에 입력된 비디오 신호에 의해 기 충전된 24번째 데이터 라인과 연결된 화소가 커플링에 의해 전압 왜곡 현상이 발생한다. 이러한 방식으로 각 블록마다 마지막 라인에 해당하는 화소 전극이 다음 블록의 비디오 신호 전압 변동에 따른 커패시턴스 커플링에 의해 전압 왜곡이 발생하고 결국 블록 경계에서의 수직 DIM 화질 불량이 발생한다.

이와 같은 화질 불량 현상은 라인 인버젼(Line inversion) 구동 방식과 도트 인버젼(Dot inversion) 구동 방식에서 더 크게 발생한다. 즉, 라인 인버젼 방식은 첫 번째 게이트 라인에 연결된 화소와 두 번째 게이트 라인에 연결된 화소에 인가되는 비디오 신호의 극성이 서로 다르고, 도트 인버젼 구동 방식은 하나의 화소와 그에 인접한 화소에 인가되는 비디오 신호의 극성이 다르기 때문에 화소 전극과 화소 전극에 인접한 데이터 라인 간의 기생 커패시턴스가 더 크기 때문이다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 아날로그 샘플링 방식과 멀티플렉싱 방식을 사용하여 적어도 2개 이상의 영역으로 라인을 분리하여 블록을 구성하고 첫 번째 영역의 데이터 라인을 먼저 샘플링 하고 나머지 영역의 데이터 라인을 나중에 샘플링하여 블록 간의 경계에서 커플링에 의한 수직 DIM 현상을 방지할 수 있는 액정표시장치의 구동 회로를 제공하는데 그 목적이 있다.

도 1은 일반적인 액정표시장치의 구성도

도 2는 종래의 아날로그 샘플링 방식의 데이터 드라이버 구성도

도 3은 도 2의 상세 구성도

도 4는 도 2의 종래 아날로그 샘플링 방식의 데이터 드라이버의 동작 파형도

도 5는 일반적인 데이터 라인과 화소 전극 간의 기생 커패시터 설명 단면도

도 6은 본 발명 제 1 실시예의 액정표시장치의 데이터 드라이버 구성도

도 7은 도 6의 상세 구성도

도 8은 도 6의 본 발명 제 1 실시예의 데이터 드라이버의 동작 파형도

도 9는 본 발명 제 2 실시예의 액정표시장치의 데이터 드라이버 구성도

도 10은 본 발명 제 3 실시예의 액정표시장치의 데이터 드라이버 구성도

도 11은 본 발명 제 4 실시예의 액정표시장치의 데이터 드라이버 구성도

도 12는 도 11의 본 발명 제 4 실시예의 데이터 드라이버의 동작 파형도

도 13은 본 발명 제 5 실시예의 액정표시장치의 데이터 드라이버 구성도

도면의 주요 부분에 대한 부호의 설명

10, 20, 21, 31, 32, 33 : 쉬프트 레지스터 11 : 채널

12, 22, 23, 34, 35, 36 : 샘플링 스위치 13 : 멀티플렉서부

이와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로는, M개의 라인을 갖는 채널과, N×M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 N번씩 샘플링하는 복수개의 샘플링부와, 상기 각 블록의 데이터 라인을 N개의 영역으로 구분하고 각 샘플링부의 각 샘플링에 동기되어 상기 각 블록의 N 영역 각각에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성됨에 그 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동 회로는, M개의 라인을 갖는 채널과, 2M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 2번씩 샘플링하는 복수개의 샘플링부와, 상기 각 블록의 데이터 라인을 제 1, 제 2 영역으로 구분하고 각 샘플링부의 첫 번째 샘플링에 동기되어 상기 각 블록의 제 1 영역에 상기 샘플링된 비디오 신호를 인가하고, 각 샘플링부의 두 번째 샘플링에 동기되어 상기 각 블록의 제 2 영역에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성됨에 또 다른 특징이 있다.

여기서, 제 1 영역은 M개의 홀수 번째 데이터 라인들이고, 제 2 영역은 짝수번째 데이터 라인들임이 바람직하다.

상기 각 샘플링부는 입력되는 비디오 신호를 쉬프팅하기 위한 제어 신호를 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터에서 출력되는 제어 신호에 따라 상기 채널의 각 라인의 비디오 신호를 출력하는 M개의 스위칭소자들을 구비하여 구성됨이 바람직하다.

상기 각 블록의 제 1 영역에 상기 샘플링된 비디오 신호를 인가될 때, 상기 각 블록의 제 2 영역에 블랙 전압을 충전하는 예비 충전부를 더 포함하여 구성됨이 바람직하다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동 회로는, M개의 라인을 갖는 채널과, 3M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 3번씩 샘플링하는 복수개의 샘플링부와, 상기 각 블록의 데이터 라인을 제 1, 제 2, 3 영역으로 구분하고 각 샘플링부의 첫 번째 샘플링에 동기되어 상기 각 블록의 제 1 영역에 상기 샘플링된 비디오 신호를 인가하고, 각 샘플링부의 두 번째 샘플링에 동기되어 상기 각 블록의 제 2 영역에 상기 샘플링된 비디오 신호를 인가하며, 각 샘플링부의 세 번째 샘플링에 동기되어 상기 각 블록의 제 3 영역에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성됨에 또 다른 특징이 있다.

여기서, 상기 제 1 영역은 M개의 3k-2번째(K=자연수) 데이터 라인들이고, 제 2 영역은 3k-1번째(k=자연수) 데이터 라인들이며, 제 3 영역은 3k(k=자연수)번째데이터 라인들임이 바람직하다.

상기 제 1 영역은 M개의 레드 칼라 표시 데이터 라인들이고, 제 2 영역은 그린 칼라 표시 데이터 라인들이며, 제 3 영역은 블루 칼라 표시 데이터 라인들임이 바람직하다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동 회로는, M개의 라인을 갖는 채널과, 하나의 게이트 펄스의 초기 1/2 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 1 쉬프트 레지스터와, 하나의 게이트 펄스의 후기 1/2 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 2 쉬프트 레지스터와, 2M개의 데이터 라인을 한 블록으로 하고, 상기 각 블록의 데이터 라인을 M개의 제 1 영역과, M개의 제 2 영역으로 구분하여 상기 각 제 1 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 1 영역의 데이터 라인에 인가하는 복수개의 제 1 스위치부와, 상기 각 제 2 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 2 영역의 데이터 라인에 인가하는 복수개의 제 2 스위치부를 포함하여 구성됨에 또 다른 특징이 있다.

여기서, 상기 제 1 영역은 M개의 홀수 번째 데이터 라인들이고, 제 2 영역은짝수 번째 데이터 라인들임이 바람직하다.

상기 각 블록의 제 1 영역에 상기 비디오 신호를 인가될 때, 상기 각 블록의 제 2 영역에 블랙 전압을 충전하는 예비 충전부를 더 포함하여 구성됨이 바람직하다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동 회로는, M개의 라인을 갖는 채널과, 하나의 게이트 펄스의 초기 1/3 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 1 쉬프트 레지스터와, 상기 게이트 펄스의 중기 1/3 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 2 쉬프트 레지스터와, 상기 게이트 펄스의 후기 1/3 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 3 쉬프트 레지스터와, 3M개의 데이터 라인을 한 블록으로 하고, 상기 각 블록의 데이터 라인을 M개의 제 1 영역과, M개의 제 2 영역 및 M개의 제 3 영역으로 구분하여 상기 각 제 1 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 1 영역의 데이터 라인에 인가하는 복수개의 제 1 스위치부와, 상기 각 제 2 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 2 영역의 데이터 라인에 인가하는 복수개의 제 2 스위치부와, 상기 각 제 3 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 3 영역의 데이터 라인에 인가하는 복수개의 제 3 스위치부를 포함하여 구성됨에 또 다른 특징이 있다.

여기서, 상기 제 1 영역은 M개의 3k-2(k=자연수) 번째 데이터 라인들이고,제 2 영역은 3k-1(k=자연수) 번째 데이터 라인들이며, 제 3 영역은 3k(k=자연수) 번째 데이터 라인들임이 바람직하다.

상기 하나의 게이트 펄스가 적어도 4개의 구간으로 나누어지고, 복수개의 쉬프트 레지스터와 복수개의 스위치부가 적어도 4개 이상 구성됨이 바람직하다.

상기와 같은 특징으로 갖는 본 발명에 따른 액정표시장치의 구동 회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 6은 본 발명에 따른 액정표시장치의 데이터 드라이버의 구성도이고, 도 7은 본 발명 제 1 실시예에 따른 도 6의 상세도이다.

본 발명 제 1 실시예에 따른 액정표시장치의 데이터 드라이버는, 도 6 및 도 7에 도시한 바와 같이, M개(24개)의 신호 라인을 갖는 채널(11)과, 상기 채널(11)에 의해 입력되는 비디오 신호를 각 데이터 라인(D)에 인가하기 위해 2M개(48개)의 데이터 라인을 한 블록으로 하여 각 블록에 쉬프팅 신호를 2번씩 순차적으로 출력하는 복수개의 쉬프트 레지스터(S/R(1), S/R(2)...S/R(n-1), S/R(n))(10)와, M개의 스위칭 소자로 구성되어 상기 각 쉬프트 레지스터(10)의 쉬프팅 신호에 따라 상기 채널(10)로 입력되는 비디오 신호를 각 블록에 인가하는 복수개의 샘플링 스위치부(S/W(1), S/W(2), ....S/W(n-1), S/W)(n))(12)와, 상기 한 블록의 2M개(48개)의 데이터 라인(D)을 홀수 번째와 짝수 번째로 구분하여 상기 샘플링스위치부(12)에서 출력된 비디오 신호를 선택적으로 인가하는 N개의 멀티플렉서부(13)를 구비하여 구성된다. 여기서, 미설명 부호는 게이트 라인(G)이다.

이와 같이 구성된 본 발명 제 1 실시예의 액정표시장치의 데이터 구동 드라이버의 동작은 다음과 같다.

도 8은 본 발명 제 1 실시예에 따른 액정표시장치의 데이터 드라이버의 신호 파형도이다.

먼저, 2M개(48개)의 데이터 라인을 한 블록으로 하여 각 블록의 데이터 라인 중 홀수 번째 데이터 라인(24 라인)에 인가될 비디오 신호가 동시에 상기 24라인의 채널(11)을 통해 입력되고, 이와 같은 방법으로 각 블록의 홀수 번째 데이터 라인에 해당되는 비디오 신호가 순차적으로 입력된다. 그리고 홀수 번째 데이터 라인의 비디오 신호가 모두 입력되면, 처음 블록의 짝수 번째 데이터 라인들에 해당되는 비디오 신호가 상기 채널을 통해 동시에 입력되고 이와 같은 방법으로 각 블록의 짝수 번째 데이터 라인들의 신호가 순차적으로 입력된다.

이와 같이 상기 채널(11) 비디오 신호가 입력된다고 가정하고 본 발명의 액정표시장치의 구동회로의 동작을 설명한다.

도 8에 도시한 바와 같이, 본 발명에 따른 액정표시장치의 데이터 드라이버는 한번의 게이트 턴 온 시간동안 스타트 펄스(Vst)가 두 번 입력된다. 첫 번째 스타드 펄스(Vst)가 입력되면, 1/2 게이트 턴 온 시간 동안 상기 쉬프터 레지스터부(10)가 첫 번째 쉬프트 레지스터(S/R(1))부터 마지막 번째 쉬프트 레지스터(S/R(n))까지 순차적으로 활성화되고, 각 쉬프트 레지스터가 턴 온 됨과 동시에 해당되는 샘플링 스위치부(12)들이 턴온되고 각 멀티플렉서부(13)에서 홀수 번째 데이터 라인을 선택하는 선택신호(φ1)가 활성화(하이 레벨)되어 각 블록의 홀수 번째 데이터 라인에 비디오 신호가 인가된다.

그리고, 두 번째 스타드 펄스(Vst)가 입력되면, 나머지 1/2 게이트 턴 온 시간 동안 상기 쉬프터 레지스터부(10)가 첫 번째 쉬프트 레지스터(S/R(1))부터 마지막 번째 쉬프트 레지스터(S/R(n))까지 순차적으로 활성화되고, 각 쉬프트 레지스터가 턴 온 됨과 동시에 해당되는 샘플링 스위치부(12)들이 턴온되고 각 멀티플렉서부(13)에서 짝수 번째 데이터 라인을 선택하는 선택신호(φ2)가 활성화(하이 레벨)되어 각 짝수 번째 데이터 라인에 비디오 신호가 인가된다.

좀 더 구체적을 설명하면 다음과 같다.

상기 첫 번째 쉬프트 레지스터(S/R(1))가 활성화되면 상기 쉬프트 레지스터(S/R(1))에 해당되는 샘플링 스위치부(12)의 24개 샘플일 스위치들이 동시에 턴 온되어 상기 채널(11)을 통해 입력된 M개(24개)의 비디오 신호가 상기 첫 번째 쉬프트 레지스터(S/R(1))에 해당되는 멀티플렉서부(13)에 입력된다. 그리고, 상기 멀티플렉서부(13)에서 홀수 번째 데이터 라인을 선택하는 선택신호(φ1)가 "하이"일 때, 상기 멀티플렉서(13)에 연결된 각 홀수 번째 데이터 라인(1, 3, 5....47 번째 라인)에 비디오 신호가 동시에 인가된다.

그리고 두 번째 쉬프트 레지스터(S/R(2))부터 마지막 쉬프트 레지스터(S/R(n))까지 순차적으로 활성화되면 상술한 바와 같이 해당 샘플링 스위치부(12) 및 멀티플렉서(13)가 동작되어 각 블록의 홀수 번째 데이터 라인 모두에 비디오 신호가 인가된다.

이와 같이 모든 홀수 번째 데이터 라인에 비디오 신호가 인가되면, 다시 첫 번째 쉬프트 레지스터(S/R(1))가 다시 활성화되고, 그에 해당되는 샘플링 스위치부(12)가 동작되어 해당되는 멀티플렉서부(13)에 비디오 신호가 인가된다. 그리고, 짝수 번째 데이터 라인을 선택하는 선택신호(φ2)가 "하이"일 때, 상기 멀티플렉서(13)에서 상기 멀티플렉서(13)에 연결된 각 짝수 번째 데이터 라인(2, 4, 6....48 번째 라인)에 비디오 신호가 동시에 인가된다.

그리고 두 번째 쉬프트 레지스터(S/R(2))부터 마지막 쉬프트 레지스터(S/R(n))까지 순차적으로 활성화되면 상술한 바와 같이 해당 샘플링 스위치부(12) 및 멀티플렉서(13)가 동작되어 각 블록의 짝수 번째 데이터 라인 모두에 비디오 신호가 인가된다.

상기에서 채널에 입력되는 비디오 신호의 순서와 멀티플렉서부에서 선택 신호를 바꾸면, 짝수 번째 데이터 라인에 비디오 신호가 먼저 인가되고 나중에 홀수 번째 데이터 라인에 비디오 신호가 인가되도록 할 수 있다.

한편, 도 9는 본 발명 제 2 실시예의 액정표시장치의 데이터 드라이버의 구성도이다.

본 발명 제 2 실시예의 액정표시장치의 데이터 드라이버는, 본 발명 제 1 실시예의 데이터 드라이버에서, 초기 1/2 게이트 턴 온 시간 동안 각 홀수 번째 데이터 라인에 비디오 신호가 인가될 때, 각 짝수 번째 데이터 라인에 블랙 전압(Blackvoltage)을 예비 충전(precharging)하므로, 후기 1/2 게이트 턴 온 시간 동안 짝수 번째 데이터 라인이 충전될 때 충전 시간을 충분히 확보할 수 있도록 한 것이다.

즉, M개의 라인을 갖는 채널(11)과, 상기 채널(11)에 의해 입력되는 M개(24개)의 비디오 신호를 복수개의 데이터 라인(D)에 인가하기 위해 2M개(48개)의 데이터 라인을 한 블록으로 하여 각 블록에 두 번의 쉬프팅 신호를 순차적으로 출력하는 복수개의 쉬프트 레지스터(S/R(1), S/R(2)...S/R(n-1), S/R(n))(10)와, 상기 각 블록마다 M개의 스위칭 소자로 구성되어 상기 각 쉬프트 레지스터(10)의 쉬프팅 신호에 따라 상기 채널(10)로 입력되는 비디오 신호를 각 블록의 데이터 라인에 인가하는 복수개의 샘플링 스위치부(S/W(1), S/W(2), ....S/W(n-1), S/W)(n))(12)와, 상기 한 블록의 2M개(48개)의 데이터 라인(D)을 홀수 번째와 짝수 번째로 구분하여 상기 각 샘플링 스위치부(12)에서 출력된 비디오 신호를 선택적으로 인가하는 복수개의 멀티플렉서부(13)와, 상기 각 멀티플렉서부(13)의 홀수 번째 데이터 라인 선택신호에 연동되어 짝수 번째 데이터 라인에 블랙 전압을 인가하는 예비 충전부(14)을 구비하여 구성된다.

따라서, 본 발명 제 2 실시예의 액정표시장치의 데이터 드라이버는 충전 시간을 충분히 확보할 수 있다.

도 10은 본 발명 제 3 실시예의 액정표시장치의 데이터 드라이버의 구성도이다.

본 발명 제 3 실시예의 액정표시장치의 데이터 드라이버는, 도 10에 도시한 바와 같이, 각 멀티플렉서부(13)가 R, G, B 3개의 데이터 라인으로 구분 또는 3k-2번째, 3k-1번째 3k번째(K=자연수)로 구분하여 비디오 신호를 각 데이터 라인에 인가하도록 한 것이다.

즉, 본 발명 제 1 실시예에서는 채널의 한 라인으로부터 입력되는 비디오 신호를 홀수와 짝수 데이터 라인으로 구분하여 인가하였으나, 본 발명 제 3 실시예에서는, 3M개의 데이터 라인을 한 블록으로 하고, 각 쉬프트 레지스터(10)가 하나의 게이트 턴 온 시간 동안 각 블록에 상기 채널의 각 라인에서 입력되 비디오 신호를 순차적으로 3번씩 쉬프팅 신호를 출력하도록 하고, 각 멀티플렉서(13)는 한 블록의 3M개의 데이터 라인을 3 영역(M개의 R 데이터 신호 라인, M개의 G 데이터 신호 라인, M개의 B 데이터 신호 라인으로 구분하거나 M개의 3k-2번째 데이터 라인, M개의 3k-1번째 데이터 라인, M개의 3k번째(K=자연수) 데이터 라인)으로 구분하여 상기 각 쉬프트 레지스터의 쉬프팅 신호에 동기되어 각 블록마다, 첫 번째 영역들의 데이터 라인에 순차적으로 비디오 신호를 인가하고, 각 블록마다 그 다음 영역, 마지막 영역의 데이터 라인에 비디오 신호를 인가하는 멀티플렉서를 이용한 것이다.

한편, 도 11은 본 발명 제 4 실시예의 액정표시장치의 데이터 드라이버의 구성도이다.

본 발명 제 4 실시예는 2M개의 데이터 라인을 한 블록으로 하고 각 블록마다 홀수 번째 데이터 라인과 짝수 번째 데이터 라인을 구분하여 구동한 것으로, 앞에서 설명한 실시예와 다르게 멀티플렉서를 이용하지 않고 쉬프트 레지스터와 샘플링 스위치만을 이용하여 홀수 데이터 라인과 짝수 데이터 라인을 구분하여 비디오 신호를 인가한 것이다.

본 발명 제 4 실시예의 액정표시장치의 데이터 드라이버는, 도 11에 도시한 바와 같이, M개의 신호 라인을 갖는 채널(11)과, 2M개의 데이터 라인을 한 블록으로 하고 하나의 게이트 턴 온 시간 중 초기 1/2 게이트 턴 온 시간 동안 각 블록 M개의 홀수 번째 데이터 라인에 순차적으로 쉬프팅 신호를 출력하는 복수개의 제 1 쉬프트 레지스터(S/R(1), S/R(2)...)(20)와, 후기 1/2 게이트 턴 온 시간 동안 각 블록의 M개의 짝수 번째 데이터 라인에 순차적으로 쉬프팅 신호를 출력하는 복수개의 제 2 쉬프트 레지스터(S/R(11), S/R(12)...)(21)와, M개의 스위칭 소자가 구성되어 상기 각 제 1 쉬프트 레지스터(20)의 쉬프팅 신호에 따라 상기 채널(10)로 입력되는 비디오 신호를 각 블록의 홀수 번째 M개의 데이터 라인에 인가하는 복수개의 제 1 샘플링 스위치부(S/W(1), S/W(2), ....)(22)와, M개의 스위칭 소자가 구성되어 상기 각 제 2 쉬프트 레지스터(21)의 쉬프팅 신호에 따라 상기 채널(10)로 입력되는 비디오 신호를 각 블록의 짝수 번째 M개의 데이터 라인에 인가하는 복수개의 제 2 샘플링 스위치부(S/W(11), S/W(12), ....)(23)를 구비하여 구성된다.

물론, 본 발명 제 4 실시예에서 상기 본 발명 제 2 실시예와 같이 예비 충전부를 더 구비하여 구성할 수도 있다.

이와 같이 구성된 본 발명 제 4 실시예의 액정표시장치의 데이터 드라이버 동작을 설명하면 다음과 같다.

도 12는 본 발명 제 4 실시예의 액정표시장치의 데이터 드라이버의 동작 타이밍도이다.

초기 1/2 게이트 턴 온 시간 동안에 복수개의 제 1 쉬프트 레지스터들이 순차적으로 활성화되고 후기 1/2 게이트 턴 온 시간 동안에 복수개의 제 2 쉬프트 레지스터들이 순차적을 활성화된다.

따라서, 초기 1/2 게이트 턴 온 시간 동안 상기 제 1 쉬프트 레지스터(20)들에서 출력된 쉬프팅 신호에 따라 상기 각 제 1 샘플링 스위치(22)가 순차적으로 턴 온되어 채널(11)로 입력된 비디오 신호가 각 홀수 번째 데이터 라인에 인가된다.

그리고, 후기 1/2 게이트 턴 온 시간 동안 상기 제 2 쉬프트 레지스터(21)들에서 출력된 쉬프팅 신호에 따라 상기 각 제 2 샘플링 스위치(23)가 순차적으로 턴 온되어 채널(11)로 입력된 비디오 신호가 각 짝수 번째 데이터 라인에 인가된다.

도 13은 본 발명 제 5 실시예의 액정표시장치의 데이터 드라이버 구성도이다.

본 발명 제 5 실시예는 본 발명 제 4 실시예와 같이 멀티플렉서를 이용하지 않고 쉬프트 레지스터와 샘플링 스위치만을 이용하되, 3M개의 데이터 라인을 한 블록으로 하고 각 블록마다 3k-2번째, 3k-1번째, 3k번째(k는 자연수) 데이터 라인으로 구분하여 비디오 신호를 인가한 것이다. 여기서, 상술한 바와 같이 R, G, B 데이터 신호 라인으로 구분할 수도 있다.

즉, 본 발명 제 5 실시예의 액정표시장치의 데이터 드라이버는, 도 13에 도시한 바와 같이, M개의 신호 라인을 갖는 채널(11)과, 3M개의 데이터 라인을 한 블록으로 하고, 각 블록마다 상기 채널(11)로 입력되는 비디오 신호를 3k-2번째의 M개의 데이터 라인에 쉬프팅하는 신호를 순차적으로 출력하는 복수개의 제 1 쉬프트 레지스터(S/R(1), S/R(2)...)(31)와, 각 블록마다 상기 채널(11)로 입력되는 비디오 신호를 3k-1번째의 M개의 데이터 라인에 쉬프팅하는 신호를 순차적으로 출력하는 복수개의 제 2 쉬프트 레지스터(S/R(8)...)(32)와, 각 블록마다 상기 채널(11)로 입력되는 비디오 신호를 3k번째의 M개의 데이터 라인에 쉬프팅하는 신호를 순차적으로 출력하는 복수개의 제 3 쉬프트 레지스터(S/R(15)...)(33)와, 각 블록마다 M개의 스위칭 소자가 구성되어 상기 각 제 1 쉬프트 레지스터(31)의 쉬프팅 신호에 따라 상기 채널(11)로 입력되는 비디오 신호를 각 블록의 3k-2번째의 M개의 데이터 라인에 인가하는 복수개의 제 1 샘플링 스위치부(S/W(1), S/W(2), ....)(34)와, 각 블록마다 M개의 스위칭 소자가 구성되어 상기 각 제 2 쉬프트 레지스터(32)의 쉬프팅 신호에 따라 상기 채널(11)로 입력되는 비디오 신호를 각 블록의 3k-1번째의 M개의 데이터 라인에 인가하는 복수개의 제 2 샘플링 스위치부(S/W(8))(35)와, 각 블록마다 M개의 스위칭 소자가 구성되어 상기 각 제 3 쉬프트 레지스터(33)의 쉬프팅 신호에 따라 상기 채널(11)로 입력되는 비디오 신호를 각 블록의 3k번째의 M개의 데이터 라인에 인가하는 복수개의 제 3 샘플링 스위치부(S/W(15))(36)를 구비하여 구성된다.

이와 같이 구성된 본 발명 제 5 실시예의 액정표시장치의 데이터 드라이버 동작을 설명하면 다음과 같다.

게이트 턴 온 시간을 3 영역으로 구분하여 초기 1/3 게이트 턴 온 시간 동안에 복수개의 제 1 쉬프트 레지스터(31)들이 순차적으로 활성화되고 중기 1/3 게이트 턴 온 시간 동안에 복수개의 제 2 쉬프트 레지스터(32)들이 순차적으로 활성화되며, 후기 1/3 게이트 턴 온 시간 동안 복수개의 제 3 쉬프트 레지스터(33)들이순차적으로 활성화된다.

따라서, 초기 1/3 게이트 턴 온 시간 동안 상기 제 1 쉬프트 레지스터(31)들에서 출력된 쉬프팅 신호에 따라 상기 각 제 1 샘플링 스위치(34)가 순차적으로 턴 온되어 상기 채널(11)로 입력된 비디오 신호가 3k-2번째 데이터 라인에 인가된다.

그리고, 중기 1/3 게이트 턴 온 시간 동안 상기 제 2 쉬프트 레지스터(32)들에서 출력된 쉬프팅 신호에 따라 상기 각 제 2 샘플링 스위치(35)가 순차적으로 턴 온되어 채널(11)로 입력된 비디오 신호가 3k-1번째 데이터 라인에 인가된다.

마지막으로, 후기 1/3 게이트 턴 온 시간 동안 상기 제 3 쉬프트 레지스터(33)들에서 출력된 쉬프팅 신호에 따라 상기 각 제 3 샘플링 스위치(36)가 순차적으로 턴 온되어 채널(11)로 입력된 비디오 신호가 3k번째 데이터 라인에 인가된다.

이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치의 구동회로에 있어서는 다음과 같은 효과가 있다.

종래에는 데이터 라인과 화소 전극간의 기생 커패시턴스에 의해 각 블록간의 경계에서 수직 DIM이 발생하여 화질 불량이 초래되었으나, 본 발명에서는 각 블록의 데이터 라인을 적어도 2개 이상의 영역으로 구분하여 각 블록의 첫 번째 영역을 순차적으로 구동한 후, 다음 영역을 구동하므로 각 블록간의 경계에서 발생하는 수직 DIM 현상을 방지할 수 있고, 더불어 화질을 향상시킬 수 있다.

Claims

M개의 라인을 갖는 채널과,

N×M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 N번씩 샘플링하는 복수개의 샘플링부와,

상기 각 블록의 데이터 라인을 N개의 영역으로 구분하고 각 샘플링부의 각 샘플링에 동기되어 상기 각 블록의 N 영역 각각에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동 회로.
M개의 라인을 갖는 채널과,

2M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 2번씩 샘플링하는 복수개의 샘플링부와,

상기 각 블록의 데이터 라인을 제 1, 제 2 영역으로 구분하고 각 샘플링부의 첫 번째 샘플링에 동기되어 상기 각 블록의 제 1 영역에 상기 샘플링된 비디오 신호를 인가하고, 각 샘플링부의 두 번째 샘플링에 동기되어 상기 각 블록의 제 2 영역에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동 회로.
제 2 항에 있어서,

제 1 영역은 M개의 홀수 번째 데이터 라인들이고, 제 2 영역은 짝수 번째 데이터 라인들임을 특징으로 하는 액정표시장치의 구동 회로.
제 2 항에 있어서,

상기 각 샘플링부는 입력되는 비디오 신호를 쉬프팅하기 위한 제어 신호를 출력하는 쉬프트 레지스터와,

상기 쉬프트 레지스터에서 출력되는 제어 신호에 따라 상기 채널의 각 라인의 비디오 신호를 출력하는 M개의 스위칭소자들을 구비하여 구성됨을 특징으로 하는 액정표시장치의 구동회로.
제 2 항에 있어서,

상기 각 블록의 제 1 영역에 상기 샘플링된 비디오 신호를 인가될 때, 상기 각 블록의 제 2 영역에 블랙 전압을 충전하는 예비 충전부를 더 포함함을 특징으로 하는 액정표시장치의 구동 회로.
M개의 라인을 갖는 채널과,

3M개의 데이터 라인을 한 블록으로 하여, 각 블록에 하나의 게이트 펄스 동안 상기 채널의 각 라인에 입력된 비디오 신호를 순차적으로 3번씩 샘플링하는 복수개의 샘플링부와,

상기 각 블록의 데이터 라인을 제 1, 제 2, 3 영역으로 구분하고 각 샘플링부의 첫 번째 샘플링에 동기되어 상기 각 블록의 제 1 영역에 상기 샘플링된 비디오 신호를 인가하고, 각 샘플링부의 두 번째 샘플링에 동기되어 상기 각 블록의 제 2 영역에 상기 샘플링된 비디오 신호를 인가하며, 각 샘플링부의 세 번째 샘플링에 동기되어 상기 각 블록의 제 3 영역에 상기 샘플링된 비디오 신호를 인가하는 복수개의 멀티플렉서를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동 회로.
제 6 항에 있어서,

제 1 영역은 M개의 3k-2번째(K=자연수) 데이터 라인들이고, 제 2 영역은 3k-1번째(k=자연수) 데이터 라인들이며, 제 3 영역은 3k(k=자연수)번째 데이터 라인들임을 특징으로 하는 액정표시장치의 구동 회로.
제 6 항에 있어서,

제 1 영역은 M개의 레드 칼라 표시 데이터 라인들이고, 제 2 영역은 그린 칼라 표시 데이터 라인들이며, 제 3 영역은 블루 칼라 표시 데이터 라인들임을 특징으로 하는 액정표시장치의 구동 회로.
제 6 항에 있어서,

상기 각 샘플링부는 입력되는 비디오 신호를 쉬프팅하기 위한 제어 신호를출력하는 쉬프트 레지스터와,

상기 쉬프트 레지스터에서 출력되는 제어 신호에 따라 상기 채널의 각 라인의 비디오 신호를 출력하는 M개의 스위칭소자들을 구비하여 구성됨을 특징으로 하는 액정표시장치의 구동회로.
M개의 라인을 갖는 채널과,

하나의 게이트 펄스의 초기 1/2 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 1 쉬프트 레지스터와,

하나의 게이트 펄스의 후기 1/2 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 2 쉬프트 레지스터와,

2M개의 데이터 라인을 한 블록으로 하고, 상기 각 블록의 데이터 라인을 M개의 제 1 영역과, M개의 제 2 영역으로 구분하여 상기 각 제 1 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 1 영역의 데이터 라인에 인가하는 복수개의 제 1 스위치부와,

상기 각 제 2 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 2 영역의 데이터 라인에 인가하는 복수개의 제 2 스위치부를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동 회로.
제 10 항에 있어서,

제 1 영역은 M개의 홀수 번째 데이터 라인들이고, 제 2 영역은 짝수 번째 데이터 라인들임을 특징으로 하는 액정표시장치의 구동 회로.
제 10 항에 있어서,

상기 각 블록의 제 1 영역에 상기 비디오 신호를 인가될 때, 상기 각 블록의 제 2 영역에 블랙 전압을 충전하는 예비 충전부를 더 포함함을 특징으로 하는 액정표시장치의 구동 회로.
M개의 라인을 갖는 채널과,

하나의 게이트 펄스의 초기 1/3 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 1 쉬프트 레지스터와,

상기 게이트 펄스의 중기 1/3 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 2 쉬프트 레지스터와,

상기 게이트 펄스의 후기 1/3 기간 동안 순차적으로 쉬프트 신호를 출력하는 복수개의 제 3 쉬프트 레지스터와,

3M개의 데이터 라인을 한 블록으로 하고, 상기 각 블록의 데이터 라인을 M개의 제 1 영역과, M개의 제 2 영역 및 M개의 제 3 영역으로 구분하여 상기 각 제 1 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 1 영역의 데이터 라인에 인가하는 복수개의 제 1 스위치부와,

상기 각 제 2 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 2 영역의 데이터 라인에 인가하는 복수개의 제2 스위치부와,

상기 각 제 3 쉬프트 레지스터의 쉬프트 신호에 따라 상기 채널의 각 라인에 입력된 비디오 신호를 각 블럭의 제 3 영역의 데이터 라인에 인가하는 복수개의 제 3 스위치부를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동 회로.
제 13 항에 있어서,

제 1 영역은 M개의 3k-2(k=자연수) 번째 데이터 라인들이고, 제 2 영역은 3k-1(k=자연수) 번째 데이터 라인들이며, 제 3 영역은 3k(k=자연수) 번째 데이터 라인들임을 특징으로 하는 액정표시장치의 구동 회로.
제 13 항에 있어서,

제 1 영역은 M개의 레드 칼라 표시 데이터 라인들이고, 제 2 영역은 그린 칼라 표시 데이터 라인들이며, 제 3 영역은 블루 칼라 표시 데이터 라인들임을 특징으로 하는 액정표시장치의 구동 회로.
제 13 항에 있어서,

상기 하나의 게이트 펄스가 적어도 4개의 구간으로 나누어지고, 복수개의 쉬프트 레지스터와 복수개의 스위치부가 적어도 4개 이상 구성됨을 특징으로 하는 액정표시장치의 구동 회로.