KR20040030509A - 초박형 고속 플립칩 패키지 - Google Patents

초박형 고속 플립칩 패키지 Download PDF

Info

Publication number
KR20040030509A
KR20040030509A KR10-2003-7011122A KR20037011122A KR20040030509A KR 20040030509 A KR20040030509 A KR 20040030509A KR 20037011122 A KR20037011122 A KR 20037011122A KR 20040030509 A KR20040030509 A KR 20040030509A
Authority
KR
South Korea
Prior art keywords
chip
package
substrate
interconnect
bumps
Prior art date
Application number
KR10-2003-7011122A
Other languages
English (en)
Inventor
라젠드라 펜즈
사무엘 탐
Original Assignee
치팩, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 치팩, 인코포레이티드 filed Critical 치팩, 인코포레이티드
Publication of KR20040030509A publication Critical patent/KR20040030509A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

발명에 따른 칩 패키지(40)는 칩(24)과 패키지 기판(42) 사이에 플립 칩 상호연결을 이용함으로서, 그리고 인쇄 회로 기판에 대한 제 2 레벨 상호연결을 위해 솔더볼(28)과 같은 쪽의 패키지 기판에 칩을 장착함으로서, 소형화 및 우수한 고속 동작을 이룬다.
또다른 실시예에서, 2-칩 패키지는 플립 칩 상호연결을 이용하여 제 2 레벨 상호연결 구조물과 같은 표면에 부착되는 제 1 칩과, 도선 접합이나 플립 칩 상호연결에 의해 상호연결되며 기판의 반대쪽 면에 연결되는 제 2 칩(44)을 포함한다.

Description

초박형 고속 플립칩 패키지{SUPER-THIN HIGH SPEED FLIP CHIP PACKAGE}
집적 회로 칩을 내장하기 위한 칩 패키지는 디스크 드라이브같은 소형 저장 장치와 휴대용 전자기기같은 분야에서 수요가 급증하고 있다. 여러 이러한 분야에서, 셀방식 전화, 즉, 이동전화에 사용되는 고속 메모리 및 아날로그나 RF 소자의 수요를 충족시키기 위해 이러한 패키지를 초단파 주파수, 통상적으로 1GHz 이상의 주파수에서 동작하도록 할 필요가 있다.
소위 "칩 스케일 패키지"는 이러한 분야 및 장비에서 공공연히 사용되고 있다. 칩 스케일 패키지는 집적 회로 칩과 기판간 상호연결 수단으로 도선 접합을 이용하는 것이 일반적이다. 칩 스케일 패키지의 두께를 가능한한 최소화하는 것이 바람직하다. 0.6~0.8 mm 범위의 전체 패키지 높이를 가지는 도선 접합 상호연결을 가진 칩 스케일 패키지가 생산되고 있다.
패키지 두께의 추가적인 감소는 주로 두가지 요소로 인해 제약받고 있다. 먼저, 도선 접합 상호연결은, 칩 윗면의 접합 패드로부터 칩이 부착될 기판 윗면의 접합 사이트까지 이어지는, 한정된 높이(Z 방향으로 크기의 하한을 설정) 및 폭(X 및 Y 방향으로 크기의 하한을 설정)의 도선 루프를 이용한다. 그후 루프는 보호 물질로 덮힌다. 도선 루프와 보호막은 패키지 두께에 0.2-0.4mm의 기여를 한다. 두 번째로, 이 패키지들이 점차 얇게 만들어짐에 따라, 패키지와 인쇄 회로 보드간"제 2 레벨 상호연결"의 신뢰도가 저하되고 있다. 특히, 칩의 "섀도우(shadow)" 하에 놓이는 제 2 레벨 상호연결부가 가장 악영향을 받는다.
더욱이, 전기적 성능 개선이 두가지 이유로 상당한 도전을 받는다. 먼저, 도선 접합이 1.0mm의 통상적 길이를 가지기 때문에 신호 경로 길이를 감소시키는 것이 어렵다. 두 번째로, 패키지 구조는 전도 트레이스의 "랩-어라운드(wrap-around)" 이동을 필요로한다. 즉, 트레이스들이 바이어를 향해 외부로 빠져나간 후, 다시 솔더 볼(solder ball) 위치를 향해 내부로 들어와야 한다.
본 발명은 칩 스케일 반도체 소자 패키징 분야에 관한 것이다.
도 1은 도선 접합 상호연결을 가진 기존의 칩 스케일 패키지의 단면도.
도 2는 발명에 따른 얇은 고속 칩 스케일 패키지의 한 실시예 단면도.
도 3은 발명에 따른 얇은 고속 칩 스케일 패키지의 또다른 실시예 단면도.
도 4는 발명에 따른 얇은 고속 칩 스케일 패키지의 또하나의 실시예 단면도.
발명에 따른 칩 패키지는 칩과 패키지 기판 사이에 플립 칩 상호연결을 이용함으로서, 그리고 인쇄 회로 기판에 대한 제 2 레벨 상호연결을 위해 솔더볼과 같은 쪽의 패키지 기판에 칩을 장착함으로서, 소형화 및 우수한 고속 동작을 이룬다.
따라서, 한 태양에서, 발명은 패키지 기판의 제 1 표면에 플립 칩 상호연결에 의해 장착되는 칩과, 패키지 기판의 제 1 표면에 형성되는 제 2 레벨 상호연결부를 포함하는 칩 스케일 집적 회로 칩 패키지를 특징으로 한다. 칩에는 칩 제 1 표면의 연결 사이트의 한가지 배열에 고정되는 상호연결 범프가 제공되며, 플립 칩 상호연결부는, 칩의 제 1 표면을 패키지 기판의 제 1 표면과 마주보게 함으로서, 그리고 상호연결 패드에 대한 상호연결 범프들의 접합을 촉진시키는 조건 하에서 기판의 제 1 표면 상에서 상호연결 패드들의 보완형 배열과 접촉하도록 상호연결범프를 결합시킴으로서, 만들어진다.
발명에 따르면, 상호연결 범프는 칩과 기판간에 얇은 간격을 제공하며, 이 간격은 칩 부착 물질(가령, 칩 부착용 에폭시)로 채워질 수 있다. 칩 및 이 간격의 조합된 두께는 기판과 인쇄 회로 보드간 솔더 볼 상호연결부에 의해 제공되는 간격보다 작아서, 유효 칩 두께가 제 2 레벨 상호연결 간격 내에 수용되며, 전체 패키지 두께에 전혀 기여하지 않는다(Z 방향의 소형화).
더욱이, 발명에 따르면 이 제 1 칩을 기판에 연결하는 도선 접합들이 전혀 존재하지 않기 때문에, 도선 접합 폭을 수용할 필요성이 없어지고, 따라서 X 및 Y 방향으로도 소형화를 이룰 수 있다.
일부 실시예에서, 상호연결 범프와 패드의 연결은 고상 연결로서, 이 고상 연결은 접합면을 녹이지 않으면서 패드에 대해 범프를 변형시키도록 열과 기계적 힘을 가함으로서 이루어진다. 이러한 고상 접합은 용융-접합 연결을 이용하는 경우보다 더 미세한 상호연결 구조를 제공할 수 있다.
일부 실시예에서, 칩은 기판의 중심에 부착되고, 제 2 레벨 상호연결을 위한 솔더 볼들은 기판 주변부 근처에 위치한다.
이러한 실시예에서, 칩 섀도우에는 어떤 제 2 레벨 연결 솔더 볼들도 존재하지 않아서, 칩의 섀도우 하에 솔더 볼들이 존재하는 기존의 칩 스케일 패키지에 비해 제 2 레벨 상호연결 신뢰도가 우수하다.
일부 실시예에서, 전기적 트레이스들이 패키지 기판 제 1 표면의 상호연결층 내에 형성되며, 이 트레이스들은 상호연결 패드로부터 솔더 볼 부착 사이트까지 외향으로 빠져나간다.
이러한 실시예에서, 도선 접합을 제거함으로서, 그리고 트레이스의 랩어라운드(wraparound) 이동을 제거함으로서, 총 트레이스 길이가 크게 감소하여 신호 경로가 최소화된다.
일부 이러한 실시예에서, 기판 제 2 표면 상에 접지면이 부가적으로 제공되며, 이 접지면은 기판의 한개 이상의 바이어를 통해 상호연결 트레이스나 제 2 레벨 상호연결 볼에 연결된다. 이러한 접지면에 "키입 아웃(keep out)" 영역이 반드시 제공될 필요는 없으며, 이러한 접지면은 제 2 표면 전체에 대해 방해받지 않는 접지면 구조일 수 있다. 이러한 접지면 구조는 전기적 성능이 우수하며, 마이크로스트립 전송선의 경우에 접근한다.
일부 실시예에서, 트레이스들 중 적어도 일부가 동평면 도파관으로 만들어지며, 이 경우에, 평면 유전물질 상의 신호 라인을 따라 이동하도록 접지선들이 형성된다.
또다른 실시예에서, 제 2 칩이 기판의 제 2 표면(제 1 표면 반대쪽)에 부착되며, 제 1 칩 트레이스나 제 2 레벨 상호연결부에 바이어(vias)를 통해 연결된다.제 2 칩은 종래 도선 접합에 의해 부착될 수 있다. 이는 종래의 도선 접합 칩 스케일 패키지와 같은 두께를 가지는 패키지를 만들지만, 발명에 따르면, 이 패키지는 도선 접합 칩에 부가하여 제 2 레벨 솔더 볼들과 같은 기판 표면에 놓이는 제 1 칩을 포함한다. 즉, 발명의 본 태양에 따라 두개의 칩을 가지는 패키지가 단일 칩만을 가진 기존의 도선 접합 칩 패키지의 경우와 같은 전체 패키지 높이 내에 수용될수 있다. 또는, 제 2 칩이 플립 칩 상호연결에 의해 부착될 수 있다. 플립 칩 상호연결이 도선 접합 구조에 비해 높이가 작도록 만들어질 수 있기 때문에, 본 실시예는 더 얇은 2-칩 패키지를 제공한다.
도 1을 참고해보자. 패키지 기판(12)의 표면(11)에 부착된 칩(14)을 포함하는 종래의 칩 스케일 패키지(10)가 단면도로 도시된다. 칩(14)은 기판(12) 표면(11)의 상호연결 사이트에, 그리고 칩(14) 상의 도선 접합 패드(15)에 연결되는 도선 접합(16)을 이용하여 패키지 기판(12)에 전기적으로 연결된다. 칩, 도선 접합, 그리고 기판(12)의 윗면(11)은 몰딩된 플라스틱 보호물질(17)로 덮힌다. 제 2 레벨 상호연결 볼(18) 세트는 칩이 부착되는 표면(11)의 반대편 기판(12) 표면(19) 상의 사이트에 부착된다. 기판(12)은 도면에 도시되지 않은 다수의 특징부들을 포함한다. 가령, 전기연결 구조물(전기적 트레이스)가 칩으로부터 도선 접합과, 솔더 볼 과의 연결을 위해 표면(11, 19)에, 또는 표면(11, 19) 근처에 통상적으로 제공된다. 그리고 기판 두께를 따라 들어가는 바이어(via)들이 기판 위와 아래에서 특징부들을 전기적으로 상호연결시키는 기능을 한다.
도 2를 참고해보자. 발명에 따른 칩 스케일 패키지(20)의 한 실시예가 도시된다. 여기서, 제 2 레벨 상호연결 솔더 볼(28) 세트가 제 1 표면("아랫면")(21) 상에 위치하는 패키지 기판(22)이 제공된다. 본 실시예에서, 이 제 2 레벨 솔더 볼들은 기판 주변부에 배열된다. 발명에 따르면, 칩(24)이 통상적으로 칩 부착용 에폭시인 칩 부착 물질(27)을 이용하여 패키지 기판의 제 1 표면(아랫면)(21) 상의 칩 부착 영역(29)에 고정된다. 칩과 기판간의 상호연결은 상호연결 범프(25)를 이용하여 실현된다. 플립 칩 상호연결이 공지되어 있다. 일반적으로, 상호연결 범프(25)가 칩의 표면(23)이나 그 근처에서 전도 트레이스 상의 한 배열로 상호연결 사이트에 부착된다. 그후 이 상호연결 범프들은 기판 내부나 기판 상의 전도 트레이스 상에 상기 배열의 보완형 배열로 연결 사이트에 접합된다. 상호연결 범프(25)들이 고상 방식으로 패드에 각각 접합되는 것이 바람직하다. 즉, 범프들이 패드에 열-기계적으로 연결되는 것이 바람직하다. 예를 들어, 패드 물질이나 접합 물질을 녹이지 않으면서 패드에 대해 접합을 변형시킬만큼 충분히 가열하고 이와 동시에 패드에 대해 접합에 힘을 가한다. 이러한 고상 상호연결은 0.1mm 피치 미만의 범위에서 상호연결 구조를 제공할 수 있다.
여러 특징부들의 크기는 패키지 전체 두께를 최소화시키도록 선택될 수 있다. 예를 들어, 범프 구조와 상호연결 수단은 기판(29)의 칩 부착 표면과 칩 표면(23)간 간격이 0.025mm 미만이도록 설계될 수 있다. 본 실시예에서, 칩이 기판의 아랫면에 부착되기 때문에, 그리고, 그 두께가 기판 아랫면과 아래의 집적 회로 간의 간격(제 2 레벨 상호연결 볼(28)의 크기에 의해 제한됨) 내에 수용되기 때문에, 전체 패키지는 도선 접합 칩과 그 보호재의 두께에 해당하는 크기(도 1 참고)만큼 본 실시예에서 얇다. 더욱이, 제 2 레벨 상호연결 구조물이 기판 주변부에 위치하기 때문에, 칩의 섀도우에 솔더 볼들이 위치하는 경우에 비해 제 2 레벨의 신뢰도가 우수하다.
부가적으로, 기판(22)의 윗면을 실질적으로 덮는 전기 전도 시트(가령, 구리같은 금속)로 접지면(26)이 제공될 수 있다. 기판 표면(21)에 적절한 제 2 레벨 솔더 볼(접지 볼)을 연결하기 위해 기판을 관통하는 한개 이상의 바이어가 형성될 수 있다.
발명에 따르면, 기판 표면(21)의 전도 사이트로부터 이어지는 전도 트레이스들이 할당된 솔더 볼 연결 사이트에 직접 이어질 수 있다. 일부 실시예에서, 이 전도 트레이스들은 동평면 도파관으로 형성되며, 그 구조는 공지되어 있다.
전형적인 실시예에서, 패키지 기판의 두께는 0.1mm이고, 기판 표면으로부터 측정된 솔더 볼 높이는 대략 0.3mm이며, 칩의 높이는 대략 0.18mm이다. 이는 0.4mm의 전체 패키지 높이를 부여한다. 추가적인 치수 감소가 가능하여, 0.4 mm 미만의 전체 패키지 높이를 발명에 따라 얻을 수 있다.
더욱이, 가장 긴 전도 트레이스의 길이가 0.5 mm 피치에서 주기적으로 배열된 솔더 볼 행들을 가지는 실시예에서 1.0mm 미만일 수 있다. 이는 예외적으로 높은 전기적 성능을 제공할 수 있다.
도 3과 4는 발명의 대안의 실시예들(30, 40)을 도시하며, 본 실시예에서는, 패키지가 도 2를 참고할 때, 제 2 레벨 상호연결 구조물과 같은 기판 표면(아랫면)에 플립 칩 상호연결에 의해 부착되는 제 1 칩과, 패키지 기판의 제 2 표면(윗면)에 고정되는 제 2 칩을 포함한다. 도 3에서, 제 2 칩은 종래의 도선 접합을 이용하여 기판에 상호연결되며, 도 4에서는 제 2 칩이 기판에 플립 칩 상호연결에 의해 상호연결된다.
도 3에서, 제 1 칩(24)은 기판(32)의 제 1 표면(아랫면)(21)의 중앙 칩 부착 영역에 칩 부착 물질(27)을 이용하여 고정되며, 상호연결은 상호연결 범프(25)를 이용하여 실현된다. 제 2 레벨 상호연결 볼(28)들은 도 2를 참고할 때 기판 주변부의 제 1 표면(21)에 부착된다. 제 2 칩(34)은 기판(32)의 반대쪽 표면(윗면)(31)에 부착되고, 기판(32) 표면(31)의 상호연결 사이트에, 그리고 칩(34) 상의 도선 접합 패드(35)에 연결되는 도선 접합(36)을 이용하여 패키지 기판에 전기적으로 연결된다. 칩과 관련 도선 접합은 보호 물질(37)로 덮힌다. 윗면 내, 또는 윗면 상의 특징부들은 기판을 관통하는 바이어를 따라 아랫면 내나 아랫면 상의 특징부들에 전기적으로 연결된다.
도 3의 실시예에서 제 2 칩 및 그 관련 구조물의 크기는 도 1에 도시되는 기존 패키지의 칩(14) 및 그 관련 구조물의 크기와 유사하게 실현될 수 있다. 따라서, 도 3에 도시되는 바와 같은 발명에 따른 패키지의 전체 패키지 높이는 종래 패키지의 높이와 유사하게 만들어질 수 있다. 그러나, 도 3의 실시예에서 패키지는 2-칩 패키지이고, 도 2를 참고하여 설명한 바와 같이 제 1 칩(24)이 우수한 전기적 성질을 지니는 것이 2-칩 패키지이다.
제 2 칩 역시 우수한 전기적 성능을 지니는 더 얇은 전체 2-칩 패키지가 도4에서처럼 만들어질 수 있다. 여기서는 도 3의 실시예에서처럼, 제 1 칩(24)이 기판(32) 제 1 표면(아랫면)(21)의 중앙 칩 부착 영역에 칩 부착 물질(27)을 이용하여 고정되며, 상호연결 범프(25)를 이용하여 상호연결이 이루어진다. 제 2 레벨 상호연결 볼(28)들은 도 2를 참고하여 상술한 바와 같이 기판 주변부에서 제 1 표면(21)에 부착된다. 그러나 본 실시예에서는 제 2 칩이 플립 칩 상호연결을 이용하여 기판에 전기적으로 연결된다. 즉, 칩(44)은 기판(42) 제 2 표면(윗면)(41)의 제 2 칩 부착 영역에 칩 부착 물질(47)을 이용하여 고정되며, 상호연결 범프(45)를 이용하여 기판에 상호연결된다. 도 3의 실시예에서처럼, 윗면의 특징부들이 기판을 관통하는 바이어를 통해 아랫면의 특징부들에게 전기적으로 연결된다. 이 패키지는 도 3의 경우보다 더 얇을 수 있다. 왜냐하면, 칩 및 플립 칩 상호연결 그 자체가 칩 및 도선 접합 상호연결보다 얇기 때문이다.

Claims (11)

  1. 패키지 기판의 제 1 표면에 플립 칩 상호연결에 의해 장착되는 칩과, 패키지 기판의 제 1 표면에 형성되는 제 2 레벨 상호연결부를 포함하는 것을 특징으로 하는 칩 스케일 집적 회로 칩 패키지.
  2. 제 1 항에 있어서, 상기 칩에는 칩의 제 1 표면에 연결 사이트들의 한가지 배열에 고정되는 상호연결 범프가 제공되고, 상기 플립 칩 상호연결부는, 칩의 제 1 표면을 패키지 기판의 제 1 표면과 마주보게 함으로서, 그리고 상호연결 패드에 대한 상호연결 범프들의 접합을 촉진시키는 조건 하에서 기판의 제 1 표면 상에서 상호연결 패드들의 보완형 배열과 접촉하도록 상호연결 범프를 결합시킴으로서, 만들어지는 것을 특징으로 하는 패키지.
  3. 제 1 항에 있어서, 칩의 제 1 표면과 기판의 제 1 표면간 간격이 칩 부착 물질로 채워지는 것을 특징으로 하는 패키지.
  4. 제 1 항에 있어서, 제 2 레벨 상호연결부의 높이가 스탠드오프(standoff)를 규정하고, 제 1 칩의 두께와, 칩의 제 1 표면과 기판의 제 1 표면간 간격의 합이 스탠드오프보다 작은 것을 특징으로 하는 패키지.
  5. 제 1 항에 있어서, 상호연결 범프와 패드의 연결은, 접합면을 녹이지 않으면서 패드에 대해 범프를 변형시키도록 열 및 기계적 힘을 가함으로서 이루어지는, 고상 연결인 것을 특징으로 하는 패키지.
  6. 제 1 항에 있어서, 상기 제 1 칩은 기판의 제 1 표면의 중심에 부착되고, 제 2 레벨 상호연결을 위한 상기 솔더 볼들은 기판 주변부 근처에 위치하는 것을 특징으로 하는 패키지.
  7. 제 1 항에 있어서, 접지면이 기판 제 1 표면 상에 부가적으로 제공되는 것을 특징으로 하는 패키지.
  8. 제 1 항에 있어서, 적어도 일부의 전기 트레이스들이 동평면 도파관으로 만들어지는 것을 특징으로 하는 패키지.
  9. 제 1 항에 있어서, 기판 제 2 표면에 부착되는 제 2 칩을 추가로 포함하는 것을 특징으로 하는 패키지.
  10. 제 9 항에 있어서, 제 2 칩이 도선 접합에 의해 기판에 상호연결되는 것을 특징으로 하는 패키지.
  11. 제 9 항에 있어서, 제 2 칩이 플립-칩 상호연결에 의해 기판에 상호연결되는 것을 특징으로 하는 패키지.
KR10-2003-7011122A 2001-02-27 2002-02-26 초박형 고속 플립칩 패키지 KR20040030509A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US27223601P 2001-02-27 2001-02-27
US60/272,236 2001-02-27
US10/084,787 2002-02-25
US10/084,787 US20020121707A1 (en) 2001-02-27 2002-02-25 Super-thin high speed flip chip package
PCT/US2002/005593 WO2002069399A1 (en) 2001-02-27 2002-02-26 Super-thin high speed flip chip package

Publications (1)

Publication Number Publication Date
KR20040030509A true KR20040030509A (ko) 2004-04-09

Family

ID=26771428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7011122A KR20040030509A (ko) 2001-02-27 2002-02-26 초박형 고속 플립칩 패키지

Country Status (6)

Country Link
US (2) US20020121707A1 (ko)
EP (1) EP1371094A4 (ko)
JP (2) JP2004523121A (ko)
KR (1) KR20040030509A (ko)
TW (1) TWI246170B (ko)
WO (1) WO2002069399A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7659623B2 (en) * 2005-04-11 2010-02-09 Elpida Memory, Inc. Semiconductor device having improved wiring
US7821131B2 (en) * 2007-06-21 2010-10-26 Intel Corporation Substrate including barrier solder bumps to control underfill transgression and microelectronic package including same
WO2009153714A1 (en) * 2008-06-16 2009-12-23 Nxp B.V. Voltage converter
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
US20130020702A1 (en) * 2011-07-21 2013-01-24 Jun Zhai Double-sided flip chip package
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
EP0260490A1 (en) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Bonding sheet for electronic component and method of bonding electronic component using the same
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JPH03274781A (ja) * 1990-03-23 1991-12-05 Rohm Co Ltd レーザダイオード
US5057798A (en) * 1990-06-22 1991-10-15 Hughes Aircraft Company Space-saving two-sided microwave circuitry for hybrid circuits
US5192835A (en) * 1990-10-09 1993-03-09 Eastman Kodak Company Bonding of solid state device to terminal board
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
DE4226167C2 (de) * 1992-08-07 1996-10-24 Sel Alcatel Ag Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
DE4417586A1 (de) * 1993-08-03 1995-02-09 Hewlett Packard Co Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
DE69434105T2 (de) * 1993-08-09 2005-10-20 Nippon Telegraph And Telephone Corp. Optoelektronische Hybridintegrationsplattform, optisches Untermodul, optoelektronische hybridintegrierte Schaltung, und Herstellungsverfahren der Plattform
US6271579B1 (en) * 1993-10-08 2001-08-07 Stratedge Corporation High-frequency passband microelectronics package
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
GB2287248B (en) * 1994-03-10 1998-01-14 Gen Electric In-situ filler treating process for RTV silicones
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US5918794A (en) * 1995-12-28 1999-07-06 Lucent Technologies Inc. Solder bonding of dense arrays of microminiature contact pads
US5952709A (en) * 1995-12-28 1999-09-14 Kyocera Corporation High-frequency semiconductor device and mounted structure thereof
US5846694A (en) * 1996-02-13 1998-12-08 The Regents Of The University Of California Microminiature optical waveguide structure and method for fabrication
US5734176A (en) * 1996-02-26 1998-03-31 Wiltron Company Impedance controlled test fixture for multi-lead surface mounted integrated circuits
US5818404A (en) * 1996-03-04 1998-10-06 Motorola, Inc. Integrated electro-optical package
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
JP3218996B2 (ja) * 1996-11-28 2001-10-15 松下電器産業株式会社 ミリ波導波路
FR2757276B1 (fr) * 1996-12-13 1999-01-08 Commissariat Energie Atomique Assemblage de composants optiques alignes optiquement et procede de fabrication de cet assemblage
JPH10284544A (ja) * 1997-04-10 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
JP2000510653A (ja) * 1997-04-16 2000-08-15 ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ 高速集積回路のための分散型ｅｓｄ保護デバイス
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP3366552B2 (ja) * 1997-04-22 2003-01-14 京セラ株式会社 誘電体導波管線路およびそれを具備する多層配線基板
US5926371A (en) * 1997-04-25 1999-07-20 Advanced Micro Devices, Inc. Heat transfer apparatus which accommodates elevational disparity across an upper surface of a surface-mounted semiconductor device
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US5798567A (en) 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6362530B1 (en) * 1998-04-06 2002-03-26 National Semiconductor Corporation Manufacturing methods and construction for integrated circuit packages
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
US6215377B1 (en) 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
JP4039738B2 (ja) * 1998-06-02 2008-01-30 富士通株式会社 半導体装置
US6201307B1 (en) * 1998-06-23 2001-03-13 Kyocera Corporation Ceramics for wiring boards and method of producing the same
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6618407B1 (en) * 1998-08-27 2003-09-09 Triquint Technology Holding Co. Uncooled universal laser module
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP2000199827A (ja) * 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2000286360A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6207904B1 (en) * 1999-06-02 2001-03-27 Northrop Grumman Corporation Printed wiring board structure having continuous graphite fibers
US6340796B1 (en) * 1999-06-02 2002-01-22 Northrop Grumman Corporation Printed wiring board structure with integral metal matrix composite core
US6426686B1 (en) * 1999-06-16 2002-07-30 Microsubstrates Corporation Microwave circuit packages having a reduced number of vias in the substrate
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
US6583515B1 (en) * 1999-09-03 2003-06-24 Texas Instruments Incorporated Ball grid array package for enhanced stress tolerance
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6507110B1 (en) * 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
DE10120641B4 (de) * 2000-04-27 2009-04-09 Kyocera Corp. Keramik mit sehr guten Hochfrequenzeigenschaften und Verfahren zu ihrer Herstellung
JP2002026611A (ja) * 2000-07-07 2002-01-25 Nec Corp フィルタ
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
JP2002286959A (ja) * 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6819199B2 (en) * 2001-01-22 2004-11-16 Broadcom Corporation Balun transformer with means for reducing a physical dimension thereof
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
US6762492B2 (en) * 2001-06-15 2004-07-13 Ricoh Company, Ltd. Semiconductor device, image scanning unit and image forming apparatus
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
US6549090B2 (en) * 2001-07-19 2003-04-15 Cree Microwave, Inc. Inverted coplanar waveguide coupler with integral microstrip connection ports
EP1436870A2 (en) * 2001-10-09 2004-07-14 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPIC) AND OPTICAL TRANSPORT NETWORKS EMPLOYING TxPICs
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US6867668B1 (en) * 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US20040065933A1 (en) * 2002-10-08 2004-04-08 Foong Chee Seng Flip chip optical and imaging sensor device
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US20040218848A1 (en) * 2003-04-30 2004-11-04 Industrial Technology Research Institute Flexible electronic/optical interconnection film assembly and method for manufacturing
US7091586B2 (en) * 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
US20050205951A1 (en) * 2004-03-18 2005-09-22 Honeywell Internatioanl, Inc. Flip chip bonded micro-electromechanical system (MEMS) device
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices

Also Published As

Publication number Publication date
WO2002069399A1 (en) 2002-09-06
TWI246170B (en) 2005-12-21
JP2004523121A (ja) 2004-07-29
US20020121707A1 (en) 2002-09-05
EP1371094A4 (en) 2009-07-15
US20050056944A1 (en) 2005-03-17
JP2009038391A (ja) 2009-02-19
EP1371094A1 (en) 2003-12-17

Similar Documents

Publication Publication Date Title
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US6084297A (en) Cavity ball grid array apparatus
US6075710A (en) Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
US6008534A (en) Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US7545029B2 (en) Stack microelectronic assemblies
US6031284A (en) Package body and semiconductor chip package using same
JP2009038391A (ja) 超薄型高速フリップチップパッケージ
US20070018312A1 (en) Wiring substrate and semiconductor package implementing the same
US20060102992A1 (en) Multi-chip package
KR0128252B1 (ko) 전화 선로 직류 폐로전류 조정기
CN113555348A (zh) 半导体设备
US20040070080A1 (en) Low cost, high performance flip chip package structure
CN113078139A (zh) 电子封装件及其制法
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
KR100196991B1 (ko) 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
JP2000124366A (ja) 電子部品の実装構造
EP4084059A1 (en) Semiconductor device package having thermal dissipation feature and method therefor
KR100230919B1 (ko) 반도체 패키지
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
KR100370851B1 (ko) 반도체패키지
KR19990033213A (ko) 실리콘섭스트레이트를 이용한 볼그리드어레이반도체패키지
KR20000018896A (ko) 열적 및 전기적으로 향상된 pbga 패키지
KR20100082061A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid