DE4226167C2 - Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik - Google Patents

Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik

Info

Publication number
DE4226167C2
DE4226167C2 DE4226167A DE4226167A DE4226167C2 DE 4226167 C2 DE4226167 C2 DE 4226167C2 DE 4226167 A DE4226167 A DE 4226167A DE 4226167 A DE4226167 A DE 4226167A DE 4226167 C2 DE4226167 C2 DE 4226167C2
Authority
DE
Germany
Prior art keywords
gold
bath
grain refiner
thermocompression
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4226167A
Other languages
English (en)
Other versions
DE4226167A1 (de
Inventor
Horst Dr Richter
Matjaz Dr Florjancic
Hartmut Dr Eisele
Hans-Peter Hirler
Karin Rues
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Alcatel SEL AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel SEL AG filed Critical Alcatel SEL AG
Priority to DE4226167A priority Critical patent/DE4226167C2/de
Publication of DE4226167A1 publication Critical patent/DE4226167A1/de
Application granted granted Critical
Publication of DE4226167C2 publication Critical patent/DE4226167C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zum elektrisch leitenden Verbinden von einem mechanisch und/oder thermisch empfindlichen elektronischen oder optoelektronischen Bauelement mit einer gedruckten Schaltung oder einem zweiten Bauelement, welche eine Mehrzahl von Kontaktflächen besitzen, unter Anwendung der Flipchip-Technik, wobei die Kontaktflächen wenigstens eines Fügepartners mit metallischen Höckern versehen sind.
Beim Kontaktieren von eine integrierte Schaltung enthaltenden Chips mit Kontaktflächen auf einem Substrat über flexible bandförmige Leitungselemente nach der TAB-Technologie (TAB = Tape Automated Bonding) ist es bekannt (Solid State Technologie, 1977, Bd. 20, Heft 3, Seiten 33-38), als Kontaktpunkte für die Leitungselemente auf dem Chip nach einem photolithographischen Verfahren hergestellte Goldhöcker vorzusehen.
Bei der TAB-Technologie ist es außerdem bekannt (H. Reichl: "Tape Automated Bonding" in DVS-Berichte, Bd. 129, 1990, Seiten 10-15), die Goldhöcker, welche eine hohe Leitfähigkeit und ein geringe Härte aufweisen sollen, elektronisch aus einem cyanidischen oder nicht cyanidischen Plattierungsbad zu erzeugen. Bei den aus einem cyanidischen Plattierungsbad erzeugten Goldhöckern beträgt die Härte etwa 90 mHV25, welche durch Wärmebehandlung auf etwa 60 mHV25 verringert wird. Die Härte bei aus einem nicht cyanidischen Plattierungsbad erzeugten Goldhöckern beträgt 140 mHV25, welche zu hoch ist und welche deshalb durch eine Wärmebehandlung von einer Stunde bei 400°C auf 60 mHV25 verringert wird.
Elektrisch leitende Verbindungen von einem Bauelement mit einer gedruckten Schaltung oder einem zweiten Bauelement, welche eine Mehrzahl von Kontaktflächen besitzen, unter Anwendung der Flipchip-Technik sind ebenfalls bekannt (WO 92/06491).
Bei der bekannten Verbindung handelt es sich um das Kontaktieren einer integrierten Schaltung mit einem Substrat, d. h. einer gedruckten Schaltung. Die Fügepartner, d. h. die gedruckte Schaltung und das Substrat sind an den Kontaktierungsstellen mit Metallflächen versehen. Die Metallflächen auf der integrierten Schaltung sollen beispielsweise aus Aluminium bestehen, welches mit weiteren Metallschichten, wie Titan, Wolfram, Gold oder Chrom, Kupfer, Gold beschichtet sein kann. Die Metallflächen auf der gedruckten Schaltung können ebenfalls aus einem oder mehreren Metallen bestehen. Sie sind mit Höckern aus Gold versehen, welche auf ihrer den Metallflächen der integrierten Schaltung zugewandten Oberfläche mit einer Kontaktschicht aus einer Quecksilberverbindung versehen ist.
Diese bekannte Anordnung soll sicherstellen, daß eine elektrisch leitende Verbindung zwischen der integrierten Schaltung und dem Substrat bei Raumtemperatur, höchstens jedoch bei einer Temperatur von 80°C hergestellt, werden kann.
Diese bekannte Verbindungstechnik ist zwar schonend für die zu kontaktierenden Fügepartner, sie weist aber den Nachteil auf, daß die Umgebung der Kontaktstellen von den Kontaktstoffen verunreinigt werden kann und nicht geeignet ist, wenn an die Haftkraft der Kontakte hohe Anforderungen gestellt werden.
Das der Erfindung zugrunde liegende technische Problem besteht deshalb darin, eine elektrisch leitende Verbindung der eingangs beschriebenen Art zu schaffen, welche eine große Haftkraft aufweist, sowie schonend und ohne Gefahr der Verunreinigung der Kontaktumgebung hergestellt werden kann.
Dieses technische Problem ist erfindungsgemäß durch ein Verfahren mit folgenden Merkmalen gelöst:
  • a) auf die Kontaktflächen wird eine Goldmetallisierung von mindestens 200 nm Dicke aufgebracht,
  • b) die Höcker bestehen aus Gold und deren Abscheidung erfolgt aus einem ständig stark bewegten, sulfitischen Goldbad, welches einen Kornverfeinerer enthält, wobei die Abscheidungsgeschwindigkeit kleiner als 0,2 µ/min ist,
    die Stromdichte 25-35 A/m² beträgt,
    die Badtemperatur 40-50°C beträgt,
    das Flächenverhältnis von Anode zu Kathode zwischen 1 : 3,5 und 1 : 4,5 liegt, und der ph-Wert des Bades zwischen 8,5 und 9,5 liegt,
  • c) das Goldbad folgende Zusammensetzung aufweist:
    Sulfit|30-42 g/l
    Sulfat 25-35 g/l
    Gold 9-11 g/l
    Chlorid 2,5-5 mg/l
    Kornverfeinerer 1,5-3,5 mg/l
    und
  • d) die Fügepartner durch Thermokompression bei einer Temperatur von 350°C und einem Thermodenanpreßdruck von 30 MPa zusammengefügt wird.
Durch die Thermokompression der Goldkontakte entstehen hochfeste elektrische Kontakte. Außer den Gold-Höckern oder Gold-Flächen werden keine weiteren Werkstoffe, wie andere Metalle, Flußmittel oder Lotstopper, benötigt. Eine vorteilhafte Weiterbildung der Erfindung enthält Anspruch 2.
Für das Abscheiden der Gold-Höcker ist ein sulfitisches, ständig bewegtes Goldbad mit einem Kornverfeinerer und eine sehr geringe Abscheidungsgeschwindigkeit des Goldes bei gleichbleibender Temperatur erforderlich.
Die Abscheidungsgeschwindigkeit wird durch die Stromdichte, das Anoden-Kathoden-Flächenverhältnis und die Temperatur sowie natürlich die Badzusammensetzung beeinflußt. Als Kornverfeinerer dient ein chemisches Element aus der Hauptgruppe V oder III des Periodensystems.
Mit diesem Bad ergeben sich Kontakthöcker mit ebenen, koplanaren Kontaktoberflächen mit einer Rauheit von weniger als 50 nm. Die resultierende Härte des Kontakthöckers von 90-110 MHV25 ist eher hoch für die Verwendung bei der Thermokompression, erweist sich aber nicht als nachteilig. Die für die Zuverlässigkeit der Verbindung entscheidende Duktilität beträgt mindestens 50%, d. h., bei Beanspruchung der Verbindung verformt sich diese um mehr als die Hälfte, bevor sie reißt.
Die Erfindung wird nachstehend anhand von Figuren an zwei Beispielen näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen Kontakthöcker auf einem Si-IC in der Entstehungsphase;
Fig. 2 die Zusammensetzung eines Goldbades zu Beginn und nach einiger Zeit der Nutzung; und
Fig. 3 die Chip-on-Chip-Anordnung zweier Halbleiterbauelemente.
In einem ersten Beispiel für die Herstellung einer elektrisch leitenden Verbindung sei die Montage einer integrierten Silizium-Halbleiterschaltung (Si-IC) auf einem Substrat betrachtet. Dabei wird ein Substrat mit Goldkontaktflächen, ein Si-IC mit Gold-Kontakthöckern versehen. Es handelt sich also um eine Flip-Chip-Montage eines gebumpten IC, die mittels Thermokompression bewirkt wird.
Das Substrat muß an den Anschlußstellen eben und glatt sein. Je nach Material sind zunächst Dünnschichtmetallisierungen als Haft- und Kontaktschichten anzubringen. Die letzte Schicht ist eine Goldflächenmetallisierung von mindestens 200 nm Dicke.
Derartige Anschlußflächen mit Gold-Metallisierung lassen sich sowohl an Halbleiterbauelementen selber als auch auf Schaltungsträgern in bekannter Weise erzeugen; meist wird eine Aufsprühtechnik angewendet, sogenanntes Sputtering. Als Beispiele seien etwa ein Si-Substrat mit einer Dünnschichtmetallisierung TiW/Au (200/200 nm) und ein InP-Photodetektor mit einer Dünnschichtmetallisierung Ti/Pt/Au (50/100/250 nm) genannt. Bei Trägern mit rauherer Oberfläche ist zunächst dafür zu sorgen, daß die Substrat-Anschlußstellen glatt sind, z. B. durch einen Polyimid-Film, auf den die Substrat-Leiterbahnen aufgedampft werden. Goldmetallisierungsflächen der geschilderten Art sind a priori koplanar und weisen kaum meßbare Rauheiten von wesentlich unter 50 nm auf.
Fig. 1 zeigt einen Zwischenstand bei der Fertigung eines Gold-Kontakthöckers auf einem Silizium-Halbleiterbauelement (Si-iC). Der Si-IC 1 wird handelsüblich mit einem Aluminium-Fenster 2 mit einem Passivierungsrahmen 3 an den Anschlußstellen gefertigt. Für das Anbringen des Höckers mittels Elektroplattierung muß zunächst eine Verbindungsschicht 4, z. B. aus TiW, und eine Goldschicht 5 über das Fenster gelegt werden. Dann wird eine Photoresist-Schicht 6 aufgebracht, die etwas dicker als die Höhe des Gold-Kontakthöckers 7 ist. Auf photolithographischem Weg wird eine Ausnehmung bis auf die Goldschicht 5 erzeugt, die maßgebend für die Form des entstehenden Höckers ist. Es können dabei Wandsteilheiten von 85° und mehr erzielt werden, was auch bei hohen Höckern geringe Abstände zwischen den Höckern ermöglicht. Nun wird durch Abscheidung im Goldbad der Gold-Kontakthöcker 7 aufgebaut. Danach wird die Photoresist-Schicht 6 entfernt und die zusätzliche Gold- und Verbindungsschicht-Metallisierung 5, 4 weggeätzt, wobei darauf zu achten ist, daß der Höcker 7 nicht wesentlich unterätzt wird. Auf diese Weise lassen sich sehr feine Rasterungen erzielen. Bekannt sind beispielsweise Höcker von 30 µm Breite in einer Rasterung von 50 µm. Noch feinere Strukturen, hergestellt mit speziellen Plattierlösungen, ergeben Höcker von z. B. 10×10 µm und 25 µm Höhe, doch weisen diese im allgemeinen eine nicht mehr ausreichende Grundhaftung auf.
Die Herstellung der Gold-Höcker kann für eine ganze Siliziumscheibe ("Wafer") mit einer Vielzahl von Si-ICs mit mehreren Anschlußstellen gleichzeitig erfolgen. Erst danach wird der Wafer zersägt und ein für das Thermokompressionsbonden geeigneter Flipchip-Bonder mit den einzelnen ICs bestückt. Der einzelne Si-IC wird hierbei mit den Kontakthöckern gegen die Substratanschlußstellen gerichtet ("flipping"), darauf positioniert und mittels des erhitzten Chiphalters auf die Substratanschlüsse gedrückt. Nach dem Stand der Technik gefertigte Gold-Gold-Thermokompressionsverbindungen benötigen dabei eine Temperatur von über 500°C und einen Thermodenanpreßdruck von über 40 MPa.
Hier schafft nun das erfindungsgemäße Verfahren Abhilfe, indem die Abscheidung im Goldbad durch dessen Zusammensetzung und dessen Steuerung zu Gold-Kontakthöckern führt, deren Härte, Duktilität und Oberflächenbeschaffenheit eine nachfolgende Thermokompression mit Temperaturen von unter 350°C und Thermodenanpreßdruck von unter 25 MPa ohne Nachteile für die Qualität der Verbindung zulassen.
Fig. 2 zeigt die Zusammensetzung eines Goldbades, mit dem über den Zeitraum von 10 Monaten Goldhöcker gefertigt wurden. Links, mit der Bezugszeichenergänzung a ist jeweils der Anteil am Anfang, rechts mit der Bezugszeichenergänzung b jener zum Schluß des Zeitraums aufgetragen. Da das Gold im Laufe des Prozesses abgeschieden wird, muß es periodisch ersetzt werden. Der Gold-Anteil wird also in engen Grenzen konstant gehalten, wodurch die übrigen Anteile, von denen nur wenig verlustig geht, im Laufe der Zeit ansteigen, wie dies aus der Grafik ersichtlich ist. Die hauptsächlichen Bestandteile sind Gold 11, Sulfit 13, Sulfat 14 und Chlorid 15 in g/l sowie Arsen 12 in mg/l. Die nachstehende Tabelle gibt die Wertbereiche für die Badzusammensetzung an:
Inhaltsstoff
Anteil
Sulfit|30-42 g/l
Sulfat 25-35 g/l
Gold 9-11 g/l
Chlorid 2,5-5 mg/l
Kornverfeinerer 1,5-3,5 mg/l
Nebst der Badzusammensetzung sind die Badparameter bei der Prozeßführung von ausschlaggebender Bedeutung. Dazu gehören die Einhaltung einer konstanten Temperatur, Stromdichte und des pH-Wertes sowie das Flächenverhältnis von Anode zu Kathode. Die einzuhaltenden Werte liegen in den in der Tabelle aufgeführten Bereichen:
Parameter
Bereich
Temperatur|40-50°C
Stromdichte 0,25-0,3 A/dm²
ph-Wert des Bades 8,5-9,5
Flächenverhältnis Anode zu Kathode 1 : 3,5-4,5
Überdies ist eine ständig starke Durchmischung des Bades unumgänglich. Es wird daher ständig in Bewegung gehalten. Mit diesen Parametern ergibt sich eine Abscheidungsgeschwindigkeit von 0,15-0,20 µm/min.
Als Kornverfeinerer wurde im obigen Beispiel Arsen, wirksam in Form von As3+-Ionen, verwendet. Andere Stoffe aus den Hauptgruppen V und III des Periodensystems der chemischen Elemente eignen sich ebenfalls, insbesondere Antimon und Thallium.
Mit der oben beschriebenen Prozeßführung ergeben sich Gold-Kontakthöcker, die über die Oberfläche aller Höcker gesehen, völlig eben und koplanar zum Träger verlaufen. Die Rauheit ist auf den kleinen Flächen nur schwer zu ermitteln, beträgt aber weniger als 50 nm. Die resultierende Härte des Höckers von 90-110 MHV25 erweist sich beim Fügen der glatten, ebenen Flächen nicht als nachteilig, beträgt doch die Duktilität gleichwohl mehr als 50%, d. h., im Abreißversuch nach der Thermokompression mit 300°C und 24 MPa verformt sich der Höcker unter den einwirkenden Kräften um mehr als 50%, bevor Risse auftreten.
Die schonende Thermokompression, die dank der Besonderheiten der Fügepartner zuverlässige Verbindungen ermöglicht, erlaubt die Anwendung auch auf mechanisch und thermisch empfindliche Halbleiterbauelemente, wie etwa die optoelektronischen Bauteile aus InP, GaAs oder generell die III-V-Halbleiter. Letztere werden üblicherweise mit relativ großen, ebenen und glatten Goldanschlußflächen hergestellt - im Gegensatz zu Si-ICS, die Ausschlüsse aus AL-Metallisierung aufweisen.
Ein zweites Beispiel für die Herstellung einer elektrisch leitenden Verbindung ist die sogenannte Chip-on-Chip-Montage eines III-V-Halbleiterbauelementes auf einen Si-IC. Die Fig. 3 illustriert schematisch die Verhältnisse nach der Montage. Die Gold-Kontakthöcker 7 sind auf dem Si-IC erzeugt worden, wie es anhand der Fig. 1 beschrieben worden ist. Auf dem Silizium-Halbleitermaterial liegt die Al-Kontaktfläche 2 mit dem Passivierungsrahmen 3. Darauf sind die Verbindungs- und Goldschicht 4, 5 sowie der Höcker 7 aufgebracht worden. Der Si-IC 1 dient als Substrat. Die übliche Goldkontaktfläche 21 über einer Kontaktierzone 22 des III-V-Halbleiters 23 ist für eine Thermokompressions-Verbindung mit beispielsweise 300°C Temperatur und 24 MPa Druck geeignet.
Die schonende Thermokompression läßt sich auch auf zwei Fügepartner anwenden, die beide Kontakthöcker aufweisen. Dies läßt sich z. B. für die Chip-on-Chip-Montage eines Si-IC auf einem anderen Si-IC, oder der Flip-Chip-Montage auf einem beliebigen Substrat nutzen wenn beim Vorliegen besonderer Verhältnisse größere Abstände zwischen den Fügepartnern einzuhalten sind. Durch die freie Wahl der Höckerhöhe lassen sich verschiedene Halbleiterbauelemente auf einem Substrat aufeinander ausrichten, z. B. zum Erzielen einer optimalen optischen Ankopplung.

Claims (2)

1. Verfahren zum elektrisch leitenden Verbinden von einem mechanisch und/oder thermisch empfindlichen elektronischen oder optoelektronischen Bauelement mit einer gedruckten Schaltung oder einem zweiten Bauelement, welche eine Mehrzahl von Kontaktflächen besitzen, unter Anwendung der Flipchip-Technik, wobei die Kontaktflächen wenigstens eines Fügepartners mit metallischen Höckern versehen sind,
dadurch gekennzeichnet, daß
  • a) auf die Kontaktflächen eine Goldmetallisierung von mindestens 200 nm Dicke aufgebracht wird,
  • b) die Höcker aus Gold bestehen und deren Abscheidung aus einem ständig stark bewegten, sulfitischen Goldbad erfolgt, welches einen Kornverfeinerer enthält, wobei
    die Abscheidungsgeschwindigkeit kleiner als 0,2 µm/min ist,
    die Stromdichte 25-35 A/m² beträgt, die Badtemperatur 40-50°C beträgt,
    das Flächenverhältnis von Anode zu Kathode zwischen 1 : 3,5 und 1 : 4,5 liegt, und der pH-Wert des Bades zwischen 8,5 und 9,5 liegt,
  • c) das Goldbad folgende Zusammensetzung aufweist: Sulfit|30-42 g/l Sulfat 25-35 g/l Gold 9-11 g/l Chlorid 2,5-5 mg/l Kornverfeinerer 1,5-3,5 mg/l
    und
  • d) die Fügepartner durch Thermokompression bei einer Temperatur von 350°C und einem Thermodenanpreßdruck von 30 MPa zusammengefügt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Kornverfeinerer ein chemisches Element aus einer der Hauptgruppen V oder III des Periodensystems, insbesondere Arsen, Antimon oder Thallium verwendet wird.
DE4226167A 1992-08-07 1992-08-07 Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik Expired - Fee Related DE4226167C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4226167A DE4226167C2 (de) 1992-08-07 1992-08-07 Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4226167A DE4226167C2 (de) 1992-08-07 1992-08-07 Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik

Publications (2)

Publication Number Publication Date
DE4226167A1 DE4226167A1 (de) 1994-02-10
DE4226167C2 true DE4226167C2 (de) 1996-10-24

Family

ID=6465077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4226167A Expired - Fee Related DE4226167C2 (de) 1992-08-07 1992-08-07 Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik

Country Status (1)

Country Link
DE (1) DE4226167C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker
JP2000012607A (ja) * 1998-05-28 2000-01-14 Xerox Corp 集積回路装置、及びフリップチップボンディングされたコンビネ―ションを作成する方法
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
EP1378590A1 (de) * 2002-07-04 2004-01-07 Metalor Technologies International S.A. Bad für goldgalvanischen Goldüberzug
FR2848338B1 (fr) * 2002-12-05 2005-05-13 Cit Alcatel Procede de fabrication d'un module electronique comportant un composant actif sur une embase
DE102015121775B3 (de) * 2015-12-15 2016-12-15 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH530473A (fr) * 1969-08-19 1972-11-15 Sel Rex Corp Procédé pour le dépôt électrolytique d'or brillant et bain électrolytique pour la mise en oeuvre de ce proédé
NL160034C (nl) * 1974-02-19 1979-09-17 Western Electric Co Werkwijze voor het selectief elektrolytisch aanbrengen van een bekleding uit goud.
DE2445537A1 (de) * 1974-09-20 1976-04-08 Schering Ag Bad zur galvanischen abscheidung von gold
US4435253A (en) * 1983-01-28 1984-03-06 Omi International Corporation Gold sulphite electroplating solutions and methods
US5192835A (en) * 1990-10-09 1993-03-09 Eastman Kodak Company Bonding of solid state device to terminal board

Also Published As

Publication number Publication date
DE4226167A1 (de) 1994-02-10

Similar Documents

Publication Publication Date Title
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE19957326B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
DE60131343T2 (de) Kristallresonator
DE2744167C2 (de) Optoelektronisches Koppelelement
DE4226167C2 (de) Verfahren zum elektrisch leitenden Verbinden unter Anwendung der Flipchip-Technik
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE3644874A1 (de) Hybridstruktur
DE1765164C3 (de) Verfahren zur Bindung von Stromleitern
DE102012213566A1 (de) Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
DE102013108979B4 (de) Anschlussstruktur und Halbleiterbauelement
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE4025163A1 (de) Unterlage fuer einen halbleiterlaser
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
EP0056472B1 (de) Elektronische Dünnschichtschaltung
DE3522168C2 (de) Verfahren zum Masseverbinden von planaren Bauelementen und integrierten Schaltkreisen
DE602005005733T2 (de) Fügeverfahren mittels eines Au-Sn-Hartlötmaterials, dessen Dicke u.a. abhängig von dem Sn-Gehalt ist
DE112017007319T5 (de) Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019104334A1 (de) Halbleiteranordnung und verfahren zum herstellen einer hableiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee