JP4039738B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4039738B2 JP4039738B2 JP15283398A JP15283398A JP4039738B2 JP 4039738 B2 JP4039738 B2 JP 4039738B2 JP 15283398 A JP15283398 A JP 15283398A JP 15283398 A JP15283398 A JP 15283398A JP 4039738 B2 JP4039738 B2 JP 4039738B2
- Authority
- JP
- Japan
- Prior art keywords
- plated
- substrate
- semiconductor element
- plating
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子をダイス付け材により基板に取付け、グランド用のボンディングリードをサーマルビアに接続した半導体装置に関する。
【０００２】
【従来の技術】
近年の半導体パッケージは低コスト化、小型化等の市場の要求に答える形で有機基板を用いたＢＧＡパッケージが主流になりつつあり、特に、低コストのわりに電気特性、熱特性が優れる、四層程度の有機基板を用いたＢＧＡパッケージの開発が進んでいる。
【０００３】
この半導体パッケージは有機基板の層数が少なくことから、配線の自由度が少なく、多ピンになるほど、信号用及びグランド用のボンディングリードの配線の引回しが難しくなる。その対策の一つとして、同電位のグランド用のボンディングリードのメッキ用配線をサーマルビアから引き出し、配線密度を下げるようにしている。
【０００４】
図１９は従来の半導体装置を示す図である。図１９において、半導体装置は、基板にダイス付け材により取付けられた半導体素子と、半導体素子の下方の基板の部分に設けられたサーマルビア３０と、ボンディングリード２４と、半導体素子１６とボンディングリード２４ａとの間で基板に環状に設けられ且つグランド用のボンディングリード２４ａに接続された環状のメッキ接続部３２と、幾つかのサーマルビア３０ａと環状のメッキ接続部３２とを接続するメッキ引き出し線３４とを備えている。図１９は半導体素子が取付けられていない状態を示し、半導体素子を取り付けるべき基板１２のダイステージ１６ａが示されている。
【０００５】
グランド用のボンディングリード２４ａは、環状のメッキ接続部３２及びメッキ引き出し線３４によりサーマルビア３０ａに接続される。従って、グランド用のボンディングリード２４ａは、サーマルビア３０ａから電流を流すことによってメッキによって形成されることができる。信号用のボンディングリード２４は内部の導体層を介して電流を流すことができる。ボンディングリード２４はこうして無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。
【０００６】
【発明が解決しようとする課題】
しかし、半導体素子１６をダイス付け材により基板１２に取付ける際、ダイス付け材の一部１４ａが半導体素子１６からはみ出してしまう問題がある。ダイス付け材の一部が基板からはみ出しても問題にならないが、ダイス付け材の一部が流れてブリーディングを生じると問題になることがある。例えば、ダイス付け材のうちの流動しやすい油脂成分等が、メッキ引き出し線３４及び／又は環状のメッキ接続部３２を通ってグランド用のボンディングリード２４、２４ａに達すると、油脂成分等がボンディングリード２４ａの表面を覆ってしまい、半導体素子とグランド用のボンディングリード２４ａとの間でワイヤボンディングを行う際にワイヤの剥離や強度劣化等の不具合が発生してしまう。
【０００７】
本発明の目的は、グランド用のボンディングリードにダイス付け材のブリーディングが達しないようにした半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の占める該基板の矩形の領域に分散して設けられた複数のサーマルビアと、該半導体素子の外側で該基板に配列された複数の信号用及びグランド用のボンディングリードと、該半導体素子と該ボンディングリードとの間の延びる複数のワイヤと、該半導体素子と該ボンディングリードとの間で該基板に環状に設けられ且つグランド用のボンディングリードに接続された略四角形環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部との接続するメッキ引出し線とを備えた半導体装置において、該メッキ引出し線が該基板の矩形の半導体素子搭載領域のコーナー部に位置するサーマルビアにのみ接続され、半導体素子搭載領域の内側及びコーナー部以外の周囲に位置するサーマルビアには接続されていないことを特徴とする。
【０００９】
本発明は、このような基本的な構成において、下記の追加的な特徴の少なくとも一つを含む。
（ａ）グランド用のボンディングリードと該半導体素子からはみ出した該ダイス付け材との間の距離を１．５ｍｍ以上離す。
【００１０】
（ｂ）メッキ引き出し線の少なくとも一部の幅を５０μｍ以下にする。
（ｃ）該環状のメッキ接続部のコーナー部又は該環状のメッキ接続部の外側の空きスペースに追加のサーマルビアが設けられ、該追加のサーマルビアがメッキ引き出し線により該環状のメッキ接続部に接続される。
（ｄ）半導体素子のまわりの該基板にソルダーレジストが環状に塗布されている。
【００１１】
（ｅ）半導体素子が配置される該基板の部分に該サーマルビアの部分を除いてソルダーレジストが塗布されている。
（ｆ）グランド用のボンディングリード、該環状のメッキ接続部、及び該メッキ引き出し線の少なくとも一部をブラスト処理し、表面を荒らすことでブリーディングの進行速度を遅らせる。
【００１２】
（ｇ）グランド用のボンディングリードの表面を金メッキし、該グランド用のボンディングリードに接続された他の部分の表面を金メッキよりも酸化しやすいメッキをする。
上記構成において、基板は有機基板であるのが好ましい。
また、上記特徴は互いに組み合わせて構成されることができる。例えば、（ａ）と（ｆ）、（ａ）と（ｇ）、（ｂ）と（ｆ）、（ｂ）と（ｇ）、（ｃ）と（ｆ）、（ｃ）と（ｇ）との組み合わせ等が可能である。
【００１３】
【発明の実施の形態】
図１は本発明の第１実施例による半導体装置を示す平面図である。図２は図１の半導体装置を含む半導体パッケージを示す略平面図、図３は図２の半導体パッケージの部分拡大図、図４は図２の半導体パッケージの断面図である。図１は図３と同様な図で、図３の詳細な図である。
【００１４】
図１から図４において、半導体パッケージ１０は、基板１２と、基板１２にダイス付け材１４により取付けられた半導体素子１６とを有する。ダイス付け材１４は例えば接着剤中に銀粉を混合してなる銀ペーストである。図１は半導体素子１６が取付けられていない状態を示し、半導体素子１６を取り付けるべき基板１２のダイステージ１６ａが示されている。
【００１５】
基板１２は、図４に示されるように複数の有機基板１２ａ、１２ｂを積層した構成のものであり、導体層１８ａ、１８ｂ、１８ｃ、１８ｄが有機基板１２ａ、１２ｂに設けられている。有機基板１２ａ、１２ｂの層数や導体層１８ａ、１８ｂ、１８ｃの層数は説明のために簡略化して示されており、本発明は図示のものに限定されるものではない。導体層１８ａ、１８ｂ、１８ｃは所定のパターンに従って形成され、最下部の導体層１８ｄはグランドに接続されるものとしてベタに形成されている。はんだボール２０が最上部の導体層１８ｃに取付けられ、ソルダーレジスト２２が隣接するはんだボール２０の間の電気的な分離を確実にするために塗布されている。
【００１６】
信号用のボンディングリード２４及びグランド用のボンディングリード２４ａが半導体素子１６の外側で基板１２に設けられる。信号用のボンディングリード２４は導体層１８ａに接続され、グランド用のボンディングリード２４ａは後で説明する環状のメッキ接続部に接続される。ワイヤ２６が半導体素子１６の電極パッドとボンディングリード２４、２４ａとの間に延びている。図４に示されるように、封止樹脂２８が半導体素子１６、ワイヤ２６及びボンディングリード２４、２４ａを覆って形成されている。図３及び図１は図２の封止樹脂２８で覆われた部分を示している。
【００１７】
さらに、サーマルビア３０が半導体素子１６の下方の基板１２の部分に設けられている。サーマルビア３０は基板１２の穴壁に付着した導体を含み、最下部の導体層１８ｄに接続されている。サーマルビア３０は半導体素子１６の発生する熱を逃がすためのものである。
図１に示されるように、環状のメッキ接続部３２が、半導体素子１６とボンディングリード２４、２４ａとの間で基板１２に環状に設けられる。環状のメッキ接続部３２はグランド用のボンディングリード２４ａに接続されている。メッキ引き出し線３４が幾つかのサーマルビア３０ａと環状のメッキ接続部３２とを接続している。グランド用のボンディングリード２４ａは、環状の接続部３２及びメッキ引き出し線３４によりサーマルビア３０ａに接続される。従って、グランド用のボンディングリード２４ａは、導体層１８ｄ及びサーマルビア３０ａから電流を流すことによってメッキによって形成されることができる。信号用のボンディングリード２４は内部の導体層１８ａを介して電流を流すことができる。ボンディングリード２４、２４ａはこうして銅箔の上に無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。
【００１８】
しかし、図１９を参照して説明したように、半導体素子１６をダイス付け材により基板１２に取付ける際、ダイス付け材１４の一部１４ａが半導体素子１６からはみ出し、ダイス付け材１４の一部が流れてブリーディングを生じる問題がある。そして、ダイス付け材１４のうちの流動しやすい油脂成分等が、メッキ引き出し線３４及び／又は環状のメッキ接続部３２を通ってグランド用のボンディングリード２４、２４ａに達すると、油脂成分等がグランド用のボンディングリード２４ａの表面を覆ってしまい、半導体素子１６とグランド用のボンディングリード２４ａとの間でワイヤボンディングを行う際にワイヤ２６の剥離や強度劣化等の不具合が発生してしまう。
【００１９】
そこで、図１に示す半導体パッケージ１０では、メッキ引き出し線３４が半導体素子１６のコーナー部に位置するサーマルビア３０ａにのみ接続されている。これによって、サーマルビア３０ａからグランド用のボンディングリード２４ａまでのメッキ部分の長さが長くなり、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止することができる。これに対して、図１９においては、メッキ引き出し線３４が矩形状のメッキ接続部３２の辺上にあり、サーマルビア３０ａとグランド用のボンディングリード２４ａとの距離がかなり近かった。
【００２０】
ダイス付け材１４のブリーディングはメッキ面のように液体がしみ込みにくい表面上で進行しやすい。有機基板１２の表面では液体がしみ込みやすいので、ダイス付け材１４のブリーディングは有機基板１２の表面ではほとんど進行しない。そのために、メッキ引き出し線３４及び環状のメッキ接続部３２に接続されていない信号用のボンディングリード２４においては、ダイス付け材１４のブリーディングは生じない。
【００２１】
図５は本発明の第２実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄを１．５ｍｍ以上離すようにした。
図５のように、メッキ引き出し線３４が矩形状のメッキ接続部３２の各辺へ向かって垂直に延び、従ってグランド用のボンディングリード２４ａへ向かって最短距離で延びる場合、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄと、ブリード距離との関係は重要である。
【００２２】
図２０はメッキ引き出し線３４の線幅とダイス付け材１４のブリーディング（ブリード）の長さとの関係を実験により調べた結果を示す図である。実験においては、ダイス付け材１４として比較的にブリーディングの発生しやすいＡｇペースト（エイブルステック社の８４─１ＬＭＩ）を使用した。メッキ引き出し線３４のメッキ線幅が大きいほど、ブリーディング（ブリード）の長さは長くなる。メッキ線幅が標準的な１５０μｍとすれば、１５０℃／１Ｈで加熱硬化した場合、ブリーディングの長さは１．３ｍｍであった。つまり、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄが１．３ｍｍ以上であれば、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達することはない。マージンを見て、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄを１．５ｍｍ以上とすれば、ブリーディングによる不具合の発生はないと言える。なお、半導体素子１６からはみ出したダイス付け材１４ａの位置は、最大値として統計的にほぼ一定している。
【００２３】
図６は本発明の第３実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、メッキ引き出し線３４の幅Ｌを５０μｍ以下にするものである。これも同様に図２０の実験結果によるものである。メッキ線幅が５０μｍのときのブリーディング長さは０．３ｍｍであった。そこで、メッキ線幅を５０μｍ以下にすれば、上記した距離Ｄが０．５ｍｍであっても、問題ないと言える。距離Ｄが０．５ｍｍはかなり密度をつめた場合の値である。
【００２４】
図７は図６の変形例を示す図である。この実施例では、メッキ引き出し線３４の一部の幅Ｌを５０μｍ以下にするものである。この場合にも、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止することができる。
図８は本発明の第４実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、環状のメッキ接続部３２のコーナー部又は環状のメッキ接続部３２の外側の空きスペースに追加のサーマルビア３０ｂが設けられ、追加のサーマルビア３０ｂがメッキ引き出し線３４により環状のメッキ接続部３２に接続される。追加のサーマルビア３０ｂが導体層１８ｄ（図４）に接続されることは言うまでもない。こうすれば、メッキ引き出し線３４はダイス付け材１４のはみ出し部分から遠く離れた位置にあるので、ダイス付け材１４のブリーディングが生じても、グランド用のボンディングリード２４ａはダイス付け材１４のブリーディングと接触しない。なお、追加のサーマルビア３０ｂはその他のサーマルビア３０とは規則性の外れた位置にある。
【００２５】
図９は本発明の第５実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、半導体素子１６のまわりの基板１２にソルダーレジスト３６が環状に塗布されている。ソルダーレジスト３６は実質的に矩形状のメッキ接続部３２の上に塗布される。ソルダーレジスト３６はダイス付け材１４の油脂成分等の流れを阻止し、ブリーディングをが生じにくくする。ソルダーレジスト３６はダム状に上方に突出し、ダイス付け材１４がソルダーレジスト３６の外側へ流れ出すのを防止する。従って、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達することがない。
【００２６】
図１０は本発明の第６実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、半導体素子１６が配置される基板１２の部分（ダイステージの部分）にサーマルビア３０、３０ａの部分を除いてソルダーレジスト３６が塗布されている。ソルダーレジスト３６はダイス付け材１４の油脂成分等の流れを阻止し、ブリーディングをが生じにくくする。
【００２７】
図１１は本発明の第７実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、グランド用のボンディングリード２４ａ、環状のメッキ接続部３２、及びメッキ引き出し線３４の少なくとも一部をブラスト処理（砥粒研磨）し、表面を荒らすことでブリーディングの進行速度を遅らせるようにした。一般的な対象表面の表面粗度が細かいほどブリーディング距離が長くなる傾向がある。この実施例では、Ａｕメッキ全面をブラスト処理（砥粒研磨）し、表面を荒くした。
【００２８】
図２１は、メッキ部品を高温状態で放置し、酸化しやすい条件の下でブリード長さを調べた実験結果を示す図である。図２１は、高温（１５０℃）での放置時間が長くなれば、メッキ部品の表面は酸化が進み、酸化が進むにつれてブリード長さが短くなることを示している。つまり、メッキ部品の表面が酸化しやすいほど、ブリード長さが短くなる。
【００２９】
図２２はメッキ部品の表面処理とブリード長さとの関係を調べた実験結果を示す図である。メッキ品の表面が、金メッキ、ニッケルメッキ、銅メッキの順にブリード長さが短くなる。ブラスト処理を行ったり、黒化処理を行ったりすれば、ブリード長さがさらに短くなる。
グランド用のボンディングリード２４ａ、環状のメッキ接続部３２、及びメッキ引き出し線３４は、無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。従って、これらのメッキ部品の表面は金の層である。図２２を参照すると、これらのメッキ部品の表面が金の層のままであるよりも金の層にブラスト処理を行う方がブリード距離を短くすることができることが分かる。
【００３０】
図１２は本発明の第７実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、グランド用のボンディングリード２４ａの表面を金メッキし、グランド用のボンディングリード２４ａに接続された他の部分（環状のメッキ接続部３２、及びメッキ引き出し線３４）の表面を金メッキよりも酸化しやすいメッキをする。
【００３１】
図１２においては、グランド用のボンディングリード２４ａの表面を金メッキし、環状のメッキ接続部３２及びメッキ引き出し線３４の表面はニッケルメッキとされている。
図１３は図１２の変形例を示している。この例では、グランド用のボンディングリード２４ａの表面を金メッキし、環状のメッキ接続部３２及びメッキ引き出し線３４の表面は銅メッキとされている。
【００３２】
図１２及び図１３に示されるように、グランド用のボンディングリード２４ａの表面を金メッキとすることによりボンディングに必要な性質を備え、環状のメッキ接続部３２及びメッキ引き出し線３４の表面を金メッキよりも酸化しやすいメッキとすることにより、図２１及び図２２から分かるように、ブリード距離を短くすることができる。
【００３３】
図１４は図１３の変形例を示す図である。この例では、グランド用のボンディングリード２４ａの表面を金メッキし、環状のメッキ接続部３２及びメッキ引き出し線３４の表面は銅とされているとともに、銅メッキの部分は黒化処理をされている。黒化処理とは銅アルマイト処理のことであり、銅の表面にポーラスな酸化膜層を形成するため、アンカー効果により密着力を増加することができる。このため、さらに、ブリード距離を短くすることができる。
【００３４】
図１５は図１１の変形例を示す図である。この実施例では、メッキ引き出し部３４のみブラスト処理し、表面を荒らすことでブリーディングの進行速度を遅らせる。
図１６は図１２の変形例を示す図である。この実施例では、グランド用のボンディングリード２４ａ及び環状のメッキ接続部３２の表面を金メッキし、メッキ引き出し部３のみニッケルメッキにした。これによって、メッキ引き出し部３でのブリーディングの進行速度を遅らせる。
【００３５】
図１７は図１３の変形例を示す図である。この実施例では、グランド用のボンディングリード２４ａ及び環状のメッキ接続部３２の表面を金メッキし、メッキ引き出し部３のみ銅メッキにした。これによって、メッキ引き出し部３でのブリーディングの進行速度を遅らせる。
図１８は図１７の変形例を示す図である。この実施例では、グランド用のボンディングリード２４ａ及び環状のメッキ接続部３２の表面を金メッキし、メッキ引き出し部３のみ銅メッキにし、さらに銅メッキの部分に黒化処理を行った。これによって、メッキ引き出し部３でのブリーディングの進行速度を遅らせる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、グランド用のボンディングリードにダイス付け材のブリーディングが達しないようにした半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置を示す平面図である。
【図２】図１の半導体装置を含む半導体パッケージを示す略平面図である。
【図３】図２の半導体パッケージの部分拡大図である。
【図４】図２の半導体パッケージの断面図である。
【図５】本発明の第２実施例による半導体装置を示す平面図である。
【図６】本発明の第３実施例による半導体装置を示す平面図である。
【図７】図６の変形例を示す図である。
【図８】本発明の第４実施例による半導体装置を示す平面図である。
【図９】本発明の第５実施例による半導体装置を示す平面図である。
【図１０】本発明の第６実施例による半導体装置を示す平面図である。
【図１１】本発明の第７実施例による半導体装置を示す平面図である。
【図１２】本発明の第８実施例による半導体装置を示す平面図である。
【図１３】図１２のニッケルに対して銅メッキとした変形例を示す図である。
【図１４】図１３の銅メッキに対して黒化処理を行った変形例を示す図である。
【図１５】図１１のブラスト処理の変形例を示す図である。
【図１６】図１２の変形例を示す図である。
【図１７】図１３の変形例を示す図である。
【図１８】図１７の変形例を示す図である。
【図１９】従来技術を説明する図である。
【図２０】メッキ引き出し線の線幅とダイス付け材のブリーディングの長さとの関係を示す図である。
【図２１】酸化しやすい条件の下でブリード長さを調べた結果を示す図である。
【図２２】メッキ部品の表面処理とブリード長さとの関係を示す図である。
【符号の説明】
１０…半導体パッケージ
１２…基板
１４…ダイス付け材
１６…半導体素子
１８ａ、１８ｂ、１８ｃ、１８ｄ…導体層
２０…はんだボール
２４…信号用のボンディングリード
２４ａ…グランド用のボンディングリード
２６…ワイヤ
２８…封止樹脂
３０、３０ａ…サーマルビア
３２…メッキ接続部
３４…メッキ引き出し線
３６…ソルダーレジスト
【発明の属する技術分野】
本発明は半導体素子をダイス付け材により基板に取付け、グランド用のボンディングリードをサーマルビアに接続した半導体装置に関する。
【０００２】
【従来の技術】
近年の半導体パッケージは低コスト化、小型化等の市場の要求に答える形で有機基板を用いたＢＧＡパッケージが主流になりつつあり、特に、低コストのわりに電気特性、熱特性が優れる、四層程度の有機基板を用いたＢＧＡパッケージの開発が進んでいる。
【０００３】
この半導体パッケージは有機基板の層数が少なくことから、配線の自由度が少なく、多ピンになるほど、信号用及びグランド用のボンディングリードの配線の引回しが難しくなる。その対策の一つとして、同電位のグランド用のボンディングリードのメッキ用配線をサーマルビアから引き出し、配線密度を下げるようにしている。
【０００４】
図１９は従来の半導体装置を示す図である。図１９において、半導体装置は、基板にダイス付け材により取付けられた半導体素子と、半導体素子の下方の基板の部分に設けられたサーマルビア３０と、ボンディングリード２４と、半導体素子１６とボンディングリード２４ａとの間で基板に環状に設けられ且つグランド用のボンディングリード２４ａに接続された環状のメッキ接続部３２と、幾つかのサーマルビア３０ａと環状のメッキ接続部３２とを接続するメッキ引き出し線３４とを備えている。図１９は半導体素子が取付けられていない状態を示し、半導体素子を取り付けるべき基板１２のダイステージ１６ａが示されている。
【０００５】
グランド用のボンディングリード２４ａは、環状のメッキ接続部３２及びメッキ引き出し線３４によりサーマルビア３０ａに接続される。従って、グランド用のボンディングリード２４ａは、サーマルビア３０ａから電流を流すことによってメッキによって形成されることができる。信号用のボンディングリード２４は内部の導体層を介して電流を流すことができる。ボンディングリード２４はこうして無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。
【０００６】
【発明が解決しようとする課題】
しかし、半導体素子１６をダイス付け材により基板１２に取付ける際、ダイス付け材の一部１４ａが半導体素子１６からはみ出してしまう問題がある。ダイス付け材の一部が基板からはみ出しても問題にならないが、ダイス付け材の一部が流れてブリーディングを生じると問題になることがある。例えば、ダイス付け材のうちの流動しやすい油脂成分等が、メッキ引き出し線３４及び／又は環状のメッキ接続部３２を通ってグランド用のボンディングリード２４、２４ａに達すると、油脂成分等がボンディングリード２４ａの表面を覆ってしまい、半導体素子とグランド用のボンディングリード２４ａとの間でワイヤボンディングを行う際にワイヤの剥離や強度劣化等の不具合が発生してしまう。
【０００７】
本発明の目的は、グランド用のボンディングリードにダイス付け材のブリーディングが達しないようにした半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の占める該基板の矩形の領域に分散して設けられた複数のサーマルビアと、該半導体素子の外側で該基板に配列された複数の信号用及びグランド用のボンディングリードと、該半導体素子と該ボンディングリードとの間の延びる複数のワイヤと、該半導体素子と該ボンディングリードとの間で該基板に環状に設けられ且つグランド用のボンディングリードに接続された略四角形環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部との接続するメッキ引出し線とを備えた半導体装置において、該メッキ引出し線が該基板の矩形の半導体素子搭載領域のコーナー部に位置するサーマルビアにのみ接続され、半導体素子搭載領域の内側及びコーナー部以外の周囲に位置するサーマルビアには接続されていないことを特徴とする。
【０００９】
本発明は、このような基本的な構成において、下記の追加的な特徴の少なくとも一つを含む。
（ａ）グランド用のボンディングリードと該半導体素子からはみ出した該ダイス付け材との間の距離を１．５ｍｍ以上離す。
【００１０】
（ｂ）メッキ引き出し線の少なくとも一部の幅を５０μｍ以下にする。
（ｃ）該環状のメッキ接続部のコーナー部又は該環状のメッキ接続部の外側の空きスペースに追加のサーマルビアが設けられ、該追加のサーマルビアがメッキ引き出し線により該環状のメッキ接続部に接続される。
（ｄ）半導体素子のまわりの該基板にソルダーレジストが環状に塗布されている。
【００１１】
（ｅ）半導体素子が配置される該基板の部分に該サーマルビアの部分を除いてソルダーレジストが塗布されている。
（ｆ）グランド用のボンディングリード、該環状のメッキ接続部、及び該メッキ引き出し線の少なくとも一部をブラスト処理し、表面を荒らすことでブリーディングの進行速度を遅らせる。
【００１２】
（ｇ）グランド用のボンディングリードの表面を金メッキし、該グランド用のボンディングリードに接続された他の部分の表面を金メッキよりも酸化しやすいメッキをする。
上記構成において、基板は有機基板であるのが好ましい。
また、上記特徴は互いに組み合わせて構成されることができる。例えば、（ａ）と（ｆ）、（ａ）と（ｇ）、（ｂ）と（ｆ）、（ｂ）と（ｇ）、（ｃ）と（ｆ）、（ｃ）と（ｇ）との組み合わせ等が可能である。
【００１３】
【発明の実施の形態】
図１は本発明の第１実施例による半導体装置を示す平面図である。図２は図１の半導体装置を含む半導体パッケージを示す略平面図、図３は図２の半導体パッケージの部分拡大図、図４は図２の半導体パッケージの断面図である。図１は図３と同様な図で、図３の詳細な図である。
【００１４】
図１から図４において、半導体パッケージ１０は、基板１２と、基板１２にダイス付け材１４により取付けられた半導体素子１６とを有する。ダイス付け材１４は例えば接着剤中に銀粉を混合してなる銀ペーストである。図１は半導体素子１６が取付けられていない状態を示し、半導体素子１６を取り付けるべき基板１２のダイステージ１６ａが示されている。
【００１５】
基板１２は、図４に示されるように複数の有機基板１２ａ、１２ｂを積層した構成のものであり、導体層１８ａ、１８ｂ、１８ｃ、１８ｄが有機基板１２ａ、１２ｂに設けられている。有機基板１２ａ、１２ｂの層数や導体層１８ａ、１８ｂ、１８ｃの層数は説明のために簡略化して示されており、本発明は図示のものに限定されるものではない。導体層１８ａ、１８ｂ、１８ｃは所定のパターンに従って形成され、最下部の導体層１８ｄはグランドに接続されるものとしてベタに形成されている。はんだボール２０が最上部の導体層１８ｃに取付けられ、ソルダーレジスト２２が隣接するはんだボール２０の間の電気的な分離を確実にするために塗布されている。
【００１６】
信号用のボンディングリード２４及びグランド用のボンディングリード２４ａが半導体素子１６の外側で基板１２に設けられる。信号用のボンディングリード２４は導体層１８ａに接続され、グランド用のボンディングリード２４ａは後で説明する環状のメッキ接続部に接続される。ワイヤ２６が半導体素子１６の電極パッドとボンディングリード２４、２４ａとの間に延びている。図４に示されるように、封止樹脂２８が半導体素子１６、ワイヤ２６及びボンディングリード２４、２４ａを覆って形成されている。図３及び図１は図２の封止樹脂２８で覆われた部分を示している。
【００１７】
さらに、サーマルビア３０が半導体素子１６の下方の基板１２の部分に設けられている。サーマルビア３０は基板１２の穴壁に付着した導体を含み、最下部の導体層１８ｄに接続されている。サーマルビア３０は半導体素子１６の発生する熱を逃がすためのものである。
図１に示されるように、環状のメッキ接続部３２が、半導体素子１６とボンディングリード２４、２４ａとの間で基板１２に環状に設けられる。環状のメッキ接続部３２はグランド用のボンディングリード２４ａに接続されている。メッキ引き出し線３４が幾つかのサーマルビア３０ａと環状のメッキ接続部３２とを接続している。グランド用のボンディングリード２４ａは、環状の接続部３２及びメッキ引き出し線３４によりサーマルビア３０ａに接続される。従って、グランド用のボンディングリード２４ａは、導体層１８ｄ及びサーマルビア３０ａから電流を流すことによってメッキによって形成されることができる。信号用のボンディングリード２４は内部の導体層１８ａを介して電流を流すことができる。ボンディングリード２４、２４ａはこうして銅箔の上に無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。
【００１８】
しかし、図１９を参照して説明したように、半導体素子１６をダイス付け材により基板１２に取付ける際、ダイス付け材１４の一部１４ａが半導体素子１６からはみ出し、ダイス付け材１４の一部が流れてブリーディングを生じる問題がある。そして、ダイス付け材１４のうちの流動しやすい油脂成分等が、メッキ引き出し線３４及び／又は環状のメッキ接続部３２を通ってグランド用のボンディングリード２４、２４ａに達すると、油脂成分等がグランド用のボンディングリード２４ａの表面を覆ってしまい、半導体素子１６とグランド用のボンディングリード２４ａとの間でワイヤボンディングを行う際にワイヤ２６の剥離や強度劣化等の不具合が発生してしまう。
【００１９】
そこで、図１に示す半導体パッケージ１０では、メッキ引き出し線３４が半導体素子１６のコーナー部に位置するサーマルビア３０ａにのみ接続されている。これによって、サーマルビア３０ａからグランド用のボンディングリード２４ａまでのメッキ部分の長さが長くなり、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止することができる。これに対して、図１９においては、メッキ引き出し線３４が矩形状のメッキ接続部３２の辺上にあり、サーマルビア３０ａとグランド用のボンディングリード２４ａとの距離がかなり近かった。
【００２０】
ダイス付け材１４のブリーディングはメッキ面のように液体がしみ込みにくい表面上で進行しやすい。有機基板１２の表面では液体がしみ込みやすいので、ダイス付け材１４のブリーディングは有機基板１２の表面ではほとんど進行しない。そのために、メッキ引き出し線３４及び環状のメッキ接続部３２に接続されていない信号用のボンディングリード２４においては、ダイス付け材１４のブリーディングは生じない。
【００２１】
図５は本発明の第２実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄを１．５ｍｍ以上離すようにした。
図５のように、メッキ引き出し線３４が矩形状のメッキ接続部３２の各辺へ向かって垂直に延び、従ってグランド用のボンディングリード２４ａへ向かって最短距離で延びる場合、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄと、ブリード距離との関係は重要である。
【００２２】
図２０はメッキ引き出し線３４の線幅とダイス付け材１４のブリーディング（ブリード）の長さとの関係を実験により調べた結果を示す図である。実験においては、ダイス付け材１４として比較的にブリーディングの発生しやすいＡｇペースト（エイブルステック社の８４─１ＬＭＩ）を使用した。メッキ引き出し線３４のメッキ線幅が大きいほど、ブリーディング（ブリード）の長さは長くなる。メッキ線幅が標準的な１５０μｍとすれば、１５０℃／１Ｈで加熱硬化した場合、ブリーディングの長さは１．３ｍｍであった。つまり、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄが１．３ｍｍ以上であれば、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達することはない。マージンを見て、グランド用のボンディングリード２４ａと半導体素子１６からはみ出したダイス付け材１４ａとの間の距離Ｄを１．５ｍｍ以上とすれば、ブリーディングによる不具合の発生はないと言える。なお、半導体素子１６からはみ出したダイス付け材１４ａの位置は、最大値として統計的にほぼ一定している。
【００２３】
図６は本発明の第３実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、メッキ引き出し線３４の幅Ｌを５０μｍ以下にするものである。これも同様に図２０の実験結果によるものである。メッキ線幅が５０μｍのときのブリーディング長さは０．３ｍｍであった。そこで、メッキ線幅を５０μｍ以下にすれば、上記した距離Ｄが０．５ｍｍであっても、問題ないと言える。距離Ｄが０．５ｍｍはかなり密度をつめた場合の値である。
【００２４】
図７は図６の変形例を示す図である。この実施例では、メッキ引き出し線３４の一部の幅Ｌを５０μｍ以下にするものである。この場合にも、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止することができる。
図８は本発明の第４実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、環状のメッキ接続部３２のコーナー部又は環状のメッキ接続部３２の外側の空きスペースに追加のサーマルビア３０ｂが設けられ、追加のサーマルビア３０ｂがメッキ引き出し線３４により環状のメッキ接続部３２に接続される。追加のサーマルビア３０ｂが導体層１８ｄ（図４）に接続されることは言うまでもない。こうすれば、メッキ引き出し線３４はダイス付け材１４のはみ出し部分から遠く離れた位置にあるので、ダイス付け材１４のブリーディングが生じても、グランド用のボンディングリード２４ａはダイス付け材１４のブリーディングと接触しない。なお、追加のサーマルビア３０ｂはその他のサーマルビア３０とは規則性の外れた位置にある。
【００２５】
図９は本発明の第５実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、半導体素子１６のまわりの基板１２にソルダーレジスト３６が環状に塗布されている。ソルダーレジスト３６は実質的に矩形状のメッキ接続部３２の上に塗布される。ソルダーレジスト３６はダイス付け材１４の油脂成分等の流れを阻止し、ブリーディングをが生じにくくする。ソルダーレジスト３６はダム状に上方に突出し、ダイス付け材１４がソルダーレジスト３６の外側へ流れ出すのを防止する。従って、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達することがない。
【００２６】
図１０は本発明の第６実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、半導体素子１６が配置される基板１２の部分（ダイステージの部分）にサーマルビア３０、３０ａの部分を除いてソルダーレジスト３６が塗布されている。ソルダーレジスト３６はダイス付け材１４の油脂成分等の流れを阻止し、ブリーディングをが生じにくくする。
【００２７】
図１１は本発明の第７実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、グランド用のボンディングリード２４ａ、環状のメッキ接続部３２、及びメッキ引き出し線３４の少なくとも一部をブラスト処理（砥粒研磨）し、表面を荒らすことでブリーディングの進行速度を遅らせるようにした。一般的な対象表面の表面粗度が細かいほどブリーディング距離が長くなる傾向がある。この実施例では、Ａｕメッキ全面をブラスト処理（砥粒研磨）し、表面を荒くした。
【００２８】
図２１は、メッキ部品を高温状態で放置し、酸化しやすい条件の下でブリード長さを調べた実験結果を示す図である。図２１は、高温（１５０℃）での放置時間が長くなれば、メッキ部品の表面は酸化が進み、酸化が進むにつれてブリード長さが短くなることを示している。つまり、メッキ部品の表面が酸化しやすいほど、ブリード長さが短くなる。
【００２９】
図２２はメッキ部品の表面処理とブリード長さとの関係を調べた実験結果を示す図である。メッキ品の表面が、金メッキ、ニッケルメッキ、銅メッキの順にブリード長さが短くなる。ブラスト処理を行ったり、黒化処理を行ったりすれば、ブリード長さがさらに短くなる。
グランド用のボンディングリード２４ａ、環状のメッキ接続部３２、及びメッキ引き出し線３４は、無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。従って、これらのメッキ部品の表面は金の層である。図２２を参照すると、これらのメッキ部品の表面が金の層のままであるよりも金の層にブラスト処理を行う方がブリード距離を短くすることができることが分かる。
【００３０】
図１２は本発明の第７実施例を示す図である。この実施例では、ダイス付け材１４のブリーディングがグランド用のボンディングリード２４ａへ達するのを防止するために、グランド用のボンディングリード２４ａの表面を金メッキし、グランド用のボンディングリード２４ａに接続された他の部分（環状のメッキ接続部３２、及びメッキ引き出し線３４）の表面を金メッキよりも酸化しやすいメッキをする。
【００３１】
図１２においては、グランド用のボンディングリード２４ａの表面を金メッキし、環状のメッキ接続部３２及びメッキ引き出し線３４の表面はニッケルメッキとされている。
図１３は図１２の変形例を示している。この例では、グランド用のボンディングリード２４ａの表面を金メッキし、環状のメッキ接続部３２及びメッキ引き出し線３４の表面は銅メッキとされている。
【００３２】
図１２及び図１３に示されるように、グランド用のボンディングリード２４ａの表面を金メッキとすることによりボンディングに必要な性質を備え、環状のメッキ接続部３２及びメッキ引き出し線３４の表面を金メッキよりも酸化しやすいメッキとすることにより、図２１及び図２２から分かるように、ブリード距離を短くすることができる。
【００３３】
図１４は図１３の変形例を示す図である。この例では、グランド用のボンディングリード２４ａの表面を金メッキし、環状のメッキ接続部３２及びメッキ引き出し線３４の表面は銅とされているとともに、銅メッキの部分は黒化処理をされている。黒化処理とは銅アルマイト処理のことであり、銅の表面にポーラスな酸化膜層を形成するため、アンカー効果により密着力を増加することができる。このため、さらに、ブリード距離を短くすることができる。
【００３４】
図１５は図１１の変形例を示す図である。この実施例では、メッキ引き出し部３４のみブラスト処理し、表面を荒らすことでブリーディングの進行速度を遅らせる。
図１６は図１２の変形例を示す図である。この実施例では、グランド用のボンディングリード２４ａ及び環状のメッキ接続部３２の表面を金メッキし、メッキ引き出し部３のみニッケルメッキにした。これによって、メッキ引き出し部３でのブリーディングの進行速度を遅らせる。
【００３５】
図１７は図１３の変形例を示す図である。この実施例では、グランド用のボンディングリード２４ａ及び環状のメッキ接続部３２の表面を金メッキし、メッキ引き出し部３のみ銅メッキにした。これによって、メッキ引き出し部３でのブリーディングの進行速度を遅らせる。
図１８は図１７の変形例を示す図である。この実施例では、グランド用のボンディングリード２４ａ及び環状のメッキ接続部３２の表面を金メッキし、メッキ引き出し部３のみ銅メッキにし、さらに銅メッキの部分に黒化処理を行った。これによって、メッキ引き出し部３でのブリーディングの進行速度を遅らせる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、グランド用のボンディングリードにダイス付け材のブリーディングが達しないようにした半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置を示す平面図である。
【図２】図１の半導体装置を含む半導体パッケージを示す略平面図である。
【図３】図２の半導体パッケージの部分拡大図である。
【図４】図２の半導体パッケージの断面図である。
【図５】本発明の第２実施例による半導体装置を示す平面図である。
【図６】本発明の第３実施例による半導体装置を示す平面図である。
【図７】図６の変形例を示す図である。
【図８】本発明の第４実施例による半導体装置を示す平面図である。
【図９】本発明の第５実施例による半導体装置を示す平面図である。
【図１０】本発明の第６実施例による半導体装置を示す平面図である。
【図１１】本発明の第７実施例による半導体装置を示す平面図である。
【図１２】本発明の第８実施例による半導体装置を示す平面図である。
【図１３】図１２のニッケルに対して銅メッキとした変形例を示す図である。
【図１４】図１３の銅メッキに対して黒化処理を行った変形例を示す図である。
【図１５】図１１のブラスト処理の変形例を示す図である。
【図１６】図１２の変形例を示す図である。
【図１７】図１３の変形例を示す図である。
【図１８】図１７の変形例を示す図である。
【図１９】従来技術を説明する図である。
【図２０】メッキ引き出し線の線幅とダイス付け材のブリーディングの長さとの関係を示す図である。
【図２１】酸化しやすい条件の下でブリード長さを調べた結果を示す図である。
【図２２】メッキ部品の表面処理とブリード長さとの関係を示す図である。
【符号の説明】
１０…半導体パッケージ
１２…基板
１４…ダイス付け材
１６…半導体素子
１８ａ、１８ｂ、１８ｃ、１８ｄ…導体層
２０…はんだボール
２４…信号用のボンディングリード
２４ａ…グランド用のボンディングリード
２６…ワイヤ
２８…封止樹脂
３０、３０ａ…サーマルビア
３２…メッキ接続部
３４…メッキ引き出し線
３６…ソルダーレジスト
Claims (5)
- 基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の占める該基板の矩形の領域に分散して設けられた複数のサーマルビアと、該半導体素子の外側で該基板に配列された複数の信号用及びグランド用のボンディングリードと、該半導体素子と該ボンディングリードとの間の延びる複数のワイヤと、該半導体素子と該ボンディングリードとの間で該基板に環状に設けられ且つグランド用のボンディングリードに接続された略四角形環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部との接続するメッキ引出し線とを備えた半導体装置において、
該メッキ引出し線が該基板の矩形の半導体素子搭載領域のコーナー部に位置するサーマルビアにのみ接続され、半導体素子搭載領域の内側及びコーナー部以外の周囲に位置するサーマルビアには接続されていないことを特徴とする半導体装置。 - 該グランド用のボンディングリードと該半導体素子からはみ出した該ダイス付け材との間の距離を１．５ｍｍ以上離すことを特徴とする請求項１に記載の半導体装置。
- 該メッキ引き出し線の少なくとも一部の幅を５０μｍ以下にすることを特徴とする請求項１に記載の半導体装置。
- 該環状のメッキ接続部のコーナー部又は該環状のメッキ接続部の外側の空きスペースに追加のサーマルビアが設けられ、該追加のサーマルビアがメッキ引き出し線により該環状のメッキ接続部に接続されることを特徴とする請求項１に記載の半導体装置。
- 該基板は有機基板であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15283398A JP4039738B2 (ja) | 1998-06-02 | 1998-06-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15283398A JP4039738B2 (ja) | 1998-06-02 | 1998-06-02 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006300768A Division JP4522399B2 (ja) | 2006-11-06 | 2006-11-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345897A JPH11345897A (ja) | 1999-12-14 |
| JP4039738B2 true JP4039738B2 (ja) | 2008-01-30 |
Family
ID=15549138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15283398A Expired - Fee Related JP4039738B2 (ja) | 1998-06-02 | 1998-06-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039738B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3895570B2 (ja) | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
| USRE44438E1 (en) | 2001-02-27 | 2013-08-13 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
| US20020121707A1 (en) * | 2001-02-27 | 2002-09-05 | Chippac, Inc. | Super-thin high speed flip chip package |
| US8143108B2 (en) | 2004-10-07 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
-
1998
- 1998-06-02 JP JP15283398A patent/JP4039738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345897A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
| US6476331B1 (en) | Printed circuit board for semiconductor package and method for manufacturing the same | |
| US20040099961A1 (en) | Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same | |
| US7728421B2 (en) | Semiconductor device | |
| US20060055023A1 (en) | Chip carrier and chip package structure thereof | |
| TWI533424B (zh) | 封裝載板 | |
| JP4039738B2 (ja) | 半導体装置 | |
| US6538305B2 (en) | BGA type semiconductor device having a solder-flow damping/stopping pattern | |
| JPH10242332A (ja) | 半導体装置 | |
| JP2005277355A (ja) | 回路装置 | |
| JP4522399B2 (ja) | 半導体装置 | |
| JP7326192B2 (ja) | 配線基板及び半導体装置 | |
| JP6577899B2 (ja) | 半導体装置の製造方法 | |
| JP4813786B2 (ja) | 集積回路および集積回路アセンブリ | |
| JP2007012716A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| KR100218634B1 (ko) | 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지 | |
| KR100337455B1 (ko) | 반도체패키지 | |
| WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| JP3340610B2 (ja) | 電子部品用パッケージ本体及びその製造方法 | |
| US6777803B2 (en) | Solder mask on bonding ring | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| KR100327760B1 (ko) | 반도체패키지용 회로기판시트의 제조 방법 | |
| KR100478208B1 (ko) | 반도체패키지 | |
| JP2560630B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |