KR20030022086A - 상보형 금속 산화막 반도체 장치 - Google Patents
상보형 금속 산화막 반도체 장치 Download PDFInfo
- Publication number
- KR20030022086A KR20030022086A KR1020020054019A KR20020054019A KR20030022086A KR 20030022086 A KR20030022086 A KR 20030022086A KR 1020020054019 A KR1020020054019 A KR 1020020054019A KR 20020054019 A KR20020054019 A KR 20020054019A KR 20030022086 A KR20030022086 A KR 20030022086A
- Authority
- KR
- South Korea
- Prior art keywords
- type
- mos transistor
- semiconductor device
- gate electrode
- polycrystalline silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 173
- 230000000295 complement effect Effects 0.000 title claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 239000010408 film Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims description 105
- 238000009792 diffusion process Methods 0.000 claims description 65
- 238000002955 isolation Methods 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 22
- 229910052796 boron Inorganic materials 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 19
- 229910052785 arsenic Inorganic materials 0.000 claims description 18
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 17
- 238000002844 melting Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 7
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 6
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 229910000859 α-Fe Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 62
- 230000000694 effects Effects 0.000 description 23
- 230000008569 process Effects 0.000 description 11
- 239000002356 single layer Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 101150102561 GPA1 gene Proteins 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000005404 monopole Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (36)
- 반도체 기판 상에 형성된 절연막과 그 절연막 위에 형성된 반도체 박막층으로 구성된 SOI 기판의 상기 반도체 박막층 위에 형성된 n형 MOS 트랜지스터, p형 MOS 트랜지스터 및 저항체로 구성된 SOI 상보형 MOS 반도체 장치에 있어서,상기 n형 MOS 트랜지스터의 게이트 전극의 극성은 p형이고, 상기 p형 MOS 트랜지스터의 게이트 전극의 극성은 p형이며, 상기 저항체는 상기 n형 NOS 트랜지스터의 p형 게이트 전극 및 상기 p형 MOS 트랜지스터의 p형 게이트 전극과는 다른 재료로 구성된 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터의 p형 게이트 전극 및 상기 p형 MOS 트랜지스터의 p형 게이트 전극은 제1 다결정 실리콘으로 이루어진 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터의 p형 게이트 전극 및 상기 p형 MOS 트랜지스터의 p형 게이트 전극은 제1 다결정 실리콘과 제1 고융점 금속 실리사이드의 적층 구조인 적층 폴리사이드 구조로 이루어진 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 저항체는 상기 n형 MOS 트랜지스터의 p형 게이트 전극및 상기 p형 MOS 트랜지스터의 p형 게이트 전극의 재료와는 다른 제2 다결정 실리콘으로 이루어진 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제4항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 저항체는 적어도 비교적 저 농도인 제1 n형 저항체를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제5항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 저항체는 적어도 비교적 고농도인 제2 n형 저항체를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제4항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 저항체는 적어도 비교적 저 농도인 제1 p형 저항체를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제4항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 저항체는 적어도 비교적 고농도인 제2 p형 저항체를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제1 다결정 실리콘으로 이루어진 상기 p형 게이트 전극의 막 두께는 2000Å∼6000Å인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제1 다결정 실리콘과 상기 제1 고융점 금속 실리사이드의 적층 구조인 적층 폴리사이드 구조로 이루어진 상기 p형 게이트 전극에서, 상기 제1 다결정 실리콘의 두께가 500Å∼2500Å이고, 상기 제1 고융점 금속 실리사이드의 두께는 500Å∼2500Å인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 저항체의 두께는 각각 500Å∼2500Å인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 비교적 저 농도인 제1 n형 저항체는 불순물 농도가 1 ×1014∼9 ×1018atoms/㎤인 인 또는 비소를 포함하고, 시트 저항치는 수 ㏀/□∼ 수 십 ㏀/□ 정도인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 비교적 고농도인 제2 n형 저항체는 불순물 농도가 1 ×1019∼5 ×1021atoms/㎤인 인 또는 비소를 포함하고, 시트 저항치는 100 Ω/□∼ 수 백 Ω/□ 정도이고, 온도 계수는 수 백ppm/℃∼수 천 ppm/℃ 정도인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 비교적 저 농도인 제1 p형 저항체는 불순물 농도가 1 ×1014∼9 ×1018atoms/㎤인 붕소 또는 BF2를 포함하고, 시트 저항치는 수 ㏀/□∼ 수 십 ㏀/□ 정도인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제2 다결정 실리콘으로 이루어진 상기 비교적 고농도인 제2 p형 저항체는 불순물 농도가 1 ×1019∼5 ×1021atoms/㎤인 붕소 또는 BF2를 포함하고, 시트 저항치는 수 백 Ω/□∼ 1 ㏀/□ 정도이고, 온도 계수는 수 백 ppm/℃∼수 천 ppm/℃ 정도인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 저항체는 Ni-Cr 합금 또는 크롬 실리사이드 또는 몰리브덴 실리사이드 또는 β-페라이트 실리사이드의 박막 금속 저항체로 구성되며, 두께는 100Å∼300Å인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터의 p형 게이트 전극 및 상기 p형 MOS 트랜지스터의 p형 게이트 전극을 구성하는 상기 제1 다결정 실리콘은 불순물농도가 1 ×1018atoms/㎤ 이상인 붕소 또는 BF2를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 제1 고융점 금속 실리사이드는 텅스텐 실리사이드 또는 몰리브덴 실리사이드 또는 티타늄 실리사이드 또는 플라티나 실리사이드인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터 및 상기 p형 MOS 트랜지스터는 적어도 소스와 드레인이 상기 p형 게이트 전극과 평면적으로 중첩된 높은 불순물 농도의 확산층으로 이루어진 단일 드레인 구조인 제1 구조의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터 및 상기 p형 MOS 트랜지스터는 적어도 소스와 드레인이 상기 p형 게이트 전극과 평면적으로 중첩된 낮은 불순물 농도의 확산층과, 드레인 측만 상기 p형 게이트 전극과 중첩되지 않거나 소스와 드레인 모두가 상기 p형 게이트 전극과 중첩되지 않는 높은 불순물 농도의 확산층으로 이루어진 제2 구조의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터 및 상기 p형 MOS 트랜지스터는 적어도 소스와 드레인이 상기 p형 게이트 전극과 평면적으로 중첩된 낮은 불순물 농도의 확산층과, 드레인 측만 상기 p형 게이트 전극과 중첩되지 않거나 소스와 드레인 모두가 상기 p형 게이트 전극과 중첩되지 않는 높은 불순물 농도의 확산층으로 이루어지며, 상기 높은 불순물 농도의 확산층과 상기 p형 게이트 전극 사이의 절연막이 게이트 절연막보다 두꺼운 제3 구조의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터 및 상기 p형 MOS 트랜지스터는 적어도 소스와 드레인이 상기 p형 게이트 전극과 평면적으로 중첩된 높은 불순물 농도의 확산층과, 드레인 측만 또는 소스와 드레인 모두가 상기 높은 불순물 농도의 확산층보다 더 채널 측으로 확산하여 상기 p형 게이트 전극과 평면적으로 중첩된 낮은 불순물 농도의 확산층으로 이루어진 제4 구조의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제19항에 있어서, 상기 제2 구조의 MOS 트랜지스터, 상기 제3 구조의 MOS 트랜지스터 및 상기 제4 구조의 MOS 트랜지스터 각각에서 상기 낮은 불순물 농도 확산층의 불순물 농도는 1 ×1016∼1 ×1018atoms/㎤이고, 상기 제1 구조의 MOS 트랜지스터, 상기 제2 구조의 MOS 트랜지스터, 상기 제3 구조의 MOS 트랜지스터 및 상기 제4 구조의 MOS 트랜지스터 각각에서 상기 높은 불순물 농도 확산층의 불순물농도는 1 ×1019atoms/㎤ 이상인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제19항에 있어서, 상기 n형 MOS 트랜지스터의 상기 제2 구조의 MOS 트랜지스터, 상기 제3 구조의 MOS 트랜지스터 및 상기 제4 구조의 MOS 트랜지스터 각각에서 상기 낮은 불순물 농도 확산층의 불순물은 인이고, 상기 n형 MOS 트랜지스터의 상기 제1 구조의 MOS 트랜지스터, 상기 제2 구조의 MOS 트랜지스터, 상기 제3 구조의 MOS 트랜지스터 및 상기 제4 구조의 MOS 트랜지스터 각각에서 상기 높은 불순물 농도 확산층의 불순물은 비소 또는 인인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제19항에 있어서, 상기 p형 MOS 트랜지스터의 상기 제2 구조의 MOS 트랜지스터, 상기 제3 구조의 MOS 트랜지스터 및 상기 제4 구조의 MOS 트랜지스터 각각에서 상기 낮은 불순물 농도 확산층의 불순물은 붕소 또는 BF2이고, 상기 p형 MOS 트랜지스터의 상기 제1 구조의 MOS 트랜지스터, 상기 제2 구조의 MOS 트랜지스터, 상기 제3 구조의 MOS 트랜지스터 및 상기 제4 구조의 MOS 트랜지스터 각각에서 상기 높은 불순물 농도 확산층의 불순물은 붕소 또는 BF2인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터는 임계 전압이 매립 채널형 및 확장형인 제1 n형 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 n형 MOS 트랜지스터는 임계 전압이 매립 채널형 및 공핍형인 제2 n형 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 p형 MOS 트랜지스터는 임계 전압이 표면 채널형 및 확장형인 제1 p형 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 p형 MOS 트랜지스터는 임계 전압이 매립 채널형 및 공핍형인 제2 p형 MOS 트랜지스터를 포함하는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 반도체 박막층은 두께가 0.1 ㎛∼1 ㎛인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 반도체 기판 상에 형성된 상기 절연막은 두께가 0.1 ㎛∼1 ㎛인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제1항에 있어서, 상기 반도체 기판 상에 형성된 상기 절연막은 유리 또는 사파이어, 또는 실리콘 산화막이나 실리콘 질화막과 같은 세라믹 등의 절연재료로 이루어진 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제32항에 있어서, 상기 반도체 기판 상에 형성된 소자 분리 구조는 LOCOS법에 의해 형성된 절연막으로 구성되는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제32항에 있어서, 상기 반도체 기판 상에 형성된 소자 분리 구조는 상기 매립 절연막에 도달하는 깊이까지 상기 반도체 박막층을 에칭하여 오목부를 형성하는 트렌치 소자 분리 구조인 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제34항에 있어서, 상기 트렌치 소자 분리 구조의 오목부 안이 퇴적된 절연막에 의해 메워지는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
- 제34항에 있어서, 상기 트렌치 소자 분리 구조의 오목부 안이 상기 p형 게이트 전극 및 상기 제2 다결정 실리콘으로 이루어진 저항체의 재료와는 다른 제3 다결정 실리콘으로 메워지는 것을 특징으로 하는 SOI 상보형 MOS 반도체 장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001271926 | 2001-09-07 | ||
JPJP-P-2001-00271926 | 2001-09-07 | ||
JPJP-P-2002-00243211 | 2002-08-23 | ||
JP2002243211A JP2003158198A (ja) | 2001-09-07 | 2002-08-23 | 相補型mos半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030022086A true KR20030022086A (ko) | 2003-03-15 |
KR100883701B1 KR100883701B1 (ko) | 2009-02-12 |
Family
ID=26621830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020054019A KR100883701B1 (ko) | 2001-09-07 | 2002-09-07 | 상보형 금속 산화막 반도체 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6768174B2 (ko) |
JP (1) | JP2003158198A (ko) |
KR (1) | KR100883701B1 (ko) |
CN (1) | CN100550386C (ko) |
TW (1) | TW577147B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100755146B1 (ko) * | 2005-03-30 | 2007-09-04 | 산요덴키가부시키가이샤 | 반도체 장치 |
KR20120104495A (ko) * | 2011-03-13 | 2012-09-21 | 세이코 인스트루 가부시키가이샤 | 저항 회로를 가지는 반도체 장치 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4865152B2 (ja) * | 2001-06-19 | 2012-02-01 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
JP4898024B2 (ja) * | 2001-06-21 | 2012-03-14 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
KR100456700B1 (ko) * | 2002-10-09 | 2004-11-10 | 삼성전자주식회사 | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 |
JP2005183686A (ja) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4065855B2 (ja) | 2004-01-21 | 2008-03-26 | 株式会社日立製作所 | 生体および化学試料検査装置 |
KR100593444B1 (ko) * | 2004-02-12 | 2006-06-28 | 삼성전자주식회사 | 모오스 바렉터를 갖는 반도체소자 및 그것을 제조하는 방법 |
US20050280100A1 (en) * | 2004-06-17 | 2005-12-22 | Michael Artaki | Laterally diffused MOS device |
EP1782463A1 (en) * | 2004-06-30 | 2007-05-09 | Advanced Micro Devices, Inc. | Technique for forming a substrate having crystalline semiconductor regions of different characteristics |
DE102004031708B4 (de) * | 2004-06-30 | 2008-02-07 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften |
US7397087B2 (en) * | 2004-08-06 | 2008-07-08 | International Business Machines Corporation | FEOL/MEOL metal resistor for high end CMOS |
DE102004057764B4 (de) * | 2004-11-30 | 2013-05-16 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement |
JP4987309B2 (ja) * | 2005-02-04 | 2012-07-25 | セイコーインスツル株式会社 | 半導体集積回路装置とその製造方法 |
JP2007165492A (ja) | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
JP5567247B2 (ja) * | 2006-02-07 | 2014-08-06 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
JP5360735B2 (ja) * | 2006-02-20 | 2013-12-04 | セイコーインスツル株式会社 | 半導体装置 |
JP2007305925A (ja) * | 2006-05-15 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
US7855422B2 (en) * | 2006-05-31 | 2010-12-21 | Alpha & Omega Semiconductor, Ltd. | Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process |
KR100779091B1 (ko) * | 2006-07-28 | 2007-11-27 | 한국전자통신연구원 | 변조된 두께의 게이트절연막을 포함하는 광소자 |
KR100825723B1 (ko) * | 2006-07-28 | 2008-04-29 | 한국전자통신연구원 | 에지효과를 갖는 게이트절연막을 포함하는 광소자 |
JP5040387B2 (ja) * | 2007-03-20 | 2012-10-03 | 株式会社デンソー | 半導体装置 |
JP2009044002A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | 半導体装置及びそれを用いた温度検出装置 |
US7932146B2 (en) * | 2008-03-20 | 2011-04-26 | United Microelectronics Corp. | Metal gate transistor and polysilicon resistor and method for fabricating the same |
CN101552229B (zh) * | 2008-03-31 | 2012-04-11 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US20100019351A1 (en) * | 2008-07-28 | 2010-01-28 | Albert Ratnakumar | Varactors with enhanced tuning ranges |
JP5465907B2 (ja) * | 2009-03-27 | 2014-04-09 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP2013051250A (ja) * | 2011-08-30 | 2013-03-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8786021B2 (en) | 2012-09-04 | 2014-07-22 | Macronix International Co., Ltd. | Semiconductor structure having an active device and method for manufacturing and manipulating the same |
JP2015015572A (ja) * | 2013-07-04 | 2015-01-22 | 日本電気株式会社 | 発振回路、発振装置および発振方法 |
US9319613B2 (en) | 2013-12-05 | 2016-04-19 | Omnivision Technologies, Inc. | Image sensor having NMOS source follower with P-type doping in polysilicon gate |
CN105680107B (zh) * | 2016-03-16 | 2018-09-25 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的电池管理芯片电路 |
US11251095B2 (en) | 2016-06-13 | 2022-02-15 | Globalfoundries Singapore Pte. Ltd. | High gain transistor for analog applications |
GB2610886B (en) * | 2019-08-21 | 2023-09-13 | Pragmatic Printing Ltd | Resistor geometry |
KR20220052395A (ko) * | 2020-10-20 | 2022-04-28 | 삼성전자주식회사 | 집적 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4423369A (en) * | 1977-01-06 | 1983-12-27 | Motorola, Inc. | Integrated voltage supply |
US5236857A (en) * | 1991-10-30 | 1993-08-17 | Texas Instruments Incorporated | Resistor structure and process |
US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
-
2002
- 2002-08-23 JP JP2002243211A patent/JP2003158198A/ja active Pending
- 2002-09-04 US US10/234,878 patent/US6768174B2/en not_active Expired - Lifetime
- 2002-09-04 TW TW091120198A patent/TW577147B/zh not_active IP Right Cessation
- 2002-09-06 CN CNB021443823A patent/CN100550386C/zh not_active Expired - Fee Related
- 2002-09-07 KR KR1020020054019A patent/KR100883701B1/ko active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100755146B1 (ko) * | 2005-03-30 | 2007-09-04 | 산요덴키가부시키가이샤 | 반도체 장치 |
US7579651B2 (en) | 2005-03-30 | 2009-08-25 | Sanyo Electric Co., Ltd. | Semiconductor device |
KR20120104495A (ko) * | 2011-03-13 | 2012-09-21 | 세이코 인스트루 가부시키가이샤 | 저항 회로를 가지는 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
TW577147B (en) | 2004-02-21 |
CN100550386C (zh) | 2009-10-14 |
JP2003158198A (ja) | 2003-05-30 |
US6768174B2 (en) | 2004-07-27 |
KR100883701B1 (ko) | 2009-02-12 |
US20030047782A1 (en) | 2003-03-13 |
CN1409400A (zh) | 2003-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100883701B1 (ko) | 상보형 금속 산화막 반도체 장치 | |
US6518105B1 (en) | High performance PD SOI tunneling-biased MOSFET | |
US9548351B2 (en) | Radio frequency isolation for SOI transistors | |
JP4976624B2 (ja) | 相補型mos半導体装置およびその製造方法 | |
US7375001B2 (en) | Semiconductor device and method therefore | |
CN100502017C (zh) | 半导体集成电路器件 | |
JP2002359294A (ja) | 半導体集積回路装置及びその製造方法 | |
KR100333168B1 (ko) | Soi 반도체장치 및 그 제조방법 | |
US9337324B2 (en) | Bipolar transistor, band-gap reference circuit and virtual ground reference circuit | |
US6211555B1 (en) | Semiconductor device with a pair of transistors having dual work function gate electrodes | |
KR20080106341A (ko) | 드레인 확장 반도체 장치 및 대칭 드레인 확장 반도체 장치를 제조하는 방법 | |
JP2002170886A (ja) | 基準電圧用半導体装置とその製造方法 | |
CN108010903B (zh) | 减少电容变化的mos电容结构 | |
US6724047B2 (en) | Body contact silicon-on-insulator transistor and method | |
US6489657B1 (en) | Semiconductor device with improved channel stopper | |
JP4898024B2 (ja) | 半導体装置の製造方法 | |
JP4865152B2 (ja) | 半導体装置の製造方法 | |
US6133609A (en) | High-voltage thin-film transistor with sub-gate elements | |
JP2002237524A (ja) | 相補型mos半導体装置 | |
US20150129960A1 (en) | Semiconductor device | |
JP2000340795A (ja) | 半導体論理素子およびそれを用いた論理回路 | |
US6613625B1 (en) | Method of manufacturing a semiconductor device | |
JP4898013B2 (ja) | 半導体装置 | |
US20010038129A1 (en) | CMOS transistor semiconductor device | |
JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130117 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180119 Year of fee payment: 10 |