JP4987309B2 - 半導体集積回路装置とその製造方法 - Google Patents
半導体集積回路装置とその製造方法 Download PDFInfo
- Publication number
- JP4987309B2 JP4987309B2 JP2006020297A JP2006020297A JP4987309B2 JP 4987309 B2 JP4987309 B2 JP 4987309B2 JP 2006020297 A JP2006020297 A JP 2006020297A JP 2006020297 A JP2006020297 A JP 2006020297A JP 4987309 B2 JP4987309 B2 JP 4987309B2
- Authority
- JP
- Japan
- Prior art keywords
- type mos
- semiconductor
- mos transistor
- thin film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Description
図6は本発明の半導体集積回路装置の別の一実施例を示す模式的断面図である。図1に対し異なる点は、保護素子20を構成するNMOS保護トランジスタ113およびNMOS保護トランジスタ114のゲート電極が内部素子のNMOSトランジスタ111とは異なり、P+多結晶シリコン109と高融点金属シリサイド117からなるポリサイド構造ゲート電極で構成している所である。
そして図23で示すように、フォトレジスト420でパターニングを施し多結晶シリコンおよび高融点金属シリサイドをエッチングしてゲート電極を形成する。
またSOI基板には素子を形成する半導体薄膜を貼り合わせて作製する、貼り合わせSOI基板、半導体基板に酸素イオンを注入し熱処理を施し埋込酸化膜を形成するSIMOX基板があり本発明ではどちらを用いることも可能である。さらに貼り合わせSOI基板を用いた場合、半導体薄膜層と半導体基板の極性を、異なる導電型にすることも可能である。
20 保護素子
30 抵抗素子
101、201、401 P型半導体支持基板
102、202、402 P型半導体薄膜層
103、203、403 埋込絶縁膜
104、204、404 N型半導体薄膜層
105、205、405 N+不純物拡散層
106、206、406 P+不純物拡散層
107、207、407 ゲート絶縁膜
108、208、408 フィールド絶縁膜
109 209、409 N+多結晶シリコン
110 210、410 P+多結晶シリコン
111 211 NMOSトランジスタ
112、212 PMOSトランジスタ
113、213 半導体支持基板に形成されたNMOS保護トランジスタ
114、214 半導体薄膜層に形成されたNMOS保護トランジスタ
115、215 P−抵抗体
116、216、416 P−多結晶シリコン
117、217、417 高融点金属シリサイド
118 P−単結晶シリコン
119 薄膜金属抵抗体
120 クロムシリサイド
301 入力端子
302 出力端子
303 Vdd
304 Vss
420 フォトレジスト
421 第1の多結晶シリコン
422 第2の多結晶シリコン
Claims (20)
- 半導体支持基板上に形成された埋込絶縁膜と、前記埋込絶縁膜上に形成された半導体薄膜層から構成されるSOI(Silicon On Insulator)基板の前記半導体薄膜層上に形成された第1のN型MOSトランジスタと第1のP型MOSトランジスタで構成されるCMOS素子と、前記半導体薄膜層上に形成された出力保護を行う第2のN型MOSトランジスタと、前記SOI基板の前記半導体薄膜層および前記埋込絶縁膜の一部分を除去した前記半導体支持基板上の開口部に形成された入力保護を行う第3のNMOSトランジスタとからなる半導体集積回路装置。
- 半導体支持基板上に形成された埋込絶縁膜と、前記埋込絶縁膜上に形成された半導体薄膜層から構成されるSOI(Silicon On Insulator)基板の前記半導体薄膜層上に形成された第1のN型MOSトランジスタと第1のP型MOSトランジスタで構成されるCMOS素子と、抵抗体と、前記半導体薄膜層上に形成された出力保護を行う第2のN型MOSトランジスタと、前記SOI基板の前記半導体薄膜層および前記埋込絶縁膜の一部分を除去した前記半導体支持基板上の開口部に形成された入力保護を行う第3のNMOSトランジスタとからなる半導体集積回路装置。
- 前記半導体薄膜層上に形成された前記第2のN型MOSトランジスタは、外部に端子が接続される前記第1のN型MOSトランジスタのソースもしくはドレイン、および前記第1のP型MOSトランジスタのソースもしくはドレインに接続され、前記第1のN型MOSトランジスタおよび前記第1のP型MOSトランジスタの出力保護を行い、また前記半導体支持基板上に形成されている前記第3のNMOSトランジスタはゲート入力保護を行うことを特徴とする請求項1あるいは2に記載の半導体集積回路装置。
- 前記半導体薄膜層上に形成された前記第2のN型MOSトランジスタは、端子を介して外部に接続される前記第1のN型MOSトランジスタのソースもしくはドレインに接続され前記第1のN型MOSトランジスタの出力保護を行い、前記半導体支持基板上に形成されている前記第3のNMOSトランジスタは前記第1のN型MOSおよび前記第1のP型MOSトランジスタのゲート入力保護を行うことを特徴とする請求項1あるいは2に記載の半導体集積回路装置。
- 前記半導体薄膜層上に形成された前記第1のN型MOSトランジスタのゲート電極の導電型がN型であり、前記第1のP型MOSトランジスタのゲート電極の導電型がP型であり、前記第2および前記第3のN型MOSトランジスタのゲート電極の導電型がN型であることを特徴とする請求項1乃至4のいずれかに記載の半導体集積回路装置。
- 前記半導体薄膜層上に形成された前記第1のN型MOSトランジスタのゲート電極の導電型がN型であり、前記第1のP型MOSトランジスタのゲート電極の導電型がP型であり、前記第2および前記第3のN型MOSトランジスタのゲート電極の導電型がP型であることを特徴とする請求項1乃至4のいずれかに記載の半導体集積回路装置。
- 前記第1のN型MOSトランジスタのゲート電極および前記第1のP型MOSトランジスタのゲート電極、前記第2および前記第3のN型MOSトランジスタのゲート電極が、第1の多結晶シリコンと高融点金属シリサイドの積層構造であるポリサイド構造からなることを特徴とする請求項1乃至6のいずれか記載の半導体集積回路装置。
- 前記第1のN型MOSトランジスタのゲート電極および前記第1のP型MOSトランジスタのゲート電極、前記第2および前記第3のN型MOSトランジスタのゲート電極が、第1の多結晶シリコンからなることを特徴とする請求項1乃至6のいずれか記載の半導体集積回路装置。
- 前記抵抗体は、前記第1のN型MOSトランジスタ、前記第1のP型MOSトランジスタ、前記第2および前記第3のN型MOSトランジスタのゲート電極を形成する第1の多結晶シリコンとは膜厚が異なる第2の多結晶シリコンで形成されていることを特徴とする請求項2に記載の半導体集積回路装置。
- 前記抵抗体は、前記半導体薄膜層の単結晶シリコンで形成されていることを特徴とする請求項2に記載の半導体集積回路装置。
- 前記抵抗体は、薄膜金属抵抗体で構成されていることを特徴とする請求項2に記載の半導体集積回路装置。
- 前記薄膜金属抵抗体は、Ni−Cr合金、クロムシリサイド、モリブデンシリサイドもしくはβ‐フェライトシリサイドのうちのいずれか一つであることを特徴とする請求項2に記載の半導体集積回路装置。
- 前記SOI基板を構成する前記半導体薄膜層の膜厚が0.05μmから0.2μmであることを特徴とする請求項1乃至12のいずれかに記載の半導体集積回路装置。
- 前記SOI基板を構成する前記埋込絶縁膜の膜厚が0.1μmから0.5μmであることを特徴とする請求項1乃至13のいずれかに記載の半導体集積回路装置。
- 前記SOI基板を構成する前記埋込絶縁膜は、セラミックスからなることを特徴とする請求項1乃至14のいずれかに記載の半導体集積回路装置。
- 前記セラミックスはガラス、サファイヤ、シリコン酸化膜もしくはシリコン窒化膜のうちのいずれか一つであることを特徴とする請求項15に記載の半導体集積回路装置。
- 半導体支持基板上に形成された埋込絶縁膜と、前記埋込絶縁膜上に形成された半導体薄膜層から構成されるSOI基板の前記半導体薄膜層上に形成された第1のN型MOSトランジスタと第1のP型MOSトランジスタで構成されるCMOS素子と、抵抗体と、静電気放電能力を有し前記半導体薄膜層上に形成された出力保護を行う第2のN型MOSトランジスタと前記SOI基板の前記半導体薄膜層と前記埋込絶縁膜の一部分を除去した前記半導体支持基板上の開口部に形成された入力保護を行う第3のN型MOSトランジスタからなる半導体集積回路装置の製造方法であって、
入力保護を行う前記第3のN型MOSトランジスタを前記半導体支持基板上に形成すべく、前記半導体薄膜層上にフォトレジストのパターニングを施す工程と、
前記SOI基板の前記半導体薄膜層と前記埋込絶縁膜の一部分をエッチング除去し前記半導体支持基板の開口部を形成する工程と、
熱酸化による素子分離絶縁膜を前記埋込絶縁膜に達する厚さで形成する工程と、
熱酸化によるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に500Å〜2500Åの厚さを有する第1の多結晶シリコンを堆積する工程と、
前記第1の多結晶シリコン上にフォトレジストでパターニングし不純物濃度が1×1018atoms/cm3以上となるように不純物ドーピングを行い前記第1の多結晶シリコンの導電型を部分選択的にN型にする工程と、
前記第1の多結晶シリコン上にフォトレジストでパターニングし不純物濃度が1×1018atoms/cm3以上となるように不純物ドーピングを行い前記第1の多結晶シリコンの導電型を部分選択的にP型にする工程と、
前記第1の多結晶シリコン上に500Å〜2500Åからなる高融点金属シリサイドを堆積する工程と、
前記第1の多結晶シリコンと前記高融点金属シリサイドをエッチングしゲート電極を形成する工程と、
前記素子分離絶縁膜上に500Å〜2500Åからなる第2の多結晶シリコンを堆積する工程と、
前記第2の多結晶シリコンに不純物をドーピングする工程と、
前記第2の多結晶シリコンをエッチングし抵抗体を形成する工程と、
前記第1、第2、第3のN型MOSトランジスタのソースおよびドレインとなる領域をフォトレジストでパターニングし前記半導体薄膜層および前記半導体支持基板に部分選択的に前記N型不純物をドーピングする工程と、
前記第1のP型MOSトランジスタのソースおよびドレインとなる領域をフォトレジストでパターニングし前記半導体薄膜層に部分選択的に前記P型不純物をドーピングする工程と、
前記SOI基板上に中間絶縁膜を形成する工程と、
前記SOI基板上の前記中間絶縁膜にコンタクト孔を形成する工程と、
前記コンタクト孔に金属配線を形成する工程と、
保護膜を形成する工程とからなる半導体集積回路装置の製造方法。 - 前記半導体薄膜層の除去後、前記埋込絶縁膜の除去に等方性ウェットエッチを用いることを特徴とする、請求項17記載の半導体集積回路装置の製造方法。
- 前記半導体薄膜層の除去後、前記埋込絶縁膜の除去に異方性ドライエッチを用いることを特徴とする、請求項17記載の半導体集積回路装置の製造方法。
- 前記半導体薄膜層の除去後、前記埋込絶縁膜を異方性ドライエッチで途中までエッチングし、残りの前記埋込絶縁膜を等方性ウェットエッチすることで、前記埋込絶縁膜を除去することを特徴とする、請求項17記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020297A JP4987309B2 (ja) | 2005-02-04 | 2006-01-30 | 半導体集積回路装置とその製造方法 |
US11/346,827 US20060176628A1 (en) | 2005-02-04 | 2006-02-03 | Semiconductor integrated circuit device and method of manufacturing the same |
TW095103801A TW200727450A (en) | 2005-02-04 | 2006-02-03 | Semiconductor integrated circuit device and method of manufacturing the same |
KR1020060010750A KR101195720B1 (ko) | 2005-02-04 | 2006-02-03 | 반도체 집적 회로 디바이스 및 그 제조 방법 |
CN2006100673401A CN1819203B (zh) | 2005-02-04 | 2006-02-04 | 半导体集成电路器件及其制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005029319 | 2005-02-04 | ||
JP2005029319 | 2005-02-04 | ||
JP2006020297A JP4987309B2 (ja) | 2005-02-04 | 2006-01-30 | 半導体集積回路装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245552A JP2006245552A (ja) | 2006-09-14 |
JP4987309B2 true JP4987309B2 (ja) | 2012-07-25 |
Family
ID=36779685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006020297A Expired - Fee Related JP4987309B2 (ja) | 2005-02-04 | 2006-01-30 | 半導体集積回路装置とその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060176628A1 (ja) |
JP (1) | JP4987309B2 (ja) |
KR (1) | KR101195720B1 (ja) |
CN (1) | CN1819203B (ja) |
TW (1) | TW200727450A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165492A (ja) * | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
JP4533873B2 (ja) | 2006-08-23 | 2010-09-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4344390B2 (ja) * | 2007-03-27 | 2009-10-14 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP4573849B2 (ja) * | 2007-03-28 | 2010-11-04 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
CN101458337B (zh) * | 2007-12-12 | 2010-12-08 | 中国科学院微电子研究所 | 基于绝缘体上硅的双探头pmos辐射剂量计 |
CN101937091B (zh) * | 2007-12-12 | 2012-07-25 | 中国科学院微电子研究所 | 一种可调整量程的堆叠测量电路 |
WO2010147032A1 (ja) * | 2009-06-18 | 2010-12-23 | シャープ株式会社 | 半導体装置 |
FR2985372A1 (fr) * | 2012-01-04 | 2013-07-05 | St Microelectronics Sa | Circuit electronique incluant un transistor mos et des agencements pour resister aux decharges electrostatiques |
US9786755B2 (en) * | 2015-03-18 | 2017-10-10 | Stmicroelectronics (Crolles 2) Sas | Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit |
US10651170B2 (en) | 2017-07-11 | 2020-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolated wells for resistor devices |
KR102495516B1 (ko) * | 2018-05-08 | 2023-02-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN115566015A (zh) * | 2021-08-20 | 2023-01-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4759836A (en) * | 1987-08-12 | 1988-07-26 | Siliconix Incorporated | Ion implantation of thin film CrSi2 and SiC resistors |
US5489792A (en) * | 1994-04-07 | 1996-02-06 | Regents Of The University Of California | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility |
JPH0837284A (ja) * | 1994-07-21 | 1996-02-06 | Nippondenso Co Ltd | 半導体集積回路装置 |
JPH0982814A (ja) * | 1995-07-10 | 1997-03-28 | Denso Corp | 半導体集積回路装置及びその製造方法 |
JPH11345886A (ja) * | 1998-06-02 | 1999-12-14 | Seiko Instruments Inc | 半導体装置の静電破壊防止回路 |
US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
JP4124553B2 (ja) * | 2000-08-04 | 2008-07-23 | セイコーインスツル株式会社 | 半導体装置 |
JP2002124641A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Instruments Inc | 半導体装置 |
JP2002313924A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Instruments Inc | 半導体装置 |
JP2003158198A (ja) * | 2001-09-07 | 2003-05-30 | Seiko Instruments Inc | 相補型mos半導体装置 |
JP2004055676A (ja) * | 2002-07-17 | 2004-02-19 | Seiko Instruments Inc | 半導体装置 |
JP4294935B2 (ja) * | 2002-10-17 | 2009-07-15 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3848263B2 (ja) * | 2003-01-15 | 2006-11-22 | 沖電気工業株式会社 | 半導体装置 |
JP2006032543A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | 半導体集積回路装置 |
-
2006
- 2006-01-30 JP JP2006020297A patent/JP4987309B2/ja not_active Expired - Fee Related
- 2006-02-03 US US11/346,827 patent/US20060176628A1/en not_active Abandoned
- 2006-02-03 KR KR1020060010750A patent/KR101195720B1/ko active IP Right Grant
- 2006-02-03 TW TW095103801A patent/TW200727450A/zh unknown
- 2006-02-04 CN CN2006100673401A patent/CN1819203B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006245552A (ja) | 2006-09-14 |
TW200727450A (en) | 2007-07-16 |
CN1819203B (zh) | 2010-08-04 |
KR101195720B1 (ko) | 2012-10-29 |
US20060176628A1 (en) | 2006-08-10 |
CN1819203A (zh) | 2006-08-16 |
KR20060089673A (ko) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987309B2 (ja) | 半導体集積回路装置とその製造方法 | |
CN100502017C (zh) | 半导体集成电路器件 | |
JP2007165492A (ja) | 半導体集積回路装置 | |
KR100325553B1 (ko) | 반도체 집적회로의 정전기 보호장치, 그의 제조방법 및 그를사용한 정전기 보호회로 | |
JP3589102B2 (ja) | Soi構造のmos電界効果トランジスタ及びその製造方法 | |
US20030227053A1 (en) | ESD protection circuit | |
JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電(esd)保護用低電圧シリコン制御整流器(scr) | |
JP2001168340A (ja) | Soi構造のmis電界効果トランジスタ及びその製造方法 | |
JP2001007332A (ja) | Soi構造のmos電界効果トランジスタ及びその製造方法 | |
JP2007165853A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2007049158A (ja) | 静電放電保護素子及びその製造方法 | |
JP2002324847A (ja) | 半導体装置およびその製造方法 | |
JP2801665B2 (ja) | 入力保護回路装置 | |
JPH04234162A (ja) | 高信頼性半導体装置 | |
JPH06342915A (ja) | 保護素子を備えたmos形パワー半導体装置およびその製造方法 | |
JP3123489B2 (ja) | 半導体集積回路における静電保護回路及びその製造方法 | |
JP2757793B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH1012746A (ja) | 半導体装置 | |
JPH09129856A (ja) | 半導体装置及びその製造方法 | |
JP4291429B2 (ja) | 半導体装置の製造方法 | |
JP2008181945A (ja) | 静電保護素子及び半導体装置 | |
JP2010182821A (ja) | 半導体装置 | |
JP2008211155A (ja) | 半導体集積回路及び製造方法 | |
JP2009231327A (ja) | 静電保護回路およびその製造方法、ならびに半導体装置 | |
JP2006049711A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4987309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |