KR100825723B1 - 에지효과를 갖는 게이트절연막을 포함하는 광소자 - Google Patents

에지효과를 갖는 게이트절연막을 포함하는 광소자 Download PDF

Info

Publication number
KR100825723B1
KR100825723B1 KR1020060071657A KR20060071657A KR100825723B1 KR 100825723 B1 KR100825723 B1 KR 100825723B1 KR 1020060071657 A KR1020060071657 A KR 1020060071657A KR 20060071657 A KR20060071657 A KR 20060071657A KR 100825723 B1 KR100825723 B1 KR 100825723B1
Authority
KR
South Korea
Prior art keywords
optical
optical device
gate insulating
insulating film
layer
Prior art date
Application number
KR1020060071657A
Other languages
English (en)
Other versions
KR20080010939A (ko
Inventor
김현수
박정우
민봉기
임영안
김경옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060071657A priority Critical patent/KR100825723B1/ko
Priority to PCT/KR2007/002001 priority patent/WO2008013357A1/en
Priority to US12/374,261 priority patent/US7924492B2/en
Publication of KR20080010939A publication Critical patent/KR20080010939A/ko
Application granted granted Critical
Publication of KR100825723B1 publication Critical patent/KR100825723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/50—Phase-only modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

광소자의 동적특성을 저하시키지 않고 위상변화와 전파손실을 증대시킬 수 있는 에지 효과를 용이하게 구현하는 광소자를 제공한다. 그 광소자는 제1의 도전형의 불순물로 도핑되고 상부에 리세스된 홈이 형성된 제1 반도체층 상의 일부를 덮는 게이트절연막 및 게이트절연막의 상부면을 덮고 제1 도전형과 반대되는 제2 도전형으로 도핑된 제2 반도체층을 구비한다
광소자, 위상변화, 전파손실, 에지효과

Description

에지효과를 갖는 게이트절연막을 포함하는 광소자{Optical device including gate insulator with edge effect}
도 1은 종래의 p-i-n 구조의 광소자를 나타낸 단면도이다.
도 2는 종래의 MIS 구조의 광소자를 나타낸 단면도이다.
도 3은 도 2의 광소자의 광모드 분포도를 나타낸 그래프이다.
도 4a는 도 3의 4A-4A선(수직방향)을 따라 절단한 광모드 분포를 게이트산화막의 두께에 따라 나타낸 그래프이고, 도 4b는 도 4a와 동일한 방식으로 4B-4B(수평방향)선을 따라 절단한 광모드 분포도이다.
도 5a는 종래의 게이트 올 어라운드(Gate-All-Around;GAA) MIS 구조의 사시도이고, 도 5b는 도 5a의 단면도이다.
도 6은 본 발명의 제1 실시예에 따른 MIS 구조의 광소자를 나타낸 단면도이다.
도 7a 내지 도 7c는 본 발명의 제1 실시예에 의한 광소자를 제조하는 과정을 나타낸 공정단면도들이다.
도 8은 본 발명의 제2 실시예에 따른 MIS 구조의 광소자를 나타낸 단면도이다.
도 9a 내지 도 9c는 본 발명의 제2 실시예에 의한 광소자를 제조하는 과정 을 나타낸 공정단면도들이다.
도 10은 본 발명의 광소자가 적용된 마흐-젠더 구조의 광변조기를 개략적으로 설명하기 위한 도면이다.
도 11은 본 발명의 광소자가 적용된 마이켈슨 구조의 광변조기를 개략적으로 설명하기 위한 도면이다.
도 12는 본 발명의 광소자가 적용된 광 공진기 구조의 광변조기를 개략적으로 설명하기 위한 도면이다.
도 13은 본 발명의 광소자가 적용된 광 스위치를 개략적으로 설명하기 위한 도면이다.
도 14는 본 발명의 광소자가 적용된 광 감쇄기를 개략적으로 설명하기 위한 도면이다.
도 15는 본 발명의 광소자가 적용된 출력이 평탄화된 다채널 구조의 광변조기를 개략적으로 설명하기 위한 도면이다.
*도면의 주요부분에 대한 부호의 설명*
100; 광 위상천이기 또는 광 감쇄기
102; 기판 104; 매립된 절연막
106; 슬랩층 112; 전하층
114; 광영역 118; 전류차단층
120; 실리콘층 122; 불순물영역
150, 160; 게이트절연막
206. 306, 406; 광 수동도파로
204, 304, 404; 무반사막
208, 308; 분파기 210, 310; 합파기
450; 링 공진기 550; 방향성 결합기
본 발명은 광통신에 사용되는 광소자에 관한 것으로, 특히 에지효과를 갖는 게이트절연막을 포함하는 광소자, 예컨대 광 위상천이기 및 광 감쇄기에 관한 것이다.
인터넷 등을 통한 광통신이 활발해 짐에 따라, 고속 및 대용량의 데이터 통신이 요구되고 있다. 이에 따라, 광을 기반으로 하는 소자가 상기 데이터 통신에 활용되고 있다. 최근 들어, 대용량 컴퓨터 및 근거리 통신에서도 데이터의 전송속도를 높이기 위해 광통신 기술을 활용하려는 시도들이 증가하고 있다
광통신은 하나의 광선로에 다중화된 광신호를 동시에 전송할 수 있으므로, 고속 및 대용량의 통신으로 주목 받아 왔다. 광통신의 파장분할다중화(wavelength division multiplexing; WDM)에 소요되는 핵심소자는 단일파장의 광원, 광 변조기(optical modulator), 가변 광 감쇄기(variable optical attenuator; VOA), 광 수광기(optical receiver) 및 광 스위치(optical switch) 등이 있다. 특히, 광 변조기, 가변 광 감소기 및 광 스위치는 광 위상 천이기(optical phase shifter)를 사용하다. 따라서, 광 위상 천이기는 광 소자의 제작에 있어서 매우 중요하다. 특히, 저가의 광소자의 제작을 위해서는 대면적의 공정이 가능하고, 성숙된 기술을 확보하고 있는 실리콘 기반의 광소자가 유리할 것이다.
고속동작이 가능한 광소자는 MEMS(micro-electronic mechanical systems) 기술이나 열적 변화에 의한 굴절률 변화를 이용한 위상 천이기를 이용할 수 있다. 하지만, 상기 광소자는 수 KHz~ 수 MHz 정도의 속도를 가지므로, 1 Gbps급 이상의 속도를 확보하기 어렵다. 따라서, 고속동작이 가능한 방법으로 전기-광학적 방법을 이용하는 것이 바람직하다.
도 1은 종래의 p-i-n 구조의 광소자, 예컨대 광 위상천이기 및 광 감쇄기를 나타낸 단면도이다.
도 1를 참조하면, SOI(semiconductor on insulator) 기판, 즉 Si 기판(10) 위에 매립된 절연막(12; buried oxide) 상의 전면에 무도핑된 Si 슬랩층(20)이 놓여진다. 무도핑된 Si 슬랩층(20)의 일부를 제거하여, 도시된 바와 같이 립(rib) 구조의 광도파로(30)를 형성한다. 립 구조의 광도파로(30) 양측의 슬랩층(20)에는 n+-오믹층(22a) 및 p+-오믹층(22b)이 배치되어, 슬랩층(20)은 p-i-n 구조를 이룬다. 오믹층(22a, 22b)은 배선(24)과 접촉되며, 배선(24)은 각각 접지되거나 신호전압(Vsignal)과 연결되어 있다. 이때, 광도파로(30)는 보호층(32)에 덮인다.
순방향 전압이 광도파로(30)에 인가되면, 광도파로(30)의 광영역(26)에 전하(28)가 형성되어 광도파로(30)의 굴절률 변화와 흡수계수 변화가 일어나게 된다. 하지만, p-i-n 구조의 광소자의 동적특성은 소수 이동자(carrier)의 확산과 재결합에 의해 결정되므로, 수백 MHz 정도의 속도를 나타내는 것으로 보고되고 있다. 따라서, 종래의 p-i-n 구조의 광소자는 Gbps급의 고속동작에 적용하기 어렵다.
도 2는 종래의 MIS 구조의 광소자, 예컨대 광 위상천이기 및 광 감쇄기를 나타낸 단면도이다. 종래의 MIS 구조의 광소자는 A. Liu 등에 의한 미국등록특허 6,801,676에 상세하게 기재되어 있다.
도 2를 참조하면, SOI 기판, 즉 Si 기판(10) 위에 매립된 절연막(12; buried oxide) 상의 전면에 n형의 Si 슬랩층(50)이 놓여진다. Si 슬랩층(50) 상의 일부 영역에는 폭(W)의 평판형태의 SiO2 게이트절연막(60)이 배치되고, 게이트절연막(60) 양측의 슬랩층(50)에는 전류차단층(64)이 배치된다. 게이트절연막(60)과 전류차단층(64)은 p형의 Si 상부층 또는 폴리실리콘층(62)에 의해 덮인다. 전류차단층(64)은 수평방향으로 전류를 차단하고 광을 구속을 위하여 Si(굴절률=3.48)보다 굴절률이 낮은 SiO2(굴절률=1.46)을 증착한 것이다. 폴리실리콘층(62)의 상부에는 한 쌍의 불순물 영역(66)이 배치되고 불순물 영역(66) 상에는 신호전압(Vsignal)을 인가하기 위한 제2 배선(68)이 형성되어 있다. 슬랩층(50)의 양측 상부의 n+-오믹층(52a, 52b)은 제1 배선(54)과 접촉되며, 제1 배선(24)은 각각 접지되어 있다
불순물 영역(66)은 p+형 오믹층이며, p+형 오믹층에 양(+)의 전압 그리고 n+형 오믹층에 접지 또는 음의(-) 전위를 인가하면, 게이트절연막(60)의 상, 하면에 약 10 nm 정도의 전하층(58)이 생긴다. 이때, 게이트절연막(60)의 폭은 W로 표현되며, 전하층(58)은 주로 광영역(56)에 포함된다. 전하층(58)은 각각 서로 다른 형태의 전하, 예컨대 홀(58a)와 전자(58b)의 형태로 게이트절연막(60)에 대향하면서 축적된다.
도 3은 도 2의 광소자의 광모드 분포도를 나타낸 도면이다. 상기 광소자는 매립된 절연막(12; buried oxide) 층은 약 3 μm, n형 Si 슬랩층(50)은 약 1.43 μm, 평판 형태의 SiO2 게이트절연막(60)은 약 12 nm, 폴리실리콘층(62)와 전류차단층(64)은 약 1 μm의 두께로 형성하였다. 게이트 절연막(60), 다시 말하면 립 수동도파로의 폭(W)은 약 2.5 μm 이다. 또한, Si의 굴절률은 3.48이고, SiO2의 굴절률은 1.46이다. 광모드 분포도는 게이트절연막(60)을 중심으로 수평방향과 수직방향으로 구분되어 표현된다.
도시된 바와 같이, 광모드는 수평방향으로는 게이트절연막(60)의 중심부에서 그 세기가 가장 크다. 구체적으로, 게이트절연막(60)의 양측에서 중심부로 갈수록 광모드의 세기가 증가한다. 예를 들어, 게이트절연막(60)의 중심부의 하면에는 거의 1에 가까운 세기를 나타낸다. 이에 반해, 게이트절연막(60)의 양측은 대략 0.4~0.7 정도의 세기를 갖는다. 또한, 수직방향의 광모드 역시 게이트절연막(60)의 중심부에 접하는 Si 슬랩층(50)의 광모드의 세기가 가장 크다.
도 4a는 도 3의 4A-4A선(수직방향)을 따라 절단한 광모드 분포를 게이트절연막의 두께에 따라 나타낸 그래프이고, 도 4b는 도 4a와 동일한 방식으로 4B- 4B(수평방향)선을 따라 절단한 광모드 분포도이다. 여기서, O-O선은 게이트절연막의 중심부를 나타내는 가상선이다. 이때, 광모드는 거리에 따라 노멀라이즈(normalize)된 광 프로파일(profile)로 표현되었으며, 상기 프로파일이 클수록 광의 세기를 나타내는 전하층의 광모둠계수(optical confinement factor)가 증가한다.
도 4a 및 도 4b를 참조하면, 게이트절연막(60)의 두께가 감소할수록, 전하층 (58)의 광모둠계수가 증가한다. 광모둠계수가 증가하면, 광의 위상변화와 전파손실을 크게 하여, 상기 광소자의 성능을 향상시킨다. 따라서, 게이트절연막(60)의 두께를 얇게 하여 효율적인 광 위상변화와 광 전파손실 변화를 일으킬 수 있다. 하지만, 게이트절연막(60)의 두께를 감소할수록 정전용량이 증가에 따른 차단주파수가 감소하여 광소자의 동적특성이 저하되는 문제가 발생한다.
도 5a는 종래의 게이트 올 어라운드(Gate-All-Around;GAA) MIS 구조의 사시도이고, 도 5b는 도 5a의 단면도이다. 상기 MIS 구조는 P. Dainesi 등에 의해, Conference on Laser & Electro-Optics(CLEO), 2005년, pp. 110~112에 공개되었다.
도 5a 및 도 5b를 참조하면, GAA는 채널층(84), 예컨대 단결정 실리콘을 게이트전극(80), 예컨대 폴리실리콘이 게이트절연막(82), 예컨대 실리콘산화막이 둘러싸는 구조를 갖는다. 이때, 채널층(84)은 도시된 바와 같이 게이트절연막(82)의 모서리에 에지 영역(E)을 갖도록 하는 형태이다. 게이트절연막(82)의 에지 영역(edge region; E)에는 잘 알려진 바와 같이 인가된 전압에 의해 과량의 전하가 모이는 에지 효과가 일어난다. 에지 효과는 과량의 전하에 의해 광 위상변조 또는 광 감쇄효과(전파손실)를 증가시킨다. 한편, Fin-FET(field effect transistor) MIS 구조 또한 GAA 구조와 유사한 효과를 나타낸다. 하지만, GAA 또는 Fin-FET (field effect transistor) 구조는 광소자에 구현하기가 어렵다는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 광소자의 동적특성을 저하시키지 않고 위상변화와 전파손실을 증대시킬 수 있는 에지 효과를 용이하게 구현하는 광소자를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 광소자는 반도체 기판과 상기 반도체 기판 상에 배치된 절연체를 포함한다. 상기 절연체 상에 배치된 제1의 도전형의 불순물로 도핑되고, 상부에 형성된 리세스된 홈에 의하여 적어도 둘 이상의 모서리를 갖는 제1 반도체층을 포함한다. 적어도 둘 이상의 에지 영역을 갖는, 상기 홈과 제1 반도체층 상의 일부를 덮는 게이트절연막 및 상기 게이트절연막의 상부면을 덮고, 상기 제1 도전형과 반대되는 제2 도전형으로 도핑된 제2 반도체층을 구비한다.
상기 광소자는 상기 게이트 절연막의 중심부위의 광모둠계수의 증가에 따른 굴절율(△n)의 변화에 의한 위상변화를 이용할 수 있다. 상기 광소자는 상기 게이트 절연막의 중심부위의 광모둠계수의 증가에 따른 흡수율(△α)의 변화에 의한 광감쇄 효과를 이용할 수 있다.
본 발명의 광소자는 마흐-젠더 간섭계 형 광변조기, 마이켈슨 형 광변조기, 링 공진기형 광변조기, 광 스위치, 가변 광 필터 및 다채널 광세기 등화기에 적용될 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예는 실리콘 반도체를 기반으로 하는 금속-절연체-반도체 (metal-insulator-semiconductor; MIS) 구조를 적용하여, 가변 광 위상천이기 및 가변 광 감쇄기를 사례로써 제공할 것이다. 특히 본 발명의 게이트절연막은 에지 효과에 의해 과량의 전하를 모을 수 있도록 한 것이다. 동일한 정전용량을 가지는 평판 형태의 게이트 절연막 구조와 비교하여, 본 발명의 게이트 절연막 부근의 전하 층(charged layer)의 광모둠계수를 높이고, 전하층을 광모둠계수가 높은 립도파로의 중앙부근에 집중시킨다. 이에 따라, 본 발명의 실시예에 의한 광소자는 동적특성의 저하됨이 없이 굴절률 변화 또는 광 감쇄 효과를 향상시킬 수 있다. 본 발명의 광소자는 고속 광 변조기, 고속 광 스위치 및 고속 가변 광 감쇄기 등에 응용될 수 있다. 특히, 실리콘 기반의 상보성(complementary) 금속-산화막-반도체 공정과 적용하기 용이하다. 따라서, 대면적 웨이퍼의 제작이 가능하므로 저가의 광소자를 제작할 수 있다.
본 발명의 게이트절연막, 예컨대 게이트산화막에 축적되는 전하층의 밀도 는 식 (1)과 같다.
Figure 112006054761070-pat00001
식 (1)
여기서, △Ne, △Nh는 각각 전자 또는 홀의 전하 밀도, e는 전하상수(electronic charge constant), εo 및 εr는 산화막의 진공 상태의 유전율(vacuum permittivity) 및 저주파수 상대 유전율(low-frequency relative permittivity), tox는 게이트절연막의 두께, t는 실효적인 전하층의 두께(effective charge layer thickness), VD는 구동전압(driving voltage) 그리고 VFB는 플랫밴드 전압(flat band voltage)이다. 이때, t는 약 10nm이고, VFB는 1.25 V이다.
그리고, MIS 구조에서 게이트절연막에 의한 정전용량(capacitance)과 동적 특성을 나타내는 차단주파수(cutoff frequency) f cutoff 는 각각 식 (2)와 식 (3)에 나타내었다.
Figure 112006054761070-pat00002
식 (2)
Figure 112006054761070-pat00003
식 (3)
여기서, Cox는 게이트산화막의 정전용량(capacitance of gate oxide), R은 저항(resistance)이다.
그리고, 게이트 산화막의 정전용량에 따른 전하량 Q은 식 (4)와 같다.
Figure 112006054761070-pat00004
식 (4)
식 (1)에서 식(4)의 관계에서, 게이트산화막을 얇게 사용하면 동일한 인가전압에서 축적된 전하밀도가 증가하나, 동적특성을 나타내는 차단주파수는 작아져서 고속동작이 어려워지는 단점이 있다.
한편, 전하층에서의 전하밀도에 따른 실리콘의 굴절률 변화와 실리콘의 흡수계수의 변화는 식 (5)와 식 (6)과 같이 정의될 수 있다.
Figure 112006054761070-pat00005
식(5)
Figure 112006054761070-pat00006
식(6)
여기서, △n은 실리콘 굴절률 변화, no는 진성 실리콘의 굴절률, c는 광속도, λ은 파장, μe, μh는 전자 및 홀의 이동도 그리고 me , mh는 전자 및, 홀의 유효질량이다.
MIS 구조의 광도파로에 인가된 전압에 의해 게이트산화막에 부근에서 축적된 전하밀도의 변화에 따른 위상변화는 식 (7)과 같다. 즉, 위상변화는 MIS 구조의 광도파로의 유효 굴절률의 변화인 실리콘의 굴절률 변화와 전하층의 광모둠계수(optical confinement factor) Γcharge로 결정된다.
Figure 112006054761070-pat00007
식 (7)
여기서, △Φ는 위상변화, △neff는 유효굴절률 변화 및 L는 전압이 인가된 MIS 도파로의 길이이다.
MIS 구조의 광도파로에서 인가된 전압에 의해 게이트 산화막에 부근에서 축전된 전하밀도변화에 따른 전파손실의 변화 (△Loss)는 식 (8)과 같다. 즉, 실리콘의 흡수계수 변화와 전하층의 광모둠계수(optical confinement factor) Γcharge로 결정된다.
Figure 112006054761070-pat00008
식 (8)
한편, 본 발명의 광모둠계수(Γcharge)에 따른 위상변화(△Φ)와 전파손실(△Loss)은 광통신을 위한 광 위상천이기 및 광 감쇄기에 적용될 수 있다. 여기서, 위상변화와 전파손실(△Loss)은 축전된 전하와 광모둠계수(Γcharge)에 의해 동시에 발생하는 현상이다. 일반적으로, 위상변화(△Φ)와 전파손실(△Loss)을 크게 하면, 광 위상천이기 및 광 감쇄기의 효율을 향상된다. 이에 따라, 정해진 길이에서 광 위상 천이기와 가변 광 감쇄기에 응용될 MIS 구조에서 위상변화(△Φ)와 전파손실(△Loss)을 크게 하기 위해서는 전하층의 광모둠계수(Γcharge)를 크게 하는 것이 바람직하다.
본 발명의 실시예들은 에지 효과를 구현할 수 있는 게이트절연막의 구조에 따라 구분되어 설명될 것이다.
(제1 실시예)
도 6은 본 발명의 제1 실시예에 따른 MIS 구조의 광소자(100a)를 나타낸 단면도이다.
도 6을 참조하면, 본 발명의 광소자(100)는 SOI 기판, 예컨대 Si 기판(102) 위에 매립된 절연막(104; buried oxide) 상의 전면에 n형의 Si 슬랩층(106)이 놓여진다. 이때, 슬랩층(106)은 립 수동도파로(W)가 형성될 부분의 일부가 제거되어 제1 홈(152)이 형성되어 있다. 슬랩층(106)은 전체적으로 균일하게 도핑하거나 부분적으로 도핑농도를 다르게 도핑될 수 있다. 게이트절연막(150), 예컨대 실리콘산화막은 제1 홈(152)과 제1 홈(152) 주변의 슬랩층(150)의 상부면을 소정의 두께로 덮는다. 게이트절연막(150) 양측의 슬랩층(106)에는 전류차단층(118)이 배치되어 게이트절연막(150)을 정의한다. 게이트절연막(150)과 전류차단층(118)은 p형의 Si 상부층 또는 실리콘층(120)에 의해 덮인다. 이때, 실리콘층(120)은 폴리실리콘층, 단결정실리콘층 및 에피택셜성장 실리콘층 등이 적절하게 조합되어 활용될 수 있다. 실리콘층(120)은 전체적으로 균일하게 도핑하거나 부분적으로 도핑농도를 다르게 도핑될 수 있다.
전류차단층(118)은 수평방향으로 전류를 차단하고 광을 구속을 위하여, 예를 들어 Si(굴절률=3.48)보다 굴절률이 낮은 SiO2(굴절률=1.46)을 증착한 것이다. 실리콘층(120)의 상부에는 한 쌍의 불순물 영역(122)이 배치되고 불순물 영역(122) 상에는 신호전압(Vsignal)을 인가하기 위한 제2 배선(124)이 형성되어 있다. 슬랩층(106)의 양측 상부의 n+-오믹층(118a,118b)은 제1 배선(110)과 접촉되며, 제1 배 선(110)은 각각 접지되어 있다
불순물 영역(122)은 각각 p+형 오믹층이며, p+형 오믹층에 양(+)의 전압 그리고 n+형 오믹층에 접지 또는 음의(-) 전위를 인가하면, 게이트절연막(122)의 상, 하면에 도시된 바와 같은 전하층(112)이 생긴다. 전하층(112)은 주로 광영역(114)에 포함된다. 전하층(112)은 각각 서로 다른 형태의 전하, 예컨대 홀(112a)와 전자(112b)의 형태로 게이트절연막(150)에 대향하여 축적된다. 이때, 게이트절연막(150)과 전하층(112)의 관계는 도 5b를 참조하여 설명하기로 한다.
도 7a 내지 도 7c는 본 발명의 제1 실시예에 의한 광소자(100a)를 제조하는 과정을 나타낸 공정단면도들이다.
도 7a 내지 도 7c를 참조하면, SOI 기판, 즉 Si 기판(102) 위에 매립된 절연막(104; buried oxide)을 형성한다. 그후, 매립된 절연막(104; buried oxide) 상의 전면에 예컨대 Si으로 이루어진 n형의 제3 반도체층(106a)을 형성한다. 제3 반도체층(106a) 상에는 통상의 포토 리소그라피 또는 전자빔 리소그라피 등에 의해 도 6의 홈(152)을 정의하는 하드마스크 패턴(107)을 형성한다. 하드마스크 패턴(107)은 SiO2 또는 SiNx으로 이루어질 수 있다.
이어서, 하드마스크 패턴(107) 양측의 제3 반도체층(106a) 상에 예컨대, 선택적 영역 재성장법(selective area regrowth; SAG)으로 제4 반도체층(106b)을 증착한다. 여기서, 제3 반도체층(106a)와 제4 반도체층(106b)은 도 6의 슬랩층(106)을 이룬다. 슬랩층(106)은 전체적으로 균일하게 도핑하거나 부분적으로 도 핑농도를 다르게 도핑될 수 있다. 이때, 재성장되는 제4 반도체층(106b)의 두께는 본 발명의 광소자의 구조에 따라 달라질 수 있다. 하드마스크 패턴(107)를 인산(H3PO4)을 이용한 습식식각 등에 의해 제거한다. 하드마스크 패턴(107)이 제거되면, 슬랩층(106)에는 리세스된 제1 홈(152)이 형성된다. 그후, 제1 홈(152)과 립 수동도파로(R)의 슬랩층(106) 상을 덮는 게이트절연막(150)을 통상의 방법으로 형성한다.
(제2 실시예)
도 8은 본 발명의 제2 실시예에 따른 MIS 구조의 광소자(100b)를 나타낸 단면도이다. 이때, 립 수동도파로(W) 구조를 제외하고는 도 6을 참조하여 설명한 제1 실시예와 동일하다. 구체적으로, 립 수동도파로(R)의 슬랩층(106)의 일부는 제2 홈(162)에 의해 리세스되고, 립 수동도파로(R)의 슬랩층(106) 상에는 제1 절연막(160a)이 놓여진다. 제1 절연막(160a)의 노출면과 제2 홈(162)을 따라서 소정의 두께의 제2 절연막(160b)이 도포된다. 이때, 제1 절연막(160a)과 제2 절연막(160b)은 본 발명의 제2 실시예에 의한 게이트절연막(160)을 이룬다.
도 9a 내지 도 9c는 본 발명의 제2 실시예에 의한 광소자(100b)를 제조하는 과정을 나타낸 공정단면도들이다.
도 9a 내지 도 9c를 참조하면, 먼저, SOI 기판, 즉 Si 기판(102) 위에 매립된 절연막(104; buried oxide)을 형성한다. 그후, 매립된 절연막(104; buried oxide) 상의 전면에 예컨대 Si으로 이루어진 n형의 슬랩층(106)을 형성한다. 슬랩 층(106)은 전체적으로 균일하게 도핑하거나 부분적으로 도핑농도를 다르게 도핑될 수 있다. 슬랩층(106) 상에 슬랩층(106)에 형성될 제2 홈(162)를 정의하는 통상의 방법으로 제1 절연막(160a)를 형성한다. 제1 절연막(106a)를 식각마스크로 하여 슬랩층(106)의 일부를 제거하여 제2 홈(162)를 형성한다. 이어서, 제2 홈(162)와 제1 절연막(160a)의 노출된 부분을 덮는 제2 절연막(106b)를 형성한다. 이때, 제1 절연막(160a)과 제2 절연막(160b)는 본 발명의 제2 실시예에 의한 게이트절연막(160)을 이룬다. 제1 및 제2 절연막(151, 152)은 동일한 물질 또는 서로 다른 물질로 이루어질 수 있다. 즉, 게이트절연막(150)은 SiO2, Hf2O, SiNx, SiNxOy, 강유전체 물질 중에서 선택된 적어도 하나 또는 이들의 조합일 수 있다.
이어서, 본 발명의 광소자가 적용되는 사례들을 살펴보기로 한다. 본 발명의 광소자는 위상변화(△Φ)와 전파손실(△Loss)이 증가하는 것을 이용하는 것으로, 다양한 형태의 광소자 및 광 시스템에 채용될 수 있다. 예를 들어, 본 발명의 광소자는 광변조기, 광세기 등화기, 광스위치 및 광 필터 등에 적용될 수 있다. 이하의 설명에서 구분하는 본 발명의 광소자가 적용되는 대표적인 사례를 제시하는 것이며, 본 발명의 범주 내에서 다양하게 적용될 수 있을 것이다. 따라서, 아래의 사례들을 구분하는 기준은 설명의 편의를 위하여 정한 것이므로, 다른 관점에서 해석될 수도 있을 것이다. 예컨대, 광 스위치는 광 필터로 사용될 수 있다.
도 10은 본 발명의 광소자, 특히 위상천이기가 적용된 마흐-젠더 구조의 광변조기(또는 마흐-젠더 간섭계; 200)를 개략적으로 설명하기 위한 도면이다.
도 10에 의하면, 마흐-젠더 간섭계(200)는 수동도파로(206) 및 Y-광세기 분파기(208), 위상천이기(100) 및 Y-광세기 합파기(210)을 포함한다. 연속된 광세기를 가진 연속빔(202; continuous wave)이 수동도파로(206)로 입력되면, Y-광세기 분파기 (208)에서 마흐-젠더 간섭계의 두 개의 암(arm)으로 각각 분파된다. 두 개의 암 중의 하나의 암에 적어도 하나의 본 발명의 광 위상천이기(100)를 장착하면, 변조된 인가전압(220)에 의해 위상변조가 일어난다. 위상변조된 빔은 Y-광세기 합파기(210)에서 상쇄 또는 보강 간섭을 하여 광세기가 변조된 광신호(232, 234)를 출력하게 된다. 출력은 오프상태의 출력(232; Poff)와 온상태의 출력(234; Pon)으로 구분된다.
한편, 벽개된 수동도파로(206)의 단면(as-cleaved facet)은 공기와 굴절률 차이로 인하여 반사가 일어나므로, 입력 및 출력되는 수동도파로(206)는 무반사막 (204; anti-refraction film)을 증착하는 것이 바람직하다. 부가적으로, 벽개된 수동 도파로(206)의 단면의 반사를 더욱 줄이기 위하여, 무반사막(204)는 입력 및 출력되는 수동도파로(206)의 단면에 경사지도록 배치하는 것이 바람직하다.
도 11은 본 발명의 광소자, 특히 위상천이기가 적용된 마이켈슨 구조의 광변조기(또는 마이켈슨 간섭계; 300)를 개략적으로 설명하기 위한 도면이다.
도 11에 의하면, 마이켈슨 간섭계(300)는 수동도파로(306) 및 Y-광세기 분파기 (308) 및 위상천이기(100)를 포함한다. 연속된 광세기를 가진 연속빔(302)이 수동도파로 (306)로 입력되면, Y-광세기 분파기(308)에서 마이켈슨 간섭계(300)의 두 개의 암(arm)으로 각각 분파된다. 두 개의 암 중의 하나의 암에 적어도 하나의 본 발명의 광 위상천이기(100)를 장착하면, 변조된 인가전압(320)에 의해 위상변조가 일어나게 된다. 위상변조된 빔은 벽개된 또는 고반사막(310)이 증착된 단면에서 반사되어, 위상변조가 다시 한번 일어난다. 그후, Y-광세기 합파기(308)에서 상쇄 또는 보강 간섭을 하여 광세기 변조된 광신호(332, 334)를 출력하게 된다. 이때, 입력 연속빔(302)과 변조된 광신호(332, 334)을 분리하기 위해 서큘레이터(312; circulator)를 더 구비할 수 있다.
벽개된 수동 도파로의 단면(as-cleaved facet)은 공기와 굴절률 차이로 인한 반사가 일어나므로, 입력되는 수동도파로(306)는 무반사막(304)을 증착하는 것이 바람직하다. 부가적으로, 벽개된 입력 수동도파로(306)의 단면의 반사를 더욱 줄이기 위하여, 무반사막(304)는 입력 및 출력되는 수동도파로(306)의 단면에 경사지도록 배치하는 게 바람직하다.
한편, 도 10 및 도 11에 사용된 Y-광세기 분파기(208, 306) 및 합파기(210)는 방향성 결합기(direction coupler), 다중 모드 간섭 결합기(multimode interferometer coupler; MMI coupler) 등으로 대체 할 수 있다.
도 12는 본 발명의 광소자, 특히 위상천이기가 적용된 링 공진기 구조의 광변조기(400)를 개략적으로 설명하기 위한 도면이다.
도 12를 참조하면, 링 공진기 구조의 광변조기(400)는 수동도파로(406) 및 링 공진기(450)에 장착된 본 발명에 따른 위상천이기(100)를 포함한다. 입력된 연속빔 (402)은 수동도파로(406)로 입력되면, 링 공진기(450)로 광 결합을 한다. 이 때, 링 공진기(450)에 결합되는 입력파장((o)과 공진기의 길이의 관계식은 아래의 식 (9)과 같다.
Figure 112006054761070-pat00009
식(9)
여기서, λo는 인가된 전압이 없을 때의 공진 파장, neff는 수동도파로의 유효 굴절률, R은 링 공진기의 반경 그리고 m는 정수(m=1,2,3 ...)이다.
링 공진기(450)에 구비된 본 발명에 따른 위상천이기(100)에 인가전압 (420)을 입력하게 되면, 유효 굴절률이 변화한다. 굴절률이 변화하면, 입력파장(λo)은 링 공진기(450)로 결합되지 않고 수동도파로(406)로 출력되게 된다. 위와 같은 원리로 인가전압(420)에 따라 변조된 광신호(432, 434)을 출력한다.
벽개된 수동도파로(402)의 단면(as-cleaved facet)은 공기와 굴절률 차이로 인한 반사가 일어나므로, 입력되는 수동도파로(406)는 무반사막(404)을 증착하는 것이 바람직하다. 부가적으로, 벽개된 수동도파로(406)의 단면의 반사를 더욱 줄이기 위하여, 무반사막(404)은 입력 및 출력되는 수동도파로(406)의 단면에 경사지도록 배치하는 게 바람직하다. 상기 링공진기 구조의 광변조기(400)은 가변 광 필터(variable optical filter)로 사용할 수 있다.
도 13은 본 발명의 광소자, 특히 위상천이기가 적용된 광 스위치(500)를 개략적으로 설명하기 위한 도면이다.
도 13에 의하면, 광 스위치(500)는 한쌍의 입력 수동도파로(502, 504), 입 력 수동도파로 중의 하나에 장착된 위상천이기(100) 및 출력 수동도파로(512, 514)를 포함한다. 입력 수동도파로(502, 504)로 입사된 광신호(λo)는 위상천이기(100)가 구비된 방향성 결합기(550)을 통과한 후 출력 수동도파로(512, 514)로 출력된다.
이때, 방향성 결합기(550)에서 위상천이기(100)이 장착된 수동도파로(502)에서 인접하는 수동도파로(504)로 결합되는 비율은 링 공진기와 유사하게 방향성 결합기(550)에 구비된 위상천이기(100)에 인가전압에 따른 유효굴절률 변화에 의해 조정이 가능하다. 한편, 본 발명의 광스위치(500)는 가변 광 필터, 광 변조기 등에도 사용할 수 있다.
도 14는 본 발명의 광소자, 특히 광 감쇄기가 적용된 장치(600)를 개략적으로 설명하기 위한 도면이다.
도 14에 의하면, 광 감쇄기를 이용한 장치(600)은 광 송신부(602; optical transmitter), 본 발명의 가변 광 감쇄기(100) 및 광 수신부(604)를 포함한다. 광 송신부 (602)에서 발생된 광신호는 가변 광 감쇄기(100)를 이용하여, 정적 또는 동적인 광세기를 조절하여 광 수신부(604)로 전달한다.
도 15는 본 발명의 광소자, 특히 광 감쇄기가 적용된 출력이 평탄화된 다채널 구조의 광변조기(700)를 개략적으로 설명하기 위한 도면이다.
도 15를 참조하면, 다채널 구조의 광변조기(700)는 서로 다른 광세기를 가진 다채널 파장에 대해 등가의 출력 광세기를 조절하는 장치이다. 상기 장치(700) 는 복수개가 배열된 본 발명의 가변 광 감쇄기(100)와, 각각의 광 감쇄기(100)의 입력부위 및 출력부위 연결된 광 다중화기(702, 704)를 포함한다. 하나의 광섬유 또는 광 수동도파로에 서로 다른 광세기를 가진 다파장(λ1,λ2,...,λn)을 광 다중화기 (702; optical Demux)을 이용하여 파장을 채널 별로 분리한다. 그후, 본 발명에 따른 가변 광 감쇄기(100)을 이용하여 광세기를 조절한 후, 광 다중화기(704; optical Mux)를 이용하여 하나의 광섬유 또는 광 수동도파로로 전송할 수 있다.
본 발명에 사용된 수동도파로는 Si계, GaAs계, InP계, GaN계, ZnO계 등과 같은 반도체 물질 또는 폴리머, 리튬나이오베이트, 광섬유 등에서 선택된 적어도 하나의 물질을 사용할 수 있다. 또한, 수동 도파로, 광 다중화기, 가변 광 감쇄기 또는 위상 천이기는 Si계, InP계, GaN계 및 GaAs계를 이용하여 하나의 기판 상에 단일집적 (monolithic integration)할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명의 변조된 두께의 게이트절연막을 포함하는 광소자는 수평방향의 게이트 절연막의 두께에 변화를 주어 동일한 정전용량을 가지는 평판 형태의 게이트 절연막 구조와 비교하여 게이트 절연막 부근의 전하층(charged layer)의 광모둠계수를 높여, 동적특성의 저하 없이 굴절률 변화 또는 광 감쇄 효과를 향상시킬 수 있다.

Claims (16)

  1. 반도체 기판;
    상기 반도체 기판 상에 배치된 절연체;
    상기 절연체 상에 배치된 제1의 도전형의 불순물로 도핑되고, 상부에 형성된 리세스된 홈에 의하여 적어도 둘 이상의 모서리를 갖는 제1 반도체층;
    상기 둘 이상의 모서리에 의하여 적어도 둘 이상의 에지 영역을 갖는, 상기 홈과 제1 반도체층 상의 일부를 덮는 게이트절연막; 및
    상기 게이트절연막의 상부면을 덮고, 상기 제1 도전형과 반대되는 제2 도전형으로 도핑된 제2 반도체층을 구비하고,
    상기 제1 및 제2 반도체층의 전체가 균일한 도핑농도로 도핑되거나 상기 제1 및 제2 반도체층이 부분적으로 다른 도핑농도로 도핑되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  2. 제1항에 있어서, 상기 광소자는 상기 게이트 절연막의 중심부위의 광모둠계수의 증가에 따른 굴절율(△n)의 변화에 의한 위상변화를 이용하는 것을 특징으로 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  3. 제1항에 있어서, 상기 광소자는 상기 게이트 절연막의 중심부위의 광모둠계수의 증가에 따른 흡수율(△α)의 변화에 의한 광감쇄 효과를 이용하는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  4. 제1항에 있어서, 상기 게이트절연막의 양측에 접하면서, 상기 제1 반도체 층 및 상기 제2 반도체층 사이에 게재되어 전류를 차단하여 절연층을 더 포함하는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  5. 제1항에 있어서, 상기 제2 반도체층의 상부에는 오믹접촉을 위하여 상기 제2 반도체층의 불순물 농도보다 더 높은 농도로 도핑된 적어도 하나의 오믹층을 더 포함하는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  6. 삭제
  7. 제1항에 있어서, 상기 게이트절연막의 굴절율은 인접하는 상기 제1 및 제2 반도체층의 굴절율보다 낮은 물질로 이루어진 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  8. 제1항에 있어서, 상기 게이트절연막은 상기 홈만큼 이격되어 배치된 제1 절연막과 상기 홈과 상기 제1 절연막 상에 형성된 제2 절연막으로 이루어진 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  9. 제8항에 있어서, 상기 제1 및 제2 절연막은 동일한 물질 또는 서로 다른 물질로 이루어진 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  10. 제1항 또는 제9항에 있어서, 상기 게이트 절연막은 SiO2, H2fO, SiNx, SiNxOy, 강유전체 물질 중에서 선택된 적어도 하나 또는 이들의 조합인 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  11. 제2항에 있어서, 상기 위상변화는 마흐-젠더 구조의 광변조기에 적용되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  12. 제2항에 있어서, 상기 위상변화는 마이켈슨 구조의 광변조기에 적용되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  13. 제2항에 있어서, 상기 위상변화는 링 공진기 구조의 광변조기에 적용되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  14. 제2항에 있어서, 상기 위상변화는 광 스위치에 적용되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  15. 제2항에 있어서, 상기 위상변화는 가변 광 필터에 적용되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
  16. 제3항에 있어서, 상기 광 감쇄효과는 다채널 광세기 등화기에 적용되는 것을 특징으로 하는 에지효과를 갖는 게이트절연막을 포함하는 광소자.
KR1020060071657A 2006-07-28 2006-07-28 에지효과를 갖는 게이트절연막을 포함하는 광소자 KR100825723B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060071657A KR100825723B1 (ko) 2006-07-28 2006-07-28 에지효과를 갖는 게이트절연막을 포함하는 광소자
PCT/KR2007/002001 WO2008013357A1 (en) 2006-07-28 2007-04-24 Optical device including gate insulating layer having edge effect
US12/374,261 US7924492B2 (en) 2006-07-28 2007-04-24 Optical device including gate insulating layer having edge effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071657A KR100825723B1 (ko) 2006-07-28 2006-07-28 에지효과를 갖는 게이트절연막을 포함하는 광소자

Publications (2)

Publication Number Publication Date
KR20080010939A KR20080010939A (ko) 2008-01-31
KR100825723B1 true KR100825723B1 (ko) 2008-04-29

Family

ID=38981650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071657A KR100825723B1 (ko) 2006-07-28 2006-07-28 에지효과를 갖는 게이트절연막을 포함하는 광소자

Country Status (3)

Country Link
US (1) US7924492B2 (ko)
KR (1) KR100825723B1 (ko)
WO (1) WO2008013357A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101453473B1 (ko) 2009-09-08 2014-10-24 한국전자통신연구원 전기-광학 변조 소자

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419802B1 (ko) * 2010-09-09 2014-07-17 한국전자통신연구원 광전 소자 및 그를 구비한 마흐-젠더 광변조기
US9766484B2 (en) * 2014-01-24 2017-09-19 Cisco Technology, Inc. Electro-optical modulator using waveguides with overlapping ridges
JP6062496B1 (ja) * 2015-06-26 2017-01-18 株式会社フジクラ 光導波路素子
US10162200B1 (en) * 2017-06-19 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Electro-optic phase modulator and method of manufacturing the same
JP6791083B2 (ja) * 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置の製造方法
KR102171432B1 (ko) * 2018-08-03 2020-10-29 한국과학기술연구원 강유전체 물질을 이용하는 광 위상 변환기 및 광 스위치 소자
KR102535309B1 (ko) * 2022-11-22 2023-05-26 국방과학연구소 전류 필라멘트 분산 유도를 위한 광전도 반도체 스위치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050286851A1 (en) * 2004-02-10 2005-12-29 Ansheng Liu Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503729A3 (en) * 1991-03-15 1992-12-02 N.V. Philips' Gloeilampenfabrieken Optoelectronic semiconductor device and method of manufacturing such a device
JPH0574809A (ja) 1991-09-12 1993-03-26 Toshiba Corp 薄膜トランジスタの製造方法
US5684308A (en) * 1996-02-15 1997-11-04 Sandia Corporation CMOS-compatible InP/InGaAs digital photoreceiver
KR100249011B1 (ko) 1997-11-26 2000-03-15 김영환 반도체장치의 모스소자 제조방법
JP3780769B2 (ja) 1999-09-28 2006-05-31 住友電気工業株式会社 光通信装置
KR100390843B1 (ko) 2000-12-18 2003-07-10 주식회사 하이닉스반도체 플로팅 노드의 캐패시턴스를 감소시킬 수 있는 이미지 센서 제조방법
JP2003158198A (ja) 2001-09-07 2003-05-30 Seiko Instruments Inc 相補型ｍｏｓ半導体装置
US6801676B1 (en) 2003-06-24 2004-10-05 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device with a buffer plug
KR100630704B1 (ko) 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050286851A1 (en) * 2004-02-10 2005-12-29 Ansheng Liu Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101453473B1 (ko) 2009-09-08 2014-10-24 한국전자통신연구원 전기-광학 변조 소자

Also Published As

Publication number Publication date
US20090207472A1 (en) 2009-08-20
KR20080010939A (ko) 2008-01-31
US7924492B2 (en) 2011-04-12
WO2008013357A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100779091B1 (ko) 변조된 두께의 게이트절연막을 포함하는 광소자
KR100825723B1 (ko) 에지효과를 갖는 게이트절연막을 포함하는 광소자
US7257283B1 (en) Transmitter-receiver with integrated modulator array and hybrid bonded multi-wavelength laser array
US7116853B2 (en) PN diode optical modulators fabricated in rib waveguides
US7251408B1 (en) Doping profiles in PN diode optical modulators
US9110314B2 (en) Optical modulator and a method of forming the same
US7136544B1 (en) PN diode optical modulators fabricated in strip loaded waveguides
US8346028B2 (en) Optical device having modulator employing horizontal electrical field
JP5321598B2 (ja) 光変調器とその製造方法
US8817354B2 (en) Optical device having reduced optical leakage
US10133098B2 (en) MOS capacitor optical modulator with transparent conductive and low-refractive-index gate
US9341868B2 (en) Silicon-based electro-optical device
JP2009258527A (ja) 光学素子
CN108828797B (zh) 一种硅基电吸收调制器及其制备方法
JP2013109170A (ja) 半導体光素子
US10649244B1 (en) Silicon-germanium optical modulator structure for use with optical chips
SG176537A1 (en) A phase shifting device and a method for manufacturing the same
US6876050B2 (en) Method and apparatus for forming a capacitive structure including single crystal silicon
US8728837B2 (en) Enhancing uniformity of slab region thickness in optical components
US7928442B2 (en) Optical device having strained buried channel
US20040264828A1 (en) Method and apparatus for phase shifting an optical beam in an optical device
US11275261B2 (en) Optical modulator
JP2010185966A (ja) 接続路および光通信システムとそれらの製造方法
US11556043B2 (en) Monolithic III-V-on-silicon opto-electronic phase modulator with a ridge waveguide

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee