JP2010185966A - 接続路および光通信システムとそれらの製造方法 - Google Patents

接続路および光通信システムとそれらの製造方法 Download PDF

Info

Publication number
JP2010185966A
JP2010185966A JP2009028858A JP2009028858A JP2010185966A JP 2010185966 A JP2010185966 A JP 2010185966A JP 2009028858 A JP2009028858 A JP 2009028858A JP 2009028858 A JP2009028858 A JP 2009028858A JP 2010185966 A JP2010185966 A JP 2010185966A
Authority
JP
Japan
Prior art keywords
semiconductor layer
optical
conductivity type
optical modulator
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009028858A
Other languages
English (en)
Other versions
JP5369737B2 (ja
Inventor
Atsushi Ushida
淳 牛田
Junichi Fujikata
潤一 藤方
Onori Okamoto
大典 岡本
Toshio Baba
寿夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009028858A priority Critical patent/JP5369737B2/ja
Publication of JP2010185966A publication Critical patent/JP2010185966A/ja
Application granted granted Critical
Publication of JP5369737B2 publication Critical patent/JP5369737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】小型で、かつ高位相で高速な変調度を持つ光変調器に接続される接続路と、そのような光変調器および接続路で構成された光通信システムと、それらの製造方法を提供する。
【解決手段】本発明の接続路30は、光変調器の外部に設けられた光導波路と光変調器を接続し、接続路30の内部には、第1導電型を呈するようにドープ処理された半導体層8の少なくとも一部と、第2導電型を呈するようにドープ処理された半導体層9の少なくとも一部とが誘電体層11を挟んで重なり合って設けられている。また、第1導電型の半導体層8と、第2導電型の半導体層9と、誘電体層11とが、光変調器から光導波路に向かってテーパー形状または逆テーパー形状を有するように幅および/または高さが変化している。
【選択図】図3

Description

本発明は、キャパシタ構造を利用した光変調器に接続される接続路および光通信システムと、それらの製造方法に関する。
業務用が中心であった光ファイバ通信が、家庭用にも幅広く普及してきている。それに伴い、高性能な光通信デバイスが求められている。家庭用光ファイバおよびローカル・エリア・ネットワーク(LAN)などの様々な光通信システム用の光通信デバイスとして、1330nmおよび1500nmの光ファイバ通信波長で機能するシリコン・ベースの光通信デバイスがある。このシリコン・ベースの光通信デバイスは、CMOS(Complementary Metal Oxide Semiconductor)技術を利用することで、光機能素子および電子回路をシリコンプラットフォーム上に集積化することが可能となる非常に有望なデバイスである。
シリコン・ベースの光通信デバイスとして、導波路や光結合器、および波長フィルタなどの受動デバイスが幅広く研究されている。また、前述した光通信システム用の光信号を操作する手段の重要な要素として、シリコン・ベースの光変調器や光スイッチなどの能動デバイスが挙げられ、非常に注目されている。シリコンの熱光学効果を利用して屈折率を変化させる光変調器や光スイッチは低速であるため、光変調周波数が1Mb/秒以下の装置にしか使用できない。それよりも大きい光変調周波数の装置において用いるためには、電気光学効果を利用した光変調器が必要である。
純シリコンは、Pockels効果による屈折率の変化を示さず、またFranz−Keldysh効果やKerr効果による屈折率の変化も非常に小さい。そのため、現在提案されている電気光学効果を利用した光変調器の多くは、キャリアプラズマ効果を利用して、シリコン層中の自由キャリア密度を変化させることにより、屈折率の実数部と虚数部を変化させ、光の位相や強度を変化させるデバイスである。
電気光学光変調器における自由キャリア密度は、自由キャリアの注入、蓄積、除去、または反転によって変えることが出来る。現在までに検討されたこのような装置の多くは、光変調効率が悪く、光位相変調に必要な長さが1mm以上であり、1kA/cm3より高い注入電流密度を要していた。このような装置の小型・高集積化、さらには低消費電力化を実現するためには、高い光変調効率が得られるデバイス構造が必要であり、これが実現することにより光位相変調に必要な長さを短くすることが可能である。また、光通信デバイスのサイズが大きい場合、シリコン基板上での温度の影響を受け易くなり、熱光学効果に起因するシリコン層の屈折率変化により、本来なら得られるはずであった電気光学効果を打ち消してしまうことも考えられる。
図12は、SOI(Silicon on Insulator)基板に形成されたリブ導波路を利用した、シリコン・ベースの電気光学光変調器の関連技術の一例である。基板3の上に、埋め込み酸化層2、リブ形状をした部分を含む真性半導体1の順に積層されている。真性半導体1のリブ形状の部分の両側に間隔をおいて、p+ドープ半導体4とn+ドープ半導体5がそれぞれ形成されている。p+ドープ半導体4とn+ドープ半導体5は、真性半導体1に部分的に高濃度にドープ処理することによって形成されたものである。図12に示した光変調器の構造は、PIN(P−intrinsic−N)ダイオードであり、順方向および逆方向バイアス電圧を印加することにより、真性半導体1内の自由キャリア密度を変化させ、キャリアプラズマ効果を利用することにより、屈折率を変化させる構造となっている。この例では、真性半導体1のリブ形状の部分の一方の側方に、電極コンタクト層6が配置され、その電極コンタクト層6と対向する位置に、前記したp+ドープ半導体4が形成されている。同様に、真性半導体1のリブ形状の部分の他方の側方にも電極コンタクト層6が配置され、その電極コンタクト層6と対向する位置にn+ドープ半導体5が形成されている。また、リブ形状の部分を含む導波路は酸化物クラッド7により、覆われている。上記したPINダイオードの構造においては、半導体4、5のキャリア密度が1020/cm3程度になるように高濃度にドープ処理することが可能である。
光変調動作時に、電極コンタクト層6に接続された電源から、PINダイオードに対して順方向バイアス電圧を印加し、それによって導波路内に自由キャリアを注入する。この時、自由キャリアの増加により、真性半導体1の屈折率が変化し、それによって、導波路を通して伝播される光の位相変調が行われる。しかし、この光変調動作の速度は、真性半導体1のリブ形状の内部の自由キャリア寿命と、順方向バイアス電圧が取り除かれた場合のキャリア拡散によって制限される。このような関連技術のPINダイオード構造をした電気光学光変調器は、通常、順方向バイアス電圧印加時に10〜50Mb/秒の範囲内の動作速度を有する。これに対し、キャリア寿命を短くするために、真性半導体1内に不純物を導入することによって、切換速度を増加させることが可能であるが、導入された不純物は光変調効率を低下させるという問題がある。また、動作速度に影響する最も大きな因子は、RC時定数によるものであり、順方向バイアス電圧印加時の静電容量が、PN接合部のキャリア空乏層の減少により非常に大きくなる。理論的には、PN接合部の高速動作は逆バイアス電圧を印加することにより達成可能であるが、比較的大きな駆動電圧あるいは大きな素子サイズを必要とする。
関連技術の他の一例として、基板3上に埋め込み酸化層2、第1導電型の本体領域が順に積層されており、この本体領域と、本体領域と部分的に重なるように積層された第2導電型のゲート領域とからなり、この積層界面に薄い誘電体層11を形成したキャパシタ構造のシリコン・ベースの電気光学光変調器が特許文献1に開示されている。なお、これ以降「薄い」とは、サブミクロンオーダー(1μm未満)を意図している。
図13には関連技術によるSIS(silicon−insulator−silicon)構造からなるシリコン・ベースの電気光学光変調器を示す。電気光学光変調器は、基板3と埋め込み酸化層2と本体領域とで構成されたSOI基板に形成され、本体領域は、SOI基板のシリコン層にドープ処理して形成したpドープ半導体8と、高濃度にドープ処理して形成したp+ドープ半導体4と、電極コンタクト層6とで構成されている。ゲート領域はSOI基板上に積層された薄いシリコン層にドープ処理して形成したnドープ半導体9と、高濃度にドープ処理して形成したn+ドープ半導体5と、電極コンタクト層6とで構成されている。そして、埋め込み酸化層2と本体領域とゲート領域との隙間、および本体領域とゲート領域の上方は、酸化物クラッド7を有している。
ドープ処理された領域は、キャリア密度変化が外部信号電圧により制御されるようになっている。また、電圧を電極コンタクト層6に印加すると、誘電体層11の両側で、自由キャリアが蓄積、除去、または反転される。このことにより、光位相変調がなされる。そのため、光信号電界とキャリア密度が動的に外部制御される領域は一致させることが望ましい。
特表2006−515082号公報
特許文献1によると、光位相変調は可能だが、実際にはキャリア密度が動的に変化する領域の厚さは数十nm程度と非常に薄くなってしまうため、ミリメートルオーダー(1mm以上)の光変調長さが必要であり、光変調器のサイズも大きくなり、かつ高速動作が難しくなる。したがって、シリコン基板上に集積が可能なシリコン・ベースの光変調器において、低コスト、低電流密度、低消費電力、高い変調度、低電圧駆動、および高速変調を厚さがサブミクロンオーダー(1μm未満)の領域内で実現可能なキャリアプラズマ効果に基づく光変調器を実現することは困難である。
また、光変調器の外部に設けられた光導波路と結合される光変調器において、その結合部分での光損失は、光変調器への光の挿入損失の増加に加え、光変調器による光変調効率を低下させる可能性がある。そのため、光導波路と光変調器との間に、光損失を低減させるための接続路を設けるようにしている。例えば特許文献1の図29および図30にみられるように、光変調器の入出力部分において、2段に積層されたシリコンの各層の入力部と出力部のそれぞれに単一のテーパー(入力増加テーパー、出力減少テーパー、入力減少テーパー、および出力増加テーパーのいずれか)を配置することで、光導波路と光変調器との結合部分での光損失の低減を図っている。高効率の光変調を行うためには、光変調器自体の性能を向上させるだけではなく、光変調器に適した接続路を用いて、光変調器と光変調器外部に設けられた光導波路を接続したほうがよい。すなわち、小型で高位相かつ高速の変調度を有する光変調器が実現したとしても、それに適した接続路を用いて光導波路と接続しないと、光損失が大きく光変調度が悪くなってしまう。
本発明の目的は、上記課題である、小型で高位相かつ高速な変調度を有する光変調器を光導波路に直接接続すると、光損失が大きく光変調度が悪くなる、という問題を解決する、光変調器と光導波路とに接続される接続路と、そのような光変調器および接続路で構成された光通信システムと、それらの製造方法を提供することである。
本発明の接続路は、光変調器の外部に設けられた光導波路と光変調器を接続する。接続路の内部には、第1導電型を呈するようにドープ処理された半導体層の少なくとも一部と、第2導電型を呈するようにドープ処理された半導体層の少なくとも一部とが誘電体層を挟んで重なり合って設けられている。また、光変調器から光導波路に向かって第1導電型の半導体層と、第2導電型の半導体層と、誘電体層とが、テーパー形状または逆テーパー形状を有するように幅および/または高さが変化している。
本発明によると、小型で高位相かつ高速な変調度を持つ光変調器を、それに適した接続路を用いて光導波路に接続することができ、それによって光損失を抑え、高い光変調効率を実現することができる。
本発明において用いられる光変調器の一例の概略図である。 図1における光変調器のAA’断面図である。 図1における光変調器とその外部に設けられた光導波路とを接続する接続路の一実施形態の要部断面斜視図である。 本発明において用いられる光変調器の他の一例の概略図である。 図4における光変調器とその外部に設けられた光導波路とを接続する接続路の一実施形態の要部断面斜視図である。 本発明において用いられる光変調器のさらに他の一例の概略図であり、(a)は光の伝播方向から見た図、(b)は(a)におけるBB’断面図、(c)は(a)におけるCC’断面図である。 図6における光変調器とその外部に設けられた光導波路とを接続する接続路の一実施形態の要部断面斜視図である。 図3における接続路の製造過程を示した図である。 図8の続きの接続路の製造過程を示した図である。 本発明において用いられる光変調器と従来技術の光変調器における光変調長さと光位相シフト量との関係を示した図である。 本発明において用いられる光変調器と従来技術の光変調器におけるキャリア密度と周波数帯域の関係を示した図である。 従来技術の光変調器の一例の概略構成図である。 従来技術の光変調器の他の一例の概略構成図である。
以下に、添付の図面に基づき、本発明の実施の形態を説明する。なお、同一の機能を有する構成には添付図面中、同一の番号を付与し、その説明を省略することがある。
本発明において用いられる光変調器の例示的な構造を説明する前に、その動作の基となっているシリコン層内のキャリア密度の変調メカニズムについて説明する。本発明において用いられるシリコン・ベースの電気光学光変調器は、以下に説明するキャリアプラズマ効果を利用するものである。
前述したように、純シリコンはPockels効果による屈折率の変化を示さず、またFranz−Keldysh効果やKerr効果による屈折率の変化も非常に小さい。そのため、キャリアプラズマ効果と熱光学効果だけが光変調動作に利用できる。しかし、熱光学効果を利用して屈折率を変化させる光変調器は低速である。したがって、高速動作(Gb/秒以上)のためには、キャリアプラズマ効果によるキャリア拡散だけが効果的である。キャリアプラズマ効果による屈折率の変化は、クラマース・クローニッヒの関係式とDrudeの式から導かれる以下の関係式の一次近似値で説明される。
Figure 2010185966
Figure 2010185966
式中、ΔnおよびΔkは、シリコン層の屈折率変化の実部および虚部を表しており、eは電荷、λは光波長であり、ε0は真空中の誘電率であり、nは真性シリコンの屈折率、meは電子キャリアの有効質量、mhはホールキャリアの有効質量であり、μeは電子キャリアの移動度、μhはホールキャリアの移動度、ΔNeは電子キャリアの濃度変化、ΔNhはホールキャリアの濃度変化である。シリコン中のキャリアプラズマ効果の実験的な評価が行われており、光通信システムで使用する1330nmおよび1500nm波長でのキャリア密度に対する屈折率変化は、上記の式で求めた場合とよく一致することが分かった。また、キャリアプラズマ効果を利用した電気光学光変調器においては、位相変化量は以下の式で定義される。
Figure 2010185966
式中、Lは電気光学光変調器の光伝播方向に沿ったアクティブ層の長さである。
本発明では、上記位相変化量は光吸収に比較して大きな効果であり、以下に述べる電気光学光変調器は基本的に位相変調器としての特徴を示すことが出来る。
SOI(Silicon on Insulator)基板上にシリコン−誘電体層−シリコンのキャパシタ構造をしている自由キャリアプラズマ効果を用いた光変調器および、光変調器と光導波路を接続する接続路を以下に説明する。
図1は本発明において用いられる光変調器の一例における概略断面図である。この光変調器の基本構成を説明すると、基板3上に埋め込み酸化層2が形成され、さらにその上にリブ構造を有する第1導電型の半導体8と、誘電体層11と、第2導電型の半導体層9が順番に積層されている。基板3と、埋め込み酸化層2と、第1導電型の半導体8によってSOI基板が構成されている。なお、図中において、矢印が光の伝播方向を示している。SOI基板に形成されたリブ導波路を構成する第1導電型の半導体(以降すべて「pドープ半導体」とする)8の表面は、光の伝播方向に対して直交する方向に窪み(窪みの長手方向が光の伝播方向に平行になっている)が掘られ、凹凸形状が形成されている。そしてこの凹凸形状が形成されているすべての部分を、薄い(以後「薄い」とはサブミクロンオーダー(1μm未満)を指す)誘電体層11が覆っている。薄い誘電体層11上には第2導電型の半導体(以後すべて「nドープ半導体」とする)9がさらに堆積することで、リブ形状が形成されている。リブ形状の両側のスラブ領域には、高濃度にドープ処理されたドープ領域(以後すべて「p+ドープ半導体」とする)4が形成され、第2導電型の半導体9上にも、高濃度にドープ処理されたドープ領域(以後すべて「n+ドープ半導体」とする)5が形成されている。また、p+ドープ半導体4とn+ドープ半導体5の上には、電極コンタクト層6がそれぞれ設けられている。また、導波路全体を酸化物クラッド7で覆っている。
図1に示す構造では、キャパシタ構造の接合界面に凹凸形状を設けることにより、光フィールドとキャリア密度変調領域のオーバーラップが大きくなり、光変調長さが短くても光の変調が十分可能であるため、光変調器の寸法を小さくすることができる。また、キャパシタ構造の接合界面に隣接した第1導電型を呈するようにドープされた領域および第2の導電型を呈するようにドープされた領域のドーピング密度をさらに上昇させることにより、直列抵抗成分を小さくし、RC時定数を小さくすることも可能である。
このドーピング密度を上昇させた領域と光フィールドとのオーバーラップによる光吸収損失を低減するために、図1に示すようなリブ導波路とし、スラブ領域のドーピング密度を上昇させた構造とすることにより、光損失が小さく、RC時定数の小さい高速動作する光変調器を得ることも可能となる。
キャパシタ構造の接合界面付近の領域で、キャリア変調が生じる部分の厚みをWとすると、最大空乏層厚(キャリア変調が引き起こされる厚み)Wは、熱平衡状態では下記数式で与えられる。
Figure 2010185966
ここでεsは、半導体層の誘電率、kはボルツマン定数、Ncはキャリア密度、niは真性キャリア濃度、eは電荷量である。例えば、Ncが1017/cm3の時、最大空乏層厚は0.1μm程度であり、キャリア密度が上昇するに従い、空乏層厚、すなわちキャリア密度の変調が生じる領域の厚みは薄くなる。
図2に図1のAA’断面図を示す。pドープ半導体8上に設けられた凹部と凸部の間隔をXとすると、Xは2W以下であることが望ましい。凹部と凸部の間隔を2W以下とすると、隣接する凹凸間のキャリア変調領域がオーバーラップするので、より高い光変調効果が得られる。ただし、隣接する凹凸形状の凹部と凸部の間隔を2W以上にした場合でも光変調効率を改善する効果を得ることは可能である。
光信号電界が感じる実効的な屈折率をneff、光信号波長をλとした時、光のフィールドサイズはλ/neffとなる。そのため、図1で示した光変調器において、pドープ半導体8表面に設けられた凹部から凸部までの高さは、λ/neff以下であることが望ましい。そうすることで、光フィールドとキャリア密度変調が行われる領域との重なりが最大となり、効率的な光位相変調を実現することができる。
次に接続路について説明する。
図3は、光変調器と光導波路とを接続する、本発明の主要な特徴部分である接続路30を示す要部断面斜視図である。図3の断面4は図1で示した光変調器に接続される部分であり、図3の断面1は光変調器の外部に設けられた光導波路に接続される部分である。そして断面1と断面4との間が本発明の接続路30によってつながれている。光導波路は断面1と同様の、矩形断面をもつシリコン細線光導波路であり、光変調器は断面4と同様のリブ導波路(図1参照)である。これらの2つの導波路を接続路30を介さないで接続した場合には、各導波路に閉じ込められる光フィールドの分布が異なっているため、光接続損失を生じる。そこで接続路30は、光導波路側端部では光導波路の断面形状と一致する断面1の形状であり、光変調器側端部では光変調器の断面形状と一致する断面4の形状になっており、さらに、断面1の形状から、断面2の形状および断面3の形状を経て、断面4の形状へと徐々に変化している。このように断面形状が変化する接続路30を用いることによって、この接続路30と光変調器との間でも、この接続路30と光導波路との間でも光損失を抑えることができる。その結果、小型で高位相かつ高速な変調度を有する光変調器の特性を損なうことなく、高い光変調効率を実現することができる。
以下に接続路30の構造について詳しく説明する。
断面1において、光導波路30は、基板3上に埋め込み酸化層2が形成され、さらにその上に矩形断面を有する第1導電型の半導体(以降すべて「pドープ半導体」とする)8で構成されている。
接続路30の内部は、pドープ半導体8の層の少なくとも一部と第2導電型の半導体(以降すべて「nドープ半導体」とする)9の層の少なくとも一部とが誘電体層11を挟んで重なり合っている。具体的には、断面1の形状から、次に断面2の形状になるように、pドープ半導体8の層に凹凸が形成され、pドープ半導体8の層の凹部と上部を覆うように誘電体層11が形成される。また、pドープ半導体8の層の下部も水平方向に広がっている。さらに断面3の形状になるように、pドープ半導体8の層の凹部と凸部の間隔が大きくなり、凹部と凸部の隙間に誘電体層11に挟まれるようにnドープ半導体9の層が形成され、さらに誘電体層11の上部にもnドープ半導体9の層が形成される。pドープ半導体8の層の下部はさらに水平方向に広がっている。そして、断面4の形状になり、これは前記した光変調器の断面形状と一致する。接続路30の内部は、断面1のpドープ半導体8の形状から、pドープ半導体8とnドープ半導体9の層、およびそれらの層に挟まれた誘電体層11が、テーパー形状または逆テーパー形状を有するように、それらの幅および/または高さが徐々に変化し、断面4のpドープ半導体8とnドープ半導体9の層、およびそれらの層に挟まれた誘電体層11へと変化している。この際に、断面2の形状から断面4の形状へ徐々に変化するように、pドープ半導体8の層の凹凸形状の凹部と凸部の間隔の幅は、光導波路側から光変調器側へ徐々に大きくなる。また、光変調器、接続路30および光変調器は、いずれも全体が酸化物クラッド7で覆われている。このような接続路30が前記した光変調器に接続されることによって、本発明の光通信システムが構成される。
図4は本発明において用いられる光変調器の他の例を示す概略図である。この例では、SOI層の表面は、光の伝播方向に対して直交する方向に凹凸形状が形成されている。この光変調器はスラブ導波路形状をしているが、内部に図1の構造とは逆の向きのリブ構造を有している。凹凸形状を有するpドープ半導体8上に薄い誘電体層11が堆積し、さらに、nドープ半導体9が堆積している。光フィールドの大きさを小さくするために、電極引出しのための左右に広がるpおよびnドープ半導体8、9の層の厚みを100nm以下としている。これにより、高濃度にドープ処理したp+ドープ半導体4およびn+ドープ半導体5の領域を光変調領域に隣接して配置することが可能となり、直列抵抗成分を低減するとともに、キャリアの蓄積、除去が高速に行われることとなり、光変調器のサイズが小さくなると共に、高速化、低電力化が実現されることとなる。p+ドープ半導体4およびn+ドープ半導体5上に電極コンタクト層6が設けられ、上記以外の部分は酸化物クラッド7で覆われている。
次に接続路30について説明する。
図5は、光変調器と光導波路とを接続する本発明の接続路30を示す要部断面斜視図である。図5の断面4は図4で示した光変調器に接続される部分であり、図5の断面1は光変調器の外部に設けられた光導波路に接続される部分である。また、断面1と断面4との間が接続路30によってつながれている。この場合も、適切な接続路30による接続が行われなければ、上述した理由のために、光接続損失を生じる。
そこで接続路30は、光導波路側端部では光導波路の断面形状と一致する断面1の形状であり、光変調器側端部では光変調器の断面形状と一致する断面4の形状になっており、さらに、断面1の形状から、断面2の形状および断面3の形状を経て、断面4の形状へと徐々に変化している。
以下に接続路30の構造について詳しく説明する。なお、光導波路の構造は、上述したとおりである。
接続路30の内部は、pドープ半導体8の層の少なくとも一部とnドープ半導体9の層の少なくとも一部が誘電体層11を挟んで重なり合っている。具体的には、断面1の形状から、次に断面2の形状になるように、pドープ半導体8の層に凹凸が形成され、pドープ半導体8の層の凹部と上部の一部を覆うように誘電体層11が形成される。さらに、誘電体層11上にはnドープ半導体9が形成されている。さらに断面3の形状になるように、pドープ半導体8の層の凹部と凸部の間隔が大きくなり、凹部と凸部の隙間に誘電体層11に挟まれるようにnドープ半導体9が形成される。また、リブ構造の基板3とは逆側において、pドープ半導体8と、nドープ半導体9の層とが互いに逆向きに水平方向へ広がっている。そして、断面4の形状になり、これは前記した光変調器の断面形状と一致する。接続路30の内部は、断面1のpドープ半導体8の形状から、pドープ半導体8とnドープ半導体9の層、およびそれらの層に挟まれた誘電体層11が、テーパー形状または逆テーパー形状を有するように、それらの幅および/または高さが徐々に変化し、断面4のpドープ半導体8とnドープ半導体9の層、およびそれらの層に挟まれた誘電体層11へと変化している。この際に、断面2の形状から断面4の形状へ徐々に変化するように、pドープ半導体8の層の凹凸形状の凹部と凸部の間隔の幅は、光導波路側から光変調器側へ徐々に大きくなる。また、光変調器、接続路30および光変調器は、いずれも全体が酸化物クラッド7で覆われている。
図6は本発明において用いられる光変調器のさらに他の例を示す概略図である。図6(a)は、光の伝播方向から見た図であり、図6(b)は、図6(a)のBB’断面を示した図であり、図6(c)は、図6(a)のCC’断面を示した図である。なお、矢印の方向が光の伝播方向である(図6(a)においては、手前から奥方向)。
この例では、SOI基板上に形成されたリブ導波路内のpドープ半導体8の表面は、光の伝播方向に対して平行に窪み(窪みの長手方向が光の伝播方向に直交している)が掘られ、凹凸形状が形成されており、その凹凸形状上のすべての部分を、薄い誘電体層11で覆っている。この薄い誘電体層11上にはnドープ半導体9が堆積している。さらにこのnドープ半導体9の上には高濃度にドープ処理されたn+ドープ半導体5が堆積している。リブ形状をした領域の両側のスラブ領域には、高濃度にドープ処理されたp+ドープ半導体4が形成されている。また、p+ドープ半導体4と、n+ドープ半導体5には、電極コンタクト層6が設けられており、さらに導波路全体を酸化物クラッド7で覆っている。
pドープ半導体8に形成された凹凸形状の凹部と凸部の間隔をYとし、キャリア密度が変調される領域の厚みをWとすると、前述の理由からやはりYは2W以下が好ましい。また、凹凸形状の周期が、光信号の群速度を遅くするように形成されるか、あるいは光信号の反射を抑制するために、非周期的に光信号電界が感じる実効的な屈折率をneff、光信号波長をλとすると、λ/neff以下の間隔となるように形成されてもよい。
次に接続路30について説明する。
図7は、光変調器と光導波路とを接続する本発明の接続路30を示す要部断面斜視図である。図7の断面4は図6で示した光変調器に接続される部分であり、図7の断面1は光変調器の外部に設けられた光導波路に接続される部分である。そして断面1と断面4との間が本発明の接続路30によってつながれている。この場合も、適切な接続路30による接続が行われなければ、上述した理由のために、光接続損失を生じる。
そこで接続路30は、光導波路側端部では光導波路の断面形状と一致する断面1の形状であり、光変調器側端部では光変調器の断面形状と一致する断面4の形状になっており、さらに、断面1の形状から、断面2の形状および断面3の形状を経て、断面4の形状へと徐々に変化している。
以下に接続路30の構造について詳しく説明する。なお、光導波路の構造は、上述したとおりである。
接続路30の内部は、pドープ半導体8の層の少なくとも一部とnドープ半導体9の層の少なくとも一部が誘電体層11を挟んで重なり合っている。具体的には、断面1の形状から、次に、断面2の形状になるように、pドープ半導体8の層上に誘電体層11が形成され、さらに誘電体層11の上層の中央部にnドープ半導体9の層が形成されている。また、pドープ半導体9の層の下部が水平方向に広がっている。次に、断面3の形状になるように、nドープ半導体9の層は、中央部から水平方向に広がっている。さらに、pドープ半導体8の層全体が、水平方向に広がっている。そして、断面4の形状になり、これは前記した光変調器の断面形状と一致する。接続路30の内部は、断面1のpドープ半導体8の形状から、pドープ半導体8とnドープ半導体9の層、およびそれらの層に挟まれた誘電体層11が、テーパー形状または逆テーパー形状を有するように、それらの幅および/または高さが徐々に変化し、断面4のpドープ半導体8とnドープ半導体9の層、およびそれらの層に挟まれた誘電体層11へと変化している。また、光変調器、接続路30および光変調器は、いずれも全体が酸化物クラッド7で覆われている。
図8、図9および図10に、本発明の接続路30において、凹凸形状を有するキャリア変調領域を有する前記した光変調器に適した形状になるように形成する方法の一例を示す。
図8(a)は、本発明の接続路30を形成するために用いるSOI基板の断面図である。このSOI基板は、基板3上に埋め込み酸化層2が積層され、さらにその上に100から1000nm(1μm)程度のシリコン層8が積層された構造からなる。光損失を低減するために、埋め込み酸化層2の厚さは1000nm(1μm)以上とした。この埋め込み酸化層2上のシリコン層8は、第1導電型を呈するように予めドーピング処理された基板を用いるか、あるいはイオン注入などで、リンまたはホウ素をシリコン表面層にドープ処理をした後、熱処理をしてもよい。図8(a)ではホウ素をドープしたと仮定し、シリコン層8をpドープ半導体とする。
次に図8(b)に示すように、pドープ半導体8上に熱処理により10から30nm程度の熱酸化層12を形成し、さらにその上に低圧CVD(Chemical Vapor Deposition)法などの製膜法によりSiNx層13を形成する。
次に図8(c)に示すように、SiNx層13をpドープ半導体8上に形成する凹凸形状の凹部と凸部の間隔に相当する間隔になるように、パターニングする。
次に図8(d)に示すように、図8(c)でパターニングされたSiNx層をマスクとして熱酸化処理を行い、マスクされていない部分のpドープ半導体8層にも熱酸化層14を形成させる。これらのプロセスは、LOCOS(local oxidation of semiconductor)プロセスと呼ばれ、CMOS加工プロセスでは一般的なプロセスであるが、100nm以下の微細加工時には、形状の制御が十分でない場合もある。したがって、LOCOSプロセスの代わりに、フォトレジストをマスクとして、反応性イオンエッチングなどの方法により、所望の表面の凹凸形状を形成することも有効である。
次にSOI基板をリン酸溶液に浸してSiNx層13と熱酸化層12、14を除去した後、図9(a)に示すように、熱処理を行い、pドープ半導体8の表面層に誘電体層11であるシリコン酸化層を形成する。誘電体層11は、シリコン酸化層、窒化シリコン層や、他のHigh−k絶縁層からなる少なくとも一層で良い。
次に図9(b)に示すように、多結晶シリコン9をCVD法あるいはスパッタリング法により、誘電体層11上の表面の凹凸形状が十分に被覆するように製膜する。この時、誘電体層11の凹凸形状に起因して、同様の凹凸形状が多結晶シリコン9上にも形成される。このような多結晶シリコン9上の凹凸形状は、光信号が伝播した時の光散乱損失の原因となるため、CMP(chemical−mechanical polishing process)により平滑化することが望ましい。また、多結晶シリコン9は、第2導電型を呈するように、製膜中にドーピング処理するか、あるいは製膜後にイオン注入法などにより、ホウ素またはリンでドープ処理する(第1導電型の半導体層とは逆のものでドープ処理する)。図9(b)ではリンでドープ処理したと仮定し、多結晶シリコン9をnドープ半導体とする。
次に図9(c)に示すように、リブ形状の導波路となるように、反応性プラズマエッチング法などにより加工する。さらに、図9(d)に示すように、pドープ半導体8およびnドープ半導体9に隣接する領域に高濃度にドープ処理したp+ドープ半導体4およびn+ドープ半導体5を形成する。
以上の方法を適宜用いれば、接続路の光導波路側端部から光変調器側端部までの接続路の成形を行うことができる。
また、光変調器は、接続路30と一体成形されるため、光変調器の成形方法は、上記の図8および図9と同様である。
本発明において用いられる光変調器における位相シフト量の光信号伝播方向の長さ依存を、第1導電型の半導体層表面に凹凸形状がある場合とない場合について調べた。凹凸形状の凹部と凸部の間隔は160nm以下とした。試験結果の一例を図10に示す。
凹部と凸部の間隔がキャリア変調される厚みと同程度の160nm程度以下の凹凸形状を形成することにより、位相シフトが大きくなっていることから、光変調効率が改善されることが分かる。また、試験結果を示していないが、凹部から凸部までの高さに関しても、高さを大きくすることにより、光変調効率が改善された。
また、本発明において用いられる光変調器の第1のシリコン半導体層表面に凹凸形状がある場合とない場合とについて、キャリア密度と光変調器の光変調の動作周波数帯域の関係を調べた。光変調の動作周波数帯域は、変調効率改善によるサイズ低減の効果と凹凸形状を設けることによる電気容量増加の影響とのトレードオフがある。凹凸形状の凹部と凸部の間隔が160nm以下であり、光信号電界が感じる実効的な屈折率をneff、光信号波長をλとした時、凹部から凸部までの高さがλ/neff以下である場合には光変調の動作周波数帯域は広くなった。
図11に示す試験結果の一例からわかるように、キャリア密度を1018/cm3程度とすることにより、光変調の動作周波数帯域が10GHz以上となり、高速動作が可能である。
また、上記に加えて、周波数帯域を改善するためには、キャリアの移動度や寿命が非常に重要である。特に、多結晶シリコン層におけるキャリアの移動度は、高速動作する上で課題として挙げられる。したがって、アニール処理による再結晶化により粒子径を大きくし、キャリア移動度を改善するか、あるいは第2導電型の半導体層に関して、エピタキシャル横方向成長(ELO)法などを用いて結晶品質を改善することが有効である。
1 真性半導体
2 埋め込み酸化層
3 基板
4 p+ドープ半導体
5 n+ドープ半導体
6 電極コンタクト層
7 酸化物クラッド
8 pドープ半導体
9 nドープ半導体
11誘電体層
12熱酸化層
13SiNx
14酸化層
30接続路

Claims (16)

  1. 第1導電型を呈するようにドープ処理された半導体層で形成された、光変調器の外部に設けられた光導波路と、光変調器とを接続する接続路であり、
    前記接続路の内部には、前記第1導電型の半導体層の少なくとも一部と第2導電型を呈するようにドープ処理された半導体層の少なくとも一部とが誘電体層を挟んで重なり合って設けられ、前記第1導電型の半導体層と、前記第2導電型の半導体層と、前記誘電体層とが、前記光変調器から前記光導波路に向かってテーパー形状または逆テーパー形状を有するように幅および/または高さが変化していることを特徴とする、接続路。
  2. 前記接続路は、光導波路側端部では前記光導波路と同一の断面形状を有し、光変調器側端部では前記光変調器と同一の断面形状を有する、請求項1に記載の接続路。
  3. 請求項1または2に記載の接続路と、第1導電型を呈するようにドープ処理された半導体層の少なくとも一部と第2導電型を呈するようにドープ処理された半導体層の少なくとも一部とが誘電体層を挟んで重なり合った光変調器とを有する光通信システムであって、
    前記光変調器は、前記第1導電型を呈する半導体層および前記第2導電型を呈する半導体層が前記誘電体層を挟んで重なり合った部分において、前記第1導電型の半導体層の表面は凹凸形状を有しており、前記凹凸形状の前記第1導電型の半導体層上に前記誘電体層が形成され、さらに前記誘電体層上に前記第2導電型の半導体層が形成された構成である、光通信システム。
  4. 前記光変調器は、前記第1導電型の半導体層の表面が有している前記凹凸形状が、光信号の伝播方向に対して、垂直な方向に形成されている、請求項3に記載の光通信システム。
  5. 前記光変調器は、前記第1導電型の半導体層の表面が有している前記凹凸形状が、光信号の伝播方向に対して、平行な方向に形成されている、請求項3に記載の光通信システム。
  6. 前記光変調器は、前記第1導電型の半導体層の表面が有している前記凹凸形状の凹部と凸部の間隔が、前記第1導電型の半導体層および前記第2導電型の半導体層のそれぞれの内部で自由キャリアが前記誘電体層の両側で蓄積、除去、または反転する領域の厚さWに対して、2W以下である、請求項3から5のいずれか1項に記載の光通信システム。
  7. 前記光変調器は、前記第1導電型の半導体層の表面が有している前記凹凸形状の凹部から凸部までの高さが、前記光変調器における光信号電界が感じる実効的な屈折率をneff、光信号波長をλとしたとき、λ/neff以下である、請求項3から6のいずれか1項に記載の光通信システム。
  8. 前記光変調器は、前記第1導電型の半導体層および前記第2導電型の半導体層が前記誘電体層を挟んで重なり合った部分を含む光信号が伝播する領域が、リブ導波路構造をしている、請求項3から7のいずれか1項に記載の光通信システム。
  9. 前記第1導電型の半導体層および前記第2導電型の半導体層が前記誘電体層を挟んで重なり合った部分を含む光信号が伝播する領域が、スラブ導波路構造をしている、請求項3から7のいずれか1項に記載の光通信システム。
  10. 第1導電型を呈するようにドープ処理された半導体層で形成された、光変調器の外部に設けられた光導波路と、光変調器とを接続する接続路の製造方法であり、
    前記接続路の内部で、前記第1導電型の半導体層の少なくとも一部と第2導電型を呈するようにドープ処理された半導体層の少なくとも一部とを誘電体層を挟んで重なり合わせ、前記第1導電型の半導体層と、前記第2導電型の半導体層と、前記誘電体層とをテーパー形状または逆テーパー形状になるように成形することを特徴とする、接続路の製造方法。
  11. 請求項1または2に記載の接続路と、第1導電型を呈するようにドープ処理された半導体層の少なくとも一部と第2導電型を呈するようにドープ処理された半導体層の少なくとも一部とが誘電体層を挟んで重なり合った光変調器とを有する光通信システムの製造方法であって、
    前記接続路の内部で、前記第1導電型の半導体層の少なくとも一部と第2導電型を呈するようにドープ処理された半導体層の少なくとも一部とを誘電体層を挟んで重なり合わせ、前記第1導電型の半導体層と、前記第2導電型の半導体層と、前記誘電体層とを、テーパー形状または逆テーパー形状になるように成形するステップと、
    前記光変調器の一部において、前記第1導電型の半導体層の表面に凹凸形状を設け、前記凹凸形状の前記第1導電型の半導体層上に前記誘電体層を形成し、さらに前記誘電体層上に前記第2導電型の半導体層を形成することにより、前記第1導電型の半導体層および前記第2導電型の半導体層を前記誘電体層を挟んで重なり合わせるステップとを含む、光通信システムの製造方法。
  12. 前記第1導電型の半導体層の表面の前記凹凸形状を、光信号の伝播方向に対して、垂直な方向に形成する、請求項11に記載の光通信システムの製造方法。
  13. 前記第1導電型の半導体層の表面の前記凹凸形状を、光信号の伝播方向に対して、平行な方向に形成する、請求項11に記載の光通信システムの製造方法。
  14. 前記第1導電型の半導体層の表面が有している前記凹凸形状の凹部と凸部の間隔を、前記第1導電型の半導体層および前記第2導電型の半導体層のそれぞれの内部で自由キャリアが前記誘電体層の両側で蓄積、除去、または反転する領域の厚さWに対して、2W以下にする、請求項11から13のいずれか1項に記載の光通信システムの製造方法。
  15. 前記第1導電型の半導体層の表面が有している前記凹凸形状の凹部から凸部までの高さを、前記光変調器における光信号電界が感じる実効的な屈折率をneff、光信号波長をλとしたとき、λ/neff以下にする、請求項11から14のいずれか1項に記載の光通信システムの製造方法。
  16. 前記接続路と前記光変調器は、一体成形で形成される、請求項11から15のいずれか1項に記載の光通信システムの製造方法。
JP2009028858A 2009-02-10 2009-02-10 光通信システムとその製造方法 Active JP5369737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009028858A JP5369737B2 (ja) 2009-02-10 2009-02-10 光通信システムとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028858A JP5369737B2 (ja) 2009-02-10 2009-02-10 光通信システムとその製造方法

Publications (2)

Publication Number Publication Date
JP2010185966A true JP2010185966A (ja) 2010-08-26
JP5369737B2 JP5369737B2 (ja) 2013-12-18

Family

ID=42766674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028858A Active JP5369737B2 (ja) 2009-02-10 2009-02-10 光通信システムとその製造方法

Country Status (1)

Country Link
JP (1) JP5369737B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042106A (ja) * 2011-08-12 2013-02-28 Samsung Electronics Co Ltd 光電集積回路基板及びその製造方法
JP2013041143A (ja) * 2011-08-17 2013-02-28 Fujitsu Ltd 光半導体装置とその製造方法
JP2014508929A (ja) * 2011-02-15 2014-04-10 ルクスマクス テクノロジー コーポレーション 完全に集積された相補性金属酸化膜半導体(cmos)フーリエ変換赤外線(ftir)分光計及びラマン分光計
JP2015526883A (ja) * 2012-06-04 2015-09-10 マイクロン テクノロジー, インク. シリコンオンインシュレータ基板上に導波路の光分離を提供する方法および構造
CN115032819A (zh) * 2022-08-15 2022-09-09 之江实验室 共封装光引擎系统及用于其的相变材料阵列的硅基调制器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169132A (ja) * 2000-12-04 2002-06-14 Toshiba Electronic Engineering Corp 電界吸収型光変調器およびその製造方法
US20030206709A1 (en) * 2002-05-01 2003-11-06 Remus Nicolaescu Method and apparatus for modulating an optical beam in an optical device
US6757091B1 (en) * 2003-03-25 2004-06-29 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
JP2006515082A (ja) * 2003-03-25 2006-05-18 シオプティカル インク. 高速シリコン・ベース電気光学変調器
JP2008066318A (ja) * 2006-09-04 2008-03-21 Nippon Telegr & Teleph Corp <Ntt> 半導体波長可変レーザ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169132A (ja) * 2000-12-04 2002-06-14 Toshiba Electronic Engineering Corp 電界吸収型光変調器およびその製造方法
US20030206709A1 (en) * 2002-05-01 2003-11-06 Remus Nicolaescu Method and apparatus for modulating an optical beam in an optical device
US6757091B1 (en) * 2003-03-25 2004-06-29 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
JP2006515082A (ja) * 2003-03-25 2006-05-18 シオプティカル インク. 高速シリコン・ベース電気光学変調器
JP2008066318A (ja) * 2006-09-04 2008-03-21 Nippon Telegr & Teleph Corp <Ntt> 半導体波長可変レーザ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014508929A (ja) * 2011-02-15 2014-04-10 ルクスマクス テクノロジー コーポレーション 完全に集積された相補性金属酸化膜半導体(cmos)フーリエ変換赤外線(ftir)分光計及びラマン分光計
JP2013042106A (ja) * 2011-08-12 2013-02-28 Samsung Electronics Co Ltd 光電集積回路基板及びその製造方法
JP2013041143A (ja) * 2011-08-17 2013-02-28 Fujitsu Ltd 光半導体装置とその製造方法
JP2015526883A (ja) * 2012-06-04 2015-09-10 マイクロン テクノロジー, インク. シリコンオンインシュレータ基板上に導波路の光分離を提供する方法および構造
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
KR101770886B1 (ko) * 2012-06-04 2017-08-23 마이크론 테크놀로지, 인크 실리콘-온-절연체 기판 상의 도파로의 광학 격리를 제공하는 방법 및 구조물
US10215921B2 (en) 2012-06-04 2019-02-26 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US10502896B2 (en) 2012-06-04 2019-12-10 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US11237327B2 (en) 2012-06-04 2022-02-01 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
CN115032819A (zh) * 2022-08-15 2022-09-09 之江实验室 共封装光引擎系统及用于其的相变材料阵列的硅基调制器

Also Published As

Publication number Publication date
JP5369737B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5321598B2 (ja) 光変調器とその製造方法
JP5429579B2 (ja) 電気光学変調器
JP6314972B2 (ja) シリコンベース電気光学変調装置
JP5321679B2 (ja) 光変調器とその製造方法
JP6187456B2 (ja) シリコンベース電気光学装置
US8873895B2 (en) Optical modulator
US10996539B2 (en) Electro-optic modulator
JP6853552B2 (ja) 電気光学装置
JP5648628B2 (ja) 光変調構造および光変調器
WO2016125772A1 (ja) 光変調器及びその製造方法
US11009726B2 (en) Electroab sorption optical modulator
US20180284559A1 (en) Electro-optic modulator
WO2019049681A1 (ja) 光変調器及びその製造方法
JP5369737B2 (ja) 光通信システムとその製造方法
WO2014156480A1 (ja) 光変調器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5369737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150