KR20020059654A

KR20020059654A - 온도보상형 발진기

Info

Publication number: KR20020059654A
Application number: KR1020027005488A
Authority: KR
Inventors: 후카야마히로유키; 사쿠라이야스히로
Original assignee: 하루타 히로시; 시티즌 도케이 가부시키가이샤
Priority date: 2000-08-31
Filing date: 2001-08-28
Publication date: 2002-07-13
Also published as: KR100817954B1; HK1052257A1; US20020180544A1; DE60142055D1; TW521485B; JP3350040B2; EP1315281A4; CN1389015A; EP1315281B1; US6731181B2; HK1052257B; EP1315281A1; CN1301588C; WO2002019514A1

Abstract

발진회로(47)의 온도를 온도검출회로(13)에 의해 검출하고, 그 출력전압에 기초하여, 제어전압발생회로(23)의 3차항전압 발생회로가 제어전압으로서 3차항전압을 발생하고, 주파수 조정회로(45)가 그 제어전압에 의해서 발진회로(47)의 발진주파수를 변화시킨다. 그 3차항전압 발생회로는 소스를 제 1 전원선(25)에 접속한 제 1 MOS 트랜지스터(37)와, 소스를 제 2 전원선(26)에 접속한 제 2 MOS 트랜지스터(35)와, 온도검출회로(13)의 출력전압에 기초하여 각각 제 1, 제 2 게이트전압을 발생하는 디지털제어전압 분할회로(31,33)를 가지며, 그 제 1, 제 2 게이트전압을 각각 제 1, 제 2 MOS 트랜지스터(37,35)의 게이트에 인가하고, 그 각 드레인을 공통접속한 접속점(44)을 제어전압의 출력단으로 한다.

Description

온도보상형 발진기{TEMPERATURE COMPENSATION OSCILLATOR}

수정진동자를 사용한 수정발진기는 주파수안정도는 다른 발진기에 비해서 보다 뛰어나지만, 근래의 이동체무선의 기준발진기로서 사용하는 경우에는, 수정진동자의 온도특성에 기인한 발진주파수의 변동이 문제가 된다. 이 문제를 해결하기 위해서, 수정진동자의 온도특성을 보상하는, 소위 온도보상형 발진기가 널리 사용되고 있다.

온도보상형 발진기중에서도 간접법이라 불리는 방식은 근래의 집적회로기술의 발전에 따라, 부품갯수의 삭감과 성능의 향상이 도모되고 있다.

간접법에 의한 온도보상형 발진기의 온도보상원리를 도 17을 사용하여 설명한다. 도 17에 있어서의 온도검출회로(91)는 온도에 의존한 온도검출전압을 발생한다. 이 전압은 고온부 저온부 분별회로(92)와 구배(句配)보정 전압발생회로(93)에 입력된다. 고온부 저온부 분별회로(92)는 입력된 전압을 저온부용 및 고온부용의 2개로 나누어, 각각 저온부 3차곡선전압발생회로(94) 및 고온부 3차곡선전압발생회로(95)에 입력시킨다.

저온부 3차곡선전압발생회로(94) 및 고온부 3차곡선전압발생회로(95), 구배보정전압발생회로(93), 표준주파수조정 전압발생회로(96)로부터 각각 출력되는 전압은 가산회로(97)에 입력되어 가산되어, 주파수 조정회로(98)에 출력된다.

주파수 조정회로(98)는 입력된 전압에 의해서 수정진동자(90)를 가진 발진회로(99)의 발진주파수를 제어한다. 또한, 표준주파수조정 전압발생회로(96)로부터 출력되는 전압에 의해, 기정의 온도에 있어서의 표준발진주파수의 조정을 한다.

3차곡선전압발생회로는 입력되는 전압을 3승한 전압을 발생할 뿐이므로, 입력전압과 출력전압의 2차원평면에 있어서, 3차곡선의 반인 제1상한의 전압밖에 발생할 수 없다.

그래서, 일련의 3차곡선전압을 얻기 위해서는, 입력전압과 출력전압을 반전시켜 3차곡선전압을 발생시키는 저온부 3차곡선전압발생회로(94)와, 통상의 동작으로 3차곡선전압을 발생시키는 고온부 3차곡선전압발생회로(95)를 사용하여, 그 각 출력전압을 가산하게 된다.

그를 위해서, 고온부 저온부 분별회로(92)와 저온부 3차곡선전압발생회로 (94) 및 고온부 3차곡선전압발생회로(95)가 필요하다.

상술한 일련의 동작에 있어서, 저온부 3차곡선전압발생회로(94) 및 고온부 3차곡선전압발생회로(95)는 주파수 조정회로(98)가 AT 커트 수정의 3차온도특성을 보상하도록 하는 전압을 발생하고, 구배보정 전압발생회로(93)는 주파수 조정회로 (98)가 AT커트수정의 1차온도특성을 보상하도록 하는 전압을 발생한다.

이들 전압을 가산회로(97)로 가산하여, 주파수 조정회로(98)에 입력함으로써, 발진회로(99)의 발진주파수가 온도에 의해 변화하는 것을 보상한다. 이렇게 해서 온도보상형 발진기의 발진주파수는 온도가 변화하여도 일정하게 유지된다.

그러나, 이러한 종래의 기술에서는, 상술한 바와 같이 AT커트수정의 온도특성을 보상하기 위해서, 온도검출회로로부터의 전압을 저온부와 고온부로 나누기 위한 고온부 저온부 분별회로, 2개의 3차곡선전압발생회로, 구배보정 전압발생회로, 및 가산회로를 필요로 하기 때문에, 회로규모가 증대함과 동시에, 이들 각 회로의 제조시의 불균일함을 보정하기 위해서, 개개에 번잡한 조정이 필요하다고 하는 문제가 있다.

그래서 본 발명은 이 문제점을 해결하여, 회로구성이 간결하고 소형화에 적합하며, 조정도 용이한 온도보상형 발진기를 제공하는 것을 목적으로 한다.

[발명의 개시]

본 발명에 의한 온도보상형 발진기는 상기의 목적을 달성하기 위해서, 발진회로와, 제어전압에 의해서 그 발진회로의 발진주파수를 변화시키는 주파수 조정회로와, 그 발진회로의 근방의 온도상태를 검출하여, 검출한 온도에 기초하여 적어도 하나의 출력전압을 발생하는 온도검출회로와, 그 온도검출회로로부터의 출력전압에 기초하여, 상기 제어전압으로서 3차항전압을 발생하는 3차항전압 발생회로를 포함하는 제어전압발생회로를 가진 온도보상형 발진기에 있어서, 상기 3차항전압 발생회로를 다음과 같이 구성한 것을 특징으로 한다.

즉, 상기 3차항전압 발생회로는 소스를 제 1 전원선에 접속한 제 1 MOS 트랜지스터와, 그 제 1 MOS 트랜지스터와 다른 도전형을 가지며, 소스를 제 2 전원선에접속한 제 2 MOS 트랜지스터와, 상기 온도검출회로의 출력전압에 기초하여 제 1 게이트전압을 발생하는 제 1 게이트전압발생회로 및 제 2 게이트전압을 발생하는 제 2 게이트전압발생회로를 가진다.

그리고, 상기 제 1 게이트전압발생회로의 제 1 게이트전압을 출력하는 출력단을 제 1 MOS 트랜지스터의 게이트에 접속하고, 상기 제 2 게이트전압발생회로의 제 2 게이트전압을 출력하는 출력단을 제 2 MOS 트랜지스터의 게이트에 접속하여, 그 제 1 MOS 트랜지스터의 드레인과 제 2 MOS 트랜지스터의 드레인을 공통접속하여 상기 제어전압의 출력단으로 한다.

상기 제 2 전원선은 제 1 전원선과 반대극성이거나 또는 접지전위이면 좋다.

또한, 상기 제어전압발생회로가 상기 3차항전압 발생회로 대신에, 상기 온도검출회로로부터의 출력전압에 기초하여 상기 제어전압으로서 2차항전압을 발생하는 2차항전압 발생회로를 포함하는 온도보상형 발진기의 경우에는, 그 2차항전압 발생회로의 구성은 상기 3차항전압 발생회로의 구성중 다음 점만을 변경하면 된다.

즉, 제 2 MOS 트랜지스터를 제 1 MOS 트랜지스터와 같은 도전형을 가진 것으로 하여, 그 소스를 제 2 전원선에 접속한다.

이 경우의 제 2 전원선은 제 1 전원선과 동극성이면 좋고, 제 1 전원선과 같아도 좋다.

이들 온도보상형 발진기에 있어서, 상기 제어전압의 출력단을, 100키로옴 이상의 저항치를 가진 저항소자를 통해 적어도 하나의 임의 전압원에 접속하여도 좋다.

상기 3차항전압 발생회로를 포함하는 제어전압발생회로를 가진 온도보상형 발진기의 경우, 상기 제어전압의 출력단을, 제 1 저항소자를 통해 상기 제 1 전원선 또는 그것과 동극성의 전원선에 접속함과 동시에, 제 2 저항소자를 통해 상기 제 2 전원선 또는 그것과 동극성의 전원선에 접속하면 좋다.

그 제 1 저항소자와 제 2 저항소자로서, 저항치에 대한 온도계수가 다른 것을 사용할 수도 있다.

또한, 상기 제 1 저항소자와 제 2 저항소자로서, 그 저항치에 대한 온도계수의 조합이 다른 저항소자의 조를 복수 설치함과 동시에, 그 복수의 저항소자의 조중의 어느 하나를 선택적으로 전환하여 사용하는 전환수단을 설치하면 좋다.

상기 어느 온도보상형 발진기에 있어서도, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나를, 상기 온도검출회로의 출력전압과 임의의 참조전압과의 차에 기초하여 상기 제 1 또는 제 2 게이트전압을 발생하는 회로로 하면 좋다.

혹은, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나를, 발생하는 게이트전압을 외부데이터에 기초하여 제어가능한 회로로 할 수도 있다. 또한, 그 외부데이터를 기억하는 메모리회로를 설치하여, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나를, 그 메모리회로에 기억된 데이터에 기초하여, 발생하는 게이트전압을 제어가능한 회로로 할 수도 있다.

상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나를, 상기 온도검출회로의 출력전압과 상기 임의의 참조전압과의 전압차를 분할하는 전압분할회로로 하여도 좋다. 상기 임의의 참조전압은 상기 제 1 전원선 또는 제 2 전원선의 전압이어도 좋다.

상기 3차항전압 발생회로를 포함하는 제어전압발생회로를 가진 온도보상형 발진기의 경우, 그 제어전압발생회로는, 상기 3차항전압 발생회로가 발생하는 3차항전압을 제 1 제어전압으로서 출력하고, 또한 상기 온도검출회로의 출력전압에 기초하여 1차항전압을 발생하는 1차항전압 발생회로를 가지며, 해당 회로가 발생하는 1차항전압을 제 2 제어전압으로서 출력하도록 하고, 상기 주파수 조정회로는 그 제 1 제어전압과 제 2 제어전압에 의해 상기 발진회로의 발진주파수를 제어하는 회로로 하면 좋다.

상기 1차항전압 발생회로는 연산증폭회로이더라도 좋다. 그리고, 외부로부터의 데이터를 기억하여, 그 기억한 디지털 데이터에 의해서 그 연산증폭회로의 증폭율과 오프셋입력전압을 제어하는 메모리회로를 설치하면 좋다.

또한, 상기 온도검출회로는 온도구배가 다른 2개의 온도 센서를 가지며, 그 2개의 온도 센서의 출력전압의 차를 임의의 비율로 분할하여 온도검출전압으로서 출력하는 회로이더라도 좋다.

상기 주파수 조정회로는 발진회로의 부하용량을 구성하고, 상기 제어전압에 의해서 그 용량치가 변화하는 MIS형 가변용량 콘덴서 등의 전압가변용량소자를 갖도록 하면 좋다. 그 경우, 상술의 제 1 제어전압을 상기 전압가변용량의 한쪽 전극에 인가하고, 상기 제 2 제어전압을 다른쪽의 전극에 인가하면 좋다.

혹은, 그 전압가변용량소자를, 상기 제 1 제어전압이 인가되는 제 1 전압가변용량소자와, 상기 제 2 제어전압이 인가되는 제 2 전압가변용량소자를 병렬로 접속하여 구성할 수도 있다.

또한, 상기 제어전압발생회로에 있어서의 제 1 및 제 2 MOS 트랜지스터의 각 소스는 각각 드레인전류를 제한하기 위한 저항소자를 통해 상기 제 1 또는 제 2 전원선에 접속하면 좋다.

그 저항소자를 디지털제어가변저항회로로 하고, 기억된 디지털 데이터에 기초하여 그 디지털제어가변저항회로의 저항치를 제어가능한 메모리회로를 설치하도록 하여도 좋다. 그 메모리회로는 시리얼입출력선을 통해 외부에서 디지털 데이터의 기억과 읽어내기를 제어가능하면 좋다.

상술한 온도검출회로로서는 온도와 출력전압이 비례관계가 되는 것, 또는 반비례의 관계가 되는 것, 복수의 온도구배를 선택할 수 있는 것 등, 여러가지 온도 센서와 회로구성인 것을 사용할 수 있다.

또한, 상기 각 온도보상형 발진기의 사용온도범위 중 미리 설정한 온도범위를 제 2 온도영역으로 하고, 그보다 저온측의 온도범위를 제 1 온도영역, 상기 제 2 온도영역을 넘는 고온측의 온도범위를 제 3 온도영역으로 하였을 때, 다음과 같이 하는 것이 바람직하다.

상술한 제 1 게이트전압발생회로는 적어도 상기 제 3 온도영역에서 온도의 변화에 대하여 제 1 게이트전압이 직선적으로 변화하는 영역을 가지며, 제 2 게이트전압발생회로는 적어도 상기 제 1 온도영역에서 온도의 변화에 대하여 제 2 게이트전압이 직선적으로 변화하는 영역을 갖도록 한다.

본 발명은 수정진동자를 사용한 수정발진기의 온도특성을 보상한 온도보상형 발진기에 관한 것이다.

도 1은 본 발명에 의한 온도보상형 발진기의 제 1 실시형태의 구성을 나타낸 블록회로도이다.

도 2는 도 1에 있어서의 온도검출회로(13)의 구체적인 구성예를 나타낸 회로도이다.

도 3은 도 1에 있어서의 외부제어전압입력회로(17)의 구체적인 구성예를 나타낸 블록회로도이다.

도 4는 도 1에 있어서의 디지털제어전압 분할회로(31,33)의 구체적인 구성예를 나타낸 블록회로도이다.

도 5는 본 발명의 제 1 실시형태에 있어서의 온도와 제 1, 제 2 제어전압과의 관계를 나타낸 선도이다.

도 6은 마찬가지로 온도와 제 1 제어전압과 제 2 제어전압과의 차와의 관계를 나타낸 선도이다.

도 7은 마찬가지로 그 전압의 차와 주파수변화율과의 관계를 나타낸 선도이다.

도 8은 마찬가지로 온도와 주파수변화율과의 관계를 나타낸 선도이다.

도 9는 본 발명에 사용하는 온도검출회로의 다른 구성예를 나타낸 회로도이다.

도 10은 마찬가지로 온도검출회로의 또 다른 구성예를 나타낸 블록회로도이다.

도 11은 도 1에 있어서의 제 1 제어전압을 발생하는 회로의 다른 구성예를나타낸 회로도이다.

도 12는 마찬가지로 제 1 제어전압을 발생하는 회로의 또 다른 구성예를 나타낸 회로도이다.

도 13은 도 1에 있어서의 발진회로와 일부 변경한 주파수 조정회로를 나타낸 회로도이다.

도 14는 본 발명에 사용하는 외부제어전압입력회로의 다른 예를 나타낸 블록회로도이다.

도 15는 본 발명에 의한 온도보상형 발진기의 제 2 실시형태를 나타낸 블록회로도이다.

도 16은 마찬가지로 그 제어전압발생회로에 의해서 발생하는 온도와 제 1 제어전압과의 관계를 나타낸 선도이다.

도 17은 종래의 온도보상형 발진기의 구성예를 나타낸 블록도이다.

[발명을 실시하기 위한 최량의 형태]

본 발명을 보다 상세히 설명하기 위해서, 첨부의 도면을 사용하여 본 발명의 바람직한 실시형태를 설명한다.

[제 1 실시형태의 구성: 도 1에서 도 4]

도 1은 본 발명에 의한 온도보상형 발진기의 제 1 실시형태의 구성을 나타낸 블록회로도이다. 이 온도보상형 발진기는 전원(11)과, 입력단자(12)와, 제어전압발생회로(23)와, 온도검출회로(13)와, 외부제어전압입력회로(17)와, 주파수 조정회로(45)와, 발진회로(47)와, 메모리회로(19)에 의해 구성된다.

제어전압발생회로(23)는 도 1에 나타낸 바와 같이, 연산증폭회로(29)와, P채널 MOS 트랜지스터(37)와, N채널 MOS 트랜지스터(35)와, 제 1 저항소자(39)와, 제 2 저항소자(43)와, 제 3 저항소자(22)와, 제 4 저항소자(20)와, 제 1, 제 2 게이트전압발생회로를 구성하는 디지털제어전압 분할회로(31,33)와, 디지털제어가변저항회로(21)와, 저항소자(27)에 의해 구성된다.

특히, P채널 MOS 트랜지스터(37)와 N채널 MOS 트랜지스터(35)와 디지털제어전압 분할회로(31,33)는 3차항전압 발생회로를 구성하고 있다.

주파수 조정회로(45)는 MIS형 가변용량 콘덴서(41,54), 저항소자(52, 53,59)와, 용량소자(55,57,58)에 의해서 구성된다. 그리고, 발진회로(47)는 압전진동자인 수정진동자(49)와, 인버터(51)와, 귀환저항소자(50)에 의해 구성된다. MIS형 가변용량 콘덴서(41,54)는 각각 발진회로(47)의 부하용량을 구성하는 용량소자로서, 제어전압에 의해서 그 용량치가 변화하는 전압가변용량소자이다.

온도검출회로(13)는 도 2에 나타낸 바와 같이, 전원(100)과, P채널 MOS 트랜지스터(105)와, 저항소자(119,106)와, 연산증폭회로(111) 등에 의해서 구성된다. 그 상세한 구성은 후술한다.

이 온도검출회로(13)의 전원(100)은 제어전압발생회로(23)의 전원(11)과 공통으로 할 필요는 없고, 실제의 집적회로(IC)에서는 전원전압을 회로별로 최적화하기 위해서, 개별의 레귤레이터로부터 공급하는 것이 일반적이다. 구체적으로는, 도 1에 나타낸 전원(11)을 레귤레이터로 구성하고, 도 2에 나타낸 온도검출회로 (13)의 전원(100), 외부제어전압입력회로(17)의 전원[후술하는 도 3에 나타내는 전원(130)], 및 발진회로(47)의 전원도, 각각 별도로 준비한 레귤레이터로 구성한다.

그 때문에, 이 실시형태에서는 도면이 번잡해지는 것을 피하기 위해서, 도 1의 온도검출회로(13)는 전원을 포함한 회로로서 나타내고 있다. 후술하는 외부제어전압입력회로(17)도 마찬가지이다.

외부제어전압입력회로(17)는 도 3에 나타낸 바와 같이, 전원(130)과, 연산증폭회로(137,147)와, 디지털제어가변저항회로(141)와, 디지털제어전압 분할회로 (139) 등에 의해서 구성된다. 그 상세한 구성은 후술한다.

메모리회로(19)는 비휘발성메모리로 구성한다. 혹은, 기입이 1번만 가능한 원타임 메모리나, 읽어내기 전용메모리인 마스크 ROM 등으로 구성할 수도 있다.

도 1에 나타낸 제어전압발생회로(23)에 있어서, 디지털제어전압 분할회로 (31,33)는 그 양 끝단에 인가되는 전압의 차를 디지털신호로 임의로 분할하여 출력하는 회로이다.

예를 들어, 도 4에 나타낸 바와 같이, 전압입력단자 A, B 사이에 복수의 저항소자 R1∼Rn을 직렬로 접속하고, 그 각 접속점과 전압출력단자 C와의 사이에 각각 스위치소자(SW1∼SWn)을 접속하여, 메모리회로(19)로부터의 디지털신호에 의해서 그 스위치소자(SW1∼SWn)의 1개 또는 복수개를 선택적으로 온으로 함으로써, 전압입력단자 A, B 사이에 인가되는 전압을 임의로 분할한 전압을 전압출력단자 C에 출력한다.

그리고, 도 1에 나타낸, 한쪽의 디지털제어전압 분할회로(31)의 양 끝단(도 4에 있어서의 전압입력단자 A, B)는 각각 제어전압발생회로(23)의 전원(11)의 양극단자에 접속된 양전원선(25)(그 전압을 참조전압으로 한다) 과, 온도검출회로(13)의 출력전압선(15)에 접속하고 있다. 다른쪽의 디지털제어전압 분할회로(33)의 양 끝단(도 4에 있어서의 전압입력단자 A, B)는 각각 온도검출회로(13)의 출력전압선 (15)과, 전원(11)의 음극단자와 어스로 접속된 접지전원선(또는 음전원선)(26)에 접속하고 있다.

또, 디지털제어전압 분할회로(31,33)에 인가하는 참조전압은 반드시 양전원선(25) 및 접지전원선(26)의 전압이 아니어도 좋고, 임의의 전원으로부터의 전압을 이용할 수 있다.

또한, 이 실시형태에서는, 디지털제어전압 분할회로(31,33)가 제 1, 제 2 게이트전압발생회로이고, 온도검출회로(13)의 출력전압과 참조전압과의 차에 기초하여, 그 각 전압차를 분할하여 제 1, 제 2 게이트전압을 발생하지만, 이것에 한정되는 것은 아니다.

그리고, 디지털제어전압 분할회로(31)의 분할전압출력은 도 4의 전압출력단자 C에 접속되는 신호선(36)을 통해서, 제 1 게이트전압으로서 P채널 MOS 트랜지스터(37)의 게이트(G1)에 입력되고, 디지털제어전압 분할회로(33)의 분할전압출력은 마찬가지의 신호선(30)을 통해서 제 2 게이트전압으로서 N채널 MOS 트랜지스터(35)의 게이트(G2)에 입력된다.

이 디지털제어전압 분할회로(31)에 의해서 제 1 게이트전압발생회로를, 디지털제어전압 분할회로(33)에 의해서 제 2 게이트전압발생회로를 구성하고 있다.

또한, P채널 MOS 트랜지스터(37)의 소스(S1)는 제 3 저항소자(22)를 통해 제어전압발생회로(23)의 양전원선(25)에 접속하고, N채널 MOS 트랜지스터(35)의 소스 (S2)는 제 4 저항소자(20)를 통해 제어전압발생회로(23)의 접지전원선(26)에 접속하고 있다.

또한, P채널 MOS 트랜지스터(37)의 드레인(D1)은 제 1 저항소자(39)를 통해 양전원선(25)에 접속하고, N채널 MOS 트랜지스터(35)의 드레인(D2)은 제 2 저항소자(43)를 통해 접지전원선(26)에 접속하고 있다. 그 P채널 MOS 트랜지스터(37)의 드레인(D1)과, N채널 MOS 트랜지스터(35)의 드레인(D2)은 서로 접속하여, 드레인접속점(44)을 형성하고 있다.

이 실시형태에서는 양전원선(25)이 제 1 전위의 제 1 전원선, 접지전원선 (26)이 제 1 전원선과 반대극성 또는 접지전위의 제 2 전원선으로 되어 있다. 따라서, 제 2 전원선이 전원(11)의 음극단자에 접속되어 있지만 접지되어 있지 않은 음전원선이 되는 경우도 있다.

도 1에 있어서, 제어전압발생회로(23)의 드레인접속점(44)으로부터 출력되는 제 1 제어전압(Vo1)을 신호선(46)을 통해서, 연산증폭회로(29)로부터 출력되는 제 2 제어전압(Vo2)을 신호선(48)을 통해서, 각각 주파수 조정회로(45)에 입력하고 있다.

도 2에 나타낸 온도검출회로(13)에 있어서, P채널 MOS 트랜지스터(105)의 게이트(G3)는 저항소자(101)를 통해 온도검출회로(13)의 양전원선(103)에 접속됨과 동시에, 저항소자(115)를 통해 접지전원선(121)에도 접속되고 있다. 그 양전원선 (103)은 전원(100)의 양극단자에, 접지전원선(121)은 전원(100)의 음극단자와 어스에 각각 접속되어 있다.

그리고, P채널 MOS 트랜지스터(105)의 소스(S3)는 저항소자(106)를 통해 온도검출회로(13)의 양전원선(103)에, 드레인(D3)은 저항소자(119)를 통해 접지전원선(121)에 각각 접속된다.

그 저항소자(119)와 P채널 MOS 트랜지스터(105)의 드레인(D3)과의 접속점 (120)의 출력전압은 저항소자(107)를 통해 연산증폭회로(111)의 음입력단자에 입력되고, 그 연산증폭회로(111)의 음입력단자는 저항소자(109)를 통해 자기(自己)의 출력단자에 접속하고 있다. 또한, 이 연산증폭회로(111)의 양입력단자는 저항소자 (124)를 통해 양전원선(103)에, 저항소자(123)를 통해 접지전원선(121)에 각각 접속하여, 오프셋전압을 입력한다.

이 연산증폭회로(111)의 출력전압이 온도검출전압이며, 도 1에 나타낸 온도검출회로(13)의 출력전압으로서, 신호선(15)을 통해서 상술한 바와 같이 디지털제어전압 분할회로(31과 33)에 입력됨과 동시에, 저항소자(27)를 통해 연산증폭회로 (29)의 음입력단자에도 입력된다. 그 연산증폭회로(29)의 음입력단자는 디지털제어가변저항회로(21)를 통해 자기의 출력단자(28)에 접속하고 있다.

도 2에 나타낸 온도검출회로(13)에서는, 저항소자(101)와 (115)에 의해서, P채널 MOS 트랜지스터(105)에 대한 게이트전압발생부를 구성하고 있다. 또한, 양전원선(103)이 제 1 전원선, 접지전원선(121)이 제 1 전원선과 반대극성 또는 접지전위의 제 2 전원선이 되고 있다.

저항소자(106)의 양 끝단에 발생하는 전압은 P채널 MOS 트랜지스터(105)의게이트(G3)와 소스(S3)와의 사이의 전압(소위 게이트전압)에 대하여 역의 극성으로 인가되기 때문에, P채널 MOS 트랜지스터(105)의 드레인전류를 감소시키는 작용을 가진다. 이 작용은 P채널 MOS 트랜지스터(105)의 드레인전류(소스전류도 동일)가 증가할수록 현저해지기 때문에, P채널 MOS 트랜지스터(105)의 드레인전류에 대하여 일종의 부귀환적 작용을 미치고, 온도에 대한 P채널 MOS 트랜지스터(105)의 드레인전류의 직선성을 개선할 뿐만 아니라, 그 제조의 불균일의 영향도 억제하는 효과가 있다.

이 실시형태에서는, 연산증폭회로(111)의 출력전압을 온도검출회로(13)의 온도검출전압으로서 출력하고 있지만, 그에 한정되는 것이 아니라, 예를 들면, 저항소자(119)와 P채널 MOS 트랜지스터(105)의 드레인(D3)과의 접속점(120)에 발생하는 전압을, 그대로 온도검출회로(13)의 온도검출전압으로서 출력하도록 하여도 좋다.

도 3에 나타낸 외부제어전압입력회로(17)에 있어서, 외부전압은 입력단자 (12)로부터 저항소자(131)를 통해 연산증폭회로(137)의 음입력단자에 입력되고, 그 연산증폭회로(137)의 음입력단자는 디지털제어가변저항회로(141)를 통해 자기의 출력단자에 접속하고 있다.

또한, 이 연산증폭회로(137)의 양입력단자는 저항소자(133)를 통해 이 외부제어전압입력회로(17)의 양전원선(132)에 접속함과 동시에, 저항소자(135)를 통해 접지전원선(138)에도 접속하여, 오프셋전압을 입력한다.

이 연산증폭회로(137)의 출력은 저항소자(143)를 통해 연산증폭회로(147)의 음입력단자에 입력하고, 그 연산증폭회로(147)의 음입력단자는 저항소자(145)를 통해 자기의 출력단자에 접속하고 있다. 이 연산증폭회로(147)의 출력이 외부제어전압입력회로(17)의 출력이 되고, 신호선(16)을 통해서 도 1에 나타낸 제어전압발생회로(23)의 연산증폭회로(29)의 양입력단자에 오프셋전압으로서 입력한다.

이 실시형태에서는, 도 3에 나타낸 저항소자(133,135)에 의해서 연산증폭회로(137)의 오프셋전압발생부를 구성하고 있다.

외부전압은 그 제품의 사양에 따라서 그 전압범위가 정해져 있으며, 그 정해진 전압범위의 외부전압을 그대로 연산증폭회로(29)의 오프셋전압으로서 입력하면, 제어전압발생회로(23)가 요구하는 전압치와의 정합성이 나쁘고, 원하는 주파수변화를 얻을 수 없다. 그 때문에, 일반적으로는 이 외부전압의 변화범위를 압축하여, 필요하면 적당한 오프셋을 부가한다. 이 압축의 비율의 조정과 오프셋의 부가를, 외부제어전압입력회로(17)로 행하고 있다. 그 상세한 동작원리는 후술한다.

상술한 디지털제어전압 분할회로(31,33)와 같은 기능을 가진 디지털제어전압 분할회로(139)의 양 끝단은 외부제어전압입력회로(17)의 양전원선(132)과 접지전원선(138)과 접속하고 있으며, 그 디지털제어전압 분할회로(139)의 분할전압출력은 신호선(140)을 통해서 연산증폭회로(147)의 양입력단자에 오프셋전압으로서 입력한다.

이 실시형태에서는 이 연산증폭회로(147)에의 오프셋입력전압을 디지털제어전압 분할회로(139)의 분할전압출력에 의해 조정하고 있다.

도 1에 나타낸 주파수 조정회로(45)는 제어전압발생회로(23)의 제 1 제어전압(Vo1)을, 신호선(46)과 저항소자(52)를 통해서 MIS형 가변용량 콘덴서(41)의 한쪽 전극인 게이트측 전극에 입력함과 동시에, 신호선(46)과 저항소자(53)를 통해서 MIS형 가변용량 콘덴서(54)의 게이트측 전극에도 입력하고 있다.

또한, 제어전압발생회로(23)의 제 2 제어전압(Vo2)을 신호선(48)과 저항소자 (59)를 통해서 MIS형 가변용량 콘덴서(41과 54)의 각각 또 한쪽의 전극인 기판측 전극에 입력하고 있다.

MIS형 가변용량 콘덴서(41과 54)의 각 게이트측 전극은 각각 용량소자(58 또는 57)를 통해 발진회로(47)에 접속하고, 각 기판측 전극은 용량소자(55)를 통해 어스(접지전원선에 접속)되어 있다.

발진회로(47)는 인버터(51)의 입력단자와 출력단자의 사이에 저항소자(50)와 수정진동자(49)를 병렬로 접속한 수정발진회로이고, 그 수정진동자(49)의 양 끝단을 주파수 조정회로(45)의 용량소자(58)와 (57)에 각각 접속하고 있다.

메모리회로(19)는 디지털 데이터의 기억과 읽어내기를 제어하는 시리얼입출력선(18)과, 각각 디지털 데이터를 출력하는 3개의 패러렐 출력선(14a,14b,14c)를 접속하고 있다.

[제 1 실시형태의 작용: 도 1에서 도 8]

다음에, 지금까지 설명한 도 1에서 도 4에 덧붙여, 도 5에서 도 8을 참조하여 상술한 온도보상형 발진기의 작용에 대하여 설명한다.

도 1에 있어서, 온도검출회로(13)는 발진회로(47)의 온도를 검출하여, 온도에 의존한 전압을 제어전압발생회로(23)로 출력한다.

그래서 먼저, 그 제어전압발생회로(23)에 의한 상술한 제 1 제어전압(Vo1)의발생동작원리를 설명한다.

온도검출회로(13)에 있어서, 도 2에 나타낸 P채널 MOS 트랜지스터(105)의 게이트(G3)에는 드레인(D3)에 전류를 흐르게 하기 위해서, 이 온도검출회로(13)의 전원(100)에 의한 양전원선(103)과 접지전원선(121)과의 사이의 전원전압을 저항소자 (101과 115)에 의해서 분할한 전압이 입력되고 있다. 그리고, 온도가 저온에서 고온으로 변화해 가면, P채널 MOS 트랜지스터(105)의 드레인전류가 증가하고, 저항소자(119)와 드레인(D3)과의 접속점(120)의 전압이 직선적으로 상승한다.

이 접속점(120)의 전압은 저항소자(107)를 통해 연산증폭회로(111)의 음입력단자에 입력되어 있기 때문에, 연산증폭회로(111)의 동작은 반전증폭이 되고, 그 출력전압은 온도의 상승과 함께 직선적으로 하강해 간다.

연산증폭회로(111)의 양입력단자에는 온도검출회로(13)의 전원전압을 저항소자(124와 123)로 분할한 전압이 오프셋전압으로서 입력되어 있다.

또, P채널 MOS 트랜지스터(105)의 소스(S3)와 양전원선(103)과의 사이에 접속한 저항소자(106)를 디지털제어가변저항회로로 치환하여, 완성체로 하고 나서 메모리회로(19)에 기억된 디지털 데이터에 의해, P채널 MOS 트랜지스터(105)의 드레인전류의 제어를 하도록 하는 것도 가능하다.

도 1에 나타낸 메모리회로(19)는 외부로부터 시리얼입출력선(18)을 통해, 디지털 데이터의 기억과 읽어 내기를 제어하여, 페러렐출력선(14a∼14c)을 통해 제어용의 디지털 데이터를, 제어전압발생회로(23)의 디지털제어가변저항회로(21) 및 디지털제어전압 분할회로(31,33)에 출력한다.

상술한 바와 같이, 온도검출회로(13)의 출력전압은 온도의 상승과 함께 직선적으로 하강해 가고, 온도검출회로(13)의 출력전압과 제어전압발생회로(23)의 접지전원선(26)의 전압(0V)과의 전압차는 작아지게 된다.

이 전압차는 디지털제어전압 분할회로(33)에 의해 원하는 값으로 분할되어, N채널 MOS 트랜지스터(35)의 게이트(G2)에 게이트입력전압으로서 입력된다. 더욱, 온도가 저온상태로부터 상승하여, 도 5에 나타낸 온도 T1에 도달하여, 이 게이트입력전압이 N채널 MOS 트랜지스터(35)의 경계치전압 이하가 되면, 그 소스(S2)와 드레인(D2)의 사이에 흐르고 있는 전류가 차단된다. 그 온도 T1에 도달하기까지의 온도범위가 제 1 온도영역(TA1)이고, 이 영역에서는 N채널 MOS 트랜지스터(35)는 ON상태이지만, P채널 MOS 트랜지스터(37)는 OFF상태에 있다.

한편, 온도의 상승과 함께, 온도검출회로(13)의 출력전압과 제어전압발생회로(23)의 양전원선(25)의 전압과의 전압차는 반대로 직선적으로 커져 간다.

이 전압차는 디지털제어전압 분할회로(31)에 의해 원하는 값으로 분할되어 P채널 MOS 트랜지스터(37)의 게이트(G1)에 게이트입력전압으로서 입력된다. 그리고, 도 5에 나타내는 온도 T2에 달하여, 이 게이트입력전압이 P채널 MOS 트랜지스터(37)의 경계치전압을 넘으면, 그 소스(S1)와 드레인(D1)의 사이에 전류가 흐르기 시작한다.

온도 T2가 온도 T1보다 높고, 또한 이 온도 T1과 온도 T2의 값이 원하는 값이 되도록, 디지털제어전압 분할회로(31,33)의 전압분할비율을 메모리회로(19)에 기억된 디지털 데이터에 의해 설정한다.

이 온도 T1은 AT커트수정진동자의 저온부측의 극대점(-10도∼0도)부근에, 온도 T2는 AT커트수정진동자의 고온부측의 극소점(60도∼70도) 부근으로 정한다. 이 온도 T1로부터 온도 T2 사이의 온도범위가 제 2 온도영역 TA2이고, 이 영역에서는 P채널 MOS 트랜지스터(37)와 N채널 MOS 트랜지스터(35)는 함께 OFF 상태가 된다. AT커트수정진동자에 있어서, 상기의 극대점과 극소점의 사이의 온도영역에서는, 그 주파수가 거의 직선적으로 변화하기 때문에, 이 제 2 온도영역 TA2에서는 상술한 제 2 제어전압(Vo2)의 변화만으로, 발진회로(47)의 발진주파수에 대한 온도보상을 한다.

제 1 저항소자(39) 및 제 2 저항소자(43)의 저항치는 어느 것이나 100키로옴 (KΩ)이상으로 설정하는 것이 좋다. 이 저항치가 100KΩ보다 작으면, 제어전압발생회로(23)의 소비전류가 증대할 뿐만 아니라, P채널 MOS 트랜지스터(37)와 N채널 MOS 트랜지스터(35)의 ON상태에서의 등가저항에 대한 영향을 무시할 수 없게 되어, 제 1 제어전압(Vo1)의 최고온부와 최저온부의 부분에서 전압의 포화가 발생하여, 드레인접속점(44)에 발생하는 전압곡선이 비뚤어져, AT커트수정진동자의 온도특성을 충분히 보상할 수 있는 원하는 전압곡선을 얻을 수 없게 된다.

도 5에 있어서의 온도가 T1에 도달하기까지의 사이(제 1 온도영역 TA1)는 P채널 MOS 트랜지스터(37)의 소스(S1)와 드레인(D1)의 사이에 흐르는 전류는 차단되고 있기 때문에, 제 2 저항소자(43)를 흐르는 전류는 N채널 MOS 트랜지스터(35)의 소스(S2)와 드레인(D2)의 사이에 흐르는 전류에 비해서 매우 작다. 그 때문에, 제어전압발생회로(23)의 양전원선(25)으로부터 제 1 저항소자(39)에 흘러 들어오는전류는 N채널 MOS 트랜지스터(35)의 소스(S2)와 드레인(D2)의 사이에 흐르는 전류에 거의 같아진다.

P채널 MOS 트랜지스터(37)의 드레인(D1)과 N채널 MOS 트랜지스터(35)의 드레인(D2)의 접속점(44)에 발생하는 제 1 제어전압(Vo1)은 제어전압발생회로(23)의 양전원선(25)의 전압으로부터 제 1 저항소자(39)의 양 끝단에 발생하는 전압을 뺀 전압이 되기 때문에, 온도에 대한 제 1 제어전압(Vo1)의 변화는 N채널 MOS 트랜지스터(35)의 게이트전압과 드레인전류의 관계에 의한, 소위 자승칙에 따른 위쪽으로 볼록한 곡선이 된다.

도 5에 있어서의 온도가 T1로부터 T2의 사이는 제 2 온도영역 TA2이고, N채널 MOS 트랜지스터(35)와 P채널 MOS 트랜지스터(37)는 차단상태에 있으며, 어느 것이나 소스와 드레인 사이에 전류는 흐르지 않기 때문에, 접속점(44)에 발생하는 제 1 제어전압(Vo1)은 제 1 저항소자(39)와 제 2 저항소자(43)의 저항비로, 전원(11)에 의한 전원전압을 분할한 값이 된다.

예를 들면, 제 1 저항소자(39)와 제 2 저항소자(43)의 저항치를 같이해 두면, 제 1 제어전압(Vo1)의 값은 전원전압의 반의 값이 된다.

또한, 온도가 상승하여 도 5에 있어서의 T2를 넘으면, 제 3 온도영역 TA3이 되고, N채널 MOS 트랜지스터(35)는 차단상태인 채로, P채널 MOS 트랜지스터(37)가 ON 상태가 된다. 그 때문에, 제 1 저항소자(39)를 흐르는 전류는, P채널 MOS 트랜지스터(37)의 소스(S1)와 드레인(D1)의 사이에 흐르는 전류에 비해서 매우 작아져서, 제 2 저항소자(43)를 통해 접지전원선(26)에 흘러 들어오는 전류는 P채널 MOS트랜지스터(37)의 소스(S1)와 드레인(D1)의 사이에 흐르는 전류는 거의 같아진다.

그 때문에, 드레인접속점(44)에 발생하는 제 1 제어전압(Vo1)은 제 2 저항소자(43)의 양 끝단에 발생하는 전압이 되기 때문에, 온도에 대한 제 1 제어전압(Vo1)의 변화는 P채널 MOS 트랜지스터의 게이트전압과 드레인전류의 관계에 의한, 소위 자승칙에 따른 아래쪽으로 볼록한 곡선이 된다.

따라서, 온도변화에 대한 드레인접속점(44)에 발생하는 제 1 제어전압(Vo1)의 변화의 모양은 도 5의 선도에 나타내는 곡선(60)과 같아진다. 이 도면에 있어서, 온도를 가로축에 제어전압을 세로축에 취하고 있다.

이 곡선(60)의 온도 T1미만의 범위(제 1 온도영역 TA1)는 곡선부분(67)에, 온도 T1로부터 온도 T2의 범위(제 2 온도영역 TA2)는 곡선부분(65)에, 온도 T2를 넘는 범위(제 3 온도영역 TA3)는 곡선부분(61)에 각각 대응하여 3차항전압이 된다. 또, 직선(63)은 후술하는 제 2 제어전압(Vo2)인 1차항전압을 나타내고 있다.

제 1 제어전압(Vo1)의 변화는 곡선(60)으로 나타내는 바와 같이, 원리적으로는, MOS 트랜지스터의 자승칙으로 발생시키게 되지만, 온도에 대하여 연속적인 3차곡선에 근사한 곡선이 되어, 저온부와 고온부로 나누어 발생시킬 필요는 없다.

그래서, 온도 T1과 온도 T2의 값을 적정히 고르면, 실제의 3차곡선에 대한 오차는 10mV이하가 되고, AT커트수정의 3차온도특성을 충분히 보상하는 것이 가능하다.

또, 도 1에 나타낸 제 1 게이트전압발생회로인 디지털제어전압 분압회로(31)는 P채널 MOS 트랜지스터(37)의 게이트(G1)에 출력하는 제 1 게이트전압을, 적어도제 3 온도영역 TA3에 있어서는 온도의 변화에 대하여 직선적으로 변화시킨다. 또한, 제 2 게이트전압발생회로인 디지털제어전압분압회로(33)는 N채널 MOS 트랜지스터(35)의 게이트(G2)에 출력하는 제 2 게이트전압을, 적어도 제 1 온도영역 TA1에 있어서는 온도의 변화에 대하여 직선적으로 변화시킨다.

또한, 도 1에 있어서의 제 3 저항소자(22)는 온도검출회로(13)의 도 2에 나타낸 P채널 MOS 트랜지스터(105)의 소스(S3)에 접속된, 저항소자(106)에 대하여 설명한 작용과 같은 작용을 하며, P채널 MOS 트랜지스터(37)의 드레인 전류를 제한하는 부귀환적인 효과를 가져온다. 그 때문에, 제 3 저항소자(22)의 저항치를 조절함으로써, P채널 MOS 트랜지스터(37)의 드레인전류에 의해 발생하는 제 1 저항소자 (39)의 양 끝단의 전압의 온도에 대한 변화율을 제어할 수 있다. 그에 따라, MOS 트랜지스터(37,35)의 특성에 불균일이 있어도, AT커트수정의 3차 온도특성에 대한 보상근사오차를 보다 작게 하도록 조정할 수 있다.

제 4 저항소자(20)도, N채널 MOS 트랜지스터(35)의 드레인전류에 대하여, 상술한 제 3 저항소자(22)와 같은 작용을 한다.

또한, 이들 제 3 저항소자(22) 및 제 4 저항소자(20)를 디지털제어가변저항회로로 치환하여, 완성체로 하고 나서 메모리회로(19)에 기억된 디지털 데이터에 의해, 상술한 조정을 하는 것도 가능하다. 이 경우에는, 온도보상을 하는 최고온도로, 발진회로(47)의 발진주파수가 원하는 값이 되도록 제 3 저항소자(22)의 저항치를 조정하여, 온도보상을 하는 최저온도로, 발진회로(47)의 발진주파수가 원하는 값이 되도록 제 4 저항소자(20)의 저항치를 조정한다.

저항소자(20,22)를 사용하지 않아도 온도보상은 가능하지만, 제 1 제어전압 (Vo1)의 곡선형상을 상술한 온도 T1과 T2만으로 정하게 되고, 개개의 수정진동자의 온도특성의 불균일을 충분히 흡수하는 것은 곤란해진다.

이 실시형태에서는 온도검출회로(13)를 하나만 사용하여, 그 출력전압을 디지털제어전압 분할회로(31,33)에 입력하는 예를 설명하였지만, 디지털제어전압 분할회로(31)와 (33)에 개개의 온도검출회로의 출력전압을 입력하도록 하여도 같은 효과를 얻을 수 있다.

이어서, 제어전압발생회로(23)에 의한 제 2 제어전압(Vo2)의 발생동작원리를 설명한다.

온도가 저온에서 고온으로 변화해 가면, 온도검출회로(13)의 출력전압은 상술한 설명과 같이 직선적으로 하강해 간다. 그 온도검출회로(13)의 출력전압은 저항소자(27)를 통해 연산증폭회로(29)의 음입력단자에 입력되기 때문에, 연산증폭회로(29)의 동작은 반전증폭이 되고, 그 출력전압은 온도의 상승과 함께 직선적으로 증가해 간다. 따라서, 연산증폭회로(29)의 출력단자(28)에 발생하는 제 2 제어전압(Vo2)은 온도와 함께 직선적으로 상승해 간다.

이 때의 직선적 변화의 구배는 연산증폭회로(29)의 증폭율에 의존하지만, 연산증폭회로(29)의 증폭율은 연산증폭회로(29)의 음입력단자와 출력단자와 사이에 삽입되어 있는 디지털제어가변저항회로(21)의 저항치와, 저항소자(27)의 저항치의 비로 결정된다. 그 때문에, 제 2 제어전압(Vo2)의 온도변화에 대한 구배를 바꾸기 위해서는, 메모리회로(19)에 기억되어 있는 디지털 데이터에 의해서, 디지털제어가변저항회로(21)의 저항치를 변화시키면 좋다.

온도에 대한 연산증폭회로(29)의 출력단자(28)에 발생하는 제 2 제어전압 (Vo2)의 변화의 모양은 온도를 가로축에, 제어전압을 세로축에 취한 도 5의 선도에 있어서, 직선(63)으로 나타내는 1차항전압이 된다.

이어서, 주파수 조정회로(45)에 의한 상술한 제 1 제어전압(Vo1)과 제 2 제어전압(Vo2)의 가산작용에 대하여 설명한다.

제 1 제어전압(Vo1)은 주파수 조정회로(45)의 MIS형 가변용량 콘덴서(41)의 한쪽 전극인 게이트측 전극에, 고주파전류가 흘러나가는 것을 저지하기 위한 저항소자(52)를 통해 입력됨과 동시에, MIS형 가변용량 콘덴서(54)의 게이트측 전극에도 마찬가지로 저항소자(53)를 통해 입력된다.

제 2 제어전압(Vo2)은 MIS형 가변용량 콘덴서(41,54)의 또 한쪽의 전극인 기판측 전극에, 고주파전류가 흘러나가는 것을 저지하기 위한 저항소자(59)를 통해 입력된다.

용량소자(57,58)는 발진회로(47)의 인버터측의 직류전압을 차단하기 위해서 삽입하고, 용량소자(55)는 직류분만을 차단하고, MIS형 가변용량 콘덴서(41,54)를 고주파적으로 접지하기 위한 것이다.

이와 같이, 제 1 제어전압(Vo1)은 MIS형 가변용량 콘덴서(41,54)의 게이트측 전극에 입력하고, 제 2 제어전압(Vo2)은 기판측 전극에 입력하고 있기 때문에, MIS형 가변용량 콘덴서(41,54)에 인가되는 전압은 제 1 제어전압(Vo1)으로부터 제 2 제어전압(Vo2)을 뺀 전압이 된다. 따라서, 제 2 제어전압(Vo2)의 구배는 제 1 제어전압(Vo1)에 대하여 역방향의 효과를 가지므로, 도 5에 나타낸 정구배를 가지는 제 2 제어전압(Vo2)의 직선(63)은 제 1 제어전압(Vo1)의 곡선(60)에 대하여 부구배로서 작용한다.

온도에 대한 MIS형 가변용량 콘덴서(41,54)의 양(兩) 극에 인가되는 전압의 차[제 1 제어전압(Vo1)-제 2 제어전압(Vo2)]의 변화의 모양은 도 6에 온도를 가로축에 취하고, 제어전압의 차를 세로축에 취하여 나타내는 선도에 나타낸 곡선(71)과 같아진다. 그 형상으로부터도 알 수 있는 것처럼, 이 곡선(71)은 3차곡선에 음의 구배를 가진 1차 직선을 가한 곡선에 근사한 곡선이 되어 있다.

이렇게 특별한 가산회로를 필요로 하지 않고, 온도에 대하여 3차 곡선에 근사한 제 1 제어전압(Vo1)과, 온도에 대하여 직선구배를 가진 제 2제어전압(Vo2)을 용이하게 가산할 수 있다.

다음에, 오프셋전압조정의 동작원리를 설명한다.

도 1에 있어서의 외부제어전압입력회로(17)의 도 3에 나타낸 연산증폭회로 (147)의 출력은 제어전압발생회로(23)의 연산증폭회로(29)의 양입력단자에 오프셋전압로서 입력하고 있다. 그 연산증폭회로(29)의 출력전압은 오프셋입력전압에 응답하여 변화하기 때문에, 연산증폭회로(147)의 출력전압에 응답하여 연산증폭회로 (29)의 출력전압이 변화한다.

연산증폭회로(29)의 출력전압은 제 2 제어전압(Vo2)이기 때문에, 결과적으로 연산증폭회로(147)의 출력전압에 응답하여 제 2 제어전압(Vo2)이 변화하게 된다.

그 연산증폭회로(147)의 출력전압은 그 음입력단자의 입력전압과 양입력단자의 입력전압(오프셋전압)의 쌍방에 응답하여 변화한다. 즉, 이 연산증폭회로(147)의 출력전압은 연산증폭회로(137)의 출력전압과, 디지털제어전압 분할회로(139)의 분할전압출력의 쌍방에 응답하여 변화한다.

연산증폭회로(137)의 출력전압도, 그 음입력단자의 입력전압과 양입력단자의 입력전압(오프셋입력전압)의 쌍방에 응답하여 변화한다. 그러나, 오프셋입력전압은 저항소자(133과 135)에 의해서 전원(130)에 의한 전원전압을 분할한 일정한 전압이기 때문에, 연산증폭회로(137)의 출력전압은 입력단자(12)로부터의 외부입력전압만큼 의존하여 변화한다. 이 연산증폭회로(137)의 오프셋입력전압은 외부입력전압에 의해 변화하는 연산증폭회로(137)의 출력전압에 오프셋을 부가하는 작용을 한다.

결론적으로, 제 2 제어전압(Vo2)은 입력단자(12)로부터의 외부입력전압, 및 디지털제어전압 분할회로(139)의 분할전압출력의 쌍방에 의해서 변화한다.

그래서, 디지털제어전압 분할회로(139)의 분할전압출력을, 메모리회로(19)에 기억된 디지털 데이터에 의해 제어함으로써 제 2 제어전압(Vo2)을 변화시켜, 제조시에 온도보상형 발진기의 표준발진주파수를 조정할 수 있다.

고객은 온도보상형 발진기를 사용할 때에, AFC입력전압이라고 하는 외부입력전압을 입력단자(12)에 입력하여, 온도보상형 발진기의 발진주파수를 원하는 값으로 조정한다. 이 때, 메모리회로(19)에 기억된 디지털 데이터에 의해, 디지털제어가변저항회로(141)의 저항치를 제어하여, 연산증폭회로(137)의 증폭율을 변화시킴으로써, 외부입력전압의 변화범위의 압축의 비율을 설정할 수 있다.

도 3에 나타낸 외부제어전압입력회로(17)의 입력단자(12)에 입력되는 외부입력전압은 연산증폭회로(137,147)의 2개의 연산증폭회로에서 2회 반전증폭되어, 외부입력전압과 연산증폭회로(147)의 출력전압과 제 2 제어전압(Vo2)은 같은 방향으로 변화한다.

외부입력전압과 제 2 제어전압(Vo2)의 변화방향을 역으로 하는 경우는 외부제어전압입력회로(17)를 구성하는 연산증폭회로를 홀수개로 하면 좋다. 연산증폭회로의 개수를 짝수개로 할 것인지, 홀수개로 할 것인지는, 외부입력전압의 변화방향과 발진주파수의 변화방향의 정역을 조정할 때에 선택한다.

이어서, 주파수 조정회로(45)의 동작원리를 설명한다.

주파수 조정회로(45)를 구성하는, MIS형 가변용량 콘덴서(41,54)는 발진회로 (47)를 구성하는 수정진동자의 부하용량으로서 작용하기 때문에, MIS형 가변용량 콘덴서(41,54)의 용량치가 변화하면 발진주파수가 변화한다.

MIS형 가변용량 콘덴서(41,54)는 그 양 극에 인가된 제어전압의 차에 의해 용량치가 변화하기 때문에, 결과적으로, MIS형 가변용량 콘덴서(41,54)의 양쪽 극에 인가된 전압의 차에 의해서, 발진회로(47)의 발진주파수를 제어할 수 있다.

MIS형 가변용량 콘덴서(41,54)의 양쪽 극에 인가되는 전압의 차와 발진주파수의 변화의 모양은 전압의 차를 가로축에, 주파수변화율을 세로축에 취한 도 7의 선도에 곡선(73)으로 나타낸 바와 같아진다. 이 도면으로부터 알 수 있는 바와 같이, MIS형 가변용량 콘덴서(41,54)의 양쪽 극에 인가되는 전압의 차의 양방향에의 증대에 대하여, 발진주파수는 감소하고, 발진주파수의 변화율의 부호가 양으로부터음으로 향한다.

또, 이 실시형태에서는, MIS형 가변용량 콘덴서(41,54)가 N형 실리콘 기판상에 설치된 경우를 예로 들고 있기 때문에, 상술한 바와 같은 변화방향이 되지만, MIS형 가변용량 콘덴서(41,54)가 P형 실리콘 기판상에 설치된 경우에는 역방향의 변화가 된다.

즉, MIS형 가변용량 콘덴서(41,54)의 양쪽 극에 인가되는 전압의 차의 정방향에의 증대에 대하여, 발진주파수는 증가하고, 발진주파수의 변화율의 부호가 음으로부터 양으로 향한다.

도 3에 있어서의 입력단자(12)에 입력되는 외부입력전압과 연산증폭회로 (147)의 출력전압과 제 2 제어전압(Vo2)의 관계의 설명에서 서술한 바와 같이, 외부입력전압과 연산증폭회로(147)의 출력전압과 제 2 제어전압(Vo2)은 같은 방향으로 변화한다. 그리고, 그 전압상승은 MIS형 가변용량 콘덴서(41,54)에 대해서는, 그 양쪽 극에 인가되는 전압의 차를 내리는 방향으로 작용하기 때문에, 외부입력전압과 온도보상형 발진기의 발진주파수는 비례적으로 변화한다.

도 7에 나타낸 곡선(73)의 중간부는 거의 직선으로 되어 있기 때문에, 이 범위의 전압의 차로 주파수조정을 하면, MIS형 가변용량 콘덴서(41,54)의 양쪽 극에 인가되는 전압의 차와 발진주파수의 변화율은 거의 직선관계가 된다.

따라서, 온도에 대하여 도 6의 곡선(71)으로 나타낸 바와 같은 전압의 차를 인가하면, 그 온도에 대한 주파수변화율의 모양은 도 8에 온도를 가로축에 주파수변화율을 세로축에 취하여 나타낸 선도의 곡선(75)과 같아진다.

이 곡선의 형상은 온도축에 대하여 AT커트수정진동자의 온도에 대한 주파수변화율특성의 반대가 되고 있기 때문에, AT커트수정진동자의 온도특성을 보상할 수 있다.

[제 1 실시형태의 변경예: 도 9에서 도 14]

여기서, 상술한 제 1 실시형태의 일부를 변경하는 실시형태에 대하여 설명한다.

제 1 실시형태에서는, 온도검출회로(13)는 P채널 MOS 트랜지스터를 사용하여, 온도와 출력전압의 관계가 반비례관계에 있는 것을 사용하였으나, N채널 MOS 트랜지스터를 사용하여도 마찬가지의 효과를 얻을 수 있다.

예를 들면, 도 9에 그 회로예를 나타낸다. 이 온도검출회로(13')는 P채널 MOS 트랜지스터(105) 대신에 N채널 MOS 트랜지스터(125)를 사용하는 것 외에는, 도 2에 나타낸 온도검출회로(13)와 동일한 회로구성이고, 도 2와 대응하는 소자에 동일한 부호를 붙이고 있다.

이 온도검출회로(13')에 있어서, N채널 MOS 트랜지스터(125)의 게이트(G4)는 전원(100)의 양전원선(103)과 접지전원선(121)의 사이에 직렬로 접속된 저항소자 (115)와 (101)의 접속점에 접속되어 있다. 소스(S4)는 저항소자(106)를 통해 접지전원선(121)에, 드레인(D4)은 저항소자(119)를 통해 양전원선(103)에 각각 접속하고, 저항소자(119)와 N채널 MOS 트랜지스터(125)의 드레인(D4)의 접속점(120)의 출력전압이, 저항소자(107)를 통해 연산증폭회로(111)의 음입력단자에 입력된다. 그 밖의 구성 및 작용은 도 2에 나타낸 온도검출회로(13)와 마찬가지이므로, 그 설명을 생략한다. 그리고, 연산증폭회로(111)의 출력전압이 이 온도검출회로(13')의 출력이고, 온도와 그 출력전압의 관계가 비례관계가 된다.

또한, 도 1에 있어서의 온도검출회로(13)와 연산증폭회로(29)에 의해서 제 2 제어전압(Vo2)을 발생시키는 대신에, 도 10에 나타낸 바와 같이, 온도구배가 다른 2개의 온도 센서(155,157)를 가진 온도검출회로(154)를 사용할 수도 있다.

이 온도검출회로(154)는 2개의 온도 센서(155,157)의 출력전압의 차를 전압분할회로(159)로 임의의 비율로 분할하고, 2개의 온도 센서(155,157)의 온도구배의 사이의 임의의 온도구배를 고를 수 있도록 한다. 이 전압분할회로(159)의 출력전압을 제 2 제어신호(Vo2)로서 사용한다. 전압분할회로(159)의 분할비율은 메모리회로(19)로부터의 디지털신호에 의해서 변경이 가능하다.

또한, 도 1에 있어서의 제 1 저항소자(39)와 제 2 저항소자(43) 대신에, 도 11에 나타낸 바와 같은, 각각 저항치에 대한 온도계수가 다른 저항소자(213)와 저항소자(215)를 사용하여도 같은 효과를 얻을 수 있다.

즉, 상술한 제 2 온도영역(도 5에 있어서의 온도영역 TA2)에서는, 제 1 제어전압(Vo1)은 저항소자(213)와 저항소자(215)로 제어전압발생회로(23)의 전원전압을 분할한 값이기 때문에, 저항소자(213)와 저항소자(215)의 저항치의 온도계수가 다르면, 제 1 제어전압(Vo1)은 온도의 변화에 대하여 직선적으로 변화한다. 이 때, 온도구배를 변화시키기 위해서는, 이들 2개의 저항소자의 각각의 저항치의 온도계수의 조합이 다른 저항소자의 조를 복수 준비하여, 스위치로 전환하도록 하면 좋다.

도 11에 나타낸 예에서는, 각각 저항치의 온도계수의 조합이 다른 3조의 저항소자(213,215)와, (219,221)와, (225,227)중의 어느 하나를, 전환 수단인 3개의 스위치(211,217,223)의 ON/OFF에 의해 선택적으로 바꾸어 사용한다. 이들 스위치 (211,217,223)의 ON/OFF제어를 메모리회로로부터의 디지털신호로 하는 것도 가능하다.

전환 수단으로서, 이 스위치(211,217,223) 대신에 스위칭 트랜지스터를 사용하는 경우에는, 도 12에 나타낸 바와 같이, 양전원선(25)과 각 저항소자 (213,219,225)와의 사이에 스위칭 트랜지스터(231,233,235)를 삽입하고, 접지전원선(26)과 각 저항소자(215,221,227)와의 사이에 스위칭 트랜지스터(232,234,236)를 삽입하면 좋다. 이에 따라, 스위칭 트랜지스터의 ON 저항을 작게 할 수 있다.

또한, 이 경우, 각 스위칭 트랜지스터(231∼236)의 제어전압을 레귤레이터회로에서 공급함으로써, 스위칭 트랜지스터의 ON 저항이 전원전압변동에 의해서 변동하는 것을 방지할 수 있다.

또한, 도 1에 나타낸 주파수 조정회로(45) 대신에, 도 13에 나타낸 주파수 조정회로(45')를 사용하여도 좋다. 이 도 13에 있어서, 도 1의 주파수 조정회로 (45)와 같은 부분에는 동일한 부호를 부여하고 있다.

도 13에 나타낸 주파수 조정회로(45')내에는, MIS형 가변용량 콘덴서(41,54)와 용량소자(58,57)의 각 직렬 회로에 각각 병렬로, 제 2 MIS형 가변용량 콘덴서 (151,153)와 용량소자(152,154)의 각 직렬 회로를 설치하고 있다.

이 경우, 제 1 제어전압(Vo1)은 도 1에 나타낸 제 1 실시형태의 경우와 마찬가지로, 신호선(46)과 저항소자(52) 또는 (53)을 통해 MIS형 가변용량 콘덴서(41, 54)의 각 게이트측 전극에 인가하지만, 제 2 제어전압(Vo2)은 신호선(48) 및 저항소자(156) 또는 (157)을 통해 제 2 MIS형 가변용량 콘덴서(151,153)의 각 게이트측전극에 인가한다. 이렇게 하여도, 상술한 제 1 실시예의 경우와 같은 결과를 얻을 수 있다.

또한, 제조시의 온도보상형 발진기의 표준발진주파수의 조정, 및 AFC 입력전압이라고 하는 외부입력전압에 의한 온도보상형 발진기의 주파수의 조정에 관해서는, 도 14에 나타낸 것과 같은, 일종의 저항회로망에 의해서도 같은 효과를 얻을 수 있다.

도 14에 있어서, 메모리회로(19)로부터의 디지털신호로 제어되는 디지털제어전압 분할회로(251)는 입력단자(12)로부터의 외부입력전압을 분할하여, 메모리회로 (19)로부터의 디지털신호로 제어되는 디지털제어전압 분할회로(253)의 한쪽 단자에 가한다. 또한, 메모리회로(19)로부터의 디지털신호로 제어되는 디지털제어전압 분할회로(255)는 정전압원(250)의 출력전압을 분할하여 디지털제어전압 분할회로 (253)의 다른쪽의 단자에 가한다.

그리고, 디지털제어전압 분할회로(253)의 출력선(256)에 출력되는 분할전압을 제 2 제어전압(Vo2)으로서 사용하지만, 이 전압은 입력단자(12)로부터의 외부입력전압 및 디지털제어전압 분할회로(255)로부터의 분할전압의 쌍방에 의해 변화한다. 또한, 이 분할전압의 출력은 디지털제어전압 분할회로(253)의 분할비에 의해, 입력단자(12)로부터의 외부입력전압 및 디지털제어전압 분할회로(255)로부터의 분할전압에 대한 의존성이 변화한다.

[제 2 실시형태: 도 15 및 도 16]

다음에, 본 발명에 의한 온도보상형 발진기의 제 2 실시형태에 대하여, 도 15 및 도 16 등을 참조하여 설명한다.

도 15는 그 온도보상형 발진기의 구성을 나타낸 블록회로도이고, 도 1에 나타낸 제 1 실시형태와 대응하는 요소에는 동일한 부호를 붙여, 그들의 설명은 생략하거나 간단히 한다.

이 도 15에 나타낸 온도보상형 발진기의 구성요소는 새롭게 온도검출회로 (201)를 가하고 있는 점과, 도 1에 있어서의 연산증폭회로(29), 저항소자(27), 및 디지털제어가변저항회로(21) 대신에, 디지털제어전압 분할회로(205,207)를 설치한 점을 제외하고, 거의 도 1의 구성요소와 동일하다.

제어전압발생회로(23')는 도 1에 있어서의 P채널 MOS 트랜지스터(37)를 N채널 MOS 트랜지스터(38)로 치환하고 있는 점과, 디지털제어전압 분할회로(33)의 양 끝단이, 새롭게 설치한 온도검출회로(201)의 출력전압선(203)과 제어전압발생회로 (23')의 접지전원선(26)에 각각 접속하고 있는 점과, 상술한 바와 같이 연산증폭회로(29) 등의 대신에, 연산증폭회로(29)와 같은 작용을 하는 디지털제어전압 분할회로(205)와 (207)를 설치한 점을 제외하고, 도 1에 나타낸 제어전압발생회로(23)의 회로구성과 동일하다.

주파수 조정회로(45) 및 발진회로(47)의 회로구성 및 그 기능은 제 1의 실시형태와 동일하기 때문에 그 설명은 생략한다.

온도검출회로(13)의 회로구성 및 그 기능은 제 1 실시형태에 있어서의 도 2에 나타낸 온도검출회로(13)의 회로구성과 동일하다.

온도검출회로(201)는 도 9에 나타낸 온도검출회로(13')와 마찬가지로, N채널 MOS 트랜지스터(125)와, 저항소자(119,106)와, 연산증폭회로(111) 등에 의해서 구성된다.

외부제어전압입력회로(17)의 회로구성 및 그 기능은 제 1 실시형태에 있어서의 도 3에 나타낸 외부제어전압입력회로(17)와 동일하기 때문에, 그 설명은 생략한다. 메모리회로(19)의 구성도 제 1 실시형태와 동일하다.

제어전압발생회로(23')에 있어서, 디지털제어전압 분할회로(31)의 접속은 도 1에 나타낸 제 1 실시형태와 완전히 같기 때문에 설명은 생략한다. 디지털제어전압분할회로(33)의 양 끝단은 상술한 바와 같이 온도검출회로(201)의 출력전압선 (203)과 제어전압발생회로(23')의 접지전원선(26)에 접속하고 있다.

디지털제어전압 분할회로(31)의 분할전압출력은 게이트전압으로서 N채널 MOS 트랜지스터(38)의 게이트(G5)에 입력되고, 디지털제어전압 분할회로(33)의 분할전압출력은 게이트전압으로서 N채널 MOS 트랜지스터(35)의 게이트(G2)에 입력된다.

이 실시형태에 있어서도, 디지털제어전압 분할회로(31)에 의해서 제 1 게이트전압발생회로를, 디지털제어전압 분할회로(33)에 의해서 제 2 게이트전압발생회로를 구성하고 있다.

N채널 MOS 트랜지스터(38)의 소스(S5)는 제 3 저항소자(22)를 통해 접지전원선(26)에 접속하고, N채널 MOS 트랜지스터(35)의 소스(S2)는 제 4 저항소자(20)를통해 접지전원선(26)에 접속하고 있다.

N채널 MOS 트랜지스터(35,38)의 각 드레인(D2)와 (D5)는 공통접속되고, 그 드레인접속점(44)은 제 1 저항소자(39)를 통해 양전원선(25)에 접속함과 동시에, 제 2 저항소자(43)를 통해 접지전원선(26)에도 접속하고 있다.

이 실시형태에서는 제 1 MOS 트랜지스터를 구성하는 N채널 MOS 트랜지스터 (38), 제 2 MOS 트랜지스터를 구성하는 N채널 MOS 트랜지스터(35), 디지털제어전압 분할회로(31,33)에 의해서 2차항전압 발생회로를 구성한다. 또한, 이 실시형태에서는, 도 1에 나타낸 제 1 실시형태의 경우와 달리, 접지전원선(26)이 제 1 전원선이다. 그리고, 양 트랜지스터(38,35)의 소스측을 모두 제 1 전원선인 접지전원선 (26)에 접속하고 있지만, 같은 극성의 전원선이면, 한쪽을 다른 전원선(제 2 전원선)에 접속하여도 좋다.

이 제어전압발생회로(23')의 드레인접속점(44)으로부터 출력되는 제 1 제어전압(Vo1), 및 디지털제어전압 분할회로(205)로부터 출력되는 분할전압에 의한 제 2 제어전압(Vo2)은 각각 신호선(46,48)을 통해서 주파수 조정회로(45)에 입력한다.

이어서, 이 제 2 실시형태의 온도보상형 발진기의 동작에 대하여 설명한다.

도 15에 있어서, 온도검출회로(13)는 발진회로(47)의 온도를 검출하여, 그 온도에 의존한 전압을 제어전압발생회로(23')에 출력한다. 온도검출회로(201)도 발진회로(47)의 온도를 검출하여, 그 온도에 의존한 전압을 제어전압발생회로(23')에 출력한다.

우선, 제일 먼저 제 1 제어전압(Vo1)의 발생동작원리를 설명한다.

온도검출회로(13)의 동작은 제 1 실시형태와 같기 때문에, 그 설명은 생략한다. 온도검출회로(201)는 도 9에 나타낸 온도검출회로(13')와 마찬가지로 구성되어 있고, 그 N채널 MOS 트랜지스터(125)의 게이트(G4)에는, 드레인(D4)에 전류를 흐르게 하기 위해서, 전원(100)에 의한 전원전압을 저항소자(115)와 (101)로 분할한 전압이 입력되어 있고, 온도가 저온에서 고온으로 변화해 가면, N채널 MOS 트랜지스터(125)의 드레인(D4)의 전류가 증가하고, 저항소자(119)와 N채널 MOS 트랜지스터(125)의 드레인(D4)과의 접속점(120)의 전압이 직선적으로 하강한다.

접속점(120)의 전압은 저항소자(107)를 통해 연산증폭회로(111)의 음입력단자에 입력되어 있기 때문에, 연산증폭회로(111)의 동작은 반전증폭이 되고, 출력전압은 온도의 상승과 함께 직선적으로 상승해 간다. 즉, 온도와 출력전압은 비례관계가 된다.

이 연산증폭회로(111)의 양입력단자에는, 전원전압을 저항소자(123)와 (124)로 분할한 전압이 오프셋전압으로서 입력된다.

저항소자(106)를 디지털제어가변저항회로로 치환하여, 완성체로 하고 나서 메모리회로(19)에 기억된 디지털 데이터에 의해, N채널 MOS 트랜지스터(125)의 드레인전류의 제어를 하는 것도 가능하다.

메모리회로(19)의 동작은 제 1 실시형태와 같기 때문에, 그 설명은 생략한다.

상술한 바와 같이, 도 15에 나타낸 온도검출회로(13)의 출력전압은 온도의 상승과 함께 직선적으로 하강해가고, 온도검출회로(201)의 출력전압은 온도의 상승과 함께 직선적으로 상승해 간다.

온도의 변화에 대한 N채널 MOS 트랜지스터(35), 및 N채널 MOS 트랜지스터 (38)의 기본동작원리는 제 1 실시형태에서 설명한 것과 동일하기 때문에, 제 1 실시형태에서 설명한 바와 같이, 온도영역을 저온측에서 차례로 구분하는 제 1 온도영역, 제 2 온도영역, 제 3 온도영역이라고 하는 온도영역구분을 사용하여 설명한다.

저온측의 제 1 온도영역에서는 N채널 MOS 트랜지스터(35)가 ON, N채널 MOS 트랜지스터(38)가 OFF, 중간의 제 2 온도영역에서는, N채널 MOS 트랜지스터(35,38)가 함께 OFF, 고온측의 제 3 온도영역에서는, N채널 MOS 트랜지스터(35)가 OFF, N채널 MOS 트랜지스터(38)가 ON이 된다.

그 때의 온도에 대한 드레인접속점(44)에 발생하는 제 1 제어전압(Vo1)의 변화의 모양은 도 16에 온도를 가로축에 취하고 제어전압을 세로축에 취하여 나타내는 선도의 곡선(277)과 같아진다.

이 곡선(277)의 온도 T1미만의 범위(온도영역 TA1)은 곡선부분(271)에, 온도 T1로부터 온도 T2의 범위(온도영역 TA2)는 곡선부분(273)에, 온도 T2를 넘는 범위(온도영역 TA3)은 곡선부분(275)에 각각 대응하여 2차항전압이 된다.

이 제 1 제어전압(Vo1)의 변화는 곡선(277)으로 나타낸 바와 같이, 원리적으로는 MOS 트랜지스터의 자승칙으로 발생시킨 것이기 때문에, 온도에 대하여 연속적인 2차 곡선이 되어, 저온부와 고온부로 나누어 발생시킬 필요는 없다.

온도 T1과 온도 T2의 값을 적정히 고르면, 음차형 진동자의 2차온도특성을정확히 보상하는 것이 가능하다.

이 경우에도, 도 15에 나타낸 제 1 게이트전압발생회로인 디지털제어전압분압회로(31)는 N채널 MOS 트랜지스터(38)의 게이트(G5)에 출력하는 제 1 게이트전압을, 적어도 제 3 온도영역 TA3에 있어서는 온도의 변화에 대하여 직선적으로 변화시킨다. 또한, 제 2 게이트전압발생회로인 디지털제어전압분압회로(33)는 N채널 MOS 트랜지스터(35)의 게이트(G2)에 출력하는 제 2 게이트전압을, 적어도 제 1 온도영역 TA1에 있어서는 온도의 변화에 대하여 직선적으로 변화시킨다.

제 3 저항소자(22)와 제 4 저항소자(20)의 동작은, 제 1 실시형태와 완전히 같기 때문에 설명은 생략한다.

이 제 2 실시형태에서는, 음차형 진동자의 2차 온도특성을 보상하기 위해서, 제 1 실시형태에서 설명한 바와 같이, AT커트수정의 3차 온도특성의 구배보정을 하기 위해서 제 2 제어전압(Vo2)에 온도구배를 부여할 필요는 없다.

오프셋전압조정의 동작원리 및 주파수 조정회로(45)의 동작원리는 제 1 실시형태와 같기 때문에 설명은 생략한다.

이상 설명한 바와 같이, 본 발명에 의한 온도보상형 발진기는 고온부 저온부 분별회로 및 저온부 3차곡선전압발생회로와 고온부 3차곡선전압발생회로와 같은, 복잡하고 또한 조정이 곤란한 회로를 필요로 하지 않고, P채널 MOS 트랜지스터와 N채널 MOS 트랜지스터의 전기 특성만으로, 일련의 3차근사곡선형상의 제어전압을 발생할 수 있다.

또한, 3차근사곡선과 구배보정을 하는 1차직선의 가산을, 가산회로를 사용하지 않고 할 수 있기 때문에, 회로구성이 매우 간단해져, 반도체집적회로에의 집적도 용이하고, 또한 반도체집적회로 칩의 면적을 대폭 축소할 수 있으며, 생산수율의 향상과 가격의 저감에 큰 효과가 있다.

또한, 2차곡선의 온도특성을 가진 온도보상발진기에 대해서도, 3차곡선의 보상의 경우와 같은 효과를 발휘하는 것이다.

Claims

발진회로와,

제어전압에 의해서 상기 발진회로의 발진주파수를 변화시키는 주파수 조정회로와,

상기 발진회로의 근방의 온도를 검출하여, 그 검출한 온도에 기초하여 적어도 하나의 출력전압을 발생하는 온도검출회로와,

해당 온도검출회로로부터의 출력전압에 기초하여, 상기 제어전압으로서 3차항전압을 발생하는 3차항전압 발생회로를 포함하는 제어전압발생회로를 가진 온도보상형 발진기로서,

상기 3차항전압 발생회로가,

소스를 제 1 전원선에 접속한 제 1 MOS 트랜지스터와,

그 제 1 MOS 트랜지스터와 다른 도전형을 가지며, 소스를 제 2 전원선에 접속한 제 2 MOS 트랜지스터와,

상기 온도검출회로의 출력전압에 기초하여 제 1 게이트전압을 발생하는 제 1 게이트전압발생회로와,

상기 온도검출회로의 출력전압에 기초하여 제 2 게이트전압을 발생하는 제 2 게이트전압발생회로를 가지며,

상기 제 1 게이트전압발생회로의 상기 제 1 게이트전압을 출력하는 출력단을 상기 제 1 MOS 트랜지스터의 게이트에 접속하고,

상기 제 2 게이트전압발생회로의 상기 제 2 게이트전압을 출력하는 출력단을 상기 제 2 MOS 트랜지스터의 게이트에 접속하여,

상기 제 1 MOS 트랜지스터의 드레인과 상기 제 2 MOS 트랜지스터의 드레인을 공통접속하여 상기 제어전압의 출력단으로 한 것을 특징으로 하는 온도보상형 발진기.
발진회로와,

제어전압에 의해서 상기 발진회로의 발진주파수를 변화시키는 주파수 조정회로와,

상기 발진회로근방의 온도를 검출하여, 그 검출한 온도에 기초하여 적어도 하나의 출력전압을 발생하는 온도검출회로와,

해당 온도검출회로로부터의 출력전압에 기초하여, 상기 제어전압으로서 2차항전압을 발생하는 2차항전압 발생회로를 포함하는 제어전압발생회로를 가진 온도보상형 발진기로서,

상기 2차항전압 발생회로가,

소스를 제 1 전원선에 접속한 제 1 MOS 트랜지스터와,

상기 제 1 MOS 트랜지스터와 동일한 도전형을 가지며, 소스를 제 2 전원선에 접속한 제 2 MOS 트랜지스터와,

상기 온도검출회로의 출력전압에 기초하여 제 1 게이트전압을 발생하는 제 1 게이트전압발생회로와,

상기 온도검출회로의 출력전압에 기초하여 제 2 게이트전압을 발생하는 제 2 게이트전압발생회로를 가지며,

상기 제 1 게이트전압발생회로의 상기 제 1 게이트전압을 출력하는 출력단을 상기 제 1 MOS 트랜지스터의 게이트에 접속하고,

상기 제 2 게이트전압발생회로의 상기 제 2 게이트전압을 출력하는 출력단은 상기 제 2 MOS 트랜지스터의 게이트에 접속하며,

상기 제 1 MOS 트랜지스터의 드레인과 상기 제 2 MOS 트랜지스터의 드레인을 공통접속하여 상기 제어전압의 출력단으로 한 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서,

상기 제어전압의 출력단은 더욱 저항소자를 통해 적어도 하나의 임의 전압원에 접속되어 있는 온도보상형 발진기.
제 3 항에 있어서,

상기 저항소자는 100키로옴이상의 저항치를 가진 온도보상형 발진기.
제 1 항에 있어서, 상기 제어전압의 출력단은 더욱 제 1 저항소자를 통해 상기 제 1 전원선 또는 그것과 동극성의 전원선에 접속됨과 동시에, 제 2 저항소자를 통해 상기 제 2 전원선 또는 그것과 동극성의 전원선에 접속되어 있는 온도보상형발진기.
제 5 항에 있어서, 상기 제 1 저항소자와 상기 제 2 저항소자의 저항치에 대한 온도계수가 다른 것을 특징으로 하는 온도보상형 발진기.
제 6 항에 있어서, 상기 제 1 저항소자와 상기 제 2 저항소자로서, 그 저항치에 대한 온도계수의 조합이 다른 저항소자의 조를 복수 설치함과 동시에, 그 복수의 저항소자의 조중의 어느 하나를 선택적으로 전환하여 사용하는 전환 수단을 설치한 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나는 상기 온도검출회로의 출력전압과 임의의 참조전압과의 차에 기초하여 상기 제 1 또는 제 2 게이트전압을 발생하는 회로인 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나는 발생하는 게이트전압을 외부데이터에 기초하여 제어가능한 회로인 것을 특징으로 하는 온도보상형 발진기.
제 9 항에 있어서, 상기 외부데이터를 기억하는 메모리회로를 설치하고, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나는 상기 메모리회로에 기억된 데이터에 기초하여, 발생하는 게이트전압을 제어가능한 회로인 것을 특징으로 하는 온도보상형 발진기.
제 8 항에 있어서, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나는 상기 온도검출회로의 출력전압과 상기 임의의 참조전압과의 전압차를 분할하는 전압분할회로인 것을 특징으로 하는 온도보상형 발진기.
제 8 항에 있어서, 상기 제 1 및 제 2 게이트전압발생회로의 적어도 하나에 인가되는 상기 참조전압이 상기 제 1 전원선 또는 상기 제 2 전원선의 전압인 것을 특징으로 하는 온도보상형 발진기.
제 1 항에 있어서, 상기 제어전압발생회로는 상기 3차항전압 발생회로가 발생하는 3차항전압을 제 1 제어전압으로서 출력하고, 더욱 상기 온도검출회로의 출력전압에 기초하여 1차항전압을 발생하는 1차항전압 발생회로를 가지며, 해당 회로가 발생하는 1차항전압을 제 2 제어전압으로서 출력하며,

상기 주파수 조정회로는 상기 제 1 제어전압과 상기 제 2 제어전압에 의하여 상기 발진회로의 발진주파수를 제어하는 회로인 것을 특징으로 하는 온도보상형 발진기.
제 13 항에 있어서, 상기 1차항전압 발생회로가 연산증폭회로인 것을 특징으로 하는 온도보상형 발진기.
제 14 항에 있어서, 외부로부터의 데이터를 기억하고, 그 기억한 디지털 데이터에 의해서 상기 연산증폭회로의 증폭율과 오프셋입력전압을 제어하는 메모리회로를 설치한 것을 특징으로 하는 온도보상형 발진기.
제 1 항에 있어서, 상기 온도검출회로는 온도구배가 다른 2개의 온도 센서를 가지며, 그 2개의 온도 센서의 출력전압의 차를 임의의 비율로 분할하여 온도검출전압으로서 출력하는 회로인 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 상기 주파수 조정회로는 상기 발진회로의 부하용량을 구성하는 용량소자로서, 상기 제어전압에 의해서 그 용량치가 변화하는 전압가변용량소자를 가진 것을 특징으로 하는 온도보상형 발진기.
제 13 항에 있어서, 상기 주파수 조정회로는 상기 발진회로의 부하용량을 구성하는 용량소자로서, 상기 제어전압에 의해서 그 용량치가 변화하는 전압가변용량소자를 가지며, 상기 제 1 제어전압을 상기 전압가변용량소자의 한쪽 전극에 인가하고, 상기 제 2 제어전압을 상기 전압가변용량소자의 다른쪽 전극에 인가하도록 한 것을 특징으로 하는 온도보상형 발진기.
제 17 항에 있어서, 상기 전압가변용량소자가 MIS형 가변용량 콘덴서인 것을 특징으로 하는 온도보상형 발진기.
제 18 항에 있어서, 상기 전압가변용량소자가 MIS형 가변용량 콘덴서인 것을 특징으로 하는 온도보상형 발진기.
제 13 항에 있어서, 상기 주파수 조정회로는 상기 발진회로의 부하용량을 구성하는 용량소자로서, 상기 제어전압에 의해서 그 용량치가 변화하는 전압가변용량소자를 가지며,

해당 전압가변용량소자는 상기 제 1 제어전압이 인가되는 제 1 전압가변용량소자와, 상기 제 2 제어전압이 인가되는 제 2 전압가변용량소자가 병렬로 접속되어 있는 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 MOS 트랜지스터의 각 소스는 각각 드레인전류를 제한하기 위한 저항소자를 통해 상기 제 1 또는 제 2 전원선에 접속되어 있는 것을 특징으로 하는 온도보상형 발진기.
제 22 항에 있어서, 상기 저항소자는 디지털제어가변저항회로이고, 기억된 디지털 데이터에 기초하여 상기 디지털제어가변저항회로의 저항치를 제어가능한 메모리회로를 설치한 것을 특징으로 하는 온도보상형 발진기.
제 10 항에 있어서, 상기 메모리회로는 시리얼입출력선을 통해 외부에서 디지털 데이터의 기억과 읽어내기를 제어가능한 것을 특징으로 하는 온도보상형 발진기.
제 15 항에 있어서, 상기 메모리회로는 시리얼입출력선을 통해 외부에서 디지털 데이터의 기억과 읽어내기를 제어가능한 것을 특징으로 하는 온도보상형 발진기.
제 23 항에 있어서, 상기 메모리회로는 시리얼입출력선을 통해 외부에서 디지털 데이터의 기억과 읽어내기를 제어가능한 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 상기 온도검출회로가,

소스가 해당 온도검출회로의 제 1 전원선에 접속되고, 드레인이 저항소자를 통해 제 2 전원선에 접속된 P채널 MOS 트랜지스터와,

그 P채널 MOS 트랜지스터의 게이트에, 해당 P채널 MOS 트랜지스터의 경계치전압을 넘는 게이트전압을 공급하는 게이트전압발생부로 구성되어 있으며,

상기 P채널 MOS 트랜지스터의 드레인과 상기 저항소자와의 접속점에 발생하는 전압을 온도검출전압으로서 출력하는 회로인 것을 특징으로 하는 온도보상형 발진기.
제 27 항에 있어서, 상기 P채널 MOS 트랜지스터의 소스가 저항소자를 통해 상기 제 1 전원선에 접속되어 있는 것을 특징으로 하는 온도보상형 발진기.
제 27 항에 있어서, 상기 온도검출회로는 상기 P채널 MOS 트랜지스터의 상기 드레인과 상기 저항소자와의 접속점에 발생하는 전압을, 연산증폭회로를 통해서 온도검출전압으로서 출력하는 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 상기 온도검출회로가 드레인단자가 저항소자를 통해 해당 온도검출회로의 제 1 전원선에 접속되고, 소스가 제 2 전원선에 접속된 N채널 MOS 트랜지스터와,

그 N채널 MOS 트랜지스터의 게이트에, 해당 N채널 MOS 트랜지스터의 경계치전압을 넘는 게이트전압을 공급하는 게이트전압발생부로 구성되어 있으며, 상기 N채널 MOS 트랜지스터의 드레인과 상기 저항소자와의 접속점에 발생하는 전압을 온도검출전압으로서 출력하는 회로인 것을 특징으로 하는 온도보상형 발진기.
제 30 항에 있어서, 상기 N채널 MOS 트랜지스터의 소스가 저항소자를 통해 상기 제 1 전원선에 접속하고 있는 것을 특징으로 하는 온도보상형 발진기.
제 30 항에 있어서, 상기 온도검출회로는 상기 N채널 MOS 트랜지스터의 상기 드레인과 상기 저항소자와의 접속점에 발생하는 전압을, 연산증폭회로를 통해서 온도검출전압으로서 출력하는 것을 특징으로 하는 온도보상형 발진기.
제 1 항에 있어서, 상기 제어전압발생회로는 상기 3차항전압 발생회로가 발생하는 3차항전압을 제 1 제어전압으로서 출력하고, 더욱 상기 온도검출회로의 출력전압에 기초하여 1차항전압을 발생하는 1차항전압 발생회로를 가지며, 해당 회로가 발생하는 1차항전압을 제 2 제어전압으로서 출력하고,

외부에서 주파수조정용의 외부전압을 입력하여 출력전압을 발생하는 연산증폭회로를 가진 외부제어전압입력회로를 구비하며,

상기 1차항전압 발생회로를 구성하는 연산증폭회로의 오프셋입력전압으로서, 상기 외부제어전압입력회로에서 출력되는 출력전압을 입력하고, 그 외부제어전압입력회로를 구성하는 상기 연산증폭회로의 증폭율과 오프셋입력전압은 메모리회로에 기억된 디지털 데이터에 의해서 제어되는 회로이고,

상기 주파수 조정회로는 상기 제 1 제어전압과 상기 제 2 제어전압에 의해서 상기 발진회로의 발진주파수를 제어하는 회로인 것을 특징으로 하는 온도보상형 발진기.
제 2 항에 있어서, 상기 2차항전압 발생회로의 상기 출력단은 더욱 저항소자를 통해 적어도 하나의 임의의 전압원에 접속되어 있는 것을 특징으로 하는 온도보상형 발진기.
제 34 항에 있어서, 상기 저항요소는 100키로옴 이상의 저항치를 가진 것을 특징으로 하는 온도보상형 발진기.
제 1 항 또는 제 2 항에 있어서, 사용온도범위중에 미리 설정한 온도범위를 제 2 온도영역으로 하고, 그보다 저온측의 온도범위를 제 1 온도영역, 상기 제 2 온도영역을 넘는 고온측의 온도범위를 제 3 온도영역으로 했을 때에, 상기 제 1 게이트전압발생회로는 적어도 상기 제 3 온도영역에서 온도의 변화에 대하여 상기 제 1 게이트전압이 직선적으로 변화하는 영역을 가지며, 상기 제 2 게이트전압발생회로는 적어도 상기 제 1 온도영역에서 온도의 변화에 대하여 상기 제 2 게이트전압이 직선적으로 변화하는 영역을 가진 것을 특징으로 하는 온도보상형 발진기.