JP3523095B2 - ３次関数発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路で
構成される３次関数発生回路および、この３次関数発生
回路を用いた温度補償水晶発振器に関するものである。

【０００２】

【従来の技術】従来、半導体集積回路において、温度を
変数とする３次関数を発生させるためには、図２の３次
関数発生回路が用いられていた。図２において、Ｄ２１
〜Ｄ２５はダイオード、Ｑ２１は第１導電型（ＮＰＮ
型）のトランジスタ、Ｑ２２は第２導電型（ＰＮＰ型）
のトランジスタ、ａｍｐ２１は差動アンプ、２２は温度
に対して略一定の電流Ｉｏを流す固定電流源、２３は温
度に対して比例する電流Ｉｔを流す電流源、２１は電源
電圧端子である。

【０００３】以上のような構成の３次関数発生回路にお
いて、固定電流源２２からダイオードＤ２１，Ｄ２２に
流れる電流Ｉｏは、温度に対して略一定の固定電流であ
り、電流源２３からダイオードＤ２３，Ｄ２４，Ｄ２５
に流れる電流Ｉｔは、絶対温度に比例し、

【０００４】

【数１】Ｉｔ＝Ｉｏ（Ｔ−Ｔａ） で表される。ここで、Ｔは絶対温度を表し、Ｔａは、あ
る基準温度を表す。

【０００５】ダイオードＤ２５のカソードの電位Ｖ１
は、電源電圧をＶｃｃ、Ｋをボルツマン定数、Ｔを絶対
温度、ｑをクーロン定数、Ｉｓを飽和電流とすると、

【０００６】

【数２】 Ｖ１＝Ｖｃｃ−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） で表される。また、ダイオードＤ２２のカソードの電位
Ｖ２は、

【０００７】

【数３】 Ｖ２＝Ｖｃｃ−２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） で表される。トランジスタＱ２２のエミッタの電位Ｖ３
は、トランジスタＱ２２のエミッタに流れる電流をＩと
すると、

【０００８】

【数４】 となる。ただし、Ｖｂｅ２２はトランジスタＱ２２のベ
ース・エミッタ間電圧である。

【０００９】ここで、差動アンプａｍｐ２１のゲインが
高いと、負帰還がかかっているので、正入力端子の電圧
Ｖ２と負入力端子の電圧Ｖ３は等しいとみなせる。よっ
て、Ｖ２＝Ｖ３より

【００１０】

【数５】Ｖｃｃ−２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＝Ｖ
ｃｃ−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ）＋ＫＴ／ｑ×ｌ
ｎ（Ｉ／Ｉｓ） となる。上式の両辺からＶｃｃを引くと、

【００１１】

【数６】−２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＝−３ＫＴ
／ｑ×ｌｎ（Ｉｔ／Ｉｓ）＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉ
ｓ） となる。さらに、上式の両辺をＫＴ／ｑで割ると、

【００１２】

【数７】−２ｌｎ（Ｉｏ／Ｉｓ）＝−３ｌｎ（Ｉｔ／Ｉ
ｓ）＋ｌｎ（Ｉ／Ｉｓ） となる。さらに、上式を変形すると、

【００１３】

【数８】−２（ｌｎＩｏ−ｌｎＩｓ）＝−３（ｌｎＩｔ
−ｌｎＩｓ）＋ｌｎＩ−ｌｎＩｓ となる。故に、

【００１４】

【数９】−２ｌｎＩｏ＝−３ｌｎＩｔ＋ｌｎＩ となる。上式から、

【００１５】

【数１０】Ｉ＝Ｉｔ³ ／Ｉｏ² が得られる。ここで、上式に（数１）を代入すると、

【００１６】

【数１１】Ｉ＝Ｉｏ（Ｔ−Ｔａ）³ が得られる。したがって、出力電流Ｉは、絶対温度の３
乗に比例し、３次関数発生回路を実現できる。

【００１７】（数２）より

【００１８】

【数１２】 Ｖｃｃ＝Ｖ１＋３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） となる。また、電流Ｉｔを構成するために、電位Ｖ１が
０．３Ｖ以上必要と考えると、第２項は、約２．１Ｖな
ので、

【００１９】

【数１３】Ｖｃｃ≧０．３Ｖ＋２．１Ｖ＝２．４Ｖ が成り立ち、電源電圧が２．４Ｖ以上で、この回路は動
作可能となる。

【００２０】

【発明が解決しようとする課題】しかしながら、上記従
来の３次関数発生回路は、電源電圧を低くすると、（数
２）より、特に低温において、電位Ｖ１が負になり、絶
対温度に比例する電流Ｉｔが得られなくなるという問題
があった。

【００２１】本発明は、上記従来の課題を解決するもの
であり、低い電源電圧で、動作可能な３次関数発生回路
を提供することを目的とする。

【００２２】また、本発明は、上記の３次関数発生回路
を用いて低い電源電圧で高精度の温度補償を可能とする
温度補償水晶発振器を提供することを目的とする。

【００２３】

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１記載の３次関数発生回路は、一端
が電源に接続された抵抗と、抵抗の他端にアノードが接
続された第１のダイオードと、第１のダイオードのカソ
ードに接続され、温度に対して略一定の電流を流す第１
の固定電流源と、第１のダイオードのカソードと第１の
固定電流源との接続点に正入力端子が接続された差動ア
ンプと、第１のダイオードのアノードにベースが接続さ
れ、コレクタが電源に接続された第１導電型の第１のト
ランジスタと、第１のトランジスタのエミッタにアノー
ドが接続された第２のダイオードと、第２のダイオード
のカソードに接続され、温度に対して比例する電流を流
す第１の電流源と、第２のダイオードのカソードと第１
の電流源との接続点にベースが接続され、コレクタが接
地された第２導電型の第２のトランジスタと、一端が電
源に接続され、他端が第２のトランジスタのエミッタに
接続され、温度に対して略一定の電流を流す第２の固定
電流源と、第２のトランジスタのエミッタと第２の固定
電流源との接続点にベースが接続され、コレクタが電源
に接続された第１導電型の第３のトランジスタと、第３
のトランジスタのエミッタに接続され、温度に対して比
例する電流を流す第２の電流源と、第３のトランジスタ
のエミッタと第２の電流源との接続点にベースが接続さ
れ、差動アンプの負入力端子にエミッタが接続され、コ
レクタが接地された第２導電型の第４のトランジスタ
と、第４のトランジスタのエミッタにエミッタが接続さ
れ、差動アンプの出力端にベースが接続された第１導電
型の第５のトランジスタと、第５のトランジスタのコレ
クタにベースおよびコレクタが接続され、エミッタが電
源に接続された第２導電型の第６のトランジスタと、第
５のトランジスタのコレクタにベースが接続され、エミ
ッタが電源に接続された第２導電型の第７のトランジス
タとを備え、第７のトランジスタのコレクタより出力電
流を取り出すことを特徴とする。

【００２４】この構成によれば、抵抗の電圧降下とトラ
ンジスタのベース・エミッタ間電圧とダイオードの順方
向電圧降下とを利用して絶対温度の３乗に比例する電流
を生成しており、抵抗の電圧降下はダイオードの順方向
電圧降下より小さく設定することが可能であるので、３
個のダイオードを利用して絶対温度の３乗に比例する電
流を生成する場合と比べて低い電圧で動作可能である。

【００２５】本発明の請求項２記載の３次関数発生回路
は、一端を電源に接続した抵抗と、抵抗の他端にアノー
ドが接続された第１のダイオードと、第１のダイオード
のカソードにアノードが接続された第２のダイオード
と、第２のダイオードのカソードに接続され、温度に対
して略一定の電流を流す固定電流源と、第２のダイオー
ドのカソードと固定電流源との接続点にベースが接続さ
れ、コレクタが接地された第２導電型の第１のトランジ
スタと、第１のトランジスタのエミッタにコレクタが接
続され、エミッタが電源に接続された第２導電型の第２
のトランジスタと、第１のトランジスタのエミッタに正
入力端子が接続された差動アンプと、第１のダイオード
のアノードにベースが接続された第１導電型の第３のト
ランジスタと、第３のトランジスタのエミッタにアノー
ドが接続された第３のダイオードと、第３のダイオード
のカソードに接続され、温度に対して比例する電流を流
す電流源と、第３のダイオードのカソードと電流源との
接続点にベースが接続され、コレクタが接地された第２
導電型の第４のトランジスタと、第４のトランジスタの
エミッタにコレクタが接続され、エミッタが電源に接続
された第２導電型の第５のトランジスタと、第４のトラ
ンジスタのエミッタにベースが接続され、コレクタが電
源に接続された第１導電型の第６のトランジスタと、第
３のトランジスタのコレクタにコレクタおよびベースが
接続され、エミッタが電源に接続された第２導電型の第
７のトランジスタと、第３のトランジスタのコレクタに
ベースが接続され、エミッタが電源に接続された第２導
電型の第８のトランジスタと、第８のトランジスタのコ
レクタにコレクタおよびベースが接続され、エミッタが
接地された第１導電型の第９のトランジスタと、第８の
トランジスタのコレクタにベースが接続され、第６のト
ランジスタのエミッタにコレクタが接続され、エミッタ
が接地された第１導電型の第１０のトランジスタと、第
１０のトランジスタのコレクタにベースが接続され、差
動アンプの負入力端子にエミッタが接続され、コレクタ
が接地された第２導電型の第１１のトランジスタと、第
１１のトランジスタのエミッタにエミッタが接続され、
差動アンプの出力端にベースが接続され、第２のトラン
ジスタのベースにコレクタが接続され、第５のトランジ
スタのベースにコレクタが接続された第１導電型の第１
２のトランジスタと、第１２のトランジスタのコレクタ
にベースおよびコレクタが接続され、エミッタが電源に
接続された第２導電型の第１３のトランジスタと、第１
２のトランジスタのコレクタにベースが接続され、エミ
ッタが電源に接続された第２導電型の第１４のトランジ
スタとを備え、第１４のトランジスタのコレクタより出
力電流を取り出すことを特徴とする。

【００２６】この構成によれば、抵抗の電圧降下とトラ
ンジスタのベース・エミッタ間電圧とダイオードの順方
向電圧降下とを利用して絶対温度の３乗に比例する電流
を生成しており、抵抗の電圧降下はダイオードの順方向
電圧降下より小さく設定することが可能であるので、３
個のダイオードを利用して絶対温度の３乗に比例する電
流を生成する場合と比べて低い電圧で動作可能である。

【００２７】本発明の請求項３記載の３次関数発生回路
は、一端を接地した抵抗と、抵抗の他端にカソードが接
続された第１のダイオードと、第１のダイオードのアノ
ードに接続され、温度に対して略一定の電流を流す第１
の固定電流源と、第１のダイオードのアノードと第１の
固定電流源との接続点に正入力端子が接続された差動ア
ンプと、第１のダイオードのカソードにベースが接続さ
れ、コレクタが接地された第２導電型の第１のトランジ
スタと、第１のトランジスタのエミッタにカソードが接
続された第２のダイオードと、第２のダイオードのアノ
ードに接続され、温度に対して比例する電流を流す第１
の電流源と、第２のダイオードのアノードと第１の電流
源の接続点にベースが接続され、コレクタが電源に接続
された第１導電型の第２のトランジスタと、第２のトラ
ンジスタのエミッタに接続され、温度に対して略一定の
電流を流す第２の固定電流源と、第２のトランジスタの
エミッタと第２の固定電流源の接続点にベースが接続さ
れ、コレクタが接地された第２導電型の第３のトランジ
スタと、第２導電型の第３のトランジスタのエミッタに
接続され、温度に対して比例する電流を流す第２の電流
源と、第３のトランジスタのエミッタと第２の電流源と
の接続点にベースが接続され、差動アンプの負入力端子
にエミッタが接続され、コレクタが電源に接続された第
１導電型の第４のトランジスタと、第４のトランジスタ
のエミッタにエミッタが接続され、差動アンプの出力端
にベースが接続された第２導電型の第５のトランジスタ
と、第５のトランジスタのコレクタにベースおよびコレ
クタが接続され、エミッタが接地された第１導電型の第
６のトランジスタと、第５のトランジスタのコレクタに
ベースが接続され、エミッタが接地された第１導電型の
第７のトランジスタとを備え、第７のトランジスタのコ
レクタより出力電流を取り出すことを特徴とする。

【００２８】この構成によれば、抵抗の電圧降下とトラ
ンジスタのベース・エミッタ間電圧とダイオードの順方
向電圧降下とを利用して絶対温度の３乗に比例する電流
を生成しており、抵抗の電圧降下はダイオードの順方向
電圧降下より小さく設定することが可能であるので、３
個のダイオードを利用して絶対温度の３乗に比例する電
流を生成する場合と比べて低い電圧で動作可能である。

【００２９】本発明の請求項４記載の３次関数発生回路
は、一端を接地した抵抗と、抵抗の他端にカソードが接
続された第１のダイオードと、第１のダイオードのアノ
ードにカソードが接続された第２のダイオードと、第２
のダイオードのアノードに接続され、温度に対して略一
定の電流を流す固定電流源と、第２のダイオードのアノ
ードと固定電流源との接続点にベースが接続され、コレ
クタが電源に接続された第１導電型の第１のトランジス
タと、第１のトランジスタのエミッタにコレクタが接続
され、エミッタが接地された第１導電型の第２のトラン
ジスタと、第１のトランジスタのエミッタに正入力端子
が接続された差動アンプと、第１のダイオードのカソー
ドにベースが接続された第２導電型の第３のトランジス
タと、第３のトランジスタのエミッタにカソードが接続
された第３のダイオードと、第３のダイオードのアノー
ドに接続され、温度に対して比例する電流を流す電流源
と、第３のダイオードのアノードと電流源との接続点に
ベースが接続され、コレクタが電源に接続された第１導
電型の第４のトランジスタと、第４のトランジスタのエ
ミッタにコレクタが接続され、エミッタが接地された第
１導電型の第５のトランジスタと、第４のトランジスタ
のエミッタにベースが接続され、コレクタが接地された
第２導電型の第６のトランジスタと、第３のトランジス
タのコレクタにコレクタおよびベースが接続され、エミ
ッタが接地された第１導電型の第７のトランジスタと、
第３のトランジスタのコレクタにベースが接続され、エ
ミッタが接地された第１導電型の第８のトランジスタ
と、第８のトランジスタのコレクタにコレクタおよびベ
ースが接続され、エミッタが電源に接続された第２導電
型の第９のトランジスタと、第８のトランジスタのコレ
クタにベースが接続され、第６のトランジスタのエミッ
タにコレクタが接続され、エミッタが電源に接続された
第２導電型の第１０のトランジスタと、第１０のトラン
ジスタのコレクタにベースが接続され、差動アンプの負
入力端子にエミッタが接続され、コレクタが電源に接続
された第２導電型の第１１のトランジスタと、第１１の
トランジスタのエミッタにエミッタが接続され、差動ア
ンプの出力端にベースが接続され、第２のトランジスタ
のベースにコレクタが接続され、第５のトランジスタの
ベースにコレクタが接続された第２導電型の第１２のト
ランジスタと、第１２のトランジスタのコレクタにベー
スおよびコレクタが接続され、エミッタが接地された第
１導電型の第１３のトランジスタと、第１２のトランジ
スタのコレクタにベースが接続され、エミッタが接地さ
れた第１導電型の第１４のトランジスタとを備え、第１
４のトランジスタのコレクタより出力電流を取り出すこ
とを特徴とする。

【００３０】この構成によれば、抵抗の電圧降下とトラ
ンジスタのベース・エミッタ間電圧とダイオードの順方
向電圧降下とを利用して絶対温度の３乗に比例する電流
を生成しており、抵抗の電圧降下はダイオードの順方向
電圧降下より小さく設定することが可能であるので、３
個のダイオードを利用して絶対温度の３乗に比例する電
流を生成する場合と比べて低い電圧で動作可能である。

【００３１】本発明の請求項５記載の温度補償水晶発振
器は、温度に対して比例する電流を生成する１次関数発
生回路と、温度に対して略一定の電流を生成する０次関
数発生回路と、温度に対して比例する電流より、温度に
対して３次の特性を持つ電流を生成する請求項１、２、
３または４に記載の３次関数発生回路と、０次関数発生
回路、１次関数発生回路および３次関数発生回路の出力
電流をデータ端子、クロック端子の入力によって、調整
して書込みを行うコントローラと、０次関数発生回路、
１次関数発生回路および３次関数発生回路の３つの出力
電流を電圧に変換する電流−電圧変換抵抗とを備え、電
流−電圧変換抵抗の電圧によって電圧制御型水晶発振回
路の発振周波数を制御するようにしたことを特徴とす
る。

【００３２】この構成によれば、低い電圧で動作可能な
３次関数発生回路を用いて温度補償水晶発振器を構成し
ているので、低い電源電圧で高精度の温度補償を可能と
する。

【００３３】

【発明の実施の形態】〔第１の実施の形態〕以下、本発
明の請求項１に記載の３次関数発生回路に対応した第１
の実施の形態について、図面を参照しながら説明する。

【００３４】図１は、請求項１に記載の第１の実施形態
における３次関数発生回路で、低い電源電圧で動作可能
な回路を示すものである。

【００３５】この３次関数発生回路は、図１に示すよう
に、一端を電源電圧端子１に接続した抵抗Ｒ１の他端を
第１のダイオードＤ１のアノードに接続している。この
抵抗Ｒ１としては、温度に係わらず略一定の抵抗値を示
すものが選ばれる。

【００３６】また、第１のダイオードＤ１のカソード
を、温度に対して略一定の電流Ｉｏを流す第１の固定電
流源２の一端に接続している。第１の固定電流源２の他
端は接地している。

【００３７】また、第１のダイオードＤ１のカソードと
第１の固定電流源２との接続点を差動アンプａｍｐ１の
正入力端子に接続している。

【００３８】また、第１のダイオードＤ１のアノード
を、コレクタが電源電圧端子１に接続された第１導電型
（ＮＰＮ型）の第１のトランジスタＱ１のベースに接続
している。

【００３９】また、第１のトランジスタＱ１のエミッタ
を第２のダイオードＤ２のアノードに接続している。

【００４０】また、第２のダイオードＤ２のカソード
を、温度に対して比例する電流Ｉｔを流す第１の電流源
３の一端に接続している。第１の電流源３の他端は接地
している。

【００４１】また、第２のダイオードＤ２のカソードと
第１の電流源３との接続点を、コレクタが接地された第
２導電型（ＰＮＰ型）の第２のトランジスタＱ２のベー
スに接続している。

【００４２】また、第２のトランジスタＱ２のエミッタ
を、一端が電源に接続された温度に対して略一定の電流
Ｉｏを流す第２の固定電流源４の他端に接続している。

【００４３】また、第２のトランジスタＱ２のエミッタ
と第２の固定電流源４との接続点を、コレクタが電源電
圧端子１に接続された第１導電型の第３のトランジスタ
Ｑ３のベースに接続している。

【００４４】また、第３のトランジスタＱ３のエミッタ
を、温度に対して比例する電流Ｉｔを流す第２の電流源
５の一端に接続している。第２の電流源５の他端は接地
している。

【００４５】また、第３のトランジスタＱ３のエミッタ
と第２の電流源５との接続点を、コレクタが接地された
第２導電型の第４のトランジスタＱ４のベースに接続し
ている。

【００４６】また、第４のトランジスタＱ４のエミッタ
を差動アンプａｍｐ１の負入力端子に接続している。

【００４７】また、第４のトランジスタＱ４のエミッタ
を、差動アンプａｍｐ１の出力端がベースに接続された
第１導電型の第５のトランジスタＱ５のエミッタに接続
している。

【００４８】第５のトランジスタＱ５のコレクタを、エ
ミッタが電源電圧端子１に接続された第２導電型の第６
のトランジスタＱ６のベースおよびコレクタと接続して
いる。

【００４９】また、第５のトランジスタＱ５のコレクタ
を、エミッタが電源電圧端子１に接続された第２導電型
の第７のトランジスタＱ７のベースに接続している。

【００５０】そして、第７のトランジスタＱ７のコレク
タより出力電流Ｉを取り出すようにしている。

【００５１】上記の図１の構成において、ダイオードＤ
１に流れる電流ＩｏおよびトランジスタＱ２に流れる電
流Ｉｏは、同一値で、温度に対して略一定の固定電流で
あり、ダイオードＤ２に流れる電流Ｉｔおよびトランジ
スタＱ３のエミッタに流れる電流Ｉｔは、同一値で、絶
対温度に比例し、

【００５２】

【数１４】Ｉｔ＝Ｉｏ（Ｔ−Ｔａ） で表される。ここで、Ｔは絶対温度を表し、Ｔａはある
基準温度を表す。

【００５３】ダイオードＤ１のカソードの電位Ｖ４は、
電源電圧をＶｃｃ、Ｋをボルツマン定数、Ｔを絶対温
度、ｑをクーロン定数、Ｉｓを飽和電流とすると、

【００５４】

【数１５】Ｖ４＝Ｖｃｃ−Ｉｏ×Ｒ１−ＫＴ／ｑ×ｌｎ
（Ｉｏ／Ｉｓ） で表される。また、ダイオードＤ２のカソードの電位Ｖ
５は、

【００５５】

【数１６】Ｖ５＝Ｖｃｃ−Ｉｏ×Ｒ１−２ＫＴ／ｑ×ｌ
ｎ（Ｉｔ／Ｉｓ） と表される。トランジスタＱ２のエミッタの電位Ｖ６
は、

【００５６】

【数１７】 Ｖ６＝Ｖ５＋Ｖｂｅ２ ＝Ｖｃｃ−Ｉｏ×Ｒ１−２ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） となる。ただし、Ｖｂｅ２はトランジスタＱ２のベース
・エミッタ間電圧である。

【００５７】トランジスタＱ３のエミッタの電位Ｖ７
は、

【００５８】

【数１８】 Ｖ７＝Ｖ６−Ｖｂｅ３ ＝Ｖｃｃ−Ｉｏ×Ｒ１−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） となる。ただし、Ｖｂｅ３はトランジスタＱ３のベース
・エミッタ間電圧である。

【００５９】トランジスタＱ４のエミッタに流れる電流
は、トランジスタＱ６のコレクタに流れる電流に等し
く、この電流は、トランジスタＱ７のコレクタに流れる
電流Ｉに等しいので、トランジスタＱ４のエミッタの電
位Ｖ８は、

【００６０】

【数１９】 Ｖ８＝Ｖ７＋Ｖｂｅ４ ＝Ｖｃｃ−Ｉｏ×Ｒ１−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ４はトランジスタＱ４のベース
・エミッタ間電圧である。

【００６１】ここで、差動アンプａｍｐ１のゲインが高
いと、負帰還がかかっているので、正入力端子の電圧Ｖ
４と負入力端子の電圧Ｖ８は、等しいとみなせる。よっ
て、Ｖ４＝Ｖ８より

【００６２】

【数２０】 Ｖｃｃ−Ｉｏ×Ｒ１−ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） ＝Ｖｃｃ−Ｉｏ×Ｒ１−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ここで、上式を整理すると、

【００６３】

【数２１】 となる。上式を変形すると、

【００６４】

【数２２】 −２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＝−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。上式の両辺をＫＴ／ｑで割ると、

【００６５】

【数２３】−２ｌｎ（Ｉｏ／Ｉｓ）＝−３ｌｎ（Ｉｔ／
Ｉｓ）＋ｌｎ（Ｉ／Ｉｓ） となる。さらに、上式を変形すると、

【００６６】

【数２４】−２ｌｎＩｏ＝−３ｌｎＩｔ＋ｌｎＩ となる。故に、

【００６７】

【数２５】Ｉ＝Ｉｔ³ ／Ｉｏ² となる。ここで、上式に（数１４）を代入すると、

【００６８】

【数２６】Ｉ＝Ｉｏ（Ｔ−Ｔａ）³ が得られる。したがって、出力電流Ｉは、絶対温度の３
乗に比例し、３次関数発生回路を実現できる。

【００６９】上記図１の構成をとることにより、（数１
６）の電位Ｖ５と（数２）の電位Ｖ１の差は、

【００７０】

【数２７】Ｖ５−Ｖ１＝ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ）
−Ｉｏ×Ｒ１ となり、第１項は、約０．７Ｖなので、第２項のＩｏ×
Ｒ１をこの値（約０．７Ｖ）以下で、図１のトランジス
タＱ５が飽和しないように設定すると、従来例の図２の
回路と比較して、Ｖ５−Ｖ１の値だけ低い電源電圧で動
作可能となる。例えば、Ｉｏ×Ｒ１＝０．４Ｖになるよ
うに、抵抗Ｒ１を設定すると、

【００７１】

【数２８】Ｖ５−Ｖ１＝０．７Ｖ−０．４Ｖ＝０．３Ｖ となり、従来の３次関数発生回路における電源電圧の最
小値の２．４Ｖを約０．３Ｖ低くして、２．１Ｖの電源
電圧で動作可能となる。

【００７２】〔第２の実施の形態〕以下、本発明の請求
項２に記載の３次関数発生回路に対応した第２の実施の
形態について、図面を参照しながら説明する。

【００７３】図３は、請求項２に記載の第１の実施の形
態における３次関数発生回路で、低い電源電圧で動作可
能な回路を示すものである。

【００７４】この３次関数発生回路は、図３に示すよう
に、一端を電源電圧端子３１に接続した抵抗Ｒ３１の他
端を第１のダイオードＤ３１のアノードに接続し、第１
のダイオードＤ３１のカソードに第２のダイオードＤ３
２のアノードを接続している。この抵抗Ｒ３１として
は、温度に係わらず略一定の抵抗値を示すものが選ばれ
る。

【００７５】また、第２のダイオードＤ３２のカソード
を温度に対して略一定の電流Ｉｏを流す固定電流源３２
の一端に接続している。固定電流源３２の他端は接地し
ている。

【００７６】また、第２のダイオードＤ３２のカソード
と固定電流源３２との接続点をコレクタが接地された第
２導電型（ＰＮＰ型）の第１のトランジスタＱ４０のベ
ースに接続している。

【００７７】また、第１のトランジスタＱ４０のエミッ
タをエミッタが電源電圧端子３１に接続された第２導電
型の第２のトランジスタＱ４１のコレクタに接続してい
る。

【００７８】また、第１のトランジスタＱ４０のエミッ
タを差動アンプａｍｐ３１の正入力端子に接続してい
る。

【００７９】また、第１のダイオードＤ３１のアノード
を第１導電型（ＮＰＮ型）の第３のトランジスタＱ３１
のベースに接続している。

【００８０】また、第３のトランジスタＱ３１のエミッ
タを第３のダイオードＤ３３のアノードに接続してい
る。

【００８１】また、第３のダイオードＤ３３のカソード
を、温度に対して比例する電流Ｉｔを流す電流源３３の
一端に接続している。電流源３３の他端は接地してい
る。

【００８２】また、第３のダイオードＤ３３のカソード
と電流源３３との接続点をコレクタが接地された第２導
電型の第４のトランジスタＱ３２のベースに接続してい
る。

【００８３】また、第４のトランジスタＱ３２のエミッ
タを、エミッタが電源電圧端子３１に接続された第２導
電型の第５のトランジスタＱ３３のコレクタに接続して
いる。

【００８４】また、第４のトランジスタＱ３２のエミッ
タを、コレクタが電源電圧端子３１に接続された第１導
電型の第６のトランジスタＱ３４のベースに接続してい
る。

【００８５】また、第３のトランジスタＱ３１のコレク
タをエミッタが電源電圧端子３１に接続された第２導電
型の第７のトランジスタＱ３５のコレクタおよびベース
に接続している。

【００８６】また、第３のトランジスタＱ３１のコレク
タをエミッタが電源電圧端子３１に接続された第２導電
型の第８のトランジスタＱ３６のベースに接続してい
る。

【００８７】また、第８のトランジスタＱ３６のコレク
タをエミッタが接地された第１導電型の第９のトランジ
スタＱ３７のコレクタおよびベースに接続している。

【００８８】また、第８のトランジスタＱ３６のコレク
タをエミッタが接地された第１導電型の第１０のトラン
ジスタＱ３８のベースに接続している。

【００８９】また、第１０のトランジスタＱ３８のコレ
クタを第６のトランジスタＱ３４のエミッタに接続して
いる。

【００９０】また、第１０のトランジスタＱ３８のコレ
クタをコレクタが接地された第２導電型の第１１のトラ
ンジスタＱ３９のベースに接続している。

【００９１】また、第１１のトランジスタＱ３９のエミ
ッタを差動アンプａｍｐ３１の負入力端子に接続してい
る。

【００９２】また、第１１のトランジスタＱ３９のエミ
ッタをベースが差動アンプａｍｐ３１の出力端に接続さ
れた第１導電型の第１２のトランジスタＱ４２のエミッ
タに接続している。

【００９３】また、第１２のトランジスタＱ４２のコレ
クタを、エミッタが電源電圧端子３１に接続された第２
導電型の第１３のトランジスタＱ４３のベースおよびコ
レクタと接続している。

【００９４】また、第１２のトランジスタＱ４２のコレ
クタを、第２のトランジスタＱ４１のベースと接続して
いる。

【００９５】また、第１２のトランジスタＱ４２のコレ
クタを、第５のトランジスタＱ３３のベースに接続して
いる。

【００９６】また、第１２のトランジスタＱ４２のコレ
クタを、エミッタが電源電圧端子３１に接続された第２
導電型の第１４のトランジスタＱ４４のベースに接続し
ている。

【００９７】そして、第１４のトランジスタＱ４４のコ
レクタより、出力電流Ｉを取り出すようにしている。

【００９８】上記の図３の構成において、ダイオードＤ
３１，Ｄ３２に流れる電流Ｉｏは、温度に対して略一定
の固定電流であり、ダイオードＤ３３に流れる電流Ｉｔ
は、絶対温度に比例し、

【００９９】

【数２９】Ｉｔ＝Ｉｏ（Ｔ−Ｔａ） で表される。ここで、Ｔは絶対温度を表し、Ｔａはある
基準温度を表す。

【０１００】ダイオードＤ３２のカソードの電位Ｖ９
は、電源電圧をＶｃｃ、Ｋをボルツマン定数、Ｔを絶対
温度、ｑをクーロン定数、Ｉｓを飽和電流とすると、

【０１０１】

【数３０】Ｖ９＝Ｖｃｃ−Ｉｏ×Ｒ３１−２ＫＴ／ｑ×
ｌｎ（Ｉｏ／Ｉｓ） で表される。トランジスタＱ４０のエミッタに流れる電
流は、トランジスタＱ４１のコレクタに流れる電流と等
しく、この電流はトランジスタＱ４４のコレクタに流れ
る電流Ｉに等しいので、トランジスタＱ４０のエミッタ
の電位Ｖ９１は、

【０１０２】

【数３１】 Ｖ９１＝Ｖ９＋Ｖｂｅ４０ ＝Ｖｃｃ−Ｉｏ×Ｒ３１−２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ４０はトランジスタＱ４０のベ
ース・エミッタ間電圧である。また、ダイオードＤ３３
のカソードの電位Ｖ１０は、

【０１０３】

【数３２】Ｖ１０＝Ｖｃｃ−Ｉｏ×Ｒ３１−２ＫＴ／ｑ
×ｌｎ（Ｉｔ／Ｉｓ） で表される。トランジスタＱ３２のエミッタに流れる電
流は、トランジスタＱ３３のコレクタに流れる電流と等
しく、この電流は、トランジスタＱ４４のコレクタに流
れる電流Ｉに等しいので、トランジスタＱ３２のエミッ
タの電位Ｖ１１は、

【０１０４】

【数３３】 Ｖ１１＝Ｖ１０＋Ｖｂｅ３２ ＝Ｖｃｃ−Ｉｏ×Ｒ３１−２ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ３２はトランジスタＱ３２のベ
ース・エミッタ間電圧である。

【０１０５】トランジスタＱ３４のエミッタに流れる電
流は、トランジスタＱ３８のコレクタに流れる電流に等
しく、この電流は、トランジスタＱ３７のコレクタに流
れる電流に等しく、この電流は、トランジスタＱ３５の
コレクタに流れる電流に等しく、この電流は、ダイオー
ドＤ３３に流れる電流Ｉｔに等しいので、トランジスタ
Ｑ３４のエミッタの電位Ｖ１２は、

【０１０６】

【数３４】 Ｖ１２＝Ｖ１１−Ｖｂｅ３４ ＝Ｖｃｃ−Ｉｏ×Ｒ３１−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ３４はトランジスタＱ３４のベ
ース・エミッタ間電圧である。

【０１０７】トランジスタＱ３９のエミッタに流れる電
流は、トランジスタＱ４３のコレクタに流れる電流に等
しく、この電流は、トランジスタＱ４４のコレクタに流
れる電流Ｉに等しいので、トランジスタＱ３９のエミッ
タの電位Ｖ１３は、

【０１０８】

【数３５】 Ｖ１３＝Ｖ１２＋Ｖｂｅ３９ ＝Ｖｃｃ−Ｉｏ×Ｒ３１−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） ＋２ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。

【０１０９】ここで、差動アンプａｍｐ３１のゲインが
高いと、負帰還がかかっているので、正入力端子の電圧
Ｖ９１と負入力端子の電圧Ｖ１３は、等しいとみなせ
る。よって、Ｖ９１＝Ｖ１３より

【０１１０】

【数３６】Ｖｃｃ−Ｉｏ×Ｒ３１−２ＫＴ／ｑ×ｌｎ
（Ｉｏ／Ｉｓ）＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ）＝Ｖｃｃ
−Ｉｏ×Ｒ３１−３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ）＋２
ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ここで、上式を整理すると、

【０１１１】

【数３７】−２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＝−３Ｋ
Ｔ／ｑ×ｌｎ（Ｉｔ／Ｉｓ）＋ＫＴ／ｑ×ｌｎ（Ｉ／Ｉ
ｓ） となる。上式の両辺をＫＴ／ｑで割ると、

【０１１２】

【数３８】−２ｌｎ（Ｉｏ／Ｉｓ）＝−３ｌｎ（Ｉｔ／
Ｉｓ）＋ｌｎ（Ｉ／Ｉｓ） となる。故に、

【０１１３】

【数３９】Ｉ＝Ｉｔ³ ／Ｉｏ² が得られる。ここで、上式に（数２９）を代入すると、

【０１１４】

【数４０】Ｉ＝Ｉｏ（Ｔ−Ｔａ）³ が得られる。したがって、出力電流Ｉは、絶対温度の３
乗に比例し、３次関数発生回路を実現できる。

【０１１５】上記図３の構成をとることにより、（数３
２）の電位Ｖ１０と（数２）の電位Ｖ１の差は、

【０１１６】

【数４１】Ｖ１０−Ｖ１＝ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉ
ｓ）−Ｉｏ×Ｒ３１ となり、第１項は、約０．７Ｖなので、第２項のＩｏ×
Ｒ３１をこの値（約０．７Ｖ）以下で、図３のトランジ
スタＱ４２が飽和しないように設定すると、従来の図２
の回路と比較して、Ｖ１０−Ｖ１の値だけ低い電源電圧
で動作可能となる。例えば、Ｉｏ×Ｒ３１＝０．４Ｖに
なるように、抵抗Ｒ３１を設定すると、

【０１１７】

【数４２】 Ｖ１０−Ｖ１＝０．７Ｖ−０．４Ｖ＝０．３Ｖ となり、従来の３次関数発生回路における電源電圧の最
小値の２．４Ｖを約０．３Ｖ低くして、２．１Ｖの電源
電圧で動作可能となる。

【０１１８】〔第３の実施の形態〕以下、本発明の請求
項３に記載の３次関数発生回路に対応した第３の実施の
形態について、図面を参照しながら説明する。

【０１１９】図４は、請求項３に記載の第１の実施形態
における３次関数発生回路で、低い電源電圧で動作可能
な回路を示すものである。

【０１２０】この３次関数発生回路は、図４に示すよう
に、一端を接地した抵抗Ｒ５１の他端を第１のダイオー
ドＤ５１のカソードに接続している。この抵抗Ｒ５１と
しては、温度に係わらず略一定の抵抗値を示すものが選
ばれる。

【０１２１】また、第１のダイオードＤ５１のアノード
を、温度に対して略一定の電流Ｉｏを流す第１の固定電
流源５２の一端に接続している。第１の固定電流源５２
の他端は電源電圧端子５１に接続している。

【０１２２】また、第１のダイオードＤ５１のアノード
と第１の固定電流源５２との接続点を差動アンプａｍｐ
５１の正入力端子に接続している。

【０１２３】また、第１のダイオードＤ５１のカソード
をコレクタが接地された第２導電型（ＰＮＰ型）の第１
のトランジスタＱ５１のベースに接続している。

【０１２４】また、第１のトランジスタＱ５１のエミッ
タを第２のダイオードＤ５２のカソードに接続してい
る。

【０１２５】また、第２のダイオードＤ５２のアノード
を、温度に対して比例する電流Ｉｔを流す第１の電流源
５３の一端に接続している。第１の電流源５３の他端は
電源電圧端子５１に接続している。

【０１２６】また、第２のダイオードＤ５２のアノード
と第１の電流源５３の接続点をコレクタが電源電圧端子
５１に接続された第１導電型（ＮＰＮ型）の第２のトラ
ンジスタＱ５２のベースに接続している。

【０１２７】また、第２のトランジスタＱ５２のエミッ
タを温度に対して略一定の電流Ｉｏを流す第２の固定電
流源５４の一端に接続している。第２の固定電流源５４
の他端は接地している。

【０１２８】また、第２のトランジスタＱ５２のエミッ
タと第２の固定電流源５４の接続点をコレクタが接地さ
れた第２導電型の第３のトランジスタＱ５３のベースに
接続している。

【０１２９】また、第２導電型の第３のトランジスタＱ
５３のエミッタを、温度に対して比例する電流Ｉｔを流
す第２の電流源５５の一端に接続している。第２の電流
源５５の他端は電源電圧端子５１に接続されている。

【０１３０】また、第３のトランジスタＱ５３のエミッ
タと第２の電流源５５との接続点を、コレクタが電源電
圧端子５１に接続された第１導電型の第４のトランジス
タＱ５４のベースに接続している。

【０１３１】また、第４のトランジスタＱ５４のエミッ
タを、差動アンプａｍｐ５１の負入力端子に接続してい
る。

【０１３２】また、第４のトランジスタＱ５４のエミッ
タを、差動アンプａｍｐ５１の出力端がベースに接続さ
れた第２導電型の第５のトランジスタＱ５５のエミッタ
に接続している。

【０１３３】また、第５のトランジスタＱ５５のコレク
タを、エミッタが接地された第１導電型の第６のトラン
ジスタＱ５６のベースおよびコレクタと接続している。

【０１３４】また、第５のトランジスタＱ５５のコレク
タを、エミッタが接地された第１導電型の第７のトラン
ジスタＱ５７のベースに接続している。

【０１３５】そして、第７のトランジスタＱ５７のコレ
クタより出力電流Ｉを取り出すようにしている。

【０１３６】上記の図４の構成において、ダイオードＤ
５１に流れる電流ＩｏおよびトランジスタＱ５２に流れ
る電流Ｉｏは、同一値で、温度に対して略一定の固定電
流であり、ダイオードＤ５２に流れる電流Ｉｔおよびト
ランジスタＱ５３のエミッタに流れる電流Ｉｔは、同一
値で、絶対温度に比例し、

【０１３７】

【数４３】Ｉｔ＝Ｉｏ（Ｔ−Ｔａ） で表される。ここで、Ｔは絶対温度を表し、Ｔａはある
基準温度を表す。

【０１３８】ダイオードＤ５１のアノードの電位Ｖ１４
は、Ｋをボルツマン定数、Ｔを絶対温度、ｑをクーロン
定数、Ｉｓを飽和電流とすると、

【０１３９】

【数４４】 Ｖ１４＝Ｉｏ×Ｒ５１＋ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） で表される。また、ダイオードＤ５２のアノードの電位
Ｖ１５は、

【０１４０】

【数４５】Ｖ１５＝Ｉｏ×Ｒ５１＋２ＫＴ／ｑ×ｌｎ
（Ｉｔ／Ｉｓ） で表される。トランジスタＱ５２のエミッタの電位Ｖ１
６は、

【０１４１】

【数４６】 Ｖ１６＝Ｖ１５−Ｖｂｅ５２ ＝Ｉｏ×Ｒ５１＋２ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） −ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） となる。ただし、Ｖｂｅ５２はトランジスタＱ５２のベ
ース・エミッタ間電圧である。

【０１４２】トランジスタＱ５３のエミッタの電位Ｖ１
７は、

【０１４３】

【数４７】 Ｖ１７＝Ｖ１６＋Ｖｂｅ５３ ＝Ｉｏ×Ｒ５１＋３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） −ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） となる。ただし、Ｖｂｅ５３はトランジスタＱ５３のベ
ース・エミッタ間電圧である。

【０１４４】トランジスタＱ５４のエミッタに流れる電
流は、トランジスタＱ５６のコレクタに流れる電流に等
しく、この電流は、トランジスタＱ５７のコレクタに流
れる電流Ｉに等しいので、トランジスタＱ５４のエミッ
タの電位Ｖ１８は、

【０１４５】

【数４８】 Ｖ１８＝Ｖ７−Ｖｂｅ５４ ＝Ｉｏ×Ｒ５１＋３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） −ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）−ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ５４はトランジスタＱ５４のベ
ース・エミッタ間電圧である。

【０１４６】ここで、差動アンプａｍｐ５１のゲインが
高いと、負帰還がかかっているので、正入力端子の電圧
Ｖ１４と負入力端子の電圧Ｖ１８は、等しいとみなせ
る。よって、Ｖ１４＝Ｖ１８より

【０１４７】

【数４９】Ｉｏ×Ｒ５１＋ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉ
ｓ）＝Ｉｏ×Ｒ５１＋３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ）
−ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）−ＫＴ／ｑ×ｌｎ（Ｉ
／Ｉｓ） となる。上式を整理すると、

【０１４８】

【数５０】２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＝３ＫＴ／
ｑ×ｌｎ（Ｉｔ／Ｉｓ）−ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。上式の両辺をＫＴ／ｑで割ると、

【０１４９】

【数５１】２ｌｎ（Ｉｏ／Ｉｓ）＝３ｌｎ（Ｉｔ／Ｉ
ｓ）−ｌｎ（Ｉ／Ｉｓ） となる。故に、

【０１５０】

【数５２】Ｉ＝Ｉｔ³ ／Ｉｏ² となる。ここで、上式に（数４３）を代入すると、

【０１５１】

【数５３】Ｉ＝Ｉｏ（Ｔ−Ｔａ）³ が得られる。したがって、出力電流Ｉは、絶対温度の３
乗に比例し、３次関数発生回路を実現できる。

【０１５２】上記の図４の構成をとることにより、（数
４５）の電位Ｖ１５は、第２項が約１．４Ｖなので、第
１項のＩｏ×Ｒ５１を、図４のトランジスタＱ５５が飽
和しないように、０．４Ｖに設定すると、

【０１５３】

【数５４】Ｖ１５＝０．４Ｖ＋１．４Ｖ＝１．８Ｖ となる。電源電圧をＶｃｃ、電流Ｉｔを構成するために
必要な最小電圧をＶｉｔとすると、

【０１５４】

【数５５】Ｖｃｃ≧Ｖ１５＋Ｖｉｔ が成り立つ。Ｖｉｔを０．３Ｖと考えると、

【０１５５】

【数５６】Ｖｃｃ≧２．１Ｖ となる。したがって、図４の３次関数発生回路は、図２
の従来の回路と比較して、０．３Ｖ低い電源電圧で動作
可能となる。

【０１５６】〔第４の実施の形態〕以下、本発明の請求
項４に記載の３次関数発生回路に対応した第４の実施の
形態について、図面を参照しながら説明する。

【０１５７】図５は、請求項４に記載の第１の実施の形
態における３次関数発生回路で、低い電源電圧で動作可
能な回路を示すものである。

【０１５８】この３次関数発生回路は、図５に示すよう
に、一端を接地した抵抗Ｒ６１の他端を第１のダイオー
ドＤ６１のカソードに接続し、第１のダイオードＤ６１
のアノードに第２のダイオードＤ６２のカソードを接続
している。この抵抗Ｒ６１としては、温度に係わらず略
一定の抵抗値を示すものが選ばれる。

【０１５９】また、第２のダイオードＤ６２のアノード
を温度に対して略一定の電流Ｉｏを流す固定電流源６２
の一端に接続している。固定電流源６２の他端は接地し
ている。

【０１６０】また、第２のダイオードＤ６２のアノード
と固定電流源６２との接続点をコレクタが電源電圧端子
６１に接続された第１導電型（ＮＰＮ型）の第１のトラ
ンジスタＱ７０のベースに接続している。

【０１６１】また、第１のトランジスタＱ７０のエミッ
タをエミッタが接地された第１導電型の第２のトランジ
スタＱ７１のコレクタに接続している。

【０１６２】また、第１のトランジスタＱ７０のエミッ
タを差動アンプａｍｐ６１の正入力端子に接続してい
る。

【０１６３】また、第１のダイオードＤ６１のカソード
を第２導電型（ＰＮＰ型）の第３のトランジスタＱ６１
のベースに接続している。

【０１６４】また、第３のトランジスタＱ６１のエミッ
タを第３のダイオードＤ６３のカソードに接続してい
る。

【０１６５】また、第３のダイオードＤ６３のアノード
を、温度に対して比例する電流Ｉｔを流す電流源６３の
一端に接続している。電流源６３の他端は電源電圧端子
６１に接続している。

【０１６６】また、第３のダイオードＤ６３のアノード
と電流源６３との接続点をコレクタが電源電圧端子６１
に接続された第１導電型の第４のトランジスタＱ６２の
ベースに接続している。

【０１６７】また、第４のトランジスタＱ６２のエミッ
タを、エミッタが接地された第１導電型の第５のトラン
ジスタＱ６３のコレクタに接続している。

【０１６８】また、第４のトランジスタＱ６２のエミッ
タを、コレクタが接地された第２導電型の第６のトラン
ジスタＱ６４のベースに接続している。

【０１６９】また、第３のトランジスタＱ６１のコレク
タをエミッタが接地された第１導電型の第７のトランジ
スタＱ６５のコレクタおよびベースに接続している。

【０１７０】また、第３のトランジスタＱ６１のコレク
タをエミッタが接地された第１導電型の第８のトランジ
スタＱ６６のベースに接続している。

【０１７１】また、第８のトランジスタＱ６６のコレク
タをエミッタが電源電圧端子６１に接続された第２導電
型の第９のトランジスタＱ６７のコレクタおよびベース
に接続している。

【０１７２】また、第８のトランジスタＱ６６のコレク
タを、エミッタが電源電圧端子６１に接続された第２導
電型の第１０のトランジスタＱ６８のベースに接続して
いる。

【０１７３】また、第１０のトランジスタＱ６８のコレ
クタを第６のトランジスタＱ６４のエミッタに接続して
いる。

【０１７４】また、第１０のトランジスタＱ６８のコレ
クタをコレクタが電源電圧端子６１に接続された第２導
電型の第１１のトランジスタＱ６９のベースに接続して
いる。

【０１７５】また、第１１のトランジスタＱ６９のエミ
ッタを差動アンプａｍｐ６１の負入力端子に接続してい
る。

【０１７６】また、第１１のトランジスタＱ６９のエミ
ッタをベースが差動アンプａｍｐ６１の出力端に接続さ
れた第２導電型の第１２のトランジスタＱ７２のエミッ
タに接続している。

【０１７７】また、第１２のトランジスタＱ７２のコレ
クタを、エミッタが接地された第１導電型の第１３のト
ランジスタＱ７３のベースおよびコレクタと接続してい
る。

【０１７８】また、第１２のトランジスタＱ７２のコレ
クタを、第２のトランジスタＱ７１のベースと接続して
いる。

【０１７９】また、第１２のトランジスタＱ７２のコレ
クタを、第５のトランジスタＱ６３のベースに接続して
いる。

【０１８０】また、第１２のトランジスタＱ７２のコレ
クタを、エミッタが接地された第１導電型の第１４のト
ランジスタＱ７４のベースに接続している。

【０１８１】そして、第１４のトランジスタＱ７４のコ
レクタより、出力電流Ｉを取り出すようにしている。

【０１８２】上記の図５の構成において、ダイオードＤ
６１，Ｄ６２に流れる電流Ｉｏは、温度に対して略一定
の固定電流であり、ダイオードＤ６３に流れる電流Ｉｔ
は、絶対温度に比例し、

【０１８３】

【数５７】Ｉｔ＝Ｉｏ（Ｔ−Ｔａ） で表される。ここで、Ｔは絶対温度を表し、Ｔａはある
基準温度を表す。

【０１８４】ダイオードＤ６２のアノードの電位Ｖ１９
は、Ｋをボルツマン定数、Ｔを絶対温度、ｑをクーロン
定数、Ｉｓを飽和電流とすると、

【０１８５】

【数５８】Ｖ１９＝Ｉｏ×Ｒ６１＋２ＫＴ／ｑ×ｌｎ
（Ｉｏ／Ｉｓ） で表される。トランジスタＱ７０のエミッタに流れる電
流は、トランジスタＱ７１のコレクタに流れる電流と等
しく、この電流はトランジスタＱ７４のコレクタに流れ
る電流Ｉに等しいので、トランジスタＱ７０のエミッタ
電位Ｖ１９１は、

【０１８６】

【数５９】 Ｖ１９１＝Ｖ１９＋Ｖｂｅ７０ ＝Ｉｏ×Ｒ６１＋２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ） −ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ７０はトランジスタＱ７０のベ
ース・エミッタ間電圧である。また、ダイオードＤ６３
のアノードの電位Ｖ２０は、

【０１８７】

【数６０】Ｖ２０＝Ｉｏ×Ｒ６１＋２ＫＴ／ｑ×ｌｎ
（Ｉｔ／Ｉｓ） で表される。トランジスタＱ６２のエミッタに流れる電
流は、トランジスタＱ６３のコレクタに流れる電流と等
しく、この電流は、トランジスタＱ７４のコレクタに流
れる電流Ｉに等しいので、トランジスタＱ６２のエミッ
タの電位Ｖ２１は、

【０１８８】

【数６１】 Ｖ２１＝Ｖ２０−Ｖｂｅ６２ ＝Ｉｏ×Ｒ６１＋２ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） −ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ６２はトランジスタＱ６２のベ
ース・エミッタ間電圧である。

【０１８９】トランジスタＱ６４のエミッタに流れる電
流は、トランジスタＱ６８のコレクタに流れる電流に等
しく、この電流は、トランジスタＱ６７のコレクタに流
れる電流に等しく、この電流は、トランジスタＱ６５の
コレクタに流れる電流に等しく、この電流は、ダイオー
ドＤ６３に流れる電流Ｉｔに等しいので、トランジスタ
Ｑ６４のエミッタの電位２２は、

【０１９０】

【数６２】 Ｖ２２＝Ｖ２１＋Ｖｂｅ６４ ＝Ｉｏ×Ｒ６１＋３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） −ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ６４はトランジスタＱ６４のベ
ース・エミッタ間電圧である。

【０１９１】トランジスタＱ６９のエミッタに流れる電
流は、トランジスタＱ６３のコレクタに流れる電流に等
しく、この電流は、トランジスタＱ７４のコレクタに流
れる電流Ｉに等しいので、トランジスタＱ６９のエミッ
タの電位２３は、

【０１９２】

【数６３】 Ｖ２３＝Ｖ２２−Ｖｂｅ６９ ＝Ｉｏ×Ｒ６１＋３ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ） −２ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。ただし、Ｖｂｅ６９はトランジスタ６９のベー
ス・エミッタ間電圧である。

【０１９３】ここで、差動アンプａｍｐ６１のゲインが
十分高いと、負帰還がかかっているので、正入力端子の
電圧Ｖ１９１と負入力端子の電圧Ｖ２３は、等しいとみ
なせる。よって、Ｖ１９１＝Ｖ２３より

【０１９４】

【数６４】Ｉｏ×Ｒ６１＋２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉ
ｓ）−ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ）＝Ｉｏ×Ｒ６１＋３
ＫＴ／ｑ×ｌｎ（Ｉｔ／Ｉｓ）−２ＫＴ／ｑ×ｌｎ（Ｉ
／Ｉｓ） となる。上式を整理すると、

【０１９５】

【数６５】２ＫＴ／ｑ×ｌｎ（Ｉｏ／Ｉｓ）＝３ＫＴ／
ｑ×ｌｎ（Ｉｔ／Ｉｓ）−ＫＴ／ｑ×ｌｎ（Ｉ／Ｉｓ） となる。上式の両辺をＫＴ／ｑで割ると、

【０１９６】

【数６６】２ｌｎ（Ｉｏ／Ｉｓ）＝３ｌｎ（Ｉｔ／Ｉ
ｓ）−ｌｎ（Ｉ／Ｉｓ） となる。上式を整理すると、

【０１９７】

【数６７】Ｉ＝Ｉｔ³ ／Ｉｏ² となる。ここで、上式に（数５７）を代入すると、

【０１９８】

【数６８】Ｉ＝Ｉｏ（Ｔ−Ｔａ）³ となり、出力電流Ｉは、絶対温度の３乗に比例し、３次
関数発生回路を実現できる。

【０１９９】上記構成をとることにより、（数６０）の
電位Ｖ２０は、第２項が約１．４Ｖなので、第１項のＩ
ｏ×Ｒ６１を、図５のトランジスタＱ７２が飽和しない
ように、０．４Ｖに設定すると、

【０２００】

【数６９】Ｖ２０＝０．４Ｖ＋１．４Ｖ＝１．８Ｖ となる。電源電圧をＶｃｃ、電流Ｉｔを構成するために
必要な最小電圧をＶｉｔとすると、

【０２０１】

【数７０】Ｖｃｃ≧Ｖ２０＋Ｖｉｔ が成り立つ。Ｖｉｔを０．３Ｖと考えると、

【０２０２】

【数７１】Ｖｃｃ≧２．１Ｖ となる。したがって、図５の３次関数発生回路は、図２
の従来の回路と比較して、０．３Ｖ低い電源電圧で動作
可能となる。

【０２０３】〔第５の実施の形態〕以下、本発明の請求
項５に記載の温度補償水晶発振器に対応した第５の実施
の形態について、図面を参照しながら説明する。

【０２０４】図６は、請求項５に記載の第１の実施の形
態における温度補償水晶発振器のブロック図である。こ
の温度補償水晶発振器は、温度に対して比例する電流を
生成する１次関数発生回路１００と、温度に対して略一
定の電流を生成する０次関数発生回路２００と、温度に
対して比例する電流より、温度に対して３次の特性を持
つ電流を生成する３次関数発生回路３００と、０次関数
発生回路２００、１次関数発生回路１００および３次関
数発生回路３００の出力電流をデータ端子ＤＡＴＡ、ク
ロック端子ＣＬＫの入力によって、調整して書込みを行
うコントローラ（調整回路）５００と、０次関数発生回
路２００、１次関数発生回路１００および３次関数発生
回路３００の３つの出力電流を電圧に変換する電流−電
圧変換抵抗１１１とを備え、この電流−電圧変換抵抗１
１１の電圧によって電圧制御型水晶発振回路４００の発
振周波数を制御するようにしている。出力端子１０３か
らは発振出力ＯＳＣＯＵＴが出力される。

【０２０５】上記の３次関数発生回路３００としては、
先に説明した図１、図３、図４および図５の３次関数発
生回路の何れか一つ、または複数の組み合わせで構成さ
れる。

【０２０６】この構成によって、低い電源電圧で電圧制
御型水晶発振回路４００の発振周波数の高精度の温度補
償が可能となる。

【０２０７】以下、温度補償水晶発振器の各ブロックに
ついて具体的に説明する。

【０２０８】１次関数発生回路１００は、図７に示すよ
うに、４つのブロック、つまりバンドギャップ型電流電
圧発生回路２５０、第１の電流供給回路２６０、第２の
電流供給回路２８０および第３の電流供給回路２９０よ
り構成される。

【０２０９】バンドギャップ型電流電圧発生回路２５０
は、図８に示す構成を持ち、温度に対して略一定なロー
ノイズの出力電圧Ｖｔを出力し、この電圧Ｖｔを第１，
第２および第３の電流供給回路２６０，２８０，２９０
へ与える。以下、バンドギャップ型電流電圧発生回路２
５０について詳しく説明する。

【０２１０】このバンドギャップ型電流電圧発生回路２
５０は、ベースが共通接続されたＮＰＮ型のトランジス
タ２５３，２５４と、同じくベースが共通接続されたＰ
ＮＰ型のトランジスタ２５１，２５２を有しており、ト
ランジスタ２５３のコレクタにトランジスタ２５１のコ
レクタおよびベースを接続し、トランジスタ２５２のコ
レクタにトランジスタ２５４のコレクタおよびベースを
接続する。

【０２１１】ここで、トランジスタ２５３とトランジス
タ２５４のエミッタ間には抵抗２５５が接続されてお
り、さらにトランジスタ２５４のエミッタには、トラン
ジスタ２５６のコレクタとベースが接続され、トランジ
スタ２５６のエミッタに抵抗２５７の一端が接続され、
抵抗２５７の他端が接地端子に接続される。トランジス
タ２５３のエミッタは、標準のトランジスタのエミッタ
のＮ倍（Ｎは任意の正値）、例えば４倍の大きさを有し
ている。この構成において、トランジスタ２５４のエミ
ッタに温度に対して一定の電圧を出力することができ
る。

【０２１２】このときに、回路を構成する各定数につい
て、抵抗２５７の抵抗値をＲ２とし、抵抗２５７に流れ
る電流をＩ２、絶対温度をＴ、トランジスタのベース・
エミッタ間の電圧の絶対温度Ｔに対する比を１．８ｍＶ
／Ｋ、自然対数をｌｎとすると、

【０２１３】

【数７２】Ｒ２×Ｉ２＝１．８×Ｔ（ｍＶ） の関係が満たされ、また、抵抗２５５の抵抗値をＲ２と
すると、

【０２１４】

【数７３】Ｒ２／Ｒ１＝１．８／（２ｋ／ｑ×ｌｎＮ） の関係が満たされる。

【０２１５】電源電圧端子２５８から供給される電流を
Ｉｃｃとすると、電流Ｉ２と電流Ｉｃｃは等しい値を有
するので、

【０２１６】

【数７４】Ｒ２×Ｉｃｃ＝１．８×Ｔ（ｍＶ） となる。

【０２１７】ここで、Ｂを半導体のバンド幅として出力
端子２５９に発生するノイズ電圧Ｖｎｒ１を求めると、

【０２１８】

【数７５】Ｖｎｒ１＝（４ｋＴ×ｒ２×Ｂ）^(1/2) となる。

【０２１９】第１の電流供給回路２６０は、図９に示す
構成を有している。図９において、２６１は差動アンプ
である。２６２はＮＰＮ型のトランジスタである。２６
３は電圧−電流変換用の抵抗である。２６４はトランジ
スタ２６２と直列接続されたトランジスタである。２６
５はトランジスタ２６４に対してカレントミラー構成に
なっているトランジスタ群である。２６６はトランジス
タ群２６５の各トランジスタに直列接続されたトランジ
スタからなるトランジスタ群である。２７７はトランジ
スタ群２６５の各トランジスタに直列接続されたトラン
ジスタからなるトランジスタ群である。２６８はトラン
ジスタ２６４に対してカレントミラー構成になっている
トランジスタである。２６９はトランジスタ２６４に対
してカレントミラー構成になっているトランジスタであ
る。２７０はトランジスタ２６８に直列接続されたトラ
ンジスタである。２７１はトランジスタ２７０に対して
カレントミラー構成になっているトランジスタである。

【０２２０】以上のような構成の第１の電流供給回路２
６０においては、上記バンドギャップ型電流電圧発生回
路２５０の出力電圧Ｖｔを抵抗２６３で電圧−電流変換
する。この電流Ｉ２６２は、抵抗２６３の抵抗値をＲ２
６３とすると、

【０２２１】

【数７６】Ｉ２６２＝Ｖｔ／Ｒ２６３ となる。抵抗２６３が温度に対して略一定な温度特性を
もつ抵抗の場合、電流Ｉ２６２は、温度に対して略一定
の電流となる。

【０２２２】また、電流Ｉ２０６は、トランジスタ２６
９のコレクタの電流に等しく、この電流Ｉ２０６は、ト
ランジスタ２６４のコレクタの電流すなわち電流Ｉ２６
２に等しい。また、電流Ｉ２１６は、電流Ｉ２０６に等
しい電流のトランジスタ２６８のコレクタの電流をカレ
ントミラー回路により、引き込み電流に反転させたもの
であり、

【０２２３】

【数７７】Ｉ２１６＝−Ｉ２０６ が成り立つ。

【０２２４】また、トランジスタ群２６６を通して流れ
る電流Ｉ２７２は、温度に対して略一定の電流で、コン
トローラ５００の出力端１０５から与えられるＴｏ調整
ビット（図９の場合、４ビット）の状態によって、電流
の大きさが決まり、トランジスタ群２６７の４つのトラ
ンジスタのべース電圧が全てハイレベルならば最小とな
り、全てロウレベルならば最大となる。

【０２２５】ここで、電圧Ｖｂｃは、図９の回路内で生
成され、

【０２２６】

【数７８】 となる。ただし、Ｖｂｅ２６４はトランジスタ２６４の
ベース・エミッタ間電圧である。

【０２２７】第２の電流供給回路２８０は、図１０に示
す構成を有している。図１０において、２８１はトラン
ジスタ群である。２８２はトランジスタ群２８１の各ト
ランジスタと直列に接続されたトランジスタからなるト
ランジスタ群である。２８３はトランジスタ群２８１の
各トランジスタと直列に接続されたトランジスタからな
るトランジスタ群である。２８４はトランジスタ群２８
２の各トランジスタに直列に接続されたトランジスタで
ある。２８５，２８６はそれぞれトランジスタ２８４に
対してカレントミラー構成になっているトランジスタで
ある。２８７はトランジスタ２８５に直列接続されたト
ランジスタである。２８８はトランジスタ２８７に対し
てカレントミラー構成になりかつトランジスタ２８６と
直列接続されたトランジスタである。２８９はトランジ
スタ２８４のエミッタに一端が接続され他端が接地され
た抵抗である。２９１はトランジスタ２８５のエミッタ
に一端が接続され他端が接地された抵抗である。２９２
はトランジスタ２８６のエミッタに一端が接続され他端
が接地された抵抗である。２９３，２９４はトランジス
タ２８６のエミッタに一端が接続された抵抗である。２
９５，２９６は抵抗２９３，２９４の他端にカソードが
接続されアノードが接地されたツェナーダイオードであ
る。２９７は抵抗２９３，２９４，ツェナーダイオード
２９５，２９６からなる抵抗値調整回路である。Ｐ１，
Ｐ２，Ｐ３はそれぞれ電極端子である。

【０２２８】以上のような構成の第２の電流供給回路２
８０は、上記第１の電流供給回路２６０におけるトラン
ジスタ２６４のべース電圧Ｖｂｃを入力して、温度に対
して比例する電流Ｉ２１０を生成する。

【０２２９】具体的に説明すると、トランジスタ２８４
のコレクタに流れ込む電流Ｉ２８４は、上記図９の第１
の電流供給回路２６０の電流Ｉ２７２と同様に、温度に
対して略一定の電流であり、コントローラ５００の端子
１０４から与えられるＡ調整ビット（図１０の場合、４
ビット）の状態によって決まり、トランジスタ群２８３
の４つのトランジスタのべース電圧が全てハイレベルな
らば最小となり、全てロウレベルならば最大となる。

【０２３０】この電流Ｉ２８４を、トランジスタ２８
５，２８６，２８７，２８９，抵抗２９１，２９２およ
び抵抗値調整回路２９７からなる電流発生回路に入力
し、温度に比例する電流Ｉ２１０を出力する。

【０２３１】以下、図面を参照しながら詳しく説明す
る。抵抗２８９に流れる電流は電流Ｉ２８４に等しいの
で、トランジスタ２８５のコレクタに流れる電流Ｉ２８
５は、抵抗２８９，２９１の抵抗値をＲ２８９，Ｒ２９
１とし、トランジスタ２８４，２８５のベース・エミッ
タ間電圧Ｖｂｅの差を無視して考えると、

【０２３２】

【数７９】Ｉ２８５＝Ｉ２８４×Ｒ２８９／Ｒ２９１ となる。

【０２３３】抵抗２８９，２９１と抵抗２９２，２９
３，２９４は、温度特性の異なる抵抗であり、前者の抵
抗２８９，２９１の一次の温度係数をα１、２次の温度
係数をβ１とし、後者の抵抗２９２，２９３，２９４の
１次の温度係数をα２、２次の温度係数をβ２とし、基
準温度Ｔａでの抵抗２８９，２９１，２９２，２９３，
２９４の各抵抗値をＲ０２８９，Ｒ０２９１，Ｒ０２９
２，Ｒ０２９３，Ｒ０２９４と表すと、

【０２３４】

【数８０】 Ｉ２８５＝Ｉ２８４ ×Ｒ０２８９（１＋α１（Ｔ−Ｔａ）＋β１（Ｔ−Ｔａ）² ） ／Ｒ０２９１（１＋α１（Ｔ−Ｔａ）＋β１（Ｔ−Ｔａ）² ） ＝Ｉ２８４×Ｒ０２８９／Ｒ０２９１ となる。また、トランジスタ２８６のコレクタに流れる
電流Ｉ２８６は、

【０２３５】

【数８１】 Ｉ２８６＝Ｉ２８４×Ｒ２８９／Ｒ２９２ ＝Ｉ２８４ ×Ｒ０２８９（１＋α１（Ｔ−Ｔａ）＋β１（Ｔ−Ｔａ）² ） ／Ｒ０２９２（１＋α２（Ｔ−Ｔａ）＋β２（Ｔ−Ｔａ）² ） と表される。温度係数α１，β１が小さく、また温度係
数β２が無視できる場合、電流Ｉ２８６は、

【０２３６】

【数８２】Ｉ２８６＝Ｉ２８４×Ｒ０２８９／Ｒ０２９
２（１＋α２（Ｔ−Ｔａ）） となる。

【０２３７】ここで、抵抗値調整回路２９７について説
明する。半導体集積回路上に第１の温度特性の抵抗と第
２の温度特性の抵抗を拡散形成するとき、第１の温度特
性の抵抗と第２の温度特性の抵抗の製法は通常異なり、
同一のマスクパターンであっても両抵抗の基準温度での
抵抗値は異なることがある。

【０２３８】そこで、第２の温度特性の抵抗２９２，２
９３，２９４を用意し、これらの抵抗２９２，２９３，
２９４を並列に接続する。また、抵抗２９２，２９３，
２９４の接続部に電極端子Ｐ３を設け、抵抗２９３，２
９４の他端に電極端子Ｐ１，Ｐ２を個々に設ける。

【０２３９】電極端子Ｐ３と接地間の抵抗値は、外部に
接続された測定装置で測定することができる。抵抗２９
３および２９４にはスイッチ動作をさせるツェナーダイ
オード２９５，２９６が接続されており、初期状態では
各抵抗２９３，２９４と接地間の経路は遮断されてい
る。

【０２４０】抵抗２９２に対して抵抗２９３または抵抗
２９４を並列接続することで合成された抵抗の抵抗値が
抵抗２９１の抵抗値に概略一致させる必要があるときに
は、電極端子Ｐ１またはＰ２と接地間に電圧を加えるか
もしくは電流を流してツェナーダイオード２９５，２９
６に短絡経路を設ける。つまり、ツェナーダイオード２
９５，２９６を選択的に導通状態にすることで、抵抗２
９１の抵抗値と抵抗２９２〜２９４の選択的な合成抵抗
値をほぼ等しくする。

【０２４１】このようにツェナーダイオード２９５，２
９６を選択的に導通状態にすることで、温度特性は異な
るが、概略等しい抵抗値（基準温度時）を有する２種類
の抵抗を半導体集積回路上に備えることができる。

【０２４２】上記抵抗値調整回路２９７を用いると、

【０２４３】

【数８３】Ｒ０２９１＝Ｒ０２９２ と考えることができ、トランジスタ２８８のコレクタの
電流Ｉ２８８は、トランジスタ２８７のコレクタの電流
Ｉ２８５に等しいので、α２が十分に小さい時、

【０２４４】

【数８４】 Ｉ２１０＝Ｉ２８８−Ｉ２８６ ＝Ｉ２８４×Ｒ０２８９ ／Ｒ０２９１×（１−１／（１＋α２（Ｔ−Ｔａ）） ≒Ｉ２８４×Ｒ０２８９／Ｒ０２９１×α２（Ｔ−Ｔａ） となり、電流Ｉ２１０は絶対温度Ｔに比例する。

【０２４５】第３の電流供給回路は、図１１に示す構成
を有している。図１１において、５０１はトランジスタ
群である。５０２はトランジスタ群５０１の各トランジ
スタと直列に接続されたトランジスタからなるトランジ
スタ群である。５０３はトランジスタ群５０１の各トラ
ンジスタと直列に接続されたトランジスタからなるトラ
ンジスタ群である。５０４はトランジスタ群５０２の各
トランジスタに直列に接続されたトランジスタである。
５０５，５０６はそれぞれトランジスタ５０４に対して
カレントミラー構成になっているトランジスタである。

【０２４６】５０７はトランジスタ５０５に直列接続さ
れたトランジスタである。５０８はトランジスタ５０７
に対してカレントミラー構成になりかつトランジスタ５
０６と直列接続されたトランジスタである。５０９はト
ランジスタ５０４のエミッタに一端が接続され他端が接
地された抵抗である。５１０はトランジスタ５０５のエ
ミッタに一端が接続され他端が接地された抵抗である。
５１１はトランジスタ５０６のエミッタに一端が接続さ
れ他端が接地された抵抗である。５１２，５１３はトラ
ンジスタ５０６のエミッタに一端が接続された抵抗であ
る。５１４，５１５は抵抗５１２，５１３の他端にカソ
ードが接続されアノードが接地されたツェナーダイオー
ドである。５１６は抵抗５１２，５１３，ツェナーダイ
オード５１４，５１４からなる抵抗値調整回路である。
Ｐ４，Ｐ４，Ｐ６はそれぞれ電極端子である。

【０２４７】以上のような構成の第３の電流供給回路２
９０は、図１０の第２の電流供給回路２８０と同様の構
成であり、同様の動作をし、上記第１の電流供給回路２
６０におけるトランジスタ２６４のべース電圧Ｖｂｃを
入力して、温度に対して比例する電流Ｉ２１０ａを生成
する。

【０２４８】この場合において、トランジスタ５０４の
コレクタに流れ込む電流Ｉ５０４は、温度に対して略一
定の電流であり、コントローラ５００の端子１０６から
与えられるＢ調整ビット（図１１の場合、４ビット）の
状態によって決まり、トランジスタ群５０３の４つのト
ランジスタのべース電圧が全てハイレベルならば最小と
なり、全てロウレベルならば最大となる。

【０２４９】また、抵抗５０９，５１０と、抵抗５１
１，５１２，５１３は、温度特性の異なる抵抗であり、
電流Ｉ５０４から、絶対温度に対して比例する電流Ｉ２
１０ａを生成する。その生成の仕方は図１０に関して説
明したとおりである。

【０２５０】つぎに、図６における０次関数発生回路２
００は、図１２に示す構成を有している。図１２におい
て、２０１はトランジスタ群、２０２はトランジスタ群
２０１の各トランジスタに直列に接続されたトランジス
タからなるトランジスタ群、２０３はトランジスタ群２
０１の各トランジスタに直列に接続されたトランジスタ
からなるトランジスタ群である。

【０２５１】以上のような構成の０次関数発生回路２０
０においては、上記第１の電流供給回路２６０における
トランジスタ２６４のべース電圧Ｖｂｃを入力して、温
度に対して略一定の電流Ｉ２０６ａを生成する。

【０２５２】この場合において、電流Ｉ２０６ａは、温
度に対して略一定の電流で、コントローラ５００の端子
１０７から与えられるＣ調整ビット（図１２の場合、４
ビット）の状態によって決まり、トランジスタ群２０３
の４つのトランジスタのべース電圧が全てハイレベルな
らば最小となり、全てロウレベルならば最大となる。

【０２５３】つぎに、図６における３次関数発生回路３
００は、図１３に示す構成を有し、図３と図５の３次関
数発生回路を組み合わせた構成であり、低い電源電圧で
動作可能なものである。図１３において、６００は図３
に示した構成を有する３次関数発生回路（請求項２に対
応）で、７００は図５に示した構成を有する３次関数発
生回路（請求項４に対応）である。

【０２５４】以上のようの構成の３次関数発生回路３０
０は、温度に対して略一定な電流Ｉ２１６，Ｉ２０６お
よび温度に対して比例する電流Ｉ２１０を入力して、上
記に説明したように、温度に対して３次関数の特性を持
つ電流Ｉ１２０を出力する。

【０２５５】以上述べたように、温度に対して略一定の
電流Ｉ２０６ａ、温度に対して比例する電流Ｉ２１０
ａ、温度に対して３次関数の特性を持つ電流Ｉ１２０
は、抵抗Ｒ１１１によって電流−電圧変換され、制御電
圧Ｖｉｎとなり、電圧制御型水晶発振回路４００に入力
される。

【０２５６】つぎに、図６に記載のコントローラ（調整
回路）５００は、図１６に示すように、複数個（この例
では１６個）のＤフリップフロップ５０１〜５１６およ
びＰＲＯＭ（プログラマブルリードオンリメモリ）５１
７より構成される。そして、データ端子ＤＡＴＡより、
Ａ，Ｂ，Ｃ，Ｔｏの各調整ビットのハイ／ロウを決める
シリアルのデータ信号を入力し、ＰＲＯＭ５１７にその
状態を書き込み、各調整ビットの状態を決めることがで
きる。このとき、図１７に示すように、データ信号（Ｄ
ＡＴＡ）はクロック信号（ＣＬＫ）の立ち下がりのタイ
ミングで検出され、Ｄフリップフロップ５０１〜５１６
に入力される。入力するデータ信号に応じてＡ，Ｂ，
Ｃ，Ｔｏの各調整ビットの状態が決まり、上記電流Ｉ２
０６ａ，Ｉ１２０，Ｉ２１０ａが変化し、所望の３次関
数の特性をもつ制御電圧Ｖｉｎを生成できる。なお、図
１７は、Ｄ２のビットにロウ、その他のビットにハイを
入力する場合のシリアルのデータ信号とクロックとを示
している。

【０２５７】この時、制御電圧Ｖｉｎは、

【０２５８】

【数８５】Ｖｉｎ＝−α（Ｔ−Ｔｉ）³ ＋β（Ｔ−Ｔ
ｉ）＋γ と表され、Ａ、Ｂ、Ｃ、Ｔｏ調整ビットがα、β、γ、
Ｔｉにそれぞれ対応する。

【０２５９】上記制御電圧Ｖｉｎによって制御される電
圧制御型水晶発振回路４００は、図１４に示す構成を有
するコルピッツ型の発振回路である。図１４において、
４０１はバリキャップダイオード、４０２は水晶発振
子、４０３，４０４は抵抗，４０５，４０６はコンデン
サ、４０７はトランジスタ、４０８，４０９は抵抗、４
１０はコンデンサ、４１１は直流電源である。

【０２６０】以上のような構成の電圧制御型水晶発振回
路４００においては、制御電圧Ｖｉｎに応じてバリキャ
ップダイオード４０１の容量が変化し、発振周波数が変
化する。この際、電圧制御型水晶発振回路４００の温度
特性を打ち消すように、制御電圧Ｖｉｎを与えることに
よって、低い電源電圧で高精度の温度補償を可能とする
温度補償水晶発振器を実現できる。

【０２６１】図１５は、図６および図７における各ノー
ドの電流Ｉ２０６，Ｉ２０６ａ，Ｉ２１６，Ｉ２１０，
Ｉ２１０ａ，Ｉ１２０と電圧Ｖｉｎの温度特性を示す。
上記の電圧Ｖｉｎが電圧制御型水晶発振回路（ＶＣＸ
Ｏ）に制御電圧として加えられることになる。

【０２６２】

【発明の効果】以上のように、本発明の３次関数発生回
路によれば、抵抗の電圧降下とトランジスタのベース・
エミッタ間電圧とダイオードの順方向電圧降下とを利用
して絶対温度の３乗に比例する電流を生成しており、抵
抗の電圧降下はダイオードの順方向電圧降下より小さく
設定することが可能であるので、３個のダイオードを利
用して絶対温度の３乗に比例する電流を生成する場合と
比べて低い電圧で動作可能である。

【０２６３】また、本発明の温度補償水晶発振器によれ
ば、低い電圧で動作可能な３次関数発生回路を用いて構
成しているので、低い電源電圧で高精度の温度補償を可
能とする。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の３次関数発生回路
の構成を示す回路図である。

【図２】従来の３次関数発生回路の構成を示す回路であ
る。

【図３】本発明の第２の実施の形態の３次関数発生回路
の構成を示す回路図である。

【図４】本発明の第３の実施の形態の３次関数発生回路
の構成を示す回路図である。

【図５】本発明の第４の実施の形態の３次関数発生回路
の構成を示す回路図である。

【図６】本発明の第５の実施の形態の温度補償水晶発振
器の構成を示すブロック図である。

【図７】図６の温度補償水晶発振器における１次関数発
生回路の具体構成を示すブロック図である。

【図８】図７の１次関数発生回路におけるバンドギャッ
プ型電流電圧発生回路の具体構成を示す回路図である。

【図９】図７の１次関数発生回路における第１の電流供
給回路の具体構成を示す回路図である。

【図１０】図７の１次関数発生回路における第２の電流
供給回路の具体構成を示す回路図である。

【図１１】図７の１次関数発生回路における第３の電流
供給回路の具体構成を示す回路図である。

【図１２】図６の温度補償水晶発振器における０次関数
発生回路の具体構成を示すブロック図である。

【図１３】図６の温度補償水晶発振器における３次関数
発生回路の具体構成を示すブロック図である。

【図１４】図６の温度補償水晶発振器における電圧制御
型水晶発振回路の具体構成を示す回路図である。

【図１５】図６および図７における各ノードの電圧、電
流の温度特性を示す特性図である。

【図１６】コントローラの具体構成を示すブロック図で
ある。

【図１７】コントローラの動作を示すタイムチャートで
ある。

【符号の説明】

１，２１，３１，５１，６１ 電源電圧端子 ２，４，２２，３２，５２，５４，６２ 固定電流源 ３，５，２３，３３，５３，５５，６３ 電流源 Ｄ１，Ｄ２，Ｄ２１〜２５ ダイオード Ｄ３１〜３３ ダイオード Ｄ５１，Ｄ５２，Ｄ６１〜６３ ダイオード Ｉｏ，Ｉ２０６，Ｉ２１６，Ｉ２０６ａ 電流 Ｉｔ，Ｉ２１０，Ｉ２１０ａ 電流 Ｉ１２０ 電流 Ｑ２，Ｑ４，Ｑ６，Ｑ７，Ｑ２２ 第２導電型の
トランジスタ Ｑ３２，Ｑ３３，Ｑ３５，Ｑ３６ 第２導電型の
トランジスタ Ｑ３９〜４１，Ｑ４４，Ｑ５１ 第２導電型の
トランジスタ Ｑ５３，Ｑ６１，Ｑ６４，Ｑ６７ 第２導電型の
トランジスタ Ｑ６８，Ｑ７２ 第２導電型の
トランジスタ ２０１，２０２，２５１，２５２ 第２導電型の
トランジスタ ２６４〜２６６，２６８，２６９ 第２導電型の
トランジスタ ２８１，２８２，２８７，２８８ 第２導電型の
トランジスタ ５０１，５０２，５０７，５０８ 第２導電型の
トランジスタ Ｑ１，Ｑ３，Ｑ５，Ｑ２１，Ｑ３１ 第１導電型の
トランジスタ Ｑ３４，Ｑ３７，Ｑ３８，Ｑ４２ 第１導電型の
トランジスタ Ｑ５２，Ｑ５４，Ｑ５６，Ｑ５７ 第１導電型の
トランジスタ Ｑ６２，Ｑ６３，Ｑ６５，Ｑ６６ 第１導電型の
トランジスタ Ｑ６９，Ｑ７０，Ｑ７１，Ｑ７３ 第１導電型の
トランジスタ Ｑ７４ 第１導電型の
トランジスタ ２０３，２５３，２５４，２５６ 第１導電型の
トランジスタ ２６２，２６７，２７０，２７１ 第１導電型の
トランジスタ ２８３〜２８６，５０３〜５０６ 第１導電型の
トランジスタ ４０７ 第１導電型の
トランジスタ Ｒ１，Ｒ３１，Ｒ５１，Ｒ６１ 抵抗 １１１，２５５，２５７，２６３ 抵抗 ２８９，２９１〜２９４ 抵抗 ５０９〜５１３ 抵抗 ４０３，４０４，４０８，４０９ 抵抗 ４０５，４０６ コンデンサ ａｍｐ１，ａｍｐ２１，ａｍｐ３１ 差動アンプ ａｍｐ５１，ａｍｐ６１ 差動アンプ ２９５，２９６，５１４，５１５ ツェナーダイ
オード ４０２ 水晶振動子 ２９７，５１６ 抵抗値調整回
路 Ｐ１〜Ｐ６ 電極端子 １００ １次関数発生
回路 ２００ ０次関数発生
回路 ３００ ３次関数発生
回路 ４００ 電圧制御型水
晶発振回路 ５００ コントローラ ２５０ バンドギャッ
プ型電流電圧発生回路 ２６０ 第１の電流供
給回路 ２８０ 第２の電流供
給回路 ２９０ 第３の電流供
給回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−153104（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 5/30 - 5/42 G06G 1/00 - 7/80

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 一端が電源に接続された抵抗（Ｒ１）
   と、 前記抵抗（Ｒ１）の他端にアノードが接続された第１の
   ダイオード（Ｄ１）と、 前記第１のダイオード（Ｄ１）のカソードに接続され、
   温度に対して略一定の電流（Ｉｏ）を流す第１の固定電
   流源（２）と、 前記第１のダイオード（Ｄ１）のカソードと前記第１の
   固定電流源（２）との接続点に正入力端子が接続された
   差動アンプ（ａｍｐ１）と、 前記第１のダイオード（Ｄ１）のアノードにベースが接
   続され、コレクタが前記電源に接続された第１導電型の
   第１のトランジスタ（Ｑ１）と、 前記第１のトランジスタ（Ｑ１）のエミッタにアノード
   が接続された第２のダイオード（Ｄ２）と、 前記第２のダイオード（Ｄ２）のカソードに接続され、
   温度に対して比例する電流（Ｉｔ）を流す第１の電流源
   （３）と、 前記第２のダイオード（Ｄ２）のカソードと前記第１の
   電流源（３）との接続点にベースが接続され、コレクタ
   が接地された第２導電型の第２のトランジスタ（Ｑ２）
   と、 一端が前記電源に接続され、他端が前記第２のトランジ
   スタ（Ｑ２）のエミッタに接続され、温度に対して略一
   定の電流（Ｉｏ）を流す第２の固定電流源（４）と、 前記第２のトランジスタ（Ｑ２）のエミッタと前記第２
   の固定電流源（４）との接続点にベースが接続され、コ
   レクタが前記電源に接続された第１導電型の第３のトラ
   ンジスタ（Ｑ３）と、 前記第３のトランジスタ（Ｑ３）のエミッタに接続さ
   れ、温度に対して比例する電流（Ｉｔ）を流す第２の電
   流源（５）と、 前記第３のトランジスタ（Ｑ３）のエミッタと前記第２
   の電流源（５）との接続点にベースが接続され、前記差
   動アンプ（ａｍｐ１）の負入力端子にエミッタが接続さ
   れ、コレクタが接地された第２導電型の第４のトランジ
   スタ（Ｑ４）と、 前記第４のトランジスタ（Ｑ４）のエミッタにエミッタ
   が接続され、前記差動アンプ（ａｍｐ１）の出力端にベ
   ースが接続された第１導電型の第５のトランジスタ（Ｑ
   ５）と、 前記第５のトランジスタ（Ｑ５）のコレクタにベースお
   よびコレクタが接続され、エミッタが前記電源に接続さ
   れた第２導電型の第６のトランジスタ（Ｑ６）と、 前記第５のトランジスタ（Ｑ５）のコレクタにベースが
   接続され、エミッタが前記電源に接続された第２導電型
   の第７のトランジスタ（Ｑ７）とを備え、 前記第７のトランジスタ（Ｑ７）のコレクタより出力電
   流（Ｉ）を取り出すことを特徴とする３次関数発生回
   路。
2. 【請求項２】 一端を電源に接続した抵抗（Ｒ３１）
   と、 前記抵抗（Ｒ３１）の他端にアノードが接続された第１
   のダイオード（Ｄ３１）と、 前記第１のダイオード（Ｄ３１）のカソードにアノード
   が接続された第２のダイオード（Ｄ３２）と、 前記第２のダイオード（Ｄ３２）のカソードに接続さ
   れ、温度に対して略一定の電流（Ｉｏ）を流す固定電流
   源（３２）と、 第２のダイオード（Ｄ３２）のカソードと前記固定電流
   源（３２）との接続点にベースが接続され、コレクタが
   接地された第２導電型の第１のトランジスタ（Ｑ４０）
   と、 前記第１のトランジスタ（Ｑ４０）のエミッタにコレク
   タが接続され、エミッタが前記電源に接続された第２導
   電型の第２のトランジスタ（Ｑ４１）と、 前記第１のトランジスタ（Ｑ４０）のエミッタに正入力
   端子が接続された差動アンプ（ａｍｐ３１）と、 第１のダイオード（Ｄ３１）のアノードにベースが接続
   された第１導電型の第３のトランジスタ（Ｑ３１）と、 前記第３のトランジスタ（Ｑ３１）のエミッタにアノー
   ドが接続された第３のダイオード（Ｄ３３）と、 前記第３のダイオード（Ｄ３３）のカソードに接続さ
   れ、温度に対して比例する電流（Ｉｔ）を流す電流源
   （３３）と、 前記第３のダイオード（Ｄ３３）のカソードと前記電流
   源（３３）との接続点にベースが接続され、コレクタが
   接地された第２導電型の第４のトランジスタ（Ｑ３２）
   と、 前記第４のトランジスタ（Ｑ３２）のエミッタにコレク
   タが接続され、エミッタが前記電源に接続された第２導
   電型の第５のトランジスタ（Ｑ３３）と、 前記第４のトランジスタ（Ｑ３２）のエミッタにベース
   が接続され、コレクタが前記電源に接続された第１導電
   型の第６のトランジスタ（Ｑ３４）と、 前記第３のトランジスタ（Ｑ３１）のコレクタにコレク
   タおよびベースが接続され、エミッタが前記電源に接続
   された第２導電型の第７のトランジスタ（Ｑ３５）と、 前記第３のトランジスタ（Ｑ３１）のコレクタにベース
   が接続され、エミッタが前記電源に接続された第２導電
   型の第８のトランジスタ（Ｑ３６）と、 前記第８のトランジスタ（Ｑ３６）のコレクタにコレク
   タおよびベースが接続され、エミッタが接地された第１
   導電型の第９のトランジスタ（Ｑ３７）と、 前記第８のトランジスタ（Ｑ３６）のコレクタにベース
   が接続され、前記第６のトランジスタ（Ｑ３４）のエミ
   ッタにコレクタが接続され、エミッタが接地された第１
   導電型の第１０のトランジスタ（Ｑ３８）と、 前記第１０のトランジスタ（Ｑ３８）のコレクタにベー
   スが接続され、前記差動アンプ（ａｍｐ３１）の負入力
   端子にエミッタが接続され、コレクタが接地された第２
   導電型の第１１のトランジスタ（Ｑ３９）と、 前記第１１のトランジスタ（Ｑ３９）のエミッタにエミ
   ッタが接続され、前記差動アンプ（ａｍｐ３１）の出力
   端にベースが接続され、前記第２のトランジスタ（Ｑ４
   １）のベースにコレクタが接続され、前記第５のトラン
   ジスタ（Ｑ３３）のベースにコレクタが接続された第１
   導電型の第１２のトランジスタ（Ｑ４２）と、 前記第１２のトランジスタ（Ｑ４２）のコレクタにベー
   スおよびコレクタが接続され、エミッタが前記電源に接
   続された第２導電型の第１３のトランジスタ（Ｑ４３）
   と、 前記第１２のトランジスタ（Ｑ４２）のコレクタにベー
   スが接続され、エミッタが前記電源に接続された第２導
   電型の第１４のトランジスタ（Ｑ４４）とを備え、 前記第１４のトランジスタ（Ｑ４４）のコレクタより出
   力電流（Ｉ）を取り出すことを特徴とする３次関数発生
   回路。
3. 【請求項３】 一端を接地した抵抗（Ｒ５１）と、 前記抵抗（Ｒ５１）の他端にカソードが接続された第１
   のダイオード（Ｄ５１）と、 前記第１のダイオード（Ｄ５１）のアノードに接続さ
   れ、温度に対して略一定の電流（Ｉｏ）を流す第１の固
   定電流源（５２）と、 前記第１のダイオード（Ｄ５１）のアノードと前記第１
   の固定電流源（５２）との接続点に正入力端子が接続さ
   れた差動アンプ（ａｍｐ５１）と、 前記第１のダイオード（Ｄ５１）のカソードにベースが
   接続され、コレクタが接地された第２導電型の第１のト
   ランジスタ（Ｑ５１）と、 前記第１のトランジスタ（Ｑ５１）のエミッタにカソー
   ドが接続された第２のダイオード（Ｄ５２）と、 前記第２のダイオード（Ｄ５２）のアノードに接続さ
   れ、温度に対して比例する電流（Ｉｔ）を流す第１の電
   流源（５３）と、 前記第２のダイオード（Ｄ５２）のアノードと前記第１
   の電流源（５３）の接続点にベースが接続され、コレク
   タが電源に接続された第１導電型の第２のトランジスタ
   （Ｑ５２）と、 前記第２のトランジスタ（Ｑ５２）のエミッタに接続さ
   れ、温度に対して略一定の電流（Ｉｏ）を流す第２の固
   定電流源（５４）と、 前記第２のトランジスタ（Ｑ５２）のエミッタと前記第
   ２の固定電流源（５４）の接続点にベースが接続され、
   コレクタが接地された第２導電型の第３のトランジスタ
   （Ｑ５３）と、 前記第２導電型の第３のトランジスタ（Ｑ５３）のエミ
   ッタに接続され、温度に対して比例する電流（Ｉｔ）を
   流す第２の電流源（５５）と、 前記第３のトランジスタ（Ｑ５３）のエミッタと前記第
   ２の電流源（５５）との接続点にベースが接続され、前
   記差動アンプ（ａｍｐ５１）の負入力端子にエミッタが
   接続され、コレクタが前記電源に接続された第１導電型
   の第４のトランジスタ（Ｑ５４）と、 前記第４のトランジスタ（Ｑ５４）のエミッタにエミッ
   タが接続され、前記差動アンプ（ａｍｐ５１）の出力端
   にベースが接続された第２導電型の第５のトランジスタ
   （Ｑ５５）と、 前記第５のトランジスタ（Ｑ５５）のコレクタにベース
   およびコレクタが接続され、エミッタが接地された第１
   導電型の第６のトランジスタ（Ｑ５６）と、 前記第５のトランジスタ（Ｑ５５）のコレクタにベース
   が接続され、エミッタが接地された第１導電型の第７の
   トランジスタ（Ｑ５７）とを備え、 前記第７のトランジスタ（Ｑ５７）のコレクタより出力
   電流（Ｉ）を取り出すことを特徴とする３次関数発生回
   路。
4. 【請求項４】 一端を接地した抵抗（Ｒ６１）と、 前記抵抗（Ｒ６１）の他端にカソードが接続された第１
   のダイオード（Ｄ６１）と、 前記第１のダイオード（Ｄ６１）のアノードにカソード
   が接続された第２のダイオード（Ｄ６２）と、 前記第２のダイオード（Ｄ６２）のアノードに接続さ
   れ、温度に対して略一定の電流（Ｉｔ）を流す固定電流
   源（６２）と、 前記第２のダイオード（Ｄ６２）のアノードと前記固定
   電流源（６２）との接続点にベースが接続され、コレク
   タが前記電源に接続された第１導電型の第１のトランジ
   スタ（Ｑ７０）と、 前記第１のトランジスタ（Ｑ７０）のエミッタにコレク
   タが接続され、エミッタが接地された第１導電型の第２
   のトランジスタ（Ｑ７１）と、 前記第１のトランジスタ（Ｑ７０）のエミッタに正入力
   端子が接続された差動アンプ（ａｍｐ６１）と、 第１のダイオード（Ｄ６１）のカソードにベースが接続
   された第２導電型の第３のトランジスタ（Ｑ６１）と、 前記第３のトランジスタ（Ｑ６１）のエミッタにカソー
   ドが接続された第３のダイオード（Ｄ６３）と、 前記第３のダイオード（Ｄ６３）のアノードに接続さ
   れ、温度に対して比例する電流（Ｉｔ）を流す電流源
   （６３）と、 前記第３のダイオード（Ｄ６３）のアノードと前記電流
   源（６３）との接続点にベースが接続され、コレクタが
   前記電源に接続された第１導電型の第４のトランジスタ
   （Ｑ６２）と、 前記第４のトランジスタ（Ｑ６２）のエミッタにコレク
   タが接続され、エミッタが接地された第１導電型の第５
   のトランジスタ（Ｑ６３）と、 前記第４のトランジスタ（Ｑ６２）のエミッタにベース
   が接続され、コレクタが接地された第２導電型の第６の
   トランジスタ（Ｑ６４）と、 前記第３のトランジスタ（Ｑ６１）のコレクタにコレク
   タおよびベースが接続され、エミッタが接地された第１
   導電型の第７のトランジスタ（Ｑ６５）と、 前記第３のトランジスタ（Ｑ６１）のコレクタにベース
   が接続され、エミッタが接地された第１導電型の第８の
   トランジスタ（Ｑ６６）と、 前記第８のトランジスタ（Ｑ６６）のコレクタにコレク
   タおよびベースが接続され、エミッタが前記電源に接続
   された第２導電型の第９のトランジスタ（Ｑ６７）と、 前記第８のトランジスタ（Ｑ６６）のコレクタにベース
   が接続され、前記第６のトランジスタ（Ｑ６４）のエミ
   ッタにコレクタが接続され、エミッタが前記電源に接続
   された第２導電型の第１０のトランジスタ（Ｑ６８）
   と、 前記第１０のトランジスタ（Ｑ６８）のコレクタにベー
   スが接続され、前記差動アンプ（ａｍｐ６１）の負入力
   端子にエミッタが接続され、コレクタが前記電源に接続
   された第２導電型の第１１のトランジスタ（Ｑ６９）
   と、 前記第１１のトランジスタ（Ｑ６９）のエミッタにエミ
   ッタが接続され、前記差動アンプ（ａｍｐ６１）の出力
   端にベースが接続され、前記第２のトランジスタ（Ｑ７
   １）のベースにコレクタが接続され、前記第５のトラン
   ジスタ（Ｑ６３）のベースにコレクタが接続された第２
   導電型の第１２のトランジスタ（Ｑ７２）と、 前記第１２のトランジスタ（Ｑ７２）のコレクタにベー
   スおよびコレクタが接続され、エミッタが接地された第
   １導電型の第１３のトランジスタ（Ｑ７３）と、 前記第１２のトランジスタ（Ｑ７２）のコレクタにベー
   スが接続され、エミッタが接地された第１導電型の第１
   ４のトランジスタ（Ｑ７４）とを備え、 前記第１４のトランジスタ（Ｑ７４）のコレクタより出
   力電流（Ｉ）を取り出すことを特徴とする３次関数発生
   回路。
5. 【請求項５】 温度に対して比例する電流を生成する１
   次関数発生回路（１００）と、温度に対して略一定の電
   流を生成する０次関数発生回路（２００）と、前記温度
   に対して比例する電流より、前記温度に対して３次の特
   性を持つ電流を生成する請求項１、２、３または４に記
   載の３次関数発生回路（３００）と、前記０次関数発生
   回路（２００）、前記１次関数発生回路（１００）およ
   び前記３次関数発生回路（３００）の出力電流をデータ
   端子、クロック端子の入力によって、調整して書込みを
   行うコントローラ（５００）と、前記０次関数発生回路
   （２００）、前記１次関数発生回路（１００）および前
   記３次関数発生回路（３００）の３つの出力電流を電圧
   に変換する電流−電圧変換抵抗（１１１）とを備え、前
   記電流−電圧変換抵抗（１１１）の電圧によって電圧制
   御型水晶発振回路（４００）の発振周波数を制御するよ
   うにしたことを特徴とする温度補償水晶発振器。