KR20020041754A - 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 Download PDF

Info

Publication number
KR20020041754A
KR20020041754A KR1020010074112A KR20010074112A KR20020041754A KR 20020041754 A KR20020041754 A KR 20020041754A KR 1020010074112 A KR1020010074112 A KR 1020010074112A KR 20010074112 A KR20010074112 A KR 20010074112A KR 20020041754 A KR20020041754 A KR 20020041754A
Authority
KR
South Korea
Prior art keywords
silicon wafer
heat treatment
gas
oxide film
temperature
Prior art date
Application number
KR1020010074112A
Other languages
English (en)
Other versions
KR100707728B1 (ko
Inventor
요시노부 나까다
히로유끼 시라끼
Original Assignee
가와이 겐이찌
미쯔비시 마테리알 실리콘 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가와이 겐이찌, 미쯔비시 마테리알 실리콘 가부시끼가이샤 filed Critical 가와이 겐이찌
Publication of KR20020041754A publication Critical patent/KR20020041754A/ko
Application granted granted Critical
Publication of KR100707728B1 publication Critical patent/KR100707728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

본 발명은 분위기 가스 (G) 중에서 실리콘 웨이퍼 (W)를 열처리하여 내부에 새롭게 빈 구멍을 형성하는 열처리 공정을 가지며, 이 열처리 공정의 상기 분위기 가스는 N2가 분해 가능한 온도보다 낮은 분해 온도의 질화 가스를 포함한다. 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼에 있어서, 열처리의 저온화 또는 단시간화를 꾀하여 슬립 발생을 억제하고 양호한 표면 조도를 얻는다.

Description

실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 {Production Method for Silicon Wafer and Silicon Wafer}
본 발명은 실리콘 웨이퍼를 분위기 가스 중에서 열처리하여 내부에 빈 구멍을 형성하고, 열처리를 더 행하여 표면층에 DZ (Denuded Zone)층을 형성하는 실리콘 웨이퍼의 제조 방법 및 이 방법으로 제조된 실리콘 웨이퍼에 관한 것이다.
CZ (쵸크랄스키)법으로 인상 성장된 실리콘 단결정을 가공하여 제작된 실리콘 웨이퍼는 산소 불순물을 많이 포함하고 있으며, 이 산소 불순물은 전위나 결함 등을 발생시키는 산소 석출물 (BMD: Bulk Micro Defect)이 된다. 이 산소 석출물이 소자가 형성되는 표면에 존재하는 경우, 누설 전류 증대 및 산화막 내압 저하 등의 원인이 되어 반도체 소자의 특성에 큰 영향을 미친다.
따라서, 종래부터 실리콘 웨이퍼 표면에 대하여 1250 ℃ 이상의 고온으로 단시간의 급속 가열·급냉 열처리 (RTA: Rapid Thermal Annealing)를 소정의 분위기 가스 중에서 행하고, 내부에 고농도의 열평형의 원자의 빈 구멍 (Vacancy: 이하, 간단히 "빈 구멍"이라고 함)을 형성하고, 급냉에 의해 동결함과 동시에 그 후의 열처리로 표면에 있어서 빈 구멍을 바깥쪽으로 확산시킴으로써 DZ층 (무결함층)을 균일하게 형성하는 방법이 사용되고 있다 (예를 들면, 국제 공개 공보 WO 98/38675호에 기재된 기술). 그리고, 상기 DZ층 형성 후에 상기 온도보다 저온에서 열처리를 행함으로써, 내부의 결함층으로서 산소 석출핵을 형성·안정화하여 게터링 효과를 갖는 BMD층을 형성하는 공정이 채용되고 있다.
또한, 다른 종래 기술 (예를 들면, 국제 공개 공보 WO 98/45507호에 기재된기술)로서 우선 산소 분위기하에서 열처리를 행하고, 이어서 비산화성 분위기하에서 열처리를 행함으로써 표면층에서의 DZ와 내부에서의 BMD 형성을 행하고 있다.
또한, 종래 빈 구멍 형성을 위한 열처리에서는 분위기 가스로서 N2(질소)가 주로 사용되고 있다. 즉, 고온에서 N2가 분해되고, 실리콘 웨이퍼 표면에 SixNy(질화막)이 형성됨으로써 빈 구멍을 주입하는 것이다.
그러나, 상기 실리콘 웨이퍼의 열처리 기술에서는 이하와 같은 문제가 남겨져 있었다.
종래에는 예를 들면 빈 구멍 형성을 위한 열처리를 행할 때 표면을 산화막으로 덮고, N2를 주로 한 분위기 가스 중에서 열처리가 행해졌는데, 이 경우 충분한 열처리 효과를 얻기 위해서는 1250 ℃ 이상에서 10 sec 이상의 열처리가 필요하였다. 따라서, 실리콘 웨이퍼에는 고온의 열처리에 의해 서셉터 또는 지지핀 등과 접촉하는 부분에서 슬립이 발생하여 균열 등의 원인이 되는 문제가 있었다.
또한, 열처리 전의 실리콘 웨이퍼 표면은 적지 않게 산화되어 자연 산화막이 형성되는데, 상기 열처리가 행해지기 때문에 표면의 자연 산화막이 고온에서 승화되어 표면이 거칠어진다는 문제가 있었다.
본 발명은 상술한 과제를 감안하여 이루어진 것으로, 열처리의 저온화 또는 단시간화를 꾀하여 슬립 발생을 억제할 수 있음과 동시에 양호한 표면 조도가 얻어지는 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에서의 열처리로를 나타내는 개략적인 전체 단면도.
도 2a는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에서의 열처리 온도 및 가스 유량 (slm)의 시간 챠트를 나타내는 그래프.
도 2b는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에서의 열처리 온도 및 가스 유량 (slm)의 시간 챠트를 나타내는 그래프.
도 3a는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에서의 RTA 처리 후 및 그 후의 산소 석출을 위한 열처리 후의 웨이퍼를 나타내는 확대 단면도.
도 3b는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에서의 RTA 처리 후 및 그 후의 산소 석출을 위한 열처리 후의 웨이퍼를 나타내는 확대 단면도.
도 4a는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에 있어서, 표면에 실리콘 산화질화막이 형성되는 경우의 RTA 처리 전후 및 그 후의 산소 석출을 위한 열처리 후의 웨이퍼를 나타내는 확대 단면도.
도 4b는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에 있어서, 표면에 실리콘 산화질화막이 형성되는 경우의 RTA 처리 전후 및 그 후의 산소 석출을 위한 열처리 후의 웨이퍼를 나타내는 확대 단면도.
도 4c는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태에 있어서, 표면에 실리콘 산화질화막이 형성되는 경우의 RTA 처리 전후 및 그 후의 산소 석출을 위한 열처리 후의 웨이퍼를 나타내는 확대 단면도.
도 5는 보론코프 이론에 기초한 V/G 비율이 임계점 이상인 경우 빈 구멍이 풍부한 잉곳이 형성되고, V/G 비율이 임계점 이하인 경우 격자간 실리콘이 풍부한 잉곳이 형성되며, 퍼펙트 영역이 제1 임계비 ((V/G)1) 이상 제2 임계비 ((V/G)2) 이하인 것을 나타내는 도면.
도 6은 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 실시예에서의 열처리 온도와 BMD 밀도와의 관계를 나타내는 그래프.
도 7은 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 실시예에서의 열처리 온도와 DZ 폭과의 관계를 나타내는 그래프.
도 8은 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 실시예에서의 열처리 온도가 1100 ℃와 1150 ℃인 경우의 열처리 온도와 BMD 밀도와의 관계를 나타내는 그래프.
도 9는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 종래예 및 열처리 온도를 변경한 경우의 실시예에서의 슬립 길이를 나타내는 그래프.
도 10a는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 종래예 및 실리콘 산화질화막이 형성된 경우의 실시예에 있어서, 표면에서 깊이 방향으로의 원소 분포 측정에 의한 분석 결과를 나타내는 그래프.
도 10b는 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 종래예 및 실리콘 산화질화막이 형성된 경우의 실시예에 있어서, 표면에서 깊이 방향으로의 원소 분포 측정에 의한 분석 결과를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1: 서셉터
1a: 단부
2: 반응실
2a: 공급구
2b: 배출구
G: 분위기 가스
W: 실리콘 웨이퍼
V: 빈 구멍
DZ: DZ층
BMD: BMD층
SO: 실리콘 산화막
SNO: 실리콘 산화질화막
본 발명은 상기 과제를 해결하기 위하여 이하의 구성을 채용하였다. 즉, 본 발명의 실리콘 웨이퍼의 제조 방법은 분위기 가스 중에서 실리콘 웨이퍼를 열처리하여 내부에 새롭게 빈 구멍을 형성하는 열처리 공정을 가지며, 이 열처리 공정의 상기 분위기 가스는 N2가 분해 가능한 온도보다 낮은 분해 온도의 질화 가스를 포함하는 것을 특징으로 한다.
이 실리콘 웨이퍼의 제조 방법에서는 열처리 공정의 분위기 가스가 N2가 분해 가능한 온도보다 낮은 분해 온도의 질화 가스, 예를 들면 NH3, NO, N2O, N2O2, 히드라진 또는 디메틸히드라진 등을 포함하기 때문에 N2의 경우보다 낮은 열처리 온도 또는 짧은 열처리 시간으로도 질화 가스가 분해되어 실리콘 웨이퍼 표면을 질화 (질화막을 형성)하고, 내부에 빈 구멍을 주입할 수 있으며 열처리시의 슬립 발생을 억제할 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 질화 가스가 NH3(암모니아)를 포함하는 것이 바람직하다. 즉, 이 실리콘 웨이퍼의 제조 방법에서는 NH3을 포함한 질화 가스를 사용함으로써 NH3가 분해되어 발생한 H (수소)가 실리콘 웨이퍼 표면의 자연 산화막 등을 제거하는 클리닝 효과를 갖고 있기 때문에 표면의 질화 및 빈 구멍의 주입이 더 촉진된다. 또한, NH3에는 산화막을 질화시키는 효과가 있으며, 빈 구멍의 주입이 촉진된다. 또한, 상기 NH3에 의한 클리닝 효과는 수소의 환원성에 의한 것이며, 자연 산화막의 고온에서의 단순한 증발 (승화)과는 상이한 것이다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 질화 가스에서의 상기 NH3의 농도를 0.5 ％ 이상 또는 NH3의 유량을 10 sccm 이상으로 하는 기술이 채용된다. 즉, 이 실리콘 웨이퍼의 제조 방법에서는 질화 가스에서의 NH3의 농도를 0.5 ％ 이상 또는 NH3의 유량을 10 sccm 이상으로 하기 때문에, 이 가스 조건에서는 질화 반응이 반응의 속도를 결정하며, 이 조건의 질화 가스를 포함한다면 웨이퍼 표면에 형성되는 질화막 두께는 동일하고, 웨이퍼면 내로 균일한 빈 구멍 주입이 가능하게 된다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 질화 가스가 플라즈마화되어 있는 것이 바람직하다. 즉, 이 실리콘 웨이퍼의 제조 방법에서는 질화 가스가 플라즈마화되어 있음으로써 활성화된 질화 가스가 되고, 또한 표면의 질화 및 빈 구멍의 주입이 촉진된다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 열처리 온도가 900 ℃ 내지 1200 ℃의 온도이며, 상기 열처리 시간이 60 sec(초) 이하의 시간인 것이 바람직하다. 즉, 이 실리콘 웨이퍼의 제조 방법에서는 상기 범위의 열처리 온도 및 열처리 시간을 갖기 때문에 슬립의 발생을 억제함과 동시에 충분히 빈 구멍을 주입할 수 있고 적량의 BMD층을 얻을 수 있다. 또한, 후술하는 바와 같이 1200 ℃ 이하의 온도에서 열처리하기 때문에 결정 중에 형성되는 격자간 Si가 적고, 표면 질화막에 의해 주입되는 빈 구멍이 격자간 Si와 쌍소멸되지 않고 주입 효율을 높일 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 열처리 공정 전에 상기 실리콘 웨이퍼 표면의 산화막을 제거 또는 박막화하는 산화막 제거 공정을 갖는 것이 바람직하다. 즉, 이 실리콘 웨이퍼의 제조 방법은 열처리 공정 전에 실리콘 웨이퍼 표면의 산화막을 제거 또는 박막화하는 산화막 제거 공정을 갖기 때문에 웨이퍼 표면의 자연 산화막 등의 산화막이 완전히 제거 또는 거의 제거된 상태에서 RTA 처리되며, 질화 가스에 의한 웨이퍼 표면의 질화 및 빈 구멍의 주입이 산화막에 의해 방해되는 것을 막을 수 있어 효과적인 빈 구멍 주입이 가능해진다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 산화막 제거 공정에 있어서, 상기 분위기 가스가 NH3를 포함할 때 적어도 상기 산화막을 막 두께가 2 nm 미만이 될 때까지 제거하는 것이 바람직하다. 본 발명자들은 후술하는 바와 같이 산화막이 2 nm 이상 표면에 형성되어 있으면, 상기 열처리 조건 (열처리 온도가 900 ℃ 내지 1200 ℃의 온도이며, 열처리 시간이 60 sec(초) 이하의 시간) 내에서 충분히 산화막을 완전히 제거하거나 산질화막화하지 못하고, 상기 질화 가스에 의한 빈 구멍 주입 효과를 충분히 얻지 못하는 것을 발견하였다. 즉, 이 실리콘 웨이퍼의 제조 방법에서는 산화막 제거 공정에 있어서 분위기 가스가 NH3를 포함할 때 적어도 산화막의 두께가 2 nm 미만이 될 때까지 제거하기 때문에, 후술하는 바와같이 남은 산화막을 충분히 산질화막화할 수 있으며, 충분히 빈 구멍을 주입하는 효과를 얻을 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조 방법은 상기 열처리 공정에 있어서, 상기 실리콘 웨이퍼를 열처리하는 반응실 내에 배치하고, 이 반응실 내의 분위기 가스 중에 포함된 산소를 제거하는 퍼징 처리를 행하고 나서 상기 질화 가스를 포함하는 분위기 가스를 반응실 내에 공급하는 것이 바람직하다. 즉, 이 실리콘 웨이퍼의 제조 방법에서는 반응실 내의 분위기 가스 중에 포함된 산소를 제거하는 퍼징 처리를 행하고 나서 질화 가스를 포함하는 분위기 가스를 반응실 내에 공급하기 때문에 열처리 중의 분위기 가스에 산소가 포함되지 않고, 표면 산화에 의해 빈 구멍의 주입 효과가 억제되는 것을 방지할 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법은 상기 열처리 공정 후에 열처리 공정보다 낮은 온도에서 상기 실리콘 웨이퍼를 열처리하여 표면층에 무결함층을 형성함과 동시에 내부의 빈 구멍에 산소를 석출시키는 석출 처리 공정을 갖는 것을 특징으로 한다.
즉, 이 실리콘 웨이퍼의 제조 방법에서는 열처리 공정 후에 열처리 공정보다 낮은 온도에서 실리콘 웨이퍼를 열처리하여 표면층에 무결함층을 형성함과 동시에 내부의 빈 구멍에 산소를 석출시키는 석출 처리 공정을 갖기 때문에 소자 형성에 바람직한 DZ층을 표면층에 가짐과 동시에 근접 게터링 효과를 갖는 고 BMD 밀도 영역을 내부에 갖는 고기능 실리콘 웨이퍼를 제작할 수 있다.
본 발명의 실리콘 웨이퍼는 열처리에 의해 내부에 새롭게 빈 구멍이 형성된실리콘 웨이퍼로서, 상기 본 발명의 실리콘 웨이퍼의 제조 방법에 의해 제작된 것을 특징으로 한다. 즉, 이 실리콘 웨이퍼에서는 상기 본 발명의 실리콘 웨이퍼의 제조 방법에 의해 제작되기 때문에 슬립 발생이 억제됨과 동시에 그 후의 열처리에 의해 표면층에 충분한 DZ층과 내부에 적당히 높은 BMD 밀도를 가진 고품질의 웨이퍼를 얻을 수 있다.
본 발명의 실리콘 웨이퍼는 열처리에 의해 내부에 새롭게 빈 구멍이 형성된 실리콘 웨이퍼로서, 상기 열처리시에 표면을 질화시킨 실리콘 산화질화막을 그 표면에 갖는 것을 특징으로 한다. 즉, 이 실리콘 웨이퍼에서는 열처리시에 표면을 질화시킨 실리콘 산화질화막, 즉 열처리시에 표면의 자연 산화막 등의 실리콘 산화막이나 산소를 증발시키지 않고 질화시켜 형성한 실리콘 산화질화막을 갖기 때문에, 표면의 질화에 의해 내부에 충분히 빈 구멍이 주입됨과 동시에 표면 거칠기가 억제된 양호한 표면 조도를 갖는다. 따라서, 이 실리콘 웨이퍼에 대하여 산소 석출을 위한 열처리를 더 행하면, 내부에 높은 BMD 밀도의 BMD층을 가짐과 동시에 표면 조도가 양호한 DZ층을 표면층에 갖는 웨이퍼를 얻을 수 있다.
또한, 본 발명의 실리콘 웨이퍼는 적어도 표면층에 무결함층이 형성되어 있음과 동시에 내부의 상기 빈 구멍에 산소가 석출되는 기술이 채용된다. 즉, 이 실리콘 웨이퍼에서는 적어도 표면층에 무결함층이 형성되어 있음과 동시에 내부의 빈 구멍에 산소가 석출되어 있기 때문에, 소자 형성 영역으로서 바람직한 DZ층을 가짐과 동시에 내부에 충분한 BMD 밀도의 BMD 영역을 가지며, 근접 게터링 효과를 얻을 수 있다.
본 발명에 따르면, 이하의 효과를 발휘한다.
본 발명의 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼에 따르면, 열처리 공정의 분위기 가스가 N2가 분해 가능한 온도보다 낮은 분해 온도의 질화 가스를 포함하기 때문에 N2의 경우보다 낮은 열처리 온도 또는 짧은 열처리 시간으로도 질화 가스가 분해되어 실리콘 웨이퍼 표면을 질화하고, 내부에 빈 구멍을 주입할 수 있으며, 열처리시의 슬립 발생을 억제할 수 있음과 동시에 그 후의 열처리로 충분한 DZ층과 내부에 적당히 높은 BMD 밀도를 가진 고품질의 웨이퍼를 얻을 수 있다. 특히, 200 mm보다 큰 직경 300 mm의 웨이퍼에 있어서 더욱 유효하다.
또한, 본 발명의 실리콘 웨이퍼에 따르면, 열처리시에 표면을 질화시킨 실리콘 산화질화막을 갖기 때문에 내부에 충분히 빈 구멍이 주입되어 있음과 동시에 표면 거칠기가 억제된 양호한 표면 조도를 갖고 있다. 따라서, 이 실리콘 웨이퍼에 대하여 산소 석출을 위한 열처리를 더 행하면, 내부에 높은 BMD 밀도의 BMD층을 가짐과 동시에 표면 조도가 양호한 DZ층을 표면층에 갖는 웨이퍼를 얻을 수 있다.
이하, 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼의 일실시 형태를 도 1에서 도 5를 참조하면서 설명한다.
도 1은 본 발명의 실리콘 웨이퍼의 제조 방법을 실시하기 위한 매엽식 열처리로를 나타내는 것이다. 이 열처리로는 도 1에 나타낸 바와 같이 실리콘 웨이퍼 (W)를 장착 가능한 원환형 서셉터 (1)과, 이 서셉터 (1)을 내부에 수납한 반응실 (2)를 구비하고 있다. 또한, 반응실 (2)의 외부에는 실리콘 웨이퍼 (W)를 가열하는 램프 (도시하지 않음)가 배치되어 있다.
서셉터 (1)은 실리콘 카바이드 등으로 형성되고, 내측에 단부 (1a)가 설치되며, 상기 단부 (1a) 상에 실리콘 웨이퍼 (W)의 주연부를 장착하도록 되어 있다.
반응실 (2)에는 실리콘 웨이퍼 (W)의 표면에 분위기 가스 (G)를 공급하는 공급구 (2a) 및 공급된 분위기 가스 (G)를 배출하는 배출구 (2b)가 설치되어 있다.
또한, 공급구 (2a)는 분위기 가스 (G)의 공급원 (도시하지 않음)에 접속되어 있다.
분위기 가스 (G)는 N2가 분해 가능한 온도보다 낮은 분해 온도의 질화 가스, 예를 들면 NH3, NO, N2O, N2O2, 히드라진, 디메틸히드라진 등 및 이들의 혼합 가스 또는 이러한 질화 가스와 Ar (아르곤), N2(질소), O2(산소), H2(수소) 등과의 혼합 가스이다. 또한, 본 실시 형태에서는 NH3을 주로 한 분위기 가스 (G)를 사용하고 있다.
이 열처리로를 사용하여 분위기 가스 중에서 실리콘 웨이퍼 (W)를 RTA 처리 (열처리)하고, 내부에 새롭게 빈 구멍을 형성하는 방법, 또한 이 웨이퍼 (W)의 표면층에 DZ층을 형성함과 동시에 내부에 BMD층을 형성하는 열처리 방법에 대하여 이하에 설명한다.
우선, 빈 구멍을 주입하기 위한 RTA 처리를 행하기 전에 실리콘 웨이퍼 (W) 표면에 형성되어 있는 자연 산화막이나 다른 처리 등에 의한 산화막을 미리 제거 또는 박막화해 두는 것이 바람직하다. 즉, 열처리 전의 실리콘 웨이퍼 (W)를 불산등으로 세정하고, 표면의 산화막을 미리 제거해 둔다. 이 경우, 적어도 산화막의 두께가 2 nm 미만이 될 때까지 제거한다. 또한, 자연 산화막의 두께가 2 nm 미만일 때에는 후술하는 바와 같이 특히 산화막 제거 처리를 행하지 않을 수도 있다.
이 열처리로에 의해 실리콘 웨이퍼 (W)에 열처리, 특히 RTA 처리 (급가열 및 급냉각의 열처리)를 행하기 위해서는 서셉터 (1)에 실리콘 웨이퍼 (W)를 장착한 후, 공급구 (2a)에서 상기 분위기 가스 (G)를 실리콘 웨이퍼 (W)의 표면에 공급한 상태에서 900 ℃ 내지 1200 ℃ 범위의 열처리 온도와 60 sec 이하의 열처리 시간으로 단시간의 급속 가열·급냉 (예를 들면, 50 ℃/초의 승온 또는 강온)의 열처리를 행한다. 또한, 이 열처리는 상기 열처리 온도에서의 열처리 시간이 단시간 (1 sec 미만)인 스파이크 어닐링을 포함하는 것이다.
이 열처리 온도 및 열처리 시간의 범위라면 확실하게 슬립의 발생을 억제함과 동시에 후술하는 그 후의 2단계 열처리에 의해 충분한 DZ층 및 BMD 밀도를 얻을 수 있다. 또한, 본 실시 형태에서는 슬립의 발생 억제에 보다 바람직한 조건, 900 ℃ 내지 1180 ℃의 열처리 온도와 30 sec 이하의 열처리 시간으로 RTA 처리를 행한다.
또한, 상기 열처리에서는 예를 들면 도 2a 및 2b에 나타낸 바와 같이, 우선 800 ℃까지의 승온을 행하기 전에 Ar만을 분위기 가스로 하여 높은 유량으로 공급하고, 열처리로 내의 분위기 가스를 치환하여 산소를 제거하는 퍼징 처리를 행한다. 산소가 완전히 로내에서 제거된 상태에서, 계속하여 Ar만을 분위기 가스로서 소정 유량으로 공급하면서 800 ℃까지 승온한다.
이어서, NH3를 소정 유량으로 열처리로에 도입하고 Ar와 NH3의 혼합 가스를 분위기 가스로서 공급하면서 800 ℃에서 소정의 열처리 온도 (예를 들면, 1180 ℃)까지 급속 가열 승온하고, 이 열처리 온도가 일정한 상태에서 소정 시간의 열처리를 행한 후, 800 ℃까지 급냉한다.
그 후, 일정한 온도 80O ℃에서 NH3를 완전히 배출할 때까지 Ar만을 분위기 가스로서 유량을 높여 공급하고, 배출 완료 후에 다시 Ar만의 분위기 가스 중에서 강온한다. 이와 같이 승온 중간에서 급냉 강온 중간까지 상기 낮은 분해 온도의 질화 가스를 분위기 가스로서 공급하였다. 또한, NH3도입시의 열처리 온도를 열처리 후의 퍼징시와 동일한 온도 (800 ℃)로 하는 것은 장치의 부담을 경감시키기 위해서이다.
또한, 상기 열처리 후, 웨이퍼 (W)를 열처리로에서 꺼내 급냉한다. 이 때, 상기 퍼징시의 열처리 (800 ℃) 및 취출시의 급냉 효과에 의해 내부의 산소 공여체를 소거할 수 있다.
상기 열처리에 의해 실리콘 웨이퍼 (W)의 표면에는 종래와 비교하여 낮은 열처리 온도에서도 질화 가스가 충분히 분해되어 표면을 질화, 즉 질화막을 형성하고, 도 3a에 나타낸 바와 같이 내부에 빈 구멍 (Vacancy) (V)를 충분히 주입할 수 있다.
또한, 상기 열처리 (RTA 처리) 후에 이 열처리보다 낮은 온도에서 빈 구멍 (V)로의 산소 석출을 행하기 위해 열처리 (예를 들면, 800 ℃에서 4시간의 열처리,N2/O2분위기)를 열처리로 등에서 행함으로써, 도 3b에 나타낸 바와 같이 표면층에서는 빈 구멍의 바깥쪽 확산과 산화막 형성에 수반한 격자간 Si 주입에 의한 빈 구멍과 격자간 Si에 의한 쌍소멸에 의해 표면층에 DZ층 (DZ)를 형성함과 동시에 산소 석출핵의 안정을 꾀하고, 또한 장시간의 열처리 (예를 들면, 1000 ℃에서 16시간 행하는 열처리)를 행함으로써 석출물이 성장하여 내부에 높은 BMD 밀도의 BMD층 (BMD)를 형성한다.
또한, 이 상기 DZ층 형성 또는 산소 석출을 위한 열처리를 특별히 행하지 않고, 그 후의 소자 제작 공정에 따라 행해지는 열처리를 행할 수도 있다.
이와 같이 본 실시 형태에서는 분위기 가스 (G)가 N2가 분해 가능한 온도보다 낮은 분해 온도의 NH3등의 질화 가스이기 때문에 RTA 처리에서 열처리 온도의 저온화를 꾀할 수 있으며, 열처리시의 슬립의 발생을 억제할 수 있다.
또한, NH3를 주로 한 분위기 가스 (G)를 사용함으로써 NH3가 분해되어 발생한 H가 실리콘 웨이퍼 (W) 표면의 자연 산화막 등을 제거하는 클리닝 효과를 갖고 있기 때문에 표면의 질화 및 빈 구멍 (V)의 주입이 더 촉진된다. 또한, NH3에는 산화막을 질화시키는 효과가 있으며, 빈 구멍 (V)의 주입이 촉진된다.
또한, 본 실시 형태에서는 900 ℃ 내지 1200 ℃의 온도 범위 내에서 열처리하고, 이 열처리 시간이 60 sec 이하의 시간이기 때문에 슬립의 발생을 억제함과 동시에 충분히 빈 구멍 (V)를 주입할 수 있으며, 적량의 BMD층을 얻을 수 있다.
또한, 종래와 같이 1200 ℃를 초과한 고온 열처리에서는 결정 중에 프렌켈 페어 (Frenkel pair)라고 불리우는 빈 구멍 (Vacancy)과 격자간 Si가 동시에 발생하여 RTA 처리에서 주입되는 빈 구멍이 격자간 Si와 쌍소멸되어 버리고, 실제로 석출에 사용되는 빈 구멍의 밀도가 저하되어 버린다. 이에 대하여 본 실시 형태에서는 프렌겔 페어의 발생이 적은 저온, 즉 1200 ℃ 이하에서 열처리하기 때문에 결정 중에 형성되는 격자간 Si가 적고, 표면의 질화막에 의해 주입되는 빈 구멍 (V)가 격자간 Si와 쌍소멸되지 않으며, 주입 효율을 높일 수 있음과 동시에 종래보다 깊이 내부에 주입할 수 있다.
또한, RTA 처리 전에 실리콘 웨이퍼 (W) 표면의 산화막을 제거 또는 박막화하기 때문에 웨이퍼 (W) 표면의 자연 산화막 등의 산화막이 완전히 제거 또는 거의 제거된 상태에서 RTA 처리되며, 질화 가스에 의한 웨이퍼 (W) 표면의 질화 및 빈 구멍주입이 산화막에 의해 방해되는 것을 방지할 수 있어 효과적인 빈 구멍 주입이 가능하게 된다. 또한, 적어도 산화막의 두께가 2 nm 미만이 될 때까지 제거하기 때문에 남은 산화막을 NH3의 클리닝 효과 또는 질화 효과로 제거 또는 산질화막화할 수 있어 충분히 빈 구멍 (V)를 주입하는 효과를 얻을 수 있다.
또한, RTA 열처리 후에 이 열처리보다 낮은 온도에서 실리콘 웨이퍼 (W)를 열처리하여 표면층에 DZ층 (DZ)를 형성함과 동시에 내부의 빈 구멍 (V)에 산소를 석출시켜 BMD층 (BMD)를 형성하기 때문에 장치 형성에 바람직한 DZ층 (DZ)를 표면층에 가짐과 동시에 근접 게터링 효과를 갖는 높은 BMD 밀도의 BMD층 (BMD)를 내부에 갖는 고기능 실리콘 웨이퍼를 제작할 수 있다.
또한, 본 발명의 기술 범위는 상기 실시 형태로 한정되는 것은 아니며, 본 발명의 취지를 이탈하지 않는 범위에서 여러가지 변경을 가하는 것이 가능하다.
예를 들면, 상기 실시 형태에서는 열처리 온도를 종래보다 낮추었지만, 종래 사용된 분위기 가스의 N2와 동일한 높은 열처리 온도에서도 N2보다 짧은 열처리 시간을 얻을 수 있으며, 이 경우에도 열처리 온도를 낮춘 경우와 마찬가지로 슬립을 대폭으로 감소시킬 수 있다.
또한, 플라즈마화한 상기 질화 가스를 분위기 가스로 사용할 수도 있다. 이 경우, 상기 질화 가스가 플라즈마화하여 활성화되어 있기 때문에 표면의 질화 및 빈 구멍의 주입이 더 촉진된다.
또한, 분위기 가스가 3종류 이상의 혼합 가스인 경우에는 그 중 1종 이상이 NH3등의 질화 가스일 수 있다.
또한, 분위기 가스가 2종류 이상의 혼합 가스인 경우에는 포함되는 질화 가스는 0.5 ％ 이상 또는 10 sccm 이상에서 절대량이 적은 쪽의 양이 되는 것이 바람직하다. 즉, 이 범위에서의 질화 반응은 반응의 속도를 결정하며, 이 최저한 이상의 질화성 가스를 포함하고 있으면 웨이퍼 표면에 형성되는 질화막 두께는 동일하며, 그 결과 도입되는 원자 빈 구멍 농도가 동일하고 석출량도 동일하다. 또한, 그 이하의 0.05 ％ 이상 0.5 ％ 미만, 또는 1 sccm 초과 10 sccm 이하의 범위에서는 질화막 두께가 동일 온도 및 시간이라면 질소 분압에 의해 질화량이 변화된다.따라서, 이 영역은 확산의 속도를 결정하며, 질소량에 의해 석출량을 조절할 수 있다.
또한, 상기 분위기 가스의 압력은 감압, 상압 또는 가압 중 어느 하나의 상태일 수도 있다.
또한, 상기 실시 형태에 의해 웨이퍼 표면에 형성되는 질화막, 산질화막 (실리콘 산화질화막)은 Si3N4을 대표로 하는 SixNy이다. 또한, 산화막을 질화한 경우에는 Si2N2O를 대표로 하는 Si2NxO4·1.5x가 형성된다. 즉, 실리콘 산화질화막이 형성된다. 이 실리콘 산화질화막은 자연 산화막, 케미컬 산화막 또는 열산화막을 질화시킨 것이다.
또한, 이러한 질화막은 막 중에 수소가 더 포함되어 있을 수도 있다.
또한, 상기 실시 형태에서는 열처리 전의 실리콘 웨이퍼 표면에 자연 산화막이 형성되는 경우가 있는데, 자연 산화막 정도의 산화막이라면 상술한 바와 같이 NH3등의 클리닝 효과 및 산화막의 질화에 의해 충분히 빈 구멍 주입 효과를 얻을 수 있다.
그러나, NH3등의 상기 질화 가스에 의한 열처리 전에 산소를 포함하는 분위기 가스 등으로 열처리하여 자연 산화막보다 두꺼운 산화막이 실리콘 웨이퍼 표면에 형성되어 있으면, NH3등의 표면 질화 작용에 의한 빈 구멍 주입 효과를 충분히 얻을 수 없다. 이것은 표면의 산화막이 두껍기 때문에 NH3등의 분위기 가스로 열처리해도 양호한 빈 구멍 주입 효과가 가능한 질화막 (산질화막을 포함)을 Si 표면에 형성할 수 없기 때문이다.
따라서, 본 실시 형태에서의 NH3등의 상기 질화 가스에 의한 열처리 전에 자연 산화막보다 두꺼운 산화막을 실리콘 웨이퍼에 적극적으로 형성하거나, 해당 열처리 전에 산소를 포함하는 분위기 가스 중에서 열처리하는 처리 공정을 행하는 것은 바람직하지 않다. 또한, 본 실시 형태에 있어서, NH3등의 상기 질화 가스를 반응실에 공급하기 전에 분위기 가스 중에 포함되는 산소를 제거하는 퍼징 처리 공정을 행하는 것이 바람직하다.
또한, 상기 RTA 처리에 의해 상기 실리콘 산화질화막이 형성되는 경우에 대하여 도 4a 내지 4c를 참조하여 이하에 설명한다.
열처리 전의 실리콘 웨이퍼 (W)에는 도 4a에 나타낸 바와 같이, 표면에 자연 산화막 (실리콘 산화막) (SO)가 형성되며, 특별히 산화막 제거 처리를 행하지 않는다. 이 상태에서 상술한 RTA 처리를 행하고, 표면의 자연 산화막 (SO) 및 실리콘이 NH3에 의해 질화되면, 도 4b에 나타낸 바와 같이 내부에 빈 구멍 (V)가 주입됨과 동시에 표면에 실리콘 산화질화막 (SNO)가 형성된다.
이 실리콘 웨이퍼에서는 열처리시에 표면을 질화시킨 산질화막, 즉 열처리시에 표면의 자연 산화막 (SO)를 질화시켜 형성한 실리콘 산화질화막 (SNO)를 갖기 때문에 표면의 질화에 의해 내부에 충분히 빈 구멍 (V)가 주입됨과 동시에 표면 거칠기가 억제된 양호한 표면 조도를 갖는다. 따라서, 이 실리콘 웨이퍼에 대하여산소 석출을 위한 열처리를 더 행하면, 도 4c에 나타낸 바와 같이 내부에 높은 BMD 밀도의 BMD층 (BMD)를 가짐과 동시에 표면 조도가 양호한 DZ층 (DZ)를 표면층에 갖는 웨이퍼를 얻을 수 있다.
또한, 상기 실시 형태에서는 통상의 CZ법에 의해 인상 성장된 잉곳에서 슬라이스된 실리콘 웨이퍼를 사용했지만, 다른 CZ법에 의해 인상 성장된 잉곳으로부터의 실리콘 웨이퍼를 채용할 수도 있다. 예를 들면, 상기 실리콘 웨이퍼로서 실리콘 단결정 잉곳 내에서의 격자간 실리콘형 점 결함이 지배적으로 존재하는 영역을 [I]로 하고, 빈 구멍형 점 결함이 지배적으로 존재하는 영역을 [V]로 하고, 격자간 실리콘형 점 결함의 응집체 및 빈 구멍형 점 결함의 응집체가 존재하지 않는 퍼펙트 영역을 [P]라고 할 때, 퍼펙트 영역 [P]로 이루어지는 잉곳에서 잘려진, 점 결함의 응집체가 존재하지 않는 실리콘 웨이퍼를 사용할 수도 있다. 또한, 빈 구멍형 점 결함은 하나의 실리콘 원자가 실리콘 결정 격자에서 정상적인 하나로부터 이탈한 빈 구멍에 의한 결함이고, 또한, 격자간 실리콘 점 결함은 원자가 실리콘 결정의 격자점 이외의 위치 (틈새형 결함 부위)에 있는 경우의 결함을 말한다.
즉, 이 퍼펙트 영역 [P]로 이루어지는 실리콘 웨이퍼는, 예를 들면 일본 특허 공개평1-1393호 공보에 제안되어 있는 바와 같이 CZ법에 의해 핫 존 내의 실리콘 융액에서 잉곳을 보론코프 (Voronkov) 이론에 기초한 인상 속도 프로파일로 끌어올리고, 이 잉곳을 슬라이스하여 제작된다. 이 잉곳은 인상 속도를 V (mm/분)라고 하고, 도가니 중의 실리콘 융액과 잉곳과의 계면 근방에서의 잉곳 연직 방향의 온도 구배를 G (℃/mm)라고 할 때, 열산화 처리를 행하면 고리형으로 발생하는 OSF(Oxidation Induced Stacking Fault; 산소로 유도된 적층 결함)가 웨이퍼 중심부에서 소멸하도록 V/G (mm2/분·℃)의 값을 정하여 제작된다.
상기 보론코프 이론에서는 도 5에 나타낸 바와 같이 V/G를 횡축으로 잡고, 빈 구멍형 점 결함 농도와 격자간 실리콘형 결함 농도를 동일한 종축으로 잡아 V/G와 점 결함 농도와의 관계를 도식적으로 표현하고, 빈 구멍 영역과 격자간 실리콘 영역의 경계가 V/G에 의해 결정되는 것을 설명하고 있다. 보다 상세하게는 V/G 비율이 임계점 이상인 경우 빈 구멍형 점 결함 농도가 우세한 잉곳이 형성되는 반면, V/G 비율이 임계점 이상인 경우 격자간 실리콘형 점 결함 농도가 우세한 잉곳이 형성된다. 도 5에 있어서 [I]는 격자간 실리콘형 점 결함이 지배적으로서, 격자간 실리콘 점 결함이 존재하는 영역 ((V/G)1이하)을 나타내고, [V]는 잉곳 내에서의 빈 구멍형 점 결함이 지배적으로서, 빈 구멍형 점 결함의 응집체가 존재하는 영역 ((V/G)2이상)을 나타내며, [P]는 빈 구멍형 점 결함의 응집체 및 격자간 실리콘형 점 결함의 응집체가 존재하지 않는 퍼펙트 영역 ((V/G)1∼ (V/G)2)을 나타낸다. 영역 [P]에 인접하는 영역 [V]에는 OSF 핵을 형성하는 영역 [OSF] ((V/G)2∼ (V/G)3)가 존재한다.
따라서, 실리콘 웨이퍼에 제공되는 잉곳의 인상 속도 프로파일은 잉곳이 핫 존 내의 실리콘 융액으로부터 끌어 올려질 때, 온도 구배에 대한 인상 속도의 비율 (V/G)이 격자간 실리콘형 점 결함의 응집체의 발생을 방지하는 제1 임계비 ((V/G)1)이상이고, 빈 구멍형 점 결함의 응집체를 잉곳 중앙에 있는 빈 구멍형 점 결함이 지배적으로 존재하는 영역 내로 제한하는 제2 임계비 ((V/G)2) 이하로 유지되도록 정해진다.
이 인상 속도의 프로파일은 실험적으로 기준 잉곳을 축 방향으로 슬라이스하거나 시뮬레이션에 의해 상기 보론코프 이론에 기초하여 결정된다.
이와 같이 퍼펙트 영역 [P]로 제작된 실리콘 웨이퍼는 OSF, COP 등을 갖지 않는 무결함의 웨이퍼가 되지만, 반대로 IG 효과가 낮기 때문에 상기 실시 형태에 의한 열처리를 행하면 충분히 고밀도의 BMD층을 내부에 형성할 수 있으며, 근접 게터링 효과를 구비할 수 있다.
또한, COP 등의 점 결함의 응집체가 검출 방법에 따라 검출 감도, 검출 하한치가 다른 값을 나타내는 경우가 있다. 따라서, 본 명세서에 있어서 "점 결함의 응집체가 존재하지 않음"이라는 의미는 경면 가공된 실리콘 단결정을 무교반 세코에칭을 행한 후에 광학 현미경에 의해 관찰 면적과 에칭 값과의 곱을 검사 체적으로서 관찰했을 때 플로우 패턴 (빈 구멍형 결함) 및 전위 클러스터 (격자간 실리콘형 점 결함)의 각 응집체가 1×10-3cm3의 검사 체적에 대하여 1개 결함이 검출된 경우를 검출 하한치 (1×103개/cm3)라고 할 때, 점 결함의 응집체 수가 상기 검출 하한치 이하인 것을 말한다.
<실시예>
이어서, 본 발명에 관한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼를 실시예에 의해 구체적으로 설명한다.
상기 실시 형태에 기초하여 분위기 가스로서 NH3/Ar: 2SLM/2SLM, NH3/N2: 2SLM/2SLM을 각각 실제로 공급했을 경우의 열처리 온도 (어닐링 온도)와 BMD 밀도와의 관계를 도 6에 나타낸다. 또한, 동일하게 분위기 가스로서 NH3/Ar: 2SLM /2SLM, NH3/N2: 2SLM/2SLM을 실제로 공급했을 경우의 열처리 온도와 DZ폭과의 관계를 도 7에 나타낸다. 또한, 비교로서 종래와 동일하게 분위기 가스로서 N2:4SLM을 공급했을 경우도 도시해 둔다. 도 6 및 도 7로부터 알 수 있는 바와 같이 분위기 가스로서 NH3를 포함한 본 발명의 열처리에서는 낮은 열처리 온도에서도 종래와 비교하여 높은 BMD 밀도를 얻을 수 있음과 동시에 실용상 충분한 DZ 폭을 얻을 수 있었다.
또한, 분위기 가스로서 NH3/N2: 2SLM/2SLM의 조건에서 열처리 온도를 1100 ℃와 1150 ℃로 했을 경우의 열처리 시간 (어닐링 시간)과 BMD 밀도와의 관계를 도 8에 나타낸다. 도 8로부터 알 수 있는 바와 같이, 동일한 열처리 시간에서는 고온인 1150 ℃의 경우가 1100 ℃의 경우보다 높은 BMD 밀도를 얻을 수 있었다. 또한, 그 효과의 차이는 짧은 열처리 시간일 수록 현저해졌다.
또한, 그 외 여러가지 조건에 의해 실험을 행한 결과, 본 발명에 따르면 종래보다 저온에서도 충분한 BMD 밀도를 얻을 수 있음과 동시에 본 발명에서의 상기 질화 가스 분위기 중의 유량비를 변화시켜도 BMD 밀도는 그다지 변화하지 않는 것을 알았다. 또한, 본 발명에 있어서 냉각 속도를 높이면 보다 석출이 많아지는 것도 판명되었다.
또한, 슬립 길이에 있어서는 저온에서의 열처리 쪽이 짧고, 동시에 냉각 속도가 높은 쪽이 짧아지는 것을 알았다. 또한, 암모니아를 포함한 분위기 가스로 했을 경우, 암모니아가 비교적 적은 쪽이 슬립 길이가 짧아지는 것을 알았다. 이것은 암모니아가 분해될 때 열전도율이 비교적 높은 H (수소)가 적어지기 때문이라고 생각된다. 따라서, 비교적 낮은 온도에서 유량비가 적은 암모니아를 포함하는 분위기 가스를 사용하여 열처리를 행하고, 더욱 높은 냉각 속도로 냉각하면 보다 슬립이 억제되고 충분한 BMD 밀도를 얻을 수 있다.
도 9는 종래 방법 (N2/Ar, 1220 ℃)과 본 발명 (NH3/Ar)에서 열처리 온도를 낮추어 슬립 효과를 명료하게 나타내기 위해서 석영 핀으로 웨이퍼를 유지하였을 때의 핀 자국으로부터의 슬립 길이를 나타낸 것이다. 슬립 길이는 세코에칭에 의해 13 μmoff한 후의 전위 비트의 최대 간격을 측정한 것이다. 종래 방법에서는 3 mm 신장한 슬립이 본 발명에서는 0.4 mm 이하가 되었다. 1130 ℃ 이하에서는 0이 되어 슬립을 대폭 감소시킬 수 있는 것을 알았다.
또한, N2/Ar를 분위기 가스로서 사용한 종래의 RTA 처리를 행한 경우와, 상기 실시 형태에 기초하여 표면에 실리콘 산화질화막이 형성되는 경우에 대하여 실제로 표면 반응막의 조성을 XPS와 스퍼터링을 조합한 분석법에 의해 분석한 결과를 도 10a 및 10b에 나타낸다. 이 분석 결과로부터도 알 수 있는 바와 같이, 종래예의 경우에는 도 10a에 나타낸 바와 같이 표면에서는 전혀 산소가 검출되지 않았고, 실리콘 및 질소밖에 검출되지 않은 것에 대하여, 본 실시 형태에 기초한 실시예에서는 도 10b에 나타낸 바와 같이 표면에서 산소가 질소와 동일 수준으로 검출되었고, 실리콘 산화질화막이 형성되었다.
본 발명의 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼에 따르면, N2의 경우보다 낮은 열처리 온도 또는 짧은 열처리 시간으로도 질화 가스가 분해되어 실리콘 웨이퍼 표면을 질화하고, 내부에 빈 구멍을 주입할 수 있으며, 열처리시의 슬립 발생을 억제할 수 있음과 동시에 그 후의 열처리로 충분한 DZ층과 내부에 적당히 높은 BMD 밀도를 가진 고품질의 웨이퍼를 얻을 수 있다.
또한, 본 발명의 실리콘 웨이퍼에 따르면, 내부에 충분히 빈 구멍이 주입되어 있음과 동시에 표면 거칠기가 억제된 양호한 표면 조도를 가지므로, 이 실리콘 웨이퍼에 대하여 산소 석출을 위한 열처리를 더 행하면, 내부에 높은 BMD 밀도의 BMD층을 가짐과 동시에 표면 조도가 양호한 DZ층을 표면층에 갖는 웨이퍼를 얻을 수 있다.

Claims (12)

  1. 분위기 가스 중에서 실리콘 웨이퍼를 열처리하여 내부에 새롭게 빈 구멍을 형성하는 열처리 공정을 갖고,
    상기 열처리 공정의 분위기 가스는 N2가 분해 가능한 온도보다 낮은 분해 온도의 질화 가스를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 질화 가스가 NH3을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 제2항에 있어서, 상기 질화 가스가 상기 NH3의 농도를 0.5 ％ 이상 또는 NH3의 유량을 10 sccm 이상으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  4. 제1항에 있어서, 상기 질화 가스가 플라즈마화되어 있는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  5. 제1항에 있어서, 상기 열처리 온도가 900 ℃ 내지 1200 ℃의 온도이고, 열처리 시간은 60 sec 이하인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  6. 제1항에 있어서, 상기 열처리 공정 전에 상기 실리콘 웨이퍼 표면의 산화막을 제거 또는 박막화하는 산화막 제거 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  7. 제6항에 있어서, 상기 산화막 제거 공정이 상기 분위기 가스에 NH3이 포함될 때 적어도 상기 산화막의 두께가 2 nm 미만이 될 때까지 산화막을 제거하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  8. 제1항에 있어서, 상기 열처리 공정이 상기 실리콘 웨이퍼를 열처리하는 반응실 내에 배치하고, 이 반응실 내의 분위기 가스 중에 포함되는 산소를 제거하는 퍼징 처리를 행하고 나서 상기 질화 가스를 포함하는 분위기 가스를 반응실 내에 공급하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  9. 제1항에 있어서, 상기 열처리 공정 후에 이 열처리 공정보다 낮은 온도에서 상기 실리콘 웨이퍼를 열처리하여 표면층에 무결함층을 형성함과 동시에 내부의 빈 구멍에 산소를 석출시키는 석출 처리 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  10. 열처리에 의해 내부에 새롭게 빈 구멍이 형성된 실리콘 웨이퍼로서, 제1항에기재된 실리콘 웨이퍼의 제조 방법에 의해 제작된 것을 특징으로 하는 실리콘 웨이퍼.
  11. 열처리에 의해 내부에 새롭게 빈 구멍이 형성된 실리콘 웨이퍼로서, 상기 열처리시에 표면을 질화시킨 실리콘 산화질화막을 표면에 갖는 것을 특징으로 하는 실리콘 웨이퍼.
  12. 제11항에 있어서, 적어도 표면층에 무결함층이 형성되어 있음과 동시에 내부의 상기 빈 구멍에 산소가 석출되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
KR1020010074112A 2000-11-28 2001-11-27 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 KR100707728B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000360913 2000-11-28
JPJP-P-2000-00360913 2000-11-28
JPJP-P-2001-00139216 2001-05-09
JP2001139216 2001-05-09
JP2001291145A JP4720058B2 (ja) 2000-11-28 2001-09-25 シリコンウェーハの製造方法
JPJP-P-2001-00291145 2001-09-25

Publications (2)

Publication Number Publication Date
KR20020041754A true KR20020041754A (ko) 2002-06-03
KR100707728B1 KR100707728B1 (ko) 2007-04-16

Family

ID=27345277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010074112A KR100707728B1 (ko) 2000-11-28 2001-11-27 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼

Country Status (7)

Country Link
US (2) US7521381B2 (ko)
EP (1) EP1345262B1 (ko)
JP (1) JP4720058B2 (ko)
KR (1) KR100707728B1 (ko)
CN (1) CN1237585C (ko)
TW (1) TW546741B (ko)
WO (1) WO2002045149A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128574A (ko) * 2014-05-09 2015-11-18 실트로닉 아게 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
KR100864117B1 (ko) * 2001-03-05 2008-10-16 도쿄엘렉트론가부시키가이샤 열처리방법 및 열처리장치
WO2005078787A1 (ja) * 2004-02-16 2005-08-25 Sharp Kabushiki Kaisha 薄膜トランジスタとその製造方法、表示装置、酸化膜の改質方法、酸化膜の形成方法、半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP4711167B2 (ja) * 2004-08-25 2011-06-29 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2008053521A (ja) 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2010028065A (ja) * 2008-07-24 2010-02-04 Sumco Corp シリコンウェーハの製造方法
JP2010109100A (ja) * 2008-10-29 2010-05-13 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
KR101565794B1 (ko) * 2008-12-16 2015-11-05 삼성전자주식회사 게더링 효과를 향상시킬 수 있는 실리콘 기판 및 실리콘 웨이퍼, 상기 실리콘 웨이퍼의 열처리 방법
JP5434239B2 (ja) * 2009-04-30 2014-03-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US20120049330A1 (en) * 2009-05-15 2012-03-01 Sumco Corporation Silicon wafer and method for producing the same
JP5583070B2 (ja) * 2011-04-27 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
JP6822375B2 (ja) * 2017-10-19 2021-01-27 信越半導体株式会社 シリコンエピタキシャルウエーハの製造方法
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3724215A (en) * 1971-05-19 1973-04-03 Atomic Energy Commission Decomposed ammonia radioisotope thruster
US4224514A (en) * 1978-06-16 1980-09-23 Sensor Technology, Inc. Optical encoder
JPS58164229A (ja) * 1982-03-25 1983-09-29 Sony Corp 半導体基板処理法
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
DE19527287C2 (de) * 1995-07-26 2000-06-29 Heidenhain Gmbh Dr Johannes Fotoelektrisches Weg- und Winkelmeßsystem zum Messen der Verschiebung zweier Objekte zueinander
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6358822B1 (en) 1997-03-28 2002-03-19 Sharp Kabushiki Kaisha Method of epitaxially growing III-V compound semiconductor containing nitrogen and at least another group V element utilizing MBE
EP1146150B1 (en) 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US5780338A (en) * 1997-04-11 1998-07-14 Vanguard International Semiconductor Corporation Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
ATE229642T1 (de) * 1997-08-07 2002-12-15 Heidenhain Gmbh Dr Johannes Abtasteinheit für eine optische positionsmesseinrichtung
JPH1192283A (ja) * 1997-09-18 1999-04-06 Toshiba Corp シリコンウエハ及びその製造方法
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
JP2002543608A (ja) * 1999-05-03 2002-12-17 シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体材料の格子構造体中に欠陥を形成させる方法
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP2001351917A (ja) * 2000-06-05 2001-12-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
US20020182342A1 (en) 2001-04-13 2002-12-05 Luc Ouellet Optical quality silica films
US7273818B2 (en) 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128574A (ko) * 2014-05-09 2015-11-18 실트로닉 아게 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
US20040053516A1 (en) 2004-03-18
US7521381B2 (en) 2009-04-21
CN1356720A (zh) 2002-07-03
JP2003031582A (ja) 2003-01-31
US20050130452A1 (en) 2005-06-16
EP1345262A4 (en) 2007-09-05
JP4720058B2 (ja) 2011-07-13
TW546741B (en) 2003-08-11
CN1237585C (zh) 2006-01-18
KR100707728B1 (ko) 2007-04-16
WO2002045149A1 (fr) 2002-06-06
US7670965B2 (en) 2010-03-02
EP1345262A1 (en) 2003-09-17
EP1345262B1 (en) 2016-04-20

Similar Documents

Publication Publication Date Title
KR100707728B1 (ko) 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
TWI480433B (zh) 矽晶圓
KR100424872B1 (ko) 실리콘 반도체웨이퍼 및 그 실리콘 반도체웨이퍼의 제조방법
JP4460671B2 (ja) シリコン半導体基板及びその製造方法
KR20000022803A (ko) 급속 열처리를 이용하는 결합된 프리어닐/산화 단계
JP5062217B2 (ja) 半導体ウェーハの製造方法
JP3870293B2 (ja) シリコン半導体基板及びその製造方法
US6238478B1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP5045710B2 (ja) シリコンウェーハの製造方法
WO2010050120A1 (ja) シリコンウェーハの製造方法
JP3791446B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP3778146B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2009224810A (ja) シリコンウェーハの製造方法、シリコンウェーハ
KR20160118139A (ko) 실리콘 웨이퍼의 제조 방법
JP4345253B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP2000203999A (ja) 半導体シリコンウェ―ハとその製造方法
JP2003007711A (ja) シリコンウェーハ
JP2010114211A (ja) エピタキシャルシリコンウェーハの製造方法
JP2009177194A (ja) シリコンウェーハの製造方法、シリコンウェーハ
JP2003100762A (ja) シリコンウェーハの製造方法及びシリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13