KR20020015282A - 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법 - Google Patents

화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020015282A
KR20020015282A KR1020010049850A KR20010049850A KR20020015282A KR 20020015282 A KR20020015282 A KR 20020015282A KR 1020010049850 A KR1020010049850 A KR 1020010049850A KR 20010049850 A KR20010049850 A KR 20010049850A KR 20020015282 A KR20020015282 A KR 20020015282A
Authority
KR
South Korea
Prior art keywords
film
slurry
particles
colloidal
wiring
Prior art date
Application number
KR1020010049850A
Other languages
English (en)
Other versions
KR100481651B1 (ko
Inventor
미나미하바가꾸
야노히로유끼
구라시마노부유끼
가와하시노부오
하또리마사유끼
니시모또가즈오
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
마쯔모또 에이찌
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바, 마쯔모또 에이찌, 제이에스알 가부시끼가이샤 filed Critical 니시무로 타이죠
Publication of KR20020015282A publication Critical patent/KR20020015282A/ko
Application granted granted Critical
Publication of KR100481651B1 publication Critical patent/KR100481651B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 도전성 재료막의 CMP 처리를 행할 때, 저침식 및 저스크래치화를 도모하는 것이 가능한 CMP용 슬러리를 제공하는 것을 목적으로 한다.
1차 입자 직경이 5 내지 30 nm이고, 회합도가 5 이하인 콜로이드형 입자로 이루어지는 연마 입자를 함유하는 CMP용 슬러리이다.

Description

화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법{SLURRY FOR CHEMICAL MECHANICAL POLISHING AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, CMP(Chemical Mechanical Po1ishing)용 슬러리에 관한 것으로, 특히 DRAM이나 고속 로직 LSI에 탑재되는 Al, Cu, W 등의 금속을 주성분으로 하는 다마진 배선을 형성하기 위한 CMP용 슬러리 및 이것을 이용한 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치의 제조 기술로서는, LSI의 고성능화에 따라, 배선의 미세화, 고밀도화 및 다층화가 급속히 진행하고 있다. 또한, 디자인룰이 축소화되어 가는 것 뿐만아니라, 새로운 재료의 도입도 활발하게 행해지고 있다. 예를 들면, 배선 재료에는 Cu를 주성분으로 하는 것이나 유기계나 다공질 등 저유전률계의 층간 절연막(ILD) 등의 개발이 진행되고 있다.
특히, CMP 기술은 배선 및 접속 배선을 절연막에 매립 형성하는 듀얼다마진 프로세스에 적용하면 공정수가 삭감할 수 있다. 또, CMP 기술은 웨이퍼 최외측 표면의 요철을 완화할 수 있으므로, 리소그래피 프로세스의 포커스마진을 확보할 수도 있다. 또, CMP기술은 Cu 등 드라이에칭이 곤란한 재료로 배선을 형성하는 것도 가능하다.
현재의 메탈다마진 배선 프로세스로서는, 스루풋을 향상시키기 위해서 고연마 속도가 요구되고 있다. 또한, 고성능 배선을 형성하기 위해서는 위해서는, 배선 등의 메탈부 및 층간 절연막 등의 저침식(erosion)과, 배선 등의 메탈부 및 층간 절연막 등의 저스크래치를 달성할 수 있는 CMP 프로세스가 요구되고 있다. 여기서, 침식이란 CMP 방법에 있어서 배선 등의 오버 폴리싱으로 생기는 디싱(dishing)에 의한 메탈로스와, 절연막의 오버 폴리싱으로 생기는 박화(thinning)에 의한 메탈로스를 의미한다.
CMP 특성은 주로 슬러리와 연마 패드에 의해 결정된다. 연마 패드는 저침식을 얻기 위해서, 어느 정도의 단단함은 필요하다. 현재, Rodel사에서 시판되고 있는 하드 패드(IC1O0O-Pad)보다도 부드러운 연마 패드로서는 일반적인 슬러리를 이용하더라도 침식을 제어하는 것이 곤란하다.
그러나, 상기 하드 패드로서는 저침식은 실현될 수 있지만, 슬러리속에 포함되는 거칠고 큰 입자, 과도의 응집체에 의한 스크래치 또는 스크래치에 기인하는 막 노출을 발생하는 우려가 있다. 즉, 현상으로서는 저침식과 저스크래치화는 트레이드 오프의 관계이다. 따라서, 저침식 및 저스크래치의 양쪽을 실현하기 위해서는 슬러리측의 개선을 도모할 필요가 있다.
CMP용 슬러리는 예를 들면 물에 연마 입자를 분산시킨 조성을 가진다. 이 연마 입자는 종래, 증기법으로 형성된 실리카나 알루미나가 이용되고 있다. 이 연마 입자는 저렴하며, 고순도인 특징을 가진다. 또한, 증기법으로 형성된 입자는 제조 과정에서 응집체(2차 입자)가 형성되어, 이것이 연마 속도를 높이는 작용을 이룬다고 생각되고 있다.
그러나, 증기법으로 형성된 입자는 1차 입자 직경의 편차가 크고, 2차 입자가 지나치게 크며, 또한 거칠고 큰 입자가 형성되기 쉬우므로, CMP 특성을 엄격히 제어하는 것이 곤란해진다.
본 발명의 목적은 도전성 재료막의 CMP 처리할 때, 저침식 및 저스크래치화를 도모하는 것이 가능한 CMP용 슬러리를 제공하는 것이다.
본 발명의 다른 목적은 도전성 재료막의 CMP 처리할 때, CMP의 고속화와 저침식 및 저스크래치화를 도모하는 것이 가능한 CMP용 슬러리를 제공하는 것이다.
본 발명의 또 다른 목적은 절연막의 배선홈에 매립된 저침식 및 저스크래치의 배선(예를 들면, 다마진 배선)의 형성을 가능하게 한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 다른 목적은 절연막의 배선홈에 도전성 차단막을 거쳐서 매립된 저침식 및 저스크래치의 배선(예를 들면, 다마진 배선)의 형성을 가능하게 한 반도체 장치의 제조 방법을 제공한 것이다.
도1은 CMP 처리에 사용되는 폴리싱 장치를 도시한 단면도.
도2는 도1의 폴리싱 장치의 요부를 도시한 사시도.
도3은 CMP용 슬러리에 함유되는 콜로이드형 입자와 증기 입자의 편차를 도시한 그래프.
도4는 CMP용 슬러리에 함유되는 콜로이드형 입자 직경과 Cu 연마 속도(CuRR) 및 침식의 관계를 도시한 그래프.
도5a 내지 도5c는 본 발명의 제1 실시예에 있어서의 반도체 장치의 제조 공정을 도시한 단면도.
도6은 제1 실시예 및 제1 비교예의 CMP 처리에 의한 오버 폴리싱과 침식 정도의 관계(CMP 특성)를 도시한 그래프.
도7은 제1 실시예의 CMP 처리에 있어서의 제1, 제2 콜로이드형 실리카 입자의 배합 균형과 Cu 연마 속도(CuRR) 및 침식의 관계를 도시한 그래프.
도8a 내지 도8c는 본 발명의 제2 실시예에 있어서의 반도체 장치의 제조 공정을 도시한 단면도.
도9는 제2 실시예의 CMP 처리에 있어서의 콜로이드형 입자 직경과 스크래치수의 관계를 설명하는 그래프.
도10은 제3 실시예의 CMP용 슬러리에 함유되는 콜로이드형 입자의 회합도와 Cu 연마 속도(CuRR) 및 침식의 관계를 도시한 그래프.
도11a, 도11b는 본 발명의 제4 실시예에 있어서의 반도체 장치의 제조 공정을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
20 : 반도체 웨이퍼
21 : 스테이지
24 : 연마반
25 : 연마 패드
31 : 흡착반(톱링)
38 : 슬러리 공급관
101, 201, 301 : 실리콘 기판
102, 202, 302 : 절연막
103, 203, 303 : 배선홈
104 : TaN막
105 : Cu막
106, 206, 306 : 배선
204 : Nb막
205 : Al막
304 : TiN막
305 : W막
본 발명에 따르면, 1차 입자 직경이 5 내지 30 nm에서 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 것을 특징으로 하는 CMP용 슬러리가 제공된다.
또한 본 발명에 따르면, 1차 입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와 1차 입자 직경이 20 nm을 넘고, 상기 제1 콜로이드형 입자와 동일 재료인 제2콜로이드형 입자를 포함하고, 또 상기 제1, 제2 콜로이드형 입자의 함량을 차지하는 상기 제1 콜로이드형 입자의 비율이 중량비율로 0.6 내지 0.9인 연마 입자를 함유하는 것을 특징으로 하는 CMP용 슬러리가 제공된다.
또한 본 발명에 따르면, 반도체 기판상에 형성된 절연막 표면에 배선홈을 형성하는 공정과,
상기 배선홈 내부를 포함하는 상기 절연막 상에 도전성 재료막을 퇴적시키는 공정과,
1차 입자 직경이 5 내지 30 nm에서, 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 화학 기계 연마용 슬러리, 또는 1차 입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm을 넘는 크기로, 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 포함하고, 또한 상기 제1, 제2 콜로이드형 입자의 함량을 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하는 화학 기계 연마용 슬러리를 적어도 이용하여, 상기 도전성 재료막을 화학 기계 연마하고, 상기 배선홈에 매립된 상기 도전성 재료막 이외의 도전성 재료막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
또한 본 발명에 따르면, 반도체 기판상에 형성된 절연막 표면에 배선홈을 형성하는 공정과,
상기 배선홈의 내면을 포함하는 상기 절연막 상에 도전성 차단막을 퇴적시키는 공정과,
상기 도전성 차단막 상에 상기 배선홈이 매립되도록 배선 재료막을 퇴적시키는 공정과,
상기 배선 재료막을 화학 기계 연마하고, 상기 배선의 내면을 제외하고 상기 절연막 상의 도전성 차단막을 연마하여, 스토퍼로서 상기 배선홈 내에 매립된 상기 배선 재료막 이외의 배선 재료막을 제거하는 공정과,
1차 입자 직경이 5 내지 30 nm에서, 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 화학 기계 연마용 슬러리, 또는 1차 입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm을 넘는 크기로, 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 포함하고, 또 상기 제1, 제2 콜로이드형 입자의 합량을 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하는 화학 기계 연마용 슬러리를 이용하여 상기 절연막 상의 도전성 차단막 부분을 화학 기계 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이하, 본 발명의 실시 형태에 관한 CMP용 슬러리를 상세히 설명한다.
1) CMP용 슬러리
이 CMP용 슬러리는 1차 입자 직경이 5 내지 30 nm에서, 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 물, 바람직하게는 순수에 분산시킨 조성을 가진다.
상기 콜로이드형 입자로서는, 예를 들면 콜로이드형 실리카 입자를 예를 들수 있다. 이 콜로이드형 실리카 입자는 예를 들면 Si(0C2H5)4, Si(sec-OC4H9)4, Si(OCH3)4, Si(OC4H9)4와 같은 실리콘 알콕시드화합물을 졸겔법에 의해 가수 분해함으로써 얻을 수 있다. 이와 같은 콜로이드형 입자(예를 들면 콜로이드형 실리카 입자)는 후술하는 도3에 도시한 바와 같이 입도 분포가 매우 급경사인 것이다.
상기 1차 입자 직경이란, 콜로이드형 입자의 입자 직경과 그 입자 직경을 갖는 입자수를 적산한 누적 도수와의 관계를 나타내는 입도 누적 곡선을 구비하고, 이 곡선의 누적 도수가 50%의 포인트에서의 입자 직경을 의미하는 것이다. 이 콜로이드형 입자의 입자 직경은 콜로이드형 입자의 비 표면적을 BET법으로 측정하고, 이 값보다 구형 환산하여 측정할 수 있다. 또, 콜로이드형 입자의 입자 직경은 전자 현미경 사진으로도 측정할 수 있다.
상기 콜로이드형의 1차 입자 직경을 규정한 것은 다음과 같은 이유에 의한 것이다. 상기 콜로이드형 입자의 1차 입자 직경을 5 nm 미만으로 하면, 이 콜로이드형 입자를 연마 입자로서 포함하는 슬러리의 연마 성능이 저하할 우려가 있다. 상기 콜로이드형 입자의 1차 입자 직경이 30 nm을 넘으면, 이 콜로이드형 입자를 연마 입자로서 포함하는 슬러리에 의한 연마시에 있어서, 침식 및 스크래치가 발생할 우려가 있다. 보다 바람직하게는 상기 콜로이드형 입자의 1차 입자 직경은 10 내지 2O nm이다.
상기 회합도란, 1차 입자가 응집된 2차 입자의 직경을 1차 입자의 직경에서 제거된 값(2차 입자의 직경/1차 입자의 직경)을 의미한다. 여기서, 회합도가 1이란 단순 분산된 1차 입자만인 것을 의미한다. 상기 2차 입자 직경은 동적 광산란법 또는 레이저 회절법 혹은 전자 현미경법으로 측정할 수 있다.
상기 회합도가 5를 넘으면, 이 회합도의 콜로이드형 입자를 연마 입자로서 포함하는 슬러리에 의한 연마시에 있어서, 침식 및 스크래치가 발생할 우려가 있다.
상기 콜로이드형 입자에 있어서, 회합한 콜로이드형 입자의 직경은 1OO nm 이하 인 것이 바람직하다.
상기 연마 입자는 상기 슬러리속에 0.5 내지 5 중량% 함유되는 것이 바람직하다. 상기 연마 입자의 함유량을 0.5 중량% 미만으로 하면, 이 연마 입자를 포함하는 슬러리의 연마 성능이 저하될 우려가 있다. 상기 연마 입자의 함유량이 5 중량%을 넘으면, 이 연마 입자를 포함하는 슬러리에 의한 연마시에 있어서, 침식 및 스크래치가 발생할 우려가 있다. 보다 바람직한 상기 연마 입자의 양은 0.5 내지 2 중량%이다.
또한, 상기 슬러리속에 함유되는 연마 입자(콜로이드형 입자)의 상한량을 5 중량%로 함으로써, 콜로이드형 입자의 1차 입자가 과도하게 2차 입자화하는 것을 억제하여, 콜로이드형 입자의 회합도를 5 이하로 용이하게 제어하는 것이 가능하게 된다. 그 결과, 이 연마 입자를 포함하는 슬러리에 의한 연마시에 있어서, 저침식 및 저스크래치화를 도모할 수 있게 된다.
상기 CMP용 슬러리의 pH는 상기 콜로이드형 입자의 등전점에 대하여 ±1 정도 변이되는 것이 바람직하지만, 기본적으로 pH 0.5 내지 12의 영역에서 사용해도된다.
상기 CMP용 슬러리는 이하와 같이 설명하는 1) 산화제, 2) 산화 억제제, 3) 계면 활성제로 선택되는 적어도 하나의 성분을 또 다시 함유하는 것을 허용한다.
1) 산화제
이 산화제로서는 예를 들면 과황산 암모늄, 과황산 칼륨, 과산화 수소수, 질산 제2철, 질산 암모늄셀륨 등을 예로 들을 수 있다. 이 산화제는 슬러리속에 0.1 내지 5 중량% 배합하는 것이 바람직하다.
2) 산화 억제제
이 산화 억제제는 퀴날딘산, 퀴놀린산, 마론산, 슘산, 코하꾸산 등의 유기산, 글리신, 알라닌, 콜립트판 등의 아미노산을 예로 들을 수 있다. 이 중에서, 취급점으로부터 퀴날딘산, 퀴놀린산, 글리신이 바람직하다. 상기 산화 억제제는 슬러리속에 0.01 내지 3 중량% 배합하는 것이 바람직하다.
3) 계면 활성제
이 계면 활성제는 연마시의 침식 및 스크래치를 저감시키는 것으로, 예를 들면 아니온계면 활성제, 카치온계면 활성제, 노니온계면 활성제 등을 예로 들을 수 있다. 이 중에서, 특히 도데실벤젠술폰산염, 폴리옥시에틸렌알킬아민, 폴리옥시에틸렌라우릴에틸이 적당하다. 이 계면 활성제는 슬러리속에 0.01 내지 1 중량% 배합하는 것이 바람직하다.
(2) CMP용 슬러리
이 CMP용 슬러리는 1입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와, 1입자 직경이 20 nm을 넘는 크기로, 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 포함하고, 또 상기 제1, 제2 콜로이드형 입자의 함량을 차지하는 상기 제1 콜로이드형 입자(제1 콜로이드형 입자/제1, 제2 콜로이드형 입자의 합량)의 비율이 중량비율로 0.6 내지 0.9인 연마 입자를 물, 바람직하게는 순수에 분산시킨 조성을 가진다.
상기 제1, 제2 콜로이드형 입자로서는 예를 들면 콜로이드형 입자를 예로 들을 수 있다. 이 콜로이드형 실리카 입자는 예를 들면 Si(0C2H5)4, Si(sec-0C4H9)4, Si(OCH3)4, Si(0C4H9)4와 같은 실리콘 알콕시드화합물을 졸겔법에 의해 가수 분해함으로써 얻을 수 있다. 이와 같은 제1, 제2 콜로이드형 입자(예를 들면 제1, 제2 콜로이드형 실리카 입자)는 후술하는 도3에 도시한 바와 같이 입도 분포가 매우 급경사인 것이다.
상기 제1, 제2 콜로이드형 입자의 1차 입자 직경이란 콜로이드형 입자의 입자 직경과 그 입자 직경을 갖는 입자수를 적산한 누적 도수와의 관계를 나타내는 입도 누적 곡선을 요구하며, 이 곡선의 누적 도수가 50%의 포인트에서의 입자 직경을 의미하는 것이다. 이 콜로이드형 입자의 입자 직경은 콜로이드형 입자의 비 표 면적을 BET법으로 측정하고, 이 값보다 구형 환산하여 측정할 수 있다. 또, 콜로이드형 입자의 입자 직경은 전자 현미경 사진으로도 측정할 수 있다.
상기 제1 콜로이드형 입자는 상기 (1)의 CMP용 슬러리에서 정의한 회합도가 5 이하인 것이 바람직하다.
상기 제2 콜로이드형 입자의 1차 입자 직경은 특히 20 nm을 넘으며, 50nm 이하의 크기를 가지는 것이 바람직하다.
상기 (제1 콜로이드형 입자/ 제1, 제2 콜로이드형 입자의 함량)의 비율을 중량비율에서 0.6 내지 0.9로 규정된 것은 다음과 같은 이유에 의한 것이다. 상기 비율을 0.6 미만으로 하면, 이들 제1, 제2 콜로이드형 입자를 연마 입자로서 포함하는 슬러리에 의한 연마시에 있어서, 침식 및 스크래치가 발생할 우려가 있다. 한편, 상기 비율이 0.9를 넘으면 이들 제1, 제2 콜로이드형 입자를 연마 입자로서 포함하는 슬러리의 연마 성능이 저하될 우려가 있다.
상기 연마 입자는 상기 슬러리속에 0.5 내지 5 중량% 함유되는 것이 바람직하다. 상기 연마 입자의 함유량을 0.5 중량% 미만으로 하면, 이 연마 입자를 포함하는 슬러리의 연마 성능이 저하될 우려가 있다. 상기 연마 입자의 함유량이 5 중량%을 넘으면, 이 연마 입자를 포함하는 슬러리에 의한 연마시에 있어서, 침식 및 스크래치가 발생할 우려가 있다. 보다 바람직한 상기 연마 입자의 양은 1 내지 3 중량%이다. 특히, 상기 제2 콜로이드형 입자는 상기 슬러리속에 최대로 0.4 중량% 함유되는 것이 바람직하다.
상기 CMP용 슬러리의 pH는 상기 제1 콜로이드형 입자의 등전점에 대하여 ±1 정도 변이되는 것이 바람직하지만, 기본적으로 pH 0.5 내지 12의 영역에서 사용해도 된다.
상기 CMP용 슬러리에 있어서, 상기 제1, 제2 콜로이드형 입자에 또 다시 이들 콜로이드형 입자와 다른 재료로 이루어지는 제3 입자를 배합하여 연마 입자를구성하는 것을 허용한다. 이 제3 입자로서는, 예를 들면 산화셀륨, 산화망간, 실리카, 알루미나 및 지르코니아로 이루어지는 군으로부터 선택되는 적어도 하나의 입자를 이용할 수 있다. 상기 제3 입자는 특히 콜로이드형 알루니마 입자가 바람직하다. 이 콜로이드형 알루미나 입자는 예를 들면 Al(iso-0C3H7)3, Al(OCH3)3, Al(0C3H5)3와 같은 알루미늄알콕시드 화합물을 졸겔법에 의해 가수 분해함으로써 얻을 수 있다.
상기 제3 입자는 전술한 정의에 기초하는 1차 입자 직경이 5 내지 30 nm인 것이 바람직하다. 이 제3 입자는 상기 제1, 제2 콜로이드형 입자의 함량에 대하여 40 중량% 이하로 배합되는 것이 바람직하다.
상기 CMP용 슬러리는 전술한 1) 산화제, 2) 산화 억제제, 3) 계면 활성제로부터 선택되는 적어도 하나의 성분을 또 다시 함유하는 것을 허용한다.
전술한 CMP용 슬러리에 의해 예를 들면 기판상에 성막된 도전성 재료막을 연마하기 위해서는, 도1 및 도2에 도시한 폴리싱 장치가 이용된다. 도1은 CMP 처리에 사용되는 폴리싱 장치를 도시하는 단면도, 도2는 도1의 폴리싱 장치의 주요부를 도시하는 사시도이다.
즉, 연마반 받침(23)은 스테이지(21) 상에 헤어링(22)을 거쳐서 배치되어 있다. 연마반(24)(턴테이블)은 상기 연마반 받침(23)상에 부착되어 있다. 연마 패드(25)는 상기 연마반(24)상에 붙여지고 있다. 구동 샤프트(26)는 상기 연마반 받침(23) 및 상기 연마반(24)을 회전시키기 위해서 이들 중심 부분에 연결되어 있다.이 구동 샤프트(26)는 모터(27)에 의해 회전 벨트(28)를 거쳐서 회전된다.
도전성 재료막이 형성된 기판 예를 들면 반도체 웨이퍼(20)는 상기 연마 패드(25)와 대향하는 위치에 배치되고, 진공 또는 물적시기에 의해 흡착반(톱테이블)(31)에 부착된 흡착포(30) 및 템플레이트(29)에 고정 되어 있다. 상기 톱링(31)은 구동 샤프트(32)에 연결되어 있다. 이 구동 샤프트(32)는 모터(33)에 의해 2개의 기어(34, 35)를 거쳐서 회전된다. 구동대(36)는 상기 구동 샤프트(32)에 고정되어 있다. 실린더(37)는 상기 구동대(36)에 부착되어, 이 실린더(37)에 의한 상하의 이동에 수반하여 상기 구동대(36)도 상하한다. 슬러리 공급관(38)은 슬러리탱크(도시하지 않음)로부터 도출되고, 또한 하단부가 상기 연마 패드(25)의 상방으로 배치되어 있다.
이와 같은 폴리싱 장치에 있어서, 모터(27)를 구동함으로써 연마 패드(25)가 붙여진 연마반(24)을 회전한다. 톱링(31)에 반도체 웨이퍼(20)를 고정하고, 모터(33)를 구동하여 상기 톱링(31)을 상기 연마 패드(25)와 동일 방향으로 회전시키는 동시에 실린더(37)에 의해 상기 톱링(31)에 부착된 반도체 웨이퍼(20)를 상기 연마 패드(25)에 압박한다. 이 때, 슬러리탱크(도시하지 않음)의 CMP용 슬러리를 슬러리 공급관(38)을 통하여 상호 동일 방향으로 회전하고, 미끄럼 접촉되는 상기 연마 패드(25)와 상기 반도체 웨이퍼(20) 사이에 적하하여 그 웨이퍼 표면(도1, 도2에서는 이면)의 도전성 재료막의 폴리싱을 행한다.
다음에, 본 발명의 실시 형태에 관한 반도체 장치의 제조 방법을 상세하게 설명한다.
(제1 공정)
반도체 기판상의 절연막 표면에 배선홈을 형성하고, 이 배선홈을 포함하는 전체면에 도전성 재료막을 형성한다.
상기 절연막으로서는 예를 들면 실란계 가스, TEOS계 가스를 이용하여 형성된 실리콘 산화막과 같은 무기질 절연막, 불소를 함유한 저유전률의 절연막, 유기계막 또는 다공질막과 같이 부드럽고, 무르고, 박리되기 쉬우며, 소수성을 가진 Low-K 절연막을 이용할 수 있다.
상기 도전성 재료막은 금속으로 이루어지는 배선 재료막 단독, 또는 도전성 차단막과 이 차단막에 적층된 금속으로 이루어지는 배선 재료막과의 2층 이상의 적층막을 예로 들을 수 있다.
상기, 금속으로 이루어지는 배선 재료막으로서는, 예를 들면 Cu 또는 Cu-S1합금, Cu-Al합금, Cu-Si-Al합금, Cu-Ag 합금과 같은 Cu합금, Al또는 Al합금, W 등을 이용할 수 있다.
상기 도전성 차단막으로서는 예를 들면 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, V, Mo, Zr 및 ZrN으로부터 선택되는 1층 또는 2층 이상으로부터 만들어진다.
(제2 공정)
상기 기판의 도전성 재료막을 전술한 도1, 도2에 도시한 폴리싱 장치 및 상기 (1), (2)의 CMP용 슬러리를 이용하여 CMP 처리를 행하고, 상기 배선홈에 매립된 상기 도전성 재료막 이외의 도전성 재료막을 제거함으로써 상기 절연막에 매립 배선(다마진 배선)을 형성한다.
또, 상기 도전성 재료막이 도전성 차단막과 이 차단막에 적층된 금속으로 이루어지는 배선 재료막과의 2층 이상의 적층막으로 이루어지는 경우, 상기 배선 재료막을 전술한 도1 및 도2에 도시하는 폴리싱 장치 및 상기 (1) , (2)의 CMP용 슬러리를 이용하여 CMP 처리한 후, 상기 절연막 표면에 위치한 노출된 도전성 차단막 부분을 상기 배선 재료막일 때에 사용한 슬러리와 다른 조성의 CMP용 슬러리를 이용하여 CMP 처리하여 제거함으로써, 상기 절연막에 상기 도전성 차단막을 거쳐서 매립된 배선(다마진 배선)을 형성한다.
또한, 상기 도전성 재료막이 도전성 차단막과 이 차단막에 적층된 금속으로 이루어지는 배선 재료막과의 2층 이상의 적층막으로 이루어지는 경우, 상기 배선 재료막을 전술한 도1 및 도2에 도시하는 폴리싱 장치 및 상기 (1), (2)의 CMP용 슬러리를 이용하여 CMP 처리한 후, 상기 절연막 표면에 위치한 노출된 도전성 차단막 부분을 상기 배선 재료막일 때에 사용한 슬러리와 다른 조성의 CMP용 슬러리를 이용하여 CMP 처리하여 제거함으로써, 상기 절연막에 상기 도전성 차단막을 거쳐서 매립된 다마진 배선을 형성할 수 있다.
또, 도전성 차단막과 이 차단막에 적층된 금속으로 이루어지는 배선 재료막과의 2층 이상의 적층막으로 이루어지는 경우, 전술한 도1 및 도2에 도시하는 폴리싱 장치 및 상기 (2)에서 설명한 제1, 제2 콜로이드형 입자, 또 콜로이드형 아루미나 입자와 같은 제3 입자를 포함하는 CMP용 슬러리를 이용하여 CMP 처리하여 그들 적층막을 제거함으로써, 상기 절연막에 상기 도전성 차단막을 거쳐서 매립된 다마진 배선을 형성할 수 있다.
다음에, 본 발명의 실시 형태에 관한 다른 반도체 장치의 제조 방법을 설명한다.
(제1 공정)
반도체 기판상에 형성된 절연막 표면에 배선홈을 형성하고, 이 배선홈의 내면을 포함하는 상기 절연막 상에 도전성 차단막을 퇴적한 후, 이 도전성 차단막 상에 금속으로 이루어지는 배선 재료막을 상기 배선홈이 매립되도록 퇴적시킨다.
상기 절연막, 도전성 차단막 및 배선 재료막은 전술한 것과 마찬가지인 것을 이용할 수 있다.
(제2 공정)
상기 배선 재료막을 화학 기계 연마하고, 상기 배선홈의 내면을 제외하는 상기 절연막 상의 도전성 차단막을 스토퍼로서 상기 배선홈 내에 매립된 상기 배선 재료막 이외의 배선 재료막을 제거한다.
상기 화학 기계 연마 처리는 범용의 CMP용 슬러리를 이용하여 행할 수 있다.
(제3 공정)
상기 절연막 상의 도전성 차단막 부분을 전술한 도1, 도2에 도시하는 폴리싱 장치 및 상기 (1), (2)의 CMP용 슬러리를 이용하여 CMP 처리를 행하고, 상기 도전성 차단막을 거쳐서 매립된 다마진 배선을 형성한다.
이상 설명한 본 발명의 실시 형태에 관하는 CMP용 슬러리는 1차 입자 직경이 5 내지 30 nm에서, 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 조성을 갖기 때문에, 도전성 재료막, 예를 들면 Cu막의 CMP 처리할 때,저침식 및 저스크래치화를 도모할 수 있다.
또, 본 발명의 실시 형태에 관한 다른 CMP용 슬러리는 1차 입자 직경이 5 내지 20 nm인 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm를 넘는 크기이고 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 함유하고, 또한 상기 제1, 제2 콜로이드형 입자의 합량에 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하므로, 도전성 재료막 예를 들어 Cu막의 CMP 처리를 행할 때, CMP의 고속화와 저침식 및 저스크래치화를 도모할 수 있다.
즉, 도3은 증기법으로 형성된 실리카 입자 및 졸겔법으로 형성된 콜로이드형 실리카 입자에 있어서의 1차 입자의 대수 정규 플롯을 도시한 그래프이다. 도3에 있어서, 종축은 누적 도수(%)를 나타내고, 횡축은 입자 직경(nm)을 나타내고 있다. 콜로이드형 실리카 입자의 누적 도수 곡선(A)은 누적 도수 50 % 포인트의 입자 직경이 15 nm(1 б ; 11.8 %)이고, 콜로이드형 실리카 입자의 누적 도수 곡선(B)은 누적 도수 50 % 포인트의 입자 직경이 41 nm(1 б ; 12.9 %)이고, 증기법의 실리카 입자의 누적 도수 곡선(C)은 누적 도수 50 % 포인트의 입자 직경이 58 nm(1 б ; 25.2 %)이다.
도3에 도시한 바와 같이, 콜로이드형 실리카 입자는 증기법에 비해 입자 직경의 편차가 작다. 또, 콜로이드형 실리카 입자는 응집하여 거칠고 큰 입자를 생성하기 어렵다. 이에 따라, 콜로이드형 실리카 입자는 그 입자 직경을 제어한다는 관점으로부터 취급하기 쉬운 입자이다.
단, 콜로이드형 입자는 이하에 설명하는 도4에 도시한 바와 같이 1차 입자직경이 10 nm 정도로 작은 경우, 침식 및 스크래치는 거의 발생하지 않지만, 연마 속도가 저하된다. 한편, 콜로이드형 입자는 1차 입자 직경이 30 nm를 넘는 큰 입자, 특히 50 nm를 넘는 큰 입자가 되면 반대로 연마 속도는 향상하지만, 침식, 스크래치가 발생하기 쉬워진다.
즉, 도4는 CMP 처리에 사용하는 콜로이드형 입자의 입자 직경(nm)의 변화에 수반하는 Cu의 연마 속도(CuRR)의 변화 및 침식의 크기(nm)를 나타내고 있다. 도4에 있어서, 종축 좌측이 연마 속도(nm/min), 종축 우측이 침식의 크기(nm)를 나타내고, 횡축이 콜로이드형 실리카 입자의 입자 직경(nm)을 나타내고 있다. 도4중 곡선(D)은 콜로이드형 실리카 입자의 입자 직경의 변화에 수반하는 침식의 크기를 도시한 특성선이고, 곡선(E)은 콜로이드형 실리카 입자의 입자 직경의 변화에 수반하는 Cu의 연마 속도의 크기를 도시한 특성선이다.
콜로이드형 입자는 응집체, 즉 2차 입자를 형성하기 어려운 성질을 갖고, 1차 입자 직경이 작을 때 저침식성, 저스크래치성을 나타내고, 1차 입자 직경이 클 때 높은 연마 속도의 특성을 함께 갖고 있다.
이러한 점으로부터 본 발명의 실시 형태에 따르면, 1차 입자 직경이 5 내지 30 nm이고 회합도가 5 이하인 콜로이드형 입자로 이루어지는 연마 입자를 함유하는 조성으로 함으로써, 도전성 재료막 예를 들어 Cu막을 저침식 및 저스크래치를 도모하면서, CMP 처리하는 것이 가능한 CMP용 슬러리를 제공할 수 있다.
또, 본 발명의 실시 형태에 따르면, 1차 입자 직경이 5 내지 20 nm인 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm를 넘는 크기이고 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 함유하고, 또한 상기 제1, 제2 콜로이드형 입자의 합량에 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하는 조성으로 함으로써, 도전성 재료막 예를 들어 Cu막을 저침식 및 저스크래치를 도모하면서, 고속 CMP 처리하는 것이 가능한 CMP용 슬러리를 제공할 수 있다.
그리고, 본 발명의 실시 형태에 따르면, 반도체 기판 상의 절연막 표면에 배선홈을 형성하고, 이 배선홈을 포함하는 전체면에 도전성 재료막을 형성한 후, 이 도전성 재료막을 예를 들어 전술한 도1, 도2에 도시한 폴리싱 장치 및 상기 (1), (2)의 CMP용 슬러리를 이용하여 CMP 처리를 행하고, 상기 배선홈에 매립된 상기 도전성 재료막 이외의 도전성 재료막을 제거함으로써, 상기 절연막의 배선홈에 저침식 및 저스크래치의 매립 배선(다마진 배선)을 형성할 수 있다.
그리고, 본 발명의 실시 형태에 따르면, 반도체 기판 상의 절연막 표면에 배선홈을 형성하고, 이 배선홈 내면을 포함하는 전체면에 도전성 차단막을 퇴적하고, 또한 금속으로 이루어지는 배선 재료막을 퇴적한 후, 이 배선 재료막을 상기 도전성 차단막을 스톱퍼로 하여 CMP를 행하고, 계속해서 노출된 도전성 차단막 부분을 예를 들어 전술한 도1, 도2에 도시한 폴리싱 장치 및 상기 (1), (2)의 CMP용 슬러리를 이용하여 CMP 처리함으로써, 상기 절연막의 배선홈에 도전성 차단막을 거쳐서 매립된 저침식 및 저스크래치의 배선(다마진 배선)을 형성할 수 있다.
특히, 유기계막 또는 다공질막과 같이 부드럽고, 무르고, 박리되기 쉬우며, 소수성을 갖는 Low-K 절연막의 배선홈에 도전성 차단막을 거쳐서 매립하여 다마진배선을 형성할 때, 상기 (1), (2)의 CMP용 슬러리에 의한 CMP 처리는 상기 Low-K 절연막에 대하여 소프트하면서도 부드럽다. 이에 따라, 상기 Low-K 절연막 상의 도전성 차단막을 CMP 처리할 때, 상기 Low-K 절연막이 상기 도전성 차단막과 함께 박리되지 않고, 그 절연막의 배선홈에 도전성 차단막을 거쳐서 매립된 저침식 및 저스크래치의 배선(다마진 배선)을 형성할 수 있다. 그 결과, 저유전률의 절연막에 기인하는 전파 지연을 억제한 고속의 다마진 배선을 갖는 반도체 장치를 제조할 수 있다.
<실시예>
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
<제1 실시예>
우선, 도5a에 도시한 바와 같이, 예를 들어 반도체 소자 등이 만들어진 실리콘 기판(실리콘 웨이퍼)(101) 상에 예를 들어 산화실리콘으로 이루어지는 절연막(102)을 형성한 후, 표면을 평탄화했다. 이어서, 이 절연막(102)을 선택적으로 엣칭하여 깊이 400 nm의 배선홈(103)을 형성했다. 계속해서, 두께 10 nm 정도의 차단막으로서의 TaN막(104)을 상기 절연막(102)의 상부 및 상기 배선홈(103)의 내면에 퇴적시켰다. 이 후, 두께 800 nm의 Cu막(105)을 스퍼터링법 및 도금법에 의해 순차적으로 퇴적했다.
이어서, 전술한 도1, 도2에 도시한 폴리싱 장치 및 하기 조성의 제1 CMP용 슬러리를 이용하여 하기 조건으로 상기 Cu막(105) 표면을 CMP 처리함으로써, 도5b에 도시한 바와 같이 상기 배선홈(103)에만 Cu막(105)을 잔존시켰다. 또, 상기CMP 처리는 TaN막(104)에서 정지시킬 수 있었다.
<제1 CMP용 슬러리의 조성>
·연마 입자 ; 1차 입자 직경 15 nm, 회합도 3.0의 제1 콜로이드형 실리카(전술한 도3의 콜로이드형 실리카 입자 A) : 0.8 wt%, 1차 입자 직경 41 nm, 회합도 3.0의 제2 콜로이드형 실리카(전술한 도3의 콜로이드형 실리카 입자 B) : 0.2 wt%
·과황산암모늄(산화제) : 1 wt%
·퀴날딘산(산화억제제) : 0.5 wt%
·도데실벤젠술폰산칼륨 : 0.06 wt%
·pH : 9.2(수산화칼륨 수용액을 첨가하여 조절)
<CMP 처리 조건>
·연마 패드 : Rodel사 제조 상품명 IC1000/SUBA400
·슬러리의 공급 유량 : 200 cc/분
·톱링(TR)의 회전수 : 100 rpm
·턴 테이블(TT) 회전수 : 100 rpm
·하중(DF) : 300 g/㎠
이어서, 상기 절연막(102) 상에 위치하는 노출된 TaN막(104) 부분을 전술한 도1, 도2에 도시한 폴리싱 장치 및 하기 조성의 제2 CMP용 슬러리를 이용하여 하기 조건으로 CMP 처리했다. 이 CMP 처리에 의해, 도5c에 도시한 바와 같이 배선홈(103)에 TaN막(104)을 거쳐서 매립된 Cu 배선(Cu 다마진 배선)(106)이 형성되었다.
<제2 CMP용 슬러리의 조성>
·연마 입자 ; 1차 입자 직경이 30 nm인 콜로이드형 실리카 : 3 wt%
·에틸렌디아민 : 0.05 wt%
<CMP 처리 조건>
·슬러리의 공급 유량 : 200 cc/분
·연마 패드 : Rodel사 제조 상품명 IC1000/SUBA400
·톱링(TR)의 회전수 : 50 rpm
·턴 테이블(TT) 회전수 : 50 rpm
·하중(DF) : 300 g/㎠
본 제1 실시예에 있어서, 상기 Cu막의 CMP 처리에 의한 CMP 특성을 도6에 도시한다. 또, 도6에는 연마 입자로서 증기법의 실리카 입자를 이용한 이외에, 제1 실시예와 동일한 조성의 CMP용 슬러리, 도1, 도2에 도시한 폴리싱 장치를 이용하여 동일한 조건으로 Cu막을 CMP 처리했을 때의 CMP 특성을 제1 비교예로서 나타낸다. 도6의 종축은 침식(erosion)/배선폭 100 ㎛의 크기(nm)를 나타내고, 횡축은 오버 폴리싱(%)을 나타내고 있다. 여기서의 침식은 배선폭을 100 ㎛로 하고, +0 내지 100 % 범위에서 오버 폴리싱을 행한 경우의 크기를 나타낸다. 즉, 상기 침식은 배선홈 내부 이외의 Cu막이 없어지는 최적 폴리싱까지의 폴리싱 시간에 0 내지 100 %의 폴리싱 시간을 부가하여 오버 폴리싱을 행한 경우의 크기를 나타낸다.
이 도6으로부터 명확해지는 바와 같이, 연마 입자로서 증기법의 실리카 입자를 이용한 제1 비교예에 따르면, 침식이 400 nm(배선폭 100 ㎛, +100 % 오버 폴리싱)였다. 또한, 제1 비교예에 의한 Cu막의 연마 속도는 432 nm/분이었다.
이에 대해, 연마 입자로서 1차 입자 직경이 15 nm인 제1 콜로이드형 실리카 입자 및 1차 입자 직경이 41 nm인 제2 콜로이드형 실리카 입자를 함유하는 제1 실시예의 CMP용 슬러리에 의한 CMP 처리에서는 Cu막의 연마 속도가 520 nm/분으로 약 20% 향상되고, 침식이 28 nm(배선폭 100 ㎛, +100 % 오버 폴리싱)로 비약적으로 개선되었다.
또, 본 제1 실시예에서 이용되는 슬러리 내의 제1 콜로이드형 실리카 입자와 제2 콜로이드형 실리카 입자의 배합 균형은 도7에 도시한 관계에 있다. 도7에 있어서, 종축 좌측은 Cu의 연마 속도(CuRR : nm/min), 종축 우측은 침식의 크기(nm)를 나타내고, 횡축은 제1, 제2 콜로이드형 실리카 입자의 합량에 차지하는 제1 콜로이드형 실리카의 비율(중량 비율)을 나타내고 있다. 곡선(F)은 침식의 크기를 나타내는 특성 곡선이고, 곡선(G)은 Cu 연마 속도를 나타내는 특성 곡선을 도시하고 있다.
도7로부터 명확해지는 바와 같이, 제1, 제2 콜로이드형 실리카 입자의 합량에 차지하는 제1 콜로이드형 실리카의 비율이 0.6 내지 0.9의 범위에 있어서 저침식, 고연마 속도를 양립시킬 수 있음을 알 수 있다.
또, 제1, 제2 콜로이드형 실리카 입자의 합량에 차지하는 제1 콜로이드형 실리카의 비율이 0.6 내지 0.9인 범위에 있어서 TaN막(104)의 연마 속도를 억제하면서 Cu막을 고속 연마하는 것이 가능하고, 이들 막의 선택비를 크게 할 수 있다. 예를 들어, TaN막(104)의 연마 속도를 Cu막의 연마 속도에 대해 1/5(약 3nm/분)로할 수 있다. 그 결과, 보다 확실하게 TaN막(104)에서 폴리싱의 스톱퍼로서 기능시킬 수 있다.
이상, 본 제1 실시예에 따르면, Cu에 대한 연마 속도의 향상에 의해 작업 처리량의 향상과 침식성이 대폭 개선된 고성능의 Cu 다마진 배선의 형성을 달성할 수 있다.
또, 본 제1 실시예에서 이용되는 CMP용 슬러리는 연마중의 마찰(테이블 모터의 토크 센서 전류치)도 작으므로, 절연막의 박리에 대해서도 유리하다. 그리고, 두 종류의 콜로이드형 실리카 입자를 혼합함으로써, 연마 속도의 웨이퍼 면내의 균일성이 개선되고, 특히 웨이퍼 엣지부의 연마 속도가 향상되므로, 배선의 쇼트 수율이 제1 비교예의 수율이 80 내지 90 %였던 데 비해, 100 %로 개선되었다.
<제2 실시예>
우선, 도8a에 도시한 바와 같이, 예를 들어 반도체 소자 등이 만들어진 실리콘 기판(실리콘 웨이퍼)(201) 상에 절연막(202)을 형성한 후, 이 절연막(202)을 선택적으로 엣칭하여 깊이 400 nm의 배선홈(203)을 형성했다. 상기 절연막(202)은 다공질막이나 유기계막과 같은 부드럽고, 무르고, 박리되기 쉬운 low-K막이다. 이어서, 두께 15 nm 정도의 차단막으로서의 Nb막(204)을 상기 절연막(202)의 상부 및 상기 배선홈(203)의 내면에 퇴적시켰다. 이 후, 두께 800 nm의 Al막(205)을 스퍼터링법에 의해 퇴적했다.
이어서, 전술한 도1, 도2에 도시한 폴리싱 장치 및 하기 조성의 제1 CMP용 슬러리를 이용하여 하기 조건으로 상기 Al막(205) 표면을 CMP 처리함으로써, 도8b에 도시한 바와 같이 상기 배선홈(203)에만 Al막(205)을 잔존시켰다. 이 Al막(205)의 연마에 있어서, 상기 Nb막(204)이 스톱퍼로서 작용한다. 이에 따라, 하기 조성과 같이 증기법으로 형성한 알루미나와 실리카의 혼합 입자를 함유하는 슬러리를 이용하더라도, 전술한 취약한 절연막(202)에 대한 손상을 억제할 수 있다.
<제1 CMP용 슬러리의 조성>
·연마 입자 : 증기법으로 형성한 알루미나와 실리카의 혼합 입자
·과황산암모늄(산화제) : 0.5 wt%
·퀴날딘산(산화억제제) : 0.02 wt%
<CMP 처리 조건>
·슬러리의 공급 유량 : 200 cc/분
·연마 패드 : Rodel사 제조 상품명 IC1000/SUBA400
·톱링(TR)의 회전수 : 100 rpm
·턴 테이블(TT) 회전수 : 100 rpm
·하중(DF) : 300 g/㎠
이어서, 상기 절연막(202) 상에 위치하는 노출된 Nb막(204) 부분을 전술한 도1, 도2에 도시한 폴리싱 장치 및 하기 조성의 제2 CMP용 슬러리를 이용하여 하기 조건으로 CMP 처리했다. 이 CMP 처리에 의해, 도8c에 도시한 바와 같이 배선홈(203)에 Nb막(204)을 거쳐서 매립된 Al 배선(Al 다마진 배선)(206)이 형성되었다.
<제2 CMP용 슬러리의 조성>
·연마 입자 ; 1차 입자 직경 15 nm, 회합도 : 3.0의 콜로이드형 실리카 : 0.8 wt%
·과황산암모늄(산화제) : 1 wt%
·퀴날딘산(산화억제제) : 0.05 wt%
·양이온 계면 활성제 : 0.025 wt%
<CMP 처리 조건>
·연마 패드 : 폴리텍스사 제조 상품명 Politex
·슬러리의 공급 유량 : 200 cc/분
·톱링(TR)의 회전수 : 60 rpm
·턴 테이블(TT) 회전수 : 100 rpm
·하중(DF) : 300 g/㎠
이러한 Nb막(204)의 CMP 처리에 있어서, 부드럽고, 무르고, 또한 소수성인 low-K 절연막(202)에 손상을 입히지 않고 연마를 행할 수 있으며, 다마진 배선(206)을 형성할 수 있었다.
또, 본 제2 실시예에서 이용되는 슬러리 내의 콜로이드형 실리카의 1차 입자 직경과 절연막에 대한 스크래치의 관계를 도9에 도시한다. 또, 콜로이드형 실리카의 회합도는 3.0으로 일정하게 했다. 도9에 있어서, 종축은 8인치 웨이퍼 상의 절연막에 대한 스크래치수(개)를 나타내고, 횡축은 슬러리에 함유되는 콜로이드형 실리카의 1차 입자 직경(nm)을 나타내고 있다.
도9로부터 명확해지는 바와 같이, 1차 입자 직경이 30 nm를 넘는 크기의 콜로이드형 실리카 입자를 연마 입자로서 함유하는 슬러리로 CMP 처리를 행하면, low-K 절연막에의 스크래치수가 급격하게 증가함을 알 수 있다.
이에 대해, 1차 입자 직경이 5 내지 30 nm인 콜로이드형 실리카 입자를 연마 입자로서 함유하는 본 실시예의 슬러리로 CMP 처리를 행하면, low-K 절연막에의 스크래치수가 거의 제로로 격감될 수 있음을 알 수 있다.
이상, 본 제2 실시예에 따르면, 유기계 절연막이나 다공질 절연막과 같이 부드럽고, 무르고, 박리되기 쉬운 low-K막에 대해서도 손상을 입히지 않고 CMP 처리를 행하는 것이 가능해진다. 이에 따라, 다마진 배선을 다층으로 형성한 경우, 각층에서의 스크래치에 기인하는 상층막의 박리, 배선 형성시의 금속 잔류로 인한 전류 쇼트, 리토그라피(석판 인쇄) 프로세스의 포커스 어긋남에 따른 패턴 형상의 이상 등을 대폭 개선할 수 있다.
<제3 실시예>
반도체 소자 등이 만들어진 실리콘 기판(실리콘 웨이퍼)의, 예를 들어 산화실리콘으로 이루어지는 절연막 상에 퇴적된 Cu막을 전술한 도1, 도2에 도시한 폴리싱 장치 및 하기 조성의 CMP용 슬러리를 이용하여 하기 조건으로 CMP 처리한 이외에, 제1 실시예와 동일한 방법에 의해 배선홈에 TaN막을 거쳐서 매립된 Cu 배선(Cu 다마진 배선)을 형성하여 반도체 장치를 제조했다.
<CMP용 슬러리의 조성>
·연마 입자 ; 회합도가 다른 1차 입자 직경이 25 nm인 콜로이드형 실리카입자 : 1.O wt%
·과황산암모늄(산화제) : 1 wt%
·퀴날딘산(산화억제제) : 0.5 wt%
·도데실벤젠술폰산칼륨 : 0.06 wt%
·pH : 9.2(수산화칼륨 수용액을 첨가하여 조절)
<CMP 처리 조건>
·연마 패드 : Rodel사 제조 상품명 IC1000/SUBA400
·슬러리의 공급 유량 : 200 cc/분
·톱링(TR)의 회전수 : 100 rpm
·턴 테이블(TT) 회전수 : 100 rpm
·하중(DF) : 300 g/㎠
본 제3 실시예에서 이용되는 CMP용 슬러리 내의 연마 입자인 콜로이드형 실리카 입자의 회합도에 대한 Cu 연마 속도(CuRR :) 및 침식의 관계를 도10에 도시한다. 도10에 있어서, 종축 좌측은 Cu의 연마 속도(nm/min), 종축 우측은 침식의 크기(nm)를 나타내고, 횡축은 슬러리에 함유되는 콜로이드형 입자의 회합도를 나타내고 있다. 곡선(H)은 회합도의 변화에 수반되는 Cu 연마 속도를 나타내는 특성 곡선이고, 곡선(I)은 회합도의 변화에 수반되는 침식의 크기를 나타내는 특성 곡선을 도시하고 있다.
도10으로부터 명확해지는 바와 같이, 침식은 슬러리 내의 콜로이드형 실리카 입자의 회합도가 증가함에 따라서 열화하는 방향으로 이동한다. 그리고, 콜로이드형 실리카 입자의 회합도가 5를 넘으면, Cu막 및 TaN막 상에 미세한 스크래치가 다량 발생하는 것이 확인되었다.
이에 대해, 회합도가 5 이하인 콜로이드형 실리카 입자를 함유하는 본 실시 형태의 슬러리에 의해 Cu막을 CMP 처리한 경우, 연마 속도가 낮아지기는 하지만 Cu막 표면의 침식을 억제할 수 있음을 알 수 있다.
예를 들어, 회합도가 3이고 1차 입자 직경이 25 nm인 콜로이드형 실리카 입자를 함유하는 슬러리를 이용하면, 전술한 연마 입자로서 증기법의 실리카 입자를 함유하는 제1 비교예의 슬러리에 의한 침식 116 nm(도6 참조)로부터 68 nm로 침식을 작게 할 수 있다.
이상, 본 제3 실시예에 따르면, Cu 등 금속막의 연마 속도의 향상과 침식의 대폭적인 개선이 달성되고, 예를 들어 Cu 다마진 배선을 용이하게 형성하는 것이 가능해진다.
<제4 실시예>
우선, 도11a에 도시한 바와 같이, 예를 들어 반도체 소자 등이 만들어진 실리콘 기판(실리콘 웨이퍼)(301) 상에 예를 들어 산화실리콘으로 이루어지는 절연막(302)을 형성한 후, 표면을 평탄화했다. 이어서, 이 절연막(302)을 선택적으로 엣칭하여 깊이 400 nm의 배선홈(303)을 형성했다. 계속해서, 두께 15 nm 정도의 차단막으로서의 TiN막(304)을 상기 절연막(302)의 상부 및 상기 배선홈(303)의 내면에 퇴적시켰다. 이 후, 두께 60O nm의 W막(305)을 CVD법에 의해 퇴적했다.
이어서, 전술한 도1, 도2에 도시한 폴리싱 장치 및 하기 조성의 CMP용 슬러리를 이용하여 하기 조건으로 상기 W막(305) 및 TiN막(304)을 순차적으로 CMP 처리했다. 이 CMP 처리에 의해, 도11b에 도시한 바와 같이 배선홈(303)에 TiN막(304)을 거쳐서 매립된 W배선(W 다마진 배선)(306)이 형성되었다.
<CMP용 슬러리의 조성>
·연마 입자 ; 1차 입자 직경 15 nm, 회합도 3.0의 제1 콜로이드형 실리카 입자 : 2.5 wt%, 1차 입자 직경 41 nm, 회합도 3.0의 제2 콜로이드형 실리카 입자 : 0.3 wt%, 1차 입자 직경 15 nm, 회합도 1.5의 콜로이드형 알루미나 입자 : 0.2 wt%
·초산 제2철(산화제) : 5 wt%
·과황산암모늄(산화제) : 0.5 wt%
·말론산(산화억제제) : 1 wt%
·pH : 1.5
<CMP 처리 조건>
·연마 패드 : Rodel사 제조 상품명 IC1000/SUBA400
·슬러리의 공급 유량 : 200 cc/분
·톱링(TR)의 회전수 : 100 rpm
·턴 테이블(TT) 회전수 : 100 rpm
·하중(DF) : 300 g/㎠
·연마 시간 : 160초간
본 제4 실시예에 따르면, 침식(배선폭 : 5 ㎛, +50 %의 오버 폴리싱)은 30nm이고, 전술한 연마 입자로서 증기법의 실리카 입자를 함유하는 제1 비교예의 슬러리를 이용한 경우(연마 시간 210초에서 침식이 180 nm)에 비해 침식이 개선되었다.
또, 상기 제1 실시예에서 이용한 제1, 제2 콜로이드형 실리카 입자를 연마 입자로서 함유하는 CMP용 슬러리를 상기 제2 실시예의 Nb막과 같은 차단막의 CMP 처리에 적용하더라도, 제2 실시예와 마찬가지로 그 Nb막의 기초막인 유기계 절연막이나 다공질 절연막과 같이 부드럽고, 무르고, 박리되기 쉬운 low-K막에 대하여 손상을 입히지 않고 CMP 처리를 행할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 도전성 재료막의 CMP 처리를 행할 때, 저침식 및 저스크래치화를 도모하는 것이 가능한 CMP용 슬러리를 제공할 수 있다.
또, 본 발명에 따르면 도전성 재료막의 CMP 처리를 행할 때, CMP의 고속화와 저침식 및 저스크래치화를 도모하는 것이 가능한 CMP용 슬러리를 제공할 수 있다.
그리고, 본 발명에 따르면 절연막의 배선홈에 매립된 저침식 및 저스크래치의 배선(예를 들어 다마진 배선)의 형성을 가능하게 한 반도체 장치의 제조 방법을 제공할 수 있다.
그리고, 본 발명에 따르면 절연막의 배선홈에 도전성 차단막을 거쳐서 매립된 저침식 및 저스크래치의 배선(예를 들어 다마진 배선)의 형성을 가능하게 한 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (21)

1차 입자 직경이 5 내지 30 nm이고, 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 것을 특징으로 하는 화학 기계 연마용 슬러리.
제1항에 있어서, 상기 콜로이드형 입자는 콜로이드형 실리카 입자인 것을 특징으로 하는 화학 기계 연마용 슬러리.
제1항에 있어서, 상기 콜로이드형 입자가 회합하고 있는 경우, 그 회합한 2차 입자는 입자 직경이 1OO nm 이하인 것을 특징으로 하는 화학 기계 연마용 슬러리.
제1항에 있어서, 상기 연마 입자는 상기 슬러리속에 0.5 내지 5 중량% 함유되는 것을 특징으로 하는 화학 기계 연마용 슬러리.
1차 입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm을 넘는 크기이고, 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 포함하고, 또한 상기 제1, 제2 콜로이드형 입자의 합량을 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하는 것을 특징으로 하는 화학 기계 연마용 슬러리.
제5항에 있어서, 상기 제1, 제2 콜로이드형 입자는 콜로이드형 실리카 입자인 것을 특징으로 하는 화학 기계 연마용 슬러리.
제5항에 있어서, 상기 연마 입자는 상기 제1, 제2 콜로이드형 입자와 다른 재료로 이루어지는 제3 입자를 또한 포함하는 것을 특징으로 하는 화학 기계 연마용 슬러리.
제7항에 있어서, 상기 제3 입자는 콜로이드형 알루미나 입자인 것을 특징으로 하는 화학 기계 연마용 슬러리.
제5항에 있어서, 상기 연마 입자는 상기 슬러리속에 0.5 내지 5 중량% 함유되는 것을 특징으로 하는 화학 기계 연마용 슬러리.
제1항 내지 제9항 중 어느 한 항에 있어서, 산화제 및 산화 억제제를 또한 함유하는 것을 특징으로 하는 화학 기계 연마용 슬러리.
제10항에 있어서, 상기 산화 억제제는 퀴날딘산, 퀴놀린산 및 글리신으로부터 선택되는 적어도 하나인 것을 특징으로 하는 화학 기계 연마용 슬러리.
제1항 내지 제10항 중 어느 한 항에 있어서, 계면 활성제를 또한 함유하는 것을 특징으로 하는 화학 기계 연마용 슬러리
제12항에 있어서, 상기 계면 활성제는 도데실벤젠술폰산염인 것을 특징으로 하는 화학 기계 연마용 슬러리.
반도체 기판상에 형성된 절연막 표면에 배선홈을 형성하는 공정과,
상기 배선홈 내부를 포함하는 상기 절연막 상에 도전성 재료막을 퇴적시키는 공정과,
1차 입자 직경이 5 내지 30 nm이고 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 화학 기계 연마용 슬러리, 또는 1차 입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm을 넘는 크기이고, 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 포함하고, 또한 상기 제1, 제2 콜로이드형 입자의 합량을 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하는 화학 기계 연마용 슬러리를 적어도 이용하여 상기 도전성 재료막을 화학 기계 연마하여, 상기 배선홈에 매립된 상기 도전성 재료막 이외의 도전성 재료막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제14항에 있어서, 상기 도전성 재료막은 배선 재료막인 것을 특징으로 하는반도체 장치의 제조 방법.
제15항에 있어서, 상기 배선 재료막은 동막인 것을 특징으로 하는 반도체 장치의 제조 방법.
제14항에 있어서, 상기 도전성 재료막은 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, V, Mo, Zr 및 ZrN에서 선택되는 적어도 하나의 도전성 차단막과 이 차단막에 적층된 배선 재료막과의 2층 이상의 적층막에서, 상기 배선 재료막을 상기 화학 기계 연마용 슬러리를 이용하여 화학 기계 연마하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제14항에 있어서, 상기 도전성 재료막은 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, V, Mo, Zr 및 ZrN에서 선택되는 적어도 하나의 도전성 차단막과 이 차단막에 적층된 배선 재료막과의 2층 이상의 적층막에서, 이 도전성 재료막을 상기 제1, 제2 콜로이드형 입자와 다른 재료로 이루어지는 제3 입자를 더 포함하는 화학 기계 연마용 슬러리를 이용하여 화학 기계 연마하고, 상기 배선홈에 매립된 상기 도전성 재료막 이외의 도전성 재료막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
반도체 기판상에 형성된 절연막 표면에 배선홈을 형성하는 공정과,
상기 배선홈의 내면을 포함하는 상기 절연막 상에 도전성 차단막을 퇴적시키는 공정과,
상기 도전성 차단막 상에 상기 배선홈이 매립되도록 배선 재료막을 퇴적시키는 공정과,
상기 배선 재료막을 화학 기계 연마하고, 상기 배선홈의 내면을 제외한 상기 절연막 상의 도전성 차단막을 스토퍼로서 상기 배선홈 내에 매립된 상기 배선 재료막 이외의 배선 재료막을 제거하는 공정과,
1차 입자 직경이 5 내지 30 nm이고, 회합도가 5 이하의 콜로이드형 입자로 이루어지는 연마 입자를 포함하는 화학 기계 연마용 슬러리, 또는 1차 입자 직경이 5 내지 20 nm의 제1 콜로이드형 입자와, 1차 입자 직경이 20 nm을 넘는 크기이고, 상기 제1 콜로이드형 입자와 동일 재료인 제2 콜로이드형 입자를 포함하고, 또한 상기 제1, 제2 콜로이드형 입자의 합량을 차지하는 상기 제1 콜로이드형 입자가 중량비로 0.6 내지 0.9인 연마 입자를 함유하는 화학 기계 연마용 슬러리를 이용하여 상기 절연막 상의 도전성 차단막 부분을 화학 기계 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제19항에 있어서, 상기 절연막은 Si02에 비하여 저유전률의 다공질막 또는 유기막인 것을 특징으로 하는 반도체 장치의 제조 방법.
제19항에 있어서, 상기 도전성 차단막은 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, V, Mo, Zr 및 ZrN에서 선택되는 1층 또는 2층 이상에서 만들어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2001-0049850A 2000-08-21 2001-08-20 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법 KR100481651B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00249129 2000-08-21
JP2000249129 2000-08-21

Publications (2)

Publication Number Publication Date
KR20020015282A true KR20020015282A (ko) 2002-02-27
KR100481651B1 KR100481651B1 (ko) 2005-04-08

Family

ID=18738911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0049850A KR100481651B1 (ko) 2000-08-21 2001-08-20 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US6924227B2 (ko)
KR (1) KR100481651B1 (ko)
TW (1) TW527660B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509816B1 (ko) * 2002-06-11 2005-08-24 동부아남반도체 주식회사 복합 슬러리를 이용한 자기 평탄화 방법
KR100953681B1 (ko) * 2007-12-24 2010-04-20 주식회사 실트론 3-웨이 웨이퍼 연마장치
KR101325343B1 (ko) * 2011-12-29 2013-11-08 주식회사 케이씨텍 연마 제1 입자 및 연마 제2 입자를 포함하는 cmp 슬러리 조성물

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3748410B2 (ja) * 2001-12-27 2006-02-22 株式会社東芝 研磨方法及び半導体装置の製造方法
US6974777B2 (en) * 2002-06-07 2005-12-13 Cabot Microelectronics Corporation CMP compositions for low-k dielectric materials
US6936543B2 (en) * 2002-06-07 2005-08-30 Cabot Microelectronics Corporation CMP method utilizing amphiphilic nonionic surfactants
US6896591B2 (en) * 2003-02-11 2005-05-24 Cabot Microelectronics Corporation Mixed-abrasive polishing composition and method for using the same
JP4130614B2 (ja) * 2003-06-18 2008-08-06 株式会社東芝 半導体装置の製造方法
US20050022456A1 (en) * 2003-07-30 2005-02-03 Babu S. V. Polishing slurry and method for chemical-mechanical polishing of copper
US7186653B2 (en) 2003-07-30 2007-03-06 Climax Engineered Materials, Llc Polishing slurries and methods for chemical mechanical polishing
JP2005244123A (ja) * 2004-02-27 2005-09-08 Fujimi Inc 研磨用組成物
JP4316406B2 (ja) * 2004-03-22 2009-08-19 株式会社フジミインコーポレーテッド 研磨用組成物
EP1758962B1 (en) * 2004-06-22 2013-10-30 Asahi Glass Company, Limited Polishing method for glass substrate, and glass substrate
US7390748B2 (en) * 2004-08-05 2008-06-24 International Business Machines Corporation Method of forming a polishing inhibiting layer using a slurry having an additive
JP2006100538A (ja) * 2004-09-29 2006-04-13 Fuji Photo Film Co Ltd 研磨用組成物及びそれを用いた研磨方法
TWI403574B (zh) * 2005-01-05 2013-08-01 Nitta Haas Inc Grinding slurry
US7208325B2 (en) * 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
JP4776269B2 (ja) * 2005-04-28 2011-09-21 株式会社東芝 金属膜cmp用スラリー、および半導体装置の製造方法
JP2007012679A (ja) * 2005-06-28 2007-01-18 Asahi Glass Co Ltd 研磨剤および半導体集積回路装置の製造方法
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
CN102863943B (zh) * 2005-08-30 2015-03-25 花王株式会社 硬盘用基板用研磨液组合物、基板的研磨方法和制造方法
KR100786948B1 (ko) * 2005-12-08 2007-12-17 주식회사 엘지화학 연마 선택비 조절제 및 이를 함유한 cmp 슬러리
KR100786949B1 (ko) * 2005-12-08 2007-12-17 주식회사 엘지화학 연마 선택도 조절 보조제 및 이를 함유한 cmp 슬러리
US20080220610A1 (en) * 2006-06-29 2008-09-11 Cabot Microelectronics Corporation Silicon oxide polishing method utilizing colloidal silica
JP2008117807A (ja) 2006-10-31 2008-05-22 Fujimi Inc 研磨用組成物及び研磨方法
US7837888B2 (en) * 2006-11-13 2010-11-23 Cabot Microelectronics Corporation Composition and method for damascene CMP
JP5381701B2 (ja) * 2007-02-27 2014-01-08 日立化成株式会社 金属用研磨液及び研磨方法
JPWO2009014191A1 (ja) * 2007-07-24 2010-10-07 ニッタ・ハース株式会社 研磨組成物
JP5329786B2 (ja) * 2007-08-31 2013-10-30 株式会社東芝 研磨液および半導体装置の製造方法
JP2009164186A (ja) * 2007-12-28 2009-07-23 Fujimi Inc 研磨用組成物
JP2009164188A (ja) * 2007-12-28 2009-07-23 Fujimi Inc 研磨用組成物
CN102766409B (zh) * 2008-04-16 2014-06-11 日立化成株式会社 Cmp用研磨液以及研磨方法
JP5472585B2 (ja) * 2008-05-22 2014-04-16 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
GB2477067B (en) * 2008-11-06 2012-10-17 Kao Corp Polishing liquid composition for magnetic disk substrate
TWI655281B (zh) 2013-04-17 2019-04-01 南韓商第一毛織股份有限公司 用於有機膜的化學機械硏磨漿料及使用其的硏磨方法
US9685343B2 (en) 2013-08-09 2017-06-20 Fujimi Incorporated Method for producing polished object and polishing composition kit
US9752057B2 (en) * 2014-02-05 2017-09-05 Cabot Microelectronics Corporation CMP method for suppression of titanium nitride and titanium/titanium nitride removal
US20170183537A1 (en) * 2014-08-26 2017-06-29 K.C. Tech Co., Ltd Polishing slurry composition
EA025790B1 (ru) * 2014-09-23 2017-01-30 Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" Способ химико-механической полировки кремниевых пластин со сформированными структурами интегральных микросхем
US10138396B2 (en) 2015-09-30 2018-11-27 Fujimi Incorporated Polishing composition
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
WO2020140234A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 模板制备方法
US11597854B2 (en) * 2019-07-16 2023-03-07 Cmc Materials, Inc. Method to increase barrier film removal rate in bulk tungsten slurry
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
US11127881B2 (en) * 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls
JP7431038B2 (ja) * 2019-12-27 2024-02-14 ニッタ・デュポン株式会社 研磨用スラリー

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5575837A (en) * 1993-04-28 1996-11-19 Fujimi Incorporated Polishing composition
JP3416855B2 (ja) * 1994-04-15 2003-06-16 株式会社フジミインコーポレーテッド 研磨用組成物および研磨方法
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5968239A (en) * 1996-11-12 1999-10-19 Kabushiki Kaisha Toshiba Polishing slurry
JPH10309660A (ja) 1997-05-07 1998-11-24 Tokuyama Corp 仕上げ研磨剤
US6093649A (en) 1998-08-07 2000-07-25 Rodel Holdings, Inc. Polishing slurry compositions capable of providing multi-modal particle packing and methods relating thereto
US6332835B1 (en) * 1997-11-20 2001-12-25 Canon Kabushiki Kaisha Polishing apparatus with transfer arm for moving polished object without drying it
JP4113282B2 (ja) 1998-05-07 2008-07-09 スピードファム株式会社 研磨組成物及びそれを用いたエッジポリッシング方法
JP2000080352A (ja) * 1998-06-11 2000-03-21 Allied Signal Inc 低誘電率材料用研磨用スラリ―としての水系金属酸化物ゾル
JP3810588B2 (ja) 1998-06-22 2006-08-16 株式会社フジミインコーポレーテッド 研磨用組成物
KR100567962B1 (ko) * 1998-06-22 2006-04-05 가부시키가이샤 후지미 인코포레이티드 연마 조성물 및 표면 처리 조성물
KR100324311B1 (ko) * 1998-10-26 2002-05-13 김영환 반도체소자의화학기계연마공정용슬러리제조방법
KR100289150B1 (ko) * 1998-12-30 2001-05-02 이병구 실리콘웨이퍼의최종연마용슬러리
US6407000B1 (en) * 1999-04-09 2002-06-18 Micron Technology, Inc. Method and apparatuses for making and using bi-modal abrasive slurries for mechanical and chemical-mechanical planarization of microelectronic-device substrate assemblies
US6507265B1 (en) * 1999-04-29 2003-01-14 Cooper Technologies Company Fuse with fuse link coating
TW428567U (en) * 1999-08-03 2001-04-01 Ensd Corp Handbrake engagement mechanism for automobiles
US6409781B1 (en) * 2000-05-01 2002-06-25 Advanced Technology Materials, Inc. Polishing slurries for copper and associated materials
MY118582A (en) * 2000-05-12 2004-12-31 Kao Corp Polishing composition
JP2002123956A (ja) * 2000-10-13 2002-04-26 Ricoh Co Ltd 光ピックアップ装置及びそれを使用した光ディスク装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509816B1 (ko) * 2002-06-11 2005-08-24 동부아남반도체 주식회사 복합 슬러리를 이용한 자기 평탄화 방법
KR100953681B1 (ko) * 2007-12-24 2010-04-20 주식회사 실트론 3-웨이 웨이퍼 연마장치
KR101325343B1 (ko) * 2011-12-29 2013-11-08 주식회사 케이씨텍 연마 제1 입자 및 연마 제2 입자를 포함하는 cmp 슬러리 조성물

Also Published As

Publication number Publication date
TW527660B (en) 2003-04-11
KR100481651B1 (ko) 2005-04-08
US6924227B2 (en) 2005-08-02
US20020023389A1 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
KR100481651B1 (ko) 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
JP4253141B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
KR100510977B1 (ko) 화학기계연마용 연마제 및 기판의 연마법
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
KR100704690B1 (ko) 연마액 및 연마방법
CN1306562C (zh) 研磨剂、研磨剂的制造方法以及研磨方法
JP5361306B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
KR20070001994A (ko) 연마제 및 연마 방법
CN101208781A (zh) 研磨剂及半导体集成电路装置的制造方法
TWI500750B (zh) 包含多晶矽、氧化矽及氮化矽之基板的研磨方法
CN107109134B (zh) 化学机械抛光(cmp)组合物在抛光包含钴和/或钴合金的基材中的用途
JP3895949B2 (ja) Cmp用スラリー、およびこれを用いた半導体装置の製造方法
WO2006065274A2 (en) Colloidal silica based chemical mechanical polishing slurry
TWI294456B (ko)
US20030022801A1 (en) Selective removal of tantalum-containing barrier layer during metal CMP title
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
TWI761423B (zh) 鎢的化學機械拋光方法
KR101070410B1 (ko) 연마용 조성물 및 이를 이용하는 연마방법
CN100468647C (zh) 研磨剂以及研磨方法
WO2011152356A1 (ja) 研磨剤および研磨方法
JP4251395B2 (ja) 研磨用スラリー
TWI759403B (zh) 使用聚二醇及聚二醇衍生物的鎢的化學機械拋光方法
JP2006191131A (ja) 化学機械研磨用研磨剤及び基板の研磨法
JP2004193488A (ja) バリア金属用研磨液及び研磨方法
TWI471923B (zh) 化學機械拋光液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 15