KR101070410B1 - 연마용 조성물 및 이를 이용하는 연마방법 - Google Patents

연마용 조성물 및 이를 이용하는 연마방법 Download PDF

Info

Publication number
KR101070410B1
KR101070410B1 KR1020067003917A KR20067003917A KR101070410B1 KR 101070410 B1 KR101070410 B1 KR 101070410B1 KR 1020067003917 A KR1020067003917 A KR 1020067003917A KR 20067003917 A KR20067003917 A KR 20067003917A KR 101070410 B1 KR101070410 B1 KR 101070410B1
Authority
KR
South Korea
Prior art keywords
polishing
silicon oxide
silicon
polishing composition
cerium oxide
Prior art date
Application number
KR1020067003917A
Other languages
English (en)
Other versions
KR20060069474A (ko
Inventor
타카시 이토
테츠지 호리
Original Assignee
가부시키가이샤 후지미인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 후지미인코퍼레이티드 filed Critical 가부시키가이샤 후지미인코퍼레이티드
Publication of KR20060069474A publication Critical patent/KR20060069474A/ko
Application granted granted Critical
Publication of KR101070410B1 publication Critical patent/KR101070410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명의 연마용 조성물은 산화규소 미립자의 흡착에 의해 형성되는 흡착층을 표면에 갖는 산화세륨 연마용 입자를 함유한다. 이 연마용 조성물은 단결정 실리콘 또는 다결정 실리콘으로 이루어지는 반도체 기판과 상기 반도체 기판 위에 설치된 질화규소 막을 구비하고 표면에 홈을 갖는 적층체와, 상기 적층체 위에 설치된 산화규소 막을 구비하는 연마 대상물을, 상기 홈의 밖에 위치하는 산화규소 막 부분을 제거할 수 있도록 연마하는 용도에 사용된다.
연마용 조성물, 연마방법, 산화세륨, 산화규소

Description

연마용 조성물 및 이를 이용하는 연마방법{Polishing composition and polishing method using same}
본 발명은 반도체 장치에 있어서 소자 분리 구조를 형성하기 위한 연마에 이용되는 연마용 조성물 및 이를 이용하는 연마 방법에 관한 것이다.
반도체 장치에 있어서의 소자 분리 구조는 실리콘 웨이퍼 등의 반도체 기판상의 소자가 되는 부분 이외의 분리 영역을 선택적으로 직접 산화하는 방법(local oxidation of silicon(LOCOS) 프로세스)으로 이제까지 형성되어 왔다. 그러나, 배선의 고밀도화 및 배선 층의 다층화에 따라, 최근에는 보다 평탄한 표면이 요구되고 있다. 이 때문에, 실리콘 웨이퍼상의 분리 영역을 에칭에 의해 선택적으로 제거한 후에 산화규소 막을 화학 기상 증착법(CVD법)에 의해 성막하고, 소자 상의 산화규소 막을 화학 기계 연마(CMP)에 의해 선택적으로 제거하는 방법으로 형성되는 경우가 많아지고 있다. 이하, 이 방법을 STI(shallow trench isolation)-CMP 프로세스라고 한다. 이 STI-CMP 프로세스에 있어서는, 초기 단차를 해소하는 것과, 소자 상에 보호막 및 연마 정지막으로서 형성되어 있는 질화규소 막으로 연마를 종료하는 것이 중요하다. STI-CMP 프로세스에는 종래, 질화규소 막을 연마하는 속도에 대한 산화규소 막을 연마하는 속도의 비가 2 ~ 3 정도인 연마용 조성물, 즉, 질화규소 막에 대해서 산화규소 막을 2 ~ 3 배의 선택성으로 연마하는 능력을 갖는 연마용 조성물이 이용되고 있다.
　
실리콘 웨이퍼 상의 배선층 위에 층간 절연막을 CVD법에 의해 성막하고, 그 층간 절연막의 표면을 연마하고 나서, 그 위에 다음 배선 층을 형성함으로써 실리콘 웨이퍼 상에 복수의 배선 층을 적층하는 방법이 알려져 있다. 이하, 이 방법을 ILD(inter layer dielectric)-CMP 프로세스라고 한다. ILD-CMP 프로세스에는 종래, 건식 실리카의 수분산 액에 암모니아 또는 수산화칼륨을 첨가하여 얻어지는 연마용 조성물이 이용되고 있다.
ILD-CMP 프로세스로 종래 이용되고 있는 연마용 조성물을 이용해 STI­CMP 프로세스 연마를 실시한 경우에는, 초기 단차가 충분히 해소되지 않을 뿐만 아니라, 질화규소 막으로 연마를 완전하게 정지시킬 수 없고, 질화규소 막이 연마 정지 막으로서 기능하지 않는다. 그 결과, 분리 영역의 산화 규소막의 두께가 선택적으로 감소하는 디싱으로 불리는 현상이나, 고밀도부가 선택적으로 과잉 연마되는 에로존(erosion)으로 불리는 현상이 발생하여, 바람직한 소자 분리 구조가 형성되지 않는다. 이를 해결하기 위해서는 미리 초기 단차를 완화시킬 수 있도록, 연마 전에 소자 상의 산화규소 막을 어느 정도 선택적으로 에칭하는 에칭 백(etching back) 공정을 실시 하지 않을 수 없는 현재의 상황이다.
최근에는 에칭 백 공정을 생략하는 목적으로, 질화규소 막에 대해서 산화규소 막을 10배 이상의 선택성으로 연마하는 능력을 갖는 산화세륨 연마용 입자를 포함한 연마용 조성물을 STI-CMP 프로세스에 대해 이용하는 경우도 있다. 그러나, 산화세륨 연마용 입자는 비중이 매우 높고 침강 속도가 빠르다. 그 때문에, 산화세륨 연마용 입자를 포함한 연마용 조성물은 침전 및 고화가 발생하기 쉽고, 취급(handling)이 용이하지 않다. 또, 산화세륨 연마용 입자가 산화규소 막에 매우 흡착하기 쉽기 때문에 연마 후의 웨이퍼 세정이 용이하지 않다. 또한, 산화세륨 연마용 입자는 산화규소 연마용 입자에 비해 연마상흔(스크래치 scratch)을 발생시키기 쉽다. 또, 웨이퍼의 표면 단차 완화에 대한 산화세륨 연마용 입자의 기여 정도는 종래의 산화규소 연마용 입자의 그것과 큰 차이가 없고, 디싱의 발생 억제에도 그다지 기여하지 않는다.
산화세륨 연마용 입자를 포함한 연마용 조성물은 산화규소 연마용 입자를 포함한 연마용 조성물에 비해, 산화규소 막을 연마하는 속도가 크다는 이점이 있다. 따라서, 상술한 문제점을 해결하는 것도 가능하다면, 산화세륨 연마용 입자를 포함한 연마용 조성물을 ILD-CMP 프로세스에 사용할 수 있다.
　
일본 공개특허 평 8-148455호 공보에는 핸들링성의 향상, 세정성의 향상 및 연마 대상 막을 연마하는 속도의 향상을 도모할 수 있도록 개량된 산화규소 연마용 입자와 산화세륨 연마용 입자를 포함한 연마용 조성물이 개시되어 있다. 일본 공개특허 제2000-336344호 공보에는 연마 대상 막을 연마하는 속도의 향상 및 스크래치의 저감을 도모할 수 있도록 개량된 특정의 산화규소 연마용 입자와 특정의 산화세륨 연마용 입자를 포함한 연마용 조성물이 개시되어 있다. 그러나, 이러한 연마용 조성물은 질화규소 막에 대해 산화규소 막을 선택적으로 연마하는 능력이 낮기 때문에 디싱이나 에로존을 발생시키기 쉽고, 분산 안정성도 좋지 않다.
STI-CMP 프로세스에서의 사용을 감안하여 상기 문제를 해결하는 수단으로는, 예를 들면 일본 공개특허 제2001-192647호 공보나 일본 공개특허 제2001-323256호 공보 등에 기재되어 있는 바와 같이, 특정의 희토류 금속 화합물이나 유기 고분자 화합물 또는 특정의 관능기를 갖는 유기 화합물 등을 제3 성분으로서 연마용 조성물에 첨가하는 것을 들 수 있다. 이들 제3 성분에는 산화규소 막의 오목부에 선택적으로 보호막을 형성하는 작용을 갖는 것도 있다. 제3 성분의 작용에 의해 형성되는 보호막은 질화규소 막과 마찬가지로 연마 정지 막으로서 기능한다. 이러한 연마용 조성물은 STI-CMP 프로세스에서 실제로 사용되고 있으나, 제3 성분의 첨가는 금속 불순물이나 유기 불순물에 의한 반도체 장치의 오염의 증대, 세정성의 저하에 의한 연마용 입자의 잔류, 핸들링성의 저하 등 반도체 장치의 제조 효율을 저하시키는 새로운 문제를 초래한다. 또, 제3 성분의 작용에 의해 형성되는 보호막이 연마 정지 막으로서 기능할 수 있는 연마 조건은 한정되어 있어, 디싱이나 에로존의 발생을 회피하는 데 유효한 저압 고속 회전 연마 조건에서는 보호막이 연마 정지 막으로서 기능하지 않는다. 게다가, 제3 성분이 연마 폐수에 혼입하기 때문에 특별한 폐수 처리가 필요하다.
또는, 상술한 문제를 해결하기 위해서 산화세륨 연마용 입자와 산화규소 연마용 입자를 복합화하는 기술도 제안되어 있다. 예를 들면, 일본 공개특허 평 11-216676호 공보에는 산화규소 분말에 산화세륨 분말을 혼합하여 얻어지는 혼합 분말을 성형해서 이루어진 연마용 성형체가 개시되어 있다. 또, 일본 공개특허 평 10-298537호 공보에는 산화세륨과 산화규소의 고용체에 산화규소 미분체나 실리카졸을 첨가하여 습식 분쇄를 반복함으로써 얻어지는 연마용 입자를 포함한 연마용 조성물이 개시되어 있다. 이 연마용 조성물은 스크래치를 포함한 표면조도의 개선 및 질화규소 막에 대해 산화규소 막을 선택적으로 연마하는 능력의 향상을 도모할 수 있도록 개량된 것이다.
그런데, 상기 일본 공개특허 평 11-216676호 공보 및 일본 공개특허 평 10-298537호 공보 기재의 기술에서도 산화세륨 연마용 입자가 산화규소 막에 흡착하기 쉽기 때문에, 연마 후의 웨이퍼의 세정이 용이하지 않다. 또, 딱딱한 산화세륨 연마용 입자로 인해, 연마 후의 웨이퍼 표면에 연마상흔(스크래치)이 발생하기 쉽다. 더욱이, 연마 후의 웨이퍼에 생기는 표면 단차도 충분히 억제되지 않는다.
본 발명의 목적은 반도체 장치에 있어서 소자 분리 구조를 형성하기 위한 연마에 대해 보다 적합하게 사용할 수 있는 연마용 조성물 및 그것을 이용하는 연마 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위해, 본 발명의 일실시형태에서는 이하의 연마용 조성물이 제공된다. 상기 연마용 조성물은 산화규소 미립자의 흡착에 의해 형성되는 흡착층을 표면에 갖는 산화세륨 연마용 입자를 함유한다. 이 연마용 조성물은 단결정 실리콘 또는 다결정 실리콘으로 이루어지는 반도체 기판과, 상기 반도체 기판 위에 설치된 질화규소 막을 구비하고 표면에 홈을 갖는 적층체와, 상기 적층체 위에 설치된 산화규소 막을 구비하는 연마 대상물을, 상기 홈의 밖에 위치하는 산화규소 막 부분을 제거할 수 있도록 연마하는 용도에 이용된다.
본 발명의 다른 실시형태에서는 단결정 실리콘 또는 다결정 실리콘으로 이루어지는 반도체 기판과, 상기 반도체 기판 위에 설치된 질화 규소막을 구비하고 표면에 홈을 갖는 적층체와, 상기 적층체 위에 설치된 산화 규소막을 구비하는 연마 대상물을, 상기 연마용 조성물을 이용하여, 상기 홈의 밖에 위치하는 산화규소 막 부분을 제거할 수 있도록 연마하는 연마 방법이 제공된다.
도 1a는 본 발명의 일실시형태에 따른 연마용 조성물을 이용하여 연마되기 전의 연마 대상물의 단면도.
도 1b는 본 발명의 일실시형태에 따른 연마용 조성물을 이용하여 연마된 후의 연마 대상물의 단면도.
도 2는 산화규소 막 환산 연마량과 표면 단차와의 관계를 나타내는 그래프.
<도면의 주요부분에 대한 부호의 설명>
11 : 실리콘 웨이퍼 12 : 질화규소 막
13 : 홈 14 : 산화규소 막
15 : 오목부 16 : 볼록부
본 발명을 실시하기 위한 최선의 형태
이하, 본 발명의 일실시형태에 대하여 도면을 참조하여 설명한다.
도 1a는 본 발명의 일실시형태에 따른 연마용 조성물을 이용하여 연마되기 전의 연마 대상물의 단면도를 나타낸다. 도 1a에 나타낸 바와 같이, 상기 연마 대상물은 단결정 실리콘 또는 다결정 실리콘으로 이루어지는 반도체 기판으로서의 실리콘 웨이퍼(11)와 상기 실리콘 웨이퍼(11) 위에 설치되어 연마 정지 막으로서 기능하는 질화규소(Si3N4) 막(12)과 그 질화규소 막(12) 위에 설치되어 절연막으로서 기능하는 산화규소(SiO2) 막(14)을 구비한다. 질화규소 막(12) 및 산화규소 막(14)은 각각 CVD법에 의해 형성되어 있다. 실리콘 웨이퍼(11)와 질화규소 막(12)으로 이루어지는 적층체는 표면에 홈(13)을 가지고 있다. 홈(13)을 갖는 적층체 위에 CVD법으로 산화규소 막(14)이 형성되고 있기 때문에 홈(13)에 대응하는 산화규소 막(14) 부분은 움푹 파여 있는 오목부(15)를 형성하고, 홈(13)에 대응하지 않는 산화규소 막(14) 부분은 융기하여 있는 볼록부(16)를 형성하고 있다.
도 1b는 본 발명의 일실시형태에 따른 연마용 조성물을 이용하여 연마된 후의 연마 대상물의 단면도를 나타낸다. 도 1b에 나타낸 바와 같이, 연마 후의 연마 대상물의 표면은 평탄하다. 홈(13)의 밖에 위치하는 산화규소 막(14) 부분이 제거됨으로써, 연마 대상물은 도 1a에 나타낸 상태로부터 도 1b에 나타낸 상태로 되어 소자 분리 구조가 형성된다. 연마에 의해 제거되는 일 없이 잔류하는 홈(13) 내의 산화규소 막(14) 부분은 분리 영역으로서 기능한다.
상술한 바와 같이, 본 발명의 일실시형태에 따른 연마용 조성물은 STI-CMP 프로세스에 이용된다. 본 발명의 일실시형태에 따른 연마용 조성물은 산화규소 미립자로 이루어지는 홑겹의 흡착층으로 덮인 산화세륨(CeO2) 연마용 입자를 함유하는 것을 특징으로 하고 있다. 상기 연마용 조성물은 분산매로서 기능하는 물을 함유하는 것이 바람직하다.
ILD-CMP 프로세스나 STI-CMP 프로세스에 종래 사용되고 있는 연마용 조성물의 상당수는 산화규소 연마용 입자를 함유하고 있어, 반도체 장치의 제조 공정에 있어서의 산화규소 연마용 입자의 사용 실적은 다른 어떤 연마용 입자의 사용 실적보다 높다. 그 이유로는 산화규소 연마용 입자의 성분이 실리콘 웨이퍼의 성분과 동일하기 때문에 연마 후의 웨이퍼 표면에 이종의 불순물이 잔류할 우려를 줄일 수 있는 점과, 또한 연마 후의 웨이퍼 표면에 발생하는 스크래치의 정도나 산화규소 연마용 입자의 수분산액의 분산 안정성이 허용 범위 내에 있는 점을 들 수 있다. 한편, 산화규소 연마용 입자는 산화규소 막을 신속히 연마하는 능력을 가지며, 한편 질화규소 막에 대해 산화규소 막을 선택적으로 연마하는 능력이 높다. 즉, 산화규소 연마용 입자는 고연마선택성 및 고연마속도라는 특징을 갖는다. 본 발명의 일실시형태에 따른 연마용 조성물에 포함되는 산화규소 미립자가 표면에 흡착한 산화세륨 연마용 입자는 산화규소 연마용 입자의 장점과 산화세륨 연마용 입자의 장점을 겸비하도록 구성된 것이다.
산화규소 미립자로 이루어지는 층으로 피복된 산화세륨 연마용 입자는 시판되고 있지만, 상기 시판된 것을 연마용 조성물의 연마용 입자로서 이용할 경우에는 산화규소 연마용 입자의 성상만을 나타내고, 산화세륨 연마용 입자의 특징인 고연마선택성 및 고연마속도는 전혀 나타내지 않는다. 이는 산화세륨 연마용 입자의 표면을 피복하는 산화규소 미립자로 이루어지는 층이 매우 강하고 견고하여, 연마 시에 산화세륨 연마용 입자가 연마 대상물에 작용할 수 없기 때문이라 생각된다. 산화세륨 연마용 입자의 특징인 고연마선택성 및 고연마속도는 산화세륨 연마용 입자 의 표면이 산화규소 막의 표면과 선택적으로 고체 표면 반응을 일으킴으로써 발휘된다. 연마 후의 연마 대상물의 표면이 평탄하게 되기 위해서는, 상기 고체 표면 반응이 오목부(15)보다 볼록부(16)에 대해 선택적으로 발현하는 것이 중요하다. 또, 연마용 조성물의 분산 안정성 및 취급 용이성을 향상시키기 위해서는, 적어도 연마 시 이외에는 산화세륨 연마용 입자의 표면에 산화규소 미립자가 안정되어 흡착하고 있는 것이 중요하다.
이상을 고려하면, 산화세륨 연마용 입자의 표면을 피복하는 산화규소 미립자로 이루어지는 층은 그다지 강하고 견고하지 않은 것이 바람직하다. 즉, 연마 압력이 소정 값 이상인 때에는 산화세륨 연마용 입자의 표면이 노출되어 연마 대상물에 작용하고, 이러한 소정 값보다 연마 압력이 낮은 때에는 산화세륨 연마용 입자의 표면을 산화규소 미립자가 피복한 채로 있어 산화세륨 연마용 입자의 표면이 노출되지 않는 것이 바람직하다. 또, 산화세륨 연마용 입자의 표면을 피복하는 산화규소 미립자는 산화규소 막을 연마하는 능력이 그다지 높지 않은 것이 바람직하다. 산화규소 미립자는 입경이 작을수록 산화규소 막을 연마하는 능력이 약하다. 또, 산화 규소 미립자는 입경이 작을수록 산화세륨의 표면에 안정적으로 흡착한다.
본 발명의 일실시형태에 따른 연마용 조성물에 포함되는 산화세륨 연마용 입자는 산화규소 미립자로 이루어지는 흡착층으로 피복되어 있다. 상기 흡착층은 산화규소 미립자가 표면 전위적으로 산화세륨 연마용 입자에 흡착함으로써 형성되고 있으므로 그만큼 강하고 견고하지 않다. 또, 흡착층이 산화규소로 이루어지기 때문에, 흡착층으로 덮여 있는 산화세륨 연마용 입자를 함유하는 연마용 조성물은 ILD-CMP 프로세스로 종래 사용되고 있는 슬러리와 동일한 정도의 분산 안정성 및 세정성을 갖는다.
본 발명의 일실시형태에 따른 연마용 조성물은, 예를 들면, 산화세륨 연마용 입자와 산화규소 미립자를 물에 분산시킴으로써 제조된다. 산화세륨 연마용 입자와 산화규소 미립자를 물에 분산시키면, 산화세륨 연마용 입자의 표면에 산화규소 미립자가 자연스럽게 흡착하고, 그 결과 산화세륨 연마용 입자는 산화규소 미립자로 이루어지는 흡착층에 의해 부분적으로 또는 전체적으로 덮인다.
산화세륨 연마용 입자는, 예를 들면, 신에츠(信越) 화학공업(주)제의 순도 3 N의 산화세륨을 츄오(中央) 가공기(주)제의 용적 1040 ㎤의 나일론제 밀링포트 및 직경 2 mm의 지르코니아 밀링볼을 이용하여 습식 분쇄함으로써 준비된다. 이렇게 해서 얻어진 산화세륨 연마용 입자는 자연 침강에 의해 분급함으로써, 소정의 입도(예를 들면, 비표면적으로부터 구해진 입경이 60 nm)로 조정된다. 입도가 낮은 산화세륨 연마용 입자는 연마용 조성물의 안정성의 향상에 기여하지만, 연마 대상물을 연마하는 능력은 그다지 높지 않다. 또, 입도가 낮은 산화세륨 연마용 입자를 얻기 위해서는 높은 비용이 소요된다. 입도가 높은 산화세륨 연마용 입자는 연마 대상물을 연마하는 능력이 높고, 또 비용면에서도 우위이지만, 연마용 조성물의 안정성의 저하나 연마상흔(스크래치)의 발생을 일으키는 원인이 된다. 따라서, 산화세륨 연마용 입자의 비표면적으로부터 구해지는 산화세륨 연마용 입자의 입경은 바람직하게는 10 ~ 200 nm, 보다 바람직하게는 30 ~ 100 nm이다.
산화세륨 연마용 입자는 결정성을 갖는 것이 바람직하다. 산화세륨 연마용 입자가 결정성을 갖는 경우, 그 결정성은 높을수록 더욱 바람직하다. 결정성이 높아짐으로써, 산화세륨 연마용 입자의 연마 능력이 향상된다. 다만, 결정성이 낮은 산화세륨 연마용 입자 및 결정성을 갖지 않는 산화세륨 연마용 입자는 적당한 소성(燒成)에 의해 높은 결정성을 갖게 된다. 반도체 장치의 금속 오염을 억제하기 위해서, 산화세륨은 가능한 한 고순도인 것이 바람직하다.
산화규소 미립자는 콜로이드성 실리카일 수도 있고, 건식 실리카일 수도 있다. 콜로이드성 실리카는, 예를 들면, 졸겔법에 의해 테트라메톡시실란으로부터 합성된다. 산화규소 미립자의 입경은 적어도 산화세륨 연마용 입자의 입경보다 작은 것이 바람직하고, 산화세륨 연마용 입자의 입경의 1/2 이하인 것이 더욱 바람직하다. 산화규소 미립자의 입경이 산화 세륨 연마용 입자의 입경의 1/2를 넘으면, 산화규소 미립자로 이루어지는 흡착층이 산화세륨 연마용 입자의 표면에 형성되기 어려워진다. 산화규소 미립자의 비표면적으로부터 구해지는 산화규소 미립자의 입경은 바람직하게는 300 nm 이하, 더욱 바람직하게는 1 ~ 200 nm, 가장 바람직하게는 1 ~ 100 nm이다. 입경이 1 nm 미만인 산화규소 미립자는 제조에 높은 비용이 소요되고 제조가 용이하지 않다. 산화규소 미립자의 입경이 200 nm를 넘으면 산화규소 미립자로 이루어지는 흡착층이 산화세륨 연마용 입자의 표면에 형성되기 어려워진다. 또, 입경이 과도하게 큰 산화 규소 미립자는 질화규소 막을 연마하는 능력이 높고, 질화규소 막에 대해 산화규소 막을 선택적으로 연마하는 능력 저하의 원인이 된다.
연마용 조성물 중의 산화세륨 연마용 입자의 함유량은 0.1 ~ 10 질량%인 것이 바람직하다. 산화세륨 연마용 입자의 함유량이 0.1 질량% 미만인 연마용 조성물은 산화규소 막을 연마하는 능력이 그다지 높지 않다. 산화세륨 연마용 입자의 함유량이 10 질량%를 넘는 경우에는 연마 후의 연마 대상물에 연마상흔(스크래치)이나 표면 단차가 발생하기 쉬워진다.
연마용 조성물 중의 산화규소 미립자의 함유량은 0.1~15 질량%인 것이 바람직하다. 산화규소 미립자의 함유량이 0.1 질량% 미만인 경우에는 산화규소 미립자로 이루어지는 흡착층이 산화세륨 연마용 입자의 표면에 형성되기 어려워진다. 산화규소 미립자의 함유량이 15 질량%를 넘는 경우에는 대량의 산화규소 미립자가 연마용 조성물 중에 유리(遊籬)하여 존재하기 때문에, 산화세륨 연마용 입자의 작용이 저해되고, 그 결과 연마용 조성물의 연마 선택성이나 연마 속도가 저하될 우려가 있다.
연마용 조성물 중에 포함되는 산화세륨 연마용 입자의 총 질량에 대한 연마용 조성물 중에 포함되는 산화 규소 미립자의 총 질량의 비는 바람직하게는 0.1 ~ 10, 더욱 바람직하게는 0.5 ~ 5, 가장 바람직하게는 1 ~ 3이다. 상기 비가 0.1 미만인 경우에는 산화규소 미립자로 이루어지는 흡착층이 산화세륨 연마용 입자의 표면에 충분히 형성되지 않기 때문에, 산화규소 미립자의 작용이 충분히 발휘되지 않는다. 상기 비가 10을 넘는 경우에는 대량의 산화규소 미립자가 연마용 조성물 중에 유리하여 존재하기 때문에, 산화세륨 연마용 입자의 작용이 충분히 발휘되지 않게 된다.
비표면적으로부터 구해지는 입경이 60 nm인 산화세륨 연마용 입자와 비표면적으로부터 구해지는 입경이 10 nm인 산화규소 미립자를 초순수(超純水)에 분산시킴으로써, 1 질량%의 산화세륨 연마용 입자와 1 질량%의 산화규소 미립자를 함유하는 연마용 조성물을 제조하였다. 산화세륨 연마용 입자와 산화규소 미립자 양쪽 모두를 함유하는 상기 연마용 조성물의 특성을 조사하였는데, 산화세륨 연마용 입자와 산화규소 미립자 중 산화세륨 연마용 입자만을 함유하는 연마용 조성물에 비해 안정성이 높고, 연마 후의 연마 대상물에 생기는 단차를 완화하는 능력도 높았다. 산화세륨 연마용 입자와 산화규소 미립자의 양쪽 모두를 함유하는 연마용 조성물의 연마속도는 산화세륨 연마용 입자만을 함유하는 연마용 조성물의 연마 속도의 2분의 1에서 3분의 1이었으나, ILD-CMP 프로세스에 일반적으로 사용되고 있는 시판의 건식 실리카 계의 연마용 조성물의 연마 속도와는 동일한 정도였다.
산화세륨 연마용 입자와 산화규소 미립자의 양쪽 모두를 함유하는 상기 연마용 조성물, 즉 산화규소와 산화세륨의 복합 연마용 입자를 함유하는 상기의 연마용 조성물을 원심분리기에 걸고, 그에 따라 연마용 조성물 중에 생성되는 침강 케이크를 다시 분산시키는 일련의 조작을 몇 차례 반복하였는바, 침강 케이크는 산화세륨 연마용 입자와 산화규소 미립자 중 산화세륨 연마용 입자만을 포함하고, 산화규소 미립자를 포함하지 않는 것이 확인되었다. 시판되고 있는 산화규소 미립자로 코팅 된 산화세륨 연마용 입자를 함유하는 연마용 조성물을 이용하여 같은 조작을 실시한 경우에, 침강 케이크는 산화규소 미립자와 산화세륨 연마용 입자를 포함하고, 침강 케이크 중의 산화규소 미립자와 산화세륨 연마용 입자의 비는 연마용 조성물 중의 산화규소 미립자와 산화세륨 연마용 입자의 비와 완전히 동일하였다. 이상의 결과는 본 발명의 일실시형태에 따른 복합 연마용 입자에 있어서, 산화세륨 연마용 입자의 표면을 피복하는 산화규소 미립자로 이루어지는 층은 시판의 복합 연마용 입자에 있어서 산화세륨 연마용 입자의 표면을 피복하는 산화규소 미립자로 이루어지는 층에 비해 강하고 견고하지 않은 것을 시사하는 것이다. 바꾸어 말하면, 본 발명의 일실시형태에 따른 산화규소 및 산화세륨의 복합 연마용 입자는 시판의 복합 연마용 입자와는 완전히 성상이 다른 것을 시사하는 것이다.
다음으로, 본 발명의 일실시형태에 따른 연마용 조성물을 이용하는 연마 방 법에 대해 설명한다.
상술한 바와 같이, 본 발명의 일실시형태에 따른 연마용 조성물은, 예를 들면, 홈(13)의 밖에 위치하는 산화규소 막(14) 부분을 제거할 수 있도록, 도 1a에 나타낸 연마 대상물을 연마하는 용도에 이용된다. 상기 연마 시에는 연마 패드에 연마용 조성물을 공급하면서 연마 대상물의 표면에 연마 패드를 압착하고, 연마 패드 및 연마 대상물의 적어도 어느 한쪽을 한편에 대해서 미끄럼이동(slide)시킨다. 연마 대상물의 표면에 압착한 연마 패드는 연마의 초기 단계에서는 연마 대상물의 표면의 오목부(15) 및 볼록부(16) 중 볼록부(16)에만 접하고 오목부(15)에는 접하지 않는다. 따라서, 연마의 초기 단계에서는 비교적 높은 연마 압력이 볼록부(16)에 작용한다. 연마 압력이 높은 경우에는 상술한 바와 같이, 연마용 조성물 중의 복합 연마용 입자는 산화세륨 연마용 입자의 표면이 노출되도록 산화세륨 연마용 입자와 산화규소 미립자로 해리한다. 따라서, 연마의 초기 단계에서는 높은 연마 속도로 볼록부(16)가 연마된다.
연마가 진행되면, 곧 볼록부(16)가 소실된다. 볼록부(16)가 소실하면, 연마 패드에 접하는 연마 대상물의 표면적이 증가하므로 연마 대상물에 작용하는 연마 압력은 분산된다. 이렇게 하여 연마 압력이 저하되는 결과, 연마용 조성물 중의 산화세륨 연마용 입자는 다시 산화규소 미립자에 의해 피복된다. 산화세륨 연마용 입자가 산화규소 미립자에 피복됨으로써 형성되는 복합 연마용 입자는 산화세륨 연마 용 입자에 비해 질화규소 막(12)에 대해서 산화규소 막(14)을 더욱 높은 선택성으로 연마하는 능력을 갖는다. 따라서, 연마 후의 연마 대상물의 표면에 있어서의 연마상흔(스크래치) 및 표면 단차의 발생이나 디싱 및 에로존의 발생이 억제된다. 또, 산화세륨 연마용 입자에 비해 복합 연마용 입자는 산화규소 막(14)에 대한 흡착성이 작기 때문에, 연마 후의 연마 대상물에 부착되어 있는 연마용 입자는 연마 대상물을 물로 세정함으로써 용이하게 제거된다.
본 발명의 일실시형태는 이하의 이점을 가진다.
본 발명의 일실시형태에 따른 연마용 조성물은 산화규소 미립자로 이루어지는 흡착층으로 덮인 산화세륨 연마용 입자를 함유하고 있다. 이 때문에, 상기 연마용 조성물을 이용하여 도 1a에 나타낸 연마 대상물을 연마하는 공정은 산화세륨 연마용 입자의 작용으로 연마 대상물이 연마되는 초기 단계와 산화규소 미립자의 작용으로 연마 대상물이 연마되는 후기 단계를 포함한다. 따라서, 산화세륨 연마용 입자와 산화규소 미립자의 양쪽 모두의 기능이 연마 압력에 근거하여 효과적으로 발휘된다. 그러므로, 본 발명의 일실시형태에 따른 연마용 조성물은 반도체 장치에 있어서의 소자 분리 구조를 형성하기 위한 연마에 대해 유용하다. 즉, 본 발명의 일실시형태에 따른 연마용 조성물은 반도체 장치에 있어서의 소자 분리 구조의 형성의 용이화 및 효율화에 기여하고, 반도체 장치의 제품 비율 및 제조 비용의 저감에도 기여한다.
연마용 조성물 중에 포함되는 산화세륨 연마용 입자의 총 질량에 대한 연마용 조성물 중에 포함되는 산화규소 미립자의 총 질량의 비가 0.1 ~ 10인 경우에는, 산화세륨 연마용 입자의 표면에 산화규소 미립자로 이루어지는 흡착층이 매우 적합하게 형성되고, 특히 유용한 복합 연마용 입자를 얻을 수 있다.
연마용 조성물 중의 산화세륨 연마용 입자의 입경이 10 ~ 200 nm이고, 연마용 조성물 중의 산화 규소 미립자의 입경이 1~200 nm인 경우, 또는 연마용 조성물 중의 산화 규소 미립자의 입경이 연마용 조성물 중의 산화세륨 연마용 입자의 입경보다 작은 경우에는, 산화세륨 연마용 입자의 표면에 산화규소 미립자로 이루어지는 흡착층이 매우 적합하게 형성되고, 특히 유용한 복합 연마용 입자를 얻을 수 있다.
본 발명의 일실시형태에 따른 연마용 조성물은 유기 화합물을 함유하지 않기 때문에, 폐기 시에 화학적 산소 요구량(COD)이나 생화학적 산소 요구량(BOD)을 저감시키기 위한 처리가 불필요하다. 따라서, 폐수 처리가 용이하다.
다음에, 실시예 및 비교예에 의해 본 발명을 더욱 구체적으로 설명한다.
신에츠 화학공업(주)제의 순도 3 N의 산화세륨을 츄오가공기(주)제의 용적 1040 ㎤의 나일론제 밀링포트 및 직경 2 mm의 지르코니아 밀링볼을 이용하여 습식 분쇄함으로써, 산화세륨 연마용 입자를 준비했다. 이렇게 준비된 산화세륨 연마용 입자를 자연 침강에 의해 분급하고, 비표면적으로부터 요구되는 입경이 60 ~ 360 nm의 범위가 되도록 산화세륨 연마용 입자의 입도를 조정하였다. 이와는 별도로, 졸겔법에 의해 테트라메톡시실란으로부터 고순도 콜로이드성 실리카를 합성하였다. 합성한 콜로이드성 실리카의 입도를 비표면적으로부터 구해지는 입경이 10 ~ 90 nm의 범위가 되도록 조정하였다. 상기 산화세륨 연마용 입자와 콜로이드성 실리카(산화규소 미립자)를 초순수에 혼합함으로써, 실시예 1~57 및 비교예 1~5의 연마용 조성물을 제조하였다. 또, 비교예 6으로서 산화규소 연마용 입자를 포함한 (주)후지미 인코포레이티드제의 연마용 조성물“PLANERLITE-4218”을 비교예 6에 따른 연마용 조성물로서 준비했다. 상기 실시예 1~57 및 비교예 1~5에 따른 연마용 조성물의 성능을 하기와 같이 측정 및 평가하였다. 상기 측정 및 평가의 결과를 표 1 및 표 2에 나타낸다.
(주)에바라(荏原) 제작소제의 CMP 장치“EPO-113 D”를 사용하고, 연마 하중 34.5 kPa(5.0 psi), 연마 선속도 42 m/분, 연마용 조성물의 유량 200 ㎖/분의 조건하에서, 산화규소 막부착 실리콘 웨이퍼 및 질화규소 막부착 실리콘 웨이퍼를 각각 연마하였다. 이때, 각 연마용 조성물에 의해 산화규소 막부착 실리콘 웨이퍼가 연마되는 속도(SiO2 연마 속도) 및 질화규소 막부착 실리콘 웨이퍼가 연마되는 속도(Si3N4 연마 속도)를 측정하였다. 나아가, 질화규소 막에 대해 산화규소 막을 선택 적으로 연마하는 연마용 조성물의 능력을 측정할 수 있도록 SiO2 연마 속도를 Si3N4 연마 속도로 나눔으로써 양자의 비(연마 선택비)를 산출하였다.
연마 후의 산화규소 막부착 웨이퍼를 폴리비닐 알코올(PVA)을 사용한 브러쉬 스크러브 세정 및 초순수에 의한 초음파 린스 세정하였다. 세정 후의 웨이퍼 표면에 있어서의 0.2 ㎛ 이상 크기의 결함의 수를 KLA·텐콜(주)제의“SURFSCAN SP1-TBI”를 이용하여 측정하였다. 결함의 수가 500개 이상인 경우에는 ×, 150개 이상 500개 미만인 경우에는 △, 50개 이상 150개 미만인 경우에는 ○, 50개 미만인 경우에는 ◎과 같이, 측정되는 결함의 수에 근거하여 각 연마용 조성물의 세정성을 4 단계로 평가하였다.
상기와 같이 세정된 후의 산화규소 막부착 실리콘 웨이퍼를 0.5 질량% 불화수소산 수용액을 이용하여 12초간 더욱 린스 세정하고, 세정 후의 웨이퍼 표면에 있어서의 0.2 ㎛ 이상 크기의 결함의 수(X1)를“SURFSCAN SP1-TBI”를 이용하여 측정하였다. 그 후, 상기 산화규소 막부착 실리콘 웨이퍼를 불화수소산 수용액을 이용하여 200초간 더욱 린스 세정하고, 세정 후의 웨이퍼 표면에 있어서의 0.2 ㎛ 이상 크기의 결함의 수(X2)를“SURFSCAN SP1-TBI”를 이용하여 측정하였다. 이때, 계산식：Y=(X2-X1)/200에 따라서 수치 Y를 산출하였다. 수치 Y가 0.45 이상인 경우에는 ×, 0.30 이상 0.45 미만인 경우에는 △, 0.15 이상 0.30 미만인 경우에는 ○, 0.15 미만인 경우에는 ◎과 같이, 산출되는 수치 Y의 값에 의거해서, 각 연마용 조성물을 이용하여 연마된 후의 웨이퍼에 있어서의 연마상흔(스크래치)의 발생 상황을 4 단계로 평가하였다.
용량 1000 ㎖의 시판되는 광구(廣口) 폴리에틸렌 병에 충전한 1000 ㎖의 각 연마 조성물을 80 ℃의 온도 분위기하에 정치(靜置)하였다. 6시간 정치한 후, 폴리에틸렌 병 속의 상반 부분의 연마용 조성물의 부분(500 ㎖)을 흡인에 의해 분리했다. 이 분리한 상반 부분의 연마용 조성물 부분을 이용하여 산화규소 막부착 실리콘 웨이퍼를 연마하고, 그 웨이퍼가 연마되는 속도(SiO2 연마 속도)를 측정하였다. 이렇게 측정된 SiO2 연마 속도가 먼저 설명한 연마용 조성물의 SiO2 연마 속도와 비교하여 50% 이하인 경우에는 ×, 50% 이상 70% 미만인 경우에는 △, 70% 이상 90% 미만인 경우에는 ○, 90% 이상인 경우에는 ◎과 같이, 각 연마용 조성물의 침강 안정성을 4 단계로 평가하였다.
상반부의 연마용 조성물이 흡인됨으로써, 하반부의 연마용 조성물 부분(500 ㎖)이 남아 있는 폴리에틸렌 병을 가만히 거꾸로 세우고, 병 바닥에 잔존하는 침강 케이크 면적을 측정하였다. 측정되는 침강 케이크 면적이 병 바닥 면적의 80% 이상인 경우에는 ×, 50% 이상 80% 미만인 경우에는 △, 20% 이상 50% 미만인 경우에는 ○, 20% 미만인 경우에는 ◎과 같이, 각 연마용 조성물의 재분산성을 4 단계로 평 가하였다.
(주)에바라 제작소제의 CMP 장치“EPO-113 D”를 사용하여 연마 하중 34.5 kPa(5.0 psi), 연마 선속도 42 m/분, 연마용 조성물의 유량 200 ㎖/분의 조건하에서 시판의 SEMATECH SKW3 패턴 웨이퍼(도 1a에 나타낸 연마 대상물)를 연마하였다. 패턴 웨이퍼 표면의 볼록부에 대응하는 산화규소 막 부분의 두께는 원래 7000 Å이나, 연마에 의해 이 두께가 2000 Å까지 감소한 시점에서 연마를 종료하였다. 연마 후, 50 ㎛ 폭의 소자 부분과 50 ㎛ 폭의 절연 부분이 연속하여 반복되어 있는 웨이퍼의 부분에 대하여 KLA · 텐콜(주)제의“HRP-340”을 이용하여 표면 단차를 측정하였다. 측정되는 표면 단차가 초기 단차(5000 Å)와 비교하여, 50% 미만인 경우에는 ×, 50% 이상 70% 미만인 경우에는 △, 70% 이상 90% 미만인 경우에는 ○, 90% 이상인 경우에는 ◎과 같이, 각 연마용 조성물의 단차 완화성을 4 단계로 평가하였다.
Figure 112006013902612-pct00001
Figure 112006013902612-pct00002
표 1 및 표 2에 나타낸 바와 같이, 실시예 1~57에 있어서는 연마 선택성이 5이상으로, 비교예 6과 비하여 높은 값을 나타내고 있다. 또, 실시예 1~57에서는 세정성, 연마상흔(스크래치)의 발생 상황 및 단차 완화성의 어느 평가도 양호하다. 이에 대하여, 비교예 1~5에서는 어느 평가도 양호하지 않다. 침강 안정성에 대해서는 실시예 1~57 중에 불량인 것도 볼 수 있지만, 재분산시켰을 때의 재분산성은 양호하다. 한편, 비교예 1~5에서는 모두 재분산성이 불량이다.
실시예 11, 비교예 2 및 비교예 6에 따른 연마용 조성물을 이용하여, SEMATECH SKW3 패턴 웨이퍼 연마를 여러 차례로 나누어 실시하였다. 1회의 연마 때마다 표면 단차를 계측하고, 연마에 의한 표면 단차의 변화를 관찰하고, 그 결과를 도 2에 나타내었다. 도 2에 나타낸 바와 같이, 비교예 2에서는 초기 단차가 그다지 완화되지 않고, 비교예 6에서는 산화규소 막의 제거가 완료된 후에 단차가 서서히 증대하는 경향이 있다. 그에 대해, 실시예 11에서는 초기 단차가 잘 완화되고, 산화규소 막의 제거가 완료한 후에도 단차가 그다지 증대하지 않는다. 즉, 실시예 11의 연마용 조성물에 있어서는 질화규소 막이 연마 정지 막으로서 정상적으로 기능한다. 이것은 디싱의 발생 억제에 대해서 유효하다. 또, 비교예 6에 따른 연마용 조성물은 연마 선택성이 낮기 때문에, 산화규소 막 제거가 완료한 후에 더욱 연마가 속행되었을 경우에는 질화규소 막이 많이 연마되고, 그 결과 에로존이 발생한다. 그에 대해, 실시예 11에 따른 연마용 조성물은 연마 선택성이 10 이상으로 높기 때문에 에로존이 발생할 우려는 적다.
상기 실시 형태는 하기과 같이 변경될 수도 있다.
연마용 조성물은 원액을 원액의 1 ~ 2 배량의 물로 희석함으로써 제조될 수 있다. 원액 중의 산화세륨 연마용 입자의 함유량은 0.3 ~ 15 질량%인 것이 바람직하다. 이 경우, 운반 및 보관이 용이하게 된다.
산화세륨 연마용 입자의 표면을 덮는 산화규소 미립자로 이루어지는 흡착층은 다중일 수도 있고, 홑겹의 부분과 다중의 부분이 혼재할 수도 있다.
연마 시의 연마 압력을 조정함으로써, 산화세륨 연마용 입자의 작용에 의해 연마 대상물이 연마되는 기간과 산화 규소 미립자의 작용에 의해 연마 대상물이 연마되는 기간의 비율을 적당하게 변경할 수도 있다.

Claims (7)

  1. 단결정 실리콘 또는 다결정 실리콘으로 이루어지는 반도체 기판과 상기 반도체 기판 위에 설치된 질화규소 막을 구비하고 표면에 홈을 갖는 적층체와, 상기 적층체 위에 설치된 산화규소 막을 구비하는 연마 대상물을, 상기 홈의 밖에 위치하는 산화규소 막 부분을 제거할 수 있도록 연마하는 용도에 사용되는 연마용 조성물에 있어서, 산화규소 미립자의 흡착에 의해 형성되는 흡착층을 표면에 갖는 산화세륨 연마용 입자를 함유하고, 상기 산화세륨 연마용 입자의 입경은 10 ~ 200 nm이고, 연마용 조성물 중에 포함되는 산화세륨 연마용 입자의 총질량에 대한 연마용 조성물 중에 포함되는 산화규소 미립자의 총질량의 비가 5/3 ~ 10인 것을 특징으로 하는 연마용 조성물.
  2. 삭제
  3. 제1항에 있어서, 상기 산화규소 미립자의 입경은 1 ~ 200 nm인 것을 특징으로 하는 연마용 조성물.
  4. 제1항에 있어서, 상기 산화규소 미립자의 입경은 상기 산화세륨 연마용 입자의 입경보다 작은 것을 특징으로 하는 연마용 조성물.
  5. 제1항에 있어서, 상기 산화세륨 연마용 입자는 결정성을 갖는 연마용 조성물.
  6. 단결정 실리콘 또는 다결정 실리콘으로 이루어지는 반도체 기판과 상기 반도체 기판 위에 설치된 질화규소 막을 구비하고 표면에 홈을 갖는 적층체와, 상기 적층체 위에 설치된 산화규소 막을 구비하는 연마 대상물을 제1항, 제3항 내지 제5항 중 어느 한 항의 연마용 조성물을 이용하여, 상기 홈의 밖에 위치하는 산화규소 막 부분을 제거할 수 있도록 연마하는 것을 특징으로 하는 연마 방법.
  7. 물로 희석함으로써 제1항, 제3항 내지 제5항 중 어느 한 항에 의한 연마용 조성물로 제조되는 연마용 조성물의 원액.
KR1020067003917A 2003-08-27 2006-02-25 연마용 조성물 및 이를 이용하는 연마방법 KR101070410B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00303694 2003-08-27
JP2003303694A JP4574140B2 (ja) 2003-08-27 2003-08-27 研磨用組成物及びそれを用いる研磨方法
PCT/JP2004/012347 WO2005022621A1 (ja) 2003-08-27 2004-08-27 研磨用組成物及びそれを用いる研磨方法

Publications (2)

Publication Number Publication Date
KR20060069474A KR20060069474A (ko) 2006-06-21
KR101070410B1 true KR101070410B1 (ko) 2011-10-06

Family

ID=34269244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003917A KR101070410B1 (ko) 2003-08-27 2006-02-25 연마용 조성물 및 이를 이용하는 연마방법

Country Status (7)

Country Link
US (1) US20060258267A1 (ko)
JP (1) JP4574140B2 (ko)
KR (1) KR101070410B1 (ko)
CN (1) CN100505172C (ko)
DE (1) DE112004001568T5 (ko)
TW (1) TWI393769B (ko)
WO (1) WO2005022621A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008232A1 (de) * 2007-02-20 2008-08-21 Evonik Degussa Gmbh Dispersion enthaltend Ceroxid und kolloidales Siliciumdioxid
DE102007062572A1 (de) * 2007-12-22 2009-06-25 Evonik Degussa Gmbh Ceroxid und kolloidales Siliciumdioxid enthaltende Dispersion
KR101469258B1 (ko) * 2009-12-31 2014-12-09 제일모직주식회사 Ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
WO2011081503A2 (en) * 2009-12-31 2011-07-07 Cheil Industries Inc. Chemical mechanical polishing slurry compositions and polishing method using the same
CN101844320B (zh) * 2010-06-07 2011-09-14 湖南大学 一种曲面零件的精密高效抛光方法及装置
CN103992743B (zh) * 2014-05-09 2018-06-19 杰明纳微电子股份有限公司 含有二氧化铈粉体与胶体二氧化硅混合磨料的抛光液及其制备工艺
CN104694017B (zh) * 2015-03-23 2017-04-19 济南大学 一种用于氮化硅陶瓷抛光的抛光粉制备方法
CN111599677B (zh) * 2019-02-21 2023-08-01 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US11443095B2 (en) * 2020-07-10 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Hotspot avoidance method for manufacturing integrated circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264010A (en) * 1992-04-27 1993-11-23 Rodel, Inc. Compositions and methods for polishing and planarizing surfaces
JPH08148455A (ja) * 1994-08-18 1996-06-07 Sumitomo Metal Ind Ltd 薄膜の表面平坦化方法
JP3311203B2 (ja) * 1995-06-13 2002-08-05 株式会社東芝 半導体装置の製造方法及び半導体製造装置、半導体ウェーハの化学的機械的ポリッシング方法
AU1670597A (en) * 1996-02-07 1997-08-28 Hitachi Chemical Company, Ltd. Cerium oxide abrasive, semiconductor chip, semiconductor device, process for the production of them, and method for the polishing of substrates
KR100761636B1 (ko) * 1996-09-30 2007-09-27 히다치 가세고교 가부시끼가이샤 산화세륨 입자
US5759917A (en) * 1996-12-30 1998-06-02 Cabot Corporation Composition for oxide CMP
JP3359535B2 (ja) * 1997-04-25 2002-12-24 三井金属鉱業株式会社 半導体装置の製造方法
ES2216490T3 (es) * 1998-02-24 2004-10-16 Showa Denko Kabushiki Kaisha Composicion abrasiva para pulir un dispositivo semiconductor y procedimiento para producir un dispositivo semiconductor con la misma.
US6299659B1 (en) * 1998-08-05 2001-10-09 Showa Denko K.K. Polishing material composition and polishing method for polishing LSI devices
KR100822116B1 (ko) * 1998-12-25 2008-04-15 히다치 가세고교 가부시끼가이샤 Ｃｍｐ 연마제, ｃｍｐ 연마제용 첨가액 및 기판의 연마방법
US6887566B1 (en) * 1999-11-17 2005-05-03 Cabot Corporation Ceria composition and process for preparing same
JP3492279B2 (ja) * 2000-03-21 2004-02-03 Ｎｅｃエレクトロニクス株式会社 素子分離領域の形成方法
US6733553B2 (en) * 2000-04-13 2004-05-11 Showa Denko Kabushiki Kaisha Abrasive composition for polishing semiconductor device and method for producing semiconductor device using the same
JP4562274B2 (ja) * 2000-11-09 2010-10-13 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板の製造方法及び情報記録媒体の製造方法
JP3945745B2 (ja) * 2001-03-09 2007-07-18 三井金属鉱業株式会社 セリウム系研摩材及び研摩材スラリー並びにセリウム系研摩材の製造方法
JP3895949B2 (ja) * 2001-07-18 2007-03-22 株式会社東芝 Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法
US20030211747A1 (en) * 2001-09-13 2003-11-13 Nyacol Nano Technologies, Inc Shallow trench isolation polishing using mixed abrasive slurries
JP2003158101A (ja) * 2001-11-20 2003-05-30 Hitachi Chem Co Ltd Ｃｍｐ研磨剤及び製造方法
JP2003193039A (ja) * 2001-12-28 2003-07-09 Nippon Aerosil Co Ltd 研磨粒子および研磨スラリー

Also Published As

Publication number Publication date
US20060258267A1 (en) 2006-11-16
TW200508378A (en) 2005-03-01
CN100505172C (zh) 2009-06-24
KR20060069474A (ko) 2006-06-21
JP2005072499A (ja) 2005-03-17
CN1842897A (zh) 2006-10-04
WO2005022621A1 (ja) 2005-03-10
TWI393769B (zh) 2013-04-21
DE112004001568T5 (de) 2006-07-06
JP4574140B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
KR101070410B1 (ko) 연마용 조성물 및 이를 이용하는 연마방법
KR100481651B1 (ko) 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
TWI500750B (zh) 包含多晶矽、氧化矽及氮化矽之基板的研磨方法
US7112123B2 (en) Chemical-mechanical polishing (CMP) slurry containing clay and CeO2 abrasive particles and method of planarizing surfaces
TWI508154B (zh) 包含多晶矽及氧化矽與氮化矽之至少一者之基板的研磨方法
KR101603361B1 (ko) 화학적-기계적 연마 조성물 및 그 제조 및 사용 방법
KR20020050161A (ko) ＳｉＯ₂분리층의 화학 기계적 연마용 산성 연마 슬러리
JP5861906B2 (ja) 酸化ケイ素除去を増大させるように適合した研磨組成物で基体を化学機械研磨する方法
TW202104524A (zh) 具有增強的缺陷抑制並且在酸性環境中優先於二氧化矽選擇性地拋光氮化矽之化學機械拋光組成物及方法
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
JP2004214667A (ja) ナイトライド用ｃｍｐスラリー及びこれを利用したｃｍｐ方法
TWI496878B (zh) 包含多晶矽及氧化矽與氮化矽之至少一者之基板的研磨方法
CN110283532B (zh) 具有增强缺陷抑制的抛光组合物和抛光衬底方法
CN111944428A (zh) 化学机械抛光组合物以及优先于二氧化硅抛光氮化硅并同时抑制对二氧化硅的损伤的方法
JP6601209B2 (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
KR100577348B1 (ko) 얕은 트렌치 소자 분리용 화학적 기계적 연마 슬러리
CN115247027B (zh) 具有增强的缺陷抑制的抛光组合物和抛光衬底的方法
CN111378367A (zh) 一种化学机械抛光液
JP2004022986A (ja) 化学的機械的研磨後の洗浄液
US12024652B2 (en) Polishing composition and method of polishing a substrate having enhanced defect reduction
US20020127954A1 (en) Process for the chemical-mechanical polishing of isolation layers produced using the STI technology, at elevated temperatures
JP4878728B2 (ja) Ｃｍｐ研磨剤および基板の研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee