KR20020012118A - 전착 동박 및 전착 동박의 제조 방법 - Google Patents

전착 동박 및 전착 동박의 제조 방법 Download PDF

Info

Publication number
KR20020012118A
KR20020012118A KR1020010042844A KR20010042844A KR20020012118A KR 20020012118 A KR20020012118 A KR 20020012118A KR 1020010042844 A KR1020010042844 A KR 1020010042844A KR 20010042844 A KR20010042844 A KR 20010042844A KR 20020012118 A KR20020012118 A KR 20020012118A
Authority
KR
South Korea
Prior art keywords
copper foil
ppm
electrodeposited copper
chloride
electrodeposited
Prior art date
Application number
KR1020010042844A
Other languages
English (en)
Inventor
다카하시나오토미
히라사와유타카
Original Assignee
미야무라 심뻬이
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미야무라 심뻬이, 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미야무라 심뻬이
Publication of KR20020012118A publication Critical patent/KR20020012118A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrolytic Production Of Metals (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Cell Electrode Carriers And Collectors (AREA)

Abstract

전착 동박(electrodeposited copper foil)을 제조하는 방법은, 구리 농도가 60g/L∼85g/L의 범위이고, 유리(遊離) 황산 농도가 100g/L∼250g/L의 범위이며, 염화 이온 농도가 1ppm∼3ppm의 범위이고, 젤라틴계 첨가제가 0.3ppm∼5ppm 첨가된 전해액을 마련하는 단계, 및 30A/dm2∼75A/dm2의 전류 밀도로 40∼60℃에서 상기 전해액을 전기 분해하여 동박을 전착하는 단계를 포함한다.
얻어진 전착 동박은 인장 강도 및 연신율이 우수하다.
전착 동박은 미세 조직 및/또는 주상정(柱狀晶) 조직의 쌍정 조직, 및 쌍정 조직 속에 수용된 염화물(염화 이온)을 포함하고, 전착 동박중의 염화물의 양은 50ppm∼180ppm이며, 전해액 중 염화 이온 농도의 40∼150배이다.

Description

전착 동박 및 전착 동박의 제조 방법 {MANUFACTURING METHOD OF ELECTRODEPOSITED COPPER FOIL AND ELECTRODEPOSITED COPPER FOIL}
본 발명은 충분한 연신율 및 높은 인장 강도를 가지는 전착 동박 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 전착 동박 등을 이용하여 제조한 동장 적층판(copper-clad laminate) 및 전착 동박 등을 이용하여 제조한 인쇄 배선판에 관한 것이다.
전착 동박의 연속 제조에서, Ti로 된 원통형 드럼을 음극으로 하고, 이와 반대편에 불용성 양극을 배치하고, 산성 황산동(acidic copper sulfate) 등을 용해한 전해액으로 채워진 전기 주조셀을 이용하여 원통형 드럼의 표면에 구리(銅)를 전착시킨다.
이러한 방법으로 제조된 전착 동박을 에폭시 수지 등의 기판에 접착시킨 후, 에칭 등으로 인쇄 회로를 형성하여 인쇄 배선판을 제조한다.
최근에는 전자 장비의 소형화 및 집적화에 따라, 전자 회로를 고밀도로 형성하는 것이 요청된다. 따라서 상호 접착되어 적층된 다수의 인쇄 배선판으로 이루어진 적층 인쇄 배선판이 광범위하게 사용된다.
이러한 인쇄 회로판의 제조 방법은 소자를 260℃ 근방에서 용융 땜납상에 부유시켜 배선판위에 장착하는 방법을 포함한다. 이러한 방법에서, 동박의 고온 연신율(high temperature elongation, HTE)이 작은 경우, 기판과 동박간의 열팽창계수(coefficient of thermal expansion, CTE)가 다르므로 동박이 기판 팽창을 따라갈 수 없어서, 동박에 균열이 생겨 전기 접촉 불량을 야기한 적이 있었다. 따라서 고온에서 인장 강도 및 연신율이 큰 동박이 바람직하다.
동박에 함유된 불순물량을 감소시켜 구리의 재결정성을 향상시킴으로써 전술한 동박의 연신율을 크게 할 수 있다는 것이 알려져 있다.
예를 들면, 일본 특개평 제7-188969호(미심사)에서는 직경이 10㎛이하인 미세 결정이고 무작위 결정 구조를 가지는 실질적으로 균일한 전착 동박의 제조 방법에 대하여 기재하고 있는데, 이러한 방법은 구리 이온, 황산 이온 및 적어도 1종의 유기계 첨가물을 함유하고 염화 이온 농도가 1ppm 미만인 전해액을 전류 밀도가 0.1A/cm2∼5A/cm2인 조건에서 전기 분해하여 전착 동박을 제조하고 있다.
그러나 이러한 방법으로 제조된 동박은 고온 연신율이 만족스럽지 못한 결점이 있다. 또한, 전해액중의 염화물 농도를 1ppm 미만으로 제어해야 하기 때문에, 방법 제어가 어렵고 원료등으로부터 염화물의 오염을 방지하기가 매우 힘들다. 나아가, 연속 운전 중 전해액의 염화물 농도가 제어 범위를 벗어나는 경우, 제어 범위로 되돌리는 데 장시간이 필요하므로 제조 효율을 저하시킨다.
동박에 함유된 염화물의 양을 특정 범위내로 조정하도록 제어함으로써, 인장 강도 및 연신율이 큰 동박을 제조하는 것이 제안되어 왔다.
예를 들면, 일본 특개평 제10-36992호(미심사)에서는 염화물의 양이 40ppm이하이고, 유황 함유량이 30ppm이하인 전착 동박에 대하여 기재하고 있는데, 이러한 전착 동박은 180℃에서 5%이상의 연신율을 나타낸다. 이 일본 특개평 제10-36992호(미심사)에서는 전술한 전착 동박의 제조 방법에서 5ppm 이하의 염화 이온 및 0.5ppm∼2ppm의 티오(thio) 요소(尿素)를 함유한 황산으로 산성화된 황산동 용액으로 이루어진 전해액을 이용하는 것이 기재되어 있다.
그러나 전착 동박의 제조시 티오 요소류 등을 첨가제로 첨가하므로 비용이 많이 든다. 또한 전착 동박의 연신율이 항상 만족스러운 것은 아니다.
또한, 일본 특개평 제10-330983호(미심사)는 염화물을 80ppm∼400ppm 함유한 전착 동박에 대하여 기재하고 있는데, 이러한 전착 동박의 비커스(Vickers) 경도는 25℃에서 180∼320의 범위에 있고, 220℃에서 30분 동안 열처리 후 전착 동박의 비커스 경도는 150이상이다. 일본 특개평 제10-330983호(미심사)는 전술한 전착 동박의 제조 방법으로서 50mg/L∼250mg/L의 염화물, 0.1g/L∼1.0g/L의 옥시에틸렌(oxyethylene) 계면 활성제, 1mg/L∼10mg/L의 아교 또는 젤라틴(gelatin), 1mg/L∼10mg/L의 질소 유기 화합물을 함유한 황산으로 산성화한 황산동 전해액을 사용하는 것에 대하여 기재하고 있다.
그러나 앞서 가재한 전착 동박은 그 제조시에 염화물을 다량 첨가해야 하므로, 제조시 사용되는 장치가 부식될 위험이 있다. 또한 제조된 전착 동박의 결정 구조가 주상정(柱狀晶)이기 때문에, 인장 강도 및 연신율 등의 동박 특성이 항상 만족스러운 것은 아니다.
본 발명자는 전술한 문제점을 해결하기 위하여 폭넓고 집중적인 연구를 하였다.
그 결과, 1ppm∼3ppm의 염화 이온 농도, 60g/L∼85g/L의 구리(銅) 농도, 100g/L∼250g/L의 유리 황산 농도, 0.3ppm∼5ppm의 젤라틴 첨가제 농도를 지닌 전해액을 40℃∼60℃에서 30A/dm2∼75A/dm2의 전류 밀도로 전기 분해하여 제조한 전착 동박은 쌍정 조직을 많이 함유하며, 특히 쌍정 계면에서 염화물이 선택적으로 수용된 것을 발견하였다. 나아가, 이렇게 제조된 전착 동박은 염화물을 50ppm∼180ppm 함유하며, 이는 전해액중의 염화 이온 농도의 40∼150배이며 인장 강도 및 연신율 등의 특성이 우수하다. 본 발명을 이러한 발견에 기초하여 완성하였다.
본 발명은 인장 강도 및 연신율이 우수한 전착 동박을 제공한다.
본 발명은 또한 이러한 전착 동박을 제조하기 위한 방법을 구비한다.
또한 본 발명은 절연 기판 및 기판 표면상에 적층된 박판을 포함하는 동장 적층판(copper-clad laminate)을 제공하고, 이러한 박판으로부터 제조된 바람직한 배선 패턴을 지닌 인쇄 배선판을 제공한다.
도 1은 쌍정 조직을 포함한 동박(銅薄)의 개략적인 단면도이다.
도 2는 쌍정 계면을 확대한 개략도이다.
도 3은 주상정(columnar crystal) 조직을 포함한 동박의 개략적인 단면도이다.
도 4는 미세 결정 조직을 포함한 동박의 개략적인 단면도이다.
도 5는 본 발명에 따른 전착 동박의 제조 방법에 사용하는 장치의 일례를 나타낸 도이다.
도 6(a) 내지 도 6(d)는 본 발명에 따른 동박의 프로파일(profile) 사진과 비교예에 따른 전착 동박의 SEM(scanning electron microscope, 주사 전자 현미경) 사진이다.
본 발명의 전착 동박을 제조하는 방법은, 구리의 농도가 60g/L∼85g/L의 범위이고, 유리 황산 농도가 100g/L∼250g/L의 범위이며, 염화 이온 농도가 1ppm∼3ppm의 범위이고, 젤라틴계 첨가제의 농도가 0.3ppm∼5ppm의 범위인 전해액을 마련하는 단계, 및 30A/dm2∼75A/dm2범위의 전류 밀도로 40∼60℃의 범위에서 전해액을 전기 분해하여 동박을 전착하는 단계를 포함한다.
본 발명의 전착 동박은 미세 결정 및/또는 주상정(柱狀晶) 결정의 쌍정 조직, 및 쌍정 계면에 수용된 염화물(염화 이온)을 포함하고, 전착 동박중의 염화물의 양은 50ppm∼180ppm이고, 이는 전해액중 염화 이온 농도의 40∼150배이다.
동장 적층판은 전술한 전착 동박으로 적층된 적어도 하나의 면을 지닌 절연 기판을 포함한다.
동장 적층판상의 전착 동박을 에칭하여 제조한 소정의 배선 패턴을 구비하는 인쇄 배선판은 전술한 전착 동판으로 적층된 적어도 하나의 면을 지닌 절연 기판을 포함한다.
본 발명에 따른 전착 동박 및 그 제조 방법, 동장 적층판 및 인쇄 배선판을 다음에 상세하게 기재한다.
전착 동박의 제조 방법
도 5는 본 발명에 따른 전착 동박의 제조 방법에 사용되는 장치의 일례를 나타낸다. 전해조(4)내에서 원통형 음극 드럼(1)과, 이와 일정한 간격을 두고 원통형 음극 드럼(1)을 따라 배치된 양극(2)과의 사이에, 황산동을 포함한 전해액을 주입한다. 동 전착용 전류를 공급하여 회전하는 음극 드럼(1) 표면에 동을 전착시킨다. 소정 두께에 이른 동박은 연속으로 음극 드럼(1)에서 박리되어 둥근 감기롤(roll winder)(3)에 감긴다.
통상적으로, 얻어진 전착 동박의 음극 드럼쪽은 광택면(윤이 나는 면)이 되고, 전착면쪽은 매트(matte)면(거친 면)이 된다.
본 발명에서는 구리 농도가 60g/L∼85g/L, 바람직하게는 60g/L∼80g/L이고, 황산 농도가 100g/L∼250g/L, 바람직하게는 120g/L∼250g/L인 전해액을 사용한다.
이러한 전해액에는 1ppm∼3ppm의 염화 이온 농도, 바람직하게는 1.0ppm∼2.5ppm, 보다 바람직하게는 1.1ppm∼2.5ppm을 함유한다. 본 발명에서는 동박에 염화물이 다량(종래 전착 동박의 4배∼20배) 함유되어 있기 때문에, 전해액에 염소를 첨가할 필요가 있다. 통상적으로 염화구리 등의 염화물을 첨가한다.그러나 염화이온은 동박 제조 방법에서 첨가되는 용수 및 기타 원료로부터 불순물로서 보급되므로 염화물을 전해액에 첨가할 필요는 없다.
또한, 본 발명의 전해액에 젤라틴계 첨가제를 0.3ppm∼5ppm, 바람직하게는 0.3ppm∼3ppm를 첨가한다. 젤라틴계 첨가제 등의 예는 아교, 젤라틴 등을 들 수 있다. 이러한 젤라틴계 첨가제가 저농도의 염화물에 사용되는 경우, 구리 전착시에 쌍정 조직이 형성되고, 염화물이 쌍정 계면에 결합됨으로써 동박중의 염화물 농도가 증가한다.
본 발명의 전해액은 40℃∼60℃의 용해 온도에서 30A/dm2∼75A/dm2의 전류 밀도, 바람직하게는 40A/dm2∼70A/dm2의 전류 밀도, 더욱 바람직하게는 45A/dm2∼70A/dm2의 전류 밀도로 전기 분해된다.
전술한 전해액을 사용하는 방법으로 쌍정 조직을 다량 함유한 전착 동박을 얻을 수 있다. 얻어진 전착 동박은 50ppm∼180ppm의 염화물을 포함한다. 이러한 전착 동박은 쌍정 조직 이외에 미세 결정이나 주상정을 포함할 수 있다. 이와 관련하여 전술한 일본 특개평 제10-330983호(미심사)에 기재된 염화 이온 농도가 10ppm∼300ppm인 전해액을 사용하는 경우, 얻어진 동박 결정은 주상정이 된다. 한편, 전술한 일본 특개평 제7-188969호(미심사)에 기재된 염화 이온 농도가 1ppm미만인 전해액에서 동박을 제조한 경우, 얻어진 동박에 쌍정 조직은 존재하지 않고, 미세 결정 조직만이 존재한다.
초점이 맞춰진 이온 빔(focused ion beam, FIB)으로 단면 관찰용 동박 시편을 마련한 후, 시편상에 SIM(scanning ion image microscope, 주사 이온 영상 현미경)을 작동시켜 결정 구조를 인식할 수 있다.
도 1을 참조하면, 어느 정도까지 전착 및 성장이 계속되는 경우, 결정 구조의 방위가 갑자기 변경됨에 따라 새로운 결정이 성장하는 것을 반복함으로써 쌍정 조직이 형성된다. 쌍정 조직에서 2개의 결정은 도 2에 나타낸 바와 같이 고정된 결정학적 관계를 유지하면서 상호 접촉한다. 한편, 도 3에 나타낸 바와 같이 한 방향으로 결정을 전착 및 성장시킴으로써 주상정을 형성한다. 나아가, 도 4를 참조하면 무작위 방위를 가진 작은 직경의 결정 전착으로 미세 결정을 형성한다.
본 발명의 전착 동박은 쌍정 조직뿐만 아니라 미세 결정 또는 주상정을 함유한다.
본 발명에 따라 전해액으로부터 전착된 전착 동박의 염화물의 양은 전술한 바와 같이 50ppm∼180ppm이다. 이러한 염화물의 양은 염화 이온 농도가 10ppm∼50ppm인 전해액에서 제조된 전착 동박(주상정만으로 이루어진 결정) 또는 염화 이온 농도가 1ppm 미만인 전해액에서 제조된 동박(미세 결정으로 이루어진 결정)의 염화물의 양의 약 4∼20배이다. 따라서 쌍정 조직, 특히 쌍정 조직 계면에 염화물을 다량 함유하는 것이 명백하다.
본 발명의 전착 동박에 수용된 염화물(ppm)은 전해액중의 염화 이온 농도(ppm)의 40∼150배, 바람직하게는 40∼140배, 더욱 바람직하게는 50∼130배이다.
본 발명의 전술한 방법은 염화물이 수용된 쌍정 조직을 지닌 전착 동박을 얻을 수 있게 한다. 전술한 바와 같이, 얻어진 전착 동박은 온도 상승 중 인장 강도 및 연신율이 크다는 등의 뛰어난 특성을 나타낸다.
또한, 본 발명의 전술한 방법은 다량의 염화물을 첨가하거나 티오 요소 또는 아민(amine)류 등의 첨가제를 첨가할 필요가 없이 전해액의 염소 농도를 용이하게 제어할 수 있으므로, 전착 동박을 높은 효율로 제조할 수 있다. 이와 관련하여 일본 특개평 제10-36992호(미심사)와 같이 티오 요소를 전해액에 첨가하는 경우, 동박에 황이 수용되므로, 얻어진 전착 동박의 결정은 미세 입자를 지닐 뿐만 아니라, 결정에 수용되는 염소량이 적어져서 동박의 연신율이 저하된다.
본 발명의 전술한 방법으로 제조한 전착 동박의 두께 및 표면 거칠기(프로파일)를 전착 동박의 용도에 따라 적절하게 선택한다. 두꺼운 전착 동박을 제조하는 경우, 전해조의 원통형 음극 드럼의 회전 속도를 낮추는 것이 바람직하다.
본 발명의 전술한 방법으로 제조된 전착 동박의 매트면의 표면 거칠기(Rz)는 2.0㎛∼5.0㎛, 바람직하게는 2.4㎛∼4.5㎛, 더욱 바람직하게는 2.5㎛∼4.3㎛, 가장 바람직하게는 2.5㎛∼3.2㎛이다.
본 발명으로 얻어진 전착 동박은 우수한 인쇄 배선판의 제조용으로 사용하는 데 적합하다.
즉, 동장 적층판은 절연 기판의 적어도 한 면과 전술한 방법으로 제조한 전착 동박을 적층하여 제조할 수 있다. 또한, 포토레지스트(photoresist)를 노출 및 현상함으로써 얻어진 동장 적층판에 바람직한 패턴을 형성하고 에칭 레지스트로 마스크한 동장 적층판의 전착 동박을 에칭함으로써 인쇄 배선판을 제조할 수 있다.또한, 차례로 배열하여 제조된 인쇄 배선판을 합치고, 전술한 바와 동일한 방법으로 배선 패턴을 형성함으로써 다층 인쇄 배선판을 제조할 수 있다.
또한 본 발명에 따라 얻어진 전착 동박은 리튬 이온 2차 전지등의 2차 전지용 집전기(collector)로 사용할 수 있다.
제조된 전착 동박을 사용하기 전에, 필요하다면 전착 동박의 매트쪽(동박 전착이 완료된 거친 면) 표면에 입자상의 구리를 형성하는 것이 바람직하다. 이러한 입자상의 구리를 형성하는 처리를 "구상화(nodulation)" 또는 "거칠기 처리(roughening treatment)" 라고 한다.
구상화는 매트면(거친 면)이 양극을 향하도록 하여 전착 동박을 배치하고, 구리 이온을 포함하는 도금액중의 매트면에 구리를 전착하는 것을 포함한 처리이다. 통상 이러한 구상화에서는 가열 도금(burn plating), 봉입(차폐) 도금 및 위스커(whisker) 도금을 순차적으로 행한다.
예를 들면, 가열 도금은 전착 동박의 매트면(거친 면)쪽이 양극으로 향하게 하기 위하여 전술한 방법으로 제조한 전착 동박을 배치하고, 다음 조건하에 매트면상에 구리를 도금하는 것을 포함한다.
용액중의 구리 농도 : 5g/L∼30g/L,
용액중의 황산 농도 : 50g/L∼150g/L,
용액 온도 : 20℃∼30℃,
전류 밀도 : 20A/dm2∼40A/dm2
도금 시간 : 5∼15초
이와 같은 조건하에 전착 동박의 매트면상에 도금한 결과, "탄도금층(burnt deposit)"이라고 하는 나무가지형의 구리 전착물이 매트면(거친 면)상에 형성된다.
가열 도금 방법을 거친 매트면은 봉입 도금 방법에 들어간다. 예를 들면, 봉입 도금은 다음과 같은 조건하에 전술한 가열 도금 방법을 거친 후 전착 동박의 매트면상에 구리를 도금하는 방법을 추가로 포함한다.
용액중의 구리 농도 : 40g/L∼80g/L,
용액중의 황산 농도 : 50g/L∼150g/L,
용액 온도 : 45℃∼55℃,
전류 밀도 : 20A/dm2∼40A/dm2
도금 시간: 5∼15초
전착 동박의 매트면상에 봉입 도금한 결과, "탄도금층"을 지닌 매트면상에 입자형의 구리 전착물이 형성된다.
전술한 조건하에 봉입 도금 방법을 거친 매트쪽의 표면은 위스커 도금 방법에 추가로 들어갈 수 있다. 예를 들면, 위스커 도금은 다음과 같은 조건하에 전술한 봉입 도금 방법을 거친 후 매트면상에 구리를 도금하는 방법을 추가로 포함한다.
용액중의 구리 농도 : 5g/L∼30g/L,
용액중의 황산 농도 : 30g/L∼60g/L,
용액 온도 : 20℃∼30℃,
전류 밀도 : 10A/dm2∼40A/dm2
도금 시간: 5∼15초
전술한 조건하에서 봉입 도금 방법을 거쳐 매트면상에 위스커 도금한 결과, 위스커 모양의 구리가 차폐 도금층(구리 도금층)상에 형성된다.
전착 동박이 2차 전지용 집전기로 사용되는 경우, 전술한 "구상화" 또는 "거칠기 처리"는 반드시 필요하지 않다. 매트면과 광택면간의 표면 거칠기(Rz)의 차가 작은 전착 동박은 2차 전지용 집전기로 사용하는 것이 바람직하다.
따라서 구상화되거나 거칠기 처리된 전착 동박은 부동태(passivation) 처리를 하는 것이 바람직하다.
본 발명에서 채택하는 부동태 처리를 특별히 국한하지 않으며, 예를 들면, 아연 도금 또는 주석 도금 등의 부동태 처리일 수 있다. 이러한 부동태 도금 등에서 예를 들면, 아연 도금은 황산아연, 파이로(pyro)인산아연 등이 용해된 전해액을 사용한다.
부동태 도금후, 부동태 도금 방법을 거친 표면은 크롬산염(chromate)으로 처리하는 것이 바람직하다. 이러한 크롬산염 처리에서 부동태 도금 방법을 거친 전착 동박은 통상적으로 0.2g/L∼5g/L의 크롬 무수물을 포함하고 pH값이 9∼13으로 조정된 용액에 담그며, 전착 동박의 매트면을 0.1A/dm2∼3A/dm2의 전류 밀도로 처리한다. 처리 시간은 통상 1∼8초이다.
크롬산염 처리 후, 전착 동박의 표면은 실란(silane) 결합제로 처리하는 것이 바람직하다.
이러한 실란 결합제 처리에서는 통상적으로 에폭시알콕시실란(epoxyalkoxysilane), 아미노알콕시실란(aminoalkoxysilane), 메타크릴록시알콕시실란(methacryloxyalkoxysilane) 및 메르캅토알콕시실란(mercaptoalkoxysilane) 등의 실란 결합제를 사용한다. 이러한 실란 결합제는 실리콘 원자 0.15mg/m2∼2.0mg/m2, 바람직하게는 0.3mg/m2∼2.0mg/m2이 전착 동박의 표면에 적용된다.
전술한 구상화, 거칠기 처리, 부동태화, 도금, 크롬산염 처리 및 실란 결합제 처리를 거친 전착 동박은 특히 인쇄 배선 형성용 동박으로서 유용하다.
전착 동박
본 발명의 전착 동박에서 50ppm∼180ppm 범위의 염화물 또는 염화 이온이 수용된다.
본 발명의 전착 동박은 미세 결정 및/또는 주상정을 지닌 쌍정 조직, 및
쌍정 조직, 특히 쌍정 계면에 선택적으로 수용된 다량의 염화물 또는 염화 이온을 포함한다.
결정 구조는 FIB로써 동박 시편을 마련한 후, 동박 단면을 SIM으로 관찰함으로써 식별할 수 있다.
도 1을 참조하면, 어느 정도까지 전착 및 성장이 계속되는 경우, 결정 구조의 방위가 갑자기 변경되어 새로운 결정이 성장하는 것을 반복함으로써 쌍정 조직이 형성된다. 쌍정 조직에서는 2개의 결정 고체가 도 2에 나타낸 바와 같이 고정된 결정학적 관계를 유지하면서 상호 접촉한다. 한편, 도 3에 나타낸 바와 같이 한 방향으로 결정을 전착 및 성장시킴으로써 주상정을 형성한다. 나아가, 도 4를 참조하면 방위가 없는 미세 직경의 결정 전착으로 미세 결정을 형성한다.
본 발명의 전착 동박은 쌍정 조직뿐만 아니라 미세 결정 또는 주상정을 함유한다.
상온에서 이러한 전착 동박은 45kg/mm2∼65kg/mm2, 바람직하게는 45kg/mm2∼63kg/mm2, 더욱 바람직하게는 50kg/mm2∼62kg/mm2의 인장 강도를 가지고, 약 3%∼18%, 바람직하게는 3%∼15%, 더욱 바람직하게는 6%∼15%의 연신율을 가진다.
본 발명의 전착 동박의 두께 및 표면 프로파일을 전착 동박의 용도에 따라 적절하게 선택한다.
본 발명의 전착 동박의 표면 거칠기(Rz)는 바람직하게는 2.0㎛∼5.0㎛의 범위, 더욱 바람직하게는 2.4㎛∼4.4㎛의 범위이다.
본 발명의 전술한 전착 동박은 높은 인장 강도와 큰 연신율 때문에 인쇄 배선용 동박이나 리튬 이온 2차 전지 등의 2차 전지용 집전기로 사용하는 데 적합하다.
본 발명의 전착 동박은 예를 들면 전술한 방법으로 제조할 수 있다.
동장 적층판 및 이로부터 제조된 인쇄 배선판
동장 적층판은 절연 기판의 적어도 한면 위에 절연 접착제를 사용하거나 사용하지 않고 가열 압착(hot press)으로 전술한 전착 동박을 적층함으로써 제조할 수 있다.
동장 적층판의 절연 기판으로서 흔히 전자 기기에서 사용되는 수지 기판을 채택할 수 있다. 예를 들면, 종이/페놀 기판, 종이/에폭시 기판, 유리/에폭시 기판 및 폴리이미드(polyimide) 기판을 사용할 수 있다.
인쇄 배선판은, 예를 들면 얻어진 동장 적층판의 동박 표면에 포토레지스트를 적용한 다음, 포토레지스트(photoresist)를 노출 및 현상함으로써 바람직한 에칭 레지스트 패턴을 형성한 후, 전착 동박을 에칭하여 제조할 수 있다. 그 다음에 절연 기판의 표면을 동박으로 에칭한 배선 패턴으로 피복한다.
나아가 동박으로 에칭한 배선 패턴으로 피복된 표면을 지닌 절연 기판을 포함하는 제조된 인쇄 배선판은 전착 동박으로 절연층을 통하여 추가로 적층할 수 있고, 이러한 전착 동박은 같은 방법으로 에칭할 수 있어서 다층 인쇄 배선판을 형성한다.
실시예
이하, 본 발명을 다음의 실시예에 따라 구체적으로 설명하지만, 본 발명은 이러한 실시예에 국한되지 않는다.
제1 실시예
` 전착 동박의 제조
80g/L의 구리 이온 및 250g/L의 유리 황산을 각각 함유하고, 2.7ppm의 염화 이온 및 2ppm의 젤라틴을 각각 추가로 함유한 50℃의 전해액을 도 5에 나타낸 바와 같이 연속해서 전해조(4)에 공급한다. 구리는 60A/dm2의 전류 밀도로 음극 드럼(1)의 표면에 전착(침전)되며, 음극 드럼(1)으로부터 지속적으로 박리되어 35㎛ 두께의 전착 동박을 얻는다.
인장 강도, 연신율, 동박 전착면(매트면)상의 표면 프로파일 및 얻어진 동박의 염화물의 양을 측정한다.
결과를 표 1에 나타낸다.
얻어진 동박의 결정 구조를 SIM 관찰을 통하여 평가한다. 그 결과, 쌍정 조직을 다량 함유하는 것이 발견되었다.
제2 실시예 및 제3 실시예와 제1 비교예 내지 제3 비교예
전해액 중의 염화 이온 농도가 표 1에 나타낸 바와 같이 변경되는 것을 제외하고, 전착 동박을 제1 실시예에 나타낸 방법과 같은 방법으로 제조하여 평가한다.
또한, 결과를 표 1에 나타낸다.
표 1에 명확히 나타낸 바와 같이, 전해액 중의 염화 이온 농도를 1ppm∼3ppm으로 조정함으로써 인장 강도 및 연신율이 큰 전착 동박을 얻을 수 있다.
도 6(a) 내지 도 6(d)는 전해액의 염화 이온 농도가 변경된 것을 제외하고는 제1 실시예와 같은 방법으로 제조한 전착 동박의 SEM 사진이다. 전해액중의 염화 이온 농도가 각각 도 6(a)는 0.8ppm인 경우, 도 6(b)는 1.2 ppm인 경우, 도 6(c)는 2.8ppm인 경우, 도 6(d)는 3.2ppm인 경우를 나타낸다.
이러한 도 6(a) 내지 도 6(d)로부터 명백해지는 바와 같이, 본 발명의 전착 동박은 도 6(b) 및 도 6(c)에 나타낸 것처럼 균일한 표면을 가진다. 한편, 1ppm 미만 또는 3ppm이상의 염화 이온 농도를 가진 전해액을 사용하여 얻어진 전착 동박은 도 6(a) 및 도 6(d)에 나타낸 바와 같이 다량의 원추형 요철을 지닌다.
본 발명의 방법에 따르면, 1ppm∼3ppm의 염화 이온 농도, 65g/L∼85g/L의 구리 농도, 100g/L∼250g/L의 유리 황산 농도, 0.3ppm∼5ppm의 젤라틴 첨가제 농도를지닌 전해액을 사용하여 30A/dm2∼75A/dm2의 전류 밀도로 40℃∼60℃에서 전기 분해함으로써 인장 강도 및 연신율 등의 기계적 특성이 우수한 전착 동박을 제조할 수 있다. 따라서 얻어진 전착 동박은 특히 인쇄 배선판용 동박 또는 리튬 이온 2차 전지 등의 2차 전지용 집전기로서 사용하는 데 적합하다.
본 발명의 전착 동박은 인장 강도 및 연신율 등의 특성이 우수하다. 전착 동박은 특히 인쇄 배선용 동박 또는 리튬 이온 2차 전지 등의 2차 전지용 집전기로 사용하는 데 적합하다.

Claims (6)

  1. 구리 농도가 60g/L∼85g/L의 범위이고, 유리(遊離) 황산 농도가 100g/L∼250g/L의 범위이며, 염화(Cl) 이온 농도가 1ppm∼3ppm의 범위이고, 젤라틴계 첨가제의 농도가 0.3ppm∼5ppm의 범위인 전해액을 마련하는 단계, 및
    30A/dm2∼75A/dm2의 전류 밀도로 40∼60℃에서 상기 전해액을 전기 분해하여 동박을 전착하는 단계
    를 포함하는 전착 동박(electrodeposited copper foil) 제조 방법.
  2. 제1항에서,
    상기 전착 동박은,
    미세 결정 및/또는 주상정(柱狀晶) 결정을 지닌 쌍정 조직 및
    상기 쌍정 조직 속에 수용된 염화 이온 또는 염화물
    을 포함하고,
    상기 전착 동박중의 상기 염화물의 양은 50ppm∼180ppm의 범위이고, 상기 전해액중의 염화 이온 농도의 40∼150배인 전착 동박 제조 방법.
  3. 제1항에서,
    상기 전착 동박의 매트(matte)면의 표면 거칠기(Rz)는 2.0㎛∼5.0㎛의 범위인 전착 동박 제조 방법.
  4. 미세 결정 및/또는 주상정(柱狀晶) 결정을 지닌 쌍정 조직 및
    상기 쌍정 조직 속에 수용된 염화물 또는 염화 이온
    을 포함하고,
    상기 전착 동박중의 염화물의 양은 50ppm∼180ppm의 범위이고, 전해액 중 염화 이온 농도의 40∼150배인 전착 동박.
  5. 적어도 한 면이 제4항의 전착 동박으로 적층된 절연 기판을 포함하는 동장 적층판(copper-clad laminate).
  6. 제5항의 동장 적층판상의 전착 동박을 에칭하여 제조한 소정의 배선 패턴을 구비한 인쇄 배선판.
KR1020010042844A 2000-08-04 2001-07-16 전착 동박 및 전착 동박의 제조 방법 KR20020012118A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00237405 2000-08-04
JP2000237405A JP2002053993A (ja) 2000-08-04 2000-08-04 電解銅箔およびその製造方法

Publications (1)

Publication Number Publication Date
KR20020012118A true KR20020012118A (ko) 2002-02-15

Family

ID=18729270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010042844A KR20020012118A (ko) 2000-08-04 2001-07-16 전착 동박 및 전착 동박의 제조 방법

Country Status (7)

Country Link
EP (1) EP1182278A3 (ko)
JP (1) JP2002053993A (ko)
KR (1) KR20020012118A (ko)
CN (1) CN1337475A (ko)
HK (1) HK1042119A1 (ko)
MY (1) MY129010A (ko)
TW (1) TW583346B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255548B1 (ko) * 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
WO2014030779A1 (ko) * 2012-08-22 2014-02-27 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
US10811689B2 (en) 2016-10-12 2020-10-20 Kcf Technologies Co., Ltd. Easily handleable electrolytic copper foil, electrode comprising the same, secondary battery comprising the same, and method for manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4476812B2 (ja) * 2002-11-01 2010-06-09 中国科学院金属研究所 超高強度及び導電率を有するナノ結晶銅材料ならびにその製造方法
CN1314838C (zh) * 2002-12-11 2007-05-09 财团法人工业技术研究院 高高温伸长率电解铜箔的制造方法
JP5116943B2 (ja) * 2003-02-04 2013-01-09 古河電気工業株式会社 高周波回路用銅箔及びその製造方法
JP2004244656A (ja) * 2003-02-12 2004-09-02 Furukawa Techno Research Kk 高周波用途対応可能銅箔とその製造方法
JP2005262373A (ja) * 2004-03-18 2005-09-29 Nagoya Kogyo Univ マイクロ・ナノ突起構造体及びその製造方法
DE102004045451B4 (de) 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
JP5301886B2 (ja) * 2008-06-10 2013-09-25 三井金属鉱業株式会社 電解銅箔及びその電解銅箔の製造方法
JP5407273B2 (ja) * 2008-10-24 2014-02-05 ソニー株式会社 負極集電体、負極および二次電池
JP5071509B2 (ja) * 2010-03-31 2012-11-14 Tdk株式会社 希土類永久磁石及びそれを用いたモータ
JP5824199B2 (ja) * 2010-08-09 2015-11-25 日本写真印刷株式会社 検知用素子及び接触燃焼式ガスセンサ
JP5850611B2 (ja) * 2010-11-17 2016-02-03 三井金属鉱業株式会社 リチウムイオン二次電池負極集電体用の銅箔、リチウムイオン二次電池負極材及びリチウムイオン二次電池負極集電体選定方法。
TWI466367B (zh) * 2010-12-27 2014-12-21 Furukawa Electric Co Ltd A lithium ion secondary battery, an electrode for the secondary battery, an electrode for an electrolytic copper foil
JP5074611B2 (ja) * 2011-03-30 2012-11-14 Jx日鉱日石金属株式会社 二次電池負極集電体用電解銅箔及びその製造方法
JP5148726B2 (ja) * 2011-03-30 2013-02-20 Jx日鉱日石金属株式会社 電解銅箔及び電解銅箔の製造方法
CN102277597B (zh) * 2011-08-12 2013-07-31 合肥铜冠国轩铜材有限公司 特殊锂电池用双面光电解铜箔的制备
TWI476878B (zh) 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之CuSn晶粒之電性連接結構及其製備方法
JP5503814B1 (ja) * 2012-06-27 2014-05-28 古河電気工業株式会社 電解銅箔とその製造方法、リチウムイオン二次電池の負極電極、およびリチウムイオン二次電池
JP2014070263A (ja) * 2012-09-28 2014-04-21 Jx Nippon Mining & Metals Corp 電解銅箔及び電解銅箔の製造方法
JP6187146B2 (ja) * 2013-01-11 2017-08-30 Jsr株式会社 銅膜形成用組成物、銅膜形成方法、銅膜、配線基板および電子機器
JP6187124B2 (ja) * 2012-12-27 2017-08-30 Jsr株式会社 銅膜形成用組成物、銅膜形成方法、銅膜、配線基板および電子機器
JP5810197B2 (ja) * 2013-09-11 2015-11-11 古河電気工業株式会社 電解銅箔、フレキシブル配線板及び電池
CN110760903A (zh) * 2019-10-10 2020-02-07 深圳先进电子材料国际创新研究院 一种铜薄膜材料及其电沉积制备方法
CN111455414A (zh) * 2020-03-09 2020-07-28 深圳市惟华电子科技有限公司 一种用于生产渐变式电解铜箔的添加剂
AU2023246960A1 (en) 2022-04-01 2024-05-02 Fepod Oy Ltd Coating or surface treatment method, substrate and apparatus
CN114808046B (zh) * 2022-04-22 2024-05-28 浙江大学 一种高抗拉强度铜箔及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0631461B2 (ja) * 1987-06-15 1994-04-27 日本電解株式会社 電解銅箔の製造方法
JPH0649958B2 (ja) * 1987-06-15 1994-06-29 日本電解株式会社 電解銅箔の製造方法
WO1991019024A1 (en) * 1990-05-30 1991-12-12 Gould, Inc. Electrodeposited copper foil and process for making same using electrolyte solutions having low chloride ion concentrations
JPH10330983A (ja) * 1997-05-30 1998-12-15 Fukuda Metal Foil & Powder Co Ltd 電解銅箔及びその製造方法
JP2001011685A (ja) * 1999-06-30 2001-01-16 Mitsui Mining & Smelting Co Ltd 電解銅箔およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255548B1 (ko) * 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
WO2014030779A1 (ko) * 2012-08-22 2014-02-27 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
US10811689B2 (en) 2016-10-12 2020-10-20 Kcf Technologies Co., Ltd. Easily handleable electrolytic copper foil, electrode comprising the same, secondary battery comprising the same, and method for manufacturing the same

Also Published As

Publication number Publication date
JP2002053993A (ja) 2002-02-19
EP1182278A2 (en) 2002-02-27
EP1182278A3 (en) 2003-11-26
TW583346B (en) 2004-04-11
MY129010A (en) 2007-03-30
HK1042119A1 (zh) 2002-08-02
CN1337475A (zh) 2002-02-27

Similar Documents

Publication Publication Date Title
KR20020012118A (ko) 전착 동박 및 전착 동박의 제조 방법
US20020015833A1 (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
KR101154203B1 (ko) 전해 동박, 그 전해 동박을 이용한 표면 처리 동박 및 그 표면 처리 동박을 이용한 동박 적층판 및 그 전해 동박의 제조 방법
EP0649917B1 (en) Electrodeposited copper foil and process for making same
EP1257693B1 (en) Composite copper foil and manufacturing method thereof
EP0443009B1 (en) Electrodeposited foil with controlled properties for printed circuit board applications and procedures and electrolyte bath solutions for preparing the same
US6132887A (en) High fatigue ductility electrodeposited copper foil
EP1065298A2 (en) Method of manfacturing electrodeposited copper foil and electrodeposited copper foil
JP2001247994A (ja) 電着された銅箔およびこれを低塩素イオン濃度の電解質溶液を用いて製造する方法
KR101256086B1 (ko) 금속박과 그 제조 방법, 절연기판, 및 배선기판
JP2754157B2 (ja) プリント配線板用電解銅箔の製造方法
EP0790332B1 (en) A non-cyanide brass plating bath and a method of making metallic foil having a brass layer using the non-cyanide brass plating bath
US3769179A (en) Copper plating process for printed circuits
KR100435298B1 (ko) 전해동박
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
US6372113B2 (en) Copper foil and copper clad laminates for fabrication of multi-layer printed circuit boards and process for producing same
US6444112B1 (en) Manufacturing method of electrodeposited copper foil
JPS63310990A (ja) 電解銅箔の製造方法
JPS63310989A (ja) 電解銅箔の製造方法
JPH1036992A (ja) 電解銅箔及びその製造方法
KR100684812B1 (ko) 신규한 복합박, 그 제조방법, 및 동접합 적층판
KR20060046123A (ko) 순동 피복 동박 및 그 제조방법, 및 티에이비 테이프 및 그제조방법
JP2005008955A (ja) 銅箔の表面処理方法
JPS6314069B2 (ko)
JPH06237078A (ja) 印刷回路用銅箔の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application